CN116704882A - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

本公开提供了一种显示基板及其制备方法、显示装置。显示基板包括多个子像素，至少一个子像素包括设置在基底上的电路单元，电路单元至少包括像素驱动电路和数据信号线，像素驱动电路与数据信号线连接；基底包括设置在第一柔性层和第二柔性层之间的基底导电层，至少一个子像素的基底导电层包括数据扇出线，数据信号线通过搭接过孔与数据扇出线连接。本公开通过在基底的双柔性层之间设置数据扇出线，在显示区域实现了数据走线，可以缩减下边框宽度。

Description

显示基板及其制备方法、显示装置

技术领域

本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。

随着OLED显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，实现边框的窄化甚至无边框是本领域亟待解决的技术问题。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开所要解决的技术问题是，提供一种显示基板及其制备方法、显示装置，以实现边框的窄化。

一方面，本公开提供了一种显示基板，包括显示区域，所述显示区域包括多个子像素，至少一个子像素包括设置在基底上的电路单元，所述电路单元至少包括像素驱动电路和数据信号线，所述像素驱动电路与所述数据信号线连接；所述基底包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，至少一个子像素的基底导电层至少包括数据扇出线，所述数据信号线通过搭接过孔与所述数据扇出线连接。

在示例性实施方式中，所述显示基板还包括位于所述显示区域一侧的绑定区域，所述显示区域包括沿着第二方向依次设置的多个像素行，每个像素行包括沿着第一方向依次设置的多个子像素，所述第二方向为所述数据信号线的延伸方向，所述第一方向与所述第二方向交叉；所述搭接过孔设置在搭接区，所述搭接区包括远离所述绑定区域的至少一个像素行。

在示例性实施方式中，所述搭接区包括如下任意一个像素行或多个像素行：位于所述显示区域远离所述绑定区域一侧的第一像素行、位于所述第一像素行靠近所述绑定区域一侧的第二像素行、位于所述第二像素行靠近所述绑定区域一侧的第三像素行、位于所述第三像素行靠近所述绑定区域一侧的第四像素行、位于所述第四像素行靠近所述绑定区域一侧的第五像素行和位于所述第五像素行靠近所述绑定区域一侧的第六像素行。

在示例性实施方式中，所述电路单元还包括第一电源线，所述像素驱动电路与所述第一电源线连接，所述第一电源线在显示基板平面内的正投影与所述搭接过孔在显示基板平面内的正投影没有交叠。

在示例性实施方式中，所述电路单元还包括搭接电极，所述搭接电极通过第一搭接过孔与所述数据扇出线连接，所述数据信号线通过第二搭接过孔与所述搭接电极连接，所述第一电源线在显示基板平面内的正投影与所述第一搭接过孔在显示基板平面内的正投影没有交叠。

在示例性实施方式中，所述第一电源线包括相互连接的直线部和曲线部，所述曲线部被配置为绕过所述第一搭接过孔。

在示例性实施方式中，所述曲线部靠近所述第一搭接过孔一侧的边缘与所述第一搭接过孔靠近所述曲线部一侧的边缘之间的距离大于或等于2.0μm。

在示例性实施方式中，至少一个子像素还包括设置在所述电路单元远离所述基底一侧的发光器件，所述发光器件至少包括阳极和设置在所述阳极远离所述基底一侧的像素定义层，所述像素定义层上设置有像素开口，所述像素开口暴露出所述阳极；所述像素开口在显示基板平面内的正投影与所述第一搭接过孔在显示基板平面内的正投影没有交叠。

在示例性实施方式中，所述像素开口靠近所述第一搭接过孔一侧的边缘与所述第一搭接过孔靠近所述像素开口一侧的边缘之间的距离大于或等于5.5μm。

在示例性实施方式中，至少一个子像素的基底导电层包括电源电极，所述电源电极上设置有电极开口，所述电极开口在显示基板平面内的正投影与所述像素驱动电路的驱动晶体管在显示基板平面内的正投影没有交叠。

在示例性实施方式中，所述电极开口的面积为所述子像素的面积的1/10至1/3。

在示例性实施方式中，在垂直于所述显示基板的平面内，至少一个子像素的电路单元包括在所述基底上依次设置的半导体层、第一导电层、第二导电层和第三导电层，所述半导体层包括所述像素驱动电路中多个晶体管的有源层，所述第一导电层包括所述像素驱动电路中多个晶体管的栅电极和存储电容的第一极板，所述第二导电层包括所述像素驱动电路中存储电容的第二极板和搭接电极，所述第三导电层包括所述数据信号线；所述搭接电极通过第一搭接过孔与所述数据扇出线连接，所述数据信号线通过第二搭接过孔与所述搭接电极连接。

在示例性实施方式中，所述显示基板还包括位于所述显示区域至少一侧的边框区域，所述边框区域包括设置在基底上的电路结构层和设置在所述电路结构层远离基底一侧的边框结构层，所述基底中的基底导电层至少包括电源引线；所述电路结构层至少包括在所述基底上依次设置的第二导电层、第三导电层和第四导电层，第二导电层至少包括第一电源电极，所述第一电源电极通过第三搭接过孔与所述电源引线连接，第三导电层至少包括第二电源电极，所述第二电源电极通过第四搭接过孔与所述第一电源电极连接，所述第四导电层至少包括第三电源电极，所述第三电源电极与所述第二电源电极搭接；所述边框结构层至少包括阳极导电层和阴极，所述阳极导电层至少包括第四电源电极，所述第四电源电极与所述第三电源电极搭接，所述阴极与所述第四电源电极搭接。

在示例性实施方式中，所述边框区域还包括第一隔离坝和第二隔离坝，所述第一隔离坝在基底上的正投影与所述第三搭接过孔在基底上的正投影没有交叠，所述第二隔离坝在基底上的正投影与所述第三搭接过孔在基底上的正投影没有交叠。

在示例性实施方式中，所述第三搭接过孔为多个，多个第四搭接过孔采用阵列方式间隔排布。

在示例性实施方式中，所述第四搭接过孔为沿着显示区域边缘方向延伸的长条形状。

在示例性实施方式中，所述边框区域的电源引线与所述显示区域的电源电极同层设置，且为相互连接的一体结构。

在示例性实施方式中，所述显示基板还包括位于所述显示区域一侧的绑定区域，所述绑定区域包括设置在基底上的绑定结构层，所述基底中的基底导电层至少包括电源引出线；所述绑定结构层至少包括在所述基底上依次设置的第二导电层和第三导电层，第二导电层至少包括绑定连接电极，所述绑定连接电极通过第五搭接过孔与所述绑定连接电极连接，第三导电层至少包括绑定引线，所述绑定引线的一端通过第六搭接过孔与所述绑定连接电极连接，所述绑定引线的另一端与绑定焊盘连接。

在示例性实施方式中，所述绑定区域的电源引出线与所述显示区域的电源电极同层设置，且为相互连接的一体结构。

另一方面，本公开还提供了一种显示装置，包括前述的显示基板。

又一方面，本公开还提供了一种显示基板的制备方法，所述显示基板包括显示区域，所述显示区域包括多个子像素，至少一个子像素包括设置在基底上的电路单元；所述制备方法可以包括：

形成基底，所述基底包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，至少一个子像素的基底导电层至少包括数据扇出线；

在所述基底上形成电路单元，所述电路单元至少包括像素驱动电路和数据信号线，所述像素驱动电路与所述数据信号线连接，所述数据信号线通过搭接过孔所述数据扇出线与连接。

本公开提供了一种显示基板及其制备方法、显示装置，通过在基底的双柔性层之间设置数据扇出线，数据扇出线通过搭接过孔与数据信号线连接，在显示区域实现了数据走线，可以缩减下边框宽度，有利于实现全面屏显示。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为一种显示装置的结构示意图；

图2为一种显示基板的结构示意图；

图3为一种显示基板中显示区域的平面结构示意图；

图4为一种显示基板中显示区域的剖面结构示意图；

图5为一种像素驱动电路的等效电路示意图；

图6为一种像素驱动电路的工作时序图；

图7为本公开示例性实施例一种显示基板的平面结构示意图；

图8为本公开示例性实施例一种显示区域的平面结构示意图；

图9为图8所示结构中第一电源线和第一搭接过孔的位置关系示意图；

图10a和图10b为本公开示例性实施例形成基底图案后的示意图；

图11a至图11c为本公开实施例形成半导体层图案后的示意图；

图12a至图12c为本公开实施例形成第一导电层图案后的示意图；

图13a和图13b为本公开实施例形成第三绝缘层图案后的示意图；

图14a至图14c为本公开实施例形成第二导电层图案后的示意图；

图15a和图15b为本公开实施例形成第四绝缘层图案后的示意图；

图16a至图16d为本公开实施例形成第三导电层图案后的示意图；

图17a和图17b为本公开实施例形成第一平坦层图案后的示意图；

图18a至图18c为本公开实施例形成第四导电层图案后的示意图；

图19a和图19b为本公开实施例形成第二平坦层图案后的示意图；

图20a至图20c为本公开实施例形成阳极导电层图案后的示意图；

图21a至图21c为本公开实施例形成像素定义层图案后的示意图；

图22为本公开示例性实施例一种引线像素区的剖面结构示意图；

图23为本公开实施例一种显示基板中边框区域的平面结构示意图；

图24为本公开实施例一种显示基板中边框区域的剖面结构示意图；

图25为本公开实施例一种显示基板中绑定区域的平面结构示意图；

图26为本公开实施例一种显示基板中绑定区域的剖面结构示意图。

附图标记说明:

11—第一有源层； 12—第二有源层； 13—第三有源层；

14—第四有源层； 15—第五有源层； 16—第六有源层；

17—第七有源层； 21—第一扫描信号线； 22—第二扫描信号线；

23—发光控制线； 24—第一极板； 31—初始信号线；

32—第二极板； 33—搭接电极； 34—屏蔽电极；

35—开口； 36—极板连接线； 41—第一连接电极；

42—第二连接电极； 43—第三连接电极； 44—第一电源线；

51—阳极连接电极； 52—电源连接线； 60—数据信号线；

70—数据扇出线； 71—连接块； 80—电源电极；

81—第一绝缘层； 82—第二绝缘层； 83—第三绝缘层；

84—第四绝缘层； 85—第五绝缘层； 91—第一平坦层；

92—第二平坦层； 100—显示区域； 101—基底；

101A—第一柔性层； 101B—阻挡层； 101C—第二柔性层；

102—驱动电路层； 103—发光结构层； 104—封装结构层；

110—正常像素区； 120—走线像素区； 200—绑定区域；

200A—引出线区； 201—扇出区； 202—弯针区；

203—驱动芯片区； 204—绑定引脚区； 210—绑定结构层；

220—引出线； 230—电源引出线； 231—绑定连接电极；

240—绑定引线； 300—边框区域； 300A—电路区；

300B—电源线区； 300C—裂缝坝区； 300D—切割区；

301—阳极； 302—像素定义层； 303—有机发光层；

304—阴极； 305—隔垫层； 310—电路结构层；

311—第一电源电极； 312—第二电源电极； 313—第三电源电极；

314—第四电源电极； 320—边框结构层； 330—电源引线；

401—第一封装层； 402—第二封装层； 403—第三封装层；

410—第一隔离坝； 420—第二隔离坝。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AA)。在示例性实施方式中，显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。

在示例性实施方式中，绑定区域200可以包括沿着远离显示区域100的方向依次设置的扇出区201、弯折区202、驱动芯片区和绑定引脚区。扇出区201连接到显示区域100，可以至少包括数据扇出线、高电压电源线和低电压电源线，多条数据扇出线被配置为以扇出(Fanout)走线方式连接显示区域的数据信号线(Data Line)，高电压电源线被配置为连接显示区域100的第一电源线(VDD)，低电压电源线被配置为连接边框区域300的第二电源线(VSS)。弯折区202连接到扇出区201，可以包括设置有凹槽的复合绝缘层，被配置为使绑定区域弯折到显示区域的背面。驱动芯片区可以至少包括集成电路(Integrated Circuit，简称IC)，被配置为与多条数据扇出线连接。绑定引脚区可以至少包括多个绑定焊盘(BondingPad)，被配置为与外部的柔性线路板(Flexible Printed Circuit，简称FPC)绑定连接。

在示例性实施方式中，边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区连接到显示区域100，可以至少包括栅极驱动电路，栅极驱动电路与显示区域100中像素驱动电路的第一扫描信号线、第二扫描信号线和发光控制线连接。电源线区连接到电路区，可以至少包括电源引线，电源引线沿着平行于显示区域边缘的方向延伸，与显示区域100中的阴极连接。裂缝坝区连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。

在示例性实施方式中，绑定区域200中的扇出区和边框区域300中的电源线区可以设置有第一隔离坝和第二隔离坝，第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸，形成环绕显示区域100的环形结构，显示区域边缘是显示区域绑定区域或者边框区域一侧的边缘。

图3为一种显示基板中显示区域的平面结构示意图。如图3所示，显示基板可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2、出射第三颜色光线的第三子像素P3和第四子像素P4。每个子像素可以均包括电路单元和发光器件，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3和第四子像素P4可以是出射绿色光线的绿色子像素(G)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，四个子像素可以采用钻石形(Diamond)方式排列，形成RGBG像素排布。在其它示例性实施方式中，四个子像素可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。

在示例性实施方式中，像素单元可以包括三个子像素，三个子像素可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。

图4为一种显示基板中显示区域的剖面结构示意图，示意了显示区域中四个子像素的结构。如图4所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。

在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括由多个晶体管和存储电容构成的像素驱动电路。每个子像素的发光结构层103可以至少包括阳极、像素定义层、有机发光层和阴极，阳极与对应子像素的像素驱动电路连接，有机发光层与阳极连接，阴极与有机发光层连接，有机发光层在阳极和阴极的驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。

在示例性实施方式中，有机发光层可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是相互隔离的。

图5为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图5所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。

第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。

第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。

第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。

在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1可以为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2可以为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

图6为一种像素驱动电路的工作时序图。下面通过图5示例的像素驱动电路的工作过程说明本公开示例性实施例，图5中的像素驱动电路包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，7个晶体管均为P型晶体管。

在示例性实施方式中，以OLED为例，像素驱动电路的工作过程可以包括：

第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号使第一晶体管T1和第七晶体管T7导通。第一晶体管T1导通使得初始信号线INIT的初始电压提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6断开，此阶段OLED不发光。

第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2和第四晶体管T4导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1和第七晶体管T7断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)²＝K*[(Vdd-Vd+|Vth|)-Vth]²＝K*[(Vdd-Vd]²

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

随着OLED显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计在OLED显示产品设计中越来越受到重视。由于绑定区域中集成电路和绑定焊盘的信号线需要通过数据扇出线以扇出方式才能引入到较宽的显示区域，使得扇形区占用空间较大，导致下边框的宽度较大。

为了减小下边框的宽度，本公开提供了一种显示基板，采用扇出线位于显示区域(Fanout in AA，简称FIAA)结构，多条数据扇出线的一端位于显示区域，与显示区域中的多条数据信号线对应连接，多条数据扇出线的另一端延伸到绑定区域，与集成电路对应连接。由于绑定区域中不需要设置扇形状的斜线，减小了扇出区的宽度，因而缩减了下边框宽度。

在示例性实施方式中，显示基板可以包括显示区域，所述显示区域可以包括多个子像素，至少一个子像素可以包括设置在基底上的电路单元，所述电路单元可以至少包括像素驱动电路和数据信号线，所述像素驱动电路与所述数据信号线连接。所述基底可以包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，至少一个子像素的基底导电层可以至少包括数据扇出线，所述数据信号线通过搭接过孔所述数据扇出线与连接。

在示例性实施方式中，所述显示基板还包括位于所述显示区域一侧的绑定区域，所述显示区域包括沿着第二方向依次设置的多个像素行，每个像素行包括沿着第一方向依次设置的多个子像素，所述第二方向为所述数据信号线的延伸方向，所述第一方向与所述第二方向交叉；所述搭接过孔设置在搭接区，所述搭接区包括远离所述绑定区域的至少一个像素行。

在示例性实施方式中，所述搭接区包括如下任意一个像素行或多个像素行：位于所述显示区域远离所述绑定区域一侧的第一像素行、位于所述第一像素行靠近所述绑定区域一侧的第二像素行、位于所述第二像素行靠近所述绑定区域一侧的第三像素行、位于所述第三像素行靠近所述绑定区域一侧的第四像素行、位于所述第四像素行靠近所述绑定区域一侧的第五像素行和位于所述第五像素行靠近所述绑定区域一侧的第六像素行。

在示例性实施方式中，所述电路单元还包括第一电源线，所述像素驱动电路与所述第一电源线连接，所述第一电源线在显示基板平面内的正投影与所述搭接过孔在显示基板平面内的正投影没有交叠。

在示例性实施方式中，所述电路单元可以包括搭接电极，所述搭接电极通过第一搭接过孔与所述数据扇出线连接，所述数据信号线通过第二搭接过孔与所述搭接电极连接，所述第一电源线在显示基板平面内的正投影与所述第一搭接过孔在显示基板平面内的正投影没有交叠。

在示例性实施方式中，所述第一电源线包括相互连接的直线部和曲线部，所述曲线部被配置为绕过所述第一搭接过孔。

在示例性实施方式中，所述曲线部靠近所述第一搭接过孔一侧的边缘与所述第一搭接过孔靠近所述曲线部一侧的边缘之间的距离大于或等于2.0μm。

在示例性实施方式中，至少一个子像素的基底导电层可以包括电源电极，所述电源电极上设置有电极开口，所述电极开口在显示基板平面内的正投影与所述像素驱动电路的驱动晶体管在显示基板平面内的正投影没有交叠。

图7为本公开示例性实施例一种显示基板的平面结构示意图，显示基板中的数据扇出线采用FIAA结构。如图7所示，在平行于显示基板的平面内，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300，显示区域100可以至少包括多条数据信号线60、多条数据扇出线70、电源电极80以及组成像素阵列的多个子像素，绑定区域200可以至少包括引出线区200A和弯折区202，引出线区200A可以至少包括相互平行的多条引出线220。

在示例性实施方式中，组成像素阵列的多个子像素可以包括多个像素行和多个像素列，每个像素行可以包括沿着第一方向X依次设置的多个子像素，多个像素行可以沿着第二方向Y依次设置，每个像素列可以包括沿着第二方向Y依次设置的多个子像素，多个像素列可以沿着第一方向X依次设置，第一方向X与第二方向Y交叉。在示例性实施方式中，第二方向Y可以是数据信号线的延伸方向(竖直方向)，第一方向X可以与第二方向Y垂直。

在示例性实施方式中，数据信号线60可以为沿着第二方向Y延伸的线形状，多条数据信号线60在第一方向X上以设定的间隔依次设置，每条数据信号线60与一个像素列中所有电路单元的像素驱动电路连接。

在示例性实施方式中，多条数据扇出线70的第一端与绑定区域200中引出线区200A的多条引出线220对应连接，多条数据扇出线70的第二端在显示区域10向着远离绑定区域200的方向延伸后，通过多个搭接过孔K与多条数据信号线60对应连接，使得显示区域100中的多条数据信号线60通过显示区域100中的多条数据扇出线70与绑定区域200中的多条引出线220对应连接。

本公开中，A沿着B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿着B方向伸展，且主要部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。以下描述中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。在示例性实施方式中，第二方向Y可以是从显示区域指向绑定区域的方向，第二方向Y的反方向可以是从绑定区域指向显示区域的方向。

在示例性实施方式中，显示区域中的数据扇出线的数量与数据信号线的数量可以相同，每条数据信号线通过一条数据扇出线与一条引出线对应连接。或者，显示区域中的数据扇出线的数量可以小于数据信号线的数量，显示区域中的一部分数据信号线通过数据扇出线与引出线对应连接，另一部分数据信号线与引出线直接连接，本公开在此不做限定。

在示例性实施方式中，可以按照有无数据扇出线70作为划分依据，将显示区域100划分为正常像素区110和走线像素区120，正常像素区110可以是没有设置数据扇出线70的区域，走线像素区120可以是设置有数据扇出线70的区域。

在示例性实施方式中，走线像素区120可以位于显示区域100第一方向X的中部，走线像素区120可以包括相互连接的走线区120A和搭接区120B。走线区120A的形状可以为沿着第二方向Y延伸的条形状，搭接区120B的形状可以为沿着第一方向X延伸的条形状，搭接区120B设置在走线区120A远离绑定区域200的一侧，走线区120A和搭接区120B构成“T”形状。

在示例性实施方式中，搭接区120B可以位于显示区域100远离绑定区域200的一侧，走线区120A可以位于显示区域100第一方向X的中部区域，沿着第二方向Y延伸到显示区域边缘与绑定区域200连接。在示例性实施方式中，显示区域边缘是显示区域100靠近绑定区域200一侧的边缘。

在示例性实施方式中，多个搭接过孔K可以设置在搭接区120B，即多个搭接过孔K可以分别设置在显示区域100远离绑定区域200一侧的多个子像素内。

在示例性实施方式中，搭接区120B可以包括显示区域100远离绑定区域200一侧的多个像素行的子像素内，即多个搭接过孔K可以设置在显示区域100远离绑定区域200一侧的多个像素行的子像素内。例如，搭接区120B包括的像素行可以是如下任意一个像素行或多个像素行：距离绑定区域最远的第一像素行、位于第一像素行靠近绑定区域一侧的第二像素行、位于第二像素行靠近绑定区域一侧的第三像素行、位于第三像素行靠近绑定区域一侧的第四像素行、位于第四像素行靠近绑定区域一侧的第五像素行和位于第五像素行靠近绑定区域一侧的第六像素行，多个搭接过孔K可以设置在如下任意一个像素行或多个像素行的子像素内：第一像素行、第二像素行、第三像素行、第四像素行、第五像素行和第六像素行。

在示例性实施方式中，正常像素区110可以设置有面状的电源电极80，电源电极80可以分别连接绑定区域200的电源引出线和边框区域300的电源引线，电源电极80被配置为传输低电压电源信号，以减小低电压电源信号的压降，并减低功耗。

在示例性实施方式中，设置在正常像素区110的电源电极80上可以设置有至少一个电极开口BV，电极开口BV被配置为释放基底中的水汽。

一种显示基板中，多个搭接过孔通常设置在显示区域的第一中心线O1附近，第一中心线O1可以是在第二方向Y上平分多个像素行且沿着第一方向X延伸的直线。经本申请发明人研究发现，由于搭接过孔所在区域的寄生电容大于其它区域，使得搭接过孔所在子像素的显示亮度不同于其它区域子像素的显示亮度，由于出现显示差异的位置在显示区域的中部，导致显示面板整体上存在较明显的显示水印(Mura)的问题。本公开通过将搭接过孔设置在显示区域远离绑定区域一侧的若干个像素行内，即搭接过孔设置在显示基板的上边缘区域，即使搭接过孔所在子像素的显示亮度不同于其它区域子像素的显示亮度，也不会出现明显的显示水印，且有效提高了显示区域中部区域的显示均一性，提高了显示品质。此外，本公开通过将搭接过孔设置在显示基板的上边缘区域，可以保证其它区域的刻蚀均一性，提高工艺质量。

图8为本公开示例性实施例一种显示区域的平面结构示意图，示意了图7中A区域的8个子像素(2个像素行、4个像素列)的平面结构。如图8所示，走线像素区120中搭接区120B的至少一个子像素可以包括设置在基底上的电路单元和发光器件，基底可以至少包括数据扇出线70，电路单元可以至少包括像素驱动电路、第一电源线44和数据信号线60，像素驱动电路分别与第一电源线44和数据信号线60，数据信号线60通过搭接过孔与数据扇出线70连接。

在示例性实施方式中，电路单元可以包括搭接电极33，搭接电极33通过第一搭接过孔DV1与数据扇出线70连接，数据信号线60通过第二搭接过孔DV2与搭接电极33连接，因而实现了数据信号线60和数据扇出线70之间通过搭接过孔连接。

在示例性实施方式中，第一电源线44在显示基板平面内的正投影与第一搭接过孔DV1在显示基板平面内的正投影没有交叠。

图9为图8所示结构中第一电源线和第一搭接过孔的位置关系示意图。如图9所示，在示例性实施方式中，至少一个子像素的第一电源线44包括相互连接的直线部44-1和曲线部44-2。直线部44-1的形状可以为主体部分沿着第二方向Y延伸的直线状，曲线部44-2的形状可以为“C”形状，曲线部44-2被配置为绕过第一搭接过孔DV1，使得第一电源线44的曲线部44-2在基底上的正投影与第一搭接过孔DV1在基底上的正投影没有交叠。

在示例性实施方式中，曲线部44-2靠近第一搭接过孔DV1一侧的边缘与第一搭接过孔DV1靠近曲线部44-2一侧的边缘之间的第一距离L1可以大于或等于2.0μm，第一距离L1可以是曲线部44-2与第一搭接过孔DV1之间的最小距离。例如，至少一个子像素中，第一距离L1可以约为2.4μm至2.6μm左右。

在示例性实施方式中，在没有设置曲线部的子像素中，第一电源线44靠近第一搭接过孔DV1一侧的边缘与第一搭接过孔DV1靠近第一电源线44一侧的边缘之间的第一距离L1可以大于或等于2.0μm。

在示例性实施方式中，像素驱动电路可以包括多个晶体管和存储电容。在垂直于显示基板的平面内，至少一个子像素的电路单元可以包括在基底上依次设置的半导体层、第一导电层、第二导电层和第三导电层，半导体层可以包括多个晶体管的有源层，第一导电层可以包括多个晶体管的栅电极和存储电容的第一极板，第二导电层可以包括存储电容的第二极板和搭接电极，第三导电层可以包括所述数据信号线；位于第二导电层中的搭接电极通过第一搭接过孔与位于基底导电层中的数据扇出线连接，位于第三导电层中的数据信号线通过第二搭接过孔与位于第二导电层中的搭接电极连接。

下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开在此不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施方式中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在示例性实施方式中，以图7中A区域和B区域的8个子像素(2个像素行、4个像素列)为例，显示基板的制备过程可以包括如下操作。

(1)在玻璃载板上制备基底。在示例性实施方式中，在玻璃载板上制备基底可以包括：先在玻璃载板上涂布一层第一柔性材料，固化成膜后形成第一柔性层。然后在第一柔性层上依次沉积阻挡薄膜和基底导电薄膜，通过图案化工艺对基底导电薄膜进行图案化，形成覆盖第一柔性层的阻挡(Barrier)层，以及设置在阻挡层上的基底导电层图案。然后在涂布一层第二柔性材料，固化成膜后形成覆盖基底导电层图案的第二柔性层，如图10a和图10b所示，图10a为图7中A区域的结构示意图，图10b为图7中B区域的结构示意图。在示例性实施方式中，基底导电层可以称为第0源漏金属(SD0)层。

如图10a所示，在示例性实施方式中，引线像素区中每个子像素的基底导电层图案可以至少包括数据扇出线70。

在示例性实施方式中，数据扇出线70的形状可以为主体部分沿着第二方向Y延伸的线形状，第N列子像素中的数据扇出线70可以位于本子像素远离第N+1列子像素的一侧。

在示例性实施方式中，每个子像素的数据扇出线70设置有连接块71，连接块71的形状可以为“I”字形或者“L”字形，连接块71的第一端与数据扇出线70连接，连接块71的第二端沿着第一方向X延伸到子像素的中部。在示例性实施方式中，数据扇出线70被配置为与绑定区域的引出线连接，连接块71被配置为通过第一搭接过孔与后续形成的搭接电极连接。

在示例性实施方式中，每个子像素的数据扇出线70的位置和形状可以基本上相近，每个子像素的连接块71的形状和尺寸可以不同。例如，第M行第N-1列子像素和第M行第N+1列子像素中连接块71的形状为“L”字形，但两者第二方向Y的延伸尺寸不同。又如，第M行第N列子像素和第M行第N+2列子像素中连接块71的形状为“I”字形，但两者第一方向X的延伸尺寸不同。

如图10b所示，在示例性实施方式中，正常像素区中每个子像素的基底导电层图案可以至少包括电源电极80。

在示例性实施方式中，电源电极80可以为面状，一个像素行中多个子像素的电源电极80可以为相互连接的一体结构，一个像素列中多个子像素的电源电极80可以为相互连接的一体结构。

在示例性实施方式中，每个子像素的电源电极80上设置有电极开口BV，电极开口BV为贯通电源电极80的通孔结构。在示例性实施方式中，电源电极80设置在第一柔性层上，通过在大面积的电源电极80上设置多个电极开口BV，可以有效释放第一柔性层中的水汽，可以有效防止工艺过程中第一柔性层出现鼓泡等问题。

在示例性实施方式中，第M行子像素中的电极开口BV可以位于本子像素远离第M+1行子像素的一侧，即电极开口BV避开像素驱动电路中的驱动晶体管(第三晶体管)所在区域，避免影响驱动晶体管的电学特性。

在示例性实施方式中，电极开口的形状可以是如下任意一种或多种：三角形、正方形、矩形、菱形、五边形、六边形和多边形，电极开口的面积可以约为子像素面积的1/10至1/3。

在示例性实施方式中，第一方向X相邻的电极开口之间的中心距离可以约等于相邻子像素之间的中心距离，两个电极开口之间的中心距离可以是两个电极开口几何中心之间的距离，两个子像素之间的中心距离可以是两个子像素几何中心之间的距离。

在示例性实施方式中，第一柔性层和第二柔性层的材料可以包括但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。阻挡层的材料可以包括但不限于硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层，用于提高基底的抗水氧能力。基底导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料。

(2)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层图案，如图11a、图11b和图11c所示，图11a为图7中A区域的结构示意图，图11b为图7中B区域的结构示意图，图11c为图11a中半导体层的平面示意图。

在示例性实施方式中，正常像素区和引线像素区中每个子像素的半导体层图案可以至少包括第一晶体管T1的第一有源层11至第七晶体管T7的第七有源层17，且第一有源层11至第七有源层17为相互连接的一体结构。在第二方向Y上，第M行子像素中的第六有源层16与第M+1行子像素中的第七有源层17相互连接。

在示例性实施方式中，在第一方向X上，第二有源层12和第六有源层16可以位于本子像素中第三有源层13的同一侧，第四有源层14和第五有源层15可以位于本子像素中第三有源层13的同一侧，第二有源层12和第四有源层14可以位于本子像素的第三有源层13的不同侧。在第二方向Y上，第M行子像素中第一有源层11、第二有源层12、第四有源层14和第七有源层17可以位于本子像素中第三有源层13远离第M+1行子像素的一侧，第M行子像素中的第五有源层15和第六有源层16可以位于本子像素中第三有源层13靠近第M+1行子像素的一侧。

在示例性实施方式中，第一有源层11的形状可以呈“n”字形，第二有源层12和第五有源层15的形状可以呈“L”字形，第三有源层13的形状可以呈“Ω”字形，第四有源层14、第六有源层16和第七有源层17的形状可以呈“I”字形。

在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，第一有源层11的第一区11-1可以作为第七有源层17的第一区17-1，第一有源层11的第二区11-2可以作为第二有源层12的第一区12-1，第三有源层13的第一区13-1可以同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，第三有源层13的第二区13-2可以同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，第六有源层16的第二区16-2可以作为第七有源层17的第二区17-2，第四有源层14的第一区14-1和第五有源层15的第一区15-1可以单独设置。

在示例性实施方式中，第四有源层14的第一区14-1在基底上的正投影与数据扇出线70在基底上的正投影至少部分交叠。

在示例性实施方式中，电源电极80上的电极开口BV在基底上的正投影与第三有源层13在基底上的正投影没有交叠，即电极开口BV避开像素驱动电路中的第三晶体管所在区域，避免影响驱动晶体管的电学特性。

(3)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图12a、图12b和图12c所示，图12a为图7中A区域的结构示意图，图12b为图7中B区域的结构示意图，图12c为图12a中第一导电层的平面示意图。在示例性实施方式中，第一导电层可以称为第一栅金属(GATE1)层。

在示例性实施方式中，正常像素区和引线像素区中每个子像素的第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24。

在示例性实施方式中，第一极板24的形状可以为矩形状，矩形状的角部可以设置倒角，第一极板24在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影至少部分交叠。在示例性实施方式中，第一极板24可以同时作为存储电容的一个极板和第三晶体管T3的栅电极。

在示例性实施方式中，第一扫描信号线21的形状可以为主体部分沿着第一方向X延伸的线形状，第M行子像素中的第一扫描信号线21可以位于本子像素的第一极板24远离第M+1行子像素的一侧。每个子像素的第一扫描信号线21设置有栅极块21-1，栅极块21-1的第一端与第一扫描信号线21连接，栅极块21-1的第二端向着远离第一极板24的方向延伸。第一扫描信号线21和栅极块21-1与本子像素的第二有源层相重叠的区域作为双栅结构的第二晶体管T2的栅电极，第一扫描信号线21与本子像素的第四有源层相重叠的区域作为第四晶体管T4的栅电极。

在示例性实施方式中，第二扫描信号线22的形状可以为主体部分沿着第一方向X延伸的线形状，第M行子像素中的第二扫描信号线22可以位于本子像素的第一扫描信号线21远离第一极板24的一侧，第二扫描信号线22与本子像素的第一有源层相重叠的区域作为双栅结构的第一晶体管T1的栅电极，第二扫描信号线22与本子像素的第七有源层相重叠的区域作为第七晶体管T7的栅电极。

在示例性实施方式中，发光控制线23的形状可以为主体部分沿着第一方向X延伸的线形状，发光控制线23可以位于本子像素的第一极板24靠近第M+1行子像素的一侧，发光控制线23与本子像素的第五有源层相重叠的区域作为第五晶体管T5的栅电极，发光控制线23与本子像素的第六有源层相重叠的区域作为第六晶体管T6的栅电极。

在示例性实施方式中，第一扫描信号线21、第二扫描信号线22和发光控制线23可以为等宽度设计，或者可以为非等宽度设计，可以为直线，或者可以为折线，不仅可以便于像素结构的布局，而且可以降低信号线之间的寄生电容，本公开在此不做限定。

在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一晶体管T1至第七有源层的第一区和第二区均被导体化。

(4)形成第三绝缘层图案。在示例性实施方式中，形成第三绝缘层图案可以包括：在形成前述图案的基底上，沉积第三绝缘薄膜，采用图案化工艺对第三绝缘薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，第三绝缘层上设置有多个过孔，如图13a和图13b所示，图13a为图7中A区域的结构示意图，图13b为图7中B区域的结构示意图。

如图13a所示，在示例性实施方式中，引线像素区中每个子像素的多个过孔至少包括：第一搭接过孔DV1。第一搭接过孔DV1在基底上的正投影位于数据扇出线70的连接块71在基底上的正投影的范围之内，第一搭接过孔DV1内的第三绝缘层、第二绝缘层、第一绝缘层和第二柔性层被去掉，暴露出连接块71的表面，第一搭接过孔DV1被配置为使后续形成的搭接电极通过该过孔与连接块71连接。

在示例性实施方式中，至少一个子像素的第一搭接过孔DV1位于连接块71靠近数据扇出线70的一侧，使得后续形成的第一电源线可以避开第一搭接过孔DV1，以避免第一电源线与搭接电极之间的短路。

如图13b所示，在示例性实施方式中，第一搭接过孔DV1可以仅设置在引线像素区，正常像素区没有设置第一搭接过孔。

(5)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，沉积第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，在第三绝缘层上形成第二导电层图案，如图14a、图14b和图14c所示，图14a为图7中A区域的结构示意图，图14b为图7中B区域的结构示意图，图14c为图14a中第二导电层的平面示意图。在示例性实施方式中，第二导电层可以称为第二栅金属(GATE2)层。

如图14a所示，在示例性实施方式中，引线像素区中每个子像素的第二导电层图案至少包括：初始信号线31、存储电容的第二极板32、搭接电极33和屏蔽电极34。

在示例性实施方式中，第二极板32的轮廓可以为矩形状，矩形状的角部可以设置倒角，第二极板32在基底上的正投影与第一极板24在基底上的正投影至少部分交叠，第二极板32可以作为存储电容的另一个极板，第一极板24和第二极板32构成像素驱动电路的存储电容。第二极板32上设置有开口35，开口35的形状可以为矩形状，可以位于第二极板32的中部，使第二极板32形成环形结构。开口35暴露出覆盖第一极板24的第三绝缘层，且第一极板24在基底上的正投影包含开口35在基底上的正投影。在示例性实施方式中，开口35被配置为容置后续形成的第一过孔，第一过孔位于开口35内并暴露出第一极板24，使后续形成的第一晶体管T1的第二极与第一极板24连接。

在示例性实施方式中，一个像素行中相邻两个子像素中的第二极板32可以通过极板连接线36相互连接。例如，第N-1列的第二极板32和第N列的第二极板32可以通过极板连接线36相互连接。又如，第N列的第二极板32和第N+1列的第二极板32通过极板连接线36相互连接。在示例性实施方式中，由于每个子像素中的第二极板32与后续形成的第一电源线连接，通过将相邻子像素的第二极板32形成相互连接的一体结构，一体结构的第二极板可以复用为电源信号线，可以保证一像素行中的多个第二极板具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，初始信号线31的形状可以为主体部分沿着第一方向X延伸的线形状，第M行子像素中的初始信号线31可以位于本子像素的第二扫描信号线221远离第M+1行子像素的一侧，初始信号线31被配置为通过后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)与第一有源层的第一区(也是第七有源层的第一区)连接。

在示例性实施方式中，搭接电极33可以包括相互连接的第一搭接部33-1和第二搭接部33-2。第一搭接部33-1的形状可以为矩形状或者为多边形状，第一搭接部33-1在基底上的正投影与连接块71在基底上的正投影至少部分交叠，第一搭接部33-1通过第一搭接过孔与连接块71连接。第二搭接部33-2的形状可以为矩形状或者为多边形状，设置在第一搭接部33-1第一方向X的反方向的一侧，第二搭接部33-2在基底上的正投影与数据扇出线70在基底上的正投影至少部分交叠，第二搭接部33-2在基底上的正投影与第一搭接过孔在基底上的正投影没有交叠，第二搭接部33-2被配置为通过第二搭接孔与后续形成的数据信号线连接。

在示例性实施方式中，每个子像素的搭接电极33的形状和尺寸可以不同，以适应所在子像素的连接块71的位置和形状。

在示例性实施方式中，屏蔽电极34的形状可以为主体部分沿着第一方向X延伸的折线状，屏蔽电极34在基底上的正投影与第四有源层在基底上的正投影至少部分交叠，屏蔽电极34在基底上的正投影与第一有源层在基底上的正投影至少部分交叠，屏蔽电极34被配置为有效屏蔽数据电压跳变对像素驱动电路中关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。

如图14b所示，在示例性实施方式中，正常像素区中每个子像素的第二导电层图案至少包括：初始信号线31、存储电容的第二极板32和屏蔽电极34，即搭接电极仅设置在引线像素区，正常像素区没有设置搭接电极。

在示例性实施方式中，正常像素区中初始信号线31、第二极板32和屏蔽电极34的结构可以与引线像素区基本上相同。

(6)形成第四绝缘层图案。在示例性实施方式中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，第四绝缘层上设置有多个过孔，如图15a和图15b所示，图15a为图7中A区域的结构示意图，图15b为图7中B区域的结构示意图。

如图15a所示，在示例性实施方式中，正常像素区中每个子像素的多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9和第十过孔V10。

在示例性实施方式中，第一过孔V1在基底上的正投影位于开口35在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板24的表面，第一过孔V1被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一极板24连接。

在示例性实施方式中，第二过孔V2在基底上的正投影位于第二极板32在基底上的正投影的范围之内，第二过孔V2内的第四绝缘层被刻蚀掉，暴露出第二极板32的表面，第二过孔V2被配置为使后续形成的第一电源线通过该过孔与第二极板32连接。在示例性实施方式中，第二过孔V2可以是多个，多个第二过孔V2可以沿着第二方向Y依次设置，以提高连接可靠性。

在示例性实施方式中，第三过孔V3在基底上的正投影位于第五有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面，第三过孔V3被配置为使后续形成的第一电源线通过该过孔与第五有源层的第一区连接。

在示例性实施方式中，第四过孔V4在基底上的正投影位于第六有源层的第二区在基底上的正投影的范围之内，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区的表面，第四过孔V4被配置为使后续形成的第六晶体管T6的第二极(也是第七晶体管T7的第二极)通过该过孔与第六有源层的第二区(也是第七有源层的第二区)连接。

在示例性实施方式中，第五过孔V5在基底上的正投影位于第四有源层的第一区在基底上的正投影的范围之内，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面，第五过孔V5被配置为使后续形成的数据信号线通过该过孔与第四有源层的第一区连接。

在示例性实施方式中，第六过孔V6在基底上的正投影位于第一有源层的第二区(也是第二有源层的第一区)在基底上的正投影的范围之内，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区的表面，第六过孔V6被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一有源层的第二区(也是第二有源层的第一区)连接。

在示例性实施方式中，第七过孔V7在基底上的正投影位于第一有源层的第一区(也是第七有源层的第一区)在基底上的正投影的范围之内，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出的第一有源层的第一区表面，第七过孔V7被配置为使后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)通过该过孔与第一有源层的第一区(也是第七有源层的第一区)连接。

在示例性实施方式中，第八过孔V8在基底上的正投影位于屏蔽电极34在基底上的正投影的范围之内，第八过孔V8内的第四绝缘层被刻蚀掉，暴露出屏蔽电极34的表面，第八过孔V8被配置为使后续形成的第一电源线通过该过孔与屏蔽电极34连接。

在示例性实施方式中，第九过孔V9在基底上的正投影位于搭接电极33中第二搭接部33-2在基底上的正投影的范围之内，第九过孔V9内的第四绝缘层被刻蚀掉，暴露出第二搭接部33-2的表面，第九过孔V9可以称为第二搭接孔，被配置为使后续形成的数据信号线通过该过孔与第二搭接部33-2连接，以实现数据信号线通过搭接电极33与数据扇出线70的连接。在示例性实施方式中，第九过孔V9在基底上的正投影与第一搭接过孔在基底上的正投影没有交叠。

在示例性实施方式中，第十过孔V10在基底上的正投影位于初始信号线31在基底上的正投影的范围之内，第十过孔V10内的第四绝缘层被刻蚀掉，暴露出初始信号线31的表面，第十过孔V10被配置为使后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)通过该过孔与初始信号线31连接。

如图15b所示，在示例性实施方式中，正常像素区中每个子像素的多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8和第十过孔V10，即作为第二搭接孔的第九过孔V9仅设置在引线像素区，正常像素区没有设置第九过孔V9。

在示例性实施方式中，正常像素区中第一过孔V1至第八过孔V8、第十过孔V10的结构可以与引线像素区基本上相同。

(7)形成第三导电层图案。在示例性实施方式中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，如图16a、图16b、图16c和图16d所示，图16a为图7中A区域的结构示意图，图16b为图7中B区域的结构示意图，图16c为图16a中第三导电层的平面示意图，图16d为图16b中第三导电层的平面示意图。在示例性实施方式中，第三导电层可以称为第一源漏金属(SD1)层。

如图16a所示，在示例性实施方式中，正常像素区和引线像素区中每个子像素的第三导电层至少包括：第一连接电极41、第二连接电极42、第三连接电极43、第一电源线44和数据信号线60。

在示例性实施方式中，正常像素区和引线像素区中的第一连接电极41的形状可以为主体部分沿着第二方向Y延伸的直线状，第一连接电极41的第一端通过第一过孔V1与第一极板24连接，第一连接电极41的第二端通过第六过孔V6与第一有源层的第二区(也是第二有源层的第一区)连接，使第一极板24、第一有源层的第二区和第二有源层的第一区具有相同的电位。在示例性实施方式中，第一连接电极41可以同时作为第一晶体管T1的第二极和第二晶体管T2的第一极。

在示例性实施方式中，正常像素区和引线像素区中的第二连接电极42的形状可以为主体部分沿着第二方向Y延伸的折线状，第二连接电极42的第一端通过第十过孔V10与初始信号线31连接，第二连接电极42的第二端通过第七过孔V7与第一有源层的第一区(也是第七有源层的第一区)连接。在示例性实施方式中，第二连接电极42可以同时作为第一晶体管T1的第一极和第七晶体管T7的第一极。

在示例性实施方式中，正常像素区和引线像素区中的第三连接电极43的形状可以为条形状，第三连接电极43通过第四过孔V4与第六有源层的第二区(也是第七有源层的第二区)连接。在示例性实施方式中，第三连接电极43可以同时作为第六晶体管T6的第二极和第七晶体管T7的第二极，第三连接电极43被配置为与后续形成的阳极连接电极连接。

在示例性实施方式中，正常像素区和引线像素区中的第一电源线44的形状可以为主体部分沿着第二方向Y延伸的直线状，一方面，第一电源线44通过第二过孔V2与第二极板32连接，另一方面，第一电源线44通过第三过孔V3与第五有源层的第一区连接，又一方面，第一电源线44通过第八过孔V8与屏蔽电极34连接，实现了将电源信号写入第五晶体管T5的第一极，且第二极板32、第五晶体管T5的第一极和屏蔽电极34具有相同的电位。

在示例性实施方式中，由于屏蔽电极34与第一电源线44连接，因而屏蔽电极34可以有效屏蔽数据电压跳变对像素驱动电路中关键节点的影响，避免了数据电压跳变影响像素驱动电路的关键节点的电位，提高了显示效果。

如图16a和图16c所示，引线像素区中的第一电源线44在基底上的正投影与第一搭接过孔在基底上的正投影没有交叠。

在示例性实施方式中，至少一个子像素的第一电源线44包括相互连接的直线部44-1和曲线部44-2。直线部44-1的形状可以为主体部分沿着第二方向Y延伸的直线状，曲线部44-2的形状可以为“C”形状，曲线部44-2被配置为绕过第一搭接过孔，使得第一电源线44的曲线部44-2在基底上的正投影与第一搭接过孔在基底上的正投影没有交叠。

在示例性实施方式中，曲线部44-2靠近第一搭接过孔一侧的边缘与第一搭接过孔靠近曲线部44-2一侧的边缘之间的第一距离L1可以大于或等于2.0μm，第一距离L1可以是曲线部44-2与第一搭接过孔DV1之间的最小距离。例如，至少一个子像素中，第一距离L1可以约为2.4μm至2.6μm左右。

如图16b和图16d所示，由于正常像素区没有设置第一搭接过孔和搭接电极，因而第一电源线44可以为主体部分沿着第二方向Y延伸的直线状。

在示例性实施方式中，正常像素区和引线像素区中的数据信号线60的形状可以为主体部分沿着第二方向Y延伸的直线状，数据信号线60通过第五过孔V5与第四有源层的第一区连接，实现了将数据信号写入第四晶体管T4的第一极。

如图16a和图16c所示，对于引线像素区中的子像素，数据信号线60还通过第九过孔V9与搭接电极33连接。由于搭接电极33通过第一搭接过孔与数据扇出线70连接，因而实现了数据信号线60与数据扇出线70的连接。

如图16b和图16d所示，对于正常像素区中的子像素，由于正常像素区没有设置搭接电极和第九过孔V9，因而数据信号线60仅通过第五过孔V5与第四有源层的第一区连接。

一种显示基板中，第一电源线、数据信号线和数据扇出线均位于子像素的同一侧，部分子像素中的第一电源线和第一搭接过孔存在交叠。研究表明，由于第一搭接过孔为贯通第二柔性层的深孔，第一搭接过孔的深度约为6μm至8μm左右，使得覆盖第一搭接过孔内侧壁的无机层(第四绝缘层)比较薄，当在覆盖第一搭接过孔内侧壁的无机层上形成第一电源线时，会造成第一电源线与搭接电极出现短路。本公开通过调整第一搭接过孔的位置，将部分子像素的第一搭接过孔设置在靠近数据扇出线，且调整第一电源线的形状，利用曲线部绕过第一搭接过孔，将第一电源线设置在第一搭接过孔设定距离之外，因而保证了第一电源线与搭接电极之间的绝缘，有效避免了第一电源线与搭接电极之间的短路，提高了产品质量。

(8)形成第一平坦层图案。在示例性实施方式中，形成第一平坦层图案可以包括：在形成前述图案的基底上，先沉积第五绝缘薄膜，然后涂覆第一平坦薄膜，采用图案化工艺对第一平坦薄膜和第五绝缘薄膜进行图案化，形成覆盖第三导电层图案的第五绝缘层以及设置在第五绝缘层上的第一平坦层，第一平坦层上设置有多个过孔，如图17a和图17b所示，图17a为图7中A区域的结构示意图，图17b为图7中B区域的结构示意图。

在示例性实施方式中，正常像素区和引线像素区中每个子像素中的多个过孔至少包括：第二十一过孔V21和第二十二过孔V22。

在示例性实施方式中，第二十一过孔V21在基底上的正投影位于第三连接电极43在基底上的正投影的范围之内，第二十一过孔V21内的第一平坦层和第五绝缘层被刻蚀掉，暴露出第三连接电极43的表面，第二十三过孔V232被配置为使后续形成的阳极连接电极该过孔与第三连接电极43连接。

在示例性实施方式中，第二十二过孔V22在基底上的正投影位于第一电源线44在基底上的正投影的范围之内，第二十二过孔V22内的第一平坦层和第五绝缘层被刻蚀掉，暴露出第一电源线44的表面，第二十二过孔V22被配置为使后续形成的电源连接线通过该过孔与第一电源线44连接。

(9)形成第四导电层图案。在示例性实施方式中，形成第四导电层可以包括：在形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第一平坦层上的第四导电层，如图18a、图18b和图18c所示，图18a为图7中A区域的结构示意图，图18b为图7中B区域的结构示意图，图18c为图18a中第四导电层的平面示意图。在示例性实施方式中，第四导电层可以称为第二源漏金属(SD2)层。

在示例性实施方式中，正常像素区和引线像素区中每个子像素的第四导电层至少包括：阳极连接电极51和电源连接线52。

在示例性实施方式中，阳极连接电极51的形状可以为主体部分沿着第二方向Y延伸的条形状，阳极连接电极51通过第二十一过孔V21与第三连接电极53连接，阳极连接电极51被配置为与后续形成的阳极连接。由于第三连接电极53通过过孔与第六有源层的第二区(也是第七有源层的第二区)连接，因而可以实现后续形成的阳极与第六晶体管T6的第二极和第七晶体管T7的第二极的连接。

在示例性实施方式中，电源连接线52的形状可以为网格状，电源连接线52可以包括多条第一连接线52-1和多条第二连接线52-2。第一连接线52-1的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，多条第一连接线52-1可以沿着第二方向Y间隔设置，第二连接线52-2的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，多条第二连接线52-2可以沿着第一方向X间隔设置，第一连接线52-1和第二连接线52-2相互连接形成网格结构，且第二连接线52-2通过第二十二过孔V22与第一电源线44连接。

在示例性实施方式中，一个像素行中相邻两个子像素中的电源连接线52可以为相互连接的一体结构，一个像素列中相邻两个子像素中的电源连接线52可以为相互连接的一体结构，所形成的网格状的电源连接线52可以保证所有子像素的第一电源线具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，第一连接线52-1和第二连接线52-2可以为非等宽度的折线，不仅可以便于像素结构的布局，而且可以降低电源连接线52产生的寄生电容。

(10)形成第二平坦层图案。在示例性实施方式中，形成第二平坦层图案可以包括：在形成前述图案的基底上，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖第四导电层图案的第二平坦层，第二平坦层上设置有多个过孔，如图19a和图19b所示，图19a为图7中A区域的结构示意图，图19b为图7中B区域的结构示意图。

在示例性实施方式中，正常像素区和引线像素区中每个子像素的过孔至少包括阳极过孔AV。阳极过孔AV在基底上的正投影位于阳极连接电极51在基底上的正投影的范围之内，阳极过孔AV内的第二平坦层被去掉，暴露出阳极连接电极51的表面，阳极过孔AV被配置为使后续形成的阳极通过该过孔与阳极连接电极51连接。

在示例性实施方式中，阳极过孔AV在基底上的正投影与第一搭接过孔在基底上的正投影没有交叠。

至此，在基底上制备完成驱动电路层。在平行于显示基板的平面内，驱动电路层可以包括多个电路单元，每个电路单元可以包括像素驱动电路，像素驱动电路与第一扫描信号线、第二扫描信号线、发光控制线、初始信号线、数据信号线和第一电源线连接。在垂直于显示基板的平面内，驱动电路层可以设置在基底上，基底可以包括叠设的第一柔性层、阻挡层、基底导电层和第二柔性层，基底导电层可以至少包括数据扇出线和电源电极。

在示例性实施方式中，驱动电路层可以包括在基底上依次设置的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第五绝缘层、第一平坦层、第四导电层和第二平坦层。半导体层可以至少包括第一晶体管至第七晶体管的有源层，第一导电层可以至少包括第一晶体管至第七晶体管的栅电极和存储电容的第一极板，第二导电层可以至少包括搭接电极和存储电容的第二极板，搭接电极通过第一搭接过孔与数据扇出线连接，第三导电层可以至少包括包括数据信号线、第一电源线、多个晶体管的第一极和第二极，数据信号线通过第二搭接孔与搭接电极连接，第四导电层可以至少包括阳极连接电极和电源连接线，电源连接线通过过孔与第一电源线连接。

在示例性实施方式中，第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层可以称为缓冲(Buffer)层，第二绝缘层和第三绝缘层可以称为栅绝缘(GI)层，第四绝缘层可以称为层间绝缘(ILD)层，第五绝缘层可以称为钝化(PVX)层。第一平坦层和第二平坦层可以采用有机材料，如树脂等。

在示例性实施方式中，制备完成驱动电路层后，在驱动电路层上制备发光结构层，发光结构层的制备过程可以包括如下操作。

(11)形成阳极导电层图案。在示例性实施方式中，形成阳极导电层图案可以包括：在形成前述图案的基底上，沉积阳极导电薄膜，采用图案化工艺对阳极导电薄膜进行图案化，形成设置在第二平坦层上的阳极导电层，阳极导电层至少包括多个阳极图案，如图20a、图20b和图20c所示，图20a为图7中A区域的结构示意图，图20b为图7中B区域的结构示意图，图20c为图20a中阳极导电层的平面示意图。

在示例性实施方式中，阳极导电层采用单层结构，如氧化铟锡ITO或氧化铟锌IZO，或者可以采用多层复合结构，如ITO/Ag/ITO等。

在示例性实施方式中，正常像素区和引线像素区中多个阳极图案可以包括红色发光器件的第一阳极301A、蓝色发光器件的第二阳极301B、第一绿色发光器件的第三阳极301C和第二绿色发光器件的第四阳极301D，第一阳极301A可以位于出射红色光线的红色子像素，第二阳极301B可以位于出射蓝色光线的蓝色子像素，第三阳极301C可以位于出射绿色光线的第一绿色子像素，第四阳极301D可以位于出射绿色光线的第二绿色子像素。

在示例性实施方式中，第一阳极301A和第二阳极301B可以沿着第一方向X依次设置，第三阳极301C和第四阳极301D可以沿着第一方向X依次设置，第三阳极301C和第四阳极301D可以设置在第一阳极301A和第二阳极301B第二方向Y的一侧。或者，第一阳极301A和第二阳极301B可以沿着第二方向Y依次设置，第三阳极301C和第四阳极301D可以沿着第二方向Y依次设置，第三阳极301C和第四阳极301D可以设置在第一阳极301A和第二阳极301B第一方向X的一侧。

在示例性实施方式中，第一阳极301A、第二阳极301B、第三阳极301C和第四阳极301D可以分别通过阳极过孔AV与所在子像素的阳极连接电极51连接，一个像素单元中四个子像素的阳极形状和面积可以相同，或者可以不同。

在示例性实施方式中，第一阳极301A、第二阳极301B、第三阳极301C和第四阳极301D中的至少一个可以包括相互连接的阳极主体部和阳极连接部，阳极连接部通过阳极过孔AV与阳极连接电极51连接。

在示例性实施方式中，第一阳极301A可以包括相互连接的第一阳极主体部和第一阳极连接部，第一阳极主体部的形状可以为矩形状，矩形状的角部可以设置圆弧状的倒角，第一阳极连接部的形状可以为条形状，第一阳极连接部通过阳极过孔AV与阳极连接电极51连接。第一阳极主体部在基底上的正投影与一条电源连接线52中的第二连接线52-2在基底上的正投影至少部分交叠。

在示例性实施方式中，第二阳极301B可以包括相互连接的第二阳极主体部和第二阳极连接部，第二阳极主体部的形状可以为矩形状，矩形状的角部可以设置圆弧状的倒角，第二阳极连接部的形状可以为条形状，第二阳极连接部通过阳极过孔AV与阳极连接电极51连接。第二阳极主体部在基底上的正投影与一条电源连接线52中的第二连接线52-2在基底上的正投影至少部分交叠。

在示例性实施方式中，第三阳极301C可以包括相互连接的第三阳极主体部和第三阳极连接部，第三阳极主体部的形状可以为矩形状，矩形状的角部可以设置圆弧状的倒角，第三阳极连接部的形状可以为条形状，第三阳极连接部通过阳极过孔AV与阳极连接电极51连接。第三阳极主体部在基底上的正投影与一条电源连接线52中的第二连接线52-2在基底上的正投影至少部分交叠。

在示例性实施方式中，第四阳极301D可以包括相互连接的第四阳极主体部和第四阳极连接部，第四阳极主体部的形状可以为矩形状，矩形状的角部可以设置圆弧状的倒角，第四阳极连接部的形状可以为条形状，第四阳极连接部通过阳极过孔AV与阳极连接电极51连接。第四阳极主体部在基底上的正投影与一条电源连接线52中的第二连接线52-2在基底上的正投影至少部分交叠。

(12)形成像素定义层图案。在示例性实施方式中，形成像素定义层图案可以包括：在形成前述图案的基底上，涂覆像素定义薄膜，采用图案化工艺对像素定义薄膜进行图案化，形成像素定义层，每个子像素的像素定义层上设置有像素开口PV，像素开口PV内的像素定义薄膜被去掉，暴露出所在子像素的阳极，如图21a、图21b和图21c所示，图21a为图7中A区域的结构示意图，图21b为图7中B区域的结构示意图，图21c为图21a中像素开口和第一搭接过孔的位置关系示意图。

在示例性实施方式中，引线像素区中像素开口PV在基底上的正投影与第一搭接过孔DV1在基底上的正投影没有交叠。

在示例性实施方式中，至少一个子像素中，像素开口PV靠近第一搭接过孔DV1一侧的边缘与第一搭接过孔DV1靠近像素开口PV一侧的边缘之间的第二距离L2可以大于或等于5.5μm，第二距离L2可以是像素开口PV与第一搭接过孔DV1之间的最小距离。例如，至少一个子像素中，像素开口PV与第一搭接过孔DV1之间的第二距离L2可以约为6.35μm左右。由于搭接过孔为贯通第二柔性层的深孔，本公开通过将像素开口设置在搭接过孔设定距离之外，可以保证像素开口内阳极的平坦性，可以提高像素的平坦性，提高显示品质。

在示例性实施方式中，后续制备流程可以包括：先采用蒸镀或喷墨打印工艺形成有机发光层，然后在有机发光层上形成阴极，然后形成封装结构层，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。

图22为本公开示例性实施例一种引线像素区的剖面结构示意图。如图22所示，在垂直于显示基板的平面上，显示基板的引线像素区可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装结构层104。

在示例性实施方式中，基底101可以包括第一柔性层101A、阻挡层101B、基底导电层和第二柔性层101C，阻挡层101B设置在第一柔性层101A上，基底导电层设置在阻挡层101B远离第一柔性层101A的一侧，第二柔性层101C设置在基底导电层远离第一柔性层101A的一侧，引线像素区的基底导电层至少包括数据扇出线70，基底导电层可以称为第0源漏金属(SD0)层。

在示例性实施方式中，驱动电路层102可以包括在基底101上依次设置的第一绝缘层81、半导体层、第二绝缘层82、第一导电层、第三绝缘层83、第二导电层、第四绝缘层84、第三导电层、第五绝缘层85、第一平坦层91、第四导电层和第二平坦层92。

第一绝缘层81设置在第二柔性层101C远离第一柔性层101A的一侧，半导体层设置在第一绝缘层81远离基底101的一侧，半导体层至少包括晶体管的有源层。

第二绝缘层82覆盖半导体层，第一导电层设置在第二绝缘层82远离基底101的一侧，第一导电层至少包括晶体管的栅电极，第一导电层可以称为第一栅金属(GATE1)层。

第三绝缘层83覆盖第一导电层，其上设置有第一搭接过孔DV1，第一搭接过孔DV1内的第三绝缘层83、第二绝缘层82、第一绝缘层81和第二柔性层101C被去掉，暴露出数据扇出线70的表面。

第二导电层设置在第三绝缘层83远离基底101的一侧，第二导电层至少包括搭接电极33，搭接电极33通过第一搭接过孔DV1与数据扇出线70连接，第二导电层可以称为第二栅金属(GATE2)层。

第四绝缘层84覆盖第二导电层，其上设置有第二搭接过孔DV2和多个有源过孔，第二搭接过孔DV2内的第四绝缘层84被去掉，暴露出搭接电极33的表面，有源过孔内的第四绝缘层84、第三绝缘层83和第二绝缘层82被去掉，暴露出有源层的表面。

第三导电层设置在第四绝缘层84远离基底101的一侧，第三导电层至少包括第一电源线44、数据信号线60和多个连接电极，数据信号线60通过第二搭接过孔DV2与搭接电极33连接，多个连接电极分别通过多个有源过孔与相应的有源层对应连接，第一电源线44在基底上的正投影与第一搭接过孔DV1在基底上的正投影没有交叠，第三导电层可以称为第一源漏金属(SD1)层。

第五绝缘层85覆盖第三导电层，第一平坦层91设置在第五绝缘层85远离基底101的一侧，第一平坦层91上设置有第一平坦过孔和第二平坦过孔，第一平坦过孔内的第一平坦层91和第五绝缘层85被去掉，暴露出连接电极的表面，第二平坦过孔内的第一平坦层91和第五绝缘层85被去掉，暴露出第一电源线44的表面。

第四导电层设置在第一平坦层91远离基底101的一侧，第四导电层至少包括阳极连接电极51和电源连接线52，阳极连接电极51通过第一平坦过孔与连接电极连接，电源连接线52通过第二平坦过孔与第一电源线44连接，第四导电层可以称为第二源漏金属(SD2)层。

第二平坦层92覆盖第四导电层，第二平坦层92上设置有阳极过孔AV，阳极过孔AV内的第二平坦层92被去掉，暴露出阳极连接电极51的表面。

在示例性实施方式中，发光结构层103可以至少包括阳极301、像素定义层302、有机发光层303和阴极304。阳极301设置在第二平坦层92远离基底101的一侧，阳极301通过阳极过孔AV与阳极连接电极51连接。像素定义层302覆盖阳极301，像素定义层302上设置有像素开口PV，像素开口PV内的像素定义层302被去掉，暴露出阳极301的表面。有机发光层303通过像素开口PV与阳极301连接，阴极304设置在有机发光层303远离基底101的一侧，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。

在示例性实施方式中，封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。

从以上描述的显示基板的结构以及制备过程可以看出，本公开提供的显示基板，通过在基底的双柔性层之间设置基底导电层，基底导电层包括数据扇出线和电源电极，数据扇出线通过搭接过孔与数据信号线连接，在显示区域实现了数据走线，可以缩减下边框宽度，有利于实现全面屏显示。本公开示例性实施例通过设置第一电源线与搭接过孔的位置和间距，可以保证第一电源线与搭接电极之间的绝缘，有效避免了第一电源线与搭接电极之间的短路。本公开示例性实施例通过设置搭接过孔与像素开口的位置和间距，避免了深孔结构的搭接过孔对阳极平坦性的影响，提高了阳极的平坦性，提高了像素的平坦性，提高了显示品质。本公开示例性实施例通过在电源电极上设置电极开口，可以有效释放第一柔性层中的水汽，可以有效防止工艺过程中第一柔性层出现鼓泡等问题，通过设置电极开口与驱动晶体管的位置关系，避免了电极开口影响驱动晶体管的电学特性。本公开示例性实施例的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

图23为本公开示例性实施例一种显示基板中边框区域的平面结构示意图。如图23所示，在平行于显示基板的平面内，边框区域300可以位于显示区域100除了绑定区域200一侧之外的其它侧，边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区300A、电源线区300B、裂缝坝区300C和切割区300D。电路区300A连接到显示区域100，可以至少包括栅极驱动电路，栅极驱动电路与显示区域100中像素驱动电路的第一扫描信号线、第二扫描信号线和发光控制线连接。电源线区300B连接到电路区300A，可以至少包括电源引线330，电源引线330一方面与显示区域的电源电极80连接，另一方面通过多个边框连接电极与显示区域100中发光结构层的阴极连接。裂缝坝区300C连接到电源线区300B，可以至少包括在复合绝缘层上设置的多个裂缝，多个裂缝被配置为在切割过程中减小显示区域100和电路区300A的受力，截断裂纹向显示区域100方向传递。切割区300D连接到裂缝坝区300C，可以至少包括在复合绝缘层上设置的切割槽，切割槽配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。

在示例性实施方式中，边框区域300的电源引线330和显示区域100的电源电极80可以为相互连接的一体结构。

在示例性实施方式中，显示区域100中发光结构层的阴极与第四电源电极搭接，第四电源电极与第三电源电极搭接，第三电源电极与第二电源电极搭接，第二电源电极通过多个第四搭接过孔DV4与第一电源电极连接，第一电源电极通过多个第三搭接过孔DV3与电源引线330连接。

在示例性实施方式中，在电源线区300B，多个第三搭接过孔DV3和多个第四搭接过孔DV4可以采用阵列方式间隔排布，形成沿着第一方向X延伸的多个搭接过孔行和沿着第二方向Y延伸的多个搭接过孔列，多个搭接过孔行沿着第二方向Y间隔设置，多个搭接过孔列沿着第一方向X间隔设置。

在示例性实施方式中，第三搭接过孔DV3和第四搭接过孔DV4的形状可以为如下任意一种或多种：三角形、正方形、矩形、菱形、五边形、六边形和多边形。

在示例性实施方式中，第三搭接过孔DV3和第四搭接过孔DV4的形状可以为矩形。

在示例性实施方式中，矩形状的第四搭接过孔DV4具有第一宽度B1和第二宽度B2，第一宽度B1为第一方向X的尺寸，第二宽度B2为第二方向Y的尺寸，第二宽度B2可以约为3倍的第一宽度B1至10倍的第一宽度B1，即第四搭接过孔DV4为沿着显示区域边缘方向延伸的长条形状，显示区域边缘是显示区域与边框区域交界的边缘。

在示例性实施方式中，第三搭接过孔DV3在基底上的正投影与第四搭接过孔DV4在基底上的正投影没有交叠。

在示例性实施方式中，边框区域300中的电源线区300B可以设置有第一隔离坝410和第二隔离坝420，第一隔离坝410和第二隔离坝420可以沿着平行于显示区域边缘的方向延伸，第二隔离坝420与显示区域边缘的距离大于第一隔离坝410与显示区域边缘的距离。

在示例性实施方式中，第一隔离坝410在基底上的正投影与第三搭接过孔DV3在基底上的正投影没有交叠，第二隔离坝420在基底上的正投影与第三搭接过孔DV3在基底上的正投影没有交叠，以避免较深的第三搭接过孔影响第一隔离坝和第二隔离坝的高度，进而避免影响封装结构层中第二封装层的流动范围。

图24为本公开示例性实施例一种显示基板中边框区域的剖面结构示意图，为图23中B-B向的剖视图。如图24所示，在垂直于显示基板的平面上，显示基板的边框区域可以至少包括设置在基底101上的电路结构层310和设置在电路结构层310远离基底101一侧的边框结构层320。

在示例性实施方式中，基底101可以包括第一柔性层101A、阻挡层101B、基底导电层和第二柔性层101C，阻挡层101B设置在第一柔性层101A上，基底导电层设置在阻挡层101B远离第一柔性层101A的一侧，第二柔性层101C设置在基底导电层远离第一柔性层101A的一侧，边框区域的基底导电层可以至少包括电源引线330，边框区域的电源引线330与显示区域的电源电极80可以同层设置，通过同一次图案化工艺同步形成，且可以是相互连接的一体结构。

在示例性实施方式中，边框区域的电路结构层310可以包括在基底101上依次设置的第一绝缘层81、半导体层、第二绝缘层82、第一导电层、第三绝缘层83、第二导电层、第四绝缘层84、第三导电层、第五绝缘层85、第一平坦层91、第四导电层和第二平坦层92。

第一绝缘层81设置在第二柔性层101C远离第一柔性层101A的一侧，半导体层位于电路区300A，设置在第一绝缘层81远离基底101的一侧，半导体层至少包括栅极驱动电路中多个晶体管的有源层，边框区域的半导体层与显示区域的半导体层同层设置，且通过同一次图案化工艺同步形成。

第二绝缘层82覆盖半导体层，第一导电层位于电路区300A，设置在第二绝缘层82远离基底101的一侧，第一导电层至少包括栅极驱动电路中多个晶体管的栅电极，边框区域的第一导电层与显示区域的第一导电层同层设置，且通过同一次图案化工艺同步形成。

第三绝缘层83覆盖第一导电层，电源线区300B设置有多个第三搭接过孔DV3，第三搭接过孔DV3内的第三绝缘层83、第二绝缘层82、第一绝缘层81和第二柔性层101C被去掉，暴露出电源引线330的表面，边框区域的第三搭接过孔与显示区域的第一搭接过孔可以通过同一次图案化工艺同步形成。在示例性实施方式中，多个第三搭接过孔DV3可以采用阵列方式排布，形成多个搭接过孔行和多个搭接过孔列。

第二导电层设置在第三绝缘层83远离基底101的一侧，第二导电层至少包括位于电源线区300B的第一电源电极311，第一电源电极311分别通过多个第三搭接过孔DV3与电源引线330连接，边框区域的第二导电层与显示区域的第二导电层同层设置，且通过同一次图案化工艺同步形成。

第四绝缘层84覆盖第二导电层，电路区300A的第四绝缘层84上设置有多个有源过孔，电源线区300B的第四绝缘层84上设置有多个第四搭接过孔DV4，有源过孔内的第四绝缘层84、第三绝缘层83和第二绝缘层82被去掉，暴露出有源层的表面，第四搭接过孔DV4内的第四绝缘层84被去掉，暴露出第一电源电极311表面，第四搭接过孔DV4在基底上的正投影与第三搭接过孔DV3在基底上的正投影没有交叠，边框区域的第四搭接过孔与显示区域的第二搭接过孔可以通过同一次图案化工艺同步形成。

第三导电层设置在第四绝缘层84远离基底101的一侧，第三导电层至少包括位于电路区300A的多个连接电极和位于电源线区300B的第二电源电极312，多个连接电极分别通过多个有源过孔与相应的有源层对应连接，第二电源电极312分别通过多个第四搭接过孔DV4与第一电源电极311连接，边框区域的第三导电层与显示区域的第三导电层同层设置，且通过同一次图案化工艺同步形成。

第五绝缘层85覆盖第三导电层，第一平坦层91设置在第五绝缘层85远离基底101的一侧，电源线区300B中部分区域的第五绝缘层85和第一平坦层91被去掉，形成暴露出第二电源电极312的第三平坦过孔，边框区域的第三平坦过孔与显示区域的第一平坦过孔同层设置，且通过同一次图案化工艺同步形成。

第四导电层设置在第一平坦层91远离基底101的一侧，第四导电层至少包括位于电源线区300B的第三电源电极313，第三电源电极313通过第三平坦过孔与第二电源电极312搭接，边框区域的第四导电层与显示区域的第四导电层同层设置，且通过同一次图案化工艺同步形成。

第二平坦层92设置在第四导电层远离基底101的一侧，位于电路区300A的第二平坦层92覆盖第三电源电极313靠近电路区300A一侧的边缘，位于电源线区300B的第二平坦层92覆盖第三电源电极313远离电路区300A一侧的边缘，作为第二隔离坝的平坦坝基，其它区域的第二平坦层92被去掉，暴露出第三电源电极313的表面，边框区域的第二平坦层与显示区域的第二平坦层同层设置，且通过同一次图案化工艺同步形成。

在示例性实施方式中，边框区域的边框结构层320可以至少包括阳极导电层、像素定义层302、隔垫层305和阴极304。

阳极导电层可以设置在第二平坦层92远离基底101的一侧，阳极导电层至少包括位于电源线区300B的第四电源电极314，第四电源电极314与第三电源电极313搭接，且覆盖平坦坝基靠近电路区300A一侧的边缘，边框区域的阳极导电层与显示区域的阳极导电层同层设置，且通过同一次图案化工艺同步形成。

像素定义层302可以分别设置在电路区300A的第二平坦层92上、电源线区300B的第四电源电极314上和电源线区300B的平坦坝基上，在电源线区300B中第四电源电极314上形成第一像素坝基，在平坦坝基上形成第二像素坝基，边框区域的像素定义层与显示区域的像素定义层同层设置，且通过同一次图案化工艺同步形成。

隔垫层305可以分别设置在电源线区300B的第一像素坝基和第二像素坝基上，第一像素坝基和设置在第一像素坝基远离基底一侧的隔垫层305组成第一隔离坝410，平坦坝基、设置在平坦坝基远离基底一侧的第二像素坝基和设置在第二像素坝基远离基底一侧的隔垫层305组成第二隔离坝420。

阴极304可以设置在上述结构上，阴极304一方面与第四电源电极314搭接，另一方面包裹第一隔离坝410和第二隔离坝420的表面。由于阴极304与第四电源电极314连接，第四电源电极314与第三电源电极313连接，第三电源电极313与第二电源电极312连接，第二电源电极312与第一电源电极311连接，第一电源电极311通过第三搭接过孔与电源引线330连接，因而实现了显示区域的阴极304与边框区域的电源引线330之间的连接。由于边框区域的电源引线330与显示区域的电源电极连接，显示区域的电源电极与绑定区域的电源引出线连接，因而显示区域中阴极电压的传输路径为，从绑定区域的绑定焊盘引入，经过绑定区域后进入显示区域，经过显示区域后进入边框区域，通过边框区域的电源引线输送给显示区域的阴极。

在示例性实施方式中，边框区域还可以包括设置在边框结构层320远离基底101一侧的封装结构层，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料。

在示例性实施方式中，按照出光方向，OLED可以分为底发射型、顶发射型与双面发射型。与底发射型OLED相比，顶发射型OLED具有开口率高、色纯度高、容易实现高分辨率(Pixels Per Inch，简称PPI)等优点，逐渐成为目前主流结构。对于顶发射型OLED，由于出光方向在阴极一侧，为了保证良好的透光性，要求阴极很薄，因此为阴极提供低电压的电源引线的压降对提高显示亮度均一性有比较重要的影响。随着OLED显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计在OLED显示产品设计中越来越受到重视。目前，屏幕的左右边框的宽度普遍较宽，一般大于1mm。一种显示基板提出了一种窄边框设计方案，可以使得屏幕的左右边框缩小至0.8mm，但该方案减少了电源引线的宽度，增加了电源引线的阻抗，增加了传输电压信号的压降，使得距离绑定区域较远的电源引线的电压低于距离绑定区域较近的电源引线的电压，降低了显示区域的显示亮度均一性。

本公开示例性实施例所提供的显示基板，将电源引线设置在基底导电层中，电源引线通过第三搭接过孔与第二导电层的第一电源电极连接，第一电源电极通过第四搭接过孔与第三导电层的第二电源电极连接，第二电源电极与第四导电层的第三电源电极搭接，第三电源电极与阳极导电层的第四电源电极搭接，第四电源电极与阴极搭接，从而实现了从基底导电层到阴极的连接。由于本公开的电源引线设置在基底导电层中，不仅最大限度地增加了电源引线的宽度，而且形成了多个导电层并联结构的多层电源走线，最大限度地降低了电源引线的阻抗，有效降低了传输电压信号的压降，有效提高了显示区域的显示亮度均一性，提高了显示品质。本公开通过设置阵列排布的多个第三搭接过孔，有效提高了第一电源电极与电源引线的连接可靠性。本公开通过设置长条形的第四搭接过孔，增加了第一电源电极与第二电源电极之间的接触面积，有效减小了第一电源电极与第二电源电极之间的接触电阻。

图25为本公开示例性实施例一种显示基板中绑定区域的平面结构示意图。如图25所示，在平行于显示基板的平面内，绑定区域200可以位于显示区域100的一侧，绑定区域200可以包括沿着远离显示区域100的方向依次设置的引出线区200A、弯折区202、驱动芯片区203和绑定引脚区204。引出线区200A连接到显示区域100，可以至少包括多条数据引出线和电源引出线230，多条引出线与显示区域100的多条数据扇出线对应连接，电源引出线230与显示区域100的电源电极80连接。弯折区202连接到引出线区200A，可以包括设置有凹槽的复合绝缘层，被配置为使绑定区域弯折到显示区域的背面。弯折区202连接到扇出区201，驱动芯片区203可以至少包括集成电路(Integrated Circuit，简称IC)和绑定引线240，集成电路被配置为与多条数据引出线连接，绑定引线240被配置为与电源引出线230连接。绑定引脚区204可以至少包括多个绑定焊盘(Bonding Pad)，绑定焊盘被配置为与绑定引线240连接，还被配置为与外部的柔性线路板(Flexible Printed Circuit，简称FPC)绑定连接。

在示例性实施方式中，绑定区域200的电源引出线230和显示区域100的电源电极80可以为相互连接的一体结构。

在示例性实施方式中，绑定引线240通过第六搭接过孔与绑定连接电极连接，绑定连接电极通过第五搭接过孔与电源引出线230连接。

在示例性实施方式中，第五搭接过孔在基底上的正投影与第六搭接过孔在基底上的正投影没有交叠。

在示例性实施方式中，第五搭接过孔和第六搭接过孔的形状可以为如下任意一种或多种：三角形、正方形、矩形、菱形、五边形、六边形和多边形。

在示例性实施方式中，绑定区域200中的引出线区200A可以设置有第一隔离坝和第二隔离坝，绑定区域200的第一隔离坝和第二隔离坝与边框区域的第一隔离坝和第二隔离坝相互连接，形成环绕显示区域100的环形结构。

图26为本公开示例性实施例一种显示基板中绑定区域的剖面结构示意图，为图25中C-C向的剖视图。如图26所示，在垂直于显示基板的平面上，显示基板的绑定区域可以至少包括设置在基底101上的绑定结构层210。

在示例性实施方式中，基底101可以包括第一柔性层101A、阻挡层101B、基底导电层和第二柔性层101C，阻挡层101B设置在第一柔性层101A上，基底导电层设置在阻挡层101B远离第一柔性层101A的一侧，第二柔性层101C设置在基底导电层远离第一柔性层101A的一侧，绑定区域的基底导电层至少包括电源引出线230，绑定区域的电源引出线230与显示区域的电源电极80可以同层设置，通过同一次图案化工艺同步形成，且可以是相互连接的一体结构。

在示例性实施方式中，绑定区域的绑定结构层210可以至少包括在基底101上依次设置的第一绝缘层81、第二绝缘层82、第三绝缘层83、第二导电层、第四绝缘层84和第三导电层。

第一绝缘层81设置在第二柔性层101C远离第一柔性层101A的一侧，第二绝缘层82设置在第一绝缘层81远离基底101的一侧，第三绝缘层83设置在第二绝缘层82远离基底101的一侧，驱动芯片区203设置有第五搭接过孔DV5，第五搭接过孔DV5内的第三绝缘层83、第二绝缘层82、第一绝缘层81和第二柔性层101C被去掉，暴露出电源引出线230的表面，绑定区域的第五搭接过孔与显示区域的第一搭接过孔可以通过同一次图案化工艺同步形成。

第二导电层设置在第三绝缘层83远离基底101的一侧，第二导电层至少包括位于驱动芯片区203的绑定连接电极231，绑定连接电极231通过第五搭接过孔DV5与绑定连接电极231连接，绑定区域的第二导电层与显示区域的第二导电层同层设置，且通过同一次图案化工艺同步形成。

第四绝缘层84覆盖第二导电层，驱动芯片区203的第四绝缘层84上设置有多个第六搭接过孔DV6，第六搭接过孔DV6内的第四绝缘层84被去掉，暴露出绑定连接电极231表面，第六搭接过孔DV6在基底上的正投影与第五搭接过孔DV5在基底上的正投影没有交叠，绑定区域的第六搭接过孔与显示区域的第二搭接过孔可以通过同一次图案化工艺同步形成。

第三导电层设置在第四绝缘层84远离基底101的一侧，第三导电层至少包括位于驱动芯片区203的绑定引线240，绑定引线240的一端通过多个第六搭接过孔DV6与绑定连接电极231连接，绑定引线240的另一端与绑定引脚区204的绑定焊盘连接，绑定区域的第三导电层与显示区域的第三导电层同层设置，且通过同一次图案化工艺同步形成。

通过本公开示例性实施例绑定区域的结构可以看出，低电压信号(VSS)从绑定焊盘接入，通过第三导电层(SD1)引入到驱动芯片区203靠近弯折区202的一侧后，通过第六搭接过孔连接到第二导电层(Gate2)，再通过第五搭接过孔连接到基底导电层(SD0)，基底导电层通过弯折区202和引出线区200A进入显示区域。

本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。

在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的其它显示装置中，如如量子点显示等，本公开在此不做限定。

本公开还提供一种显示基板的制备方法，以制作上述实施例提供的显示基板。在示例性实施方式中，所述显示区域包括多个子像素，至少一个子像素包括设置在基底上的电路单元；所述制备方法可以包括：

形成基底，所述基底包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，至少一个子像素的基底导电层至少包括数据扇出线；

在所述基底上形成电路单元，所述电路单元至少包括像素驱动电路和数据信号线，所述像素驱动电路与所述数据信号线连接，所述数据信号线通过搭接过孔所述数据扇出线与连接。

本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (21)

1.一种显示基板，包括显示区域，所述显示区域包括多个子像素，至少一个子像素包括设置在基底上的电路单元，所述电路单元至少包括像素驱动电路和数据信号线，所述像素驱动电路与所述数据信号线连接；所述基底包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，至少一个子像素的基底导电层至少包括数据扇出线，所述数据信号线通过搭接过孔与所述数据扇出线连接。

2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区域一侧的绑定区域，所述显示区域包括沿着第二方向依次设置的多个像素行，每个像素行包括沿着第一方向依次设置的多个子像素，所述第二方向为所述数据信号线的延伸方向，所述第一方向与所述第二方向交叉；所述搭接过孔设置在搭接区，所述搭接区包括远离所述绑定区域的至少一个像素行。

3.根据权利要求2所述的显示基板，其特征在于，所述搭接区包括如下任意一个像素行或多个像素行：位于所述显示区域远离所述绑定区域一侧的第一像素行、位于所述第一像素行靠近所述绑定区域一侧的第二像素行、位于所述第二像素行靠近所述绑定区域一侧的第三像素行、位于所述第三像素行靠近所述绑定区域一侧的第四像素行、位于所述第四像素行靠近所述绑定区域一侧的第五像素行和位于所述第五像素行靠近所述绑定区域一侧的第六像素行。

4.根据权利要求1所述的显示基板，其特征在于，所述电路单元还包括第一电源线，所述像素驱动电路与所述第一电源线连接，所述第一电源线在显示基板平面内的正投影与所述搭接过孔在显示基板平面内的正投影没有交叠。

5.根据权利要求4所述的显示基板，其特征在于，所述电路单元还包括搭接电极，所述搭接电极通过第一搭接过孔与所述数据扇出线连接，所述数据信号线通过第二搭接过孔与所述搭接电极连接，所述第一电源线在显示基板平面内的正投影与所述第一搭接过孔在显示基板平面内的正投影没有交叠。

6.根据权利要求5所述的显示基板，其特征在于，所述第一电源线包括相互连接的直线部和曲线部，所述曲线部被配置为绕过所述第一搭接过孔。

7.根据权利要求6所述的显示基板，其特征在于，所述曲线部靠近所述第一搭接过孔一侧的边缘与所述第一搭接过孔靠近所述曲线部一侧的边缘之间的距离大于或等于2.0μm。

8.根据权利要求5所述的显示基板，其特征在于，至少一个子像素还包括设置在所述电路单元远离所述基底一侧的发光器件，所述发光器件至少包括阳极和设置在所述阳极远离所述基底一侧的像素定义层，所述像素定义层上设置有像素开口，所述像素开口暴露出所述阳极；所述像素开口在显示基板平面内的正投影与所述第一搭接过孔在显示基板平面内的正投影没有交叠。

9.根据权利要求8所述的显示基板，其特征在于，所述像素开口靠近所述第一搭接过孔一侧的边缘与所述第一搭接过孔靠近所述像素开口一侧的边缘之间的距离大于或等于5.5μm。

10.根据权利要求1所述的显示基板，其特征在于，至少一个子像素的基底导电层包括电源电极，所述电源电极上设置有电极开口，所述电极开口在显示基板平面内的正投影与所述像素驱动电路的驱动晶体管在显示基板平面内的正投影没有交叠。

11.根据权利要求10所述的显示基板，其特征在于，所述电极开口的面积为所述子像素的面积的1/10至1/3。

12.根据权利要求1所述的显示基板，其特征在于，在垂直于所述显示基板的平面内，至少一个子像素的电路单元包括在所述基底上依次设置的半导体层、第一导电层、第二导电层和第三导电层，所述半导体层包括所述像素驱动电路中多个晶体管的有源层，所述第一导电层包括所述像素驱动电路中多个晶体管的栅电极和存储电容的第一极板，所述第二导电层包括所述像素驱动电路中存储电容的第二极板和搭接电极，所述第三导电层包括所述数据信号线；所述搭接电极通过第一搭接过孔与所述数据扇出线连接，所述数据信号线通过第二搭接过孔与所述搭接电极连接。

13.根据权利要求1至12任一项所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区域至少一侧的边框区域，所述边框区域包括设置在基底上的电路结构层和设置在所述电路结构层远离基底一侧的边框结构层，所述基底中的基底导电层至少包括电源引线；所述电路结构层至少包括在所述基底上依次设置的第二导电层、第三导电层和第四导电层，第二导电层至少包括第一电源电极，所述第一电源电极通过第三搭接过孔与所述电源引线连接，第三导电层至少包括第二电源电极，所述第二电源电极通过第四搭接过孔与所述第一电源电极连接，所述第四导电层至少包括第三电源电极，所述第三电源电极与所述第二电源电极搭接；所述边框结构层至少包括阳极导电层和阴极，所述阳极导电层至少包括第四电源电极，所述第四电源电极与所述第三电源电极搭接，所述阴极与所述第四电源电极搭接。

14.根据权利要求13所述的显示基板，其特征在于，所述边框区域还包括第一隔离坝和第二隔离坝，所述第一隔离坝在基底上的正投影与所述第三搭接过孔在基底上的正投影没有交叠，所述第二隔离坝在基底上的正投影与所述第三搭接过孔在基底上的正投影没有交叠。

15.根据权利要求13所述的显示基板，其特征在于，所述第三搭接过孔为多个，多个第四搭接过孔采用阵列方式间隔排布。

16.根据权利要求13所述的显示基板，其特征在于，所述第四搭接过孔为沿着显示区域边缘方向延伸的长条形状。

17.根据权利要求13所述的显示基板，其特征在于，所述边框区域的电源引线与所述显示区域的电源电极同层设置，且为相互连接的一体结构。

18.根据权利要求1至12任一项所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区域一侧的绑定区域，所述绑定区域包括设置在基底上的绑定结构层，所述基底中的基底导电层至少包括电源引出线；所述绑定结构层至少包括在所述基底上依次设置的第二导电层和第三导电层，第二导电层至少包括绑定连接电极，所述绑定连接电极通过第五搭接过孔与所述绑定连接电极连接，第三导电层至少包括绑定引线，所述绑定引线的一端通过第六搭接过孔与所述绑定连接电极连接，所述绑定引线的另一端与绑定焊盘连接。

19.根据权利要求18所述的显示基板，其特征在于，所述绑定区域的电源引出线与所述显示区域的电源电极同层设置，且为相互连接的一体结构。

20.一种显示装置，包括如权利要求1至19任一项所述的显示基板。

21.一种显示基板的制备方法，所述显示基板包括显示区域，所述显示区域包括多个子像素，至少一个子像素包括设置在基底上的电路单元；所述制备方法包括：

形成基底，所述基底包括第一柔性层、第二柔性层以及设置在所述第一柔性层和第二柔性层之间的基底导电层，至少一个子像素的基底导电层至少包括数据扇出线；

在所述基底上形成电路单元，所述电路单元至少包括像素驱动电路和数据信号线，所述像素驱动电路与所述数据信号线连接，所述数据信号线通过搭接过孔所述数据扇出线与连接。