CN116965176A - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN116965176A CN116965176A CN202280000246.1A CN202280000246A CN116965176A CN 116965176 A CN116965176 A CN 116965176A CN 202280000246 A CN202280000246 A CN 202280000246A CN 116965176 A CN116965176 A CN 116965176A
- Authority
- CN
- China
- Prior art keywords
- display substrate
- anode
- line
- layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 324
- 238000002360 preparation method Methods 0.000 title claims description 16
- 230000007704 transition Effects 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 561
- 239000010408 film Substances 0.000 description 58
- 238000000034 method Methods 0.000 description 39
- 230000008569 process Effects 0.000 description 38
- 239000004065 semiconductor Substances 0.000 description 34
- 238000000059 patterning Methods 0.000 description 31
- 239000003990 capacitor Substances 0.000 description 25
- 238000003860 storage Methods 0.000 description 24
- 238000004806 packaging method and process Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000012546 transfer Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 229910010272 inorganic material Inorganic materials 0.000 description 9
- 239000011147 inorganic material Substances 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000000470 constituent Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052727 yttrium Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- LLLVZDVNHNWSDS-UHFFFAOYSA-N 4-methylidene-3,5-dioxabicyclo[5.2.2]undeca-1(9),7,10-triene-2,6-dione Chemical compound C1(C2=CC=C(C(=O)OC(=C)O1)C=C2)=O LLLVZDVNHNWSDS-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板及其制备方法、显示装置。显示基板包括第一走线区域(110)和第二走线区域(120)，第一走线区域(110)设置有至少一条第一走线(71)和发光器件，第二走线区域(120)设置有至少一条第二走线(72)和发光器件，发光器件至少包括阳极(90)；第一走线区域(110)还包括至少一条第一补偿线(81)，至少一个阳极(90)在显示基板平面内的正投影与第一补偿线(81)在显示基板平面内的正投影至少部分交叠，和/或，第二走线区域(120)还包括至少一条第二补偿线(82)，至少一个阳极(90)在显示基板平面内的正投影与第二补偿线(82)在显示基板平面内的正投影至少部分交叠。
Description
本文涉及但不限于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。
有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
一方面，本公开提供了一种显示基板，包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括第一走线区域和第二走线区域，所述第一走线区域设置有至少一条第一走线和至少一个发光器件，所述第二走线区域设置有至少一条第二走线和至少一个发光器件，所述发光器件至少包括阳极；所述第一走线的第一端与所述绑定区域的绑定引出线连接，所述第一走线的第二端沿着第二方向延伸后与所述第二走线的第一端连接，所述第二走线的第二端沿着第一方向延伸后，与所述显示区域的数据信号线连接，所述第一方向与所述第二方向交叉；所述第一走线区域还包括至少一条沿着所述第一方向延伸的第一补偿线，至少一个阳极在所述显示基板平面内的正投影与所述第一补偿线在所述显示基板平面内的正投影至少部分交叠，和/或，所述第二走线区域还包括至少一条沿着所述第二方向延伸的第二补偿线， 至少一个阳极在所述显示基板平面内的正投影与所述第二补偿线在所述显示基板平面内的正投影至少部分交叠。
在示例性实施方式中，至少一个阳极在所述显示基板平面内的正投影与所述第一走线在所述显示基板平面内的正投影至少部分交叠。
在示例性实施方式中，在所述第一走线区，至少一个阳极在所述显示基板平面内的正投影与A1条第一走线在所述显示基板平面内的正投影至少部分交叠，在所述第二走线区域，至少一个阳极在所述显示基板平面内的正投影与A2条第二补偿线在所述显示基板平面内的正投影至少部分交叠，A1＝A2。
在示例性实施方式中，所述第二走线区域还包括至少一条虚设线，所述虚设线沿着所述第一方向延伸，且位于邻近的第二走线之间；至少一个阳极在所述显示基板平面内的正投影与所述虚设线在所述显示基板平面内的正投影至少部分交叠。
在示例性实施方式中，在所述第一走线区，至少一个阳极在所述显示基板平面内的正投影与B1条第一补偿线在所述显示基板平面内的正投影至少部分交叠，在所述第二走线区域，至少一个阳极在所述显示基板平面内的正投影与B2条虚设线在所述显示基板平面内的正投影至少部分交叠，B1＝B2。
在示例性实施方式中，所述第一补偿线的第一端与所述第一走线连接，所述第一补偿线的第二端沿着所述第一方向向着远离第一走线的方向延伸。
在示例性实施方式中，所述第二补偿线的第一端与所述虚设线连接，所述第二补偿线的第二端沿着所述第二方向向着远离所述虚设线的方向延伸。
在示例性实施方式中，所述第一走线与所述第二补偿线的电位不同。
在示例性实施方式中，所述第二走线包括走线主体部和转接部，所述走线主体部的第一端与所述第一走线的第二端连接，所述走线主体部沿着所述第一方向延伸，所述转接部的第一端与所述走线主体部连接，所述转接部的第二端通过引线过孔与所述数据信号线连接。
在示例性实施方式中，所述转接部位于相邻的所述第二补偿线之间。
在示例性实施方式中，至少一个阳极在所述显示基板平面内的正投影与所述引线过孔在所述显示基板平面内的正投影没有交叠。
在示例性实施方式中，至少一个阳极通过阳极过孔与阳极连接电极连接，所述阳极连接电极位于所述走线主体部所述第二方向的一侧，所述转接部位于所述走线主体部所述第二方向的反方向的一侧。
在示例性实施方式中，所述阳极过孔位于所述走线主体部所述第二方向的一侧，所述引线过孔位于所述走线主体部所述第二方向的反方向的一侧。
在示例性实施方式中，至少一个阳极包括相互连接的阳极主体部和阳极连接部，所述阳极连接部通过所述阳极过孔与所述阳极连接电极连接；在所述第二方向上，所述第二补偿线具有延伸长度，所述阳极主体部具有阳极延伸长度，所述延伸长度大于或等于0.5*阳极延伸长度。
在示例性实施方式中，所述显示区域还包括第一电源线，至少一条虚设线通过电源过孔与所述第一电源线连接。
在示例性实施方式中，至少一个阳极在所述显示基板平面内的正投影与所述电源过孔在所述显示基板平面内的正投影没有交叠。
在示例性实施方式中，在垂直于所述显示基板的平面内，所述显示基板包括设置在基底上的驱动电路层和设置在所述驱动电路层远离所述基底一侧的发光结构层；所述驱动电路层包括多个导电层，所述数据信号线与所述第一走线和第二走线设置在不同的导电层中，所述第二走线通过过孔与所述数据信号线连接。
在示例性实施方式中，所述第一走线、第二走线、第一补偿线和第二补偿线同层设置。
在示例性实施方式中，所述多个导电层至少包括第一导电层、第二导电层、第三导电层、第四导电层、第五导电层和第六导电层；所述数据信号线设置在所述第五导电层中，所述第一走线、第二走线、第一补偿线和第二补偿线设置在所述第六导电层中。
在示例性实施方式中，所述显示基板还包括位于所述显示区域其它侧的 边框区域，所述边框区域至少包括沿着远离所述显示区域的方向依次设置的第一边框区、电路区和第二边框区；所述第一边框区设置有第一低压电源线或者高压电源引线，所述电路区设置有栅极驱动电路，所述第二边框区设置有第二低压电源线，所述第一低压电源线与所述第二低压电源线连接。
在示例性实施方式中，在垂直于所述显示基板的平面内，所述显示基板包括设置在基底上的驱动电路层和设置在所述驱动电路层远离所述基底一侧的发光结构层；所述驱动电路层至少包括第二平坦层、设置在所述第二平坦层远离所述基底一侧的第一低压电源线以及设置在所述第一低压电源线远离所述基底一侧的第三平坦层，在所述第一边框区，所述第三平坦层上设置有暴露出所述第一低压电源线的第一过孔；所述发光结构层至少包括阴极连接电极、像素定义层和阴极，所述阴极连接电极通过所述第一过孔与所述第一低压电源线连接，所述像素定义层上设置有暴露出所述阴极连接电极的第二过孔，所述阴极通过所述第二过孔与所述阴极连接电极连接。
在示例性实施方式中，在垂直于所述显示基板的平面内，所述显示基板包括设置在基底上的驱动电路层和设置在所述驱动电路层远离所述基底一侧的发光结构层；所述驱动电路层至少包括第二平坦层、设置在所述第二平坦层远离所述基底一侧的高压电源引线以及设置在所述高压电源引线远离所述基底一侧的第三平坦层，所述高压电源引线与所述显示区域的虚设线连接；在所述第二边框区所述第三平坦层上设置有暴露出所述第二低压电源线的第一过孔；所述发光结构层至少包括阴极连接电极、像素定义层和阴极，所述阴极连接电极通过所述第一过孔与所述第二低压电源线连接，所述像素定义层上设置有暴露出所述阴极连接电极的第二过孔，所述阴极通过所述第二过孔与所述阴极连接电极连接。
另一方面，本公开还提供了一种显示装置，包括前述的显示基板。
又一方面，本公开还提供了一种显示基板的制备方法，所述显示基板包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括第一走线区域和第二走线区域，所述第一走线区域设置有至少一条第一走线和至少一个发光器件，所述第二走线区域设置有至少一条第二走线和至少一个发光器件，所述发光器件至少包括阳极；所述第一走线的第一端与所述绑定 区域的绑定引出线连接，所述第一走线的第二端沿着第二方向延伸后与所述第二走线的第一端连接，所述第二走线的第二端沿着第一方向延伸后，与所述显示区域的数据信号线连接，所述第一方向与所述第二方向交叉；所述制备方法包括：
在所述第一走线区域形成至少一条沿着所述第一方向延伸的第一补偿线，和/或，在所述第二走线区域形成至少一条沿着所述第二方向延伸的第二补偿线；
在所述第一走线区域和第二走线区域形成所述阳极，至少一个阳极在所述显示基板平面内的正投影与所述第一补偿线在所述显示基板平面内的正投影至少部分交叠，和/或，至少一个阳极在所述显示基板平面内的正投影与所述第二补偿线在所述显示基板平面内的正投影至少部分交叠。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为一种显示装置的结构示意图；
图2为一种显示基板的结构示意图；
图3为一种显示基板中显示区域的平面结构示意图；
图4为一种显示基板中显示区域的剖面结构示意图；
图5为一种像素驱动电路的等效电路示意图；
图6为一种像素驱动电路的工作时序图；
图7为本公开示例性实施例一种数据扇出线的结构示意图；
图8为本公开示例性实施例走线区域的示意图；
图9a至图9c为本公开示例性实施例几种补偿线的结构示意图；
图10a和图10b为本公开示例性实施例一种显示基板的结构示意图；
图11为本公开实施例形成第一半导体层图案后的示意图；
图12a和图12b为本公开实施例形成第一导电层图案后的示意图；
图13a和图13b为本公开实施例形成第二导电层图案后的示意图；
图14a和图14b为本公开实施例形成第二半导体层图案后的示意图；
图15a和图15b为本公开实施例形成第三导电层图案后的示意图；
图16为本公开实施例形成第六绝缘层图案后的示意图；
图17a和图17b为本公开实施例形成第四导电层图案后的示意图；
图18为本公开实施例形成第一平坦层图案后的示意图；
图19a和图19b为本公开实施例形成第五导电层图案后的示意图；
图20a和图20b为本公开实施例形成第二平坦层图案后的示意图；
图21a和图21b为本公开第一引线区形成第六导电层图案后的示意图；
图22a和图22b为本公开第二引线区形成第六导电层图案后的示意图；
图23a和图23b为本公开实施例形成第三平坦层图案后的示意图；
图24a、图24b和图24c为本公开形成阳极导电层图案后的示意图；
图25为本公开示例性实施例一种边框区域的平面结构示意图；
图26为本公开示例性实施例一种边框区域的剖面结构示意图；
图27为本公开示例性实施例另一种边框区域的平面结构示意图；
图28为本公开示例性实施例另一种边框区域的剖面结构示意图。
附图标记说明:
11—第一有源层； 12—第二有源层； 13—第三有源层；
14—第四有源层； 15—第五有源层； 16—第六有源层；
17—第七有源层； 18—第八有源层； 21—第一扫描信号线；
22—第二扫描信号线； 23—发光控制线； 24—第一极板；
31—栅信号线； 32—第二极板； 33—开口；
34—第一连接条； 35—第二连接条； 41—第三扫描信号线；
42—第一初始信号线； 51—第一连接电极； 52—第二连接电极；
53—第三连接电极； 54—第四连接电极； 55—第五连接电极；
56—第六连接电极； 57—第二初始信号线； 61—数据信号线；
62—第一电源线； 63—第十一连接电极； 70—数据扇出线；
71—第一走线； 72—第二走线； 73—第二十一连接电极；
80—虚设线； 81—第一补偿线； 82—第二补偿线；
90—阳极； 100—显示区域； 101—基底；
102—驱动电路层； 103—发光结构层； 104—封装结构层；
110—第一走线区域； 120—第二走线区域； 130—正常区域；
142—第二平坦层； 143—第三平坦层； 200—绑定区域；
201—扇出区； 202—弯针区； 210—引线区；
220—引出线； 300—边框区域； 301—阳极；
302—像素定义层； 303—有机发光层； 304—阴极；
310—第一走线区； 311—第一低压电源线； 312—初始信号线；
313—阴极连接电极； 320—电路区； 330—第二走线区；
331—第二低压电源线； 340—裂缝坝区； 341—低压电源连接线；
350—切割区； 351—高压电源连接线； 360—高压电源引线；
401—第一封装层； 402—第二封装层； 403—第三封装层。
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并 且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AA)。在示例性实施方式中，显示基板可以采用柔性基板，因而显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。
图3为一种显示基板中显示区域的平面结构示意图。如图3所示，显示基板可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3和第四子像素P4。每个子像素可以均包括电路单元和发光器件，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路 输出的电流发出相应亮度的光。
在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3和第四子像素P4可以是出射绿色光线的绿色子像素(G)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，四个子像素可以采用钻石形(Diamond)方式排列，形成RGBG像素排布。在其它示例性实施方式中，四个子像素可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。
在示例性实施方式中，像素单元可以包括三个子像素，三个子像素可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。
图4为一种显示基板中显示区域的剖面结构示意图，示意了显示区域中四个子像素的结构。如图4所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。
在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。每个子像素的驱动电路层102可以包括由多个晶体管和存储电容构成的像素驱动电路。每个子像素的发光结构层103可以包括由多个膜层构成的发光器件，多个膜层可以至少包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301与像素驱动电路连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。
在示例性实施方式中，有机发光层可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层 (EBL)、、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是相互隔离的。
图5为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图5所示，像素驱动电路可以包括8个晶体管(第一晶体管T1至第八晶体管T8)和1个存储电容C，像素驱动电路分别与8个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、第一初始信号线INIT1、第二初始信号线INIT1、第一电源线VDD和第二电源线VSS)连接。
在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第八晶体管T8的第二极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。
在示例性实施方式中，第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与第一初始信号线INIT1连接，第一晶体管T1的第二极与第八晶体管T8的第一极连接。第八晶体管T8的控制极与第三扫描信号线S3连接，第八晶体管T8的第一极与第一晶体管T1的第二极连接，第八晶体管T8的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2和第三扫描信号线S3时，第一晶体管T1和第八晶体管T8将第一初始化电压传输到存储电容C的第二端，实现存储电容C的初始化。
在示例性实施方式中，第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第八晶体管T8的第一极连接，第二晶体管 T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第三晶体管T3的第二极连接。
在示例性实施方式中，第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与发光器件之间流动的驱动电流的大小。
在示例性实施方式中，第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。当导通电平扫描信号施加到第一扫描信号线S1和第三扫描信号线S3时，第四晶体管T4使数据信号线D的数据电压输入到第一节点N1。
在示例性实施方式中，第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与发光器件之间形成驱动电流路径而使发光器件发光。
在示例性实施方式中，第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与第二初始信号线INIT2连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将第二初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。
在示例性实施方式中，第一晶体管T1至第八晶体管T8可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1至第八晶体管T8可以包括P型晶体管和N型晶体管。
在示例性实施方式中，第一晶体管T1至第八晶体管T8可以采用低温多晶硅晶体管，或者可以采用氧化物晶体管，或者可以采用低温多晶硅晶体管和金属氧化物晶体管。低温多晶硅晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，金属氧化物晶体管的有源层采用金属氧化物半导体(Oxide)。低温多晶硅晶体管具有迁移率高、充电快等优点，氧化物晶体管具有漏电流低等优点，将低温多晶硅晶体管和金属氧化物晶体管集成在一个显示基板上，形成低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
图6为一种像素驱动电路的工作时序图。下面通过图5示例的像素驱动电路的工作过程说明本公开示例性实施方式，图5中的像素驱动电路包括8个晶体管(第一晶体管T1至第八晶体管T8)和1个存储电容C，第一晶体管T1至第七晶体管T7均为P型晶体管，第八晶体管T8为N型晶体管。在示例性实施方式中，以OLED为例，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1、第三扫描信号线S3和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号使第一晶体管T1导通，第三扫描信号线S3的信号为高电平信号使第八晶体管T8导通，第一初始信号线INIT1的信号通过第一晶体管T1和第八晶体管T8提供至第二节点N2，对存储电容C进行初始化(复位)，清除存储电容中原有电荷。第二扫描信号线S2的信号为低电平信号，使第七晶体管T7导通，第二初始信号线INIT2的 信号提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2、第三扫描信号线S3和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通，第三扫描信号线S3的信号为高电平信号使第八晶体管T8导通。第二晶体管T2、第四晶体管T4和第八晶体管T8导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2、导通的第八晶体管T8提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1和第七晶体管T7断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线E和第三扫描信号线S3的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth)
2＝K*[(Vdd-Vd+|Vth|)-Vth]
2＝K*[(Vdd-Vd]
2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
在示例性实施方式中，绑定区域200可以包括沿着远离显示区域方向依次设置的扇出区201、弯折区202、驱动芯片区和绑定引脚区，扇出区201连接到显示区域100，至少包括数据扇出线，多条数据扇出线被配置为以扇出(Fanout)走线方式连接显示区域的数据信号线(Data Line)。弯折区202连接到扇出区201，可以包括设置有凹槽的复合绝缘层，被配置为使绑定区域弯折到显示区域的背面。驱动芯片区可以包括集成电路(Integrated Circuit，简称IC)，被配置为与多条数据扇出线连接。绑定引脚区可以包括绑定焊盘(Bonding Pad)，被配置为与外部的柔性线路板(Flexible Printed Circuit，简称FPC)绑定连接。
随着OLED显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计在OLED显示产品设计中越来越受到重视。由于绑定区域中集成电路和绑定焊盘的信号线需要通过数据扇出线以扇出方式才能引入到较宽的显示区域，使得扇形区占用空间较大，导致下边框的宽度较大。为了减小下边框的宽度，一种显示基板采用扇出线位于显示区域(Fanout in AA，简称FIAA)结构，扇出区可以包括相互平行的多条引出线，多条数据扇出线设置在显示区域，多条数据扇出线的一端位于显示区域，与显示区域中的多条数据信号线对应连接，多条数据扇出线的另一端延伸到绑定区域，与集成电路对应连接。由于扇出区中不需要设置扇形状的斜线，减小了扇出区的宽度，因而缩减了下边框宽度。
本公开示例性实施例提供了一种显示基板。在示例性实施方式中，显示基板可以包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括第一走线区域和第二走线区域，所述第一走线区域设置有至少一条第一走线和至少一个发光器件，所述第二走线区域设置有至少一条第二走线和至少一个发光器件，所述发光器件至少包括阳极。所述第一走线的第一端 与所述绑定区域的绑定引出线连接，所述第一走线的第二端沿着第二方向延伸后与所述第二走线的第一端连接，所述第二走线的第二端沿着第一方向延伸后，与所述显示区域的数据信号线连接，所述第一方向与所述第二方向交叉。所述第一走线区域还包括至少一条沿着所述第一方向延伸的第一补偿线，至少一个阳极在所述显示基板平面内的正投影与所述第一补偿线在所述显示基板平面内的正投影至少部分交叠，和/或，所述第二走线区域还包括至少一条沿着所述第二方向延伸的第二补偿线，至少一个阳极在所述显示基板平面内的正投影与所述第二补偿线在所述显示基板平面内的正投影至少部分交叠。
在示例性实施方式中，至少一个阳极在所述显示基板平面内的正投影与所述第一走线在所述显示基板平面内的正投影至少部分交叠。
在示例性实施方式中，在所述第一走线区，至少一个阳极在所述显示基板平面内的正投影与A1条第一走线在所述显示基板平面内的正投影至少部分交叠，在所述第二走线区域，至少一个阳极在所述显示基板平面内的正投影与A2条第二补偿线在所述显示基板平面内的正投影至少部分交叠，A1＝A2。
在示例性实施方式中，所述第二走线区域还包括至少一条虚设线，所述虚设线沿着所述第一方向延伸，且位于邻近的第二走线之间；至少一个阳极在所述显示基板平面内的正投影与所述虚设线在所述显示基板平面内的正投影至少部分交叠。
在示例性实施方式中，在所述第一走线区，至少一个阳极在所述显示基板平面内的正投影与B1条第一补偿线在所述显示基板平面内的正投影至少部分交叠，在所述第二走线区域，至少一个阳极在所述显示基板平面内的正投影与B2条虚设线在所述显示基板平面内的正投影至少部分交叠，B1＝B2。
图7为本公开示例性实施例一种数据扇出线的结构示意图，数据扇出线采用FIAA结构。在平行于显示基板的平面内，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300，显示区域100可以至少包括多条数据信号线61、多条数据扇出线70以及组成像素阵列的多个子像素，绑定区域200可以至少包括引出线 区210，引出线区210可以包括相互平行的多条引出线220。
在示例性实施方式中，像素阵列的多个子像素可以包括多个像素行和多个像素列，每个像素行可以包括沿着第一方向X依次设置的多个子像素，多个像素行可以沿着第二方向Y依次设置，每个像素列可以包括沿着第二方向Y依次设置的多个子像素，多个像素列可以沿着第一方向X依次设置，第一方向X与第二方向Y交叉。在示例性实施方式中，第一方向X可以是扫描信号线的延伸方向(水平方向)，第二方向Y可以与第一方向X垂直。
在示例性实施方式中，数据信号线61可以为沿着第二方向Y延伸的线形状，多条数据信号线61在第一方向X上以设定的间隔依次设置，每条数据信号线61与一个像素列中所有的像素驱动电路连接。在示例性实施方式中，多条数据扇出线70可以位于显示区域靠近绑定区域200一侧的区域，多条数据扇出线70的第一端与绑定区域200中引出线区210的多条引出线220对应连接，多条数据扇出线70的第二端向着显示区域10的方向延伸后，与多条数据信号线61对应连接，使得显示区域100中的多条数据信号线61通过显示区域100中的多条数据扇出线70与绑定区域200中的多条引出线220对应连接。
在示例性实施方式中，显示区域中的数据扇出线的数量与数据信号线的数量可以相同，每条数据信号线通过一条数据扇出线与一条引出线对应连接。或者，显示区域中的数据扇出线的数量可以小于数据信号线的数量，显示区域中的一部分数据信号线通过数据扇出线与引出线对应连接，另一部分数据信号线与引出线直接连接，本公开在此不做限定。
图8为本公开示例性实施例走线区域的示意图，为图7中数据扇出线所在区域的放大图。如图7和图8所示，在示例性实施方式中，数据扇出线70可以包括相互连接的第一走线71和第二走线72，第一走线71可以为主体部分沿着第二方向Y延伸的线形状，第二走线72可以为主体部分沿着第一方向X延伸的线形状。在示例性实施方式中，第一走线71的第一端与引出线区210的引出线220连接，第一走线71的第二端沿着第二方向Y的反方向向着显示区域100延伸后，与第二走线72的第一端连接，第二走线72的第二端沿着第一方向X或者沿着第一方向X的反方向向着边框区域300延伸 后，通过过孔与数据信号线61连接。
本公开中，A沿着B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿着B方向伸展，且主要部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。以下描述中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。在示例性实施方式中，第二方向Y可以是从显示区域指向绑定区域的方向，第二方向Y的反方向可以是从绑定区域指向显示区域的方向。
在示例性实施方式中，由于多条数据扇出线70设置在显示区域中靠近绑定区域一侧的部分区域，因而可以按照有无数据扇出线70作为划分依据，将显示区域划分为走线区域和正常区域130，正常区域130可以是没有设置数据扇出线70的区域，走线区域可以是设置有数据扇出线70的区域。在示例性实施方式中，由于数据扇出线70包括延伸方向不同的第一走线71和第二走线72，因而可以按照数据扇出线的延伸方向作为划分依据，将走线区域划分为第一走线区域110和第二走线区域120，第一走线区域110可以是设置有第一走线71的区域，第二走线区域120可以是设置有第二走线72的区域。
在示例性实施方式中，本公开各个区域的划分仅仅是一种示例性说明。由于第一走线区域110、第二走线区域120和正常区域130是按照有无数据扇出线和数据扇出线的延伸方向作为划分依据，因而第一走线区域110、第二走线区域120和正常区域130的形状可以是规则的多边形，或者是不规则的多边形，显示区域可以划分出一个或多个第一走线区域110、一个或多个第二走线区域120以及一个或多个正常区域130，本公开在此不做限定。
图9a至图9c为本公开示例性实施例几种补偿线的结构示意图，为图7中A区域的放大图。如图7、图8、图9a所示，在示例性实施方式中，显示基板的第一走线区域110可以设置有至少一条第一补偿线81，第一补偿线81可以为沿着第一方向X延伸的线形状，可以设置在第一走线71第一方向X的一侧，或者，设置在第一走线71第一方向X的反方向的一侧，或者，同时设置在第一走线71第一方向X的一侧和设置在第一走线71第一方向X的反方向的一侧。
在示例性实施方式中，第一补偿线81的第一端可以与第一走线71连接， 第一补偿线81的第二端可以沿着第一方向X或者第一方向X的反方向向着远离第一走线71的方向延伸。
在示例性实施方式中，一条第一走线71可以连接多条第一补偿线81，多条第一补偿线81可以在第二方向Y上以设定的间隔依次设置。
如图7、图8、图9b所示，在示例性实施方式中，显示基板的第二走线区域120可以设置有至少一条虚设线80，虚设线80被配置为提高显示基板的走线均匀性和刻蚀均一性。在示例性实施方式中，虚设线80可以为沿着第一方向X延伸的线形状，虚设线80可以位于在第二方向Y上相邻的第二走线72之间。
在示例性实施方式中，第二走线区域120可以设置有多条虚设线80，多条虚设线80可以在第二方向Y上以设定的间隔依次设置。
在示例性实施方式中，虚设线80可以仅设置在第二走线区域120，或者，虚设线80可以设置在第二走线区域120和正常区域130，本公开在此不做限定。
在示例性实施方式中，显示基板的第二走线区域120可以设置有至少一条第二补偿线82，第二补偿线82可以为沿着第二方向Y延伸的线形状，可以设置在虚设线80第二方向Y的一侧，或者，设置在虚设线80第二方向Y的反方向的一侧，或者，同时设置在虚设线80第二方向Y的一侧和虚设线80第二方向Y的反方向的一侧。
在示例性实施方式中，第二补偿线82的第一端可以与虚设线80连接，第二补偿线82的第二端可以沿着第二方向Y或者第二方向Y的反方向向着远离虚设线80的方向延伸。
在示例性实施方式中，一条虚设线80可以连接多条第二补偿线82，多条第二补偿线82可以在第一方向X上以设定的间隔依次设置。
如图7、图8、图9c所示，在示例性实施方式中，显示基板的第一走线区域110可以设置有至少一条第一补偿线81，显示基板的第二走线区域120可以设置有至少一条虚设线80和至少一条第二补偿线82。在示例性实施方式中，虚设线80可以为沿着第一方向X延伸的线形状，虚设线80可以位于 在第二方向Y上相邻的第二走线72之间。第一补偿线81可以为沿着第一方向X延伸的线形状，可以设置在第一走线71第一方向X的一侧，和/或，可以设置在第一走线71第一方向X的反方向的一侧。第二补偿线82可以为沿着第二方向Y延伸的线形状，可以设置在虚设线80第二方向Y的一侧，和/或，可以设置在虚设线80第二方向Y的反方向的一侧。第一补偿线81可以与第一走线71连接，第二补偿线82可以与虚设线80连接。
图10a和图10b为本公开示例性实施例一种显示基板的结构示意图，图10a示意了第一走线区中10个子像素(2个像素行5个像素列)的平面结构，图10b示意了第二走线区中10个子像素(2个像素行5个像素列)的平面结构。在示例性实施方式中，显示基板可以包括多个发光器件，发光器件包括阳极、有机发光层和阴极。
如图10a所示，第一走线71可以为沿着第二方向Y延伸的折线状，第一补偿线81可以为沿着第一方向X延伸的直线状或折线状。第一补偿线81可以设置在第一走线71第一方向X的一侧或者第一走线71第一方向X的反方向的一侧，且与第一走线71连接。
在示例性实施方式中，第一走线区中至少一个阳极90在显示基板平面内的正投影与第一走线71在显示基板平面内的正投影至少部分交叠。
在示例性实施方式中，第一走线区中至少一个阳极90在显示基板平面内的正投影与第一补偿线81在显示基板平面内的正投影至少部分交叠。
如图10b所示，第二走线72可以为沿着第一方向X延伸的折线状，虚设线80可以为沿着第一方向X延伸的直线状，第二补偿线82可以为沿着第二方向Y延伸的直线状或折线状。第二补偿线82可以同时设置在虚设线80第二方向Y的一侧和虚设线80第二方向Y的反方向的一侧。在示例性实施方式中，第二补偿线82可以与虚设线80连接。
在示例性实施方式中，第二走线区中至少一个阳极90在显示基板平面内的正投影与虚设线80在显示基板平面内的正投影至少部分交叠。
在示例性实施方式中，第二走线区中至少一个阳极90在显示基板平面内的正投影与第二补偿线82在显示基板平面内的正投影至少部分交叠。
在示例性实施方式中，在第一走线区，至少一个阳极在显示基板平面内的正投影与A1条第一走线在显示基板平面内的正投影至少部分交叠。在第二走线区域，至少一个阳极在显示基板平面内的正投影与A2条第二补偿线在显示基板平面内的正投影至少部分交叠。其中，A1＝A2＝2，或者，A1＝A2＝3。
在示例性实施方式中，在第一走线区，至少一个阳极90在显示基板平面内的正投影与B1条第一补偿线81在显示基板平面内的正投影至少部分交叠。在第二走线区域，至少一个阳极90在显示基板平面内的正投影与B2条虚设线80在显示基板平面内的正投影至少部分交叠。其中，B1＝B2＝1，或者，B1＝B2＝0。
在示例性实施方式中，在垂直于显示基板的平面内，显示基板可以包括设置在基底上的驱动电路层和设置在驱动电路层远离所述基底一侧的发光结构层。驱动电路层可以包括多个导电层，第一走线和第二走线与数据信号线可以设置在不同的导电层中，第二走线可以通过过孔与数据信号线连接。
在示例性实施方式中，第一走线、第二走线、第一补偿线和第二补偿线可以同层设置，且通过同一次图案化工艺同步形成。
在示例性实施方式中，多个导电层可以至少包括第一导电层、第二导电层、第三导电层、第四导电层、第五导电层和第六导电层。数据信号线可以设置在第五导电层中，第一走线、第二走线、第一补偿线和第二补偿线可以设置在第六导电层中。
在示例性实施方式中，显示基板可以包括多个绝缘层，多个绝缘层可以分别设置在第一导电层与第二导电层之间、第二导电层与第三导电层之间、第三导电层与第四导电层之间、第四导电层与第五导电层之间、第五导电层与第六导电层之间。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种 或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多8种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施方式中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，以10个子像素(2个像素行5个像素列)为例，显示基板的制备过程可以包括如下操作。
(1)在玻璃载板上制备基底。在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性基底可以包括但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括在玻璃载板上叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一、第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一、第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，第一、第二无机材料层也称为阻挡(Barrier)层，半导体层的材料可以采用非晶硅(a-si)。在示例性实施方式中，以叠层结构PI1/Barrier1/a-si/PI2/Barrier2为例，其制备过程可以包括：先在玻璃载板上涂布一层聚酰亚胺，固化成膜后形成第一柔性(PI1)层；随后在第一柔性层上沉积一层阻挡薄膜，形成覆盖第一柔性层的第一阻挡(Barrier1)层；然后在第一阻挡层上沉积一层非晶硅薄膜，形成覆盖第一阻挡层的非晶硅(a-si)层；然后在非晶硅层上再涂布一层聚酰亚胺，固化成 膜后形成第二柔性(PI2)层；然后在第二柔性层上沉积一层阻挡薄膜，形成覆盖第二柔性层的第二阻挡(Barrier2)层，完成基底的制备。
(2)形成第一半导体层图案。在示例性实施方式中，形成第一半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和第一半导体薄膜，通过图案化工艺对第一半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的第一半导体层图案，如图11所示。
在示例性实施方式中，每个子像素的第一半导体层图案可以至少包括第一晶体管T1的第一有源层11至第七晶体管T7的第七有源层17，且第一有源层11至第七有源层17为相互连接的一体结构。
在示例性实施方式中，在第一方向X上，第二有源层12和第六有源层16可以位于本子像素中第三有源层13的同一侧，第四有源层14和第五有源层15可以位于本子像素中第三有源层13的同一侧，第二有源层12和第四有源层14可以位于本子像素的第三有源层13的不同侧。在第二方向Y上，第M行子像素中第二有源层12和第四有源层14可以位于本子像素中第三有源层13远离第M+1行子像素的一侧，第M行子像素中的第一有源层11、第五有源层15、第六有源层16和第七有源层17可以位于本子像素中第三有源层13靠近第M+1行子像素的一侧。
在示例性实施方式中，第三有源层13的形状可以呈“几”字形，第一有源层11至第二有源层12、第四有源层14至第七有源层17的形状可以呈“I”字形。
在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，第一有源层11的第二区11-2可以作为第二有源层12的第一区12-1，第三有源层13的第一区13-1可以同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，第三有源层13的第二区13-2可以同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，第六有源层16的第二区16-2可以同时作为第七有源层17的第二区17-2，第一有源层11的第一区11-1、第四有源层14的第一区14-1、第五有源层15的第一区15-1和第七有源层17的第一区17-1可以单独设置。
在示例性实施方式中，一个像素行中，相邻两个子像素中的第五有源层15的第一区15-1可以相互连接。例如，第N-1列的第五有源层15的第一区15-1和第N列的第五有源层15的第一区15-1相互连接，第N+1列的第五有源层15的第一区15-1和第N+2列的第五有源层15的第一区15-1相互连接。在示例性实施方式中，由于每个子像素中的第五有源层的第一区被配置为与后续形成的第一电源线连接，通过将相邻子像素的第五有源层的第一区形成相互连接的一体结构，可以保证相邻子像素的第五晶体管T5的第一极具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
在示例性实施方式中，一个像素行中相邻两个子像素中的第七有源层17的第一区17-1可以相互连接。例如，第N-2列的第七有源层17的第一区17-1和第N-1列的第七有源层17的第一区17-1相互连接，第N列的第七有源层17的第一区17-1和第N+1列的第七有源层17的第一区17-1相互连接。在示例性实施方式中，由于每个子像素中的第七有源层的第一区被配置为与后续形成的第二初始信号线连接，通过将相邻子像素的第七有源层的第一区形成相互连接的一体结构，可以保证相邻子像素的第七有源层的第一区具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
在示例性实施方式中，第一半导体层可以采用多晶硅(p-Si)，即第一晶体管至第六晶体管为LTPS薄膜晶体管。在示例性实施方式中，通过图案化工艺对第一半导体薄膜进行图案化，可以包括：先在第一绝缘薄膜上形成非晶硅(a-si)薄膜，对非晶硅薄膜进行脱氢处理，对脱氢处理后的非晶硅薄膜进行结晶处理，形成多晶硅薄膜。随后，对多晶硅薄膜进行图案化，形成第一半导体层图案。
(3)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖第一半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图12a和图12b所示，图12b为图12a中第一导电层的平面示意图。在示例性实施方 式中，第一导电层可以称为第一栅金属(GATE1)层。
在示例性实施方式中，每个子像素的第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24。
在示例性实施方式中，第一极板24的形状可以为矩形状，矩形状的角部可以设置倒角，第一极板24在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影至少部分交叠。在示例性实施方式中，第一极板24可以同时作为存储电容的一个极板和第三晶体管T3的栅电极。
在示例性实施方式中，第一扫描信号线21的形状可以为主体部分沿着第一方向X延伸的线形状，第M行子像素中的第一扫描信号线21可以位于本子像素的第一极板24远离第M+1行子像素的一侧，第一扫描信号线21与本子像素的第二有源层相重叠的区域作为第二晶体管T2的栅电极，第一扫描信号线21与本子像素的第四有源层相重叠的区域作为第四晶体管T4的栅电极。
在示例性实施方式中，第二扫描信号线22的形状可以为主体部分沿着第一方向X延伸的线形状，第M行子像素中的第二扫描信号线22可以位于本子像素的第一极板24靠近第M+1行子像素的一侧，第二扫描信号线22与本子像素的第一有源层相重叠的区域作为第一晶体管T1的栅电极，第二扫描信号线22与本子像素的第七有源层相重叠的区域作为第七晶体管T7的栅电极。
在示例性实施方式中，发光控制线23的形状可以为主体部分沿着第一方向X延伸的线形状，发光控制线23可以位于第一极板24与第二扫描信号线22之间，发光控制线23与本子像素的第五有源层相重叠的区域作为第五晶体管T5的栅电极，发光控制线23与本子像素的第六有源层相重叠的区域作为第六晶体管T6的栅电极。
在示例性实施方式中，第一扫描信号线21、第二扫描信号线22和发光控制线23可以为等宽度设计，或者可以为非等宽度设计，可以为直线，或者可以为折线，不仅可以便于像素结构的布局，而且可以降低信号线之间的寄生电容，本公开在此不做限定。
在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作 为遮挡，对第一半导体层进行导体化处理，被第一导电层遮挡区域的第一半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的第一半导体层被导体化，即第一晶体管T1至第七有源层的第一区和第二区均被导体化。
(4)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，如图13a和图13b所示，图13b为图13a中第二导电层的平面示意图。在示例性实施方式中，第二导电层可以称为第二栅金属(GATE2)层。
在示例性实施方式中，每个子像素的第二导电层图案至少包括：栅信号线31和存储电容的第二极板32。
在示例性实施方式中，第二极板32的轮廓可以为矩形状，矩形状的角部可以设置倒角，第二极板32在基底上的正投影与第一极板24在基底上的正投影至少部分交叠，第二极板32可以作为存储电容的另一个极板，第一极板24和第二极板32构成像素驱动电路的存储电容。第二极板32上设置有开口33，开口33的形状可以为矩形状，可以位于第二极板32的中部，使第二极板32形成环形结构。开口33暴露出覆盖第一极板24的第三绝缘层，且第一极板24在基底上的正投影包含开口33在基底上的正投影。在示例性实施方式中，开口33被配置为容置后续形成的第一过孔，第一过孔位于开口33内并暴露出第一极板24，使后续形成的第一晶体管T1的第二极与第一极板24连接。
在示例性实施方式中，一个像素行中相邻两个子像素中的第二极板32可以相互连接。例如，第N-1列的第二极板32和第N列的第二极板32可以通过第一连接条34相互连接。又如，第N列的第二极板32和第N+1列的第二极板32通过第二连接条35相互连接。在示例性实施方式中，由于每个子像素中的第二极板32与后续形成的第一电源线连接，通过将相邻子像素的第二极板32形成相互连接的一体结构，一体结构的第二极板可以复用为电源信号线，可以保证一像素行中的多个第二极板具有相同的电位，有利于提高 面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
在示例性实施方式中，第一连接条34和第二连接条35可以在第二方向上错位设置。
在示例性实施方式中，栅信号线31的形状可以为主体部分沿着第一方向X延伸的线形状，第M行子像素中的栅信号线31可以位于本子像素的第二极板32远离第M+1行子像素的一侧，每个子像素的栅信号线31上设置有下栅电极31-1，下栅电极31-1可以位于栅信号线31远离第二极板32的一侧，下栅电极31-1被配置为作为第八晶体管T8的下栅电极，同时作为第八晶体管T8的遮挡层，以遮挡第八晶体管T8的沟道区域，保证氧化物第八晶体管T8的电学性能。
(5)形成第二半导体层图案。在示例性实施方式中，形成第二半导体层图案可以包括：在形成前述图案的基底上，依次沉积第四绝缘薄膜和第二半导体薄膜，通过图案化工艺对第二半导体薄膜进行图案化，形成覆盖基底的第四绝缘层，以及设置在第四绝缘层上的第二半导体层图案，如图14a和图14b所示，图14b为图14a中第二半导体层的平面示意图。
在示例性实施方式中，每个子像素的第二半导体层图案至少包括：第八晶体管T8的第八有源层18。
在示例性实施方式中，第八有源层18的形状可以呈“I”字形，第八有源层18在基底上的正投影与下栅电极31-1在基底上的正投影至少部分交叠。
在示例性实施方式中，第八有源层18的第一区18-1可以位于下栅电极31-1远离第二极板32的一侧，第八有源层18的第二区12-2可以位于下栅电极31-1靠近第二极板32的一侧。
在示例性实施方式中，第二半导体层可以采用氧化物，即第八晶体管T8为氧化物晶体管。在示例性实施方式中，第二半导体薄膜可以采用氧化铟镓锌(IGZO)，氧化铟镓锌(IGZO)的电子迁移率高于非晶硅。
(6)形成第三导电层图案。在示例性实施方式中，形成第三导电层图案可以包括：在形成前述图案的基底上，依次沉积第五绝缘薄膜和第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成覆盖第二半导体层的 第五绝缘层，以及设置在第五绝缘层上的第三导电层图案，如图15a和图15b所示，图15b为图15a中第三导电层的平面示意图。在示例性实施方式中，第三导电层可以称为第三栅金属(GATE3)层。
在示例性实施方式中，每个子像素的第三导电层图案至少包括：第三扫描信号线41和第一初始信号线42。
在示例性实施方式中，第三扫描信号线41的形状可以为主体部分沿着第一方向X延伸的线形状，第M行子像素中的第三扫描信号线41可以位于本子像素的第一扫描信号线21远离第M+1行子像素的一侧，每个子像素的第三扫描信号线41上设置有上栅电极41-1，上栅电极41-1可以位于第三扫描信号线41远离第一扫描信号线21的一侧，上栅电极41-1与本子像素的第八有源层至少部分交叠，上栅电极41-1被配置为作为第八晶体管T8的上栅电极。
在示例性实施方式中，第一初始信号线42的形状可以为主体部分沿着第一方向X延伸的线形状，第M行子像素中的第一初始信号线42可以位于本子像素的发光控制线23靠近第M+1行子像素的一侧，每个子像素的第三扫描信号线41上设置有连接块42-1，连接块42-1可以位于第一初始信号线42发光控制线23的一侧，连接块42-1被配置为通过后续形成的第一晶体管T1的第一极与第一有源层的第一区连接。
(7)形成第六绝缘层图案。在示例性实施方式中，形成第六绝缘层图案可以包括：在形成前述图案的基底上，沉积第六绝缘薄膜，采用图案化工艺对第六绝缘薄膜进行图案化，形成覆盖第三导电层的第六绝缘层，第六绝缘层上设置有多个过孔，如图16所示。
在示例性实施方式中，每个子像素的多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9、第十过孔V10和第十一过孔V11。
在示例性实施方式中，第一过孔V1在基底上的正投影位于开口33在基底上的正投影的范围之内，第一过孔V1内的第六绝缘层、第五绝缘层、第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板24的表面。第一过孔V1配置为使后续形成的第八晶体管T8的第二极通过该过孔与第一极板24连 接。
在示例性实施方式中，第二过孔V2位于连接相邻第二极板32的第一连接条34在基底上的正投影的范围之内，第二过孔V2内的第六绝缘层、第五绝缘层和第四绝缘层被刻蚀掉，暴露出第一连接条34的表面。第二过孔V2被配置为使后续形成的第五晶体管T5的第一极通过该过孔与第一连接条34连接。
在示例性实施方式中，第三过孔V3在基底上的正投影位于第五有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第六绝缘层、第五绝缘层、第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面，第三过孔V3被配置为使后续形成的第五晶体管T5的第一极通过该过孔与第五有源层的第一区连接。
在示例性实施方式中，第四过孔V4在基底上的正投影位于第六有源层的第二区在基底上的正投影的范围之内，第四过孔V4内的第六绝缘层、第五绝缘层、第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区(也是第七有源层的第二区)的表面，第四过孔V4被配置为使后续形成的第六晶体管T6的第二极通过该过孔与第六有源层的第二区连接，以及使后续形成的第七晶体管T7的第二极通过该过孔与第七有源层的第二区连接。
在示例性实施方式中，第五过孔V5在基底上的正投影位于第四有源层的第一区在基底上的正投影的范围之内，第五过孔V5内的第六绝缘层、第五绝缘层、第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面，第五过孔V5被配置为使后续形成的第四晶体管T4的第一极通过该过孔与第四有源层的第一区连接。
在示例性实施方式中，第六过孔V6在基底上的正投影位于第八有源层的第一区在基底上的正投影的范围之内，第六过孔V6内的第六绝缘层和第五绝缘层被刻蚀掉，暴露出第八有源层的第一区的表面，第六过孔V6被配置为使后续形成的第八晶体管T8的第一极通过该过孔与第八有源层的第一区连接。
在示例性实施方式中，第七过孔V7在基底上的正投影位于第七有源层 的第一区在基底上的正投影的范围之内，第七过孔V7内的第六绝缘层、第五绝缘层、第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第七有源层的第一区的表面，第七过孔V7被配置为使后续形成的第七晶体管T7的第一极通过该过孔与第七有源层的第一区连接。
在示例性实施方式中，第八过孔V8在基底上的正投影位于第一有源层的第一区在基底上的正投影的范围之内，第八过孔V8内的第六绝缘层、第五绝缘层、第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第一区的表面，第八过孔V8被配置为使后续形成的第一晶体管T1的第一极通过该过孔与第一有源层的第一区连接。
在示例性实施方式中，第九过孔V9在基底上的正投影位于第八有源层的第二区在基底上的正投影的范围之内，第九过孔V9内的第六绝缘层和第五绝缘层被刻蚀掉，暴露出第八有源层的第二区的表面，第九过孔V9被配置为使后续形成的第八晶体管T8的第二极通过该过孔与第八有源层的第二区连接。
在示例性实施方式中，第十过孔V10在基底上的正投影位于第一有源层的第二区在基底上的正投影的范围之内，第十过孔V10内的第六绝缘层、第五绝缘层、第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区(也是第二有源层的第一区)的表面，第十过孔V10被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一有源层的第二区连接。
在示例性实施方式中，第十一过孔V11在基底上的正投影位于第一初始信号线42上连接块42-1在基底上的正投影的范围之内，第十一过孔V11内的第六绝缘层被刻蚀掉，暴露出连接块42-1的表面，第十一过孔V11被配置为使后续形成的第一晶体管T1的第一极通过该过孔与第一初始信号线42连接。
(8)形成第四导电层图案。在示例性实施方式中，形成第四导电层可以包括：在形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第六绝缘层上的第四导电层，如图17a和图17b所示，图17b为图17a中第四导电层的平面示意图。在示例性实施 方式中，第四导电层可以称为第一源漏金属(SD1)层。
在示例性实施方式中，每个子像素的第四导电层至少包括：第一连接电极51、第二连接电极52、第三连接电极53、第四连接电极54、第五连接电极55、第六连接电极56和第二初始信号线57。
在示例性实施方式中，第一连接电极51的形状可以为主体部分沿着第二方向Y延伸的折线形，第一连接电极51的第一端通过第一过孔V1与第一极板24连接，第一连接电极51的第二端通过第九过孔V9与第八有源层的第二区连接，使第一极板24和第八晶体管T8的第二极具有相同的电位。在示例性实施方式中，第一连接电极51可以作为第八晶体管T8的第二极。
在示例性实施方式中，第二连接电极52的形状可以为矩形状，第二连接电极52的第一端通过第十一过孔V11与第一初始信号线42连接，第二连接电极52的第二端通过第八过孔V8与第一有源层的第一区连接，使第一初始信号线42传输的第一初始电压写入第一晶体管T1。在示例性实施方式中，第二连接电极52可以作为第一晶体管T1的第一极。
在示例性实施方式中，第三连接电极53的形状可以为矩形状，第三连接电极53通过第五过孔V5与第四有源层的第一区连接。在示例性实施方式中，第三连接电极53可以作为第四晶体管T4的第一极，被配置为与后续形成的数据信号线连接。
在示例性实施方式中，第四连接电极54的形状可以为“T”字形，包括第一子电极54-1和第二子电极54-2，第一子电极54-1可以为沿着第一方向X延伸的条形状，第二子电极54-2可以为沿着第二方向Y延伸的条形状，第一子电极54-1的第一端与第二子电极54-2的中部连接，第一子电极54-1的第二端向着远离第二子电极54-2的方向延伸。第四连接电极54中第二子电极54-2的第一端通过第二过孔V2与第一连接条34连接，第二子电极54-2的第二端通过第三过孔V3与第五有源层的第一区连接。在示例性实施方式中，第四连接电极54可以作为第五晶体管T5的第一极，第四连接电极54中第一子电极54-1被配置为与后续形成的第一电源线连接。由于第一连接条34连接相邻第二极板32，因而实现了子像素中第五晶体管T5的第一极和存储电容的第二极板32具有相同的电位。
在示例性实施方式中，每个像素行中，第N-1列的第四连接电极54和第N列的第四连接电极54可以为相互连接的一体结构，第N+1列的第四连接电极54和第N+2列的第四连接电极54可以为相互连接的一体结构。在示例性实施方式中，由于每个子像素中的第四连接电极54与后续形成的第一电源线连接，通过将相邻子像素的第四连接电极54形成相互连接的一体结构，可以保证相邻子像素的第四连接电极54具有相同的电位，因而使得相邻子像素中第五晶体管T5的第一极具有相同的电位，相邻子像素中存储电容的第二极板32具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
在示例性实施方式中，第五连接电极55的形状可以为矩形状，第五连接电极55的第一端通过第十过孔V10与第一有源层的第二区连接，第五连接电极55的第二端通过第六过孔V6与第八有源层的第一区连接。在示例性实施方式中，第五连接电极55可以同时作为第一晶体管T1的第二极、第二晶体管T2的第一极和第八晶体管T8的第一极。
在示例性实施方式中，第六连接电极56的形状可以为矩形状，第六连接电极56通过第四过孔V4与第六有源层的第二区(也是第七有源层的第二区)连接。在示例性实施方式中，第六连接电极56可以同时作为第六晶体管T6的第二极和第七晶体管T7的第二极，第六连接电极56被配置为与后续形成的第十一连接电极连接。
在示例性实施方式中，第二初始信号线57可以为主体部分沿着第一方向X延伸的折线状，第二初始信号线57通过一像素行中的多个第七过孔V7与多个第七有源层的第一区连接，将初始电压写入一像素行中多个第七晶体管T7。在示例性实施方式中，由于第二初始信号线57与一个像素行中所有的第七有源层的第一区连接，可以保证一个像素行中所有的第七晶体管T7的第一极具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
(9)形成第一平坦层图案。在示例性实施方式中，形成第一平坦层图案可以包括：在形成前述图案的基底上，先沉积第七绝缘薄膜，然后涂覆第一平坦薄膜，采用图案化工艺对第一平坦薄膜和第七绝缘薄膜进行图案化，形 成覆盖第四导电层图案的第七绝缘层以及设置在第七绝缘层上的第一平坦层，第一平坦层上设置有多个过孔，如图18所示。
在示例性实施方式中，每个子像素中的多个过孔至少包括：第二十一过孔V21、第二十二过孔V22和第二十三过孔V23。
在示例性实施方式中，第二十一过孔V21在基底上的正投影位于第三连接电极53在基底上的正投影的范围之内，第二十一过孔V21内的第一平坦层和第七绝缘层被刻蚀掉，暴露出第三连接电极53的表面，第二十一过孔V21被配置为使后续形成的数据信号线通过该过孔与第三连接电极53连接。
在示例性实施方式中，第二十二过孔V22在基底上的正投影位于第四连接电极54的第一子电极54-1在基底上的正投影的范围之内，第二十二过孔V22内的第一平坦层和第七绝缘层被刻蚀掉，暴露出第一子电极54-1的表面，第二十二过孔V22被配置为使后续形成的第一电源线该过孔与第四连接电极54连接。
在示例性实施方式中，第二十三过孔V23在基底上的正投影位于第六连接电极56在基底上的正投影的范围之内，第二十三过孔V23内的第一平坦层和第七绝缘层被刻蚀掉，暴露出第六连接电极56的表面，第二十三过孔V232被配置为使后续形成的第十一连接电极该过孔与第六连接电极56连接。
(10)形成第五导电层图案。在示例性实施方式中，形成第五导电层可以包括：在形成前述图案的基底上，沉积第五导电薄膜，采用图案化工艺对第五导电薄膜进行图案化，形成设置在第一平坦层上的第五导电层，如图19a和图19b所示，图19b为图19a中第五导电层的平面示意图。在示例性实施方式中，第五导电层可以称为第二源漏金属(SD2)层。
在示例性实施方式中，每个子像素的第五导电层至少包括：数据信号线61、第一电源线62和第十一连接电极63。
在示例性实施方式中，数据信号线61的形状可以为主体部分沿着第二方向Y延伸的直线形，数据信号线61通过第二十一过孔V21与第三连接电极53连接。由于第三连接电极53通过过孔与第四有源层的第一区连接，因而实现了数据信号线61与第四晶体管T4的第一极的连接，将数据信号写入第 四晶体管T4。
在示例性实施方式中，第一电源线62的形状可以为主体部分沿着第二方向Y延伸的折线形，第一电源线62通过第二十二过孔V22与第四连接电极54的第一子电极54-1连接。由于第四连接电极54分别通过过孔与第二极板32和第五有源层的第一区连接，因而实现了第一电源线62与第二极板32和第五晶体管T5的第一极的连接，将电源信号写入第五晶体管T5。
在示例性实施方式中，一个像素行中相邻两个子像素中的第一电源线62可以为相互连接的一体结构。例如，第N-2列的第一电源线62和第N-1列的第一电源线62相互连接，第N列的第一电源线62和第N+1列的第一电源线62相互连接。在示例性实施方式中，通过将相邻子像素的第一电源线62形成相互连接的一体结构，可以保证相邻子像素的第一电源线62具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
在示例性实施方式中，第一电源线62可以为非等宽度的折线，不仅可以便于像素结构的布局，而且可以降低第一电源线与数据信号线之间的寄生电容。
在示例性实施方式中，第一电源线62在基底上的正投影可以与第一连接电极51在基底上的正投影至少部分交叠，第一电源线62在基底上的正投影可以与第二连接电极52在基底上的正投影至少部分交叠，第一电源线62在基底上的正投影可以与第五连接电极55在基底上的正投影至少部分交叠，使得第一电源线62可以作为屏蔽电极，可以有效屏蔽数据电压跳变对像素驱动电路中关键节点的影响，避免了数据电压跳变影响像素驱动电路的关键节点的电位，提高了显示效果。
在示例性实施方式中，第十一连接电极63的形状可以为矩形状，第十一连接电极63通过第二十三过孔V23与第六连接电极56连接，第十一连接电极63被配置为与后续形成的第二十一连接电极连接。
(11)形成第二平坦层图案。在示例性实施方式中，形成第二平坦层图案可以包括：在形成前述图案的基底上，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖第五导电层图案的第二平坦层，第 二平坦层上设置有多个过孔，如图20a和图20b所示，图20a为图9c中B区域的平面示意图，图20b为图9c中C区域的平面示意图。
在示例性实施方式中，B区域和C区域中每个子像素的过孔至少包括第三十一过孔V31。
在示例性实施方式中，第三十一过孔V31在基底上的正投影位于第十一连接电极63在基底上的正投影的范围之内，第三十一过孔V31内的第二平坦层被去掉，暴露出第十一连接电极63的表面，第三十一过孔V31被配置为使后续形成的第二十一连接电极通过该过孔与第十一连接电极63连接。
在示例性实施方式中，C区域中还包括第三十二过孔V32。
在示例性实施方式中，第三十二过孔V32在基底上的正投影位于数据信号线61在基底上的正投影的范围之内，第三十二过孔V32内的第二平坦层被去掉，暴露出数据信号线61的表面，第三十二过孔V32被配置为使后续形成的数据扇出线通过该过孔与数据信号线61连接。
在示例性实施方式中，第三十二过孔V32可以设置在部分子像素中。例如，第M行子像素中，第N-1列子像素中设置有第三十二过孔V32。又如，第M+1行子像素中，第N-2列子像素和第N+2列子像素中设置有第三十二过孔V32。
在示例性实施方式中，B区域中还可以包括第三十三过孔V33。
在示例性实施方式中，第三十三过孔V33在基底上的正投影位于第一电源线62在基底上的正投影的范围之内，第三十三过孔V33内的第二平坦层被去掉，暴露出第一电源线62的表面，第三十三过孔V33被配置为使后续形成的虚设线通过该过孔与第一电源线62连接。
在示例性实施方式中，第三十三过孔V33在基底上的正投影与后续形成的阳极在基底上的正投影没有交叠，使得连接虚设线和第一电源线的第三十三过孔V33不会影响后续形成的阳极的平坦性。
在示例性实施方式中，第三十三过孔V33可以设置在每个子像素中，或者可以设置在部分子像素中，本公开在此不做限定。
(12)形成第六导电层图案。在示例性实施方式中，形成第六导电层可 以包括：在形成前述图案的基底上，沉积第六导电薄膜，采用图案化工艺对第六导电薄膜进行图案化，形成设置在第二平坦层上的第六导电层，如图21a、图21b、图22a和图22b所示，图21a为图9c中B区域的放大图，图21b为图21a中第六导电层的平面示意图，图22a为图9c中C区域的放大图，图22b为图22a中第六导电层的平面示意图。在示例性实施方式中，第五导电层可以称为第三源漏金属(SD3)层。
在示例性实施方式中，B区域和C区域中每个子像素的第六导电层至少包括第二十一连接电极73。
在示例性实施方式中，第二十一连接电极73的形状可以为矩形状，第二十一连接电极73通过第三十一过孔V31与第十一连接电极63连接，第二十一连接电极73被配置为使后续形成的阳极连接。由于第二十一连接电极73通过过孔与第十一连接电极63，第十一连接电极63通过过孔与第六连接电极56连接，第六连接电极56通过过孔与第六有源层的第二区(也是第七有源层的第二区)连接，因而可以实现后续形成的阳极与第六晶体管T6的第二极和第七晶体管T7的第二极的连接。在示例性实施方式中，第二十一连接电极73可以称为阳极连接电极，第三十一过孔V31可以称为阳极过孔。
在示例性实施方式中，B区域中每个子像素的第六导电层还可以包括：第一走线71和第一补偿线81。
在示例性实施方式中，数据扇出线中的第一走线71的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，第一走线71的第一端与绑定区域的绑定引出线连接，第一走线71的第二端沿着第二方向Y的反方向向着显示区域延伸后，与数据扇出线中的第二走线72的第一端连接。
在示例性实施方式中，第一补偿线81的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，第一补偿线81的第一端与第一走线71连接，第一补偿线81的第二端沿着第一方向X或者第一方向X的反方向向着远离第一补偿线81的方向延伸。
在示例性实施方式中，C区域中每个子像素的第六导电层还包括：第二走线72、虚设线80和第二补偿线82。
在示例性实施方式中，数据扇出线中的第二走线72可以包括走线主体部 72-1和转接部72-2。走线主体部72-1的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，走线主体部72-1的第一端与第一走线71的第二端连接，走线主体部72-1的第二端沿着第一方向X或者第一方向X的反方向延伸。转接部72-2的形状可以为主体部分沿着第二方向Y延伸的直线状，转接部72-2的第一端与走线主体部72-1连接，转接部72-2的第二端通过第三十二过孔V32与数据信号线61连接，因而实现了显示区域的数据信号线61通过第一走线71和第二走线72与绑定区域的绑定引出线对应连接。在示例性实施方式中，第三十二过孔V32可以称为引线过孔。
在示例性实施方式中，转接部72-2可以位于子像素中靠近相邻子像素的一侧，使得转接部72-2在基底上的正投影与后续形成的阳极在基底上的正投影没有交叠，使得转接部72-2不会影响后续形成的阳极的平坦性。例如，在第M行中，转接部72-2可以位于第N-1列子像素中靠近第N列子像素的一侧。又如，转接部72-2可以位于第N+2列子像素中靠近第N+1列子像素的一侧。
在示例性实施方式中，转接部72-2可以位于走线主体部72-1第二方向Y的反方向的一侧，第二十一连接电极73可以位于走线主体部72-1第二方向Y的一侧，即转接部72-2和第二十一连接电极73分别位于走线主体部72-1第二方向Y的两侧。
在示例性实施方式中，引线过孔可以位于走线主体部72-1第二方向Y的反方向的一侧，阳极过孔可以位于走线主体部72-1第二方向Y的一侧，即引线过孔和阳极过孔分别位于走线主体部72-1第二方向Y的两侧。
在示例性实施方式中，虚设线80的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，虚设线80可以位于在第二方向Y上相邻的第二走线72之间，虚设线80可以通过多个第三十三过孔V33与多个子像素的第一电源线62连接。例如，第M行子像素中的虚设线80可以通过第M行子像素中的多个第三十三过孔V33与该行的多个子像素的第一电源线62连接，虚设线80可以作为电源连接线，保证第M行子像素行中的多个第一电源线62输出相同的电源信号，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。在示例性实施方式中，第三十三过孔V33可 以称为电源过孔。
在示例性实施方式中，第二补偿线82的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，第二补偿线82的第一端与虚设线80连接，第二补偿线82的第二端沿着第二方向Y向着远离虚设线80的方向延伸。
在示例性实施方式中，第二补偿线82可以设置在虚设线80第二方向Y的一侧，或者，第二补偿线82可以设置在虚设线80第二方向Y的反方向的一侧，或者，第二补偿线82可以同时设置在虚设线80第二方向Y的一侧和虚设线80第二方向Y的反方向的一侧。
在示例性实施方式中，设置在虚设线第二方向Y两侧的第二补偿线的数量可以相同，或者可以不同。例如，与后续形成的第一阳极和第二阳极至少部分重叠的第二补偿线可以是2条，位于虚设线第二方向Y的一侧。又如，与后续形成的第三阳极和第四阳极至少部分重叠的第二补偿线可以是3条，位于虚设线第二方向Y的反方向的一侧。
在示例性实施方式中，转接部72-2可以位于一条与第一阳极至少部分重叠的第二补偿线和一条与第二阳极至少部分重叠的第二补偿线之间，即转接部72-2可以位于相邻的第二补偿线之间。
在示例性实施方式中，虚设线80的一侧或者两侧设置第二补偿线82，所形成的不规则形状可以防止水印(mura)。
在示例性实施方式中，多条虚设线80可以相互连接，形成并联结构的电源连接线，减小电源连接线的电阻。
在示例性实施方式中，由于第一走线71与第二走线72连接，第二走线72通过过孔与数据信号线61连接，而第二补偿线82与虚设线80连接，虚设线80通过过孔与第一电源线62连接，因而第一走线71与第二补偿线82两者具有的不同电位。
在示例性实施方式中，第六导电层还可以包括电源连接线，电源连接线沿着第一方向X延伸，本公开在此不做限定。
(13)形成第三平坦层图案。在示例性实施方式中，形成第三平坦层图案可以包括：在形成前述图案的基底上，涂覆第三平坦薄膜，采用图案化工 艺对第三平坦薄膜进行图案化，形成覆盖第六导电层图案的第三平坦层，第三平坦层上设置有多个过孔，如图23a和图23b所示，图23a为图9c中B区域的平面示意图，图23b为图9c中C区域的平面示意图。
在示例性实施方式中，B区域和C区域中每个子像素的过孔至少包括：第四十一过孔V41。
在示例性实施方式中，第四十一过孔V41在基底上的正投影位于第二十一连接电极73在基底上的正投影的范围之内，第四十一过孔V41内的第三平坦层被去掉，暴露出第二十一连接电极73的表面，第四十一过孔V41被配置为使后续形成的阳极通过该过孔与第二十一连接电极73连接。
在示例性实施方式中，对于设置有第四十一过孔V41和转接部72-2的子像素，在第一方向X上，第四十一过孔V41可以位于子像素的一侧，转接部72-2可以位于子像素的另一侧。例如，对于第M行、第N-1列的子像素，第四十一过孔V41可以位于子像素的左侧(子像素靠近第M行、第N-2列子像素的一侧)，转接部72-2可以位于子像素的右侧(靠近第M行、第N列子像素的一侧)。又如，对于第M+1行、第N+2列的子像素，第四十一过孔V41可以位于子像素的右侧(靠近第M+1行、第N+3列子像素的一侧)，转接部72-2可以子像素的左侧(靠近第M+1行、第N+1列子像素的一侧)。
在示例性实施方式中，在第二方向Y上，第四十一过孔V41可以位于走线主体部72-1第二方向Y的一侧，转接部72-2可以位于走线主体部72-1第二方向Y的反方向的一侧，即转接部72-2和第四十一过孔V41分别位于走线主体部72-1第二方向Y的两侧。
至此，在基底上制备完成驱动电路层。在平行于显示基板的平面内，驱动电路层可以包括多个子像素，每个子像素可以包括像素驱动电路，以及与像素驱动电路连接的第一扫描信号线、第二扫描信号线、第三扫描信号线、发光控制线、数据信号线、第一电源线、第一初始信号线和第二初始信号线。在垂直于显示基板的平面内，所述驱动电路层可以包括在基底上依次设置的第一绝缘层、第一半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第二半导体层、第五绝缘层、第三导电层、第六绝缘层、第四导电层、第七绝缘层、第一平坦层、第五导电层、第二平坦层、第 六导电层和第三平坦层。第一半导体层至少包括第一晶体管至第七晶体管的有源层，第一导电层至少包括第一晶体管至第七晶体管的栅电极和存储电容的第一极板，第二导电层至少包括存储电容的第二极板和第八晶体管的下栅电极，第二半导体层至少包括第八晶体管的有源层，第三导电层至少包括第八晶体管的上栅电极，第四导电层至少包括多个晶体管的第一极和第二极，第五导电层至少包括数据信号线和第一电源线，第六导电层至少包括数据扇出线、虚设线和补偿线。
在示例性实施方式中，第一导电层、第二导电层、第三导电层、第四导电层、第五导电层和第六导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层、第五绝缘层、第六绝缘层和第七绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层可以称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层可以称为栅绝缘(GI)层，第六绝缘层可以称为层间绝缘(ILD)层，第七绝缘层可以称为钝化(PVX)层。第一平坦层、第二平坦层和第三平坦层可以采用有机材料，如树脂等。
在示例性实施方式中，一个像素行中相邻两个子像素中的像素驱动电路可以相对于第一中心线基本上镜像对称，第一中心线是位于相邻两个子像素之间且沿着第二方向Y延伸的直线。例如，第N-1列的像素驱动电路和第N列的像素驱动电路可以相对于第一中心线镜像对称。又如，第N列的像素驱动电路和第N+1列的像素驱动电路可以相对于第一中心线镜像对称。
在示例性实施方式中，相邻两个子像素中的像素驱动电路可以相对于第一中心线基本上镜像对称可以包括如下任意一种或多种：一个像素行中相邻两个子像素中的第一半导体层可以相对于第一中心线镜像对称，一个像素行中相邻两个子像素中的第一导电层可以相对于第一中心线镜像对称，一个像素行中相邻两个子像素中的第二导电层可以相对于第一中心线镜像对称，一个像素行中相邻两个子像素中的第二半导体层可以相对于第一中心线镜像对 称，一个像素行中相邻两个子像素中的第三导电层可以相对于第一中心线镜像对称，一个像素行中相邻两个子像素中的第四导电层可以相对于第一中心线镜像对称，一个像素行中相邻两个子像素中的第五导电层可以相对于第一中心线镜像对称。
在示例性实施方式中，制备完成驱动电路层后，在驱动电路层上制备发光结构层，发光结构层的制备过程可以包括如下操作。
(14)形成阳极导电层图案。在示例性实施方式中，形成阳极导电层图案可以包括：在形成前述图案的基底上，沉积阳极导电薄膜，采用图案化工艺对阳极导电薄膜进行图案化，形成设置在第三平坦层上的阳极导电层，阳极导电层至少包括多个阳极图案，如图24a、图24b和图24c所示，图24a为图9c中B区域的放大图，图24b为图9c中C区域的放大图，图24c为图24a和图24b中阳极导电层的平面示意图。
在示例性实施方式中，阳极导电层采用单层结构，如氧化铟锡ITO或氧化铟锌IZO，或者可以采用多层复合结构，如ITO/Ag/ITO等。
在示例性实施方式中，多个阳极图案可以包括红色发光器件的第一阳极90A、蓝色发光器件的第二阳极90B、第一绿色发光器件的第三阳极90C和第二绿色发光器件的第四阳极90D，第一阳极90A可以位于出射红色光线的红色子像素，第二阳极90B可以位于出射蓝色光线的蓝色子像素，第三阳极90C可以位于出射绿色光线的第一绿色子像素，第四阳极90D可以位于出射绿色光线的第二绿色子像素。
在示例性实施方式中，第一阳极90A和第二阳极90B可以沿着第二方向Y依次设置，第三阳极90C和第四阳极90D可以沿着第二方向Y依次设置，第三阳极90C和第四阳极90D可以设置在第一阳极90A和第二阳极90B第一方向X的一侧。或者，第一阳极90A和第二阳极90B可以沿着第一方向X依次设置，第三阳极90C和第四阳极90D可以沿着第一方向X依次设置，第三阳极90C和第四阳极90D可以设置在第一阳极90A和第二阳极90B第二方向Y的一侧。
在示例性实施方式中，第一阳极90A、第二阳极90B、第三阳极90C和第四阳极90D可以分别通过第四十一过孔V41与所在子像素的第二十一连接 电极73连接，一个像素单元中四个子像素的阳极形状和面积可以相同，或者可以不同。
在示例性实施方式中，第一阳极90A、第二阳极90B、第三阳极90C和第四阳极90D在基底上的正投影与第二走线72的转接部72-2在基底上的正投影没有交叠，使得转接部72-2不会影响阳极的平坦性。
在示例性实施方式中，转接部72-2可以位于第一阳极90A和第二阳极90B之间。
在示例性实施方式中，转接部72-2靠近第一阳极90A一侧的边缘与第一阳极90A靠近转接部72-2一侧的边缘之间具有第一距离L1，转接部72-2靠近第二阳极90B一侧的边缘与第二阳极90B靠近转接部72-2一侧的边缘之间具有第二距离L2，第二距离L2可以大于第一距离L1。
在示例性实施方式中，第一阳极90A、第二阳极90B、第三阳极90C和第四阳极90D中的至少一个可以包括相互连接的阳极主体部和阳极连接部，阳极连接部通过第四十一过孔V41与第二十一连接电极73连接。在第二方向Y上，第二补偿线82具有延伸长度A，阳极主体部具有阳极延伸长度B，延伸长度A可以大于或等于0.5*阳极延伸长度B。
在示例性实施方式中，第一阳极90A可以包括相互连接的第一阳极主体部和第一阳极连接部，第一阳极主体部的形状可以为矩形状，矩形状的角部可以设置圆弧状的倒角，第一阳极连接部的形状可以为沿着第二方向Y延伸的条形状，第一阳极连接部通过第四十一过孔V41与第二十一连接电极73连接。
在示例性实施方式中，在B区域，第一阳极主体部在基底上的正投影与至少一条第一走线71在基底上的正投影至少部分交叠，第一阳极主体部在基底上的正投影与至少一条第一补偿线81在基底上的正投影至少部分交叠。
在示例性实施方式中，在C区域，第一阳极主体部在基底上的正投影与至少一条虚设线80在基底上的正投影至少部分交叠，第一阳极主体部在基底上的正投影与至少一条第二补偿线82在基底上的正投影至少部分交叠。
在示例性实施方式中，B区域中有a1条第一走线与第一阳极存在交叠， C区域中有a2条第二补偿线与第一阳极存在交叠，a1＝a2＝2。
在示例性实施方式中，B区域中有b1条第一补偿线与第一阳极存在交叠，C区域中有b2条虚设线与第一阳极存在交叠，b1＝b2＝1。
在示例性实施方式中，比较B区域和C区域中第一阳极90A在基底上的正投影可以看出，B区域中第一阳极90A与一条横向的线(沿着第一方向Y延伸的第一补偿线81)和两条竖向的线(沿着第二方向Y延伸的第一走线71)有交叠，C区域中第一阳极90A与一条横向的线(沿着第一方向Y延伸的虚设线80)和两条竖向的线(沿着第二方向Y延伸的第二补偿线82)有交叠，因而B区域和C区域中第一阳极90A下方的横向金属线和纵向金属线基本相同，可以保证B区域中第一阳极90A的平坦性与C区域中第一阳极90A的平坦性基本一致，可以保证两个区域中红色发光器件的发光性能基本上相同。
在示例性实施方式中，在第二方向Y上，与第一阳极主体部至少部分交叠的第二补偿线82具有第一延伸长度A1，第一阳极主体部具有第一阳极延伸长度B1，第一延伸长度A1可以大于或等于0.5*第一阳极延伸长度B1。
在示例性实施方式中，第二阳极90B可以包括相互连接的第二阳极主体部和第二阳极连接部，第二阳极主体部的形状可以为矩形状，矩形状的角部可以设置圆弧状的倒角，第二阳极连接部的形状可以为沿着第二方向Y延伸的条形状，第二阳极连接部通过第四十一过孔V41与第二十一连接电极73连接。
在示例性实施方式中，在B区域，第二阳极主体部在基底上的正投影与至少一条第一走线71在基底上的正投影至少部分交叠，第二阳极主体部在基底上的正投影与至少一条第一补偿线81在基底上的正投影至少部分交叠。
在示例性实施方式中，在C区域，第二阳极主体部在基底上的正投影与至少一条虚设线80在基底上的正投影至少部分交叠，第二阳极主体部在基底上的正投影与至少一条第二补偿线82在基底上的正投影至少部分交叠。
在示例性实施方式中，B区域中有c1条第一走线与第二阳极存在交叠，C区域中有c2条第二补偿线与第二阳极存在交叠，c1＝c2＝2。
在示例性实施方式中，B区域中有d1条第一补偿线与第二阳极存在交叠，C区域中有d2条虚设线与第二阳极存在交叠，d1＝d2＝1。
在示例性实施方式中，比较B区域和C区域中第二阳极90B在基底上的正投影可以看出，B区域中第二阳极90B与一条横向的线(沿着第一方向Y延伸的第一补偿线81)和两条竖向的线(沿着第二方向Y延伸的第一走线71)有交叠，C区域中第二阳极90B与一条横向的线(沿着第一方向Y延伸的虚设线80)和两条竖向的线(沿着第二方向Y延伸的第二补偿线82)有交叠，因而B区域和C区域中第二阳极90B下方的横向金属线和纵向金属线基本相同，可以保证B区域中第二阳极90B的平坦性与C区域中第二阳极90B的平坦性基本一致，可以保证两个区域中蓝色发光器件的发光性能基本上相同。
在示例性实施方式中，在第二方向Y上，与第二阳极主体部至少部分交叠的第二补偿线82具有第二延伸长度A2，第二阳极主体部具有第二阳极延伸长度B2，第二延伸长度A2可以大于或等于0.5*第二阳极延伸长度B2。
在示例性实施方式中，第三阳极90C可以包括相互连接的第三阳极主体部和第三阳极连接部，第三阳极主体部的形状可以为矩形状，矩形状的角部可以设置圆弧状的倒角，第三阳极连接部可以为沿着第一方向X延伸的条形状，第三阳极连接部通过第四十一过孔V41与第二十一连接电极73连接。
在示例性实施方式中，在B区域，第三阳极主体部在基底上的正投影与至少一条第一走线71在基底上的正投影至少部分交叠。
在示例性实施方式中，在C区域，第三阳极主体部在基底上的正投影与至少一条第二补偿线82在基底上的正投影至少部分交叠。
在示例性实施方式中，B区域中有e1条第一走线与第三阳极存在交叠，C区域中有e2条第二补偿线与第三阳极存在交叠，e1＝e2＝3。
在示例性实施方式中，B区域中有0条第一补偿线与第三阳极存在交叠，C区域中有0条虚设线与第三阳极存在交叠。
在示例性实施方式中，比较B区域和C区域中第三阳极90C在基底上的正投影可以看出，B区域中第三阳极90C与三条竖向的线(沿着第二方向Y 延伸的第一走线71)有交叠，C区域中第三阳极90C与三条竖向的线(沿着第二方向Y延伸的第二补偿线82)有交叠，因而B区域和C区域中第三阳极90C下方的纵向金属线基本相同，可以保证B区域中第三阳极90C的平坦性与C区域中第三阳极90C的平坦性基本一致，不仅可以保证两个区域中第一绿色发光器件的发光性能基本上相同，而且可以避免因两个区域第三阳极存在高度差导致的熄屏水印(Mura)等缺陷。
在示例性实施方式中，在第二方向Y上，与第三阳极主体部至少部分交叠的第二补偿线82具有第三延伸长度A3，第三阳极主体部具有第三阳极延伸长度B3，第三延伸长度A3可以大于或等于0.5*第三阳极延伸长度B3。
在示例性实施方式中，第四阳极90D可以包括相互连接的第四阳极主体部和第四阳极连接部，第四阳极主体部的形状可以为矩形状，矩形状的角部可以设置圆弧状的倒角，第四阳极连接部可以为沿着第一方向X延伸的条形状，第四阳极连接部通过第四十一过孔V41与第二十一连接电极73连接。
在示例性实施方式中，在B区域，第四阳极主体部在基底上的正投影与至少一条第一走线71在基底上的正投影至少部分交叠。
在示例性实施方式中，在C区域，第四阳极主体部在基底上的正投影与至少一条第二补偿线82在基底上的正投影至少部分交叠。
在示例性实施方式中，B区域中有f1条第一走线与第四阳极存在交叠，C区域中有f2条第二补偿线与第四阳极存在交叠，f1＝f2＝3。
在示例性实施方式中，B区域中有0条第一补偿线与第四阳极存在交叠，C区域中有0条虚设线与第四阳极存在交叠。
在示例性实施方式中，比较B区域和C区域中第四阳极90D在基底上的正投影可以看出，B区域中第四阳极90D与三条竖向的线(沿着第二方向Y延伸的第一走线71)有交叠，C区域中第四阳极90D与三条竖向的线(沿着第二方向Y延伸的第二补偿线82)有交叠，因而B区域和C区域中第四阳极90D下方的纵向金属线基本相同，可以保证B区域中第四阳极90D的平坦性与C区域中第四阳极90D的平坦性基本一致，不仅可以保证两个区域中第一绿色发光器件的发光性能基本上相同，而且可以避免因两个区域第四阳极存在高度差导致的熄屏水印等缺陷。
在示例性实施方式中，在第二方向Y上，与第四阳极主体部至少部分交叠的第二补偿线82具有第四延伸长度A4，第四阳极主体部具有第四阳极延伸长度B4，第四延伸长度A4可以大于或等于0.5*第四阳极延伸长度B4。
在示例性实施方式中，后续制备流程可以包括：先形成像素定义层图案，然后采用蒸镀或喷墨打印工艺形成有机发光层，然后在有机发光层上形成阴极，然后形成封装结构层，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。
从以上描述的显示基板的结构以及制备过程可以看出，本公开提供的显示基板，通过在第一走线所在的第一引线区设置第一补偿线和/或在第二走线所在的第二引线区设置第二补偿线，使得两个区域中阳极下方的横向金属线和纵向金属线基本相同，可以保证两个区域中阳极的平坦性基本一致，不仅可以保证两个区域中发光器件的发光性能基本上相同，可以避免大视角色偏，而且可以避免因两个区域阳极存在高度差导致的熄屏水印等缺陷，提高了显示基板的品质。本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，第一补偿线可以不与第一走线连接，第二补偿线可以不与虚设线连接。又如，第二引线区可以不设置虚设线，第二补偿线可以设置在第二走线上。再如，第一补偿线和第二补偿线的形状可以是折线，包括相互连接的沿着第一方向延伸的线段和沿着第二方向延伸的线段，或者第一补偿线和第二补偿线的形状可以是弧线等，本公开在此不做限定。
在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的其它显示装置中，如如量子点显示等，本公开在此不做限定。
图25为本公开示例性实施例一种边框区域的平面结构示意图，图26为本公开示例性实施例一种边框区域的剖面结构示意图，为图25中D-D向的剖面示意图。在平行于显示基板的平面内，显示基板可以包括显示区域100、 位于显示区域100第二方向Y一侧的绑定区域200以及位于显示区域100其它侧的边框区域300，边框区域300可以包括位于显示区域100第二方向Y的反方向一侧的端边框和位于显示区域100第一方向X两侧的侧边框。
如图25和图26所示，在示例性实施方式中，侧边框可以包括沿着远离显示区域100的方向依次设置的第一边框区310、电路区320、第二边框区330、裂缝坝区340和切割区350。第一边框区310可以包括第一低压电源线311和初始信号线312，电路区320可以包括栅极驱动电路(GOA)321，第二边框区330可以包括第二低压电源线331，裂缝坝区340可以包括多个裂缝坝，切割区350可以包括至少一个切割槽。
在示例性实施方式中，设置在第一边框区310的第一低压电源线311被配置为向显示区域中多个像素驱动电路输出低电平信号，初始信号线312被配置为向显示区域中多个像素驱动电路输出初始信号。第一低压电源线311的第一端与第二低压电源线331连接，第一低压电源线311的第二端沿着侧边框向着端边框方向延伸，并与端边框的低压电源连接线341连接。
在示例性实施方式中，栅极驱动电路被配置为向显示区域输出驱动信号。栅极驱动电路可以包括级联的多个移位寄存器，多个移位寄存器可以沿着第二方向Y依次设置，移位寄存器的输出信号线与显示区域中的扫描信号线和发光控制线连接，向显示区域的多个像素驱动电路输出扫描信号和发光控制信号。
在示例性实施方式中，设置在第二边框区330的第二低压电源线331可以与第一低压电源线311同层设置，且通过同一次图案化工艺同步形成。第二低压电源线331的第一端与绑定区域的低压电源线(VSS)连接，第一低压电源线311的第二端沿着侧边框向着端边框方向延伸，并与端边框的低压电源连接线340连接。在示例性实施方式中，第二边框区330还可以包括至少一个隔离坝，隔离坝被配置为对封装结构层中的有机材料层进行阻挡，并阻隔水汽进入显示区域。
在示例性实施方式中，设置在裂缝坝区340的多个裂缝被配置为在切割过程中减小显示区域的受力，截断裂纹向显示区域方向传递，避免影响显示区域的膜层结构。设置在切割区350的切割槽被配置为在显示基板的所有膜 层制备完成后，切割设备沿着切割槽进行切割。
在示例性实施方式中，显示区域100可以至少包括多条第一电源线62，第一电源线62的第一端与绑定区域的高压电源线(VDD)连接，第一电源线62的第二端向着端边框方向延伸，并与端边框的高压电源连接线351连接。
在示例性实施方式中，在垂直于显示基板的平面内，显示基板可以包括设置在基底101上的驱动电路层102和设置在驱动电路层102远离基底101一侧的发光结构层103。
在示例性实施方式中，驱动电路层102可以至少包括第二平坦层142、设置在第二平坦层上的第六导电层以及覆盖第六导电层的第三平坦层143，第六导电层可以包括第一低压电源线311、初始信号线312和第二低压电源线331，第三平坦层143上开设有暴露出第一低压电源线311的第一过孔。
在示例性实施方式中，发光结构层103可以至少包括阴极连接电极313、像素定义层302和阴极304，阴极连接电极313通过第一过孔与第一低压电源线311连接，像素定义层302上开设有暴露出阴极连接电极313的第二过孔，阴极304通过第二过孔与阴极连接电极313连接，因而实现了阴极304通过阴极连接电极313与第一低压电源线311的连接。
在示例性实施方式中，第一电源线62可以设置在第五导电层(SD2)中，第一低压电源线311、初始信号线312和第二低压电源线331可以设置在第六导电层(SD3)中，与显示区域的数据扇出线同层设置，且通过同一次图案化工艺同步形成。
在示例性实施方式中，阴极连接电极313可以设置在阳极导电层，与显示区域的第一阳极、第二阳极、第三阳极和第四阳极同层设置，且通过同一次图案化工艺同步形成。
一种显示基板中，显示区域中像素驱动电路所需的低电压从绑定区域的绑定焊盘引入，经过绑定区域后进入侧边框，通过侧边框的第二低压电源线输送给每个像素驱动电路。由于第二低压电源线存在一定的阻抗，电压信号传输存在压降，因此距离绑定区域较远的电源线的电压会低于距离绑定区域较近的电源线的电压，降低了显示区域的显示亮度均一性。本公开通过在侧 边框增加第一低压电源线，第一低压电源线与第二低压电源线连接，实现了并联结构的双低压电源线，有效减小了侧边框电源线的电阻，最大限度地减小了电压信号的压降，提高了显示区域显示亮度均一性，提高了显示品质。本公开通过将第一低压电源线设置在电路区的栅极驱动电路与显示区域之间，使得第一低压电源线可以作为屏蔽线，有效消除了显示区域中像素驱动电路与电路区中栅极驱动电路的相互干扰，提高了像素驱动电路和栅极驱动电路的工作可靠性。
一种显示基板中，显示区域中的阴极延伸到侧边框，通过阴极连接电极孔与第二低压电源线连接。本公开通过在侧边框设置第一低压电源线，第一低压电源线设置在电路区的栅极驱动电路与显示区域之间，因而显示区域中的阴极可以通过阴极连接电极与第一低压电源线连接。由于阴极与低压电源线的连接位置距离显示区域较近，不仅简化了制备工艺，提高了连接可靠性，而且可以进一步提高显示区域显示亮度均一性，提高了显示品质。
图27为本公开示例性实施例另一种边框区域的平面结构示意图，图28为本公开示例性实施例另一种边框区域的剖面结构示意图，为图27中E-E向的剖面示意图。本示例性实施例边框区域的结构与前述实施例边框区域的结构基本上相近，所不同的是，边框区域300中侧边框的设置有高压电源引线360。
如图27和图28所示，在示例性实施方式中，第一边框区310可以包括高压电源引线360和初始信号线312，高压电源引线360与绑定区域的高压电源线(VDD)连接，高压电源引线360被配置为与显示区域的多条虚设线连接。
在示例性实施方式中，高压电源引线可以与显示区域的虚设线同层设置，且通过同一次图案化工艺同步形成，即高压电源引线设置在第六导电层(SD3)中。
在示例性实施方式中，驱动电路层102可以至少包括第二平坦层142、设置在第二平坦层上的第六导电层以及覆盖第六导电层的第三平坦层143，第六导电层可以至少包括高压电源引线360、初始信号线312和第二低压电源线331，高压电源引线360与显示区域的多条虚设线连接，第三平坦层143 上开设有暴露出第二低压电源线331的第一过孔。
在示例性实施方式中，发光结构层103中的阴极连接电极313可以设置在阳极导电层，阴极连接电极313通过第一过孔与第二低压电源线331连接，像素定义层302上开设有暴露出阴极连接电极313的第二过孔，阴极304通过第二过孔与阴极连接电极313连接，因而实现了阴极304通过阴极连接电极313与第二低压电源线331的连接。
在示例性实施方式中，边框区域300中侧边框的第四导电层(SD1)还可以设置有辅助高压电源引线，高压电源引线360可以通过过孔与辅助高压电源引线搭接，形成SD1-SD3并联结构的高压电源引线，以减小高压电源引线的电阻。
在示例性实施方式中，由于显示区域的多条虚设线与边框区域的高压电源引线连接，因而显示区域可以不设置第三十三过孔，即在显示区域，虚设线不与第一电源线连接。
本公开还提供一种显示基板的制备方法，以制作上述实施例提供的显示基板。在示例性实施方式中，所述显示基板包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括第一走线区域和第二走线区域，所述第一走线区域设置有至少一条第一走线和至少一个发光器件，所述第二走线区域设置有至少一条第二走线和至少一个发光器件，所述发光器件至少包括阳极；所述第一走线的第一端与所述绑定区域的绑定引出线连接，所述第一走线的第二端沿着第二方向延伸后与所述第二走线的第一端连接，所述第二走线的第二端沿着第一方向延伸后，与所述显示区域的数据信号线连接，所述第一方向与所述第二方向交叉；所述制备方法可以包括：
在所述第一走线区域形成至少一条沿着所述第一方向延伸的第一补偿线，和/或，在所述第二走线区域形成至少一条沿着所述第二方向延伸的第二补偿线；
在所述第一走线区域和第二走线区域形成所述阳极，至少一个阳极在所述显示基板平面内的正投影与所述第一补偿线在所述显示基板平面内的正投影至少部分交叠，和/或，至少一个阳极在所述显示基板平面内的正投影与所 述第二补偿线在所述显示基板平面内的正投影至少部分交叠。
本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (23)
- 一种显示基板，包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括第一走线区域和第二走线区域，所述第一走线区域设置有至少一条第一走线和至少一个发光器件，所述第二走线区域设置有至少一条第二走线和至少一个发光器件，所述发光器件至少包括阳极；所述第一走线的第一端与所述绑定区域的绑定引出线连接，所述第一走线的第二端沿着第二方向延伸后与所述第二走线的第一端连接，所述第二走线的第二端沿着第一方向延伸后，与所述显示区域的数据信号线连接，所述第一方向与所述第二方向交叉；所述第一走线区域还包括至少一条沿着所述第一方向延伸的第一补偿线，至少一个阳极在所述显示基板平面内的正投影与所述第一补偿线在所述显示基板平面内的正投影至少部分交叠，和/或，所述第二走线区域还包括至少一条沿着所述第二方向延伸的第二补偿线，至少一个阳极在所述显示基板平面内的正投影与所述第二补偿线在所述显示基板平面内的正投影至少部分交叠。
- 根据权利要求1所述的显示基板，其中，至少一个阳极在所述显示基板平面内的正投影与所述第一走线在所述显示基板平面内的正投影至少部分交叠。
- 根据权利要求2所述的显示基板，其中，在所述第一走线区，至少一个阳极在所述显示基板平面内的正投影与A1条第一走线在所述显示基板平面内的正投影至少部分交叠，在所述第二走线区域，至少一个阳极在所述显示基板平面内的正投影与A2条第二补偿线在所述显示基板平面内的正投影至少部分交叠，A1＝A2。
- 根据权利要求1所述的显示基板，其中，所述第二走线区域还包括至少一条虚设线，所述虚设线沿着所述第一方向延伸，且位于邻近的第二走线之间；至少一个阳极在所述显示基板平面内的正投影与所述虚设线在所述显示基板平面内的正投影至少部分交叠。
- 根据权利要求4所述的显示基板，其中，在所述第一走线区，至少一个阳极在所述显示基板平面内的正投影与B1条第一补偿线在所述显示基板 平面内的正投影至少部分交叠，在所述第二走线区域，至少一个阳极在所述显示基板平面内的正投影与B2条虚设线在所述显示基板平面内的正投影至少部分交叠，B1＝B2。
- 根据权利要求4所述的显示基板，其中，所述第二补偿线的第一端与所述虚设线连接，所述第二补偿线的第二端沿着所述第二方向向着远离所述虚设线的方向延伸。
- 根据权利要求1所述的显示基板，其中，所述第一走线与所述第二补偿线的电位不同。
- 根据权利要求1所述的显示基板，其中，所述第二走线包括走线主体部和转接部，所述走线主体部的第一端与所述第一走线的第二端连接，所述走线主体部沿着所述第一方向延伸，所述转接部的第一端与所述走线主体部连接，所述转接部的第二端通过引线过孔与所述数据信号线连接。
- 根据权利要求8所述的显示基板，其中，所述转接部位于相邻的所述第二补偿线之间。
- 根据权利要求8所述的显示基板，其中，至少一个阳极在所述显示基板平面内的正投影与所述引线过孔在所述显示基板平面内的正投影没有交叠。
- 根据权利要求8所述的显示基板，其中，至少一个阳极通过阳极过孔与阳极连接电极连接，所述阳极连接电极位于所述走线主体部所述第二方向的一侧，所述转接部位于所述走线主体部所述第二方向的反方向的一侧。
- 根据权利要求11所述的显示基板，其中，所述阳极过孔位于所述走线主体部所述第二方向的一侧，所述引线过孔位于所述走线主体部所述第二方向的反方向的一侧。
- 根据权利要求11所述的显示基板，其中，至少一个阳极包括相互连接的阳极主体部和阳极连接部，所述阳极连接部通过所述阳极过孔与所述阳极连接电极连接；在所述第二方向上，所述第二补偿线具有延伸长度，所述阳极主体部具有阳极延伸长度，所述延伸长度大于或等于0.5*阳极延伸长度。
- 根据权利要求4所述的显示基板，其中，所述显示区域还包括第一电源线，至少一条虚设线通过电源过孔与所述第一电源线连接。
- 根据权利要求14所述的显示基板，其中，至少一个阳极在所述显示基板平面内的正投影与所述电源过孔在所述显示基板平面内的正投影没有交叠。
- 根据权利要求1至15任一项所述的显示基板，其中，在垂直于所述显示基板的平面内，所述显示基板包括设置在基底上的驱动电路层和设置在所述驱动电路层远离所述基底一侧的发光结构层；所述驱动电路层包括多个导电层，所述数据信号线与所述第一走线和第二走线设置在不同的导电层中，所述第二走线通过过孔与所述数据信号线连接。
- 根据权利要求16所述的显示基板，其中，所述第一走线、第二走线、第一补偿线和第二补偿线同层设置。
- 根据权利要求16所述的显示基板，其中，所述多个导电层至少包括第一导电层、第二导电层、第三导电层、第四导电层、第五导电层和第六导电层；所述数据信号线设置在所述第五导电层中，所述第一走线、第二走线、第一补偿线和第二补偿线设置在所述第六导电层中。
- 根据权利要求1至15任一项所述的显示基板，其中，所述显示基板还包括位于所述显示区域其它侧的边框区域，所述边框区域至少包括沿着远离所述显示区域的方向依次设置的第一边框区、电路区和第二边框区；所述第一边框区设置有第一低压电源线或者高压电源引线，所述电路区设置有栅极驱动电路，所述第二边框区设置有第二低压电源线，所述第一低压电源线与所述第二低压电源线连接。
- 根据权利要求19所述的显示基板，其中，在垂直于所述显示基板的平面内，所述显示基板包括设置在基底上的驱动电路层和设置在所述驱动电路层远离所述基底一侧的发光结构层；所述驱动电路层至少包括第二平坦层、设置在所述第二平坦层远离所述基底一侧的第一低压电源线以及设置在所述第一低压电源线远离所述基底一侧的第三平坦层，在所述第一边框区，所述第三平坦层上设置有暴露出所述第一低压电源线的第一过孔；所述发光 结构层至少包括阴极连接电极、像素定义层和阴极，所述阴极连接电极通过所述第一过孔与所述第一低压电源线连接，所述像素定义层上设置有暴露出所述阴极连接电极的第二过孔，所述阴极通过所述第二过孔与所述阴极连接电极连接。
- 根据权利要求19所述的显示基板，其中，在垂直于所述显示基板的平面内，所述显示基板包括设置在基底上的驱动电路层和设置在所述驱动电路层远离所述基底一侧的发光结构层；所述驱动电路层至少包括第二平坦层、设置在所述第二平坦层远离所述基底一侧的高压电源引线以及设置在所述高压电源引线远离所述基底一侧的第三平坦层，所述高压电源引线与所述显示区域的虚设线连接；在所述第二边框区所述第三平坦层上设置有暴露出所述第二低压电源线的第一过孔；所述发光结构层至少包括阴极连接电极、像素定义层和阴极，所述阴极连接电极通过所述第一过孔与所述第二低压电源线连接，所述像素定义层上设置有暴露出所述阴极连接电极的第二过孔，所述阴极通过所述第二过孔与所述阴极连接电极连接。
- 一种显示装置，包括如权利要求1至21任一项所述的显示基板。
- 一种显示基板的制备方法，所述显示基板包括显示区域和位于所述显示区域一侧的绑定区域，所述显示区域至少包括第一走线区域和第二走线区域，所述第一走线区域设置有至少一条第一走线和至少一个发光器件，所述第二走线区域设置有至少一条第二走线和至少一个发光器件，所述发光器件至少包括阳极；所述第一走线的第一端与所述绑定区域的绑定引出线连接，所述第一走线的第二端沿着第二方向延伸后与所述第二走线的第一端连接，所述第二走线的第二端沿着第一方向延伸后，与所述显示区域的数据信号线连接，所述第一方向与所述第二方向交叉；所述制备方法包括：在所述第一走线区域形成至少一条沿着所述第一方向延伸的第一补偿线，和/或，在所述第二走线区域形成至少一条沿着所述第二方向延伸的第二补偿线；在所述第一走线区域和第二走线区域形成所述阳极，至少一个阳极在所述显示基板平面内的正投影与所述第一补偿线在所述显示基板平面内的正投影至少部分交叠，和/或，至少一个阳极在所述显示基板平面内的正投影与所 述第二补偿线在所述显示基板平面内的正投影至少部分交叠。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/077314 WO2023159353A1 (zh) | 2022-02-22 | 2022-02-22 | 显示基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116965176A true CN116965176A (zh) | 2023-10-27 |
Family
ID=87764316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280000246.1A Pending CN116965176A (zh) | 2022-02-22 | 2022-02-22 | 显示基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116965176A (zh) |
| WO (1) | WO2023159353A1 (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102420115B1 (ko) * | 2015-05-22 | 2022-07-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN107633812B (zh) * | 2017-10-30 | 2019-12-10 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN109449169B (zh) * | 2018-12-06 | 2021-04-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| KR20210061484A (ko) * | 2019-11-19 | 2021-05-28 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN111326560B (zh) * | 2020-01-23 | 2023-08-22 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN111681549B (zh) * | 2020-06-16 | 2022-03-18 | 昆山国显光电有限公司 | 阵列基板和显示面板 |
| CN113097263B (zh) * | 2021-03-25 | 2024-05-24 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN113517327B (zh) * | 2021-06-29 | 2024-02-09 | 武汉天马微电子有限公司 | 显示面板、显示装置及显示方法 |
-
2022
- 2022-02-22 WO PCT/CN2022/077314 patent/WO2023159353A1/zh active Application Filing
- 2022-02-22 CN CN202280000246.1A patent/CN116965176A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023159353A1 (zh) | 2023-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114784082B (zh) | 显示基板和显示装置 | |
| CN114730538B (zh) | 显示基板及其制备方法、显示装置 | |
| CN115004376B (zh) | 显示基板及显示装置 | |
| CN115000147B (zh) | 显示基板及其制备方法、显示装置 | |
| CN117156907A (zh) | 显示基板和显示装置 | |
| CN115398641B (zh) | 显示基板及其制备方法、显示装置 | |
| CN115398639B (zh) | 显示基板及其制备方法、显示装置 | |
| CN116965176A (zh) | 显示基板及其制备方法、显示装置 | |
| CN115004375B (zh) | 显示基板及其制备方法、显示装置 | |
| CN115835701B (zh) | 显示基板及其制备方法、显示装置 | |
| CN221057129U (zh) | 显示基板和显示装置 | |
| WO2023206462A1 (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023184352A1 (zh) | 显示基板及显示装置 | |
| WO2023159511A1 (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023060581A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN117501850A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117296476A (zh) | 显示基板及其制备方法、显示装置 | |
| CN118140612A (zh) | 显示基板和显示装置 | |
| CN118076990A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116704882A (zh) | 显示基板及其制备方法、显示装置 | |
| CN117652231A (zh) | 显示基板和显示装置 | |
| CN117918029A (zh) | 显示基板及其驱动方法、显示装置 | |
| CN118020401A (zh) | 显示基板、显示装置 | |
| CN117480609A (zh) | 显示基板及其制备方法、显示装置 | |
| CN116613175A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |