CN117652231A - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
CN117652231A
CN117652231A CN202280002081.1A CN202280002081A CN117652231A CN 117652231 A CN117652231 A CN 117652231A CN 202280002081 A CN202280002081 A CN 202280002081A CN 117652231 A CN117652231 A CN 117652231A
Authority
CN
China
Prior art keywords
connection
region
line
electrode
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280002081.1A
Other languages
English (en)
Inventor
王铸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117652231A publication Critical patent/CN117652231A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示基板和显示装置。显示基板包括设置在基底(101)上的驱动结构层(102)，驱动结构层(102)包括多个电路单元、多条数据信号线(60)、多条第一连接线(70)和多条第二连接线(80)；在垂直于显示基板的平面上，驱动结构层(102)包括在基底(101)上依次设置的多个导电层，数据信号线(60)、第一连接线(70)和第二连接线(80)设置在不同的导电层中，沿着第二方向(Y)延伸的第二连接线(80)与沿着第一方向(X)延伸的第一连接线(70)连接，沿着第一方向(X)延伸的第一连接线(70)与沿着第二方向延伸的数据信号线(60)连接。

Description

显示基板和显示装置 技术领域
本文涉及但不限于显示技术领域，具体涉及一种显示基板和显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
一方面，本公开提供了一种显示基板，包括显示区域，所述显示区域包括设置在基底上的驱动结构层，所述驱动结构层至少包括构成多个单元行和多个单元列的多个电路单元、多条数据信号线、多条第一连接线和多条第二连接线，所述电路单元包括像素驱动电路，所述数据信号线被配置为向所述像素驱动电路提供数据信号；在垂直于显示基板的平面上，所述驱动结构层包括在基底上依次设置的多个导电层，所述数据信号线、第一连接线和第二连接线设置在不同的导电层中，沿着第二方向延伸的所述第二连接线与沿着第一方向延伸的所述第一连接线连接，沿着第一方向延伸的所述第一连接线与沿着第二方向延伸的所述数据信号线连接，所述第一方向和所述第二方向交叉。
在示例性实施方式中，所述多个导电层包括沿着远离基底方向依次设置的第一源漏金属层、第二源漏金属层和第三源漏金属层，所述第一源漏金属 层至少包括所述第一连接线，所述第二源漏金属层至少包括所述数据信号线，所述第三源漏金属层至少包括所述第二连接线。
在示例性实施方式中，所述像素驱动电路至少包括数据写入晶体管，所述第一源漏金属层还包括所述数据写入晶体管的第一极；至少一个电路单元中，所述第一连接线与所述数据写入晶体管的第一极连接，所述数据信号线通过过孔与所述数据写入晶体管的第一极连接。
在示例性实施方式中，至少一个电路单元中，所述第一源漏金属层还包括数据连接块，所述数据连接块的第一端与所述第一连接线连接，所述数据连接块的第二端与所述数据写入晶体管的第一极连接。
在示例性实施方式中，至少一个电路单元中，所述第二源漏金属层还包括层间虚设连接块，所述层间虚设连接块通过过孔与所述第一连接线连接，所述第三源漏金属层还包括虚设电极，所述虚设电极通过过孔与所述层间虚设连接块连接。
在示例性实施方式中，所述第二源漏金属层还包括层间数据连接块，所述层间数据连接块通过过孔与所述第一连接线连接，所述第二连接线通过过孔与所述层间数据连接块连接。
在示例性实施方式中，至少一个电路单元中，所述第三源漏金属层还包括数据连接电极，所述数据连接电极与所述第二连接线连接，所述数据连接电极通过过孔与所述层间数据连接块连接。
在示例性实施方式中，至少一个单元行中设置有沿着所述第一方向依次设置的两条第一连接线，两条第一连接线之间设置有第一断口，多个单元行的多个第一断口位于同一电路列中。
在示例性实施方式中，所述显示区域还包括多条沿着所述第一方向延伸的第一电源走线和多条沿着所述第二方向延伸的第二电源走线，所述第一电源走线和第二电源走线设置在不同的导电层中，所述第一电源走线与所述第二电源走线连接。
在示例性实施方式中，所述多个导电层包括沿着远离基底方向依次设置的第一源漏金属层、第二源漏金属层和第三源漏金属层，所述第一源漏金属 层至少包括所述第一电源走线，所述第三源漏金属层至少包括所述第二电源走线。
在示例性实施方式中，至少一个电路单元中，所述第二源漏金属层还包括层间电极连接块，所述层间电极连接块通过过孔与所述第一电源走线连接，所述第二电源走线通过过孔与所述层间电极连接块连接。
在示例性实施方式中，至少一个电路单元中，所述第三源漏金属层还包括电源连接电极，所述电源连接电极与所述第二电源走线连接，所述电源连接电极通过过孔与所述层间电极连接块连接。
在示例性实施方式中，所述第二电源走线和所述第二连接线同层设置，至少一个单元列中设置有沿着所述第二方向依次设置第二连接线和第二电源走线，所述第二连接线和所述第二电源走线之间设置有第二断口，多个单元列的多个第二断口位于同一电路行中。
在示例性实施方式中，所述显示基板还包括位于所述显示区域所述第二方向一侧的绑定区域和位于所述显示区域其它侧的边框区域，所述绑定区域设置有绑定电源引线，所述边框区域设置有边框电源引线，所述绑定电源引线和边框电源引线被配置为持续提供低电压信号，所述第一电源走线和所述第二电源走线分别与所述绑定电源引线和边框电源引线连接。
在示例性实施方式中，所述像素驱动电路至少包括存储电容和多个晶体管，所述多个导电层包括沿着远离基底方向依次设置的半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、第二源漏金属层和第三源漏金属层，所述半导体层至少包括多个晶体管的有源层，所述第一栅金属层至少包括多个晶体管的栅电极和存储电容的第一极板，所述第二栅金属层至少包括存储电容的第二极板，所述第一源漏金属层至少包括所述第一连接线，所述第二源漏金属层至少包括所述数据信号线，所述第三源漏金属层至少包括所述第二连接线。
在示例性实施方式中，所述第一源漏金属层还包括沿着所述第一方向延伸的第一电源走线，所述第三源漏金属层还包括沿着所述第二方向延伸的第二电源走线，所述第一电源走线与所述第二电源走线连接。
另一方面，本公开还提供了一种显示装置，包括前述的显示基板以及固定设置在所述显示基板上的驱动芯片，所述第二连接线与所述驱动芯片电连接。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为一种显示装置的结构示意图；
图2为一种显示基板的结构示意图；
图3为一种显示基板中显示区域的平面结构示意图；
图4为一种显示基板中显示区域的剖面结构示意图；
图5为一种像素驱动电路的等效电路示意图；
图6为本公开示例性实施例一种显示基板的平面结构示意图；
图7为本公开示例性实施例一种数据连接线的排布示意图；
图8为本公开示例性实施例另一种显示基板的平面结构示意图；
图9为本公开示例性实施例一种电源走线的排布示意图；
图10A至图10C为本公开示例性实施例一种电路单元的结构示意图；
图11为本公开显示基板形成半导体层图案后的示意图；
图12A和图12B为本公开显示基板形成第一导电层图案后的示意图；
图13A和图13B为本公开显示基板形成第二导电层图案后的示意图；
图14为本公开显示基板形成第四绝缘层图案后的示意图；
图15A至图15F为本公开显示基板形成第三导电层图案后的示意图；
图16A至图16C为本公开显示基板形成第一平坦层图案后的示意图；
图17A至图17F为本公开显示基板形成第四导电层图案后的示意图；
图18A至图18C为本公开显示基板形成第二平坦层图案后的示意图；
图19A至图19F为本公开显示基板形成第五导电层图案后的示意图；
图20至图22为本公开实施例另一种显示基板的平面结构示意图。
附图标记说明:
11—第一有源层； 12—第二有源层； 13—第三有源层；
14—第四有源层； 15—第五有源层； 16—第六有源层；
17—第七有源层； 21—第一扫描信号线； 22—第二扫描信号线；
23—发光控制线； 24—第一极板； 31—初始信号线；
32—第二极板； 33—极板连接线； 34—屏蔽电极；
35—开口； 41—第一连接电极； 42—第二连接电极；
43—第三连接电极； 44—第四连接电极； 45—第五连接电极；
46—第六连接电极； 47—数据连接块； 51—第一电源线；
52—第一阳极连接电极； 53—第二阳极连接电极； 60—数据信号线；
70—第一连接线； 71—第一连接块； 72—第二连接块；
73—第三连接块； 74—层间虚设连接块； 75—层间数据连接块；
76—层间电极连接块； 80—第二连接线； 81—虚设电极；
82—数据连接电极； 83—电源连接电极； 91—第一电源走线；
92—第二电源走线； 100—显示区域； 101—基底；
102—驱动结构层； 103—发光结构层； 104—封装结构层；
110—第一区域； 120—第二区域； 130—第三区域；
200—绑定区域； 201—引线区； 210—引出线；
300—边框区域； 301—阳极； 302—像素定义层；
303—有机发光层； 304—阴极； 401—第一封装层；
402—第二封装层； 403—第三封装层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图 对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流 过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包 括电路单元和与电路单元连接的发光器件，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、发光信号线和数据信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij被配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AA)。在示例性实施方式中，显示基板可以采用柔性基板，因而显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。
在示例性实施方式中，绑定区域200可以包括沿着远离显示区域方向依 次设置的扇出区、弯折区、驱动芯片区和绑定引脚区，扇出区连接到显示区域100，至少包括数据扇出线，多条数据扇出线被配置为以扇出走线方式连接显示区域的数据信号线。弯折区连接到扇出区，可以包括设置有凹槽的复合绝缘层，被配置为使绑定区域弯折到显示区域的背面。驱动芯片区可以包括驱动芯片(Integrated Circuit，简称IC)，驱动芯片被配置为与多条数据扇出线连接。绑定引脚区可以包括绑定焊盘(Bonding Pad)，绑定焊盘被配置为与外部的柔性线路板(Flexible Printed Circuit，简称FPC)绑定连接。
在示例性实施方式中，边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区连接到显示区域100，可以至少包括栅极驱动电路，栅极驱动电路与显示区域100中像素驱动电路的第一扫描线、第二扫描线和发光控制线连接。电源线区连接到电路区，可以至少包括边框电源引线，边框电源引线沿着平行于显示区域边缘的方向延伸，与显示区域100中的阴极连接。裂缝坝区连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽被配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。
在示例性实施方式中，绑定区域200中的扇出区和边框区域300中的电源线区可以设置有第一隔离坝和第二隔离坝，第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸，形成环绕显示区域100的环形结构，显示区域边缘是显示区域绑定区域或者边框区域一侧的边缘。
图3为一种显示基板中显示区域的平面结构示意图。如图3所示，显示基板可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3和第四子像素P4。每个子像素可以包括发光器件，发光器件与对应电路单元的像素驱动电路连接，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3和第四子像素P4可以是出射绿色光线的绿色子像素(G)。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，四个子像素可以采用钻石形(Diamond)方式排列，形成RGBG像素排布。在其它示例性实施例中，四个子像素可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。
在示例性实施方式中，像素单元可以包括三个子像素，三个子像素可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。
图4为一种显示基板中显示区域的剖面结构示意图，示意了显示区域中四个子像素的结构。如图4所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动结构层102、设置在驱动结构层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。
在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。驱动结构层102可以包括多个电路单元，电路单元可以包括由多个晶体管和存储电容构成的像素驱动电路。发光结构层1032可以包括多个子像素，子像素可以至少包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301与像素驱动电路连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。
在示例性实施方式中，有机发光层可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性 实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是各自连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是相互隔离的。
图5为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图5所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与7条信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。
在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。
第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。
第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。
第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接， 第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。
第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供的低电压信号，第一电源线VDD的信号为持续提供的高电平信号。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实 现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，即LTPS+Oxide(简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
在示例性实施方式中，以第一晶体管T1到第七晶体管T7均为P型晶体管为例，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电压信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电压信号，使第一晶体管T1和第七晶体管T7导通，初始信号线INIT的初始电压通过第一晶体管T1提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压，初始信号线INIT的初始电压通过第七晶体管T7提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电压信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电压，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电压信号使第二晶体管T2和第四晶体管T4导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D 输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线E的信号为低电压信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电压信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vd-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth) 2＝K*[(Vdd-Vd+|Vth|)-Vth] 2＝K*[Vdd-Vd] 2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
随着OLED显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计在OLED显示产品设计中越来越受到重视。一种显示基板中，绑定区域通常包括沿着远离显示区域的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。由于绑定区域的宽度小于显示区域的宽度，绑定区域中驱动芯片和绑定焊盘的信号线需要通过扇出区以扇出(Fanout)走线方式才能引入到较宽的显示区域，显示区域与绑定区域的宽度差距越大，扇形区中斜向扇出线越多，驱动芯片区与显示区域之间的距离就越大，因而扇形区占用空间较大，导致下边框的窄化设计难度较大，下边框一直维持在2.0mm左右。另一种显示基板中，边框区域通常设置边框电源引线，边框电源引线被配置为持续提供传输低电压电源信号，为了减小低电压电源信号的压降，边框电源引线的宽度较大，导致显示装置左右边框的宽度较大。
图6为本公开示例性实施例一种显示基板的平面结构示意图。在垂直于显示基板的平面上，显示基板可以包括设置在基底上的驱动结构层、设置在驱动结构层远离基底一侧的发光结构层以及设置在发光结构层远离基底一侧的封装结构层。如图6所示，在平行于显示基板的平面上，显示基板可以至少包括显示区域100、位于显示区域100第二方向Y一侧的绑定区域200和位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100的驱动结构层可以包括构成多个单元行和多个单元列的多个电路单元，至少一个电路单元可以包括像素驱动电路，像素驱动电路被配置为向所连接的发光器件输出相应的电流。显示区域100的发光结构层可以包括构成像素阵列的多个子像素，至少一个子像素可以包括发光器件，发光器件与对应电路单元的像素驱动电路连接，发光器件被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，本公开中所说的电路单元，是指按照像素驱动电路划分的区域，本公开中所说的子像素，是指按照发光器件划分的区域。在示例性实施方式中，子像素在基底上正投影的位置和形状与电路单元在基底上正投影的位置和形状可以是对应的，或者，子像素在基底上正投影的位置和形状与电路单元在基底上正投影的位置和形状可以是不对应的。
在示例性实施方式中，沿着第一方向X依次设置的多个电路单元可以称为单元行，沿着第二方向Y依次设置的多个电路单元可以称为单元列，多个单元行和多个单元列构成阵列排布的电路单元阵列，第一方向X与第二方向Y交叉。
在示例性实施方式中，显示区域100的驱动结构层还可以包括多条数据信号线60、多条第一连接线70和多条第二连接线80。数据信号线60分别与一个单元列中的多个像素驱动电路连接，数据信号线60被配置为向所连接的像素驱动电路提供数据信号。多条第一连接线70与多条数据信号线60对应连接，多条第二连接线80与多条第一连接线70对应连接，第一连接线70和第二连接线80构成数据连接线，数据连接线被配置为使数据信号线60与绑定区域200中的引出线210连接。
在示例性实施方式中，绑定区域200可以包括沿着远离显示区域方向依 次设置的引线区201、弯折区、驱动芯片区和绑定引脚区，引线区201连接到显示区域100，弯折区连接到引线区201。引线区201可以设置多条引出线210，多条引出线210可以沿着远离显示区域的方向延伸，多条引出线210的第一端与显示区域100中的多条第二连接线80对应连接，多条引出线210的第二端沿着第二方向Y延伸并跨过弯折区后，与驱动芯片区的驱动芯片连接，使得驱动芯片通过引出线210、第二连接线80和第一连接线70与数据信号线60连接，将驱动芯片提供的数据信号施加到数据信号线60。由于第一连接线70和第二连接线80设置在显示区域，因而可以有效减小引线区第二方向Y的长度，大大缩减下边框宽度，提高了屏占比，有利于实现全面屏显示。
在示例性实施方式中，第一连接线70的形状可以为沿着第一方向X延伸的线形状，第二连接线80的形状可以为沿着第二方向Y延伸的线形状，数据信号线60的形状可以为沿着第二方向Y延伸的线形状。
在示例性实施方式中，第一连接线70可以设置成与数据信号线60垂直，第二连接线80可以设置成与数据信号线60平行。
本公开中，A沿着B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿着B方向伸展，且主要部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。以下描述中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。在示例性实施方式中，第二方向Y可以是从显示区域指向绑定区域的方向，第二方向Y的反方向可以是从绑定区域指向显示区域的方向。
在示例性实施方式中，显示区域100可以具有中心线O，显示区域100中的多条数据信号线60、多条第一连接线70、多条第二连接线80和引线区201中的多条引出线210可以相对于中心线O对称设置，中心线O可以为平分显示区域100的多个单元列并沿着第二方向Y延伸的直线。
在示例性实施方式中，多条第二连接线80可以设置在显示区域100第一方向X的中部区域，即多条第二连接线80可以位于显示区域100靠近中心线O的区域。或者，多条第二连接线80可以分别设置在左侧区域和右侧区域的中部区域，对于中心线O左侧的左侧区域，一半数量的第二连接线80 可以设置在左侧区域的中部区域，对于中心线O右侧的右侧区域，一半数量的第二连接线80可以设置在右侧区域的中部区域，本公开在此不做限定。
在示例性实施方式中，在第一方向X上相邻的两条数据信号线60之间，可以设置2条第二连接线80，即一个单元列可以设置2条第二连接线80。这样，对于具有N个单元列的显示基板，多条第二连接线80只需要占用N/2个单元列，即可实现数据信号的接入。
在一些可能的示例性实施方式中，在第一方向X上相邻的两条数据信号线60之间可以设置1条、3条或者多条第二连接线80，本公开在此不做限定。
在示例性实施方式中，驱动结构层可以包括多个导电层，数据信号线60、第一连接线70和第二连接线80可以设置在不同的导电层中，第一连接线70可以通过第一连接孔与数据信号线60连接，第二连接线80可以通过第二连接孔与第一连接线70连接。
在示例性实施方式中，引出线210与第二连接线80可以直接连接，或者可以通过过孔连接，本公开在此不做限定。
图7为本公开示例性实施例一种数据连接线的排布示意图，为图6中C1区域的放大图。如图7所示，在示例性实施方式中，多条数据信号线可以包括数据信号线60-1至数据信号线60-4，多条第一连接线可以包括第一连接线70-1至第一连接线70-4，多条第二连接线可以包括第二连接线80-1至第二连接线80-4，引线区201的多条引出线可以包括引出线210-1至引出线210-4。
在示例性实施方式中，数据信号线60-1至数据信号线60-4的形状为沿着第二方向Y延伸的线形状，可以沿着第一方向X按照编号从小到大顺序设置。第一连接线70-1至第一连接线70-4的形状为沿着第一方向X延伸的线形状，可以沿着第二方向Y按照编号从大到小顺序设置。第二连接线80-1至第二连接线80-4的形状为沿着第二方向Y延伸的线形状，可以沿着第一方向X按照编号从小到大顺序设置。引出线210-1至引出线210-4的形状为沿着第二方向Y延伸的线形状，可以沿着第一方向X按照编号从小到大顺序设置，因而驱动芯片的数据输出引脚可以为正序设计，实现负载无突变的数据信号输出，提高显示品质。
在示例性实施方式中，第一连接线70-1通过第一连接孔K1与数据信号 线60-1连接，第二连接线80-1通过第二连接孔K2与第一连接线70-1连接，第二连接线80-1与绑定区域的引出线210-1连接，因而实现了引出线210-1通过第二连接线80-1和第一连接线70-1与数据信号线60-1连接。第一连接线70-2通过第一连接孔K1与数据信号线60-2连接，第二连接线80-2通过第二连接孔K2与第一连接线70-2连接，第二连接线80-2与绑定区域的引出线210-2连接，因而实现了引出线210-2通过第二连接线80-2和第一连接线70-2与数据信号线60-2连接。第一连接线70-3通过第一连接孔K1与第三数据信号线60-3连接，第二连接线80-3通过第二连接孔K2与第一连接线70-3连接，第二连接线80-3与绑定区域的引出线210-3连接，因而实现了引出线210-3通过第二连接线80-3和第一连接线70-3与第三数据信号线60-3连接。第一连接线70-4通过第一连接孔K1与数据信号线60-4连接，第二连接线80-4通过第二连接孔K2与第一连接线70-4连接，第二连接线80-4与绑定区域的引出线210-4连接，因而实现了引出线210-4通过第二连接线80-4和第一连接线70-4与数据信号线60-4连接。
在示例性实施方式中，第一连接线与数据信号线对应连接的多个第一连接孔K1与显示区域边缘B的距离可以不同。例如，第一连接线70-2与数据信号线60-2连接的第一连接孔K1与显示区域边缘B的距离可以大于第一连接线70-1与数据信号线60-1连接的第一连接孔K1与显示区域边缘B的距离。在示例性实施方式中，显示区域边缘B可以是显示区域靠近绑定区域一侧的边缘。
在示例性实施方式中，第二连接线与第一连接线对应连接的多个第二连接孔K2与显示区域边缘B的距离可以不同。例如，第二连接线80-2与第一连接线70-2连接的第二连接孔K2与显示区域边缘B的距离可以大于第二连接线80-1与第一连接线70-1连接的第二连接孔K2与显示区域边缘B的距离。
在示例性实施方式中，在第二方向Y上相邻第一连接线70之间的间距可以相同或者可以不同，在第一方向X上相邻第二连接线80之间的间距可以相同或者可以不同，本公开在此不做限定。
本公开通过在显示区域内设置数据连接线，使得绑定区域的引出线通过 数据连接线与数据信号线连接，使得引线区中不需要设置扇形状的斜线，有效减小了引线区的长度，大大缩减了下边框宽度，提高了屏占比，有利于实现全面屏显示。
图8为本公开示例性实施例另一种显示基板的平面结构示意图。如图8所示，显示区域100的驱动结构层可以包括组成电路单元阵列的多个电路单元、多条数据信号线60、多条第一连接线70、多条第二连接线80和网状连通结构的电源走线，多个电路单元、多条数据信号线60、多条第一连接线70和多条第二连接线80的布局和结构与前述图6所示布局和结构基本上相同。
在示例性实施方式中，电源走线可以包括多条沿着第一方向X延伸的第一电源走线91和多条沿着第二方向Y延伸的第二电源走线92，多条第一电源走线91可以沿着第二方向Y依次设置，多条第二电源走线92可以沿着第一方向X依次设置。
在示例性实施方式中，至少一条第二电源走线92可以与至少一条第一电源走线91连接，使得多条第一电源走线91和多条第二电源走线92构成网状连通结构的电源走线。
在示例性实施方式中，在第一方向X上相邻的两条数据信号线60之间，可以设置有2条第二电源走线92。
在示例性实施方式中，第一电源走线91和第一连接线70可以同层设置，且通过同一次图案化工艺同步形成，第二电源走线92和第二连接线80可以同层设置，且通过同一次图案化工艺同步形成。
在示例性实施方式中，多条第一连接线70可以设置在显示区域100第二方向Y靠近绑定区域一侧的区域，多条第一电源走线91可以设置在显示区域100第二方向Y远离绑定区域一侧的区域。
在示例性实施方式中，多条第二连接线80可以设置在显示区域100第二方向Y靠近绑定区域一侧的中部区域，多条第二电源走线92可以设置在显示区域100第一方向X的两侧区域，以及设置在显示区域100第二方向Y远离绑定区域一侧的区域。
在示例性实施方式中，网状连通结构的电源走线可以为持续提供低电压 信号的走线。例如，电源走线可以为第二电源线VSS。
在示例性实施方式中，绑定区域200可以设置有绑定电源引线，边框区域300可以设置有边框电源引线，电源走线分别与绑定电源引线和边框电源引线连接。
在示例性实施方式中，多条沿着第一方向X延伸的第一电源走线91的一端或者两端可以与边框区域300的边框电源引线连接，多条沿着第二方向Y延伸的第二电源走线92的一端可以与绑定电源引线连接，另一端可以与边框电源引线连接。
在示例性实施方式中，绑定区域200的绑定电源引线和边框区域300的边框电源引线可以为相互连接的一体结构。
在示例性实施方式中，至少一个单元行中，设置有沿着第一方向X依次设置的两条第一连接线，位于中心线O两侧的第一连接线70之间可以设置有第一断口DF1，第一断口DF1被配置为实现中心线O两侧的第一连接线70之间的绝缘。位于中心线O左侧的多条第一连接线70被配置为与位于中心线O左侧的多条第二连接线80对应连接，位于中心线O右侧的第一连接线70被配置为与位于中心线O右侧的多条第二连接线80对应连接。
在示例性实施方式中，显示区域中的多个第一断口DF1可以位于沿着第二方向Y延伸的直线上，即多个单元行的多个第一断口DF1可以位于同一电路列中。
在示例性实施方式中，由于数据连接线设置在显示区域中的部分区域，且数据连接线包括沿着第一方向X延伸的第一连接线和沿着第二方向Y延伸的第二连接线，因而可以按照有无数据连接线，将显示区域划分为走线区域和正常区域，可以按照数据连接线的延伸方向作为划分依据，走线区域划分为第一区域110和第二区域120，走线区域可以是设置有第一连接线70和/或第二连接线80的区域，第一区域110可以是仅设置有第一连接线70的区域，第二区域120可以是同时设置有第一连接线70和第二连接线80的区域，正常区域可以是既没有设置第一连接线70也没有设置第二连接线80的区域。本公开中，正常区域可以称为第三区域130，即第三区域130是没有设置第 一连接线70和第二连接线80的区域。
在示例性实施方式中，第一区域110可以包括多个电路单元，第一连接线70在显示基板平面上的正投影与第一区域110的至少一个电路单元中像素驱动电路在显示基板平面上的正投影至少部分交叠。
在示例性实施方式中，第二区域120可以包括多个电路单元，第一连接线70在显示基板平面上的正投影与第二区域120的至少一个电路单元中像素驱动电路在显示基板平面上的正投影至少部分交叠，第二连接线80在显示基板平面上的正投影与第二区域120的至少一个电路单元中像素驱动电路在显示基板平面上的正投影至少部分交叠。
在示例性实施方式中，第三区域130可以包括多个电路单元，第一连接线70和第二连接线80在显示基板平面上的正投影与第三区域130的至少一个电路单元中像素驱动电路在显示基板平面上的正投影没有交叠。
在示例性实施方式中，第一区域110可以设置多条第二电源走线92，但没有设置第一电源走线91，第二区域120既没有设置第一电源走线91也没有设置第二电源走线92。
在示例性实施方式中，图8所示各个区域的划分仅仅是一种示例性说明。由于第一区域110、第二区域120和第三区域130是按照有无数据连接线和数据连接线的延伸方向作为划分依据，因而三个区域的形状可以是规则的多边形，或者是不规则的多边形，显示区域可以划分出一个或多个第一区域110、一个或多个第二区域120以及一个或多个第三区域130，本公开在此不做限定。
图9为本公开示例性实施例一种电源走线的排布示意图，为图8中C2区域的放大图。如图8和图9所示，在示例性实施方式中，第一电源走线91和第二电源走线92可以设置在不同的导电层中，至少一条第二电源走线92可以通过第三连接孔K3与至少一条第一电源走线91连接，使得多条第一电源走线91和多条第二电源走线92具有相同的电位，多条第一电源走线91和多条第二电源走线92构成网状连通结构的电源走线。
在示例性实施方式中，在一个电路行中，可以仅设置有第一连接线70， 该电路行中没有设置第一电源走线91，或者，在一个电路行中，可以仅设置有第一电源走线91，该电路行中没有设置第一连接线70。
在示例性实施方式中，在一个电路列中，可以仅设置有第二电源走线92，该电路列中没有设置第二连接线80，且第二电源走线92从显示区域靠近绑定区域的一侧延伸到显示区域远离绑定区域的一侧，如图9中左侧的第二电源走线92。
在示例性实施方式中，至少一个电路列中，可以分别设置有第二连接线80和第二电源走线92，第二连接线80和第二电源走线92可以沿着第二方向Y依次设置，第二连接线80可以设置在显示区域靠近绑定区域一侧的区域，第二电源走线92可以设置在显示区域远离绑定区域一侧的区域，第二连接线80和第二电源走线92之间设置有第二断口DF2，第二断口DF2被配置为实现第二连接线80和第二电源走线92之间的绝缘。
在示例性实施方式中，多个第二断口DF2可以位于沿着第一方向X延伸的直线上，即多个单元列的多个第二断口DF2可以设置在同一电路行中。
本公开通过在显示区域内设置电源走线，实现了低电压信号线设置在子像素(VSS in pixel)的结构，可以大幅度减小边框电源引线的宽度，有利于实现窄边框。本公开通过将电源走线设置成网状连通结构，不仅可以有效降低电源走线的电阻，有效降低低压电源信号的压降，实现低功耗，而且可以有效提升显示基板中电源信号的均一性，有效提升了显示均一性，提高了显示品质和显示质量。
本公开示例性实施例提供了一种显示基板，包括显示区域，所述显示区域包括设置在基底上的驱动结构层，所述驱动结构层包括构成多个单元行和多个单元列的多个电路单元、多条数据信号线、多条第一连接线和多条第二连接线，所述电路单元包括像素驱动电路，所述数据信号线被配置为向所述像素驱动电路提供数据信号；在垂直于显示基板的平面上，所述驱动结构层包括在基底上依次设置的多个导电层，所述数据信号线、第一连接线和第二连接线设置在不同的导电层中，沿着第二方向延伸的所述第二连接线与沿着第一方向延伸的所述第一连接线连接，沿着第一方向延伸的所述第一连接线与沿着第二方向延伸的所述数据信号线连接，所述第一方向和所述第二方向 交叉。
在示例性实施方式中，所述多个导电层包括沿着远离基底方向依次设置的第一源漏金属层、第二源漏金属层和第三源漏金属层，所述第一源漏金属层至少包括所述第一连接线，所述第二源漏金属层至少包括所述数据信号线，所述第三源漏金属层至少包括所述第二连接线。
在示例性实施方式中，所述显示区域还包括多条沿着所述第一方向延伸的第一电源走线和多条沿着所述第二方向延伸的第二电源走线，所述第一电源走线和第二电源走线设置在不同的导电层中，所述第一电源走线与所述第二电源走线连接。
在示例性实施方式中，所述多个导电层包括沿着远离基底方向依次设置的第一源漏金属层、第二源漏金属层和第三源漏金属层，所述第一源漏金属层至少包括所述第一电源走线，所述第三源漏金属层至少包括所述第二电源走线。
在示例性实施方式中，所述像素驱动电路至少包括存储电容和多个晶体管，所述多个导电层包括沿着远离基底方向依次设置的半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、第二源漏金属层和第三源漏金属层，所述半导体层至少包括多个晶体管的有源层，所述第一栅金属层至少包括多个晶体管的栅电极和存储电容的第一极板，所述第二栅金属层至少包括存储电容的第二极板，所述第一源漏金属层至少包括所述第一连接线，所述第二源漏金属层至少包括所述数据信号线，所述第三源漏金属层至少包括所述第二连接线。
在示例性实施方式中，所述第一源漏金属层还包括沿着所述第一方向延伸的第一电源走线，所述第三源漏金属层还包括沿着所述第二方向延伸的第二电源走线，所述第一电源走线与所述第二电源走线连接。
在示例性实施方式中，驱动结构层还可以至少包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层、第一平坦层和第二平坦层，第一绝缘层设置在基底与半导体层之间，第二绝缘层设置在半导体层和第一栅金属层之间，第三绝缘层设置在第一栅金属层与第二栅金属层之间，第四绝缘层设置在第二栅金属层与第一源漏金属层之间，第一平坦层设置在第一源漏金属层与第 二源漏金属层之间，第二平坦层设置在第二源漏金属层与第三源漏金属层之间。
图10A至图10C为本公开示例性实施例一种电路单元的结构示意图，图10A为图8中E1区域的放大图，图10B为图8中E2区域的放大图，图10C为图8中E3区域的放大图。如图10A、图10B和图10C所示，显示基板可以包括显示区域，显示区域可以包括设置在基底上的驱动结构层以及设置在驱动结构层远离基底一侧的发光结构层。在平行于显示基板的平面上，驱动结构层可以至少包括：构成多个单元行和多个单元列的多个电路单元、多条数据信号线60、多条第一连接线70、多条第二连接线80、多条第一电源走线91和多条第二电源走线92，电路单元可以包括像素驱动电路，数据信号线60被配置为向像素驱动电路提供数据信号。在垂直于显示基板的平面上，驱动结构层可以包括在基底上依次设置的第一源漏金属层、第二源漏金属层和第三源漏金属层，第一源漏金属层可以至少包括第一连接线70和第一电源走线91，第二源漏金属层可以至少包括数据信号线60，第三源漏金属层可以至少包括第二连接线80和第二电源走线92，即数据信号线60、第一连接线70和第二连接线80设置在不同的导电层中，第一电源走线91和第二电源走线92设置在不同的导电层中。
在示例性实施方式中，第一连接线70和第一电源走线91的形状可以为沿着第一方向X延伸的线形状，数据信号线60、第二连接线80和第二电源走线92的形状可以为沿着第二方向Y延伸的线形状，第一方向X和第二方向Y交叉。
在示例性实施方式中，沿着第二方向Y延伸的第二连接线80与沿着第一方向X延伸的第一连接线70连接，沿着第一方向X延伸的第一连接线70与沿着第二方向Y延伸的数据信号线60连接，沿着第二方向Y延伸的第二电源走线92与沿着第一方向X延伸的第一电源走线91连接。
在示例性实施方式中，位于第三源漏金属层的第二连接线80与位于第一源漏金属层的第一连接线70连接，位于第一源漏金属层的第一连接线70与位于第二源漏金属层的数据信号线60连接，位于第三源漏金属层的第二连接线80与位于第一源漏金属层的第一电源走线91连接。
在示例性实施方式中，像素驱动电路可以包括存储电容和多个晶体管，多个晶体管可以至少包括数据写入晶体管，数据写入晶体管的第一极与数据信号线60连接。
如图10A所示，在示例性实施方式中，第一源漏金属层还可以包括第四连接电极44，第四连接电极44可以作为数据写入晶体管的第一极。第一区域的至少一个电路单元中，第一连接线70可以与第四连接电极44连接，数据信号线60可以通过第一连接孔K1与第四连接电极44连接，因而实现了数据信号线60与第一连接线70的连接。
在示例性实施方式中，第一源漏金属层还可以包括数据连接块47。第一区域的至少一个电路单元中，数据连接块47的第一端与第一连接线70连接，数据连接块47的第二端与第四连接电极44连接，因而实现了第一连接线70通过数据连接块47与第四连接电极44连接。
在示例性实施方式中，第二源漏金属层还可以包括层间虚设连接块74，第三源漏金属层还可以包括虚设电极81。第一区域的至少一个电路单元中，虚设电极81在基底上的正投影与层间虚设连接块74在基底上的正投影至少部分交叠，层间虚设连接块74通过过孔与第一连接线70连接，虚设电极81通过过孔与层间虚设连接块74连接。
如图10B所示，在示例性实施方式中，第二源漏金属层还可以包括层间数据连接块75。第二区域的至少一个电路单元中，层间数据连接块75通过过孔与第一连接线70连接，第二连接线80通过第二连接孔K2与层间数据连接块75连接，因而实现了第二连接线80与第一连接线70的连接。
在示例性实施方式中，第三源漏金属层还可以包括数据连接电极82。第二区域的至少一个电路单元中，数据连接电极82与第二连接线80直接连接，数据连接电极82在基底上的正投影与层间数据连接块75在基底上的正投影至少部分交叠，数据连接电极82通过第二连接孔K2与层间数据连接块75连接。
如图10C所示，在示例性实施方式中，第二源漏金属层还可以包括层间电极连接块76。第三区域的至少一个电路单元中，层间电极连接块76通过过孔与第一电源走线91连接，第二电源走线92通过第三连接孔K3与层间 电极连接块76连接，因而实现了第一电源走线91与第二电源走线92的连接。
在示例性实施方式中，第三源漏金属层还可以包括电源连接电极83。第二区域的至少一个电路单元中，电源连接电极83与第二电源走线92直接连接，电源连接电极83在基底上的正投影与层间电极连接块76在基底上的正投影至少部分交叠，电源连接电极83通过第三连接孔K3与层间电极连接块76连接。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中，显示基板的制备过程可以包括如下操作。
(1)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层，如图11所示，图11为图8中E1区域的放大图。
在示例性实施方式中，显示区域中每个电路单元的半导体层可以至少包括第一晶体管T1的第一有源层11至第七晶体管T7的第七有源层17，第一 有源层11至第七有源层17可以为相互连接的一体结构。在第二方向Y上，第M行中电路单元的第六有源层16和第M+1行中电路单元的第七有源层17相互连接，即一个单元列中相邻两个电路单元的半导体层为相互连接的一体结构。
在示例性实施方式中，在第一方向X上，第二有源层12和第六有源层16可以位于本电路单元中第三有源层13的同一侧，第四有源层14和第五有源层15可以位于本电路单元中第三有源层13的同一侧，第二有源层12和第四有源层14可以位于本电路单元的第三有源层13的不同侧。在第二方向Y上，第M行电路单元中第一有源层11、第二有源层12、第四有源层14和第七有源层17可以位于本电路单元中第三有源层13远离第M+1行电路单元的一侧，第一有源层11和第七有源层17可以位于本电路单元中第二有源层12和第四有源层14远离第三有源层13的一侧，第M行电路单元中第五有源层15和第六有源层16可以位于本电路单元中第三有源层13靠近第M+1行电路单元的一侧。
在示例性实施方式中，第一有源层11的形状可以呈“n”字形，第二有源层12、第五有源层15和第六有源层16的形状可以呈“L”字形，第三有源层13的形状可以呈“Ω”字形，第四有源层14和第七有源层17的形状可以呈“I”字形。
在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，第一有源层11的第一区11-1可以作为第七有源层17的第一区17-1，第一有源层11的第二区11-2可以作为第二有源层12的第一区12-1，第三有源层13的第一区13-1可以同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，第三有源层13的第二区13-2可以同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，第六有源层16的第二区16-2可以作为第七有源层17的第二区17-2，第四有源层14的第一区14-1和第五有源层15的第一区15-1可以单独设置。
在示例性实施方式中，图8中E2区域和E3区域的半导体图案与E1区域的半导体图案可以基本上相同。
(2)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图12A和图12B所示，图12A为图8中E1区域的放大图，图12B为图12A中第一导电层的平面示意图。在示例性实施方式中，第一导电层可以称为第一栅金属(GATE1)层。
在示例性实施方式中，显示区域中每个电路单元的第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22、发光控制线23和存储电容的第一极板24。
在示例性实施方式中，存储电容的第一极板24的形状可以为矩形状，矩形状的角部可以设置倒角，第一极板24在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影存在重叠区域。在示例性实施方式中，第一极板24可以同时作为存储电容的一个极板和第三晶体管T3的栅电极。
在示例性实施方式中，第一扫描信号线21的形状可以为主体部分沿着第一方向X延伸的线形状，第M行子像素中的第一扫描信号线21可以位于本子像素的第一极板24远离第M+1行电路单元的一侧。每个电路单元的第一扫描信号线21设置有栅极块21-1，栅极块21-1的第一端与第一扫描信号线21连接，栅极块21-1的第二端向着远离第一极板24的方向延伸。第一扫描信号线21和栅极块21-1与本电路单元的第二有源层相重叠的区域作为双栅结构的第二晶体管T2的栅电极，第一扫描信号线21与本电路单元的第四有源层相重叠的区域作为第四晶体管T4的栅电极。
在示例性实施方式中，第二扫描信号线22的形状可以为主体部分沿着第一方向X延伸的线形状，第M行电路单元中的第二扫描信号线22可以位于本电路单元的第一扫描信号线21远离第一极板24的一侧，第二扫描信号线22与本电路单元的第一有源层相重叠的区域作为双栅结构的第一晶体管T1的栅电极，第二扫描信号线22与本电路单元的第七有源层相重叠的区域作为第七晶体管T7的栅电极。
在示例性实施方式中，发光控制线23的形状可以为主体部分沿着第一方 向X延伸的线形状，发光控制线23可以位于本电路单元的第一极板24靠近第M+1行电路单元的一侧，发光控制线23与本电路单元的第五有源层相重叠的区域作为第五晶体管T5的栅电极，发光控制线23与本电路单元的第六有源层相重叠的区域作为第六晶体管T6的栅电极。
在示例性实施方式中，第一扫描信号线21、第二扫描信号线22和发光控制线23可以为等宽度设计，或者可以为非等宽度设计，可以为直线，或者可以为折线，不仅可以便于像素结构的布局，而且可以降低信号线之间的寄生电容，本公开在此不做限定。
在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一晶体管T1至第七有源层的第一区和第二区均被导体化。
在示例性实施方式中，图8中E2区域和E3区域的第一导电层图案与E1区域的第一导电层图案可以基本上相同。
在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一有源层至第七有源层的第一区和第二区均被导体化。
(3)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，如图13A和图13B所示，图13A为图8中E1区域的放大图，图13B为图13A中第二导电层的平面示意图。在示例性实施方式中，第二导电层可以称为第二栅金属(GATE2)层。
在示例性实施方式中，显示区域中每个电路单元的第二导电层图案至少包括：初始信号线31、存储电容的第二极板32、极板连接线33和屏蔽电极 34。
在示例性实施方式中，第二极板32的轮廓可以为矩形状，矩形状的角部可以设置倒角，第二极板32在基底上的正投影与第一极板24在基底上的正投影至少部分交叠，第二极板32可以作为存储电容的另一个极板，第一极板24和第二极板32构成像素驱动电路的存储电容。
在示例性实施方式中，一个单元行中相邻两个电路单元中的第二极板32可以通过极板连接线33相互连接。例如，第N列的第二极板32和第N+1列的第二极板32可以通过极板连接线33相互连接。又如，第N+1列的第二极板32和第N+2列的第二极板32通过极板连接线33相互连接。在示例性实施方式中，由于每个电路单元中的第二极板32与后续形成的第一电源线连接，通过将相邻电路单元的第二极板32形成相互连接的一体结构，一体结构的第二极板可以复用为电源信号线，可以保证一单元行中的多个第二极板具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。
在示例性实施方式中，第二极板32上设置有开口35，开口35的形状可以为矩形状，可以位于第二极板32的中部，使第二极板32形成环形结构。开口35暴露出覆盖第一极板24的第三绝缘层，且第一极板24在基底上的正投影包含开口35在基底上的正投影。在示例性实施方式中，开口35被配置为容置后续形成的第一过孔，第一过孔位于开口35内并暴露出第一极板24，使后续形成的第一晶体管T1的第二极与第一极板24连接。
在示例性实施方式中，初始信号线31的形状可以为主体部分可以沿第一方向X延伸的线形状。初始信号线31可以位于本电路单元的第二扫描信号线22远离第一扫描信号线21的一侧，初始信号线31被配置为通过后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)与第一有源层的第一区(也是第七有源层的第一区)连接。
在示例性实施方式中，屏蔽电极34可以位于本电路单元第一扫描信号线21和第二扫描信号线22之间。屏蔽电极34的形状可以为“n”字形，屏蔽电极34在基底上的正投影与第二晶体管T2中双栅之间的第二有源层在基底上的正投影至少部分交叠，屏蔽电极34被配置为有效屏蔽数据电压跳变对像素 驱动电路中关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。
在示例性实施方式中，图8中E2区域和E3区域的第二导电层图案与E1区域的第二导电层图案可以基本上相同。
(4)形成第四绝缘层图案。在示例性实施方式中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，每个电路单元中设置有多个过孔，如图14所示，图14为图8中E1区域的放大图。
在示例性实施方式中，显示区域中每个电路单元的多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8和第九过孔V9。
在示例性实施方式中，第一过孔V1在基底上的正投影位于第二极板32的开口35在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板24的表面，第一过孔V1被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)与通过该过孔与第一极板24连接。
在示例性实施方式中，第二过孔V2在基底上的正投影位于第二极板32在基底上的正投影的范围之内，第二过孔V2内的第四绝缘层被刻蚀掉，暴露出第二极板32的表面，第二过孔V2被配置为使后续形成的第二连接电极通过该过孔与第二极板32连接。在示例性实施方式中，第二过孔V2可以是多个，多个第二过孔V2可以沿着第二方向Y依次设置，以提高连接可靠性。
在示例性实施方式中，第三过孔V3在基底上的正投影位于第五有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面，第三过孔V3被配置为使后续形成的第五晶体管T5的第一极通过该过孔与第五有源层的第一区连接。
在示例性实施方式中，第四过孔V4在基底上的正投影位于第六有源层的第二区(也是第七有源层的第二区)在基底上的正投影的范围之内，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六 有源层的第二区的表面，第四过孔V4被配置为使后续形成的第六晶体管T6的第二极(也是第七晶体管T7的第二极)通过该过孔与第六有源层的第二区(也是第七有源层的第二区)连接。
在示例性实施方式中，第五过孔V5在基底上的正投影位于第四有源层的第一区在基底上的正投影的范围之内，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面，第五过孔V5被配置为使后续形成的第四晶体管T4的第一极通过该过孔与第四有源层的第一区连接。
在示例性实施方式中，第六过孔V6在基底上的正投影位于第一有源层的第二区(也是第二有源层的第一区)在基底上的正投影的范围之内，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区的表面，第六过孔V6被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一有源层的第二区(也是第二有源层的第一区)连接。
在示例性实施方式中，第七过孔V7在基底上的正投影位于第一有源层的第一区(也是第七有源层的第一区)在基底上的正投影的范围之内，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出的第一有源层的第一区表面，第七过孔V7被配置为使后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)通过该过孔与第一有源层的第一区(也是第七有源层的第一区)连接。
在示例性实施方式中，第八过孔V8在基底上的正投影位于屏蔽电极34在基底上的正投影的范围之内，第八过孔V8内的第四绝缘层被刻蚀掉，暴露出屏蔽电极34的表面，第八过孔V8被配置为使后续形成的第二连接电极通过该过孔与屏蔽电极34连接。
在示例性实施方式中，第九过孔V9在基底上的正投影位于初始信号线31在基底上的正投影的范围之内，第九过孔V9内的第四绝缘层被刻蚀掉，暴露出初始信号线31的表面，第九过孔V9被配置为使后续形成的第一晶体管T1的第一极(也是第七晶体管T7的第一极)通过该过孔与初始信号线31连接。
在示例性实施方式中，图8中E2区域和E3区域的多个过孔图案与E1区域的多个过孔图案可以基本上相同。
(5)形成第三导电层图案。在示例性实施方式中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，如图15A至图15F所示，图15A为图8中E1区域的放大图，图15B为图15A中第三导电层的平面示意图，图15C为图8中E2区域的放大图，图15D为图15C中第三导电层的平面示意图，图15E为图8中E3区域的放大图，图15F为图15E中第三导电层的平面示意图。在示例性实施方式中，第三导电层可以称为第一源漏金属(SD1)层。
在示例性实施方式中，显示区域中每个电路单元的第三导电层图案均包括：第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、第五连接电极45和第六连接电极46。
在示例性实施方式中，第一连接电极41的形状可以为主体部分沿着第二方向Y延伸的条形状，第一连接电极41的第一端通过第一过孔V1与第一极板24连接，第一连接电极41的第二端通过第六过孔V6与第一有源层的第二区(也是第二有源层的第一区)连接。在示例性实施方式中，第一连接电极41可以作为第一晶体管T1的第二极和第二晶体管T2的第一极，使第一极板24、第一晶体管T1的第二极和第二晶体管T2的第一极具有相同的电位(第二节点N2)。
在示例性实施方式中，第二连接电极42的形状可以为主体部分沿着第二方向Y延伸的条形状，第二连接电极42的第一端通过第二过孔V2与第二极板32连接，第二连接电极42的第二端通过第八过孔V8与屏蔽电极34连接。在示例性实施方式中，第二连接电极42可以作为电极间连接线，使第二极板32和屏蔽电极34具有相同的电位，第二连接电极42被配置为与后续形成的第一电源线连接。
在示例性实施方式中，第三连接电极43的形状可以为矩形状，第三连接电极43通过第三过孔V3与第五有源层的第一区连接。在示例性实施方式中，第三连接电极43可以作为第五晶体管T5的第一极，第三连接电极43被配 置为与后续形成的第一电源线连接。
在示例性实施方式中，第四连接电极44的形状可以为矩形状，第四连接电极44通过第五过孔V5与第四有源层的第一区连接。在示例性实施方式中，第四连接电极44可以作为第四晶体管T4的第一极，第四连接电极44被配置为与后续形成的数据信号线连接。
在示例性实施方式中，第五连接电极45的形状可以为矩形状，第五连接电极45通过第四过孔V4与第六有源层的第二区(也是第七有源层的第二区)连接。在示例性实施方式中，第五连接电极45可以作为第六晶体管T6的第二极和第七晶体管T7的第二极，第五连接电极45被配置为与后续形成的**连接电极连接。
在示例性实施方式中，第六连接电极46的形状可以为主体部分沿着第二方向Y延伸的条形状，第六连接电极46的第一端通过第七过孔V7与第一有源层的第一区(也是第七有源层的第一区)连接，第六连接电极46第二端通过第九过孔V9与初始信号线31连接。在示例性实施方式中，第六连接电极46可以作为第一晶体管T1的第一极和第七晶体管T7的第一极，因而实现了初始信号线31将初始电压信号写入第一晶体管T1的第一极和第七晶体管T7的第一极。
如图15A和图15B所示，第一区域(E1区域)中多个电路单元的第三导电层图案还可以包括第一连接线70和第一连接块71。
在示例性实施方式中，第一连接线70的形状可以为主体部分沿着第一方向X延伸的线形状，可以设置在本电路单元第一扫描信号线21和第二扫描信号线22之间，第一区域的第一连接线70被配置为与后续形成的数据信号线连接。
在示例性实施方式中，第一连接块71的形状可以为矩形状，可以设置在第一连接线70远离第一扫描信号线21的一侧。第一连接块71的第一端与第一连接线70连接，第一连接块71的第二端向着远离第一扫描信号线21的方向延伸。在示例性实施方式中，第一区域的第一连接块71被配置与后续形成的层间虚设连接块连接，使第一区域、第二区域和第三区域的第三导电层呈现出相同或者相似的形貌。
在示例性实施方式中，第一连接块71在基底上的正投影与屏蔽电极34在基底上的正投影至少部分交叠。
在示例性实施方式中，第一区域中一个电路行的第一连接线70和多个第一连接块71可以为相互连接的一体结构。
在示例性实施方式中，第一区域(E1区域)中至少一个电路单元的第三导电层图案还可以包括数据连接块47。
在示例性实施方式中，数据连接块47的形状可以为主体部分沿着第二方向Y延伸的条形状，可以设置在第一连接线70靠近第一扫描信号线21的一侧。数据连接块47的第一端与第一连接线70直接连接，数据连接块47的第二端向着远离第一连接线70的方向延伸后，与第四连接电极44直接连接，因而可以实现第一连接线70通过数据连接块47与第四连接电极44的连接。由于第四连接电极44与后续形成的数据信号线连接，因而可以实现第一连接线70与数据信号线的连接。
在示例性实施方式中，第一区域的一个电路行中可以设置有一个数据连接块47，多个数据连接块47可以分别设置在不同的电路列中，使得不同电路行的第一连接线70与不同电路列的数据信号线对应连接。
在示例性实施方式中，一个电路行的第一连接线70、数据连接块47和第四连接电极44可以为相互连接的一体结构。
如图15C和图15D所示，第二区域(E2区域)中多个电路单元的第三导电层图案还可以包括第一连接线70和第二连接块72。
在示例性实施方式中，第二区域的第一连接线70的结构与第一区域的第一连接线70的结构基本上相同，第二区域中第一连接线70在电路单元中的位置和形状与第一区域中第一连接线70在电路单元中的位置和形状基本上相同，第二区域的第一连接线70被配置为与后续形成的第二连接线连接。
在示例性实施方式中，第二区域的第二连接块72的结构与第一区域的第一连接块71的结构基本上相同，第二区域中第二连接块72在电路单元中的位置和形状与第一区域中第一连接块71在电路单元中的位置和形状基本上相同，第二区域的一部分第二连接块72被配置为与后续形成的层间数据连接 块连接，另一部分第二连接块72被配置为与后续形成的层间虚设连接块连接。
在示例性实施方式中，至少一个包括第一区域的电路单元和第二区域的电路单元的单元行中，第一区域的第一连接线70和第二区域的第一连接线70可以位于同一条沿着第一方向X延伸的直线上。
在示例性实施方式中，至少一个包括第一区域的电路单元和第二区域的电路单元的单元行中，第一区域的第一连接块71和第二区域的第二连接块72可以位于同一条沿着第一方向X延伸的直线上。在示例性实施方式中，第一区域的第一连接块71和第二区域的第二连接块72呈现出相同或相似的形貌，不仅可以提高制备工艺的均一性，而且可以使得不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效避免了显示基板的外观不良，提高了显示品质和显示质量。
在示例性实施方式中，第一区域和第二区域中一个电路行的第一连接线70、多个第一连接块71以及多个第二连接块72可以为相互连接的一体结构。
在示例性实施方式中，第一区域和第二区域的第一连接线70在基底上的正投影与屏蔽电极34在基底上的正投影至少部分交叠。由于屏蔽电极34与后续形成的第一电源线连接，因而屏蔽电极34可以有效屏蔽第一连接线70上数据电压跳变对像素驱动电路中关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。
如图15E和图15F所示，第三区域(E3区域)中多个电路单元的第三导电层图案还可以包括第一电源走线91和第三连接块73。
在示例性实施方式中，第一电源走线91的形状可以为主体部分沿着第一方向X延伸的线形状，可以设置在本电路单元第一扫描信号线21和第二扫描信号线22之间，第三区域的第一电源走线91被配置为通过后续形成的层间电极连接块与第二电源走线连接。在示例性实施方式中，第一电源走线91可以与边框区域的边框电源引线连接，边框电源引线被配置为持续提供低电压信号(VSS)。
在示例性实施方式中，第三区域的第一电源走线91在基底上的正投影与屏蔽电极34在基底上的正投影至少部分交叠。
在示例性实施方式中，第三连接块73的形状可以为矩形状，可以设置在第一电源走线91远离第一扫描信号线21的一侧。第三连接块73的第一端与第一电源走线91直接连接，第三连接块73的第二端向着远离第一扫描信号线21的方向延伸。在示例性实施方式中，第三连接块73被配置为与后续形成的层间电极连接块连接。
在示例性实施方式中，第三连接块73在基底上的正投影与屏蔽电极34在基底上的正投影至少部分交叠。
在示例性实施方式中，第三区域中一个电路行的第一电源走线91和多个第三连接块73可以为相互连接的一体结构。
在示例性实施方式中，第三区域中第一电源走线91在电路单元中的位置和形状与第一区域和第二区域中第一连接线70在电路单元中的位置和形状基本上相同。
在示例性实施方式中，第三区域中第三连接块73在电路单元中的位置和形状与第一区域中第一连接块71在电路单元中的位置和形状基本上相同，与第二区域中第二连接块72在电路单元中的位置和形状基本上相同。至少一个包括第一区域的电路单元和第三区域的电路单元的单元列中，第一区域的第一连接块71和第三区域的第三连接块73可以位于同一条沿着第二方向Y延伸的直线上。至少一个包括第二区域的电路单元和第三区域的电路单元的单元列中，第二区域的第二连接块72和第三区域第三连接块73可以位于同一条沿着第二方向Y延伸的直线上。在示例性实施方式中，第一连接块71、第二连接块72和第三连接块73呈现出相同或相似的形貌，不仅可以提高制备工艺的均一性，而且可以使得不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效避免了显示基板的外观不良，提高了显示品质和显示质量。
(6)形成第一平坦层图案。在示例性实施方式中，形成第一平坦层图案可以包括：在形成前述图案的基底上，涂覆第一平坦薄膜，采用图案化工艺对第一平坦薄膜进行图案化，形成覆盖第三导电层的第一平坦层，第一平坦层上设置有多个过孔，如图16A至图16C所示，图16A为图8中E1区的放大图，图16B为图8中E2区域的放大图，图16C为图8中E3区域的放大 图。
在示例性实施方式中，显示区域中多个电路单元的多个过孔均包括：第十一过孔V11、第十二过孔V12、第十三过孔V13和第十四过孔V14。
在示例性实施方式中，第十一过孔V11在基底上的正投影位于第四连接电极44在基底上的正投影的范围之内，第十一过孔V11内的第一平坦层被去掉，暴露出第四连接电极44的表面，第十一过孔V11被配置为使后续形成的数据信号线通过该过孔与第四连接电极44连接。在示例性实施方式中，在第一区域的部分电路单元中，第四连接电极44通过数据连接块47与第一连接线70连接，这些电路单元的第十一过孔V11作为第一连接孔。
在示例性实施方式中，第十二过孔V12在基底上的正投影位于第二连接电极42在基底上的正投影的范围之内，第十二过孔V12内的第一平坦层被去掉，暴露出第二连接电极42的表面，第十二过孔V12被配置为使后续形成的第一电源线通过该过孔与第二连接电极42连接。
在示例性实施方式中，第十三过孔V13在基底上的正投影位于第三连接电极43在基底上的正投影的范围之内，第十三过孔V13内的第一平坦层被去掉，暴露出第三连接电极43的表面，第十三过孔V13被配置为使后续形成的第一电源线通过该过孔与第三连接电极43连接。
在示例性实施方式中，第十四过孔V14在基底上的正投影位于第五连接电极45在基底上的正投影的范围之内，第十四过孔V14内的第一平坦层被去掉，暴露出第五连接电极45的表面，第十四过孔V14被配置为使后续形成的第一阳极连接电极通过该过孔与第五连接电极45连接。
如图16A所示，在示例性实施方式中，第一区域(E1区域)中多个电路单元还可以包括第十五过孔V15。
在示例性实施方式中，第十五过孔V15在基底上的正投影位于第一连接块71在基底上的正投影的范围之内，第十五过孔V15内的第一平坦层被去掉，暴露出第一连接块71的表面，第十五过孔V15被配置为使后续形成的层间虚设连接块通过该过孔与第一连接块71连接。
如图16B所示，在示例性实施方式中，第二区域(E2区域)中多个电 路单元还可以包括第十六过孔V16。
在示例性实施方式中，第十六过孔V16在基底上的正投影位于第二连接块72在基底上的正投影的范围之内，第十六过孔V16内的第一平坦层被去掉，暴露出第二连接块72的表面，一部分第十六过孔V16被配置为使后续形成的层间数据连接块通过该过孔与第二连接块72连接，另一部分第十六过孔V16被配置为使后续形成的层间虚设连接块通过该过孔与第二连接块72连接。
如图16C所示，在示例性实施方式中，第三区域(E3区域)中多个电路单元还可以包括第十七过孔V17。
在示例性实施方式中，第十七过孔V17在基底上的正投影位于第三连接块73在基底上的正投影的范围之内，第十七过孔V17内的第一平坦层被去掉，暴露出第三连接块73的表面，第十七过孔V17被配置为使后续形成的层间电极连接块通过该过孔与第三连接块73连接。
在示例性实施方式中，本次工艺可以先沉积第五绝缘薄膜，然后再涂覆第一平坦薄膜，形成覆盖第三导电层的第五绝缘层和设置在第五绝缘层上的第一平坦层。
(7)形成第四导电层图案。在示例性实施方式中，形成第四导电层图案可以包括：在形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第一平坦层上的第四导电层，如图17A至图17F所示，图17A为图8中E1区域的放大图，图17B为图17A中第四导电层的平面示意图，图17C为图8中E2区域的放大图，图17D为图17C中第四导电层的平面示意图，图17E为图8中E3区域的放大图，图17F为图17E中第四导电层的平面示意图。在示例性实施方式中，第四导电层可以称为第二源漏金属(SD2)层。
在示例性实施方式中，显示区域中多个电路单元的第四导电层图案均包括：第一电源线51、第一阳极连接电极52和数据信号线60。
在示例性实施方式中，第一电源线51的形状可以为主体部分沿着第二方向Y延伸的折线状，一方面，第一电源线51通过第十二过孔V12与第二连接电极42连接连接，另一方面，第一电源线51通过第十三过孔V13与第三 连接电极43连接。由于第二连接电极42通过过孔分别与第二极板32和屏蔽电极34连接，第三连接电极43通过过孔与第五有源层的第一区连接，因而实现了第一电源线51将电源信号写入第五晶体管T5的第一极，且存储电容的第二极板32和屏蔽电极34与第一电源线51具有相同的电位。
在示例性实施方式中，第一电源线51在基底上的正投影与第一连接电极41在基底上的正投影至少部分交叠，第一电源线51可以有效屏蔽了数据电压跳变对像素驱动电路中关键节点的影响，避免了数据电压跳变影响像素驱动电路的关键节点的电位，提高了显示效果。
在示例性实施方式中，第一电源线51可以为非等宽度设计，采用非等宽度设计的第一电源线51不仅可以便于像素结构的布局，而且可以降低第一电源线与数据信号线之间的寄生电容。
在示例性实施方式中，第一阳极连接电极52的形状可以为矩形状，第一阳极连接电极52通过第十四过孔V14与第五连接电极45连接。在示例性实施方式中，第一阳极连接电极52被配置为与后续形成的第二阳极连接电极连接。
在示例性实施方式中，数据信号线60的形状可以为主体部分沿着第二方向Y延伸的线形状，数据信号线60通过第十一过孔V11与第四连接电极44连接。由于第四连接电极44通过过孔与第四有源层的第一区连接，因而实现了数据信号线60将数据信号写入第四晶体管T4的第一极。
在示例性实施方式中，在第一区域的部分电路单元中，由于第四连接电极44通过数据连接块47与第一连接线70连接，因而实现了数据信号线60通过第四连接电极44与第一连接线70连接。
如图17A和图17B所示，在示例性实施方式中，第一区域(E1区域)中多个电路单元还可以包括层间虚设连接块74。
在示例性实施方式中，第一区域的层间虚设连接块74的形状可以为矩形状，层间虚设连接块74在基底上的正投影与第一连接块71在基底上的正投影至少部分交叠，层间虚设连接块74通过第十五过孔V15与第一连接块71连接。在示例性实施方式中，层间虚设连接块74被配置为与后续形成的虚设电极连接，且使第一区域、第二区域和第三区域的第四导电层呈现出相同或 者相似的形貌。
在示例性实施方式中，层间虚设连接块74在基底上的正投影与屏蔽电极34在基底上的正投影至少部分交叠。
如图17C和图17D所示，在示例性实施方式中，第二区域(E2区域)中一部分电路单元还可以包括层间数据连接块75，另一部分电路单元还可以包括层间虚设连接块74。
在示例性实施方式中，第二区域的层间数据连接块75的形状可以为矩形状，层间数据连接块75在基底上的正投影与第二连接块72在基底上的正投影至少部分交叠，层间数据连接块75通过第十六过孔V16与第二连接块72连接，第二区域中的层间数据连接块75被配置为与后续形成的第二连接线连接。
在示例性实施方式中，第二区域的层间虚设连接块74的结构与第一区域的层间虚设连接块74的结构可以基本上相同，层间虚设连接块74在基底上的正投影与第二连接块72在基底上的正投影至少部分交叠，层间虚设连接块74通过第十六过孔V16与第二连接块72连接。在示例性实施方式中，第二区域中的层间虚设连接块74被配置为与后续形成的虚设电极连接。
在示例性实施方式中，层间虚设连接块74和层间数据连接块75在基底上的正投影与屏蔽电极34在基底上的正投影至少部分交叠。
如图17E和图17F所示，在示例性实施方式中，第三区域(E3区域)中多个电路单元还可以包括层间电极连接块76。
在示例性实施方式中，第三区域的层间电极连接块76的形状可以为矩形状，层间电极连接块76在基底上的正投影与第三连接块73在基底上的正投影至少部分交叠，层间电极连接块76通过第十七过孔V17与第三连接块73连接。在示例性实施方式中，层间电极连接块76被配置为与后续形成的第二电源走线连接。
在示例性实施方式中，第一区域的层间虚设连接块74在电路单元中的位置和形状、第二区域的层间数据连接块75在电路单元中的位置和形状以及第三区域的层间电极连接块76在电路单元中的位置和形状基本上相同。至少一 个包括第一区域的电路单元和第二区域的电路单元的单元行中，第一区域的层间虚设连接块74和第二区域的层间数据连接块75可以位于同一条沿着第一方向X延伸的直线上。至少一个包括第一区域的电路单元和第三区域的电路单元的单元列中，第一区域的层间虚设连接块74和第三区域的层间电极连接块76可以位于同一条沿着第二方向Y延伸的直线上。至少一个包括第二区域的电路单元和第三区域的电路单元的单元列中，第二区域的层间数据连接块75和第三区域的层间电极连接块76可以位于同一条沿着第二方向Y延伸的直线上。在示例性实施方式中，层间虚设连接块74、层间数据连接块75和层间电极连接块76呈现出相同或相似的形貌，不仅可以提高制备工艺的均一性，而且可以使得不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效避免了显示基板的外观不良，提高了显示品质和显示质量。
(8)形成第二平坦层图案。在示例性实施方式中，形成第二平坦层图案可以包括：在形成前述图案的基底上，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖第四导电层的第二平坦层，第二平坦层上设置有多个过孔，如图18A至图18C所示，图18A为图8中E1区的放大图，图18B为图8中E2区域的放大图，图18C为图8中E3区域的放大图。
在示例性实施方式中，显示区域中多个电路单元的多个过孔均包括：第二十一过孔V21。
在示例性实施方式中，第二十一过孔V21在基底上的正投影位于第一阳极连接电极52在基底上的正投影的范围之内，第二十一过孔V21内的第二平坦层被去掉，暴露出第一阳极连接电极52的表面，第二十一过孔V21被配置为使后续形成的第二阳极连接电极通过该过孔与第一阳极连接电极52连接。
如图18A所示，在示例性实施方式中，第一区域(E1区域)中多个电路单元还可以包括第二十二过孔V22。
在示例性实施方式中，第二十二过孔V22在基底上的正投影位于层间虚设连接块74在基底上的正投影的范围之内，第二十二过孔V22内的第二平坦层被去掉，暴露出层间虚设连接块74的表面，第二十二过孔V22被配置 为使后续形成的虚设电极通过该过孔与层间虚设连接块74连接。
如图18B所示，在示例性实施方式中，第二区域(E2区域)中多个电路单元还可以包括第二十三过孔V23。
在示例性实施方式中，一部分第二十三过孔V23在基底上的正投影位于层间数据连接块75在基底上的正投影的范围之内，第二十三过孔V23内的第二平坦层被去掉，暴露出层间数据连接块75的表面，该部分第二十三过孔V23被配置为使后续形成的第二连接线通过该过孔与层间数据连接块75连接，该第二十三过孔V23作为第二连接孔。另一部分第二十三过孔V23在基底上的正投影位于层间虚设连接块74在基底上的正投影的范围之内，第二十三过孔V23内的第二平坦层被去掉，暴露出层间虚设连接块74的表面，该部分第二十三过孔V23被配置为使后续形成的第二连接线通过该过孔与层间虚设连接块74连接。
如图18C所示，在示例性实施方式中，第三区域(E3区域)中多个电路单元还可以包括第二十四过孔V24。
在示例性实施方式中，第二十四过孔V24在基底上的正投影位于层间电极连接块76在基底上的正投影的范围之内，第二十四过孔V24内的第二平坦层被去掉，暴露出层间电极连接块76的表面，第二十四过孔V24被配置为使后续形成的第二电源走线通过该过孔与层间电极连接块76连接，第二十四过孔V24作为第三连接孔。
(9)形成第五导电层图案。在示例性实施方式中，形成第五导电层图案可以包括：在形成前述图案的基底上，沉积第五导电薄膜，采用图案化工艺对第五导电薄膜进行图案化，形成设置在第二平坦层上的第五导电层，如图19A至图19F所示，图19A为图8中E1区域的放大图，图19B为图19A中第五导电层的平面示意图，图19C为图8中E2区域的放大图，图19D为图19C中第五导电层的平面示意图，图19E为图8中E3区域的放大图，图19F为图19E中第五导电层的平面示意图。在示例性实施方式中，第五导电层可以称为第三源漏金属(SD3)层。
在示例性实施方式中，显示区域中多个电路单元的第五导电层图案均包括第二阳极连接电极53。
在示例性实施方式中，第二阳极连接电极53的形状可以为矩形状，第二阳极连接电极53在基底上的正投影与第一阳极连接电极52在基底上的正投影至少部分交叠，第二阳极连接电极53通过第二十一过孔V21与第一阳极连接电极52连接。在示例性实施方式中，第二阳极连接电极53被配置为与后续形成的阳极连接。由于第一阳极连接电极52通过过孔与第五连接电极45连接，第五连接电极45通过过孔与第六有源层的第二区(也是第七有源层的第二区)连接，因而实现了阳极通过第二阳极连接电极53、第二阳极连接电极52和第五连接电极45与第六晶体管T6的第二极(也是第七晶体管T7的第二极)连接。
如图19A和图19B所示，在示例性实施方式中，第一区域(E1区域)中多个电路单元还可以包括虚设电极81和第二电源走线92。
在示例性实施方式中，第一区域的虚设电极81的形状可以为矩形状，虚设电极81在基底上的正投影与层间虚设连接块74在基底上的正投影至少部分交叠，虚设电极81通过第二十二过孔V22与层间虚设连接块74连接。在示例性实施方式中，虚设电极81被配置为使第一区域、第二区域和第三区域的第五导电层呈现出相同或者相似的形貌。
在示例性实施方式中，虚设电极81在基底上的正投影与屏蔽电极34在基底上的正投影至少部分交叠。
在示例性实施方式中，第二电源走线92的形状可以为主体部分沿着第二方向Y延伸的线形状，第一区域的第二电源走线92与第三区域的第二电源走线92可以为相互连接的一体结构，第一区域的第二电源走线92与多个虚设电极81隔离设置，即第一区域的第二电源走线92与虚设电极81没有连接。
在示例性实施方式中，在第一方向X相邻的数据信号线60之间，可以设置有两条第二电源走线92。
如图19C和图19D所示，在示例性实施方式中，第二区域(E2区域)中一部分电路单元还可以包括第二连接线80和数据连接电极82，第二区域中另一部分电路单元还可以包括第二连接线80和虚设电极81。
在示例性实施方式中，第二连接线80的形状可以为主体部分沿着第二方向Y延伸的线形状，第二连接线80被配置为通过层间数据连接块75与第一 连接线70连接。
在示例性实施方式中，第二区域中部分电路单元中的数据连接电极82的形状可以为矩形状，数据连接电极82的第一端与第二连接线80直接连接，数据连接电极82的第二端沿着第一方向X向着远离第二连接线80的方向延伸。数据连接电极82在基底上的正投影与层间数据连接块75在基底上的正投影至少部分交叠，数据连接电极82通过第二十三过孔V23与层间数据连接块75连接。由于第二连接线80与数据连接电极82连接，数据连接电极82通过过孔与层间数据连接块75连接，层间数据连接块75通过过孔与第二连接块72连接，第二连接块72与第一连接线70连接，因而实现了第二连接线80与第一连接线70的连接。
在示例性实施方式中，位于第五导电层的第二连接块72通过层间连接块与位于第三导电层的第一连接线70连接，位于第三导电层的第一连接线70通过第四连接电极与位于第四导电层的数据信号线60连接，形成SD3竖向走线→SD1横向走线→SD2竖向走线的换线结构。
在示例性实施方式中，在第一方向X相邻的数据信号线60之间，可以设置有两条第二连接线80，一条第二连接线80在一个电路行中与左侧的数据连接电极82连接，另一条第二连接线80在另一个电路行中与右侧的数据连接电极82连接。
在示例性实施方式中，第二区域中第二连接线80和数据连接电极82可以为相互连接的一体结构。
在示例性实施方式中，第二区域部分电路单元中的虚设电极81的结构与第一区域中虚设电极81的结构基本上相同。
在示例性实施方式中，第二区域的第二连接线80与第三区域的第二电源走线92隔离设置，第二区域的第二连接线80与多个虚设电极81隔离设置。
如图19E和图19F所示，在示例性实施方式中，第三区域(E3区域)中多个电路单元还可以包括电源连接电极83和第二电源走线92。
在示例性实施方式中，第二电源走线92的形状可以为主体部分沿着第二方向Y延伸的线形状，第二电源走线92被配置为通过层间电极连接块76与 第一电源走线91连接。
在示例性实施方式中，第三区域的电源连接电极83的形状可以为矩形状，电源连接电极83的第一端与第二电源走线92直接连接，电源连接电极83的第二端沿着第一方向X向着远离第二电源走线92的方向延伸。电源连接电极83在基底上的正投影与层间电极连接块76在基底上的正投影至少部分交叠，数据连接电极82通过第二十四过孔V24与层间电极连接块76连接。由于第二电源走线92与电源连接电极83连接，电源连接电极83通过过孔与层间电极连接块76连接，层间电极连接块76通过过孔与第三连接块73连接，第三连接块73与第一电源走线91连接，因而实现了第二电源走线92与第一电源走线91的连接，使得沿着第一方向X延伸的第一电源走线91和沿着第二方向Y延伸的第二电源走线92构成网状连通结构。本公开通过设置网状连通结构的电源走线，多个单元行和多个单元列中的电源走线具有相同的电位，不仅有效降低了电源走线的电阻，减小了传输低电压信号的电压压降，而且有效提升了显示基板中低电压信号的均一性，有效提升了显示均一性，提高了显示品质和显示质量。
在示例性实施方式中，在第一方向X相邻的数据信号线60之间，可以设置有两条第二电源走线92。一条第二电源走线92在一个电路行中与左侧的电源连接电极83连接，另一条第二电源走线92在一个电路行中与右侧的电源连接电极83连接。
在示例性实施方式中，第三区域中第二电源走线92和电源连接电极83可以为相互连接的一体结构。
在示例性实施方式中，第二电源走线92可以分别与绑定区域的绑定电源引线和边框区域的边框电源引线连接。
在示例性实施方式中，第三区域的第二电源走线92与第一区域的第二电源走线92对应连接，第三区域的第二电源走线92与第二区域的第二连接线80隔离设置。
在示例性实施方式中，第一区域的虚设电极81在电路单元中的位置和形状、第二区域的数据连接电极82在电路单元中的位置和形状以及第三区域的电源连接电极83在电路单元中的位置和形状基本上相同。至少一个包括第一 区域的电路单元和第二区域的电路单元的单元行中，第一区域的虚设电极81和第二区域的数据连接电极82可以位于同一条沿着第一方向X延伸的直线上。至少一个包括第一区域的电路单元和第三区域的电路单元的单元列中，第一区域的虚设电极81和第三区域的电源连接电极83可以位于同一条沿着第二方向Y延伸的直线上。至少一个包括第二区域的电路单元和第三区域的电路单元的单元列中，第二区域的数据连接电极82和第三区域的电源连接电极83可以位于同一条沿着第二方向Y延伸的直线上。在示例性实施方式中，虚设电极81、数据连接电极82和电源连接电极83呈现出相同或相似的形貌，且具有相同或相似的孔连接结构，不仅可以提高制备工艺的均一性，而且可以使得不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效避免了显示基板的外观不良，提高了显示品质和显示质量。
至此，在基底上制备完成驱动结构层。在平行于显示基板的平面上，驱动结构层可以包括多个电路单元，每个电路单元可以包括像素驱动电路，以及与像素驱动电路连接的第一扫描信号线、第二扫描信号线、发光控制线、初始信号线、数据信号线和第一电源线。在垂直于显示基板的平面上，驱动结构层可以至少包括在基底上依次叠设的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第一平坦层、第四导电层、第二平坦层和第五导电层。
在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
在示例性实施方式中，第一导电层、第二导电层、第三导电层、第四导 电层和第五导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo或Ti/Al/Ti等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层，第二绝缘层和第三绝缘层称为栅绝缘(GI)层，第四绝缘层称为层间绝缘(ILD)层。第一平坦层和第二平坦层可以采用有机材料，如树脂等。有源层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(Oxide)技术、硅技术或有机物技术制造的晶体管。
在示例性实施方式中，制备完成驱动结构层后，可以在驱动结构层上依次制备发光结构层和封装结构层，在此不再赘述。
一种显示基板中，显示区域包括设置有数据连接线的走线区域和没有设置数据连接线的正常区域，由于在外部光线照射下走线区域的数据连接线具有较高的反射能力，而正常区域其它金属线的反射能力较弱，因而正常区域的外观和走线区域的外观存在明显的不同，导致显示基板存在外观不良的问题，尤其是息屏或低灰阶显示时，外观不良更加明显。
从以上描述的显示基板的结构以及制备过程可以看出，本公开通过将数据信号线、第一连接线和第二连接线设置在不同的导电层中，且一个导电层仅设置竖向走线或者仅设置横向走线，利用竖向走线搭配横向走线，避免了一个导电层同时设置横向走线和竖向走线引起的走线均一性差异，不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效避免了显示基板出现息屏水印现象，提高了显示品质和显示质量。本公开通过在显示区域内设置数据连接线和电源走线，电源走线设置在没有设置数据连接线的正常区域，使得走线区域和正常区域具有基本上相同的走线结构，不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效避免了显示基板的外观不良，提高了显示品质和显示质量。本公开通过在显示区域内设置电源走线， 实现了VSS in pixel的结构，可以大幅度减小边框电源引线的宽度，大大缩减了左右边框宽度，提高了屏占比，有利于实现全面屏显示。本公开通过将电源走线设置成网状连通结构，不仅可以有效降低电源走线的电阻，有效降低低压电源信号的压降，实现低功耗，而且可以有效提升显示基板中电源信号的均一性，有效提升了显示均一性，提高了显示品质和显示质量。本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。
图20至图22为本公开示例性实施例另一种显示基板的平面结构示意图，图21为图20中C3区域的放大图，图22为图20中C4区域的放大图。本示例性实施例显示基板的主体结构与前述实施例显示基板的主体结构基本上相同，所不同的是，显示区域100靠近绑定区域200的角部也设置有第一连接线70。
如图20至图22所示，以中心线O左侧的显示区域包括N个单元列为例，N个单元列从左到右按照编号递增的方式依次排布，最左侧单元列(远离中心线O的一侧)为第1单元列，最右侧单元列(靠近中心线O的一侧)为第N单元列。
在示例性实施方式中，N个单元列可以划分为第一单元列组和第二单元列组，第一单元列组可以包括第1单元列至第n单元列，第二单元列组可以包括第n+1单元列至第N单元列，n可以为大于1小于N的正整数，例如，n可以约为N/2左右的正整数。
在示例性实施方式中，与第一单元列组中多条数据信号线60连接的多条第一连接线70在第二方向Y上按照编号递增的方式依次排布，与第二单元列组中多条数据信号线60连接的多条第一连接线70在第二方向Y上按照编号递减的方式依次排布。
如图20和图21所示，第一单元列组中的多条数据信号线可以至少包括数据信号线60-1至数据信号线60-4，与第一单元列组中多条数据信号线60 连接的多条第一连接线可以包括第一连接线70-1至第一连接线70-4，相应的多条第二连接线可以包括第二连接线80-1至第二连接线80-4，相应的多条引出线可以包括引出线210-1至引出线210-4。第一连接线70-1至第一连接线70-4可以沿着第二方向Y按照编号从小到大顺序设置，数据信号线60-1至数据信号线60-4可以沿着第一方向X按照编号从小到大顺序设置，第二连接线80-1至第二连接线80-4可以沿着第一方向X按照编号从小到大顺序设置，引出线210-1至引出线210-4可以沿着第一方向X按照编号从小到大顺序设置，因而驱动芯片的数据输出引脚可以为正序设计，实现负载无突变的数据信号输出，提高显示品质。
在示例性实施方式中，第一连接线70-1通过第一连接孔K1与数据信号线60-1连接，第二连接线80-1通过第二连接孔K2与第一连接线70-1连接，第二连接线80-1与绑定区域的引出线210-1连接。第一连接线70-2通过第一连接孔K1与数据信号线60-2连接，第二连接线80-2通过第二连接孔K2与第一连接线70-2连接，第二连接线80-2与绑定区域的引出线210-2连接。第一连接线70-3通过第一连接孔K1与数据信号线60-3连接，第二连接线80-3通过第二连接孔K2与第一连接线70-3连接，第二连接线80-3与绑定区域的引出线210-3连接。第一连接线70-4通过第一连接孔K1与数据信号线60-4连接，第二连接线80-4通过第二连接孔K2与第一连接线70-4连接，第二连接线80-4与绑定区域的引出线210-4连接。
在示例性实施方式中，在第一单元列组所在的单元列中，多个第一连接孔K1与显示区域边缘B的距离可以不同。例如，第一连接线70-1与数据信号线60-1连接的第一连接孔K1与显示区域边缘B的距离可以大于第一连接线70-2与数据信号线60-2连接的第一连接孔K1与显示区域边缘B的距离。
在示例性实施方式中，在第一单元列组所在的单元列中，第二连接线与第一连接线对应连接的多个第二连接孔K2与显示区域边缘B的距离可以不同。例如，第二连接线80-1与第一连接线70-1连接的第二连接孔K2与显示区域边缘B的距离可以大于第二连接线80-2与第一连接线70-2连接的第二连接孔K2与显示区域边缘B的距离。
如图20和图22所示，第二单元列组中的多条数据信号线可以至少包括 数据信号线60-(N-3)至数据信号线60-N，与第二单元列组中多条数据信号线连接的多条第一连接线可以包括第一连接线70-(N-3)至第一连接线70-N，相应的多条第二连接线可以包括第二连接线80-(N-3)至第二连接线80-N。第一连接线70-(N-3)至第一连接线70-N可以沿着第二方向Y按照编号从大到小顺序设置，数据信号线60-(N-3)至数据信号线60-N可以沿着第一方向X按照编号从小到大顺序设置，第二连接线80-(N-3)至第二连接线80-N可以沿着第一方向X按照编号从小到大顺序设置，因而驱动芯片的数据输出引脚可以为正序设计，实现负载无突变的数据信号输出，提高显示品质。
在示例性实施方式中，第一连接线70-(N-3)通过第一连接孔K1与数据信号线60-(N-3)连接，第二连接线80-(N-3)通过第二连接孔K2与第一连接线70-(N-3)连接。第一连接线70-(N-2)通过第一连接孔K1与数据信号线60-(N-2)连接，第二连接线80-(N-2)通过第二连接孔K2与第一连接线70-(N-2)连接。第一连接线70-(N-1)通过第一连接孔K1与数据信号线60-(N-1)连接，第二连接线80-(N-1)通过第二连接孔K2与第一连接线70-(N-1)连接。第一连接线70-N通过第一连接孔K1与数据信号线60-N连接，第二连接线80-N通过第二连接孔K2与第一连接线70-N连接。
在示例性实施方式中，在第二单元列组所在的单元列中，多个第一连接孔K1与显示区域边缘B的距离可以不同。例如，第一连接线70-N与数据信号线60-N连接的第一连接孔K1与显示区域边缘B的距离可以大于第一连接线70-(N-1)与数据信号线60-(N-1)连接的第一连接孔K1与显示区域边缘B的距离。
在示例性实施方式中，在第二单元列组所在的单元列中，第二连接线与第一连接线对应连接的多个第二连接孔K2与显示区域边缘B的距离可以不同。例如，第二连接线80-N与第一连接线70-N连接的第二连接孔K2与显示区域边缘B的距离可以大于第二连接线80-(N-1)与第一连接线70-(N-1)连接的第二连接孔K2与显示区域边缘B的距离。
在示例性实施方式中，在显示区域靠近边框区域的多个单元列中，由于 显示区域存在角部圆角，因而这些单元列中数据信号线的长度小于其它单元列中数据信号线的长度。为了实现驱动芯片的数据输出引脚为正序设计，因而图8所示结构的第一连接线设置位置避开了显示区域的角部区域。
本公开示例性实施例的显示基板，不仅可以大大缩减了下边框宽度，提高屏占比，有利于实现全面屏显示，而且通过搭接方式的设计，使得显示区域靠近绑定区域的角部也设置有第一连接线，最大限度地提高了显示区域中第一连接线的均匀性，最大限度地避免了显示基板的外观不良，最大限度地提高了显示品质和显示质量。
在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的显示装置中，如OLED、量子点显示(QLED)、发光二极管显示(Micro LED或Mini LED)或量子点发光二极管显示(QDLED)等，本公开在此不做限定。
本公开还提供一种显示装置，显示装置包括前述的显示基板以及驱动芯片，驱动芯片可以固定设置在显示基板上，所述第二连接线与所述驱动芯片电连接，使得驱动芯片可以将数据信号通过第二连接线和第一连接线传输给数据信号线。
在示例性实施方式中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (17)

  1. 一种显示基板，包括显示区域，所述显示区域包括设置在基底上的驱动结构层，所述驱动结构层至少包括构成多个单元行和多个单元列的多个电路单元、多条数据信号线、多条第一连接线和多条第二连接线，所述电路单元包括像素驱动电路，所述数据信号线被配置为向所述像素驱动电路提供数据信号；在垂直于显示基板的平面上，所述驱动结构层包括在基底上依次设置的多个导电层，所述数据信号线、第一连接线和第二连接线设置在不同的导电层中，沿着第二方向延伸的所述第二连接线与沿着第一方向延伸的所述第一连接线连接，沿着第一方向延伸的所述第一连接线与沿着第二方向延伸的所述数据信号线连接，所述第一方向和所述第二方向交叉。
  2. 根据权利要求1所述的显示基板，其中，所述多个导电层包括沿着远离基底方向依次设置的第一源漏金属层、第二源漏金属层和第三源漏金属层，所述第一源漏金属层至少包括所述第一连接线，所述第二源漏金属层至少包括所述数据信号线，所述第三源漏金属层至少包括所述第二连接线。
  3. 根据权利要求2所述的显示基板，其中，所述像素驱动电路至少包括数据写入晶体管，所述第一源漏金属层还包括所述数据写入晶体管的第一极；至少一个电路单元中，所述第一连接线与所述数据写入晶体管的第一极连接，所述数据信号线通过过孔与所述数据写入晶体管的第一极连接。
  4. 根据权利要求3所述的显示基板，其中，至少一个电路单元中，所述第一源漏金属层还包括数据连接块，所述数据连接块的第一端与所述第一连接线连接，所述数据连接块的第二端与所述数据写入晶体管的第一极连接。
  5. 根据权利要求2所述的显示基板，其中，至少一个电路单元中，所述第二源漏金属层还包括层间虚设连接块，所述层间虚设连接块通过过孔与所述第一连接线连接，所述第三源漏金属层还包括虚设电极，所述虚设电极通过过孔与所述层间虚设连接块连接。
  6. 根据权利要求2所述的显示基板，其中，至少一个电路单元中，所述第二源漏金属层还包括层间数据连接块，所述层间数据连接块通过过孔与所述第一连接线连接，所述第二连接线通过过孔与所述层间数据连接块连接。
  7. 根据权利要求6所述的显示基板，其中，至少一个电路单元中，所述第三源漏金属层还包括数据连接电极，所述数据连接电极与所述第二连接线连接，所述数据连接电极通过过孔与所述层间数据连接块连接。
  8. 根据权利要求1所述的显示基板，其中，至少一个单元行中设置有沿着所述第一方向依次设置的两条第一连接线，两条第一连接线之间设置有第一断口，多个单元行的多个第一断口位于同一电路列中。
  9. 根据权利要求1所述的显示基板，其中，所述显示区域还包括多条沿着所述第一方向延伸的第一电源走线和多条沿着所述第二方向延伸的第二电源走线，所述第一电源走线和第二电源走线设置在不同的导电层中，所述第一电源走线与所述第二电源走线连接。
  10. 根据权利要求9所述的显示基板，其中，所述多个导电层包括沿着远离基底方向依次设置的第一源漏金属层、第二源漏金属层和第三源漏金属层，所述第一源漏金属层至少包括所述第一电源走线，所述第三源漏金属层至少包括所述第二电源走线。
  11. 根据权利要求10所述的显示基板，其中，至少一个电路单元中，所述第二源漏金属层还包括层间电极连接块，所述层间电极连接块通过过孔与所述第一电源走线连接，所述第二电源走线通过过孔与所述层间电极连接块连接。
  12. 根据权利要求11所述的显示基板，其中，至少一个电路单元中，所述第三源漏金属层还包括电源连接电极，所述电源连接电极与所述第二电源走线连接，所述电源连接电极通过过孔与所述层间电极连接块连接。
  13. 根据权利要求9所述的显示基板，其中，所述第二电源走线和所述第二连接线同层设置，至少一个单元列中设置有沿着所述第二方向依次设置第二连接线和第二电源走线，所述第二连接线和所述第二电源走线之间设置有第二断口，多个单元列的多个第二断口位于同一电路行中。
  14. 根据权利要求9所述的显示基板，其中，所述显示基板还包括位于所述显示区域所述第二方向一侧的绑定区域和位于所述显示区域其它侧的边框区域，所述绑定区域设置有绑定电源引线，所述边框区域设置有边框电源 引线，所述绑定电源引线和边框电源引线被配置为持续提供低电压信号，所述第一电源走线和所述第二电源走线分别与所述绑定电源引线和边框电源引线连接。
  15. 根据权利要求1至14任一项所述的显示基板，其中，所述像素驱动电路至少包括存储电容和多个晶体管，所述多个导电层包括沿着远离基底方向依次设置的半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、第二源漏金属层和第三源漏金属层，所述半导体层至少包括多个晶体管的有源层，所述第一栅金属层至少包括多个晶体管的栅电极和存储电容的第一极板，所述第二栅金属层至少包括存储电容的第二极板，所述第一源漏金属层至少包括所述第一连接线，所述第二源漏金属层至少包括所述数据信号线，所述第三源漏金属层至少包括所述第二连接线。
  16. 根据权利要求15所述的显示基板，其中，所述第一源漏金属层还包括沿着所述第一方向延伸的第一电源走线，所述第三源漏金属层还包括沿着所述第二方向延伸的第二电源走线，所述第一电源走线与所述第二电源走线连接。
  17. 一种显示装置，包括如权利要求1至16任一项所述的显示基板以及固定设置在所述显示基板上的驱动芯片，所述第二连接线与所述驱动芯片电连接。
CN202280002081.1A 2022-06-30 2022-06-30 显示基板和显示装置 Pending CN117652231A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/102638 WO2024000346A1 (zh) 2022-06-30 2022-06-30 显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN117652231A true CN117652231A (zh) 2024-03-05

Family

ID=89383506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280002081.1A Pending CN117652231A (zh) 2022-06-30 2022-06-30 显示基板和显示装置

Country Status (2)

Country Link
CN (1) CN117652231A (zh)
WO (1) WO2024000346A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791745A (zh) * 2016-09-27 2019-05-21 夏普株式会社 显示面板
CN107195663B (zh) * 2017-06-08 2020-09-01 深圳市华星光电半导体显示技术有限公司 Amoled显示面板结构
CN112201680B (zh) * 2020-09-30 2023-05-19 武汉天马微电子有限公司 一种显示面板及显示装置
CN113964142A (zh) * 2021-11-19 2022-01-21 昆山国显光电有限公司 显示面板和显示装置
CN114497151A (zh) * 2022-01-12 2022-05-13 武汉华星光电半导体显示技术有限公司 一种显示面板
CN116981295A (zh) * 2022-04-28 2023-10-31 京东方科技集团股份有限公司 显示基板和显示装置
WO2023206339A1 (zh) * 2022-04-29 2023-11-02 京东方科技集团股份有限公司 显示基板及显示装置

Also Published As

Publication number Publication date
WO2024000346A1 (zh) 2024-01-04

Similar Documents

Publication Publication Date Title
CN114784082B (zh) 显示基板和显示装置
CN114730538B (zh) 显示基板及其制备方法、显示装置
CN115004376B (zh) 显示基板及显示装置
CN114937686B (zh) 显示基板及其驱动方法、显示装置
CN115398641B (zh) 显示基板及其制备方法、显示装置
CN115000147B (zh) 显示基板及其制备方法、显示装置
CN216719948U (zh) 显示基板、显示装置
CN115398639B (zh) 显示基板及其制备方法、显示装置
EP4203053A1 (en) Display substrate and preparation method therefor, and display apparatus
CN116322168A (zh) 显示基板及其制作方法、显示装置
CN117652231A (zh) 显示基板和显示装置
CN115004375B (zh) 显示基板及其制备方法、显示装置
CN221057129U (zh) 显示基板和显示装置
WO2023115457A1 (zh) 显示基板及其驱动方法、显示装置
EP4216200A1 (en) Display base plate and preparation method therefor, and display apparatus
CN117296476A (zh) 显示基板及其制备方法、显示装置
CN117918029A (zh) 显示基板及其驱动方法、显示装置
CN118076990A (zh) 显示基板及其制备方法、显示装置
CN116965176A (zh) 显示基板及其制备方法、显示装置
CN117796178A (zh) 显示基板及其制备方法、显示装置
CN117979751A (zh) 显示基板及其制备方法、显示装置
CN117643198A (zh) 显示基板及其制备方法、显示装置
CN117882509A (zh) 显示基板及其制备方法、显示装置
CN116613164A (zh) 显示基板及其制备方法、显示装置
CN118020401A (zh) 显示基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination