CN114937686B - 显示基板及其驱动方法、显示装置 - Google Patents

Abstract

一种显示基板及其驱动方法、显示装置。显示基板包括多个电路单元、多条数据信号线（60）和多条数据连接线（70），数据连接线（70）包括第一连接线（71）和第二连接线（72）；至少一个电路单元包括数据连接电极（81），至少一个电路单元包括扇出连接电极（83），第二连接线（72）通过扇出连接电极（83）与第一连接线（71）连接，第一连接线（71）通过数据连接电极（81）与数据信号线（60）连接，数据连接电极（81）与第一连接线（71）之间具有第一距离，扇出连接电极（83）与第一连接线（71）之间具有第二距离，第一距离和第二距离大于0。

Description

显示基板及其驱动方法、显示装置

技术领域

本文涉及但不限于显示技术领域，具体涉及一种显示基板及其驱动方法、显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED) 和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管（Thin Film Transistor，简称TFT）进行信号控制的柔性显示装置（Flexible Display）已成为目前显示领域的主流产品。

经本申请发明人研究发现，现有显示基板存在外观不良的问题。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开所要解决的技术问题是，提供一种显示基板及其驱动方法、显示装置，以克服现有显示基板存在的外观不良问题。

一方面，本公开提供了一种显示基板，包括多个电路单元、多条数据信号线和多条数据连接线，所述数据连接线包括沿着第一方向延伸的第一连接线和沿着第二方向延伸的第二连接线，所述数据信号线沿着第二方向延伸，所述第一方向和所述第二方向交叉；至少一个电路单元包括数据连接电极，至少一个电路单元包括扇出连接电极，所述第二连接线通过所述扇出连接电极与所述第一连接线连接，所述第一连接线通过所述数据连接电极与所述数据信号线连接；所述数据连接电极在显示基板平面上的正投影与所述数据信号线在显示基板平面上的正投影至少部分重叠，所述扇出连接电极在显示基板平面上的正投影与所述第二连接线在显示基板平面上的正投影至少部分重叠，与同一条所述第一连接线连接的所述数据连接电极和所述扇出连接电极之间，设置有至少一条所述数据信号线。

在示例性实施方式中，与同一条所述第一连接线连接的所述数据连接电极和所述扇出连接电极分别设置在所述第一连接线的两侧。

在示例性实施方式中，至少一个电路单元包括数据连接块，所述数据连接电极通过所述数据连接块与所述第一连接线连接，所述数据连接块在显示基板平面上的正投影与所述数据信号线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，所述第一连接线、数据连接块和数据连接电极为相互连接的一体结构。

在示例性实施方式中，至少一个电路单元包括扇出连接块，所述扇出连接电极通过所述扇出连接块与所述第一连接线连接，所述扇出连接块在显示基板平面上的正投影与所述第二连接线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，所述第一连接线、扇出连接块和扇出连接电极为相互连接的一体结构。

在示例性实施方式中，至少一个电路单元包括虚设电极，所述虚设电极在一个电路单元中的位置和形状与所述扇出连接电极在另一个电路单元中的位置和形状相同。

在示例性实施方式中，所述虚设电极在显示基板平面上的正投影与所述第二连接线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，所述显示基板还包括多条沿着所述第一方向延伸的第一电源走线和多条沿着所述第二方向延伸的第二电源走线；至少一个电路单元包括电源连接电极，所述第二电源走线通过所述电源连接电极与所述第一电源走线连接，所述电源连接电极在显示基板平面上的正投影与所述第二电源走线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，至少一个电路单元包括电源连接块，所述电源连接电极通过所述电源连接块与所述第一电源走线连接，所述电源连接块在显示基板平面上的正投影与所述第二电源走线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，所述第一电源走线、电源连接块和电源连接电极为相互连接的一体结构。

在示例性实施方式中，至少一个电路单元包括虚设电极，所述虚设电极在一个电路单元中的位置和形状与所述电源连接电极在另一个电路单元中的位置和形状相同。

在示例性实施方式中，所述虚设电极在显示基板平面上的正投影与所述第二电源走线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，所述第一电源走线和所述第一连接线同层设置，至少一个电路行中设置至少一条第一电源走线和至少一条第一连接线，所述第一连接线和所述第一电源走线之间设置有第一断口，所述第一断口在显示基板平面上的正投影与所述第二电源走线在显示基板平面上的正投影至少部分重叠，或者，所述第一断口在显示基板平面上的正投影与所述第二连接线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，所述第一断口的第一宽度小于或等于所述第二电源走线或者所述第二连接线的第二宽度，所述第一宽度和第二宽度为所述第一方向的尺寸，所述第一断口在显示基板平面上的正投影位于所述第二电源走线或者所述第二连接线在显示基板平面上的正投影的范围之内。

在示例性实施方式中，所述第二电源走线和所述第二连接线同层设置，至少一个电路列中设置至少一条第二电源走线和至少一条第二连接线，所述第二连接线和所述第二电源走线之间设置有第二断口，所述第二断口在显示基板平面上的正投影与所述第一连接线或者所述第一电源走线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，所述第二断口的第三宽度等于所述第一连接线或者所述第一电源走线的第四宽度，所述第三宽度和第四宽度为所述第二方向的尺寸，所述第二断口在显示基板平面上正投影的边界与所述第一连接线或者所述第一电源走线在显示基板平面上正投影的边界平齐。

在示例性实施方式中，所述显示基板包括显示区域和位于所述显示区域所述第二方向一侧的绑定区域，所述绑定区域设置有绑定电源引线，所述绑定电源引线被配置为持续提供高电平信号或者低电平信号，所述显示区域的至少一条第二电源走线与所述绑定区域的绑定电源引线连接。

在示例性实施方式中，所述显示基板还包括位于所述显示区域其它侧的边框区域，所述边框区域设置有边框电源引线，所述边框电源引线被配置为持续提供高电平信号或者低电平信号，所述显示区域的多条第一电源走线与所述边框区域的边框电源引线连接。

在示例性实施方式中，至少一个电路单元至少包括像素驱动电路，所述像素驱动电路至少包括存储电容和多个晶体管；在垂直于显示基板的平面内，所述电路单元包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层，所述半导体层至少包括多个晶体管的有源层，所述第一导电层至少包括多个晶体管的栅电极和存储电容的第一极板，所述第二导电层至少包括存储电容的第二极板，所述第三导电层至少包括所述第一连接线，所述第四导电层至少包括所述数据信号线和所述第二连接线。

在示例性实施方式中，所述第三导电层还包括分别与所述第一连接线连接的数据连接电极和扇出连接电极，所述数据信号线通过第一连接孔与所述数据连接电极连接，所述第二连接线通过第二连接孔与所述扇出连接电极连接。

在示例性实施方式中，所述第三导电层还包括沿着所述第一方向延伸的第一电源走线以及与所述第一电源走线连接的电源连接电极，所述第四导电层还包括沿着所述第二方向延伸的第二电源走线，所述第二电源走线通过第三连接孔与所述电源连接电极连接。

在示例性实施方式中，所述第一连接线和所述第一电源走线之间设置有第一断口，所述第一断口被所述第二电源走线或者所述第二连接线覆盖，所述第二连接线和所述第二电源走线之间设置有第二断口，所述第二断口在显示基板平面上正投影的边界与所述第一连接线或者所述第一电源走线在显示基板平面上正投影的边界平齐。

在示例性实施方式中，所述第三导电层还包括虚设电极，所述第二连接线通过连接孔与所述虚设电极连接。

在示例性实施方式中，所述多个晶体管至少包括作为第一初始化晶体管的第一晶体管、作为补偿晶体管的第二晶体管、作为驱动晶体管的第三晶体管、作为数据写入晶体管的第四晶体管、作为发光控制晶体管的第五晶体管和第六晶体管、以及作为第二初始化晶体管的第七晶体管，所述第二晶体管和所述第四晶体管分别位于所述第三晶体管所述第二方向的两侧。

在示例性实施方式中，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层，所述第三晶体管包括第三有源层，所述第四晶体管包括第四有源层，所述第五晶体管包括第五有源层，所述第六晶体管包括第六有源层，所述第七晶体管包括第七有源层，所述第一有源层至所述第三有源层、所述第五有源层至所述第七有源层为相互连接的一体结构，所述第四有源层单独设置。

在示例性实施方式中，所述第四有源层设置在所述第五有源层所述第一方向的一侧，所述第四有源层的第一区设置在所述第四有源层的沟道区远离所述第三有源层的一侧，所述第四有源层的第二区设置在所述第四有源层的沟道区靠近所述第三有源层的一侧。

在示例性实施方式中，所述第五有源层的第一区位于所述第四有源层的第二区与所述第六有源层的第二区之间。

在示例性实施方式中，所述存储电容包括第一极板和第二极板，所述第二极板在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，所述第二极板在所述基底上的正投影与所述第三有源层的第一区、所述第四有源层的第二区和所述第五有源层的第二区的连接点在所述基底上的正投影至少部分交叠。

在示例性实施方式中，所述第二极板连接有凸出部，所述凸出部设置在所述第二极板靠近所述第四有源层的角部，所述凸出部在所述基底上的正投影与所述第三有源层的第一区、所述第四有源层的第二区和所述第五有源层的第二区的连接点在基底上的正投影至少部分交叠。

在示例性实施方式中，所述像素驱动电路与发光控制线和第一电源线连接，所述发光控制线被配置为控制所述第五晶体管和第六晶体管的导通或断开，所述第一电源线通过所述第五晶体管的第一极与所述第二极板连接，所述第五晶体管的第一极在所述基底上的正投影与所述发光控制线在所述基底上的正投影至少部分交叠。

另一方面，本公开还提供了一种显示装置，包括前述的显示基板。

又一方面，本公开还提供了一种驱动前述显示基板的驱动方法，所述显示基板包括多个电路单元，至少一个电路单元包括像素驱动电路，所述像素驱动电路至少包括补偿晶体管、驱动晶体管和数据写入晶体管，所述补偿晶体管的栅电极与第一扫描信号线连接，所述补偿晶体管的第一极与所述驱动晶体管的栅电极连接，所述补偿晶体管的第二极与所述驱动晶体管的第二极连接，所述数据写入晶体管的栅电极与第三扫描信号线连接，所述数据写入晶体管的第一极与数据信号线连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极连接；所述驱动方法包括：

在刷新帧阶段，所述第一扫描信号线控制所述补偿晶体管导通，所述第三扫描信号线控制所述数据写入晶体管导通，所述数据信号线输出的数据电压提供至所述驱动晶体管的栅电极；

在保持帧阶段，所述第三扫描信号线控制所述数据写入晶体管导通，所述数据信号线输出的数据电压提供至所述驱动晶体管的第一极。

本公开提供了一种显示基板及其驱动方法、显示装置，通过在显示区域内设置包括第一连接线和第二连接线的数据连接线，第二连接线通过扇出连接电极与第一连接线连接，第一连接线通过数据连接电极与数据信号线连接，数据连接电极在显示基板平面上的正投影与数据信号线在显示基板平面上的正投影至少部分重叠，扇出连接电极在显示基板平面上的正投影与第二连接线在显示基板平面上的正投影至少部分重叠，有效避免了显示基板的外观不良，提高了显示品质和显示质量。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为一种显示装置的结构示意图；

图2为一种显示基板的结构示意图；

图3为一种显示基板中显示区域的平面结构示意图；

图4为一种显示基板中显示区域的剖面结构示意图；

图5为一种像素驱动电路的等效电路示意图；

图6为本公开示例性实施例一种显示基板的平面结构示意图；

图7为本公开示例性实施例一种数据连接线的排布示意图；

图8为本公开示例性实施例另一种显示基板的平面结构示意图；

图9为图8中C2区域的放大图；

图10为本公开示例性实施例一种电源走线的平面结构示意图；

图11为本公开示例性实施例一种数据连接线的结构示意图；

图12为本公开示例性实施例一种电路单元的结构示意图；

图13为图12中第三导电层的结构示意图；

图14为图12中第四导电层的结构示意图；

图15为本公开显示基板中E0区域形成半导体层图案后的示意图；

图16为本公开显示基板中F区域形成半导体层图案后的示意图；

图17为本公开显示基板中E0区域形成第一导电层图案后的示意图；

图18为本公开显示基板中F区域形成第一导电层图案后的示意图；

图19为本公开显示基板中E0区域形成第二导电层图案后的示意图；

图20为本公开显示基板中F区域形成第二导电层图案后的示意图；

图21为本公开显示基板中E0区域形成第四绝缘层图案后的示意图；

图22为本公开显示基板中F区域形成第四绝缘层图案后的示意图；

图23为本公开显示基板中E0区域形成第三导电层图案后的示意图；

图24为本公开显示基板中E1区域形成第三导电层图案后的示意图；

图25为本公开显示基板中E2区域形成第三导电层图案后的示意图；

图26为本公开显示基板中E3区域形成第三导电层图案后的示意图；

图27为本公开显示基板中E4区域形成第三导电层图案后的示意图；

图28为本公开显示基板中F区域形成第三导电层图案后的示意图；

图29为本公开显示基板中E0区域形成第一平坦层图案后的示意图；

图30为本公开显示基板中E1区域形成第一平坦层图案后的示意图；

图31为本公开显示基板中E2区域形成第一平坦层图案后的示意图；

图32为本公开显示基板中E3区域形成第一平坦层图案后的示意图；

图33为本公开显示基板中E4区域形成第一平坦层图案后的示意图；

图34为本公开显示基板中F区域形成第一平坦层图案后的示意图；

图35为本公开显示基板中E0区域形成第四导电层图案后的示意图；

图36为本公开显示基板中E1区域形成第四导电层图案后的示意图；

图37为本公开显示基板中E2区域形成第四导电层图案后的示意图；

图38为本公开显示基板中E3区域形成第四导电层图案后的示意图；

图39为本公开显示基板中E4区域形成第四导电层图案后的示意图；

图40为本公开显示基板中F区域形成第四导电层图案后的示意图；

图41为本公开示例性实施例第一断口所在区域的结构示意图；

图42为本公开示例性实施例第二断口所在区域的结构示意图；

图43为本公开示例性实施例一种像素驱动电路的等效电路示意图；

图44为本公开示例性实施例一种像素驱动电路的工作时序图。

附图标记说明:

11—第一有源层；	12—第二有源层；	13—第三有源层；
			14—第四有源层；	15—第五有源层；	16—第六有源层；
17—第七有源层；	21—第一扫描信号线；	21-1—栅极块；
			22—第二扫描信号线；	23—第三扫描信号线；	24—发光控制线；
25—第一极板；	31—第一初始信号线；	32—第二初始信号线；
			33—第二极板；	34—极板连接线；	35—屏蔽电极；
36—开口；	37—凸出部；	41—第一连接电极；
			42—第二连接电极；	43—第三连接电极；	44—第四连接电极；
45—第五连接电极；	46—第六连接电极；	47—第七连接电极；
			51—第一电源线；	52—阳极连接电极；	60—数据信号线；
70—数据连接线；	71—第一连接线；	72—第二连接线；
			80—引出线；	81—数据连接电极；	82—数据连接块；
83—扇出连接电极；	84—扇出连接块；	85—电源连接电极；
			86—电源连接块；	87—虚设电极；	91—第一电源走线；
92—第二电源走线；	100—显示区域；	101—基底；
			102—驱动结构层；	103—发光结构层；	104—封装结构层；
110—第一区域；	120—第二区域；	130—第三区域；
			200—绑定区域；	201—引线区；	210—第一引线电极；
220—第二引线电极；	230—第三引线电极；	240—第四引线电极；
			250—绑定高压线；	260—绑定高压电极；	300—边框区域；
301—阳极；	302—像素定义层；	303—有机发光层；
			304—阴极；	401—第一封装层；	402—第二封装层；
403—第三封装层；	410—绑定电源引线；	420—引线开口；
			510—边框电源引线。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极（漏电极端子、漏区域或漏电极）与源电极（源电极端子、源区域或源电极）之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线（D1到Dn）连接，扫描驱动器分别与多个扫描信号线（S1到Sm）连接，发光驱动器分别与多个发光信号线（E1到Eo）连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、发光信号线和数据信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij被配置为显示动态图片或静止图像，显示区域100可以称为有效区域（ActiveArea，简称AA）。在示例性实施方式中，显示基板可以采用柔性基板，因而显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。

在示例性实施方式中，绑定区域200可以包括沿着远离显示区域方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区，扇出区连接到显示区域100，至少包括数据扇出线，多条数据扇出线被配置为以扇出走线方式连接显示区域的数据信号线。弯折区连接到扇出区，可以包括设置有凹槽的复合绝缘层，被配置为使绑定区域弯折到显示区域的背面。驱动芯片区可以包括集成电路（Integrated Circuit，简称IC），集成电路被配置为与多条数据扇出线连接。绑定引脚区可以包括绑定焊盘（Bonding Pad），绑定焊盘被配置为与外部的柔性线路板（Flexible Printed Circuit，简称FPC）绑定连接。

在示例性实施方式中，边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区连接到显示区域100，可以至少包括栅极驱动电路，栅极驱动电路与显示区域100中像素驱动电路的第一扫描线、第二扫描线和发光控制线连接。电源线区连接到电路区，可以至少包括边框电源引线，边框电源引线沿着平行于显示区域边缘的方向延伸，与显示区域100中的阴极连接。裂缝坝区连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽被配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。

在示例性实施方式中，绑定区域200中的扇出区和边框区域300中的电源线区可以设置有第一隔离坝和第二隔离坝，第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸，形成环绕显示区域100的环形结构，显示区域边缘是显示区域绑定区域或者边框区域一侧的边缘。

图3为一种显示基板中显示区域的平面结构示意图。如图3所示，显示基板可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3和第四子像素P4。每个子像素可以包括发光器件，发光器件与对应电路单元的像素驱动电路连接，像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素（R），第二子像素P2可以是出射蓝色光线的蓝色子像素（B），第三子像素P3和第四子像素P4可以是出射绿色光线的绿色子像素（G）。在示例性实施方式中，子像素的形状可以是矩形状、菱形、五边形或六边形，四个子像素可以采用钻石形（Diamond）方式排列，形成RGBG像素排布。在其它示例性实施例中，四个子像素可以采用水平并列、竖直并列或正方形等方式排列，本公开在此不做限定。

在示例性实施方式中，像素单元可以包括三个子像素，三个子像素可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。

图4为一种显示基板中显示区域的剖面结构示意图，示意了显示区域中四个子像素的结构。如图4所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动结构层102、设置在驱动结构层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。

在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。驱动结构层102可以包括多个电路单元，电路单元可以至少包括由多个晶体管和存储电容构成的像素驱动电路。发光结构层103可以包括多个子像素，子像素可以至少包括阳极301、像素定义层302、有机发光层303和阴极304，阳极301与像素驱动电路连接，有机发光层303与阳极301连接，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。

在示例性实施方式中，有机发光层可以包括发光层（EML）以及如下任意一层或多层：空穴注入层（HIL）、空穴传输层（HTL）、电子阻挡层（EBL）、空穴阻挡层（HBL）、电子传输层（ETL）和电子注入层（EIL）。在示例性实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是各自连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是相互隔离的。

图5为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图5所示，像素驱动电路可以包括7个晶体管（第一晶体管T1到第七晶体管T7）和1个存储电容C，像素驱动电路分别与8个信号线（数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、第一初始信号线INIT1、第二初始信号线INIT2、第一电源线VDD和第二电源线VSS）连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。

第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与第一初始信号线INIT1连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将第一初始电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。

第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。

第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的控制极与第一扫描信号线S1连接，第七晶体管T7的第一极与第二初始信号线INIT2连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线S1时，第七晶体管T7将第二初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极（阳极）、有机发光层和第二极（阴极），或者可以是QLED，包括叠设的第一极（阳极）、量子点发光层和第二极（阴极）。

在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供的低电平信号，第一电源线VDD的信号为持续提供的高电平信号。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅（Low Temperature Poly-Silicon，简称LTPS），氧化物薄膜晶体管的有源层采用氧化物半导体（Oxide）。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，即LTPS+Oxide （简称LTPO）显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在示例性实施方式中，以第一晶体管T1到第七晶体管T7均为P型晶体管为例，像素驱动电路的工作过程可以包括：

第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，第一初始信号线INIT1的第一初始电压提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。

第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端（第二节点N2）的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得第二初始信号线INIT2的第二初始电压提供至OLED的第一极，对OLED的第一极进行初始化（复位），清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3（驱动晶体管）的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vd-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth) ²＝K*[(Vdd-Vd+|Vth|)-Vth]²＝K*[Vdd-Vd]²

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

随着OLED显示技术的发展，消费者对显示产品显示效果的要求越来越高，极窄边框成为显示产品发展的新趋势，因此边框的窄化甚至无边框设计在OLED显示产品设计中越来越受到重视。一种显示基板中，绑定区域通常包括沿着远离显示区域的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。由于绑定区域的宽度小于显示区域的宽度，绑定区域中集成电路和绑定焊盘的信号线需要通过扇出区以扇出（Fanout）走线方式才能引入到较宽的显示区域，显示区域与绑定区域的宽度差距越大，扇形区中斜向扇出线越多，驱动芯片区与显示区域之间的距离就越大，因而扇形区占用空间较大，导致下边框的窄化设计难度较大，下边框一直维持在2.0mm左右。

图6为本公开示例性实施例一种显示基板的平面结构示意图。在垂直于显示基板的平面内，显示基板可以包括设置在基底上的驱动结构层、设置在驱动结构层远离基底一侧的发光结构层以及设置在发光结构层远离基底一侧的封装结构层。如图6所示，在平行于显示基板的平面内，显示基板可以至少包括显示区域100、位于显示区域100第二方向Y一侧的绑定区域200和位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100的驱动结构层可以包括构成多个单元行和多个单元列的多个电路单元、多条数据信号线60和多条数据连接线70，至少一个电路单元可以包括像素驱动电路，像素驱动电路被配置为向所连接的发光器件输出相应的电流。显示区域100的发光结构层可以包括构成像素阵列的多个子像素，至少一个子像素可以包括发光器件，发光器件与对应电路单元的像素驱动电路连接，发光器件被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，至少一条数据信号线60与一个单元列中的多个像素驱动电路连接，数据信号线60被配置为向所连接的像素驱动电路提供数据信号，至少一条数据连接线70与数据信号线60对应连接，数据连接线70被配置为使数据信号线60通过数据连接线70与绑定区域200中的引出线80对应连接。

在示例性实施方式中，本公开中所说的子像素，是指按照发光器件划分的区域，本公开中所说的电路单元，是指按照像素驱动电路划分的区域。在示例性实施方式中，子像素在基底上正投影的位置与电路单元在基底上正投影的位置可以是对应的，或者，子像素在基底上正投影的位置与电路单元在基底上正投影的位置可以是不对应的。

在示例性实施方式中，沿着第一方向X依次设置的多个电路单元可以称为单元行，沿着第二方向Y依次设置的多个电路单元可以称为单元列，多个单元行和多个单元列构成阵列排布的电路单元阵列，第一方向X与第二方向Y交叉。

在示例性实施方式中，第二方向Y（竖直方向）可以是数据信号线的延伸方向，第一方向X（水平方向）可以与第二方向Y垂直。

在示例性实施方式中，绑定区域200可以包括沿着远离显示区域方向依次设置的引线区201、弯折区、驱动芯片区和绑定引脚区，引线区201连接到显示区域100，弯折区连接到引线区201。引线区201可以设置多条引出线80，多条引出线80沿着远离显示区域的方向延伸，一部分引出线80的第一端与显示区域100中的数据连接线70对应连接，另一部分引出线的第一端与显示区域100中的数据信号线60对应连接，所有引出线80的第二端沿着第二方向Y延伸后跨过弯折区与驱动芯片区的集成电路连接，使得集成电路通过引出线和数据连接线将数据信号施加到数据信号线。由于数据连接线设置在显示区域，因而可以有效减小引线区第二方向Y的长度，大大缩减下边框宽度，提高了屏占比，有利于实现全面屏显示。

在示例性实施方式中，显示区域100的多条数据信号线可以沿着第二方向Y延伸，并按照编号递增的方式沿着第一方向X以设定的间隔顺序设置。多条数据信号线可以按照是否与数据连接线连接划分为第一数据信号线组和第二数据信号线组，第一数据信号线组中的多条数据信号线与数据连接线对应连接，第二数据信号线组中的多条数据信号线不与数据连接线连接。引线区201的多条引出线可以按照是与数据连接线连接还是与数据信号线连接划分为第一引出线组和第二引出线组，第一引出线组中的多条引出线与数据连接线对应连接，第二引出线组中的多条引出线与数据信号线对应连接。

在示例性实施方式中，设置在显示区域100的多条数据连接线70的第一端通过第一连接孔与第一数据信号线组的多条数据信号线60对应连接，多条数据连接线70的第二端向着绑定区域200的方向延伸并跨过显示区域边界B，与引线区201中第一引出线组的多条引出线80对应连接，使得显示区域100中第一数据信号线组的多条数据信号线60通过数据连接线70与引出线80间接连接。第二数据信号线组的多条数据信号线60向着绑定区域200的方向延伸并跨过显示区域边界B，与引线区201中第二引出线组的多条引出线80对应连接，使得显示区域100中第二数据信号线组的多条数据信号线60与引出线80直接连接。在示例性实施方式中，显示区域边界B是显示区域100和绑定区域200的交界处。

本公开中，A沿着B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿着B方向伸展，且主要部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。以下描述中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。在示例性实施方式中，第二方向Y可以是从显示区域指向绑定区域的方向，第二方向Y的反方向可以是从绑定区域指向显示区域的方向。

在示例性实施方式中，引出线80与数据信号线60、引出线80与数据连接线70可以直接连接，或者可以通过过孔连接，本公开在此不做限定。

在示例性实施方式中，显示区域100可以具有中心线O，显示区域100中的多条数据信号线60、多条数据连接线70和引线区201中的多条引出线80可以相对于中心线O对称设置，中心线O可以为平分显示区域100的多个单元列并沿着第二方向Y延伸的直线。

图7为本公开示例性实施例一种数据连接线的排布示意图，为图6中C1区域的放大图，示意了16条数据信号线、4 条数据连接线和16条引出线的结构。如图7所示，在示例性实施方式中，显示区域的多条数据信号线可以包括第一数据信号线60-1至第十六数据信号线60-16，显示区域的多条数据连接线可以包括第一数据连接线70-1至第四数据连接线70-4，引线区201的多条引出线可以包括第一引出线80-1至第十六引出线80-16。

在示例性实施方式中，第一数据信号线组包括第一数据信号线60-1至第四数据信号线60-4，第二数据信号线组包括其余的12条数据信号线，第一数据信号线60-1至第十六数据信号线60-16可以沿着第一方向X顺序设置。

在示例性实施方式中，第一引出线组包括第一引出线80-1至第四引出线80-4，第二引出线组包括其余的12条引出线，第一引出线组的多条引出线可以沿着第一方向X的反方向顺序设置，第二引出线组的多条引出线可以沿着第一方向X顺序设置，且第一引出线组中相邻的引出线之间设置有2条第二引出线组的引出线。例如，第一引出线80-1与第二引出线80-2之间可以设置有第十四引出线80-14和第十五引出线80-15，第二引出线80-2与第三引出线80-3之间可以设置有第十二引出线80-12和第十三引出线80-13，第三引出线80-3与第四引出线80-4之间可以设置有第十引出线80-10和第十一引出线80-11。

在示例性实施方式中，第一连接孔可以第一单元列至第四单元列的电路单元中。第一数据连接线70-1的第一端在显示区域100通过第一连接孔与第一数据信号线60-1连接，第二端延伸到引线区201后与第一引出线80-1连接。第二数据连接线70-2的第一端在显示区域100通过第一连接孔与第二数据信号线60-2连接，第二端延伸到引线区201后与第二引出线80-2连接。第三数据连接线70-3的第一端在显示区域100通过第一连接孔与第二数据信号线60-2连接，第二端延伸到引线区201后与第三引出线80-3连接。第四数据连接线70-4的第一端在显示区域100通过第一连接孔与第四数据信号线60-4连接，第二端延伸到引线区201后与第四引出线80-4连接。

在示例性实施方式中，第二数据信号线组的多条数据信号线延伸到引线区201后与第二引出线组的多条引出线对应连接。

在示例性实施方式中，数据连接线与数据信号线对应连接的多个第一连接孔与显示区域边缘B的距离可以不同。例如，第一数据连接线70-1与第一数据信号线60-1连接的第一连接孔与显示区域边缘B的距离可以大于第二数据连接线70-2与第二数据信号线60-2连接的第一连接孔与显示区域边缘B的距离。又如，第二数据连接线70-2与第二数据信号线60-2连接的第一连接孔与显示区域边缘B的距离可以大于第三数据连接线70-3与第三数据信号线60-3连接的第一连接孔与显示区域边缘B的距离。再如，第三数据连接线70-3与第三数据信号线60-3连接的第一连接孔与显示区域边缘B的距离可以大于第四数据连接线70-4与第四数据信号线60-4连接的第一连接孔与显示区域边缘B的距离。

在示例性实施方式中，数据连接线可以包括依次连接的第一连接线和第二连接线。第一连接线的形状可以为沿着第一方向X延伸的直线状，第二连接线的形状可以为沿着第二方向Y延伸的直线状。第一连接线的第一端通过第一连接孔与数据信号线连接，第一连接线的第二端沿着第一方向X或者第一方向X的反方向延伸后与第二连接线的第一端连接，第二连接线的第二端沿着第二方向Y向着引线区的方向延伸后与引出线连接。

在示例性实施方式中，在第一方向X上相邻的第二连接线之间，可以设置有多条数据信号线。例如，在第一方向X上相邻的第二连接线之间可以设置1条数据信号线。又如，在第一方向X上相邻的第二连接线之间可以设置2条数据信号线。

在示例性实施方式中，集成电路的数据输出引脚可以利用逆序设计实现负载无突变的数据信号输出，提高显示品质。

在示例性实施方式中，对于显示基板的显示分辨率为M*N，当采用a条数据信号线中插入1条数据连接线时（即第一方向X相邻的第二连接线之间设置有a条数据信号线），则集成电路的数据输出引脚（PIN）从左到右的排列顺序为：

[M/（a+1）]+1、[M/（a+1）]+2、1、[M/（a+1）]+3、[M/（a+1）]+4、2、[M/（a+1）]+5、[M/（a+1）]+6、3 … [M-1]、M、[M/（a+1）]… [M+1]、[M+2]、[2M-M/(a+1) +1]…2M、[2M-M/(a+1) -1]、[2M-M/(a+1)]。

例如，对于分辨率为1080x2160的显示基板，集成电路的数据输出引脚数量为2160个，采用2条数据信号线中插入1条数据连接线时，集成电路的数据输出引脚从左到右的排列顺序为：

D361、D362、D1、D363、D364、D2、D365、D366、D3、D367、D368、D4、D369、D370…D1073、D1074、D357、D1075、D1076、D358、D1077、D1078、D359、D1079、D1080、D360…D1793、D1794、D2158、D1795、D1796、D2159、D1797、D1798、D2160、D1799、D1800。

在示例性实施方式中，逆序设计仅为一种实现方式，实际设计中可以采用正序设计的实现方式。例如，可以通过跨线设计使得集成电路的引脚输出信号的顺序与显示区域中数据信号线排布顺序一致。

本公开通过在显示区域内设置数据连接线，使得绑定区域的引出线通过数据连接线与数据信号线连接，使得引线区中不需要设置扇形状的斜线，有效减小了引线区的长度，大大缩减了下边框宽度，提高了屏占比，有利于实现全面屏显示。

图8为本公开示例性实施例另一种显示基板的平面结构示意图，图9为图8中C2区域的放大图。显示区域100的驱动结构层可以包括组成电路单元阵列的多个电路单元、多条数据信号线60、多条数据连接线70和网状连通结构的电源走线90，多个电路单元、多条数据信号线60和多条数据连接线70的布局和结构与前述图6所示布局和结构基本上相同。

如图8和图9所示，在示例性实施方式中，数据连接线70可以包括沿着第一方向X延伸的第一连接线71和沿着第二方向Y延伸的第二连接线72。第一连接线71和第二连接线72可以设置在不同的导电层中，第一连接线71和数据信号线60可以设置在不同的导电层中，第一连接线71的第一端通过第一连接孔K1与数据信号线60连接，第一连接线71的第二端沿着第一方向X或者第一方向X的反方向延伸后，通过第二连接孔K2与第二连接线72的第一端连接，第二连接线72的第二端沿着第二方向Y向着引线区的方向延伸后与引出线80连接，第二连接线72可以设置在第一方向X相邻的数据信号线60之间。

在示例性实施方式中，电源走线90可以包括多条沿着第一方向X延伸的第一电源走线91和多条沿着第二方向Y延伸的第二电源走线92，多条第一电源走线91可以沿着第二方向Y依次设置，多条第二电源走线92可以沿着第一方向X依次设置。

在示例性实施方式中，第一电源走线91和第二电源走线92可以设置在不同的导电层中，第二电源走线92可以设置在相邻的数据信号线60之间，至少一条第二电源走线92可以通过第三连接孔K3与至少一条第一电源走线91连接，使得多条第一电源走线91和多条第二电源走线92构成网状连通结构的电源走线90。

在示例性实施方式中，在第一方向X上相邻的两条第二连接线72之间，可以设置有2条数据信号线60和1条第二电源走线92。

在示例性实施方式中，第一电源走线91和第一连接线71可以同层设置，且通过同一次图案化工艺同步形成，第二电源走线92和第二连接线72可以同层设置，且通过同一次图案化工艺同步形成。

在示例性实施方式中，至少一个电路行中可以仅设置有一条第一电源走线91，且该电路行中没有设置第一连接线71。

在示例性实施方式中，至少一个电路行中可以设置有至少一条第一电源走线91和至少一条第一连接线71，第一电源走线91和第一连接线71之间设置有第一断口DF1，第一断口DF1被配置为实现第一电源走线91和第一连接线71之间的绝缘。

在示例性实施方式中，至少一个电路列中可以仅设置有一条第二电源走线92，且该电路列中没有设置第二连接线72。

在示例性实施方式中，至少一个电路列可以设置有至少一条第二电源走线92和至少一条第二连接线72，第二电源走线92和第二连接线72之间设置有第二断口DF2，第二断口DF2被配置为实现第二电源走线92和第二连接线72之间的绝缘。

图10为本公开示例性实施例一种电源走线的平面结构示意图。如图10所示，显示基板可以包括显示区域100、位于显示区域100第二方向Y一侧的绑定区域200以及位于显示区域100其它侧的边框区域300，显示区域100可以设置有网格状的电源走线90，绑定区域200可以设置有绑定电源引线410，边框区域300可以设置有边框电源引线510，电源走线90可以分别与绑定电源引线410和边框电源引线510连接。

在示例性实施方式中，绑定区域200的绑定电源引线410和边框区域300的边框电源引线510可以为相互连接的一体结构。

在示例性实施方式中，显示区域100的电源走线90可以包括多条沿着第一方向X延伸的第一电源走线91和多条沿着第二方向Y延伸的第二电源走线92，多条第一电源走线91可以沿着第二方向Y依次设置，且第一方向X的一端或两端与边框电源引线510连接，多条第二电源走线92可以沿着第一方向X依次设置，第二电源走线92远离绑定区域的一端可以与边框电源引线510连接。

在示例性实施方式中，至少一条第二电源走线92第二方向Y的一端可以与绑定电源引线410连接。

在示例性实施方式中，第一电源走线91和第二电源走线92可以设置在不同的导电层中，至少一条第二电源走线92可以通过第三连接孔与至少一条第一电源走线91连接，使得多条第一电源走线91和多条第二电源走线92具有相同的电位。本公开通过在显示区域内设置电源走线，实现了低压线设置在子像素（VSS in pixel）的结构，可以大幅度减小边框电源引线的宽度，有利于实现窄边框。本公开通过将电源走线设置成网状连通结构，不仅可以有效降低电源走线的电阻，有效降低低压电源信号的压降，实现低功耗，而且可以有效提升显示基板中电源信号的均一性，有效提升了显示均一性，提高了显示品质和显示质量。

图11为本公开示例性实施例一种数据连接线的结构示意图。如图11所示，由于数据连接线设置在显示区域中的部分区域，且数据连接线包括沿着第一方向X延伸的第一连接线和沿着第二方向Y延伸的第二连接线，因而可以按照有无数据连接线以及数据连接线的延伸方向作为划分依据，将显示区域划分为第一区域110、第二区域120和第三区域130，第一区域110可以是设置有第一连接线71的区域（可以称为连接线横向走线区域），第二区域120可以是设置有第二连接线72的区域（可以称为连接线纵向走线区域），第三区域130可以是没有设置第一连接线71和第二连接线72的区域（可以称为正常区域）。

在示例性实施方式中，第一区域110可以包括多个电路单元，第一连接线71在显示基板平面上的正投影与第一区域110的多个电路单元中像素驱动电路在显示基板平面上的正投影至少部分交叠。

在示例性实施方式中，第二区域120可以包括多个电路单元，第二连接线72在显示基板平面上的正投影与第二区域120的多个电路单元中像素驱动电路在显示基板平面上的正投影至少部分交叠。

在示例性实施方式中，图11所示各个区域的划分仅仅是一种示例性说明。由于第一区域110、第二区域120和第三区域130是按照有无数据连接线和数据连接线的延伸方向作为划分依据，因而三个区域的形状可以是规则的多边形，或者是不规则的多边形，显示区域可以划分出一个或多个第一区域110、一个或多个第二区域120以及一个或多个第三区域130，本公开在此不做限定。

本公开示例性实施例提供了一种显示基板，包括多个电路单元、多条数据信号线和多条数据连接线，所述数据连接线包括沿着第一方向延伸的第一连接线和沿着第二方向延伸的第二连接线，所述数据信号线沿着第二方向延伸，所述第一方向和所述第二方向交叉；至少一个电路单元包括数据连接电极，至少一个电路单元包括扇出连接电极，所述第二连接线通过所述扇出连接电极与所述第一连接线连接，所述第一连接线通过所述数据连接电极与所述数据信号线连接；所述数据连接电极在显示基板平面上的正投影与所述数据信号线在显示基板平面上的正投影至少部分重叠，所述扇出连接电极在显示基板平面上的正投影与所述第二连接线在显示基板平面上的正投影至少部分重叠，与同一条所述第一连接线连接的所述数据连接电极和所述扇出连接电极之间，设置有至少一条所述数据信号线。

在示例性实施方式中，与同一条第一连接线连接的所述数据连接电极和所述扇出连接电极分别设置在所述第一连接线的两侧。

在示例性实施方式中，至少一个电路单元包括虚设电极，所述虚设电极在一个电路单元中的位置和形状与所述扇出连接电极在另一个电路单元中的位置和形状相同。

在示例性实施方式中，所述虚设电极在显示基板平面上的正投影与所述第二连接线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，所述显示基板还包括多条沿着所述第一方向延伸的第一电源走线和多条沿着所述第二方向延伸的第二电源走线；至少一个电路单元包括电源连接电极，所述第二电源走线通过所述电源连接电极与所述第一电源走线连接，所述电源连接电极在显示基板平面上的正投影与所述第二电源走线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，至少一个电路单元包括虚设电极，所述虚设电极在一个电路单元中的位置和形状与所述电源连接电极在另一个电路单元中的位置和形状相同。

在示例性实施方式中，所述虚设电极在显示基板平面上的正投影与所述第二电源走线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，所述第一电源走线和所述第一连接线同层设置，至少一个电路行中设置至少一条第一电源走线和至少一条第一连接线，所述第一连接线和所述第一电源走线之间设置有至少一个第一断口，所述第一断口在显示基板平面上的正投影与所述第二电源走线在显示基板平面上的正投影至少部分重叠，或者，所述第一断口在显示基板平面上的正投影与所述第二连接线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，所述第一断口的第一宽度小于或等于所述第二电源走线或者所述第二连接线的第二宽度，所述第一宽度和第二宽度为所述第一方向的尺寸，所述第一断口在显示基板平面上的正投影位于所述第二电源走线或者所述第二连接线在显示基板平面上的正投影的范围之内。

在示例性实施方式中，所述第二电源走线和所述第二连接线同层设置，至少一个电路列中设置至少一条第二电源走线和至少一条第二连接线，所述第二连接线和所述第二电源走线之间设置有第二断口，所述第二断口在显示基板平面上的正投影与所述第一连接线或者所述第一电源走线在显示基板平面上的正投影至少部分重叠。

在示例性实施方式中，所述第二断口的第三宽度等于所述第一连接线或者所述第一电源走线的第四宽度，所述第三宽度和第四宽度为所述第二方向的尺寸，所述第二断口在显示基板平面上正投影的边界与所述第一连接线或者所述第一电源走线在显示基板平面上正投影的边界平齐。

在示例性实施方式中，至少一个电路单元至少包括像素驱动电路，所述像素驱动电路至少包括存储电容和多个晶体管；在垂直于显示基板的平面内，所述电路单元包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层，所述半导体层至少包括多个晶体管的有源层，所述第一导电层至少包括多个晶体管的栅电极和存储电容的第一极板，所述第二导电层至少包括存储电容的第二极板，所述第三导电层至少包括所述第一连接线，所述第四导电层至少包括所述数据信号线和所述第二连接线。

在示例性实施方式中，所述第三导电层还包括分别与所述第一连接线连接的数据连接电极和扇出连接电极，所述数据信号线通过第一连接孔与所述数据连接电极连接，所述第二连接线通过第二连接孔与所述扇出连接电极连接。

在示例性实施方式中，所述第三导电层还包括沿着所述第一方向延伸的第一电源走线以及与所述第一电源走线连接的电源连接电极，所述第四导电层还包括沿着所述第二方向延伸的第二电源走线，所述第二电源走线通过第三连接孔与所述电源连接电极连接。

在示例性实施方式中，所述第三导电层还包括虚设电极，至少一个电路单元中，所述第二连接线通过连接孔与所述虚设电极连接，至少一个电路单元中，所述第二电源走线通过连接孔与所述虚设电极连接。

在示例性实施方式中，驱动结构层还可以至少包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第一平坦层，第一绝缘层设置在基底与半导体层之间，第二绝缘层设置在半导体层和第一导电层之间，第三绝缘层设置在第一导电层与第二导电层之间，第四绝缘层设置在第二导电层与第三导电层之间，第一平坦层设置在第三导电层与第四导电层之间。

图12为本公开示例性实施例一种电路单元的结构示意图，为图11中D区域的放大图，示意了4个电路行、12个电路列的电路单元的结构，图13为图12中第三导电层的结构示意图，图14为图12中第四导电层的结构示意图。如图12、图13和图14所示，在平行于显示基板的平面内，驱动结构层可以包括：组成多个单元行和多个单元列的多个电路单元，以及多条数据信号线60、多条第一连接线71、多条第二连接线72、多条第一电源走线91和多条第二电源走线92，电路单元可以至少包括像素驱动电路，数据信号线60的形状可以为沿着第二方向Y延伸的直线状，数据信号线60可以与所在单元列中多个电路单元的像素驱动电路连接，第一连接线71和第一电源走线91的形状可以为沿着第一方向X延伸的直线状，第二连接线72和第二电源走线92的形状可以为沿着第二方向Y延伸的直线状。

在示例性实施方式中，在平行于显示基板的平面内，驱动结构层可以包括第一区域110、第二区域120和第三区域130，第一区域110可以是设置有第一连接线71的区域，第二区域120可以是设置有第二连接线72的区域，第三区域130可以是没有设置第一连接线71和第二连接线72的区域，第一区域110、第二区域120和第三区域130均设置有数据信号线60、第一电源走线91和第二电源走线92。

在示例性实施方式中，第一区域110中至少一个电路单元可以包括数据连接电极81和数据连接块82，第一连接线71与数据连接电极81之间具有第一距离L1，第一距离L1可以大于0。在示例性实施方式中，第一距离L1可以是第一连接线71靠近数据连接电极81一侧的边缘与数据连接电极81靠近第一连接线71一侧的边缘之间的距离，第一距离L1为第二方向Y尺寸。数据连接块82可以设置在第一连接线71和数据连接电极81之间，并分别与第一连接线71和数据连接电极81连接。数据信号线60可以通过第一连接孔K1与数据连接电极81连接，从而实现数据信号线60与第一连接线71的连接。例如，第M-2行、第N-3列的电路单元中设置有数据连接电极81和数据连接块82，数据连接电极81通过数据连接块82与第M-1行的第一连接线71连接。

在示例性实施方式中，数据连接电极81在显示基板平面上的正投影与数据信号线60在显示基板平面上的正投影至少部分重叠。在示例性实施方式中，数据连接电极81在显示基板平面上的正投影可以位于数据信号线60在显示基板平面上的正投影的范围之内。

在示例性实施方式中，数据连接块82在显示基板平面上的正投影与数据信号线60在显示基板平面上的正投影至少部分重叠。在示例性实施方式中，数据连接块82在显示基板平面上的正投影可以位于数据信号线60在显示基板平面上的正投影的范围之内。

在示例性实施方式中，第一区域110中至少一个电路单元可以包括扇出连接电极83和扇出连接块84，第一连接线71与扇出连接电极83之间具有第二距离L2，第二距离L2可以大于0。在示例性实施方式中，第二距离L2可以是第一连接线71靠近扇出连接电极83一侧的边缘与扇出连接电极83靠近第一连接线71一侧的边缘之间的距离，第二距离L2为第二方向Y尺寸。扇出连接块84可以设置在第一连接线71和扇出连接电极83之间，并分别与第一连接线71和扇出连接电极83连接。第二连接线72可以通过第二连接孔K2与扇出连接电极83连接，从而实现第二连接线72与第一连接线71的连接。例如，例如，第M-1行、第N+3列的电路单元中设置有扇出连接块84和扇出连接电极83，扇出连接电极83通过扇出连接块84与第M-1行的第一连接线71连接。由于扇出连接电极83通过第二连接孔K2与第二连接线72连接，数据连接电极81通过第一连接孔K1与数据信号线60连接，因而实现了数据信号线60通过第一连接线71与第二连接线72的连接。

在示例性实施方式中，扇出连接电极83在显示基板平面上的正投影与第二连接线72在显示基板平面上的正投影至少部分重叠。在示例性实施方式中，扇出连接电极83在显示基板平面上的正投影可以位于第二连接线72在显示基板平面上的正投影的范围之内。

在示例性实施方式中，扇出连接块84在显示基板平面上的正投影与第二连接线72在显示基板平面上的正投影至少部分重叠。在示例性实施方式中，扇出连接块84在显示基板平面上的正投影可以位于第二连接线72在显示基板平面上的正投影的范围之内。

在示例性实施方式中，对于连接同一条第一连接线71的数据连接电极81和扇出连接电极83，数据连接电极81和扇出连接电极83之间可以设置有至少一条数据信号线60，数据连接电极81可以设置在第一连接线71第二方向Y的反方向的一侧，扇出连接电极83可以设置在第一连接线71第二方向Y的一侧，即数据连接电极81和扇出连接电极83分别设置在第一连接线71第二方向Y的两侧，相应地，与同一条第一连接线71连接的第一连接孔K1和第二连接孔K2分别设置在该第一连接线71第二方向Y的两侧。

在示例性实施方式中，第三区域130中至少一个电路单元可以包括电源连接电极85和电源连接块86，电源连接块86可以设置在第一电源走线91和电源连接电极85之间，并分别与第一电源走线91和电源连接电极85连接。第二电源走线92可以通过第三连接孔K3与电源连接电极85连接，因而实现了第一电源走线91与第二电源走线92的连接，多条第一电源走线91和多条第二电源走线92构成网状结构的电源走线。

在示例性实施方式中，电源连接电极85在显示基板平面上的正投影与第二电源走线92在显示基板平面上的正投影至少部分重叠。在示例性实施方式中，电源连接电极85在显示基板平面上的正投影可以位于第二电源走线92在显示基板平面上的正投影的范围之内。

在示例性实施方式中，电源连接块86在显示基板平面上的正投影与第二电源走线92在显示基板平面上的正投影至少部分重叠。在示例性实施方式中，电源连接块86在显示基板平面上的正投影可以位于第二电源走线92在显示基板平面上的正投影的范围之内。

在示例性实施方式中，电源连接电极85和电源连接块86可以设置在第一电源走线91第二方向Y的一侧。

在示例性实施方式中，第一区域110或者第三区域130中至少一个电路单元可以包括第一断口DF1，第一断口DF1可以设置在一个单元行中的第一连接线71和第一电源走线91之间，实现第一连接线71和第一电源走线91的绝缘。

在示例性实施方式中，第一断口DF1在显示基板平面上的正投影与第二电源走线92或者第二连接线72在显示基板平面上的正投影至少部分重叠。在示例性实施方式中，第一断口DF1在显示基板平面上的正投影可以位于第二电源走线92或者第二连接线72在显示基板平面上的正投影的范围之内。

在示例性实施方式中，第一区域110或者第三区域130中至少一个电路单元可以包括第二断口DF2，第二断口DF2可以设置在一个单元列中的第二连接线72和第二电源走线92之间，实现第二连接线72和第二电源走线92的绝缘。

在示例性实施方式中，第二断口DF2在显示基板平面上的正投影与第一连接线71或者第一电源走线91在显示基板平面上的正投影至少部分重叠。在示例性实施方式中，第二断口DF2在显示基板平面上正投影的便于可以与第一连接线71或者第一电源走线91在显示基板平面上正投影的边界平齐。

在示例性实施方式中，第一区域110中至少一个电路单元可以包括虚设电极87，第二电源走线92可以通过连接孔与虚设电极87连接。

在示例性实施方式中，虚设电极87在显示基板平面上的正投影与第二电源走线92在显示基板平面上的正投影至少部分重叠。在示例性实施方式中，虚设电极87在显示基板平面上的正投影可以位于第二电源走线92在显示基板平面上的正投影的范围之内。

在示例性实施方式中，第二区域120中至少一个电路单元可以包括虚设电极87，第二连接线72可以通过连接孔与虚设电极87连接。

在示例性实施方式中，虚设电极87在显示基板平面上的正投影与第二连接线72在显示基板平面上的正投影至少部分重叠。在示例性实施方式中，虚设电极87在显示基板平面上的正投影可以位于第二连接线72在显示基板平面上的正投影的范围之内。

在示例性实施方式中，数据连接电极81、数据连接块82、电源连接电极85、电源连接块86、扇出连接电极83、扇出连接块84、虚设电极87、第一连接线71和第一电源走线91可以设置在第三导电层中，数据信号线60、第二连接线72和第二电源走线92可以设置在第四导电层中。

在示例性实施方式中，虚设电极87在电路单元中的位置和形状可以与扇出连接电极83在电路单元中的位置和形状基本上相同，虚设电极87在电路单元中的位置和形状可以与电源连接电极85在电路单元中的位置和形状基本上相同，使得扇出连接电极83、电源连接电极85和虚设电极87呈现相同的形貌和过孔连接结构，通过转接区相同的设计，不仅可以提高后续刻蚀工艺的均一性，而且使得不同区域在透射及反射光下均能达到相同的显示效果，有效避免了消影，有效避免了显示基板的外观不良，提高了显示品质和显示质量。

下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理工艺中的全部或者部分。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在示例性实施方式中，显示基板的制备过程可以包括如下操作。

（1）形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层，如图15和图16所示，图15为图11中E0区域的放大图，图16为图11中F区域的放大图。

在示例性实施方式中，显示区域中每个电路单元的半导体层可以至少包括第一晶体管T1的第一有源层11至第七晶体管T7的第七有源层17，且第一有源层11至第三有源层13、第五有源层15至第七有源层17可以为相互连接的一体结构，第四有源层14可以单独设置。

在示例性实施方式中，第一有源层11和第二有源层12可以位于本电路单元的第三有源层13第二方向Y的反方向的一侧，第四有源层14、第五有源层15、第六有源层16和第七有源层17可以位于本电路单元的第三有源层13第二方向Y的一侧。

在示例性实施方式中，第一有源层11的形状可以呈“n”字形，第二有源层12和第五有源层15的形状可以呈“L”字形，第三有源层13的形状可以呈“Ω”字形，第四有源层14、第六有源层16和第七有源层17的形状可以呈“I”字形。

在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，第一有源层11的第一区11-1、第四有源层14的第一区14-1、第四有源层14的第二区14-2、第五有源层15的第一区15-1和第七有源层17的第一区17-1可以单独设置，第一有源层11的第二区11-2可以作为第二有源层12的第一区12-1，第三有源层13的第一区13-1可以同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，第三有源层13的第二区13-2可以同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，第六有源层16的第二区16-2可以作为第七有源层17的第二区17-2。

在示例性实施方式中，第四有源层14可以单独设置在第五有源层15第一方向X的一侧，第四有源层14的第一区14-1可以设置在第四有源层14的沟道区远离第三有源层13的一侧，第四有源层14的第二区14-2可以设置在第四有源层14的沟道区靠近第三有源层13的一侧。在示例性实施方式中，第四有源层14的第一区14-1被配置为通过后续形成的第四连接电极与数据信号线连接，第四有源层14的第二区14-2被配置为通过后续形成的第三连接电极与第三有源层13的第一区13-1连接。

在示例性实施方式中，第四有源层14的第二区14-2可以位于第五有源层15的第一区15-1第一方向X的一侧，即第五有源层15的第一区15-1可以位于第四有源层14的第二区14-2与第六有源层16的第二区16-2（也是第七有源层17的第二区17-2）之间。

在示例性实施方式中，第三有源层的第一区可以作为第三晶体管（驱动晶体管）的第一极，第四有源层的第二区可以作为第四晶体管（数据写入晶体管）的第二极，第五有源层的第二区可以作为第五晶体管的第二极，第三有源层的第一区、第四有源层的第二区和第五有源层的第二区相互连接的连接点为像素驱动电路的第一节点N1。

在示例性实施方式中，图11中E1区域、E2区域、E3区域和E4区域的半导体图案与E0区域的半导体图案基本上相同，绑定区域中引线区没有设置半导体图案。

（2）形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图17和图18所示，图17为图11中E0区域的放大图，图18为图11中F区域的放大图。在示例性实施方式中，第一导电层可以称为第一栅金属（GATE1）层。

在示例性实施方式中，显示区域中每个电路单元的第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22、第三扫描信号线23、发光控制线24和存储电容的第一极板25。

在示例性实施方式中，存储电容的第一极板25的形状可以为矩形状，矩形状的角部可以设置倒角，第一极板25在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影存在重叠区域。在示例性实施方式中，第一极板25可以同时作为存储电容的一个极板和第三晶体管T3的栅电极。

在示例性实施方式中，第一扫描信号线21、第二扫描信号线22、第三扫描信号线23和发光控制线24的形状可以为主体部分沿着第一方向X延伸的线形状。第一扫描信号线21和第二扫描信号线22可以位于本电路单元的第一极板25第二方向Y的反方向的一侧，第二扫描信号线22可以位于本电路单元的第一扫描信号线21远离第一极板25的一侧，第三扫描信号线23和发光控制线24可以位于本电路单元的第一极板25第二方向Y的一侧，第三扫描信号线23可以位于本电路单元的发光控制线24远离第一极板25的一侧。

在示例性实施方式中，第一扫描信号线21可以设置有向第二扫描信号线22一侧凸起的栅极块21-1，第一扫描信号线21和栅极块21-1与第二有源层相重叠的区域可以作为第二晶体管T2的栅电极，形成双栅结构的第二晶体管T2。

在示例性实施方式中，第二扫描信号线22与第一有源层相重叠的区域可以作为双栅结构的第一晶体管T1的栅电极。第三扫描信号线23与第四有源层相重叠的区域可以作为第四晶体管T4的栅电极，第三扫描信号线23与第七有源层相重叠的区域可以作为第七晶体管T7的栅电极。发光控制线24与第五有源层相重叠的区域可以作为第五晶体管T5的栅电极，发光控制线24与第六有源层相重叠的区域可以作为第六晶体管T6的栅电极。

在示例性实施方式中，由于第一扫描信号线21位于本电路单元的第三晶体管T3第二方向Y的反方向的一侧，第三扫描信号线23位于本电路单元的第三晶体管T3第二方向Y的一侧，因而第二晶体管T2和第四晶体管T4分别位于第三晶体管T3第二方向Y的两侧。

在示例性实施方式中，图11中E1区域、E2区域、E3区域和E4区域的第一导电层图案与E0区域的第一导电层图案基本上相同。

在示例性实施方式中，绑定区域中引线区的第一导电层图案可以至少包括多个第一引线电极210。

在示例性实施方式中，第一引线电极210的形状可以为沿着第二方向Y延伸的条形状，第一引线电极210被配置为与后续形成的奇数单元列的数据信号线连接。

图18所示的引线区为显示区域中第三区域的第一导电层图案，因而只有连接奇数单元列的数据信号线的第一引线电极。对于显示区域中的第二区域，由于后续形成有第二连接线，因而第二区域的第一导电层图案还可以包括第五引线电极，该第五引线电极被配置为通过第六引线电极与后续形成的第二连接线连接。因而，第二区域中不仅包括多个第一引线电极，还包括多个第五引线电极，第二区域中引线电极的数量与第三区域中引线电极的数量不同。

在示例性实施方式中，第五引线电极和第一引线电极的结构可以基本上相同。

在示例性实施方式中，绑定区域的第一导电层图案还可以包括多条第一引出线（未示出），第一引出线的形状可以为直线状或者折线状，多条第一引出线的第一端与第一引线电极210和第五引线电极连接，多条第一引出线的第二端沿着远离显示区域的方向延伸到绑定区域的弯折区。

在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一有源层至第七有源层的第一区和第二区均被导体化。

（3）形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，第二导电层图案至少包括：如图19和图20所示，图19为图11中E0区域的放大图，图20为图11中F区域的放大图。在示例性实施方式中，第二导电层可以称为第二栅金属（GATE2）层。

在示例性实施方式中，显示区域中每个电路单元的第二导电层图案至少包括：第一初始信号线31、第二初始信号线32、存储电容的第二极板33、极板连接线34和屏蔽电极35。

在示例性实施方式中，第一初始信号线31和第二初始信号线32的形状可以为主体部分可以沿第一方向X延伸的线形状。第一初始信号线31可以位于本电路单元的第一扫描信号线21和第二扫描信号线22之间，第二初始信号线32可以位于本电路单元的第三扫描信号线23远离发光控制线24的一侧。

在示例性实施方式中，第二极板33的轮廓形状可以为矩形状，矩形状的角部可以设置倒角，第二极板33在基底上的正投影与第一极板25在基底上的正投影存在重叠区域，第二极板33作为存储电容的另一个极板，位于本电路单元的第一扫描信号线21和发光控制线24之间，第一极板25和第二极板33构成像素驱动电路的存储电容。

在示例性实施方式中，极板连接线34可以设置在第二极板33第一方向X或第一方向X的反方向的一侧，极板连接线34的第一端与本电路单元的第二极板33连接，极板连接线34的第二端沿着第一方向X或者第一方向X的反方向延伸后，与相邻电路单元的第二极板33连接，使一单元行上相邻电路单元的第二极板33相互连接。在示例性实施方式中，通过极板连接线可以使一单元行中多个电路单元的第二极板形成相互连接的一体结构，一体结构的第二极板可以复用为电源信号连接线，保证一单元行中的多个第二极板具有相同的电位，有利于提高面板的均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，第二极板33上设置有开口36，开口36可以位于第二极板33的中部，开口36可以为矩形，使第二极板33形成环形结构。开口36暴露出覆盖第一极板25的第三绝缘层，且第一极板25在基底上的正投影包含开口36在基底上的正投影。在示例性实施方式中，开口36被配置为容置后续形成的第一过孔，第一过孔位于开口36内并暴露出第一极板25，使后续形成的第一晶体管T1的第二极与第一极板25连接。

在示例性实施方式中，第二极板33上还设置有凸出部37，凸出部37可以设置在第二极板33靠近第四有源层的角部，且与第二极板33连接，凸出部37在基底上的正投影与第三有源层的第一区、第四有源层的第二区和第五有源层的第二区在基底上的正投影至少部分交叠，由于第二极板33与后续形成的第一电源线连接，凸出部37被配置为屏蔽第三有源层的第一区、第四有源层的第二区和第五有源层的第二区的连接点（即像素驱动电路的第一节点N1），避免第一节点N1的电位受外界影响，提高显示效果。

在示例性实施方式中，凸出部37可以包括与第二极板33第一方向X一侧边缘连接的第一凸出部以及与第二极板33第二方向Y一侧边缘连接的第二凸出部，第一凸出部和第二凸出部相互靠近的一端相互连接。

在示例性实施方式中，屏蔽电极35可以位于第一初始信号线31靠近第一扫描信号线21的一侧，且与第一初始信号线31连接，屏蔽电极35在基底上的正投影与第二晶体管T2中两个栅电极之间的第二有源层在基底上的正投影至少部分交叠，屏蔽电极35被配置为屏蔽数据电压跳变对关键节点的影响，避免数据电压跳变影响像素驱动电路的关键节点的电位，提高显示效果。

在示例性实施方式中，图11中E1区域、E2区域、E3区域和E4区域的第二导电层图案与E0区域的第二导电层图案基本上相同。

在示例性实施方式中，绑定区域中引线区的第二导电层图案可以至少包括多个第二引线电极220。

在示例性实施方式中，第二引线电极220的形状可以为沿着第二方向Y延伸的条形状，第二引线电极220被配置为与后续形成的偶数单元列的数据信号线连接。

图20所示的引线区为显示区域中第三区域的第二导电层图案，因而只有连接偶数单元列的数据信号线的第二引线电极。对于显示区域中的第二区域，由于后续形成有第二连接线，因而第二区域的第二导电层图案还可以包括第五引线电极，该第五引线电极被配置为通过第六引线电极与后续形成的第二连接线连接。因而，第二区域中不仅包括多个第二引线电极，还包括多个第五引线电极，第二区域中引线电极的数量与第三区域中引线电极的数量不同。

在示例性实施方式中，与后续形成的第二连接线连接的第五引线电极可以设置在第一导电层中，或者可以设置在第二导电层中，或者可以按照奇数单元列和偶数单元列分别设置在第一导电层和第二导电层中，本公开在此不做限定。

在示例性实施方式中，第五引线电极和第二引线电极的结构可以基本上相同。

在示例性实施方式中，绑定区域的第二导电层图案还可以包括多条第二引出线（未示出），第二引出线的形状可以为直线状或者折线状，多条第二引出线的第一端与第二引线电极220和第五引线电极连接，多条第二引出线的第二端沿着远离显示区域的方向延伸到绑定区域的弯折区。

在示例性实施方式中，第二引线电极220可以设置在第一方向X相邻的第一引线电极210之间，第一引线电极210可以设置在第一方向X相邻的第二引线电极220之间，多个第一引线电极210靠近显示区域的端部和多个第二引线电极220靠近显示区域的端部可以平齐。

（4）形成第四绝缘层图案。在示例性实施方式中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，每个电路单元中设置有多个过孔，如图21和图22所示，图21为图11中E0区域的放大图，图22为图11中F区域的放大图。

在示例性实施方式中，显示区域中每个电路单元的多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9、第十过孔V10、第十一过孔V11和第十二过孔V12。

在示例性实施方式中，第一过孔V1在基底上的正投影位于第二极板33的开口36在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板25的表面，第一过孔V1被配置为使后续形成的第一晶体管T1的第二极与通过该过孔与第一极板25连接。

在示例性实施方式中，第二过孔V2在基底上的正投影位于第二极板33在基底上的正投影的范围之内，第二过孔V2内的第四绝缘层被刻蚀掉，暴露出第二极板33的表面，第二过孔V2被配置为使后续形成的第五晶体管T5的第一极通过该过孔与第二极板33连接。

在示例性实施方式中，第三过孔V3在基底上的正投影位于第五有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面，第三过孔V3被配置为使后续形成的第五晶体管T5的第一极通过该过孔与第五有源层的第一区连接。

在示例性实施方式中，第四过孔V4在基底上的正投影位于第六有源层的第二区（也是第七有源层的第二区）在基底上的正投影的范围之内，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区的表面，第四过孔V4被配置为使后续形成的第六晶体管T6的第二极（也是第七晶体管T7的第二极）通过该过孔与第六有源层连接。

在示例性实施方式中，第五过孔V5在基底上的正投影位于第四有源层的第一区在基底上的正投影的范围之内，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面，第五过孔V5被配置为使后续形成的第四晶体管T4的第一极通过该过孔与第四有源层的第一区连接。

在示例性实施方式中，第六过孔V6在基底上的正投影位于第七有源层的第一区在基底上的正投影的范围之内，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第七有源层的第一区的表面，第六过孔V6被配置为使后续形成的第七晶体管T7的第一极通过该过孔与第七有源层的第一区连接。

在示例性实施方式中，第七过孔V7在基底上的正投影位于第三有源层的第一区在基底上的正投影的范围之内，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第三有源层的第一区的表面，第七过孔V7被配置为使后续形成的第三晶体管T3的第一极通过该过孔与第三有源层的第一区连接。

在示例性实施方式中，第八过孔V8在基底上的正投影位于第四有源层的第二区在基底上的正投影的范围之内，第八过孔V8内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第二区的表面，第八过孔V8被配置为使后续形成的第三晶体管T3的第一极通过该过孔与第四有源层的第二区连接。

在示例性实施方式中，第九过孔V9在基底上的正投影位于第一有源层的第二区（也是第二有源层的第一区）在基底上的正投影的范围之内，第九过孔V9内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区的表面，第九过孔V9被配置为使后续形成的第一晶体管T1的第二极（也是第二晶体管T2的第一极）通过该过孔与第一有源层连接。

在示例性实施方式中，第十过孔V10在基底上的正投影位于第一有源层的第一区在基底上的正投影的范围之内，第十过孔V10内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第一区的表面，第十过孔V10被配置为使后续形成的第一晶体管T1的第一极通过该过孔与第一有源层的第一区连接。

在示例性实施方式中，第十一过孔V11在基底上的正投影位于第一初始信号线31在基底上的正投影的范围之内，第十一过孔V11内的第四绝缘层被刻蚀掉，暴露出第一初始信号线31的表面，第十一过孔V11被配置为使后续形成的第一晶体管T1的第一极通过该过孔与第一初始信号线31连接。本公开通过设置第十过孔V10和第十一过孔V11，利用后续形成的第一晶体管T1的第一极可以实现第一初始信号线31与第一有源层的第一区的连接。相比于第二导电层的第一初始信号线通过过孔直接与第一有源层的第一区连接的方案相比，本公开可以减少一次图案化工艺，减少了制备时间，降低了生产成本。

在示例性实施方式中，第十二过孔V12在基底上的正投影位于第二初始信号线32在基底上的正投影的范围之内，第十二过孔V12内的第四绝缘层被刻蚀掉，暴露出第二初始信号线32的表面，第十二过孔V12被配置为使后续形成的第七晶体管T7的第一极通过该过孔与第二初始信号线32连接。

本公开通过设置第六过孔V6和第十二过孔V12，利用后续形成的第七晶体管T7的第一极可以实现第二初始信号线32与第七有源层的第一区的连接。相比于第二导电层的第二初始信号线通过过孔直接与第七有源层的第一区连接的方案相比，本公开可以减少一次图案化工艺，减少了制备时间，降低了生产成本。

在示例性实施方式中，图11中E1区域、E2区域、E3区域和E4区域的多个过孔图案与E0区域的多个过孔图案基本上相同。

在示例性实施方式中，绑定区域中引线区的多个过孔至少包括：第十三过孔V13和第十四过孔V14。

在示例性实施方式中，第十三过孔V13在基底上的正投影位于第一引线电极210在基底上的正投影的范围之内，第十三过孔V13内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一引线电极210的表面，第十三过孔V13被配置为使后续形成的第三引线电极通过该过孔与第一引线电极210连接。

在示例性实施方式中，第十四过孔V14在基底上的正投影位于第二引线电极220在基底上的正投影的范围之内，第十四过孔V14内的第四绝缘层被刻蚀掉，暴露出第二引线电极220的表面，第十四过孔V14被配置为使后续形成的第四引线电极通过该过孔与第二引线电极220连接。

图22所示的引线区为显示区域中第三区域的第四绝缘层上的过孔图案，由于显示区域的第二区域中还设置有第五引线电极，因而绑定区域中引线区的多个过孔还可以包括第十五过孔，第十五过孔暴露出第五引线电极的表面，第十五过孔被配置为使后续形成的第六引线电极通过该过孔与第五引线电极连接。

（5）形成第三导电层图案。在示例性实施方式中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，如图23至图28所示，图23为图11中E0区域的放大图，图24为图11中E1区域的放大图，图25为图11中E2区域的放大图，图26为图11中E3区域的放大图，图27为图11中E4区域的放大图，图28为图11中F区域的放大图。在示例性实施方式中，第三导电层可以称为第一源漏金属（SD1）层。

在示例性实施方式中，显示区域中多个电路单元的第三导电层图案均包括：第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、第五连接电极45、第六连接电极46和第七连接电极47。

在示例性实施方式中，第一连接电极41的形状可以为主体部分沿着第二方向Y延伸的条形状，第一连接电极41的第一端通过第一过孔V1与第一极板25连接，第一连接电极41的第二端通过第九过孔V9与第一有源层的第二区（也是第二有源层的第一区）连接。在示例性实施方式中，第一连接电极41可以作为第一晶体管T1的第二极和第二晶体管T2的第一极（即像素驱动电路的第二节点N2），使第一极板25、第一晶体管T1的第二极和第二晶体管T2的第一极具有相同的电位。

在示例性实施方式中，第二连接电极42的形状可以为主体部分沿着第二方向Y延伸的条形状，第二连接电极42的第一端通过第二过孔V2与第二极板33连接，第二连接电极42的第二端通过第三过孔V3与第五有源层的第一区连接。在示例性实施方式中，第二连接电极42可以作为第五晶体管T5的第一极，使第二极板33和第五晶体管T5的第一极具有相同的电位，第二连接电极42被配置为与后续形成的第一电源线连接，第二连接电极42可以作为实现第二极板33与后续形成的第一电源线之间的连接电极，第一电源线通过第二连接电极42与第二极板33连接。

在示例性实施方式中，由于第二过孔V2和第三过孔V3分别位于发光控制线24第二方向Y的两侧，因而第二连接电极42跨过发光控制线24，第二连接电极42在基底上的正投影与发光控制线24在基底上的正投影至少部分交叠，形成对第五晶体管T5的遮挡。

在示例性实施方式中，第三连接电极43的形状可以为主体部分沿着第二方向Y延伸的条形状，第三连接电极43的第一端通过第七过孔V7与第三有源层的第一区连接，第三连接电极43的第二端通过第八过孔V8与第四有源层的第二区连接。在示例性实施方式中，第三连接电极43可以作为第三晶体管T3的第一极（也是第四晶体管T4的第二极），使第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极具有相同的电位（第一节点N1）。

在示例性实施方式中，第四连接电极44的形状可以为矩形状，第四连接电极44通过第五过孔V5与第四有源层的第一区连接。第四连接电极44可以作为第四晶体管T4的第一极，第四连接电极44被配置为与后续形成的数据信号线连接。

在示例性实施方式中，第五连接电极45的形状可以为矩形状，第五连接电极45通过第四过孔V4与第六有源层的第二区（也是第七有源层的第二区）连接。第五连接电极45可以作为第六晶体管T6的第二极（也是第七晶体管T7的第二极），第五连接电极45被配置为与后续形成的阳极连接电极连接。

在示例性实施方式中，第六连接电极46的形状可以为矩形状，第六连接电极46的第一端通过第十过孔V10与第一有源层的第一区连接，第六连接电极46的第二端通过第十一过孔V11与第一初始信号线31连接。第六连接电极46可以作为第一晶体管T1的第一极，因而实现了第一初始信号线31将第一初始信号写入第一晶体管T1的第一极。

在示例性实施方式中，第七连接电极47的形状可以为矩形状，第七连接电极47的第一端通过第六过孔V6与第七有源层的第一区连接，第七连接电极47的第二端通过第十二过孔V12与第二初始信号线32连接。第七连接电极47可以作为第七晶体管T7的第一极，因而实现了第二初始信号线32将第二初始信号写入第七晶体管T7的第一极。

如图23所示，在示例性实施方式中，第三区域（E0区域）中多个电路单元的第三导电层图案还可以包括第一电源走线91、电源连接电极85和电源连接块86。

在示例性实施方式中，第一电源走线91的形状可以为主体部分沿着第一方向X延伸的线形状，可以设置在第二扫描信号线22远离第一扫描信号线21的一侧。在示例性实施方式中，第一电源走线91可以与边框区域的边框电源引线连接，边框电源引线被配置为持续提供高电压信号（VDD）或者低电压信号（VSS）。

在示例性实施方式中，电源连接电极85的形状可以为矩形状，可以设置在第一电源走线91靠近第一扫描信号线21的一侧，电源连接电极85在基底上的正投影与第二扫描信号线22在基底上的正投影至少部分交叠，电源连接电极85在基底上的正投影与第一初始信号线31在基底上的正投影至少部分交叠。在示例性实施方式中，电源连接电极85被配置为与后续形成的第二电源走线连接。

在示例性实施方式中，电源连接块86设置在第一电源走线91和电源连接电极85之间，电源连接块86的第一端与第一电源走线91连接，电源连接块86的第二端与电源连接电极85连接，因而实现了第一电源走线91和电源连接电极85的连接。

在示例性实施方式中，第三区域中一个电路行的第一电源走线91、电源连接电极85和电源连接块86可以为相互连接的一体结构。

如图24所示，在示例性实施方式中，第一区域（E1区域）中多个电路单元的第三导电层图案还可以包括第一连接线71和虚设电极87。

在示例性实施方式中，数据连接线的第一连接线71的形状可以为主体部分沿着第一方向X延伸的线形状，可以设置在第二扫描信号线22远离第一扫描信号线21的一侧。在示例性实施方式中，第一连接线71被配置为与后续形成的数据连接线的第二连接线连接。

在示例性实施方式中，第一区域中多个电路单元的虚设电极87的位置和形状可以第三区域中的电源连接电极85的位置和形状基本上相同，所不同的是，虚设电极87为隔离设置，既不与第一连接线71连接，也不与其它电极连接。在示例性实施方式中，虚设电极87呈现出的形貌和连接结构与数据连接电极、扇出连接电极和电源连接电极基本上相同。由于后续形成的信号线通过过孔与虚设电极连接，因而后续形成的第一平坦层在每个电路单元中均设置有过孔，不仅可以提高制备工艺的均一性，而且使得不同区域具有基本上相同的转接连接结构，不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效消除了消影情况，有效避免了显示基板的外观不良，提高了显示品质和显示质量。

如图25所示，在示例性实施方式中，第二区域（E2区域）中多个电路单元的第三导电层图案还包括第一电源走线91和虚设电极87。

在示例性实施方式中，第二区域中多个电路单元的第一电源走线91的位置和形状可以与第三区域中的第一电源走线91的位置和形状基本上相同，第二区域中多个电路单元的虚设电极87的位置、形状和作用可以与第一区域中的电源连接电极85的位置、形状和作用基本上相同。

如图26所示，在示例性实施方式中，第一区域和第三区域交界区域（E3区域）的至少一个电路单元的第三导电层图案还可以包括第一连接线71、数据连接电极81和数据连接块82。

在示例性实施方式中，第一区域和第三区域两者交界区域可以包括第一区域的至少一个电路单元、第三区域的至少一个电路单元和第一连接单元，第一连接单元可以是数据信号线与第一连接线通过第一连接孔实现连接的电路单元。

在示例性实施方式中，第一连接单元可以包括第一连接线71、数据连接电极81和数据连接块82。第一区域的电路单元可以包括第一连接线71和虚设电极87，位于第一连接单元的右侧。第三区域的电路单元可以包括第一电源走线91和虚设电极87，位于第一连接单元的左侧。

在示例性实施方式中，数据连接电极81的形状可以为矩形状，可以设置在第一连接线71远离虚设电极87的一侧。第一连接线71与数据连接电极81之间具有第一距离L1，第一距离L1可以大于0。在示例性实施方式中，第一距离L1可以是第一连接线71靠近数据连接电极81一侧的边缘与数据连接电极81靠近第一连接线71一侧的边缘之间的距离，第一距离L1为第二方向Y尺寸。数据连接块82的形状可以为矩形状，可以设置在第一连接线71和数据连接电极81之间，数据连接块82的第一端与第一连接线71连接，数据连接块82的第二端与数据连接块82连接，因而实现了第一连接线71和数据连接电极81的连接。在示例性实施方式中，数据连接电极81被配置为与后续形成的数据信号线连接。

在示例性实施方式中，数据连接电极81可以与像素驱动电路中的第四连接电极44连接。

在示例性实施方式中，像素驱动电路中的第四连接电极44可以作为数据连接电极81，即数据连接电极81和第四连接电极44（第四晶体管的第一极）为共用结构。本公开通过利用像素驱动电路中的第四晶体管的第一极作为与第一连接线连接的数据连接电极，不仅可以减少第一平坦层上的开孔数量，简化工艺，而且有利于版图布局，有利于提高分辨率。

在示例性实施方式中，与第一连接单元邻近的第三区域的至少一个电路单元可以设置有至少一个第一断口DF1，第一断口DF1将同一电路行中的第一连接线71和第一电源走线91截断，第一断口DF1第一方向X一侧为第一连接线71，第一断口DF1第一方向X的反方向一侧为第一电源走线91。

如图27所示，在示例性实施方式中，第一区域和第二区域交界区域（E4区域）的至少一个电路单元的第三导电层图案还可以包括第一连接线71、扇出连接电极83和扇出连接块84。

在示例性实施方式中，第一区域和第二区域两者交界区域可以包括第一区域的至少一个电路单元、第二区域的至少一个电路单元和第二连接单元，第二连接单元可以是第一连接线与第二连接线通过第二连接孔实现连接的电路单元。

在示例性实施方式中，第二连接单元可以包括第一连接线71、扇出连接电极83和扇出连接块84。第一区域的电路单元可以包括第一连接线71和虚设电极87，位于第一连接单元的左侧。第二区域的电路单元可以包括第一电源走线91和虚设电极87，位于第二连接单元的右侧。

在示例性实施方式中，扇出连接电极83的形状可以为矩形状，可以设置在第一连接线71靠近远离第二初始信号线32的一侧。第一连接线71与扇出连接电极83之间具有第二距离L2，第二距离L2可以大于0。在示例性实施方式中，第二距离L2可以是第一连接线71靠近扇出连接电极83一侧的边缘与扇出连接电极83靠近第一连接线71一侧的边缘之间的距离，第二距离L2为第二方向Y尺寸。扇出连接块84的形状可以为矩形状，可以设置在第一连接线71和扇出连接电极83之间，扇出连接块84的第一端与第一连接线71连接，扇出连接块84的第二端与扇出连接电极83连接，因而实现了第一连接线71和扇出连接电极83的连接。在示例性实施方式中，扇出连接电极83被配置为与后续形成的第二连接线连接。

在示例性实施方式中，与第二连接单元邻近的第一区域的至少一个电路单元可以设置有至少一个第一断口DF1，第一断口DF1将同一电路行中的第一连接线71和第一电源走线91截断，第一断口DF1第一方向X的反方向一侧为第一连接线71，第一断口DF1第一方向X一侧为第一电源走线91。

在示例性实施方式中，同一条第一连接线71的两端会设置有至少两个第一断口DF1，一个第一断口DF1可以位于第一区域和第三区域的交界区域附近，另一个第一断口DF1可以位于第一区域和第二区域的交界区域附近。

如图28所示，在示例性实施方式中，绑定区域中引线区的第三导电层图案至少包括：多个第三引线电极230、多个第四引线电极240、绑定高压线250和多个绑定高压电极260。

在示例性实施方式中，第三引线电极230的形状可以为沿着第二方向Y延伸的条形状，多个第三引线电极230的位置可以与多个第一引线电极210的位置相对应，第三引线电极230在基底上的正投影与第一引线电极210在基底上的正投影至少部分交叠，第三引线电极230通过第十三过孔V13与第一引线电极210连接。在示例性实施方式中，多个第三引线电极230被配置为与后续形成的奇数单元列的数据信号线对应连接。

在示例性实施方式中，第四引线电极240的形状可以为沿着第二方向Y延伸的条形状，多个第四引线电极240的位置可以与多个第二引线电极220的位置相对应，第四引线电极240在基底上的正投影与第二引线电极220在基底上的正投影至少部分交叠，第四引线电极240通过第十四过孔V14与第二引线电极220连接。在示例性实施方式中，多个第四引线电极240被配置为与后续形成的偶数单元列的数据信号线对应连接。

在示例性实施方式中，绑定高压线250的形状可以为沿着第一方向X延伸的条形状，绑定高压线250被配置为向显示区域的多条第一电源线持续提供的高电平信号。

在示例性实施方式中，绑定高压电极260的形状可以为沿着第二方向Y延伸的条形状，多个绑定高压电极260可以沿着第一方向X依次设置，多个绑定高压电极260的第一端与绑定高压线250连接，多个绑定高压电极260的第二端向着显示区域的方向延伸。在示例性实施方式中，多个绑定高压电极260被配置为与后续形成的多条第一电源线对应连接。

图28所示的引线区为显示区域中第三区域的第三导电层图案，对于显示区域中的第二区域，由于第二区域设置有第五引线电极，因而第二区域的第三导电层图案还可以包括第六引线电极，第六引线电极通过第十五过孔与第五引线电极连接，第六引线电极被配置为与后续形成的第二连接线连接。因而，第二区域中不仅包括多个第三引线电极和多个第四引线电极，还包括多个第六引线电极，第二区域中引线电极的数量与第三区域中引线电极的数量不同。

在示例性实施方式中，第六引线电极和第三引线电极（第四引线电极）的结构可以基本上相同。

（6）形成第一平坦层图案。在示例性实施方式中，形成第一平坦层图案可以包括：在形成前述图案的基底上，涂覆第一平坦薄膜，采用图案化工艺对第一平坦薄膜进行图案化，形成覆盖第三导电层的第一平坦层，第一平坦层上设置有多个过孔，如图29至图34所示，图29为图11中E0区域的放大图，图30为图11中E1区域的放大图，图31为图11中E2区域的放大图，图32为图11中E3区域的放大图，图33为图11中E4区域的放大图，图34为图11中F区域的放大图。

在示例性实施方式中，显示区域中多个电路单元的多个过孔均包括：第二十一过孔V21、第二十二过孔V22和第二十三过孔V23。

在示例性实施方式中，第二十一过孔V21在基底上的正投影位于第二连接电极42在基底上的正投影的范围之内，第二十一过孔V21内的第一平坦层被去掉，暴露出第二连接电极42的表面，第二十一过孔V21被配置为使后续形成的第一电源线通过该过孔与第二连接电极42连接。

在示例性实施方式中，第二十二过孔V22在基底上的正投影位于第四连接电极44在基底上的正投影的范围之内，第二十二过孔V22内的第一平坦层被去掉，暴露出第四连接电极44的表面，第二十二过孔V22被配置为使后续形成的数据信号线通过该过孔与第四连接电极44连接。

在示例性实施方式中，第二十三过孔V23在基底上的正投影位于第五连接电极45在基底上的正投影的范围之内，第二十三过孔V23内的第一平坦层被去掉，暴露出第五连接电极45的表面，第二十三过孔V23被配置为使后续形成的阳极连接电极通过该过孔与第五连接电极45连接。

如图29所示，在示例性实施方式中，第三区域（E0区域）中多个电路单元还包括第二十四过孔V24。

在示例性实施方式中，第二十四过孔V24在基底上的正投影位于电源连接电极85在基底上的正投影的范围之内，第二十四过孔V24内的第一平坦层被去掉，暴露出电源连接电极85的表面，第二十四过孔V24被配置为使后续形成的第二电源走线通过该过孔与电源连接电极85连接。在示例性实施方式中，第二十四过孔V24可以称为第三连接孔。

如图30和图31所示，在示例性实施方式中，第一区域（E1区域）中多个电路单元和第二区域（E2区域）中多个电路单元还包括第二十五过孔V25。

在示例性实施方式中，第二十五过孔V25在基底上的正投影位于虚设电极87在基底上的正投影的范围之内，第二十五过孔V25内的第一平坦层被去掉，暴露出虚设电极87的表面，第二十五过孔V25被配置为使后续形成的第二电源走线通过该过孔与虚设电极87连接。

如图32所示，在示例性实施方式中，第一区域和第三区域交界区域（E3区域）的至少一个电路单元还包括第二十六过孔V26。

在示例性实施方式中，第二十六过孔V26在基底上的正投影位于数据连接电极81在基底上的正投影的范围之内，第二十六过孔V26内的第一平坦层被去掉，暴露出数据连接电极81的表面，第二十六过孔V26被配置为使后续形成的数据信号线通过该过孔与数据连接电极81

在示例性实施方式中，第二十六过孔V26和第二十二过孔V22可以为同一个孔的共用结构。在示例性实施方式中，第二十六过孔V26可以称为第一连接孔。

如图33所示，在示例性实施方式中，第一区域和第二区域交界区域（E4区域）的至少一个电路单元还包括第二十七过孔V27。

在示例性实施方式中，第二十七过孔V27在基底上的正投影位于扇出连接电极83在基底上的正投影的范围之内，第二十七过孔V27内的第一平坦层被去掉，暴露出扇出连接电极83的表面，第二十七过孔V27被配置为使后续形成的第二连接线通过该过孔与扇出连接电极83连接。在示例性实施方式中，第二十七过孔V27可以称为第二连接孔。

在示例性实施方式中，第二十六过孔V26可以位于第一连接线71第二方向Y的反方向的一侧，第二十七过孔V27可以位于第一连接线71第二方向Y的一侧，即连接同一条第一连接线71的第一连接孔（第二十六过孔V26）和第二连接孔（第二十七过孔V27），分别设置在该第一连接线71第二方向Y的两侧。

如图34所示，在示例性实施方式中，绑定区域中引线区的多个过孔至少包括：第三十一过孔V31、第三十二过孔V32和第三十三过孔V33。

在示例性实施方式中，第三十一过孔V31在基底上的正投影位于第三引线电极230在基底上的正投影的范围之内，第三十一过孔V31内的第一平坦层被去掉，暴露出第三引线电极230的表面，第三十一过孔V31被配置为使后续形成的显示区域中奇数列的数据信号线通过该过孔与第三引线电极230连接。

在示例性实施方式中，第三十二过孔V32在基底上的正投影位于第四引线电极240在基底上的正投影的范围之内，第三十二过孔V32内的第一平坦层被去掉，暴露出第四引线电极240的表面，第三十二过孔V32被配置为使后续形成的显示区域中偶数列的数据信号线通过该过孔与第四引线电极240连接。

在示例性实施方式中，第三十三过孔V33在基底上的正投影位于绑定高压电极260在基底上的正投影的范围之内，第三十三过孔V33内的第一平坦层被去掉，暴露出绑定高压电极260的表面，第三十三过孔V33被配置为使后续形成的显示区域中第一电源线通过该过孔与绑定高压电极260连接。

图34所示的引线区为显示区域中第三区域的第一平坦层上的过孔图案，由于显示区域的第二区域中还设置有第六引线电极，因而绑定区域中引线区的多个过孔还可以包括第三十四过孔，第三十四过孔暴露出第六引线电极的表面，第三十四过孔被配置为使后续形成的第二连接线通过该过孔与第六引线电极连接。

（7）形成第四导电层图案。在示例性实施方式中，形成第四导电层图案可以包括：在形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第一平坦层上的第四导电层，如图35至图40所示，图35为图11中E0区域的放大图，图36为图11中E1区域的放大图，图37为图11中E2区域的放大图，图38为图11中E3区域的放大图，图39为图11中E4区域的放大图，图40为图11中F区域的放大图。在示例性实施方式中，第四导电层可以称为第二源漏金属（SD2）层。

在示例性实施方式中，显示区域中多个电路单元的第四导电层图案均包括：第一电源线51、阳极连接电极52和数据信号线60。

在示例性实施方式中，第一电源线51的形状可以为主体部分沿着第二方向Y延伸的折线状，一方面，第一电源线51通过显示区域的第二十一过孔V21与第二连接电极42连接，另一方面，第一电源线51延伸到引线区后，通过引线区的第三十三过孔V33与绑定高压电极260连接。由于第二连接电极42通过过孔分别与第二极板和第五有源层的第一区连接，因而实现了第一电源线51将电源信号写入第五晶体管T5的第一极，且存储电容的第二极板与第一电源线51具有相同的电位。由于绑定高压电极260与绑定高压线250连接，因而实现了绑定高压线250通过绑定高压电极260向第一电源线51提供高电平信号。

在示例性实施方式中，第一电源线51在基底上的正投影与第一连接电极41在基底上的正投影至少部分交叠，第一电源线51可以有效屏蔽了数据电压跳变对像素驱动电路中关键节点的影响，避免了数据电压跳变影响像素驱动电路的关键节点的电位，提高了显示效果。

在示例性实施方式中，第一电源线51在基底上的正投影包含第一连接电极41在基底上的正投影，第一电源线51在基底上的正投影包含第二连接电极42在基底上的正投影。

在示例性实施方式中，第一电源线51可以为非等宽度设计，采用非等宽度设计的第一电源线51不仅可以便于像素结构的布局，而且可以降低第一电源线与数据信号线之间的寄生电容。

在示例性实施方式中，数据信号线60的形状可以为主体部分沿着第二方向Y延伸的直线状，一方面，数据信号线60通过显示区域的第二十二过孔V22与第四连接电极44连接，另一方面，数据信号线60延伸到引线区后，奇数单元列的数据信号线60通过第三十一过孔V31与第三引线电极230连接，偶数单元列的数据信号线60通过第三十二过孔V32与第四引线电极240连接。由于第四连接电极44通过过孔与第四有源层的第一区连接，因而实现了数据信号线60将数据信号写入第四晶体管T4的第一极。

在示例性实施方式中，图40所示为显示区域中第三区域的第四导电层图案，数据信号线60分别与第三引线电极230和第四引线电极240连接。对于显示区域中的第二区域，第二区域的第四导电层图案还可以包括第二连接线，第二连接线延伸到引线区后，通过第三十四过孔与第六引线电极连接。

在示例性实施方式中，第二连接线和引线电极之间的连接结构与数据信号线和引线电极之间的连接结构基本上相同，第二连接线可以通过第一连接线引出奇数单元列的数据信号线，或者，第二连接线可以通过第一连接线引出偶数单元列的数据信号线，这里不再赘述。

在示例性实施方式中，由于第三引线电极230通过过孔与第一引线电极210连接，第一引线电极210与第一引出线连接，因而实现了奇数单元列的数据信号线60与位于第一导电层（GATE1）的第一引出线的连接。由于第四引线电极240通过过孔与第二引线电极220连接，第二引线电极220与第二引出线连接，因而实现了偶数单元列的数据信号线60与位于第二导电层（GATE2）的第二引出线的连接。

在示例性实施方式中，引线区的多条引出线可以包括设置在第一导电层（GATE1）的多条第一引出线和设置在第二导电层（GATE2）的多条第二引出线，多条第一引出线可以通过第一引线电极210和第三引线电极230与奇数单元列的数据信号线60对应连接，多条第二引出线可以通过第二引线电极220和第四引线电极240与偶数单元列的数据信号线60对应连接。本公开通过将多条引出线设置在两个导电层中，可以在避免短路的前提下增加引出线宽度，提高数据传输的可靠性。

在示例性实施方式中，多条第一引出线可以与偶数单元列的数据信号线对应连接，多条第二引出线可以与奇数单元列的数据信号线对应连接，本公开在此不做限定。

在示例性实施方式中，阳极连接电极52的形状可以为矩形状，阳极连接电极52通过第二十三过孔V23与第五连接电极45连接。在示例性实施方式中，阳极连接电极52被配置为与后续形成的阳极连接，由于第五连接电极45通过过孔与第六有源层的第二区（也是第七有源层的第二区）连接，因而实现了阳极通过阳极连接电极52和第五连接电极45与第六晶体管T6的第二极（也是第七晶体管T7的第二极）连接。

如图35所示，在示例性实施方式中，第三区域（E0区域）的多个电路单元的第四导电层图案还可以包括第二电源走线92。

在示例性实施方式中，第二电源走线92的形状可以为主体部分沿着第二方向Y延伸的直线状，第二电源走线92通过第二十四过孔V24与电源连接电极85连接。由于电源连接电极85通过电源连接块86与第一电源走线91连接，因而实现了第二电源走线92与第一电源走线91的相互连接，使得沿着第一方向X延伸的第一电源走线91和沿着第二方向Y延伸的第二电源走线92构成网状连通结构。本公开通过设置网状连通结构的电源走线，多个单元行和多个单元列中的电源走线具有相同的电位，不仅有效降低了电源走线的电阻，减小了传输低电压信号的电压压降，而且有效提升了显示基板中低电压信号的均一性，有效提升了显示均一性，提高了显示品质和显示质量。

在示例性实施方式中，电源连接电极85在基底上的正投影与第二电源走线92在基底上的正投影至少部分交叠。在示例性实施方式中，电源连接电极85在基底上的正投影可以位于第二电源走线92在基底上的正投影的范围之内。

在示例性实施方式中，电源连接块86在基底上的正投影与第二电源走线92在基底上的正投影至少部分交叠。在示例性实施方式中，电源连接块86在基底上的正投影可以位于第二电源走线92在基底上的正投影的范围之内。

如图36所示，在示例性实施方式中，第一区域（E1区域）中多个电路单元的第四导电层图案还可以包括第二电源走线92。

在示例性实施方式中，第二电源走线92通过第二十五过孔V25与虚设电极87连接。

在示例性实施方式中，由于虚设电极87的位置和形状与电源连接电极和数据连接电极的位置和形状基本上相同，因而第一区域中多个电路单元的第二电源走线92与虚设电极87的孔连接结构与其它区域电路单元的孔连接结构基本上相同，不仅可以提高制备工艺的均一性，而且可以实现不同区域在透射及反射光下均能达到相同的显示效果，有效避免消影。

如图37所示，在示例性实施方式中，第二区域（E2区域）中至少一个电路单元的第四导电层图案还可以包括第二连接线72，其它电路单元可以包括第二电源走线92。

在示例性实施方式中，第二连接线72的形状可以为主体部分沿着第二方向Y延伸的直线状，第二连接线72通过第二十五过孔V25与虚设电极87连接。

在示例性实施方式中，第二电源走线92通过第二十五过孔V25与虚设电极87连接。

如图38所示，在示例性实施方式中，第一区域和第三区域交界区域（E3区域）的至少一个电路单元的数据信号线60通过第二十六过孔V26与数据连接电极81连接。由于数据连接电极81通过数据连接块82与第一连接线71连接，因而实现了数据信号线60与第一连接线71的连接。

在示例性实施方式中，数据连接电极81在基底上的正投影与数据信号线60在基底上的正投影至少部分交叠。在示例性实施方式中，数据连接电极81在基底上的正投影可以位于数据信号线60在基底上的正投影的范围之内。

在示例性实施方式中，数据连接块82在基底上的正投影与数据信号线60在基底上的正投影至少部分交叠。在示例性实施方式中，数据连接块82在基底上的正投影可以位于数据信号线60在基底上的正投影的范围之内。

在示例性实施方式中，第一区域和第三区域交界区域的其它电路单元的第二电源走线92通过第二十五过孔V25与虚设电极87连接。

在示例性实施方式中，位于第一连接线71和第一电源走线91之间的第一断口DF1在基底上的正投影与第二电源走线92在基底上的正投影至少部分交叠，或者，第一断口DF1在基底上的正投影与第二连接线72在基底上的正投影至少部分交叠。

在示例性实施方式中，第一断口DF1在基底上的正投影可以位于第二电源走线92或者第二连接线72在基底上的正投影的范围之内，即第一断口DF1被第二电源走线92或者第二连接线72覆盖，利用第二电源走线92或者第二连接线72遮挡第一断口DF1，有效消除了不同区域的膜层差异，可以进一步避免了显示基板的外观不良。

如图39所示，在示例性实施方式中，第一区域和第二区域交界区域（E4区域）的第二连接单元的第四导电层图案还可以包括第二连接线72。

在示例性实施方式中，第二连接线72的形状可以为主体部分沿着第二方向Y延伸的直线状，第二连接线72通过第二十七过孔V27与扇出连接电极83连接。由于扇出连接电极83通过扇出连接块84与第一连接线71连接，因而实现了第二连接线72与第一连接线71的相互连接。由于第一连接线71与数据信号线连接，因而实现了数据信号线60通过第一连接线71与第二连接线72的连接。

在示例性实施方式中，第一区域和第二区域交界区域的其它电路单元的第二电源走线92通过第二十五过孔V25与虚设电极87连接。

在示例性实施方式中，扇出连接电极83在基底上的正投影与第二连接线72在基底上的正投影至少部分交叠。在示例性实施方式中，扇出连接电极83在基底上的正投影可以位于第二连接线72在基底上的正投影的范围之内。

在示例性实施方式中，扇出连接块84在基底上的正投影与第二连接线72在基底上的正投影至少部分交叠。在示例性实施方式中，扇出连接块84在基底上的正投影可以位于第二连接线72在基底上的正投影的范围之内。

在示例性实施方式中，与第二连接单元邻近的第一区域的至少一个电路单元可以设置有至少一个第二断口DF2，第二断口DF2将同一电路列中的第二连接线72和第二电源走线92截断，第二断口DF2第二方向Y一侧为第二连接线72，第二断口DF2第二方向Y的反方向的一侧为第二电源走线92。

在示例性实施方式中，第二断口DF2在基底上的正投影与第一连接线71或者第一电源走线91在基底上的正投影至少部分交叠。

在示例性实施方式中，第二断口DF2在基底上的正投影可以位于第一连接线71或者第一电源走线91在基底上的正投影的范围之内，可以利用第一连接线71或者第一电源走线91垫起第二断口DF2，有效消除了不同区域的膜层差异，可以进一步避免了显示基板的外观不良。

如图40所示，在示例性实施方式中，绑定区域中引线区的第四导电层图案至少包括绑定电源引线410。

在示例性实施方式中，绑定电源引线410的形状可以为沿着第一方向X延伸的条形状，绑定电源引线410分别与显示区域的多条第二电源走线92连接。在示例性实施方式中，绑定电源引线410被配置为向显示区域的多条第二电源走线92持续提供的高电平信号，或者，被配置为向显示区域的多条第二电源走线92持续提供的低电平信号。

在示例性实施方式中，绑定电源引线410上可以设置有多个引线开口420，引线开口420内的第四导电薄膜被去掉，暴露出第一平坦层。在示例性实施方式中，多个引线开口420被配置为释放第一平坦层中的水汽。

在示例性实施方式中，引线区的绑定高压线250和绑定电源引线410可以跨过弯折区和驱动芯片区后，与绑定引脚区的绑定焊盘连接，外部控制装置通过柔性线路板和绑定焊盘向绑定高压线250和绑定电源引线410分别提供高压信号和低压信号。

在示例性实施方式中，显示区域中的多条第一电源走线可以与边框区域的边框电源引线连接，第一电源走线和电源引线边框之间的连接结构与前述的第二电源走线和绑定电源引线之间的连接结构基本上相同，这里不再赘述。

图41为本公开示例性实施例第一断口所在区域的结构示意图，为图38中C3区域的放大图。如图41所示，第一断口DF1可以设置在一个单元行中的第一连接线71和第一电源走线91之间，实现第一连接线71和第一电源走线91的绝缘。

在示例性实施方式中，第一断口DF1的第一宽度B1可以小于或等于第二电源走线92或者第二连接线72的第二宽度B2，第一宽度B1和第二宽度B2可以为第一方向X的尺寸。

在示例性实施方式中，第一断口DF1在基底上的正投影可以位于第二电源走线92或者第二连接线72在基底上的正投影的范围之内，即第一断口DF1的两个边缘均在第二电源走线92或者第二连接线72的覆盖范围内。

图42为本公开示例性实施例第二断口所在区域的结构示意图，为图38中C4区域的放大图。如图42所示，第二断口DF2可以设置在一个单元列中的第二连接线72和第二电源走线92之间，实现第二连接线72和第二电源走线92的绝缘。

在一种示例性实施方式中，第二断口DF2的第三宽度B3可以小于第一连接线71或者第一电源走线91的第四宽度B4，第三宽度B3和第四宽度B4可以为第二方向Y的尺寸。

在示例性实施方式中，第二断口DF2在基底上的正投影可以位于第一连接线71或者第一电源走线91在基底上的正投影的范围之内，即第二断口DF2的两个边缘均在第一连接线71或者第一电源走线91的覆盖范围内。

在另一种示例性实施方式中，第二断口DF2的宽度B3可以等于第一连接线71或者第一电源走线91的宽度B4，且第二断口DF2在基底上正投影的边界与第一连接线71或者第一电源走线91在基底上正投影的边界基本上平齐，形成类似“图案互补”的结构。

在示例性实施方式中，在后续形成阳极图案时，第一断口DF1和第二断口DF2在基底上的正投影与阳极在基底上的正投影没有交叠，即第一断口DF1和第二断口DF2均位于阳极覆盖范围之外。

至此，在基底上制备完成驱动结构层。在平行于显示基板的平面内，驱动结构层可以包括多个电路单元，每个电路单元可以包括像素驱动电路，以及与像素驱动电路连接的第一扫描信号线、第二扫描信号线、第三扫描信号线、发光控制线、数据信号线、第一电源线、第一初始信号线和第二初始信号线。在垂直于显示基板的平面内，驱动结构层可以至少包括在基底上依次叠设的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第一平坦层、第四导电层。

在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺（PI）、聚对苯二甲酸乙二酯（PET）或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅（SiNx）或氧化硅（SiOx）等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅（a-si）。

在示例性实施方式中，第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料，如银（Ag）、铜（Cu）、铝（Al）和钼（Mo）中的任意一种或多种，或上述金属的合金材料，如铝钕合金（AlNd）或钼铌合金（MoNb），可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物（SiOx）、硅氮化物（SiNx）和氮氧化硅（SiON）中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层称为缓冲（Buffer）层，第二绝缘层和第三绝缘层称为栅绝缘（GI）层，第四绝缘层称为层间绝缘（ILD）层。第一平坦层可以采用有机材料，如树脂等。有源层可以采用非晶态氧化铟镓锌材料（a-IGZO）、氮氧化锌（ZnON）、氧化铟锌锡（IZTO）、非晶硅（a-Si）、多晶硅（p-Si）、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物（Oxide）技术、硅技术或有机物技术制造的晶体管。

在示例性实施方式中，制备完成驱动结构层后，可以在驱动结构层上依次制备发光结构层和封装结构层，在此不再赘述。

一种显示基板中，显示区域包括设置有数据连接线的走线区域和没有设置数据连接线的正常区域，由于在外部光线照射下走线区域的数据连接线具有较高的反射能力，而正常区域其它金属线的反射能力较弱，因而正常区域的外观和走线区域的外观存在明显的不同，导致显示基板存在外观不良的问题，尤其是息屏或低灰阶显示时，外观不良更加明显。

从以上描述的显示基板的结构以及制备过程可以看出，本公开通过在显示区域内设置数据连接线和电源走线，电源走线设置在没有设置数据连接线的正常区域，使得走线区域和正常区域具有基本上相同的走线结构，不同区域在透射光及反射光下均能达到基本上相同的显示效果，有效避免了显示基板的外观不良，提高了显示品质和显示质量。本公开通过在显示区域内设置虚设电极，虚设电极呈现出的形貌和连接结构与数据连接电极、扇出连接电极和电源连接电极基本上相同，使得显示基板不同位置具有基本上相同的转接连接结构，可以进一步避免了显示基板的外观不良。本公开利用第一连接线垫起第二断口，利用第二连接线遮挡第一断口，有效消除了不同区域的膜层差异，可以进一步避免了显示基板的外观不良。

本公开通过在显示区域内设置电源走线，实现了VSS in pixel的结构，可以大幅度减小边框电源引线的宽度，大大缩减了左右边框宽度，提高了屏占比，有利于实现全面屏显示。本公开通过将电源走线设置成网状连通结构，不仅可以有效降低电源走线的电阻，有效降低低压电源信号的压降，实现低功耗，而且可以有效提升显示基板中电源信号的均一性，有效提升了显示均一性，提高了显示品质和显示质量。本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。

在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的显示装置中，如OLED、量子点显示（QLED）、发光二极管显示（Micro LED 或Mini LED）或量子点发光二极管显示（QDLED）等，本公开在此不做限定。

图43为本公开示例性实施例一种像素驱动电路的等效电路示意图。如图43所示，像素驱动电路可以包括存储电容C以及第一晶体管T1到第七晶体管T7，像素驱动电路分别与数据信号线D、第一扫描信号线S1、第二扫描信号线S2、第三扫描信号线S3、发光信号线E、第一初始信号线INIT1、第二初始信号线INIT2、第一电源线VDD和发光器件OLED连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端（第二节点N2）与第三晶体管（驱动晶体管）T3的栅电极连接。第一晶体管（第一初始化晶体管）T1的栅电极与第二扫描信号线S2连接，第一晶体管T1的第一极与第一初始信号线INIT1连接，第一晶体管的第二极与第三晶体管T3的栅电极连接。第二晶体管（补偿晶体管）T2的栅电极与第一扫描信号线S1连接，第二晶体管T2的第一极与第三晶体管T3的栅电极连接，第二晶体管T2的第二极与第三晶体管T3的第二极（第三节点N3）连接。第三晶体管（驱动晶体管）T3的栅电极与存储电容C的第二端连接，第三晶体管T3的第一极（第一节点N1）与第四晶体管T4的第二极连接，第三晶体管T3的第二极与第六晶体管T6的第一极连接。第四晶体管（数据写入晶体管）T4的栅电极与第三扫描信号线S3连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第三晶体管T3的第一极连接。第五晶体管（发光控制晶体管）T5的栅电极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第三晶体管T3的第一极连接。第六晶体管（发光控制晶体管）T6的栅电极与发光信号线E连接，第六晶体管T6的第一极与第三晶体管T3的第二极连接，第六晶体管T6的第二极与发光器件OLED的第一极连接。第七晶体管（第二初始化晶体管）T7的栅电极与第三扫描信号线S3连接，第七晶体管T7的第一极与第二初始信号线INIT2连接，第七晶体管T7的第二极与发光器件OLED的第一极连接。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅（Low Temperature Poly-Silicon，简称LTPS），氧化物薄膜晶体管的有源层采用氧化物半导体（Oxide）。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，即LTPS+Oxide （简称LTPO）显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在示例性实施方式中，本公开示例性实施例的像素驱动电路可以包括高频显示模式和低频显示模式。图44为本公开示例性实施例一种像素驱动电路的工作时序图，以第一晶体管T1到第七晶体管T7均为P型晶体管为例，示意了一种低频显示模式的工作时序。如图44所示，在低频显示模式情况下，像素驱动电路的工作时序可以包括刷新帧阶段时序和保持帧阶段时序。

在示例性实施方式中，在刷新帧阶段，像素驱动电路的工作过程可以包括：

在刷新帧阶段中的复位时段，第二扫描信号线S2的信号使第一晶体管T1导通，第一初始信号线INIT1的第一初始电压提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1、第三扫描信号线S3和发光信号线E的信号使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开。

在刷新帧阶段中的数据写入时段，第一扫描信号线S1和第三扫描信号线S3的信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。此时段由于存储电容C的第二端为低电平，因此第三晶体管T3导通，第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过导通的第三晶体管T3和导通的第二晶体管T2提供至存储电容C的第二端。第七晶体管T7导通使得第二初始信号线INIT2的第二初始电压提供至OLED的第一极，对OLED的第一极进行初始化（复位），清空其内部的预存电压，完成初始化。第二扫描信号线S3和发光信号线E的信号使第一晶体管T1、第五晶体管T5和第六晶体管T6断开。

在刷新帧阶段中的发光时段，发光信号线E的信号使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在示例性实施方式中，在保持帧阶段，像素驱动电路的工作过程可以包括：

在保持帧阶段中的复位时段，第一扫描信号线S1、第二扫描信号线S2、第三扫描信号线S3和发光信号线E的信号使第一晶体管T1至第七晶体管T7断开。

在保持帧阶段中的数据写入时段，第三扫描信号线S3的信号使第四晶体管T4和第七晶体管T7导通。第四晶体管T4导通使得数据信号线D输出的数据电压输入到第三晶体管T3的第一端。第七晶体管T7导通使得第二初始信号线INIT2的第二初始电压提供至OLED的第一极，对OLED的第一极进行初始化（复位），清空其内部的预存电压，完成初始化。

在保持帧阶段中的发光时段，发光信号线E的信号使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在示例性实施方式中，第一扫描信号线S1仅在刷新帧阶段导通第二晶体管T2，而第三扫描信号线S3分别在刷新帧阶段和保持帧阶段分别导通第四晶体管T4，因而在保持帧阶段的数据写入阶段也可以给第三晶体管T3的第一端输入数据电压，可以减弱在进入发光阶段（第五晶体管T5导通）的瞬间，第一节点N1的电压跳变对OLED发光亮度的影响。

在示例性实施方式中，在高频显示模式情况下，像素驱动电路可以在保持帧阶段也执行刷新帧阶段时序，本公开在此不做限定。

本公开还提供一种显示基板的驱动方法，被配置为驱动前述的显示基板。在示例性实施方式中，所述显示基板可以包括多个电路单元，至少一个电路单元可以包括像素驱动电路，所述像素驱动电路至少包括补偿晶体管、驱动晶体管和数据写入晶体管，所述补偿晶体管的栅电极与第一扫描信号线连接，所述补偿晶体管的第一极与所述驱动晶体管的栅电极连接，所述补偿晶体管的第二极与所述驱动晶体管的第二极连接，所述数据写入晶体管的栅电极与第三扫描信号线连接，所述数据写入晶体管的第一极与数据信号线连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极连接；所述驱动方法可以包括：

在刷新帧阶段，所述第一扫描信号线控制所述补偿晶体管导通，所述第三扫描信号线控制所述数据写入晶体管导通，所述数据信号线输出的数据电压提供至所述驱动晶体管的栅电极；

在保持帧阶段，所述第三扫描信号线控制所述数据写入晶体管导通，所述数据信号线输出的数据电压提供至所述驱动晶体管的第一极。

本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (33)

1.一种显示基板，其特征在于，包括多个电路单元、多条数据信号线和多条数据连接线，所述数据连接线包括沿着第一方向延伸的第一连接线和沿着第二方向延伸的第二连接线，所述数据信号线沿着第二方向延伸，所述第一方向和所述第二方向交叉；至少一个电路单元包括数据连接电极，至少一个电路单元包括扇出连接电极，所述第二连接线通过所述扇出连接电极与所述第一连接线连接，所述第一连接线通过所述数据连接电极与所述数据信号线连接；所述数据连接电极在显示基板平面上的正投影与所述数据信号线在显示基板平面上的正投影至少部分重叠，所述扇出连接电极在显示基板平面上的正投影与所述第二连接线在显示基板平面上的正投影至少部分重叠，所述数据连接电极与所述第一连接线之间具有第一距离，所述扇出连接电极与所述第一连接线之间具有第二距离，所述第一距离和所述第二距离大于0，所述第一距离和所述第二距离为所述第二方向的尺寸。

2.根据权利要求1所述的显示基板，其特征在于，与同一条所述第一连接线连接的所述数据连接电极和所述扇出连接电极分别设置在所述第一连接线的两侧。

3.根据权利要求1所述的显示基板，其特征在于，至少一个电路单元包括数据连接块，所述数据连接电极通过所述数据连接块与所述第一连接线连接，所述数据连接块在显示基板平面上的正投影与所述数据信号线在显示基板平面上的正投影至少部分重叠。

4.根据权利要求3所述的显示基板，其特征在于，所述第一连接线、数据连接块和数据连接电极为相互连接的一体结构。

5.根据权利要求1所述的显示基板，其特征在于，至少一个电路单元包括扇出连接块，所述扇出连接电极通过所述扇出连接块与所述第一连接线连接，所述扇出连接块在显示基板平面上的正投影与所述第二连接线在显示基板平面上的正投影至少部分重叠。

6.根据权利要求5所述的显示基板，其特征在于，所述第一连接线、扇出连接块和扇出连接电极为相互连接的一体结构。

7.根据权利要求1所述的显示基板，其特征在于，至少一个电路单元包括虚设电极，所述虚设电极在一个电路单元中的位置和形状与所述扇出连接电极在另一个电路单元中的位置和形状相同。

8.根据权利要求7所述的显示基板，其特征在于，所述虚设电极在显示基板平面上的正投影与所述第二连接线在显示基板平面上的正投影至少部分重叠。

9.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括多条沿着所述第一方向延伸的第一电源走线和多条沿着所述第二方向延伸的第二电源走线；至少一个电路单元包括电源连接电极，所述第二电源走线通过所述电源连接电极与所述第一电源走线连接，所述电源连接电极在显示基板平面上的正投影与所述第二电源走线在显示基板平面上的正投影至少部分重叠。

10.根据权利要求9所述的显示基板，其特征在于，至少一个电路单元包括电源连接块，所述电源连接电极通过所述电源连接块与所述第一电源走线连接，所述电源连接块在显示基板平面上的正投影与所述第二电源走线在显示基板平面上的正投影至少部分重叠。

11.根据权利要求10所述的显示基板，其特征在于，所述第一电源走线、电源连接块和电源连接电极为相互连接的一体结构。

12.根据权利要求9所述的显示基板，其特征在于，至少一个电路单元包括虚设电极，所述虚设电极在一个电路单元中的位置和形状与所述电源连接电极在另一个电路单元中的位置和形状相同。

13.根据权利要求12所述的显示基板，其特征在于，所述虚设电极在显示基板平面上的正投影与所述第二电源走线在显示基板平面上的正投影至少部分重叠。

14.根据权利要求9所述的显示基板，其特征在于，所述第一电源走线和所述第一连接线同层设置，至少一个电路行中设置至少一条第一电源走线和至少一条第一连接线，所述第一连接线和所述第一电源走线之间设置有第一断口，所述第一断口在显示基板平面上的正投影与所述第二电源走线在显示基板平面上的正投影至少部分重叠，或者，所述第一断口在显示基板平面上的正投影与所述第二连接线在显示基板平面上的正投影至少部分重叠。

15.根据权利要求14所述的显示基板，其特征在于，所述第一断口的第一宽度小于或等于所述第二电源走线或者所述第二连接线的第二宽度，所述第一宽度和第二宽度为所述第一方向的尺寸，所述第一断口在显示基板平面上的正投影位于所述第二电源走线或者所述第二连接线在显示基板平面上的正投影的范围之内。

16.根据权利要求9所述的显示基板，其特征在于，所述第二电源走线和所述第二连接线同层设置，至少一个电路列中设置至少一条第二电源走线和至少一条第二连接线，所述第二连接线和所述第二电源走线之间设置有第二断口，所述第二断口在显示基板平面上的正投影与所述第一连接线或者所述第一电源走线在显示基板平面上的正投影至少部分重叠。

17.根据权利要求16所述的显示基板，其特征在于，所述第二断口的第三宽度等于所述第一连接线或者所述第一电源走线的第四宽度，所述第三宽度和第四宽度为所述第二方向的尺寸，所述第二断口在显示基板平面上正投影的边界与所述第一连接线或者所述第一电源走线在显示基板平面上正投影的边界平齐。

18.根据权利要求9所述的显示基板，其特征在于，所述显示基板包括显示区域和位于所述显示区域所述第二方向一侧的绑定区域，所述绑定区域设置有绑定电源引线，所述绑定电源引线被配置为持续提供高电平信号或者低电平信号，所述显示区域的至少一条第二电源走线与所述绑定区域的绑定电源引线连接。

19.根据权利要求18所述的显示基板，其特征在于，所述显示基板还包括位于所述显示区域其它侧的边框区域，所述边框区域设置有边框电源引线，所述边框电源引线被配置为持续提供高电平信号或者低电平信号，所述显示区域的多条第一电源走线与所述边框区域的边框电源引线连接。

20.根据权利要求1至19任一项所述的显示基板，其特征在于，至少一个电路单元至少包括像素驱动电路，所述像素驱动电路至少包括存储电容和多个晶体管；在垂直于显示基板的平面内，所述电路单元包括在基底上依次设置的半导体层、第一导电层、第二导电层、第三导电层和第四导电层，所述半导体层至少包括多个晶体管的有源层，所述第一导电层至少包括多个晶体管的栅电极和存储电容的第一极板，所述第二导电层至少包括存储电容的第二极板，所述第三导电层至少包括所述第一连接线，所述第四导电层至少包括所述数据信号线和所述第二连接线。

21.根据权利要求20所述的显示基板，其特征在于，所述第三导电层还包括分别与所述第一连接线连接的数据连接电极和扇出连接电极，所述数据信号线通过第一连接孔与所述数据连接电极连接，所述第二连接线通过第二连接孔与所述扇出连接电极连接。

22.根据权利要求20所述的显示基板，其特征在于，所述第三导电层还包括沿着所述第一方向延伸的第一电源走线以及与所述第一电源走线连接的电源连接电极，所述第四导电层还包括沿着所述第二方向延伸的第二电源走线，所述第二电源走线通过第三连接孔与所述电源连接电极连接。

23.根据权利要求22所述的显示基板，其特征在于，所述第一连接线和所述第一电源走线之间设置有第一断口，所述第一断口被所述第二电源走线或者所述第二连接线覆盖，所述第二连接线和所述第二电源走线之间设置有第二断口，所述第二断口在所述基底上正投影的边界与所述第一连接线或者所述第一电源走线在所述基底上正投影的边界平齐。

24.根据权利要求20所述的显示基板，其特征在于，所述第三导电层还包括虚设电极，所述第二连接线通过连接孔与所述虚设电极连接。

25.根据权利要求20所述的显示基板，其特征在于，所述多个晶体管至少包括作为第一初始化晶体管的第一晶体管、作为补偿晶体管的第二晶体管、作为驱动晶体管的第三晶体管、作为数据写入晶体管的第四晶体管、作为发光控制晶体管的第五晶体管和第六晶体管、以及作为第二初始化晶体管的第七晶体管，所述第二晶体管和所述第四晶体管分别位于所述第三晶体管在所述第二方向的两侧。

26.根据权利要求25所述的显示基板，其特征在于，所述第一晶体管包括第一有源层，所述第二晶体管包括第二有源层，所述第三晶体管包括第三有源层，所述第四晶体管包括第四有源层，所述第五晶体管包括第五有源层，所述第六晶体管包括第六有源层，所述第七晶体管包括第七有源层，所述第一有源层至所述第三有源层、所述第五有源层至所述第七有源层为相互连接的一体结构，所述第四有源层单独设置。

27.根据权利要求26所述的显示基板，其特征在于，所述第四有源层设置在所述第五有源层所述第一方向的一侧，所述第四有源层的第一区设置在所述第四有源层的沟道区远离所述第三有源层的一侧，所述第四有源层的第二区设置在所述第四有源层的沟道区靠近所述第三有源层的一侧。

28.根据权利要求27所述的显示基板，其特征在于，所述第五有源层的第一区位于所述第四有源层的第二区与所述第六有源层的第二区之间。

29.根据权利要求26所述的显示基板，其特征在于，所述存储电容包括第一极板和第二极板，所述第二极板在所述基底上的正投影与所述第一极板在所述基底上的正投影至少部分交叠，所述第二极板在所述基底上的正投影与所述第三有源层的第一区、所述第四有源层的第二区和所述第五有源层的第二区的连接点在所述基底上的正投影至少部分交叠。

30.根据权利要求29所述的显示基板，其特征在于，所述第二极板连接有凸出部，所述凸出部设置在所述第二极板靠近所述第四有源层的角部，所述凸出部在所述基底上的正投影与所述第三有源层的第一区、所述第四有源层的第二区和所述第五有源层的第二区的连接点在基底上的正投影至少部分交叠。

31.根据权利要求29所述的显示基板，其特征在于，所述像素驱动电路与发光控制线和第一电源线连接，所述发光控制线被配置为控制所述第五晶体管和第六晶体管的导通或断开，所述第一电源线通过所述第五晶体管的第一极与所述第二极板连接，所述第五晶体管的第一极在所述基底上的正投影与所述发光控制线在所述基底上的正投影至少部分交叠。

32.一种显示装置，包括如权利要求1至31任一项所述的显示基板。

33.一种驱动如权利要求1至31任一项所述显示基板的驱动方法，所述显示基板包括多个电路单元，至少一个电路单元包括像素驱动电路，所述像素驱动电路至少包括补偿晶体管、驱动晶体管和数据写入晶体管，所述补偿晶体管的栅电极与第一扫描信号线连接，所述补偿晶体管的第一极与所述驱动晶体管的栅电极连接，所述补偿晶体管的第二极与所述驱动晶体管的第二极连接，所述数据写入晶体管的栅电极与第三扫描信号线连接，所述数据写入晶体管的第一极与数据信号线连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极连接；所述驱动方法包括：

在刷新帧阶段，所述第一扫描信号线控制所述补偿晶体管导通，所述第三扫描信号线控制所述数据写入晶体管导通，所述数据信号线输出的数据电压提供至所述驱动晶体管的栅电极；

在保持帧阶段，所述第三扫描信号线控制所述数据写入晶体管导通，所述数据信号线输出的数据电压提供至所述驱动晶体管的第一极。

Images