CN117643198A - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

一种显示基板及其制备方法、显示装置。显示基板包括像素区(PD)和空白区(PB)，像素区(PD)包括第一电源线(70)和第二电源线(80)，第一电源线(70)被配置为向像素驱动电路持续提供高电平信号，第二电源线(80)被配置为向图案化的阴极(304)持续提供低电平信号，空白区(PB)包括连接相邻像素区(PD)中第一电源线(70)的高压电源连线和连接相邻像素区(PD)中第二电源线(80)的低压电源连线，第一电源线(70)和高压电源连线构成网状连通结构的高压电源走线，第二电源线(80)和低压电源连线构成网状连通结构的低压电源走线。

Description

显示基板及其制备方法、显示装置 技术领域

本文涉及但不限于显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

一方面，本公开提供了一种显示基板，包括显示区域，所述显示区域包括多个像素区和多个空白区，所述空白区设置在第一方向相邻的像素区之间以及设置在第二方向相邻的像素区之间，所述第一方向与所述第二方向交叉，所述像素区被配置为显示图像，所述空白区被配置为透过光线；在垂直于所述显示基板的平面上，所述显示基板包括设置在基底上的驱动电路层以及设置在所述驱动电路层远离所述基底一侧的发光结构层，所述像素区的驱动电路层包括多个电路单元、多条第一电源线和至少一条第二电源线，所述电路单元至少包括像素驱动电路，所述像素区的发光结构层至少包括图案化的阴极，所述阴极在所述基底上正投影的面积为所述像素区在所述基底上正投影的面积的1.1倍至1.3倍；所述第一电源线被配置为向所述像素驱动电路持续提供高电平信号，所述第二电源线被配置为向所述阴极持续提供低电平信号； 所述空白区的驱动电路层包括连接相邻像素区中所述第一电源线的高压电源连线和连接相邻像素区中所述第二电源线的低压电源连线，所述第一电源线和高压电源连线构成网状连通结构的高压电源走线，所述第二电源线和低压电源连线构成网状连通结构的低压电源走线。

在示例性实施方式中，所述高压电源连线包括沿着所述第一方向延伸的第一高压连线和沿着所述第二方向延伸的第二高压连线；所述第一高压连线分别与所述第一方向相邻像素区中的所述第一电源线连接，所述第二高压连线分别与所述第二方向相邻像素区中的所述第一电源线连接；所述驱动电路层包括多个导电层，所述第一高压连线设置在至少两个导电层中，所述第二高压连线设置在至少两个导电层中。

在示例性实施方式中，所述像素驱动电路包括存储电容，所述存储电容包括第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠，所述第二极板与所述第一电源线连接；所述第一高压连线包括第一横向连线，所述第一横向连线分别与所述第一方向相邻像素区中的所述第二极板连接，所述第一横向连线和所述第二极板同层设置，且为相互连接的一体结构。

在示例性实施方式中，所述第一高压连线还包括第二横向连线，所述第二横向连线与所述第一横向连线设置在不同的导电层中，所述第二横向连线所述第一方向的两端分别通过过孔与所述第一横向连线所述第一方向的两端连接，所述第二横向连线在所述基底上的正投影与所述第一横向连线在所述基底上的正投影至少部分交叠。

在示例性实施方式中，所述第一高压连线还包括第三横向连线，所述第三横向连线与所述第二横向连线设置在不同的导电层中，所述第三横向连线分别通过过孔与所述第二横向连线所述第一方向的两端连接，所述第三横向连线在所述基底上的正投影与所述第二横向连线在所述基底上的正投影至少部分交叠。

在示例性实施方式中，所述第三横向连线包括至少两条沿着所述第一方向延伸的第一子线和至少两条沿着所述第二方向延伸的第二子线，至少两条第二子线分别与至少两条第一子线的两端连接，在所述空白区形成网格状， 至少一条第一子线在所述基底上的正投影与所述第二横向连线在所述基底上的正投影至少部分交叠。

在示例性实施方式中，所述像素区还包括发光控制信号线，所述发光控制信号线被配置为向所述像素驱动电路提供发光控制信号，所述空白区还包括连接所述第一方向相邻像素区中所述发光控制信号线的发光控制连线，至少一条第一子线在所述基底上的正投影与所述发光控制信号线在所述基底上的正投影至少部分交叠。

在示例性实施方式中，所述第二高压连线包括至少一条第一竖向连线，所述第一竖向连线分别与所述第二方向相邻像素区中的所述第一电源线连接，所述第一竖向连线和所述第一电源线同层设置，且为相互连接的一体结构。

在示例性实施方式中，所述第二高压连线还包括至少一条第二竖向连线，所述第二竖向连线与所述第一竖向连线设置在不同的导电层中，所述第二竖向连线分别与所述第二方向相邻像素区中的所述第一电源线连接，所述第二竖向连线在所述基底上的正投影与所述第一竖向连线在所述基底上的正投影至少部分交叠。

在示例性实施方式中，所述像素区还包括高压网格线，所述第一电源线和所述高压网格线设置在不同的导电层中，所述高压网格线通过过孔与所述第一电源线连接，所述高压网格线在所述基底上的正投影与所述第一电源线在所述基底上的正投影至少部分交叠。

在示例性实施方式中，所述高压网格线与所述第二高压连线中的第二竖向连线同层设置，且为相互连接的一体结构。

在示例性实施方式中，所述高压网格线包括至少两条沿着所述第一方向延伸的第一网线和多条沿着所述第二方向延伸的第二网线，至少两条第一网线分别与多条第二网线的两端连接，所述第二网线在所述基底上的正投影与所述第一电源线在所述基底上的正投影至少部分交叠，所述第二网线通过过孔与所述第一电源线连接。

在示例性实施方式中，所述低压电源连线包括沿着所述第一方向延伸的 第一低压连线和沿着所述第二方向延伸的第二低压连线；所述第二低压连线分别与所述第二方向相邻像素区中的所述第二电源线连接，所述第一低压连线分别与所述第一方向相邻的所述第二低压连线连接；所述驱动电路层包括多个导电层，所述第一低压连线和所述第二低压连线设置在相同的导电层中。

在示例性实施方式中，所述第二低压连线至少包括第三竖向连线，所述第三竖向连线包括多条沿着所述第二方向延伸的第三子线和至少两个第三连接块，至少两个第三连接块与至少两条第三子线的两端连接。

在示例性实施方式中，所述像素区还包括多条数据信号线，所述数据信号线被配置为向所述像素驱动电路提供数据信号，所述空白区还包括连接所述第二方向相邻像素区中所述数据信号线的数据信号连线，所述第三子线在所述基底上的正投影与所述数据信号连线在所述基底上的正投影至少部分交叠。

在示例性实施方式中，所述第一低压连线包括沿着所述第一方向交替设置的多个第四横向连线和多个阴极连接电极，所述第四横向连线与所述第三子线连接，所述第一方向相邻的第四横向连线通过所述阴极连接电极相互连接。

在示例性实施方式中，所述第四横向连线至少包括沿着所述第一方向延伸的第四子线以及分别设置在所述第四子线两端的第四连接块，所述第四连接块与所述第三子线连接，所述阴极连接电极通过过孔与所述第四连接块连接。

在示例性实施方式中，所述阴极通过阴极电极开口与所述阴极连接电极连接。

在示例性实施方式中，所述显示基板还包括位于所述显示区域所述第二方向一侧的绑定区域和位于所述显示区域其它侧的边框区域，所述边框区域包括位于所述显示区域远离所述绑定区域一侧的上边框和位于所述显示区域所述第一方向一侧或者两侧的侧边框；所述绑定区域设置有绑定高压引线和绑定低压引线，所述上边框设置有上边框高压引线和上边框低压引线，所述侧边框设置有侧边框高压引线和侧边框低压引线；所述绑定高压引线与所述 侧边框高压引线连接，所述侧边框高压引线与所述上边框高压引线连接，形成环绕所述显示区域的环形高压引线；所述绑定低压引线与所述侧边框低压引线连接，所述侧边框低压引线与所述上边框低压引线，形成环绕所述显示区域的环形低压引线。

在示例性实施方式中，所述环形低压引线位于所述环形高压引线远离所述显示区域的一侧。

在示例性实施方式中，所述上边框高压引线、所述上边框低压引线、所述侧边框高压引线和所述侧边框低压引线均为多线排布的图案化结构。

在示例性实施方式中，在垂直于所述显示基板的平面上，所述上边框包括多个导电层，所述上边框高压引线和所述上边框低压引线设置在至少两个导电层中，所述上边框高压引线通过一个导电层中的高压连线与所述显示区域的高压电源走线连接，所述上边框低压引线通过另一个导电层中的低压连线与所述显示区域的低压电源走线连接。

在示例性实施方式中，在垂直于所述显示基板的平面上，所述侧边框包括多个导电层，所述侧边框高压引线和所述侧边框低压引线设置在至少两个导电层中，所述侧边框高压引线通过一个导电层中的高压连线与所述显示区域的高压电源走线连接，所述侧边框低压引线通过另一个导电层中的低压连线与所述显示区域的低压电源走线连接。

在示例性实施方式中，所述绑定高压引线和所述绑定低压引线均为面状结构。

在示例性实施方式中，在垂直于所述显示基板的平面上，所述绑定区域包括多个导电层，所述绑定高压引线设置在至少两个导电层中，所述绑定低压引线设置在至少两个导电层中。

另一方面，本公开还提供了一种显示装置，包括前述的显示基板。

又一方面，本公开还提供了一种显示基板的制备方法，所述显示基板包括显示区域，所述显示区域包括多个像素区和多个空白区，所述空白区设置在第一方向相邻的像素区之间以及设置在第二方向相邻的像素区之间，所述第一方向与所述第二方向交叉，所述像素区被配置为显示图像，所述空白区 被配置为透过光线；所述制备方法包括：

在基底上形成驱动电路层，所述像素区的驱动电路层包括多个电路单元、多条第一电源线和至少一条第二电源线，所述电路单元至少包括像素驱动电路，所述第一电源线被配置为向所述像素驱动电路持续提供高电平信号；所述空白区的驱动电路层包括连接相邻像素区中所述第一电源线的高压电源连线和连接相邻像素区中所述第二电源线的低压电源连线，所述第一电源线和高压电源连线构成网状连通结构的高压电源走线，所述第二电源线和低压电源连线构成网状连通结构的低压电源走线；

在所述驱动电路层上形成发光结构层，所述像素区的发光结构层至少包括图案化的阴极，所述阴极在所述基底上正投影的面积为所述像素区在所述基底上正投影的面积的1.1倍至1.3倍，所述第二电源线被配置为向所述阴极持续提供低电平信号。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为一种显示装置的结构示意图；

图2为一种显示基板的结构示意图；

图3为一种显示基板中显示区域的剖面结构示意图；

图4为一种像素驱动电路的等效电路示意图；

图5为一种显示基板中显示区域的平面结构示意图；

图6为一种像素区中驱动电路层的平面结构示意图；

图7为一种像素区中发光结构层的平面结构示意图；

图8为本公开示例性实施例一种显示区域的平面结构示意图；

图9和图10为本公开示例性实施例电源走线的平面结构示意图；

图11为本公开实施例形成半导体层图案后的示意图；

图12a和图12b为本公开实施例形成第一导电层图案后的示意图；

图13a和图13b为本公开实施例形成第二导电层图案后的示意图；

图14为本公开实施例形成第四绝缘层图案后的示意图；

图15a和图15b为本公开实施例形成第三导电层图案后的示意图；

图16为本公开实施例形成第一平坦层图案后的示意图；

图17a至图17d为本公开实施例形成第四导电层图案后的示意图；

图18为本公开实施例形成第二平坦层图案后的示意图；

图19为本公开实施例形成阳极导电层图案后的示意图；

图20为本公开实施例形成像素定义层图案后的示意图；

图21为本公开实施例形成阴极图案后的示意图；

图22为本公开实施例绑定区域和边框区域电源引线的平面结构示意图；

图23a和图23b为本公开实施例边框区域电源引线的平面结构示意图；

图24a和图24b为本公开实施例绑定区域电源引线的平面结构示意图；

图25a至图25c为本公开实施例绑定区域中电源引线的连接结构示意图。

附图标记说明:

11—第一有源层； 12—第二有源层； 13—第三有源层；

14—第四有源层； 15—第五有源层； 16—第六有源层；

17—第七有源层； 21—第一扫描信号线； 22—第二扫描信号线；

23—发光控制信号线； 24—辅助扫描信号线； 25—第一极板；

31—第一初始信号线； 32—第二初始信号线； 33—第二极板；

34—极板连接线； 41—第一连接电极； 42—第二连接电极；

43—第三连接电极； 44—第四连接电极； 45—数据信号线；

46—扫描连接电极； 47—第一初始连接线； 48—第二初始连接线；

51—阳极连接电极； 61—第一扫描连线； 62—第二扫描连线；

63—发光控制连线； 64—第一初始横向连线； 65—第二初始横向连线；

66—数据信号连线； 67—第一初始竖向连线； 68—第二初始竖向连线；

70—第一电源线； 80—第二电源线； 90—高压网格线；

91—第一横向连线； 92—第二横向连线； 93—第三横向连线；

94—第四横向连线； 95—第一竖向连线； 96—第二竖向连线；

97—第三竖向连线； 100—显示区域； 101—基底；

102—驱动电路层； 103—发光结构层； 104—封装结构层；

110—阴极连接电极； 200—绑定区域； 300—边框区域；

301—阳极； 302—像素定义层； 303—有机发光层；

304—阴极； 310—上边框区； 320—侧边框区；

401—第一封装层； 402—第二封装层； 403—第三封装层；

410—绑定高压引线； 420—绑定低压引线； 430—第一高压焊盘；

440—第二高压焊盘； 450—低压过渡线； 460—低压连接块；

470—透明低压引线； 480—透明焊盘； 490—透明连线；

510—上边框高压引线； 520—上边框低压引线； 610—侧边框高压引线；

620—侧边框低压引线。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也 不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的 电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光控制信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、发光控制信号线和数据信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以单元行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟 信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光控制信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光控制信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

图2为一种显示基板的结构示意图。如图2所示，显示基板可以包括显示区域100、位于显示区域100一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中，显示区域100可以是平坦的区域，包括组成像素阵列的多个子像素Pxij，多个子像素Pxij配置为显示动态图片或静止图像，显示区域100可以称为有效区域(AA)。在示例性实施方式中，显示基板可以是可变形的，例如卷曲、弯曲、折叠或卷起。

在示例性实施方式中，绑定区域200可以包括沿着远离显示区域100的方向依次设置的扇出区、弯折区、驱动芯片区和绑定引脚区。扇出区连接到显示区域100，可以至少包括数据扇出线，多条数据扇出线被配置为连接显示区域的数据信号线。弯折区连接到扇出区，可以包括设置有凹槽的复合绝缘层，被配置为使绑定区域弯折到显示区域的背面。驱动芯片区可以至少包括集成电路(Integrated Circuit，简称IC)，被配置为与多条数据扇出线连接。绑定引脚区可以至少包括多个绑定焊盘(Bonding Pad)，被配置为与外部的柔性线路板(Flexible Printed Circuit，简称FPC)绑定连接。

在示例性实施方式中，边框区域300可以包括沿着远离显示区域100的方向依次设置的电路区、电源线区、裂缝坝区和切割区。电路区连接到显示区域100，可以至少包括栅极驱动电路，栅极驱动电路与显示区域100中像素驱动电路的第一扫描线、第二扫描线和发光控制信号线连接。电源线区连 接到电路区，可以至少包括边框电源引线，边框电源引线沿着平行于显示区域边缘的方向延伸，与显示区域100中的阴极连接。裂缝坝区连接到电源线区，可以至少包括在复合绝缘层上设置的多个裂缝。切割区连接到裂缝坝区，可以至少包括在复合绝缘层上设置的切割槽，切割槽配置为在显示基板的所有膜层制备完成后，切割设备分别沿着切割槽进行切割。

在示例性实施方式中，绑定区域200中的扇出区和边框区域300中的电源线区可以设置有第一隔离坝和第二隔离坝，第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的方向延伸，形成环绕显示区域100的环形结构，显示区域边缘是显示区域绑定区域或者边框区域一侧的边缘。

图3为一种显示基板中显示区域的剖面结构示意图。如图3所示，在垂直于显示基板的平面上，显示基板可以包括设置在基底101上的驱动电路层102、设置在驱动电路层102远离基底101一侧的发光结构层103以及设置在发光结构层103远离基底101一侧的封装结构层104。在一些可能的实现方式中，显示基板可以包括其它膜层，如触控结构层等，本公开在此不做限定。

在示例性实施方式中，基底101可以是柔性基底，或者可以是刚性基底。驱动电路层102可以包括多个电路单元，电路单元可以包括由多个晶体管和存储电容构成的像素驱动电路。发光结构层103可以包括多个子像素，每个子像素可以包括发光器件和像素定义层302，发光器件可以包括阳极301、有机发光层303和阴极304，阳极301与对应电路单元的像素驱动电路连接，有机发光层303与阳极连接301，阴极304与有机发光层303连接，有机发光层303在阳极301和阴极304的驱动下出射相应颜色的光线。封装结构层104可以包括叠设的第一封装层401、第二封装层402和第三封装层403，第一封装层401和第三封装层403可以采用无机材料，第二封装层402可以采用有机材料，第二封装层402设置在第一封装层401和第三封装层403之间，形成无机材料/有机材料/无机材料叠层结构，可以保证外界水汽无法进入发光结构层103。

在示例性实施方式中，有机发光层可以包括发光层(EML)以及如下任意一层或多层：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。 在示例性实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是连接在一起的共通层，相邻电路单元的发光层可以有少量的交叠，或者可以是相互隔离的。

图4为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图4所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C，像素驱动电路分别与8条信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光控制信号线E、第一初始信号线INIT1、第二初始信号线INIT2、第一电源线VDD和第二电源线VSS)连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。

第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与第一初始信号线INIT1连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将第一初始电压传输到存储电容C的第二端和第三晶体管T3的控制极，以使存储电容C和第三晶体管T3的控制极的电荷量初始化。

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。

第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。

第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的控制极与发光控制信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光控制信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光控制信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的控制极与第一扫描信号线S1连接，第七晶体管T7的第一极与第二初始信号线INIT2连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线S1时，第七晶体管T7将第二初始电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。

在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为持续提供的低电平信号，第一电源线VDD的信号为持续提供的高电平信号。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体 管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在示例性实施方式中，以图4所示的7个晶体管均为P型晶体管为例，像素驱动电路的工作过程可以包括：

第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光控制信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号使第一晶体管T1导通。第一晶体管T1导通使得第一初始信号线INIT1的初始电压提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光控制信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。

第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光控制信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点 N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得第二初始信号线INIT2的第二初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光控制信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3、称为发光阶段，发光控制信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光控制信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth) ²＝K*[(Vdd-Vd+|Vth|)-Vth] ²＝K*[(Vdd-Vd] ²

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

随着显示技术的不断发展，OLED技术越来越多的应用于透明显示中。透明显示是显示技术一个重要的个性化显示领域，是指显示装置本身具有一定程度的透光性，显示装置可以在透明状态下进行显示图像，观看者不仅可以看到显示装置中的影像，而且可以看到显示装置背后的景象，可广泛应用于户外显示或者车载显示。

图5为一种透明显示基板中显示区域的平面结构示意图。如图5所示，在平行于显示基板的平面上，显示区域可以包括多个像素区PD和多个空白 区PB，在第一方向X上，像素区PD和空白区PB交替设置，在第二方向Y上，像素区PD和空白区PB交替设置，使得在第一方向X上相邻的像素区PD之间以及在第二方向Y上相邻的像素区PD之间均设置有空白区PB，第一方向X和第二方向Y交叉，像素区PD被配置为实现显示图像，空白区PB被配置为实现光线透过，从而实现透明显示。

在示例性实施方式中，在垂直于显示基板的平面上，实现透明显示的显示区域可以包括设置在基底上的驱动电路层、设置在驱动电路层远离基底一侧的发光结构层以及设置在发光结构层远离基底一侧的封装结构层。

图6为一种像素区中驱动电路层的平面结构示意图。如图6所示，在平行于显示基板的平面上，至少一个像素区PD的驱动电路层可以包括第一电路单元Q1、第二电路单元Q2和第三电路单元Q3，每个电路单元可以至少包括像素驱动电路，像素驱动电路被配置为在相应信号线的控制下，输出相应的电流。在示例性实施方式中，第一电路单元Q1、第二电路单元Q2和第三电路单元Q3可以沿着第一方向X依次设置，形成水平并列方式排布。

图7为一种像素区中发光结构层的平面结构示意图。如图7所示，在平行于显示基板的平面上，至少一个像素区PD的发光结构层可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3，每个子像素可以包括发光器件，发光器件与对应电路单元的像素驱动电路连接，发光器件被配置为响应所连接的像素驱动电路输出的电流，发出相应亮度的光线。

在示例性实施方式中，第一子像素P1可以是出射红色光线的红色子像素(R)，第二子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3可以是出射绿色光线的绿色子像素(G)，子像素的形状可以是矩形状、菱形、五边形或六边形等。

在示例性实施方式中，第一子像素P1和第二子像素P2可以沿着第二方向Y依次设置，第三子像素P3可以设置在第一子像素P1和第二子像素P2第一方向X的一侧，形成品字方式排布。

在一些可能的示例性实施方式中，像素区PD的驱动电路层可以包括4 个电路单元，像素区PD的发光结构层可以包括4个子像素，4个电路单元和4个子像素可以采用水平并列、竖直并列、正方形或者钻石形等方式排列，本公开在此不做限定。

在示例性实施方式中，本公开中所说的电路单元，是指按照像素驱动电路划分的区域，本公开中所说的子像素，是指按照发光器件划分的区域。在示例性实施方式中，子像素在基底上正投影的位置和形状与电路单元在基底上正投影的位置和形状可以是对应的，或者，子像素在基底上正投影的位置和形状与电路单元在基底上正投影的位置和形状可以是不对应的。

本公开示例性实施例提供了一种实现透明显示的显示基板，包括显示区域，所述显示区域包括多个像素区和多个空白区，所述空白区设置在第一方向相邻的像素区之间以及设置在第二方向相邻的像素区之间，所述第一方向与所述第二方向交叉，所述像素区被配置为显示图像，所述空白区被配置为透过光线；在垂直于所述显示基板的平面上，所述显示基板包括设置在基底上的驱动电路层以及设置在所述驱动电路层远离所述基底一侧的发光结构层，所述像素区的驱动电路层包括多个电路单元、多条第一电源线和至少一条第二电源线，所述电路单元至少包括像素驱动电路，所述像素区的发光结构层至少包括图案化的阴极，所述阴极在所述基底上正投影的面积为所述像素区在所述基底上正投影的面积的1.1倍至1.3倍；所述第一电源线被配置为向所述像素驱动电路持续提供高电平信号，所述第二电源线被配置为向所述阴极持续提供低电平信号；所述空白区的驱动电路层包括连接相邻像素区中所述第一电源线的高压电源连线和连接相邻像素区中所述第二电源线的低压电源连线，所述第一电源线和高压电源连线构成网状连通结构的高压电源走线，所述第二电源线和低压电源连线构成网状连通结构的低压电源走线。

在示例性实施方式中，所述高压电源连线包括沿着所述第一方向延伸的第一高压连线和沿着所述第二方向延伸的第二高压连线；所述第一高压连线分别与所述第一方向相邻像素区中的所述第一电源线连接，所述第二高压连线分别与所述第二方向相邻像素区中的所述第一电源线连接；所述驱动电路层包括多个导电层，所述第一高压连线设置在至少两个导电层中，所述第二高压连线设置在至少两个导电层中。

在示例性实施方式中，所述低压电源连线包括沿着所述第一方向延伸的第一低压连线和沿着所述第二方向延伸的第二低压连线；所述第二低压连线分别与所述第二方向相邻像素区中的所述第二电源线连接，所述第一低压连线分别与所述第一方向相邻的所述第二低压连线连接；所述驱动电路层包括多个导电层，所述第一低压连线和所述第二低压连线设置在相同的导电层中。

本公开中，A沿着B方向延伸是指，A可以包括主要部分和与主要部分连接的次要部分，主要部分是线、线段或条形状体，主要部分沿着B方向伸展，且主要部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。以下描述中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。在示例性实施方式中，第二方向Y可以是从显示区域指向绑定区域的方向，第二方向Y的反方向可以是从绑定区域指向显示区域的方向。

图8为本公开示例性实施例一种显示区域的平面结构示意图，示意了4个像素区和多个空白区的结构。在平行于显示基板的平面上，实现透明显示的显示区域可以包括多个像素区PD和多个空白区PB，像素区PD和空白区PB在第一方向X和第二方向Y上交替设置。在垂直于显示基板的平面上，显示基板可以至少包括设置在基底上的驱动电路层和设置在驱动电路层远离基底一侧的发光结构层。

在示例性实施方式中，像素区PD的驱动电路层可以包括3个电路单元、多条第一电源线70和至少一条第二电源线80，每个电路单元可以至少包括像素驱动电路，像素区的发光结构层可以至少包括图案化的阴极304，第一电源线70与每个电路单元的像素驱动电路连接，第一电源线70被配置为向像素驱动电路持续提供高电平信号，第二电源线80与阴极304连接，第二电源线80被配置为向阴极304持续提供低电平信号。

在示例性实施方式中，图案化的阴极304是指经过图案化处理的块状结构，块状结构的阴极304中较大面积的主体区域设置在像素区PD所在区域，阴极304中较小面积的连接区域或者其它区域设置在空白区PB所在区域，即空白区PB的较大区域中没有设置阴极304，以提高显示基板的透过率。

在示例性实施方式中，阴极304在基底上的正投影可以包含像素区PD在基底上的正投影。图案化的阴极304在基底上正投影具有阴极投影面积， 像素区PD在基底上正投影具有像素区投影面积，阴极投影面积可以约为1.1倍至1.3倍的像素区投影面积。

在示例性实施方式中，空白区PB的驱动电路层可以包括至少一条高压电源连线和至少一条低压电源连线，高压电源连线被配置为连接相邻像素区PD中的第一电源线70，低压电源连线被配置为连接相邻像素区PD中的第二电源线80。

在示例性实施方式中，高压电源连线可以包括沿着第一方向X延伸的第一高压连线和沿着第二方向Y延伸的第二高压连线，第一高压连线被配置为连接第一方向X相邻像素区PD中的第一电源线70，实现第一电源线70在第一方向X上连续传输，第二高压连线被配置为连接第二方向Y相邻像素区PD中的第一电源线70，实现第一电源线70在第二方向Y上连续传输，第一电源线70、第一高压连线和第二高压连线在显示区域形成网状连通结构的传输高压电源信号的高压电源走线。

在示例性实施方式中，低压电源连线可以包括沿着第一方向X延伸的第一低压连线和沿着第二方向Y延伸的第二低压连线，第一低压连线被配置为连接第一方向X相邻像素区PD中的第二电源线80，实现第二电源线80在第一方向X上连续传输，第二低压连线被配置为连接第二方向Y相邻像素区PD中的第二电源线80，实现第二电源线80在第二方向Y上连续传输，第二电源线80、第一低压连线和第二低压连线在显示区域形成网状连通结构的传输低压电源信号的低压电源走线。

在示例性实施方式中，在垂直于基底的平面上，驱动电路层可以包括多个导电层。第一高压连线和第二高压连线可以设置在至少两个导电层中，在显示区域形成双层结构的高压电源走线，且每层高压电源走线均为网状连通结构。第一低压连线和第二低压连线可以设置在相同的导电层中，且通过同一次图案化工艺同步形成。

在示例性实施方式中，驱动电路层的多个导电层可以至少包括在基底上依次设置的第一导电层、第二导电层、第三导电层和第四导电层，第一高压连线和第二高压连线可以分别设置在第二导电层、第三导电层和第四导电层中，第一低压连线和第二低压连线可以设置在第四导电层中。

图9和图10为本公开示例性实施例电源走线的平面结构示意图，图9为图8中第一导电层至第三导电层的平面结构示意图，图10为图8中第四导电层的平面结构示意图。如图8、图9和图10所示，至少一个像素区的驱动电路层可以包括3个电路单元、三条第一电源线70和至少一条第二电源线80，至少一个空白区的驱动电路层可以包括高压电源连线和低压电源连线，第一电源线70和高压电源连线在显示区域形成网状连通结构的传输高压电源信号的高压走线，第二电源线80和低压电源连线在显示区域形成网状连通结构的传输低压电源信号的低压走线。

在示例性实施方式中，至少一个像素驱动电路可以包括存储电容和多个晶体管，像素驱动电路可以与多条信号线连接，像素区的多条信号线可以至少包括：向像素驱动电路提供第一扫描信号的第一扫描信号线21，向像素驱动电路提供第二扫描信号的第二扫描信号线22，向像素驱动电路提供发光控制信号的发光控制信号线23，向像素驱动电路提供第一初始电压信号的第一初始信号线31，向像素驱动电路提供第二初始电压信号的第二初始信号线32，向像素驱动电路提供数据电压信号的数据信号线45，连接第一初始信号线31的第一初始连接线47，连接第二初始信号线32的第二初始连接线48，以及向像素驱动电路提供第一电源信号的第一电源线70。在示例性实施方式中，存储电容可以包括第一极板和第二极板33，第一电源线70与第二极板33连接，像素区中三个像素驱动电路的第二极板33为相互连接的一体结构。

在示例性实施方式中，第一扫描信号线21、第二扫描信号线22、发光控制信号线23、第一初始信号线31和第二初始信号线32的形状可以为沿着第一方向X延伸的直线状或者折线状，第一电源信号45和数据信号线45的形状可以为沿着第二方向Y延伸的直线状或者折线状。

在示例性实施方式中，一个像素区的多条信号线可以通过空白区的多条空白区连线与另一个相邻像素区的多条信号线相互连接，实现多条信号线在第一方向X和第二方向Y上的连续传输。在示例性实施方式中，空白区的多条空白区连线可以至少包括：连接第一方向X上相邻像素区中第一扫描信号线21的第一扫描连线61，连接第一方向X上相邻像素区中第二扫描信号线22的第二扫描连线62，连接第一方向X上相邻像素区中发光控制信号线23 的发光控制连线63，连接第一方向X上相邻像素区中第一初始信号线31的第一初始横向连线64，连接第一方向X上相邻像素区中第二初始信号线32的第二初始横向连线65，连接第一方向X上相邻像素区中第一电源线70的第一高压连线，连接第一方向X上相邻像素区中第二电源线80的第一低压连线，连接第二方向Y上相邻像素区中数据信号线45的数据信号连线66，连接第二方向Y上相邻像素区中第一初始连接线47的第一初始竖向连线67，连接第二方向Y上相邻像素区中第二初始连接线48的第二初始竖向连线68，连接第二方向Y上相邻像素区中第一电源线70的第二高压连线，以及连接第二方向Y上相邻像素区中第二电源线80的第二低压连线。

在示例性实施方式中，第一扫描连线61、第二扫描连线62、发光控制连线63、第一初始横向连线64、第二初始横向连线65、第一高压连线和第一低压连线的形状可以为沿着第一方向X延伸的直线状或者折线状，数据信号连线66、第一初始连接线47、第二初始连接线48、第一初始竖向连线67、第二初始竖向连线68、第二高压连线和第二低压连线的形状可以为沿着第二方向Y延伸的直线状或者折线状。

在示例性实施方式中，第一扫描信号线21、第二扫描信号线22、发光控制信号线23、第一扫描连线61、第二扫描连线62和发光控制连线63可以设置在第一导电层中，第一扫描信号线21和第一扫描连线61可以为相互连接的一体结构，第二扫描信号线22和第二扫描连线62可以为相互连接的一体结构，发光控制信号线23和发光控制连线63可以为相互连接的一体结构。

在示例性实施方式中，第一初始信号线31、第二初始信号线32、第一初始横向连线64和第二初始横向连线65可以设置在第二导电层中，第一初始信号线31和第一初始横向连线64可以为相互连接的一体结构，第二初始信号线32和第二初始横向连线65可以为相互连接的一体结构。

在示例性实施方式中，数据信号线45和数据信号连线66可以设置在第三导电层中，数据信号线45和数据信号连线66可以为相互连接的一体结构。

在示例性实施方式中，第一初始连接线47、第二初始连接线48、第一初始竖向连线67和第二初始竖向连线68可以设置在第三导电层中，第一初始连接线47和第一初始竖向连线67可以为相互连接的一体结构，第二初始连 接线48和第二初始竖向连线68可以为相互连接的一体结构。

在示例性实施方式中，像素区包括三个电路单元，每个电路单元设置有一条第一电源线70，第一电源线70的形状可以为沿着第二方向Y延伸的直线状或者折线状，第一电源线70与所在电路单元的第二极板33连接。

在示例性实施方式中，第一高压连线可以至少包括第一横向连线91、第二横向连线92和第三横向连线93，第一低压连线可以至少包括第四横向连线94和阴极连接电极110，第二高压连线可以至少包括第一竖向连线95和第二竖向连线96，第二低压连线可以至少包括第三竖向连线97。

在示例性实施方式中，第一横向连线91的形状可以为沿着第一方向X延伸的直线状或者折线状，第一横向连线91与第一方向X上相邻像素区中存储电容的第二极板33连接。由于像素区中三个像素驱动电路的第二极板33为相互连接的一体结构，且第二极板33与第一电源线70连接，因而第一横向连线91可以构成一条在第一方向X上传输高压电源信号的第一高压连线。

在示例性实施方式中，第二极板33和第一横向连线91可以设置在第二导电层中，第二极板33和第一横向连线91可以为相互连接的一体结构。

在示例性实施方式中，第二横向连线92的形状可以为沿着第一方向X延伸的直线状或者折线状，第二横向连线92第一方向X的两端分别与第一横向连线91第一方向X的两端连接。由于第一横向连线91与第一电源线70连接，因而第二横向连线92可以构成另一条在第一方向X上传输高压电源信号的第一高压连线。

在示例性实施方式中，第二横向连线92可以设置在第三导电层中，第二横向连线92在基底上的正投影与第一横向连线91在基底上的正投影至少部分交叠，第二横向连线92的两端分别通过过孔与第一横向连线91的两端连接，因而位于第二导电层中的第一横向连线91和位于第三导电层中的第二横向连线92在空白区内形成在第一方向X上传输高压电源信号的双层走线。

在示例性实施方式中，第三横向连线93的形状可以为沿着第一方向X延伸的网格状，第三横向连线93第一方向X的两端分别与第二横向连线92第一方向X的两端连接，在空白区形成矩形环的网格状。由于第二横向连线 92与第一电源线70连接，因而第三横向连线93可以构成又一条在第一方向X上传输高压电源信号的第一高压连线。

在示例性实施方式中，第三横向连线93可以设置在第四导电层中，第三横向连线93在基底上的正投影与第二横向连线92在基底上的正投影至少部分交叠，第三横向连线93的两端分别通过过孔与第二横向连线92的两端连接，因而位于第二导电层中的第一横向连线91、位于第三导电层中的第二横向连线92和位于第四导电层中的第三横向连线93在空白区内形成在第一方向X上传输高压电源信号的三层走线。

在示例性实施方式中，第三横向连线93可以包括至少两条沿着第一方向X延伸的第一子线和至少两条沿着第二方向Y延伸的第二子线，至少两条第二子线分别与至少两条第一子线第一方向X的两端连接，在空白区形成矩形环状的网格，一条第一子线在基底上的正投影与第二横向连线92在基底上的正投影至少部分交叠，另一条第一子线在基底上的正投影与发光控制连线63在基底上的正投影至少部分交叠。

在示例性实施方式中，第一子线和第二子线可以设置在第四导电层中，且为相互连接的一体结构，至少一条第二子线通过过孔与第二横向连线92的一端连接，至少一条第二子线通过过孔与第二横向连线92的另一端连接。

在示例性实施方式中，第一竖向连线95的形状可以为沿着第二方向Y延伸的直线状或者折线状，第一竖向连线95与第二方向Y上相邻像素区中第一电源线70连接，因而第一竖向连线95可以构成一条在第二方向Y上传输高压电源信号的第二高压连线。

在示例性实施方式中，第一电源线70和第一竖向连线95可以设置在第三导电层中，第一电源线70和第一竖向连线95可以为相互连接的一体结构。

在示例性实施方式中，第二竖向连线96的形状可以为沿着第二方向Y延伸的直线状或者折线状，第二竖向连线96与第二方向Y上相邻像素区中第一电源线70连接，因而第二竖向连线96可以构成另一条在第二方向Y上传输高压电源信号的第二高压连线。

在示例性实施方式中，第一竖向连线95可以设置在第三导电层中，第二竖向连线96可以设置在第四导电层中，第二竖向连线96在基底上的正投影 与第一竖向连线95在基底上的正投影至少部分交叠，因而位于第三导电层中的第一竖向连线95和位于第四导电层中的第二竖向连线96在空白区内形成在第二方向Y上传输高压电源信号的双层走线。

在示例性实施方式中，由于像素区包括三个电路单元，因而像素区可以设置有三条第一电源线70，但空白区可以设置两条第一竖向连线95和一条第二竖向连线96，以减少空白区的走线数量，提高显示基板的透过率。

在示例性实施方式中，像素区还可以包括高压网格线90。高压网格线90和第一电源线70可以设置在不同的导电层中，高压网格线90在基底上的正投影与第一电源线70在基底上的正投影至少部分交叠，高压网格线90通过过孔与第一电源线70连接，两个导电层中的第一电源线70和高压网格线90在像素区内形成双层结构的提供高压电源信号的走线。

在示例性实施方式中，第二竖向连线96与第二方向Y上相邻像素区的高压网格线90连接。

在示例性实施方式中，高压网格线90和第二竖向连线96可以设置在第四导电层中，高压网格线90和第二竖向连线96可以为相互连接的一体结构。

在示例性实施方式中，高压网格线90可以包括至少两条沿着第一方向X延伸的第一网线和至少三条沿着第二方向Y延伸的第二网线，两条第一网线分别与三条第二网线的两端连接，在像素区形成网格结构的高压走线。

在示例性实施方式中，每条第二网线在基底上的正投影与第一电源线70在基底上的正投影至少部分交叠，且通过过孔与第一电源线70连接。

在示例性实施方式中，显示区域中第二导电层的第二极板33和第一横向连线91可以构成一条在第一方向X上传输高压电源信号的走线，第三导电层的第一电源线70和第一竖向连线95可以构成一条在第二方向Y上传输高压电源信号的走线，第四导电层的高压网格线90和第二竖向连线96可以构成一条在第二方向Y上传输高压电源信号的走线，因而第二导电层、第三导电层和第四导电层可以在显示区域形成一个多层网状连通结构的高压走线。

在示例性实施方式中，第二电源线80的形状可以为沿着第二方向Y延伸的直线状或者折线状，像素区可以设置有一条第二电源线80，第二电源线 80可以设置在像素区第一方向X的反方向的一侧。

在示例性实施方式中，第二低压连线可以至少包括第三竖向连线97，第三竖向连线97的形状可以为沿着第二方向Y延伸的网格状，第三竖向连线97与第二方向Y上相邻像素区中第二电源线80连接，因而第三竖向连线97可以构成一条在第二方向Y上传输低压电源信号的第二低压连线。

在示例性实施方式中，第三竖向连线97可以包括至少三条第三子线和至少两个第三连接块，第三子线的形状可以为沿着第二方向Y延伸的直线状或者折线状，第三连接块的形状可以为沿着第一方向X延伸的条形状。两条第三子线和两个第三连接块设置在第二竖向连线96第一方向X的一侧，一条第三子线设置在第二竖向连线96第一方向X的另一侧。位于第二竖向连线96相同侧的两个第三连接块设置在第三子线第二方向Y的端部，并分别与两条第三子线连接，在空白区形成矩形环的网格状。两个第三连接块还分别与第二方向Y上相邻像素区中第二电源线80连接，实现第三竖向连线97与第二电源线80的连接。

在示例性实施方式中，第三子线和第三连接块可以设置在第四导电层中，且为相互连接的一体结构。

在示例性实施方式中，第三子线在基底上的正投影与数据信号连线66在基底上的正投影至少部分交叠。

在示例性实施方式中，多个第四横向连线94和多个阴极连接电极110可以沿着第一方向X交替设置。第四横向连线94的形状可以为沿着第一方向X延伸的直线状或者折线状，第四横向连线94可以设置在第一方向X相邻的第二竖向连线96之间，且与第三竖向连线97连接。阴极连接电极110的形状可以为沿着第一方向X延伸的条形状，阴极连接电极110被配置为与阴极304连接。第一方向X相邻的第四横向连线94通过阴极连接电极110相互连接，因而第四横向连线94和阴极连接电极110可以构成一条在第一方向X上传输低压电源信号的第一低压连线。

在示例性实施方式中，第四横向连线94可以设置在第四导电层中，阴极连接电极110可以设置在阳极导电层中，阴极连接电极110在基底上的正投影与第四横向连线94在基底上的正投影至少部分交叠，阴极连接电极110 分别通过过孔与位于第二竖向连线96两侧的第四横向连线94连接。

在示例性实施方式中，第四横向连线94可以包括第四子线94-1和两个第四连接块94-2，第四子线94-1的形状可以为沿着第一方向X延伸的直线状或者折线状，第四连接块94-2的形状可以为沿着第一方向X延伸的条形状，两个第四连接块94-2可以分别设置在第四子线94-1的两端，且与第四子线94-1连接。

在示例性实施方式中，位于第二竖向连线96一侧的第四连接块94-2与两条第三子线连接，位于第二竖向连线96另一侧的第四连接块94-2与一条第三子线连接，第四连接块94-2在基底上的正投影与第二竖向连线96在基底上的正投影没有交叠。

在示例性实施方式中，第四子线94-1和第四连接块94-2可以设置在第四导电层中，且为相互连接的一体结构。

在示例性实施方式中，阴极连接电极110在基底上的正投影与位于第二竖向连线96两侧的两个第四连接块94-2在基底上的正投影至少部分交叠，阴极连接电极110分别通过过孔与两个第四连接块94-2连接。

在示例性实施方式中，显示区域中第四导电层的第四横向连线94和阳极导电层的阴极连接电极110可以构成一条在第一方向X上传输低压电源信号的走线，第四导电层的第二电源线80和第三竖向连线97可以构成一条在第二方向Y上传输低压电源信号的走线，因而第四导电层和阳极导电层可以在显示区域形成一个网状连通结构的低压走线。

下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开在此不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄 膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施方式中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在示例性实施方式中，以一个像素区包括3个电路单元(第一电路单元Q1、第二电路单元Q2第三电路单元Q3)为例，显示基板的制备过程可以包括如下操作。

(1)形成半导体层图案。在示例性实施方式中，形成半导体层图案可以包括：在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，在基底形成第一绝缘层，以及设置在第一绝缘层上的半导体层图案，如图11所示。

在示例性实施方式中，像素区中每个电路单元的半导体层图案可以至少包括第一晶体管T1的第一有源层11至第七晶体管T7的第七有源层17，且第一有源层11至第七有源层17为相互连接的一体结构。

在示例性实施方式中，在第一方向X上，第二有源层12和第六有源层16可以位于本电路单元中第三有源层13的同一侧，第四有源层14和第五有源层15可以位于本电路单元中第三有源层13的同一侧。在第二方向Y上，第一有源层11、第二有源层12和第四有源层14可以位于本电路单元的第三有源层13第二方向Y的反方向的一侧，第五有源层15、第六有源层16和第七有源层17可以位于本电路单元中第三有源层13第二方向Y的一侧。

在示例性实施方式中，第一有源层11的形状可以呈“n”字形，第二有源层12、第五有源层15和第六有源层16的形状可以呈“L”字形，第三有源层13的形状可以沿着第一方向X延伸的折线状，第四有源层14、和第七有源层17的形状可以呈“I”字形。

在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，第一有源层11 的第二区11-2可以作为第二有源层12的第一区12-1，第三有源层13的第一区13-1可以同时作为第四有源层14的第二区14-2和第五有源层15的第二区15-2，第三有源层13的第二区13-2可以同时作为第二有源层12的第二区12-2和第六有源层16的第一区16-1，第六有源层16的第二区16-2可以作为第七有源层17的第二区17-2，第一有源层11的第一区11-1、第四有源层14的第一区14-1、第五有源层15的第一区15-1和第七有源层17的第一区17-1可以单独设置。

(2)形成第一导电层图案。在示例性实施方式中，形成第一导电层图案可以包括：在形成前述图案的基底上，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，如图12a和图12b所示，图12b为图12a中第一导电层的平面示意图。在示例性实施方式中，第一导电层可以称为第一栅金属(GATE1)层。

在示例性实施方式中，像素区中每个电路单元的第一导电层图案至少包括：第一扫描信号线21、第二扫描信号线22、发光控制信号线23、辅助扫描信号线24和存储电容的第一极板25。

在示例性实施方式中，第一极板25的形状可以为矩形状，矩形状的角部可以设置倒角，第一极板25在基底上的正投影与第三晶体管T3的第三有源层在基底上的正投影至少部分交叠。在示例性实施方式中，第一极板25可以同时作为存储电容的一个极板和第三晶体管T3的栅电极。

在示例性实施方式中，第一扫描信号线21的形状可以为主体部分沿着第一方向X延伸的线形状，第一扫描信号线21可以位于本电路单元的第一极板25第二方向Y的反方向的一侧。每个电路单元的第一扫描信号线21设置有栅极块21-1，栅极块21-1的第一端与第一扫描信号线21连接，栅极块21-1的第二端向着远离第一极板25的方向延伸。第一扫描信号线21和栅极块21-1与本电路单元的第二有源层相重叠的区域作为双栅结构的第二晶体管T2的栅电极，第一扫描信号线21与本电路单元的第四有源层相重叠的区域作为第四晶体管T4的栅电极。

在示例性实施方式中，第二扫描信号线22的形状可以为主体部分沿着第 一方向X延伸的线形状，第二扫描信号线22可以位于本电路单元的第一扫描信号线21远离第一极板25的一侧，第二扫描信号线22与本电路单元的第一有源层相重叠的区域作为双栅结构的第一晶体管T1的栅电极。

在示例性实施方式中，发光控制信号线23的形状可以为主体部分沿着第一方向X延伸的线形状，发光控制信号线23可以位于本电路单元的第一极板25第二方向Y的一侧。发光控制信号线23与本电路单元的第五有源层相重叠的区域作为第五晶体管T5的栅电极，发光控制信号线23与本电路单元的第六有源层相重叠的区域作为第六晶体管T6的栅电极。

在示例性实施方式中，辅助扫描信号线24的形状可以为主体部分沿着第一方向X延伸的线形状，辅助扫描信号线24可以位于发光控制信号线23远离第一极板25的一侧，辅助扫描信号线24与本电路单元的第七有源层相重叠的区域作为第七晶体管T7的栅电极。在示例性实施方式中，辅助扫描信号线24被配置为通过扫描连接电极与第一扫描信号线21连接，因而第一扫描信号线21和辅助扫描信号线24传输的扫描信号相同。

在示例性实施方式中，第一扫描信号线21、第二扫描信号线22、发光控制信号线23和辅助扫描信号线24可以为等宽度设计，或者可以为非等宽度设计，可以为直线，或者可以为折线，不仅可以便于像素结构的布局，而且可以降低信号线之间的寄生电容，本公开在此不做限定。

在示例性实施方式中，空白区的第一导电层可以包括第一扫描连线61、第二扫描连线62和发光控制连线63。

在示例性实施方式中，第一扫描连线61的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，第一扫描连线61的两端分别与第一方向X上相邻像素区的第一扫描信号线21连接，第一扫描连线61可以作为第一方向X上相邻像素区之间的连接线，实现第一扫描信号的连续传输。

在示例性实施方式中，第二扫描连线62的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，第二扫描连线62的两端分别与第一方向X上相邻像素区的第二扫描信号线22连接，第二扫描连线62可以作为第一方向X上相邻像素区之间的连接线，实现第二扫描信号的连续传输。

在示例性实施方式中，发光控制连线63的形状可以为主体部分沿着第一 方向X延伸的直线状或者折线状，发光控制连线63的两端分别与第一方向X上相邻像素区的发光控制信号线23连接，发光控制连线63可以作为第一方向X上相邻像素区之间的连接线，实现发光控制信号的连续传输。

在示例性实施方式中，形成第一导电层图案后，可以利用第一导电层作为遮挡，对半导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的沟道区域，未被第一导电层遮挡区域的半导体层被导体化，即第一晶体管T1至第七有源层的第一区和第二区均被导体化。

(3)形成第二导电层图案。在示例性实施方式中，形成第二导电层图案可以包括：在形成前述图案的基底上，依次沉积第三绝缘薄膜和第二导电薄膜，采用图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，如图13a和图13b所示，图13b为图13a中第二导电层的平面示意图。在示例性实施方式中，第二导电层可以称为第二栅金属(GATE2)层。

在示例性实施方式中，像素区中每个电路单元的第二导电层图案至少包括：第一初始信号线31、第二初始信号线32、存储电容的第二极板33和极板连接线34。

在示例性实施方式中，第二极板33的轮廓可以为矩形状，矩形状的角部可以设置倒角，第二极板33在基底上的正投影与第一极板25在基底上的正投影至少部分交叠，第二极板33可以作为存储电容的另一个极板，第一极板25和第二极板33构成像素驱动电路的存储电容。

在示例性实施方式中，极板连接线34可以设置在第二极板33第一方向X的一侧或者第一方向X的反方向的一侧，极板连接线34的第一端与本电路单元的第二极板33连接，极板连接线34的第二端沿着第一方向X或者第一方向X的反方向延伸后与第一方向X相邻电路单元的第二极板33连接，使得一个像素区中三个电路单元的第二极板33相互连接。在示例性实施方式中，由于每个电路单元中的第二极板33与后续形成的第一电源线连接，通过将相邻电路单元的第二极板33形成相互连接的一体结构，一体结构的第二极板可以复用为横向电源信号线，可以保证一像素区中多个第二极板具有相同 的电位。

在示例性实施方式中，第二极板33上设置有开口35，开口35的形状可以为矩形状，可以位于第二极板33的中部，使第二极板33形成环形结构。开口35暴露出覆盖第一极板25的第三绝缘层，且第一极板25在基底上的正投影包含开口35在基底上的正投影。在示例性实施方式中，开口35被配置为容置后续形成的第一过孔，第一过孔位于开口35内并暴露出第一极板25，使后续形成的第一晶体管T1的第二极与第一极板25连接。

在示例性实施方式中，第一初始信号线31的形状可以为主体部分沿着第一方向X延伸的线形状，第一初始信号线31可以位于本电路单元的第二扫描信号线22远离第二极板33的一侧，第一初始信号线31被配置为通过后续形成的第一晶体管T1的第一极与第一有源层的第一区连接。

在示例性实施方式中，第二初始信号线32的形状可以为主体部分沿着第一方向X延伸的线形状，第二初始信号线32可以位于本电路单元的辅助扫描信号线24远离第二极板33的一侧，第二初始信号线32被配置为通过后续形成的第七晶体管T7的第一极与第七有源层的第一区连接。

在示例性实施方式中，空白区的第二导电层可以包括第一初始横向连线64、第二初始横向连线65和第一横向连线91。

在示例性实施方式中，第一初始横向连线64的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，第一初始横向连线64的两端分别与第一方向X上相邻像素区的第一初始信号线31连接，第一初始横向连线64可以作为第一方向X上相邻像素区之间的连接线，在第一方向X上实现第一初始信号的连续传输。

在示例性实施方式中，第二初始横向连线65的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，第二初始横向连线65的两端分别与第一方向X上相邻像素区的第二初始信号线32连接，第二初始横向连线65可以作为第一方向X上相邻像素区之间的连接线，在第一方向X上实现第二初始信号的连续传输。

在示例性实施方式中，第一横向连线91的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，第一横向连线91的两端分别与第一方向 X上相邻像素区的第二极板33连接。由于像素区的多个第二极板33通过极板连接线34相互连接，且与第一电源线连接，因而第一横向连线91可以作为第一方向X上相邻像素区之间的连接线，在第一方向X上实现第一电源信号的连续传输，可以保证第一方向X上多个像素区中的第一电源线具有相同的电位，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

(4)形成第四绝缘层图案。在示例性实施方式中，形成第四绝缘层图案可以包括：在形成前述图案的基底上，沉积第四绝缘薄膜，采用图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层的第四绝缘层，第四绝缘层上设置有多个过孔，如图14所示。

在示例性实施方式中，像素区中每个电路单元的多个过孔至少包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9和第十过孔V10。

在示例性实施方式中，第一过孔V1在基底上的正投影位于开口35在基底上的正投影的范围之内，第一过孔V1内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一极板25的表面，第一过孔V1被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一极板25连接。

在示例性实施方式中，第二过孔V2在基底上的正投影位于第二极板33在基底上的正投影的范围之内，第二过孔V2内的第四绝缘层被刻蚀掉，暴露出第二极板33的表面，第二过孔V2被配置为使后续形成的第一电源线通过该过孔与第二极板33连接。在示例性实施方式中，第二过孔V2可以是多个，多个第二过孔V2可以沿着第二方向Y依次设置，以提高连接可靠性。

在示例性实施方式中，第三过孔V3在基底上的正投影位于第五有源层的第一区在基底上的正投影的范围之内，第三过孔V3内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第五有源层的第一区的表面，第三过孔V3被配置为使后续形成的第一电源线通过该过孔与第五有源层的第一区连接。

在示例性实施方式中，第四过孔V4在基底上的正投影位于第六有源层 的第二区(也是第七有源层的第二区)在基底上的正投影的范围之内，第四过孔V4内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第六有源层的第二区的表面，第四过孔V4被配置为使后续形成的第六晶体管T6的第二极(也是第七晶体管T7的第二极)通过该过孔与第六有源层的第二区连接。

在示例性实施方式中，第五过孔V5在基底上的正投影位于第四有源层的第一区在基底上的正投影的范围之内，第五过孔V5内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第四有源层的第一区的表面，第五过孔V5被配置为使后续形成的数据信号线通过该过孔与第四有源层的第一区连接。

在示例性实施方式中，第六过孔V6在基底上的正投影位于第一有源层的第二区(也是第二有源层的第一区)在基底上的正投影的范围之内，第六过孔V6内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第一有源层的第二区的表面，第六过孔V6被配置为使后续形成的第一晶体管T1的第二极(也是第二晶体管T2的第一极)通过该过孔与第一有源层的第二区连接。

在示例性实施方式中，第七过孔V7在基底上的正投影位于第一有源层的第一区在基底上的正投影的范围之内，第七过孔V7内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出的第一有源层的第一区表面，第七过孔V7被配置为使后续形成的第一晶体管T1的第一极通过该过孔与第一有源层的第一区连接。

在示例性实施方式中，第八过孔V8在基底上的正投影位于第一初始信号线31在基底上的正投影的范围之内，第八过孔V8内的第四绝缘层被刻蚀掉，暴露出第一初始信号线31的表面，第八过孔V8被配置为使后续形成的第一晶体管T1的第一极通过该过孔与第一初始信号线31连接。

在示例性实施方式中，第九过孔V9在基底上的正投影位于第七有源层的第一区在基底上的正投影的范围之内，第九过孔V9内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出第七有源层的第一区的，第九过孔V9被配置为使后续形成的第七晶体管T7的第一极通过该过孔与第七有源层 的第一区连接。

在示例性实施方式中，第十过孔V10在基底上的正投影位于第二初始信号线32在基底上的正投影的范围之内，第十过孔V10内的第四绝缘层被刻蚀掉，暴露出第二初始信号线32的表面，第十过孔V10被配置为使后续形成的第七晶体管T7的第一极通过该过孔与第二初始信号线32连接。

在示例性实施方式中，像素区还可以包括第十一过孔V11、第十二过孔V12、第十三过孔V13和第十四过孔V14。

在示例性实施方式中，第十一过孔V11可以位于像素区中第一电路单元Q1第一方向X的反方向的一侧，第十一过孔V11在基底上的正投影位于第一扫描信号线21在基底上的正投影的范围之内，第十一过孔V11内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出第一扫描信号线21的表面，第十一过孔V11被配置为使后续形成的扫描连接电极通过该过孔与第一扫描信号线21连接。

在示例性实施方式中，第十二过孔V12可以位于像素区中第一电路单元Q1第一方向X的反方向的一侧，第十二过孔V12在基底上的正投影位于辅助扫描信号线24在基底上的正投影的范围之内，第十二过孔V12内的第四绝缘层和第三绝缘层被刻蚀掉，暴露出辅助扫描信号线24的表面，第十二过孔V12被配置为使后续形成的扫描连接电极通过该过孔与辅助扫描信号线24连接。

在示例性实施方式中，第十三过孔V13可以位于像素区中第三电路单元Q3第一方向X的一侧，第十三过孔V13在基底上的正投影位于第一初始信号线31在基底上的正投影的范围之内，第十三过孔V13内的第四绝缘层被刻蚀掉，暴露出第一初始信号线31的表面，第十三过孔V13被配置为使后续形成的第一初始连接线通过该过孔与第一初始信号线31连接。

在示例性实施方式中，第十四过孔V14可以位于像素区中第三电路单元Q3第一方向X的一侧，第十四过孔V14在基底上的正投影位于第二初始信号线32在基底上的正投影的范围之内，第十四过孔V14内的第四绝缘层被刻蚀掉，暴露出第二初始信号线32的表面，第十四过孔V14被配置为使后续形成的第二初始连接线通过该过孔与第二初始信号线32连接。

在示例性实施方式中，空白区可以包括第十五过孔V15。第十五过孔V15可以分别位于像素区中第一电路单元Q1第一方向X的反方向的一侧以及像素区中第三电路单元Q3第一方向X的一侧，第十五过孔V15在基底上的正投影位于第一横向连线91在基底上的正投影的范围之内，第十五过孔V15内的第四绝缘层被刻蚀掉，暴露出第一横向连线91的表面，第十五过孔V15被配置为使后续形成的第二横向连线通过该过孔与第一横向连线91连接。

(5)形成第三导电层图案。在示例性实施方式中，形成第三导电层可以包括：在形成前述图案的基底上，沉积第三导电薄膜，采用图案化工艺对第三导电薄膜进行图案化，形成设置在第四绝缘层上的第三导电层，如图15a和图15b所示，图15b为图15a中第三导电层的平面示意图。在示例性实施方式中，第三导电层可以称为第一源漏金属(SD1)层。

在示例性实施方式中，像素区中每个电路单元的第三导电层至少包括：第一连接电极41、第二连接电极42、第三连接电极43、第四连接电极44、数据信号线45和第一电源线70。

在示例性实施方式中，第一连接电极41的形状可以为主体部分沿着第二方向Y延伸的条形状，第一连接电极41的第一端通过第一过孔V1与第一极板25连接，第一连接电极41的第二端通过第六过孔V6与第一有源层的第二区(也是第二有源层的第一区)连接，使第一极板25、第一有源层的第二区和第二有源层的第一区具有相同的电位。在示例性实施方式中，第一连接电极41可以同时作为第一晶体管T1的第二极和第二晶体管T2的第一极。

在示例性实施方式中，第二连接电极42的形状可以为主体部分沿着第二方向Y延伸的条形状，第二连接电极42的第一端通过第七过孔V7与第一有源层的第一区连接，第二连接电极42的第二端通过第八过孔V8与第一初始信号线31连接。在示例性实施方式中，第二连接电极42可以作为第一晶体管T1的第一极，实现了第一初始信号线31将第一初始信号写入第一晶体管T1。

在示例性实施方式中，第三连接电极43的形状可以为主体部分沿着第二方向Y延伸的条形状，第三连接电极43的第一端通过第九过孔V9与第七有源层的第一区连接，第三连接电极43的第二端通过第十过孔V10与第二初 始信号线32连接。在示例性实施方式中，第三连接电极43可以作为第七晶体管T7的第一极，实现了第二初始信号线32将第二初始信号写入第七晶体管T7。

在示例性实施方式中，第四连接电极44的形状可以为多边形状，第四连接电极44通过第四过孔V4与第六有源层的第二区(也是第七有源层的第二区)连接。在示例性实施方式中，第四连接电极44可以同时作为第六晶体管T6的第二极和第七晶体管T7的第二极，第四连接电极44被配置为与后续形成的阳极连接电极连接。

在示例性实施方式中，数据信号线45的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，数据信号线45通过第五过孔V5与第四有源层的第一区连接，实现了将数据信号写入第四晶体管T4。

在示例性实施方式中，第一电源线70的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，一方面，第一电源线70通过第二过孔V2与第二极板33连接，另一方面，第一电源线70通过第三过孔V3与第五有源层的第一区连接，实现了将第一电源信号写入第五晶体管T5，且第二极板33和第五晶体管T5的第一极具有相同的电位。

在示例性实施方式中，像素区的第三导电层可以包括扫描连接电极46、第一初始连接线47和第二初始连接线48。

在示例性实施方式中，扫描连接电极46可以位于像素区中第一电路单元Q1第一方向X的反方向的一侧，扫描连接电极46的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，扫描连接电极46的第一端通过第十一过孔V11与第一扫描信号线21连接，扫描连接电极46的第二端通过第十二过孔V12与辅助扫描信号线24连接，实现了第一扫描信号线21和辅助扫描信号线24之间的连接，使得第一扫描信号线21和辅助扫描信号线24可以传输相同的扫描信号。

在示例性实施方式中，第一初始连接线47可以位于像素区中第三电路单元Q3第一方向X的一侧，第一初始连接线47的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，第一初始连接线47通过第十三过孔V13与第一初始信号线31连接。

在示例性实施方式中，第二初始连接线48可以位于像素区中第三电路单元Q3第一方向X的一侧，第二初始连接线48的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，第二初始连接线48通过第十四过孔V14与第二初始信号线32连接。

在示例性实施方式中，第一初始连接线47可以位于第二初始连接线48远离第三电路单元Q3的一侧。

在示例性实施方式中，空白区的第三导电层可以包括数据信号连线66、第一初始竖向连线67、第二初始竖向连线68、第二横向连线92、横向连接电极92-1和第一竖向连线95。

在示例性实施方式中，数据信号连线66的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，数据信号连线66的两端分别与第二方向Y上相邻像素区的数据信号线45连接，数据信号连线66可以作为第二方向Y上相邻像素区之间的连接线，实现数据信号的连续传输。

在示例性实施方式中，由于像素区包含三个电路单元，因而像素区设置有三条数据信号线45，空白区设置有三条数据信号连线66，三条数据信号连线66与三条数据信号线45对应连接。

在示例性实施方式中，第一初始竖向连线67的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，第一初始竖向连线67的两端分别与第二方向Y上相邻像素区的第一初始连接线47连接，第一初始竖向连线67可以作为第二方向Y上相邻像素区之间的连接线，在第二方向Y上实现第一初始的连续传输。

在示例性实施方式中，第二初始竖向连线68的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，第二初始竖向连线68的两端分别与第二方向Y上相邻像素区的第二初始连接线48连接，第二初始竖向连线68可以作为第二方向Y上相邻像素区之间的连接线，在第二方向Y上实现第二初始的连续传输。

在示例性实施方式中，第二横向连线92的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，第二横向连线92在基底上的正投影与第一横向连线91在基底上的正投影至少部分交叠，第二横向连线92的两端分 别通过第十五过孔V15与第一横向连线91第一方向X的两端连接，在第一方向X上实现第一电源信号的连续传输。由于第一横向连线91和第二横向连线92均可以实现第一电源信号的连续传输，因而在空白区形成传输第一电源信号的双层走线，可以有效减小走线的电阻，有效降低传输第一电源信号的压降。

在示例性实施方式中，第二横向连线92的两端可以连接有连接块，连接块通过第十五过孔V15与第一横向连线91连接。

在示例性实施方式中，横向连接电极92-1的形状可以为矩形状，横向连接电极92-1在基底上的正投影与发光控制连线63在基底上的正投影至少部分交叠，横向连接电极92-1被配置为与后续形成第三横向连线连接。

在示例性实施方式中，第一竖向连线95的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，第一竖向连线95的两端分别与第二方向Y上相邻像素区的第一电源线70连接，第一竖向连线95可以作为第二方向Y上相邻像素区之间的连接线，在第二方向Y上实现实现第一电源信号的连续传输。

在示例性实施方式中，空白区可以设置有两条第一竖向连线95，像素区中两条第一电源线70与两条第一竖向连线95对应连接，另外一条第一电源线70仅设置在像素区中，在保证信号可靠传输的前提下，减少空白区的信号线的数量，提高显示基板的透过率。

在示例性实施方式中，显示区域中第二导电层的第二极板33和第一横向连线91可以构成一条在第一方向X上传输第一(高压)电源信号的走线，第三导电层的第一电源线70和第一竖向连线95可以构成一条在第二方向Y上传输第一电源信号的走线，因而在显示区域形成了网状连通结构的第一电源走线，可以有效减小走线的电阻，有效降低传输第一电源信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，显示区域中第二导电层的第一初始信号线31和第一初始横向连线64可以构成一条在第一方向X上传输第一初始信号的走线，第三导电层的第一初始连接线47和第一初始竖向连线67可以构成一条在第二方向Y传输第一初始信号的走线，因而在显示区域形成了网状连通结构的 第一初始信号走线，可以有效减小走线的电阻，有效降低传输第一初始信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，显示区域中第二导电层的第二初始信号线32和第二初始横向连线65可以构成一条在第一方向X上传输第二初始信号的走线，第三导电层的第二初始连接线48和第二初始竖向连线68可以构成一条在第二方向Y传输第二初始信号的走线，因而在显示区域形成了网状连通结构的第二初始信号走线，可以有效减小走线的电阻，有效降低传输第二初始信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

(6)形成第一平坦层图案。在示例性实施方式中，形成第一平坦层图案可以包括：在形成前述图案的基底上，先沉积第五绝缘薄膜，然后涂覆第一平坦薄膜，采用图案化工艺对第一平坦薄膜和第五绝缘薄膜进行图案化，形成覆盖第三导电层图案的第五绝缘层以及设置在第五绝缘层上的第一平坦层，第一平坦层上设置有多个过孔，如图16所示。

在示例性实施方式中，像素区中每个电路单元的多个过孔至少包括：第二十一过孔V21和第二十二过孔V22。

在示例性实施方式中，第二十一过孔V21在基底上的正投影位于第四连接电极44在基底上的正投影的范围之内，第二十一过孔V21内的第一平坦层和第五绝缘层被刻蚀掉，暴露出第四连接电极44的表面，第二十三过孔V23被配置为使后续形成的阳极连接电极该过孔与第四连接电极44连接。

在示例性实施方式中，第二十二过孔V22在基底上的正投影位于第一电源线70在基底上的正投影的范围之内，第二十二过孔V22内的第一平坦层和第五绝缘层被刻蚀掉，暴露出第一电源线70的表面，第二十二过孔V22被配置为使后续形成的电源网格线通过该过孔与第一电源线70连接。在示例性实施方式中，第二十二过孔V22可以是多个，多个第二十二过孔V22可以沿着第二方向Y依次设置，以提高连接可靠性。

在示例性实施方式中，一个第二十二过孔V22在基底上的正投影与第二扫描信号线22在基底上的正投影至少部分交叠，另一个第二十二过孔V22 在基底上的正投影与发光控制信号线23在基底上的正投影至少部分交叠，又一个第二十二过孔V22在基底上的正投影与辅助扫描信号线24在基底上的正投影至少部分交叠。

在示例性实施方式中，空白区可以包括第二十三过孔V23和第二十四过孔V24，第二十三过孔V23和第二十四过孔V24可以位于空白区靠近像素区的位置。

在示例性实施方式中，第二十三过孔V23在基底上的正投影与第二横向连线92上连接块在基底上的正投影至少部分交叠，第二十三过孔V23内的第一平坦层和第五绝缘层被刻蚀掉，暴露出第二横向连线92上连接块的表面，第二十三过孔V23被配置为使后续形成的第三横向连线通过该过孔与第二横向连线92连接。

在示例性实施方式中，第二十四过孔V24在基底上的正投影与横向连接电极92-1在基底上的正投影至少部分交叠，第二十四过孔V24内的第一平坦层和第五绝缘层被刻蚀掉，暴露出横向连接电极92-1的表面，第二十四过孔V24被配置为使后续形成的第三横向连线通过该过孔与横向连接电极92-1连接。

(7)形成第四导电层图案。在示例性实施方式中，形成第四导电层可以包括：在形成前述图案的基底上，沉积第四导电薄膜，采用图案化工艺对第四导电薄膜进行图案化，形成设置在第一平坦层上的第四导电层，如图17a至图17d所示，图17b为图17a中第四导电层的平面示意图，图17c示意了第一方向X相邻两个像素区的第四导电层的平面示意图，图17d示意了第二方向Y相邻两个像素区的第四导电层的平面示意图。在示例性实施方式中，第四导电层可以称为第二源漏金属(SD2)层。

在示例性实施方式中，像素区中每个电路单元的第四导电层至少包括阳极连接电极51，像素区中三个电路单元的阳极连接电极51的形状可以不同，以适应后续形成的阳极的位置。

在示例性实施方式中，第一电路单元Q1的阳极连接电极51的形状可以为主体部分沿着第二方向Y延伸的条形状，第一电路单元Q1的阳极连接电极51的第一端通过第二十一过孔V21与第一电路单元Q1的第四连接电极 54连接，第一电路单元Q1的阳极连接电极51的第二端沿着第二方向Y的反方向延伸。

在示例性实施方式中，第二电路单元Q2的阳极连接电极51的形状可以为多边形状，第二电路单元Q2的阳极连接电极51通过第二十一过孔V21与第二电路单元Q2的第四连接电极54连接。

在示例性实施方式中，第三电路单元Q3的阳极连接电极51的形状可以为主体部分沿着第二方向Y延伸的条形状，第三电路单元Q3的阳极连接电极51的第一端通过第二十一过孔V21与第三电路单元Q3的第四连接电极54连接，第三电路单元Q3的阳极连接电极51的第二端沿着第二方向Y延伸。

在示例性实施方式中，由于每个电路单元的第四连接电极54通过过孔与第六有源层的第二区(也是第七有源层的第二区)连接，因而可以实现后续形成的阳极与第六晶体管T6的第二极和第七晶体管T7的第二极的连接。

在示例性实施方式中，像素区的第四导电层还可以包括第二电源线80和高压网格线90。

在示例性实施方式中，第二电源线80的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，第二电源线80可以位于像素区中第一电路单元Q1第一方向X的反方向的一侧。

在示例性实施方式中，高压网格线90的形状可以为网格状，高压网格线90通过多个第二十二过孔V22与三个电路单元中的第一电源线70连接，使得第三导电层中的第一电源线70和第四导电层中的高压网格线90在像素区内形成传输第一电源信号的双层走线。

在示例性实施方式中，高压网格线90可以包括至少两条第一网线90-1和至少三条第二网线90-2，第一网线90-1的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，第二网线90-2的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，一条第一网线90-1分别与多条第二网线90-2的第一端连接，另一条第一网线90-1分别与多条第二网线90-2的第二端连接，形成网格状的高压网格线90。

在示例性实施方式中，至少三条第二网线90-2可以分别设置在三个电路单元中，第二网线90-2在基底上的正投影与所在电路单元中第一电源线70在基底上的正投影至少部分交叠，第二网线90-2通过多个第二十二过孔V22与所在电路单元的第一电源线70连接。

在示例性实施方式中，每个像素区中的至少两条第一网线90-1和至少三条第二网线90-2可以为相互连接的一体结构，在像素区内形成传输第一电源信号的网格走线，可以有效降低走线的电阻，降低传输第一电源信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，空白区可以包括第三横向连线93、第四横向连线94、第二竖向连线96和第三竖向连线97。

在示例性实施方式中，第三横向连线93的形状可以为沿着第一方向X延伸的网格状，第三横向连线93第一方向X的两端分别通过过孔与第二横向连线92第一方向X的两端连接，第三横向连线93可以作为第一方向X上相邻像素区之间的连接线，在第一方向X上实现第一电源信号的连续传输。

在示例性实施方式中，第三横向连线93可以包括至少两条第一子线93-1和至少两条第二子线93-2，第一子线93-1的形状可以为主体部分沿着第一方向X延伸的直线状或者折线状，第二子线93-2的形状可以为主体部分沿着第二方向Y延伸的条形状，至少两条第二子线93-2分别与至少两条第一子线93-1的两端连接，在空白区形成矩形环的网格状。

在示例性实施方式中，至少两条第一子线93-1和至少两条第二子线93-2可以为相互连接的一体结构。

在示例性实施方式中，第二子线93-2一方面通过第二十三过孔V23与第二横向连线92连接，另一方面通过第二十四过孔V24与横向连接电极92-1连接。由于第三横向连线93通过过孔与第二横向连线92连接，第二横向连线92通过过孔与第一横向连线91连接，第一横向连线91与第一电源线70连接，因而在空白区形成了三层结构的传输第一电源信号的走线，可以最大限度地降低走线的电阻，降低传输第一电源信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，一条第一子线93-1在基底上的正投影与第二横向连线92在基底上的正投影至少部分交叠，另一条第一子线93-1在基底上的正投影与发光控制连线63在基底上的正投影至少部分交叠，通过设置信号线重叠，可以有效提高显示基板的透明度。

在示例性实施方式中，第二竖向连线96的形状可以为主体部分沿着第二方向Y延伸的直线状或者折线状，第二竖向连线96的两端分别与第二方向Y上相邻像素区的高压网格线90连接，第二竖向连线96可以作为第二方向Y上相邻像素区之间的连接线，在第二方向Y上实现实现第一电源信号的连续传输。

在示例性实施方式中，由于第一竖向连线95与第一电源线70连接，高压网格线90与第一电源线70连接，第二竖向连线96与高压网格线90连接，因而位于第三导电层的第一竖向连线95和位于第四导电层的第二竖向连线96在空白区形成传输第一电源信号的双层走线，可以有效降低走线的电阻，降低传输第一电源信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，空白区可以设置一条第二竖向连线96，第二竖向连线96在基底上的正投影与一条第一竖向连线95在基底上的正投影至少部分交叠，通过减少竖向连线的数量以及设置竖向连线重叠，可以有效提高空白区的透明度。

在示例性实施方式中，第三竖向连线97的形状可以为沿着第二方向Y延伸的网格状，第三竖向连线97与第二方向Y上相邻像素区中第二电源线80连接，第三竖向连线97可以作为第二方向Y上相邻像素区之间的连接线，在第二方向Y上实现实现第二电源信号的连续传输。

在示例性实施方式中，第三竖向连线97可以包括至少两个第三连接块97-1和至少三条第三子线97-2，第三连接块97-1的形状可以为沿着第一方向X延伸的条形状，第三连接块97-1的形状可以为沿着第二方向Y延伸的直线状或者折线状。至少两个第三连接块97-1和至少两条第三子线97-2可以设置在第二竖向连线96第一方向X的一侧，至少一条第三子线97-2可以设置在第二竖向连线96第一方向X的另一侧。

在示例性实施方式中，位于第二竖向连线96相同侧的两个第三连接块97-1设置在至少两条第三子线97-2第二方向Y的端部，并分别与至少两条第三子线97-2连接，在空白区形成矩形环的网格状。

在示例性实施方式中，两个第三连接块97-1分别与第二方向Y上相邻像素区中第二电源线80连接，实现第三竖向连线97与第二电源线80的连接。

在示例性实施方式中，至少两个第三连接块97-1和至少两条第三子线97-2可以为相互连接的一体结构。

在示例性实施方式中，第三子线97-2在基底上的正投影与数据信号连线66在基底上的正投影至少部分交叠，一方面起到屏蔽作用，另一方面可以有效提高空白区的透明度。

在示例性实施方式中，多条第四横向连线94可以沿着第一方向X间隔设置，第四横向连线94的形状可以为沿着第一方向X延伸的直线状或者折线状，每个第四横向连线94可以设置在第一方向X相邻的第二竖向连线96之间，且与第三竖向连线97中的第三子线97-2连接。

在示例性实施方式中，第四横向连线94可以包括第四子线94-1和至少两个第四连接块94-2。第四子线94-1的形状可以为沿着第一方向X延伸的直线状或者折线状，第四连接块94-2的形状可以为沿着第一方向X延伸的条形状，至少两个第四连接块94-2可以分别连接在第四子线94-1的两端，位于第二竖向连线96一侧的第四连接块94-2与两条第三子线97-2连接，位于第二竖向连线96另一侧的第四连接块94-2与一条第三子线97-2连接，第四连接块94-2在基底上的正投影与第二竖向连线96在基底上的正投影没有交叠，第四连接块94-2被配置为与后续形成的阴极连接电极连接，使位于第二竖向连线96两侧的第四横向连线94通过阴极连接电极110相互连接，第四横向连线94和阴极连接电极在第一方向X上实现第二电源信号的连续传输。

在示例性实施方式中，第四子线94-1和至少两个第四连接块94-2可以为相互连接的一体结构。

在示例性实施方式中，第二横向连接线94和阴极连接电极可以实现第二电源信号在第一方向X连续传输，第二电源线80和第三竖向连线97可以实 现第二电源信号在第二方向Y上连续传输，且第二横向连接线94和第三竖向连线97相互连接，因而显示区域形成了网状连通结构的传输第二电源信号的走线，可以有效降低走线的电阻，降低传输第二电源信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

(8)形成第二平坦层图案。在示例性实施方式中，形成第二平坦层图案可以包括：在形成前述图案的基底上，涂覆第二平坦薄膜，采用图案化工艺对第二平坦薄膜进行图案化，形成覆盖第四导电层图案的第二平坦层，第二平坦层上设置有多个过孔，如图18所示。

在示例性实施方式中，像素区中每个电路单元的的过孔至少包括第三十一过孔V31。第三十一过孔V31在基底上的正投影位于阳极连接电极51在基底上的正投影的范围之内，第三十一过孔V31内的第二平坦层被去掉，暴露出阳极连接电极51的表面，第三十一过孔V31被配置为使后续形成的阳极通过该过孔与阳极连接电极51连接。

在示例性实施方式中，像素区中三个电路单元的第三十一过孔V31的位置可以不同，以适应后续形成的阳极的位置。

在示例性实施方式中，空白区包括第三十二过孔V32。第三十二过孔V32在基底上的正投影位于第四连接块94-2在基底上的正投影的范围之内，第三十二过孔V32内的第二平坦层被去掉，暴露出第四连接块94-2的表面，第三十二过孔V32被配置为使后续形成的阴极连接电极通过该过孔与第四连接块94-2连接。

至此，在基底上制备完成驱动电路层。在平行于显示基板的平面上，驱动电路层可以包括多个像素区，至少一个像素区可以包括三个电路单元，每个电路单元可以包括像素驱动电路，像素驱动电路分别与第一扫描信号线、第二扫描信号线、发光控制信号线、第一初始信号线、第二初始信号线、数据信号线和第一电源线连接。在垂直于显示基板的平面上，像素区的驱动电路层可以包括在基底上依次设置的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层、第三导电层、第五绝缘层、第一平坦层、第四导电层和第二平坦层。半导体层可以至少包括第一晶体管至第七晶体管的有源层，第一导电层可以至少包括第一晶体管至第七晶 体管的栅电极和存储电容的第一极板，第二导电层可以至少包括第一初始信号线、第二初始信号线和存储电容的第二极板，第三导电层可以至少包括包括第一电源线、数据信号线以及多个晶体管的第一极和第二极，第四导电层可以至少包括阳极连接电极和第二电源线。

在示例性实施方式中，基底可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。第一导电层、第二导电层、第三导电层和第四导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层可以称为缓冲(Buffer)层，第二绝缘层和第三绝缘层可以称为栅绝缘(GI)层，第四绝缘层可以称为层间绝缘(ILD)层，第五绝缘层可以称为钝化(PVX)层。第一平坦层和第二平坦层可以采用有机材料，如树脂等。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(Oxide)技术、硅技术或有机物技术制造的晶体管。

在示例性实施方式中，制备完成驱动电路层后，在驱动电路层上制备发光结构层，发光结构层的制备过程可以包括如下操作。

(9)形成阳极导电层图案。在示例性实施方式中，形成阳极导电层图案可以包括：在形成前述图案的基底上，沉积阳极导电薄膜，采用图案化工艺对阳极导电薄膜进行图案化，形成设置在第二平坦层上的阳极导电层，如图19所示。

在示例性实施方式中，像素区中的阳极导电层可以至少包括第一阳极301A、第二阳极301B和第三阳极301C。

在示例性实施方式中，第一阳极301A可以是红色发光器件的阳极，第二阳极301B可以是蓝色发光器件的阳极，第三阳极301C可以是绿色发光器件的阳极。第一阳极301A可以形成出射红色光线的红色子像素，第二阳极301B可以形成出射蓝色光线的蓝色子像素，第三阳极301C可以形成出射绿色光线的绿色子像素。

在示例性实施方式中，第一阳极301A和第二阳极301B可以沿着第二方向Y依次设置，第三阳极301C可以设置在第一阳极301A和第二阳极301B第一方向X的一侧，一个像素区中三个阳极的形状和面积可以相同，或者可以不同。

在示例性实施方式中，第一阳极301A、第二阳极301B和第三阳极301C的位置与第一电路单元Q1、第二电路单元Q2和第三电路单元Q3的位置不是对应的，第一阳极301A在基底上的正投影与第一电路单元Q1和第二电路单元Q2中像素驱动电路在基底上的正投影至少部分重叠，而第三阳极301C在基底上的正投影与第三电路单元Q3中像素驱动电路在基底上的正投影至少部分重叠。

在示例性实施方式中，第一阳极301A、第二阳极301B和第三阳极301C均包括阳极主体部和阳极连接部，阳极主体部的形状可以为矩形状，矩形状的角部可以设置圆弧状的倒角，阳极连接部的形状可以为条形状，阳极连接部的第一端与阳极主体部连接，阳极连接部的第二端向着远离阳极主体部的方向延伸，阳极连接部通过第三十一过孔V31与所在电路单元的阳极连接电极51连接，

在示例性实施方式中，空白区中的阳极导电层可以至少包括阴极连接电极110。

在示例性实施方式中，阴极连接电极110的形状可以为沿着第一方向X延伸的条形状，阴极连接电极110在基底上的正投影与位于第二竖向连线96两侧的两个第四连接块94-2在基底上的正投影至少部分交叠，阴极连接电极110通过两个第三十二过孔V32分别与两个第四连接块94-2连接，使得两个第四连接块94-2通过阴极连接电极110实现连接。这样，第一方向X相邻的第四横向连线94通过阴极连接电极110相互连接，使得第四横向连线94 和阴极连接电极110在第一方向X上实现第二电源信号的连续传输。

在示例性实施方式中，阴极连接电极110被配置为与后续形成的阴极连接，为每个像素区的阴极提供第二电源信号。

本公开通过在显示区域设置阴极连接电极，使得阴极可以通过阴极连接电极与第二电源线连接，可以有效缓解大尺寸透明显示的电压降(IR Drop)，保证了显示均一性。本公开通过将阴极连接电极设置在空白区，不仅可以有利于简化像素区的结构布局，减小像素区的占用空间，提高透明区的面积比，提高分辨率和透明度，而且可以利用阴极连接电极弱化衍射效应，避免了屏后物体虚化现象，提高了透明显示效果。

在示例性实施方式中，阳极导电层采用单层结构，如氧化铟锡ITO或氧化铟锌IZO，或者可以采用多层复合结构，如ITO/Ag/ITO等。

(10)形成像素定义层图案。在示例性实施方式中，形成像素定义层图案可以包括：在形成前述图案的基底上，涂覆像素定义薄膜，采用图案化工艺对像素定义薄膜进行图案化，形成像素定义层图案，如图20所示。

在示例性实施方式中，像素区中的像素定义层图案可以至少包括第一像素开口PV1、第二像素开口PV2、第三像素开口PV3和阴极电极开口K。

在示例性实施方式中，第一像素开口PV1在基底上的正投影可以位于第一阳极301A在基底上的正投影的范围之内，第一像素开口PV1内的像素定义薄膜被去掉，暴露出第一阳极301A的表面。第二像素开口PV2在基底上的正投影可以位于第二阳极301B在基底上的正投影的范围之内，第二像素开口PV2内的像素定义薄膜被去掉，暴露出第二阳极301B的表面。第三像素开口PV3在基底上的正投影可以位于第三阳极301C在基底上的正投影的范围之内，第三像素开口PV3内的像素定义薄膜被去掉，暴露出第三阳极301C的表面。

在示例性实施方式中，阴极电极开口K在基底上的正投影与阴极连接电极110在基底上的正投影至少部分重叠，阴极电极开口K内的像素定义薄膜被去掉，暴露出阴极连接电极110的表面，阴极电极开口K被配置为使后续形成的阴极通过该开口与阴极连接电极110连接。

(11)形成有机发光层和阴极图案。在示例性实施方式中，形成有机发光层和阴极图案可以包括：

在形成前述图案的基底上，采用蒸镀或喷墨打印工艺形成有机发光层，红色发光器件的有机发光层通过第一像素开口PV1与第一阳极301A连接，蓝色发光器件的的有机发光层通过第二像素开口PV2与第二阳极301B连接，绿色发光器件的有机发光层通过第三像素开口PV3与第三阳极301C连接。

在形成前述图案的基底上，通过图案化工艺形成图案化的阴极图案，如图21所示。

在示例性实施方式中，图案化的阴极304的形状可以为块状结构，阴极304中较大面积的主体区域设置在像素区所在区域，阴极304中较小面积的连接区域或者其它区域设置在空白区所在区域，即空白区的较大区域的阴极304被去掉，可以有效提高显示基板整体的透过率。

在示例性实施方式中，阴极304在基底上正投影的面积可以约为像素区在基底上正投影的面积的1.1倍至1.3倍。

在示例性实施方式中，像素区内块状结构的阴极304与有机发光层搭接，使有机发光层夹设在阳极和阴极之间，在阳极和阴极的控制下实现出射光线。空白区内的阴极304与阴极电极开口K与阴极连接电极110连接。由于阴极连接电极110通过过孔与第四横向连线94连接，第四横向连线94与第二电源线80连接，因而第二电源线80可以向每个像素区的阴极304提供第二电源信号。

在示例性实施方式中，阴极304在基底上的正投影与第二横向连线92在基底上的正投影至少部分重叠。

后续制备流程可以包括：形成封装结构层，封装结构层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。

图22为本公开示例性实施例一种绑定区域和边框区域中电源引线的平面结构示意图。如图22所示，显示基板可以包括显示区域100、位于显示区 域100第二方向Y一侧的绑定区域200以及位于显示区域100其它侧的边框区域300。在示例性实施方式中，边框区域300可以包括位于显示区域100第二方向Y的反方向(显示区域100远离绑定区域200)一侧的上边框区310和位于显示区域100第一方向X一侧或两侧的侧边框区320。

在示例性实施方式中，显示区域100可以包括多个像素区、多个空白区、网状连通结构的第一电源走线和网状连通结构的第二电源走线，第一电源走线可以至少包括位于像素区中的第一电源线和位于空白区中的高压电源连线，第二电源走线可以至少包括位于像素区中的第二电源线和位于空白区中的低压电源连线。

在示例性实施方式中，绑定区域200可以设置有绑定高压引线410和绑定低压引线420，绑定低压引线420可以设置在绑定高压引线410远离显示区域100的一侧，绑定高压引线410可以与显示区域100中的第一电源走线连接，绑定低压引线420可以与显示区域100中的第二电源走线连接。

在示例性实施方式中，绑定区域200可以包括多个导电层，绑定高压引线410和绑定低压引线420可以设置在至少两个导电层中，形成双层引线，可以有效降低走线的电阻，降低传输电源信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，上边框区310可以设置有上边框高压引线510和上边框低压引线520，上边框低压引线520可以设置在上边框高压引线510远离显示区域100的一侧，上边框高压引线510可以与显示区域100中的第一电源走线连接，上边框低压引线520可以与显示区域100中的第二电源走线连接。

在示例性实施方式中，上边框区310可以包括多个导电层，上边框高压引线510和上边框低压引线520可以设置在至少两个导电层中，形成双层引线，可以有效降低走线的电阻，降低传输电源信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，侧边框区320可以设置有侧边框高压引线610和侧边框低压引线620，侧边框低压引线620可以设置在侧边框高压引线610远离显示区域100的一侧，侧边框高压引线610可以与显示区域100中的第 一电源走线连接，侧边框低压引线620可以与显示区域100中的第二电源走线连接。

在示例性实施方式中，侧边框区320可以包括多个导电层，侧边框高压引线610和侧边框低压引线620可以设置在至少两个导电层中，形成双层引线，可以有效降低走线的电阻，降低传输电源信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，绑定区域200的绑定高压引线410、上边框区310的上边框高压引线510和侧边框区320的侧边框高压引线610可以为相互连接的一体结构，形成环绕显示区域100的环形高压引线。

在示例性实施方式中，绑定区域200的绑定低压引线420、上边框区310的上边框低压引线和侧边框区320的侧边框低压引线620可以为相互连接的一体结构，形成环绕显示区域100的环形低压引线。

在示例性实施方式中，环形低压引线可以位于环形高压引线远离显示区域的一侧，即环形低压引线可以环绕环形高压引线。

图23a和图23b为本公开示例性实施例边框区域中电源引线的平面结构示意图，示意了上边框310和侧边框320区域的电源引线结构，图23a为第三导电层的电源引线结构，图23b为第四导电层的电源引线结构。在示例性实施方式中，上边框310和侧边框320的电源引线均采用多线排布的图案化结构形式，有利于提高边框区域的透过率。

如图23a所示，在显示区域形成第三导电层图案过程中，上边框310同步形成有上边框高压引线510和上边框低压引线520，侧边框320同步形成有侧边框高压引线610和侧边框低压引线620，上边框310的上边框高压引线510和侧边框320的侧边框高压引线610为相互连接的一体结构，上边框310的上边框低压引线520和侧边框320的侧边框低压引线620为相互连接的一体结构。

在示例性实施方式中，第三导电层的上边框高压引线510可以包括多条上边框高压子线510-1，第三导电层的侧边框高压引线610可以包括多条侧边框高压子线610-1，上边框高压子线510-1和侧边框高压子线610-1的形状可以为环绕显示区域的方向延伸的线形状，多条上边框高压子线510-1和多 条侧边框高压子线610-1可以沿着远离显示区域100方向依次排布，多条上边框高压子线510-1和多条侧边框高压子线610-1对应连接。

在示例性实施方式中，第三导电层的上边框高压引线510还可以包括多条上边框高压连线510-2，上边框高压连线510-2的形状可以为向着远离显示区域100方向延伸的线形状，多条上边框高压连线510-2的第一端分别与显示区域100的第一电源走线连接，多条上边框高压连线510-2的第二端向着远离显示区域100方向延伸后，分别与多条上边框高压子线510-1连接，实现了多条上边框高压子线510-1通过多条上边框高压连线510-2与显示区域100的第一电源走线连接。

在示例性实施方式中，第三导电层的侧边框高压引线610还可以包括多条侧边框高压连线610-2，侧边框高压连线610-2的形状可以为向着远离显示区域100方向延伸的线形状，多条侧边框高压连线610-2的第一端分别与显示区域100的第一电源走线连接，多条侧边框高压连线610-2的第二端向着远离显示区域100方向延伸后，分别与多条侧边框高压子线610-1连接，实现了多条侧边框高压子线610-1通过多条侧边框高压连线610-2与显示区域100的第一电源走线连接。

在示例性实施方式中，第三导电层的上边框低压引线520可以包括多条上边框低压子线520-1，第三导电层的侧边框低压引线620可以包括多条侧边框低压子线620-1，上边框低压子线520-1和侧边框低压子线620-1的形状可以为环绕显示区域的方向延伸的线形状，多条上边框低压子线520-1和多条侧边框低压子线620-1可以沿着远离显示区域100方向依次排布，多条上边框低压子线520-1和多条侧边框低压子线620-1对应连接。

在示例性实施方式中，第三导电层的上边框低压引线520还可以包括多条上边框低压连线520-2，上边框低压连线520-2的形状可以为向着远离显示区域100方向延伸的线形状，多条上边框低压连线520-2仅设置在上边框低压引线520所在区域，分别与多条上边框低压子线520-1连接，形成网格状低压走线。

在示例性实施方式中，第三导电层的侧边框低压引线620还可以包括多条侧边框低压连线620-2，侧边框低压连线620-2的形状可以为向着远离显示 区域100方向延伸的线形状，多条侧边框低压连线620-2仅设置在侧边框低压引线620所在区域，分别与多条侧边框低压子线620-1连接，形成网格状低压走线。

在示例性实施方式中，第三导电层的上边框高压引线510和侧边框高压引线610与显示区域100的第一电源走线连接，而第三导电层的上边框低压引线520和侧边框低压引线620没有与显示区域100的第二电源走线连接，因而边框区域的高压引线(VDD)是通过第三导电层(SD1)引入到显示区域100。

如图23b所示，在显示区域形成第四导电层图案过程中，上边框310同步形成有上边框高压引线510和上边框低压引线520，侧边框320同步形成有侧边框高压引线610和侧边框低压引线620，上边框310的上边框高压引线510和侧边框320的侧边框高压引线610为相互连接的一体结构。

在示例性实施方式中，第四导电层的上边框高压引线510可以包括多条上边框高压子线510-1，第四导电层侧边框高压引线610可以包括多条侧边框高压子线610-1，上边框高压子线510-1和侧边框高压子线610-1可以包括间隔设置的多个高压线段，高压线段的形状可以为环绕显示区域的方向延伸的线形段，多条上边框高压子线510-1和多条侧边框高压子线610-1可以沿着远离显示区域100方向依次排布。

在示例性实施方式中，第四导电层的上边框高压引线510还可以包括多条上边框高压连线520-2，上边框高压连线520-2的形状可以为向着远离显示区域100方向延伸的线形状，多条上边框高压连线520-2可以仅设置在上边框高压引线510所在区域，分别与多条上边框高压子线520-1连接，形成网格状高压走线。

在示例性实施方式中，第四导电层的侧边框高压引线610还可以包括多条侧边框高压连线620-2，侧边框高压连线620-2的形状可以为向着远离显示区域100方向延伸的线形状，多条侧边框高压连线620-2可以仅设置在侧边框高压引线610所在区域，分别与多条侧边框高压子线620-1连接，形成网格状高压走线。

在示例性实施方式中，第四导电层的上边框低压引线520可以包括多条 上边框低压子线520-1，第四导电层的侧边框低压引线620可以包括多条侧边框低压子线620-1，上边框低压子线520-1和侧边框低压子线620-1的形状可以为环绕显示区域的方向延伸的线形状，多条上边框低压子线520-1和多条侧边框低压子线620-1可以沿着远离显示区域100方向依次排布，多条上边框低压子线520-1和多条侧边框低压子线620-1对应连接。

在示例性实施方式中，第四导电层的上边框低压引线520还可以包括多条上边框低压连线520-2，上边框低压连线520-2的形状可以为向着远离显示区域100方向延伸的线形状，多条上边框低压连线520-2的第一端分别与显示区域100的第二电源走线连接，多条上边框低压连线520-2的第二端向着远离显示区域100方向延伸并跨过上边框高压引线510后，分别与多条上边框低压子线520-1连接，实现了多条上边框低压子线520-1通过多条上边框低压连线520-2与显示区域100的第二电源走线连接。

在示例性实施方式中，第四导电层的侧边框低压引线620还可以包括多条侧边框低压连线620-2，侧边框低压连线620-2的形状可以为向着远离显示区域100方向延伸的线形状，多条侧边框低压连线620-2的第一端分别与显示区域100的第二电源走线连接，多条侧边框低压连线620-2的第二端向着远离显示区域100方向延伸并跨过侧边框高压引线610后，分别与多条侧边框低压子线620-1连接，实现了多条侧边框低压子线620-1通过多条侧边框低压连线620-2与显示区域100的第二电源走线连接。

在示例性实施方式中，第四导电层的上边框低压引线520和侧边框低压引线620与显示区域100的第二电源走线连接，而第四导电层的上边框高压引线510和侧边框高压引线610没有与显示区域100的第一电源走线连接，因而边框区域的低压引线(VSS)是通过第四导电层(SD2)引入到显示区域100。

在示例性实施方式中，第三导电层的上边框高压子线在基底上的正投影与第四导电层的上边框高压子线在基底上的正投影至少部分交叠，第三导电层的上边框低压子线在基底上的正投影与第四导电层的上边框低压子线在基底上的正投影至少部分交叠，有利于提高边框区域的透过率。

在示例性实施方式中，第三导电层的上边框高压连线在基底上的正投影 与第四导电层的上边框高压连线在基底上的正投影至少部分交叠，且两层的上边框高压连线通过过孔连接，实现两层的上边框高压引线的相互连通。

在示例性实施方式中，第三导电层的侧边框高压连线在基底上的正投影与第四导电层的侧边框高压连线在基底上的正投影至少部分交叠，且两层的侧边框高压连线通过过孔连接，实现两层的侧边框高压引线的相互连通。

在示例性实施方式中，第三导电层的上边框低压连线在基底上的正投影与第四导电层的上边框低压连线在基底上的正投影至少部分交叠，且两层的上边框低压连线通过过孔连接，实现两层的上边框低压引线的相互连通。

在示例性实施方式中，第三导电层的侧边框低压连线在基底上的正投影与第四导电层的侧边框低压连线在基底上的正投影至少部分交叠，且两层的侧边框低压连线通过过孔连接，实现两层的侧边框低压引线的相互连通。

在示例性实施方式中，上边框高压子线的宽度可以约为10μm至20μm，相邻上边框高压子线的间距可以约为40μm至60μm，宽度和间距为远离显示区域方向的尺寸。例如，上边框高压子线的宽度可以约为150μm，相邻上边框高压子线的间距可以约为50μm。

在示例性实施方式中，上边框低压子线的宽度可以约为10μm至20μm，相邻上边框低压子线的间距可以约为40μm至60μm。例如，上边框低压子线的宽度可以约为15μm，相邻上边框低压子线的间距可以约为50μm。

在示例性实施方式中，侧边框高压子线的宽度可以约为10μm至20μm，相邻侧边框高压子线的间距可以约为40μm至60μm。例如，侧边框高压子线的宽度可以约为15μm，相邻侧边框高压子线的间距可以约为50μm。

在示例性实施方式中，侧边框低压子线的宽度可以约为10μm至20μm，相邻侧边框低压子线的间距可以约为40μm至60μm。例如，侧边框低压子线的宽度可以约为15μm，相邻侧边框低压子线的间距可以约为50μm。

图24a和图24b为本公开示例性实施例绑定区域中电源引线的平面结构示意图，图24a为第三导电层的电源引线结构，图24b为第四导电层的电源引线结构。在示例性实施方式中，绑定区域200的电源引线均采用面状结构形式，有利于降低电流密度。

如图24a所示，在显示区域形成第三导电层图案过程中，绑定区域200同步形成有绑定高压引线410和绑定低压引线420，绑定高压引线410与侧边框320中第三导电层的侧边框高压引线610连接，绑定低压引线420与侧边框320中第三导电层的侧边框低压引线620连接。

在示例性实施方式中，第三导电层中绑定高压引线410的形状可以为环绕显示区域的方向延伸的条形状，绑定高压引线410与显示区域的第一电源走线连接。绑定高压引线410远离显示区域100的一侧设置有至少一个焊盘高压连线411，焊盘高压连线411的形状可以为向着远离显示区域100的方向延伸的条形状，焊盘高压连线411的第一端与绑定高压引线410连接，焊盘高压连线411的第二端向着远离显示区域100的方向延伸后，与绑定区域中的绑定高压焊盘连接。

在示例性实施方式中，第三导电层绑定中绑定低压引线420的形状可以为环绕显示区域的方向延伸的条形状，绑定低压引线420可以设置在绑定高压引线410远离显示区域100的一侧。绑定低压引线420远离显示区域100的一侧设置有焊盘低压连线421，焊盘低压连线421的形状可以为向着远离显示区域100的方向延伸的条形状，焊盘低压连线421的第一端与绑定低压引线420连接，焊盘低压连线421的第二端向着远离显示区域100的方向延伸后，与绑定区域中的绑定低压焊盘连接。

在示例性实施方式中，第三导电层中绑定高压引线410和焊盘高压连线411可以为相互连接的一体结构，第三导电层中绑定低压引线420和焊盘低压连线421可以为相互连接的一体结构。

如图24b所示，在显示区域形成第四导电层图案过程中，绑定区域200同步形成有绑定高压引线410和绑定低压引线420，绑定高压引线410与侧边框320中第四导电层的侧边框高压引线610连接，绑定低压引线420与侧边框320中第四导电层的侧边框低压引线620连接。

在示例性实施方式中，第四导电层中绑定高压引线410可以包括间隔设置的至少两个绑定高压段，绑定高压段的形状可以为环绕显示区域的方向延伸的条形段。至少一个绑定高压引线410远离显示区域100的一侧设置有焊盘高压连线411，焊盘高压连线411的形状可以为向着远离显示区域100的 方向延伸的条形状，焊盘高压连线411的第一端与绑定高压引线410连接，焊盘高压连线411的第二端向着远离显示区域100的方向延伸后，与绑定区域中的绑定高压焊盘连接。

在示例性实施方式中，第四导电层中绑定低压引线420的形状可以为环绕显示区域的方向延伸的条形状，一部分绑定低压引线420可以设置在绑定高压引线410远离显示区域100的一侧，另一部分绑定低压引线420可以设置在两个绑定高压段之间。绑定低压引线420远离显示区域100的一侧设置有焊盘低压连线421，焊盘低压连线421的第一端与绑定低压引线420连接，焊盘低压连线421的第二端向着远离显示区域100的方向延伸后，与绑定区域中的绑定低压焊盘连接。

在示例性实施方式中，第四导电层中绑定高压引线410和焊盘高压连线411可以为相互连接的一体结构，第三导电层中绑定低压引线420和焊盘低压连线421可以为相互连接的一体结构。

在示例性实施方式中，第三导电层中的绑定高压引线410在基底上的正投影与第四导电层中的绑定高压引线410在基底上的正投影至少部分交叠，第三导电层中的绑定低压引线420在基底上的正投影与第四导电层中的绑定低压引线420在基底上的正投影至少部分交叠，在绑定区域形成双层结构的电源引线，可以有效降低走线的电阻，降低传输电源信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

在示例性实施方式中，第三导电层中的绑定高压引线410在基底上的正投影与第四导电层中的绑定低压连线420-1在基底上的正投影至少部分交叠，形成下层为高压引线上层为低压引线的双层结构。

在示例性实施方式中，第三导电层中的绑定高压引线通过绑定高压连线与显示区域的第一电源走线连接，而第三导电层的绑定低压连线没有与显示区域的第一电源走线连接，因而绑定区域的高压引线(VDD)是通过第三导电层(SD1)引入到显示区域。第四导电层中的绑定低压连线通过绑定低压连线与显示区域的第二电源走线连接，而第四导电层的绑定高压引线没有与显示区域的第二电源走线连接，因而绑定区域的低压引线(VSS)是通过第四导电层(SD2)引入到显示区域。

图25a至图25c为本公开实施例绑定区域中电源引线的连接结构示意图，为图24b中F区域的放大图，图25a为F区域第三导电层的连接结构示意图，图25b为F区域第四导电层的连接结构示意图，图25c为F区域阳极导电层的连接结构示意图。

如图25a所示，在显示区域形成第三导电层图案过程中，绑定区域的F区域同步形成有绑定高压引线410和多个第一高压焊盘(PAD)430。第三导电层中绑定高压引线410的形状可以为环绕显示区域的方向延伸的条形状，第一高压焊盘430的形状可以为梯形状，设置在绑定高压引线410靠近显示区域的一侧，且与绑定高压引线410连接。

在示例性实施方式中，在第二方向Y上传输高压电源信号的多条第一竖向连线95延伸到绑定区域后，与多个第一高压焊盘430连接，多条在绑定区域延伸的第一竖向连线95构成绑定高压连线，因而实现了绑定区域的绑定高压引线410与显示区域的第一电源走线连接，绑定区域的高压电源信号(VDD)通过第三导电层(SD1)引入到显示区域。

在示例性实施方式中，绑定区域的第三导电层图案还可以包括的多条数据引线、初始引线等信号引线，本公开在此不做限定。

如图25b所示，在显示区域形成第四导电层图案过程中，绑定区域的F区域同步形成有绑定高压引线410、绑定低压引线420、第二高压焊盘440和低压过渡线450。

在示例性实施方式中，在F区域的左侧区域，第四导电层中绑定高压引线410的形状可以为环绕显示区域的方向延伸的条形段，第四导电层中绑定高压引线410在基底上的正投影与第三导电层中绑定高压引线410在基底上的正投影至少部分交叠，两个导电层中的绑定高压引线410通过多个第一过孔K1实现相互连接。第二高压焊盘440的形状可以为梯形状，设置在绑定高压引线410靠近显示区域的一侧，且与绑定高压引线410连接，第四导电层中第二高压焊盘440在基底上的正投影与第三导电层中第一高压焊盘430在基底上的正投影至少部分交叠。在第二方向Y上传输高压电源信号的多条第二竖向连线96延伸到绑定区域后，与多个第二高压焊盘440连接。

在示例性实施方式中，在F区域的右侧区域，第四导电层中绑定低压引 线420的形状可以为环绕显示区域的方向延伸的条形状，第四导电层中绑定低压引线420在基底上的正投影与第三导电层中绑定高压引线410在基底上的正投影至少部分交叠。低压过渡线450的形状可以为沿着第二方向Y延伸的折线状，低压过渡线450的第一端与延伸到绑定区域的第三竖向连线97(在第二方向Y上传输低压电源信号)连接，低压过渡线450的第二端沿着第二方向Y延伸后，与绑定低压引线420连接，因而实现了绑定区域的绑定低压引线420与显示区域的第二电源走线连接，绑定区域的低压电源信号(VSS)通过第四导电层(SD2)引入到显示区域。

在示例性实施方式中，在F区域的右侧区域，还可以包括多个第二高压焊盘440，多个第二高压焊盘440与多条第二竖向连线96对应连接，但多个第二高压焊盘440与绑定低压引线420隔离设置。

在示例性实施方式中，形成第四导电层图案过程中，绑定区域靠近显示区域的边缘还可以形成有多个低压连接块460，多个低压连接块460分别设置在第一方向X相邻的第三竖向连线97之间，多个低压连接块460靠近显示区域的一侧与第四横向连线94(在第一方向X上传输低压电源信号)连接，低压连接块460被配置为与后续形成的透明低压引线连接。

在示例性实施方式中，低压连接块460可以采用网格结构，低压连接块460的轮廓可以为矩形状，可以包括多条主体部分沿着第一方向X延伸的水平子线和至少两条主体部分沿着第二方向Y延伸的竖直子线，一条竖直子线与多条水平子线的第一端连接，另一条竖直子线与多条水平子线的第二端连接，形成网格状的低压连接块460。

在示例性实施方式中，低压连接块460可以采用整面结构，低压连接块460的形状可以为矩形状，形成整面结构的低压连接块460。

如图25c所示，在显示区域形成透明导电层图案过程中，绑定区域的F区域同步形成有透明低压引线470、透明焊盘480和透明连线490。透明导电层中透明低压引线470的形状可以为环绕显示区域的方向延伸的条形状，透明低压引线470在基底上的正投影与第四导电层中绑定高压引线410和绑定低压引线420在基底上的正投影至少部分交叠，且透明低压引线470通过多个第二过孔K2与绑定低压引线420连接。

在示例性实施方式中，透明焊盘480的形状可以为矩形状，透明焊盘480在基底上的正投影与第四导电层中低压连接块460在基底上的正投影至少部分交叠，且透明焊盘480通过一个或多个第三过孔K3与低压连接块460连接。

在示例性实施方式中，透明连线490的形状可以为沿着第二方向Y延伸的直线状或者折线状，透明连线490的第一端与透明焊盘480连接，透明连线490的第二端沿着第二方向Y延伸后，与透明低压引线470连接。

在示例性实施方式中，由于绑定低压引线420和低压连接块460均传输低压电源信号，因而位于透明导电层中的透明低压引线470传输低压电源信号，在绑定区域形成面状结构形式且透明的绑定低压引线。由于第三导电层、第四导电层和透明导电层中均形成有面状的绑定低压连线，因而在绑定区域形成三层结构的低压电源引线，可以有效降低走线的电阻，降低传输电源信号的压降，有利于提高电压均一性，避免显示基板的显示不良，保证显示基板的显示效果。

从以上描述的显示基板的结构以及制备过程可以看出，本公开提供的显示基板，通过在像素区设置图案化的阴极，空白区的阴极被去掉，可以有效提高显示基板的透明度，提高透明显示效果。本公开通过在显示区域形成网状连通结构的高压电源走线和低压电源走线，不仅可以有效降低电源走线的电阻，有效降低电源信号的压降，实现低功耗，而且可以有效提升显示基板中电源信号的均一性，有效提升了显示均一性，提高了显示品质和显示质量。本公开通过在绑定区域和边框区域形成环绕显示区域的环形高压引线和环形低压引线，环形高压引线在多个方向与显示区域的高压电源走线连接，环形低压引线在多个方向与显示区域的低压电源走线连接，有效保证了电源信号输入显示区域的均匀性和可靠性，提高了显示品质和显示质量。本公开通过将边框区域的电源引线设置成多线排布的图案化结构形式，且通过合理的线宽和间距，有效提高了边框区域的透过率，与边框区域采用整面金属的现有结构相比，本公开有效保证了透过率，有效降低了透过率损失。本公开利用绑定区域无透明显示需求的特点，将绑定区域的电源引线设置成整面金属的面状结构形式，可以有效降低电流密度，有效降低电源信号的压降，实 现低功耗。本公开通过显示区域、绑定区域和边框区域的电源布线结构，较好地平衡了显示压降和透过率，不仅可以满足大尺寸透明显示的透明要求，而且可以满足大尺寸透明显示的压降要求。本公开示例性实施例的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

本公开前述所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。

在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的其它显示装置中，如如量子点显示等，本公开在此不做限定。

本公开还提供一种显示基板的制备方法，以制作上述实施例提供的显示基板。在示例性实施方式中，所述显示基板包括显示区域，所述显示区域包括多个像素区和多个空白区，所述空白区设置在第一方向相邻的像素区之间以及设置在第二方向相邻的像素区之间，所述第一方向与所述第二方向交叉，所述像素区被配置为显示图像，所述空白区被配置为透过光线；所述制备方法包括：

在基底上形成驱动电路层，所述像素区的驱动电路层包括多个电路单元、多条第一电源线和至少一条第二电源线，所述电路单元至少包括像素驱动电路，所述第一电源线被配置为向所述像素驱动电路持续提供高电平信号；所述空白区的驱动电路层包括连接相邻像素区中所述第一电源线的高压电源连线和连接相邻像素区中所述第二电源线的低压电源连线，所述第一电源线和高压电源连线构成网状连通结构的高压电源走线，所述第二电源线和低压电源连线构成网状连通结构的低压电源走线；

在所述驱动电路层上形成发光结构层，所述像素区的发光结构层至少包括图案化的阴极，所述阴极在所述基底上正投影的面积为所述像素区在所述基底上正投影的面积的1.1倍至1.3倍，所述第二电源线被配置为向所述阴极持续提供低电平信号。

本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置 可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (27)

1. 一种显示基板，包括显示区域，所述显示区域包括多个像素区和多个空白区，所述空白区设置在第一方向相邻的像素区之间以及设置在第二方向相邻的像素区之间，所述第一方向与所述第二方向交叉，所述像素区被配置为显示图像，所述空白区被配置为透过光线；在垂直于所述显示基板的平面上，所述显示基板包括设置在基底上的驱动电路层以及设置在所述驱动电路层远离所述基底一侧的发光结构层，所述像素区的驱动电路层包括多个电路单元、多条第一电源线和至少一条第二电源线，所述电路单元至少包括像素驱动电路，所述像素区的发光结构层至少包括图案化的阴极，所述阴极在所述基底上正投影的面积为所述像素区在所述基底上正投影的面积的1.1倍至1.3倍；所述第一电源线被配置为向所述像素驱动电路持续提供高电平信号，所述第二电源线被配置为向所述阴极持续提供低电平信号；所述空白区的驱动电路层包括连接相邻像素区中所述第一电源线的高压电源连线和连接相邻像素区中所述第二电源线的低压电源连线，所述第一电源线和高压电源连线构成网状连通结构的高压电源走线，所述第二电源线和低压电源连线构成网状连通结构的低压电源走线。
2. 根据权利要求1所述的显示基板，其中，所述高压电源连线包括沿着所述第一方向延伸的第一高压连线和沿着所述第二方向延伸的第二高压连线；所述第一高压连线分别与所述第一方向相邻像素区中的所述第一电源线连接，所述第二高压连线分别与所述第二方向相邻像素区中的所述第一电源线连接；所述驱动电路层包括多个导电层，所述第一高压连线设置在至少两个导电层中，所述第二高压连线设置在至少两个导电层中。
3. 根据权利要求2所述的显示基板，其中，所述像素驱动电路包括存储电容，所述存储电容包括第一极板和第二极板，所述第一极板在所述基底上的正投影与所述第二极板在所述基底上的正投影至少部分交叠，所述第二极板与所述第一电源线连接；所述第一高压连线包括第一横向连线，所述第一横向连线分别与所述第一方向相邻像素区中的所述第二极板连接，所述第一横向连线和所述第二极板同层设置，且为相互连接的一体结构。
4. 根据权利要求3所述的显示基板，其中，所述第一高压连线还包括 第二横向连线，所述第二横向连线与所述第一横向连线设置在不同的导电层中，所述第二横向连线所述第一方向的两端分别通过过孔与所述第一横向连线所述第一方向的两端连接，所述第二横向连线在所述基底上的正投影与所述第一横向连线在所述基底上的正投影至少部分交叠。
5. 根据权利要求4所述的显示基板，其中，所述第一高压连线还包括第三横向连线，所述第三横向连线与所述第二横向连线设置在不同的导电层中，所述第三横向连线分别通过过孔与所述第二横向连线所述第一方向的两端连接，所述第三横向连线在所述基底上的正投影与所述第二横向连线在所述基底上的正投影至少部分交叠。
6. 根据权利要求5所述的显示基板，其中，所述第三横向连线包括至少两条沿着所述第一方向延伸的第一子线和至少两条沿着所述第二方向延伸的第二子线，至少两条第二子线分别与至少两条第一子线的两端连接，在所述空白区形成网格状，至少一条第一子线在所述基底上的正投影与所述第二横向连线在所述基底上的正投影至少部分交叠。
7. 根据权利要求6所述的显示基板，其中，所述像素区还包括发光控制信号线，所述发光控制信号线被配置为向所述像素驱动电路提供发光控制信号，所述空白区还包括连接所述第一方向相邻像素区中所述发光控制信号线的发光控制连线，至少一条第一子线在所述基底上的正投影与所述发光控制信号线在所述基底上的正投影至少部分交叠。
8. 根据权利要求2所述的显示基板，其中，所述第二高压连线包括至少一条第一竖向连线，所述第一竖向连线分别与所述第二方向相邻像素区中的所述第一电源线连接，所述第一竖向连线和所述第一电源线同层设置，且为相互连接的一体结构。
9. 根据权利要求8所述的显示基板，其中，所述第二高压连线还包括至少一条第二竖向连线，所述第二竖向连线与所述第一竖向连线设置在不同的导电层中，所述第二竖向连线分别与所述第二方向相邻像素区中的所述第一电源线连接，所述第二竖向连线在所述基底上的正投影与所述第一竖向连线在所述基底上的正投影至少部分交叠。
10. 根据权利要求2所述的显示基板，其中，所述像素区还包括高压网格线，所述第一电源线和所述高压网格线设置在不同的导电层中，所述高压网格线通过过孔与所述第一电源线连接，所述高压网格线在所述基底上的正投影与所述第一电源线在所述基底上的正投影至少部分交叠。
11. 根据权利要求10所述的显示基板，其中，所述高压网格线与所述第二高压连线中的第二竖向连线同层设置，且为相互连接的一体结构。
12. 根据权利要求10所述的显示基板，其中，所述高压网格线包括至少两条沿着所述第一方向延伸的第一网线和多条沿着所述第二方向延伸的第二网线，至少两条第一网线分别与多条第二网线的两端连接，所述第二网线在所述基底上的正投影与所述第一电源线在所述基底上的正投影至少部分交叠，所述第二网线通过过孔与所述第一电源线连接。
13. 根据权利要求1所述的显示基板，其中，所述低压电源连线包括沿着所述第一方向延伸的第一低压连线和沿着所述第二方向延伸的第二低压连线；所述第二低压连线分别与所述第二方向相邻像素区中的所述第二电源线连接，所述第一低压连线分别与所述第一方向相邻的所述第二低压连线连接；所述驱动电路层包括多个导电层，所述第一低压连线和所述第二低压连线设置在相同的导电层中。
14. 根据权利要求13所述的显示基板，其中，所述第二低压连线至少包括第三竖向连线，所述第三竖向连线包括多条沿着所述第二方向延伸的第三子线和至少两个第三连接块，至少两个第三连接块与至少两条第三子线的两端连接。
15. 根据权利要求14所述的显示基板，其中，所述像素区还包括多条数据信号线，所述数据信号线被配置为向所述像素驱动电路提供数据信号，所述空白区还包括连接所述第二方向相邻像素区中所述数据信号线的数据信号连线，所述第三子线在所述基底上的正投影与所述数据信号连线在所述基底上的正投影至少部分交叠。
16. 根据权利要求14所述的显示基板，其中，所述第一低压连线包括沿着所述第一方向交替设置的多个第四横向连线和多个阴极连接电极，所述 第四横向连线与所述第三子线连接，所述第一方向相邻的第四横向连线通过所述阴极连接电极相互连接。
17. 根据权利要求16所述的显示基板，其中，所述第四横向连线至少包括沿着所述第一方向延伸的第四子线以及分别设置在所述第四子线两端的第四连接块，所述第四连接块与所述第三子线连接，所述阴极连接电极通过过孔与所述第四连接块连接。
18. 根据权利要求16所述的显示基板，其中，所述阴极通过阴极电极开口与所述阴极连接电极连接。
19. 根据权利要求1至18任一项所述的显示基板，其中，所述显示基板还包括位于所述显示区域所述第二方向一侧的绑定区域和位于所述显示区域其它侧的边框区域，所述边框区域包括位于所述显示区域远离所述绑定区域一侧的上边框和位于所述显示区域所述第一方向一侧或者两侧的侧边框；所述绑定区域设置有绑定高压引线和绑定低压引线，所述上边框设置有上边框高压引线和上边框低压引线，所述侧边框设置有侧边框高压引线和侧边框低压引线；所述绑定高压引线与所述侧边框高压引线连接，所述侧边框高压引线与所述上边框高压引线连接，形成环绕所述显示区域的环形高压引线；所述绑定低压引线与所述侧边框低压引线连接，所述侧边框低压引线与所述上边框低压引线，形成环绕所述显示区域的环形低压引线。
20. 根据权利要求19所述的显示基板，其中，所述环形低压引线位于所述环形高压引线远离所述显示区域的一侧。
21. 根据权利要求19所述的显示基板，其中，所述上边框高压引线、所述上边框低压引线、所述侧边框高压引线和所述侧边框低压引线均为多线排布的图案化结构。
22. 根据权利要求19所述的显示基板，其中，在垂直于所述显示基板的平面上，所述上边框包括多个导电层，所述上边框高压引线和所述上边框低压引线设置在至少两个导电层中，所述上边框高压引线通过一个导电层中的高压连线与所述显示区域的高压电源走线连接，所述上边框低压引线通过另一个导电层中的低压连线与所述显示区域的低压电源走线连接。
23. 根据权利要求19所述的显示基板，其中，在垂直于所述显示基板的平面上，所述侧边框包括多个导电层，所述侧边框高压引线和所述侧边框低压引线设置在至少两个导电层中，所述侧边框高压引线通过一个导电层中的高压连线与所述显示区域的高压电源走线连接，所述侧边框低压引线通过另一个导电层中的低压连线与所述显示区域的低压电源走线连接。
24. 根据权利要求19所述的显示基板，其中，所述绑定高压引线和所述绑定低压引线均为面状结构。
25. 根据权利要求19所述的显示基板，其中，在垂直于所述显示基板的平面上，所述绑定区域包括多个导电层，所述绑定高压引线设置在至少两个导电层中，所述绑定低压引线设置在至少两个导电层中。
26. 一种显示装置，包括如权利要求1至25任一项所述的显示基板。
27. 一种显示基板的制备方法，所述显示基板包括显示区域，所述显示区域包括多个像素区和多个空白区，所述空白区设置在第一方向相邻的像素区之间以及设置在第二方向相邻的像素区之间，所述第一方向与所述第二方向交叉，所述像素区被配置为显示图像，所述空白区被配置为透过光线；所述制备方法包括：

    在基底上形成驱动电路层，所述像素区的驱动电路层包括多个电路单元、多条第一电源线和至少一条第二电源线，所述电路单元至少包括像素驱动电路，所述第一电源线被配置为向所述像素驱动电路持续提供高电平信号；所述空白区的驱动电路层包括连接相邻像素区中所述第一电源线的高压电源连线和连接相邻像素区中所述第二电源线的低压电源连线，所述第一电源线和高压电源连线构成网状连通结构的高压电源走线，所述第二电源线和低压电源连线构成网状连通结构的低压电源走线；

    在所述驱动电路层上形成发光结构层，所述像素区的发光结构层至少包括图案化的阴极，所述阴极在所述基底上正投影的面积为所述像素区在所述基底上正投影的面积的1.1倍至1.3倍，所述第二电源线被配置为向所述阴极持续提供低电平信号。