CN1173082A - 能减少电流消耗的间歇收信设备 - Google Patents

能减少电流消耗的间歇收信设备 Download PDF

Info

Publication number
CN1173082A
CN1173082A CN97105502A CN97105502A CN1173082A CN 1173082 A CN1173082 A CN 1173082A CN 97105502 A CN97105502 A CN 97105502A CN 97105502 A CN97105502 A CN 97105502A CN 1173082 A CN1173082 A CN 1173082A
Authority
CN
China
Prior art keywords
signal
circuit
clock
frequency
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97105502A
Other languages
English (en)
Other versions
CN1086069C (zh
Inventor
上田秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1173082A publication Critical patent/CN1173082A/zh
Application granted granted Critical
Publication of CN1086069C publication Critical patent/CN1086069C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

一种间歇收信设备(10),供间歇接收频率为载频(fR)的载频信号并传送作为间歇收到的载频信号的数据从而交替处于收信状态和不收信状态,历时分别为收信时间间隔(TR)和不收信时间间隔(TNR)的持续时间。在所述设备(10)中,振荡电路(16)振荡基准频率(fREF)等于再生时钟频率(fBTR)的基准信号。时钟供应电路(20)根据基准信号间歇给时钟再生电路(15)提供输出时钟信号,历时包括收信时间间隔在内的预定持续时间。

Description

能减少电流消耗的间歇收信设备
本发明涉及数字收信机中用的一种间歇收信设备，具体地说，涉及一种用以对所收到的载波信号交替进行收信操作和不收信操作的间歇收信设备。
上述那种间歇收信设备工作时是间歇操作的。就是说，间歇收信设备对收到的频率为载频的载波信号交替进行收信操作和不收信操作。间歇收信设备接收载波的输入端供以收到的载波信号，接收数据输出端供输出接收的数据，接收时钟输出端供输出频率为接收时钟频率的接收时钟信号。接收时钟频率与低于载频的再生时钟频率相同。
常规的间歇收信设备包括检测电路、时钟再生电路和振荡电路。收到的载波信号提供给收到载波的输入端之后提供给检测电路和时钟再生电路。振荡电路使振荡信号按N倍再生时钟频率的振荡频率振荡，其中N表示预定的正整数。正整数N通常取32与300之间的值。振荡频率高于载频。
时钟再生电路根据收到的载波信号以振荡信号为基准再生出频率为再生时钟频率的再生时钟信号。再生过的时钟信号提供给检测电路。检测电路用再生过的时钟信号作为检测的时间控制检测收到的载波信号中的接收数据。接收数据提供给接收数据输出端。再生时钟信号作为接收时钟信号提供给接收时钟输出端。
在上述常规的间歇收信设备中，时钟再生电路进行同步保持操作从而使振荡电路始终使振荡频率N倍于再生时钟频率的振荡信号在不收信操作和收信操作时都振荡。因此，常规的间歇收信设备有这样的缺点，即振荡频率越高，电流消耗也就越大。
本发明的目的是提供一种能减少电流消耗的间歇收信设备。
随着说明的进行，就可以了解本发明的其它目的。
在说明本发明观点的精神实质时，应该理解的是，间歇收信设备间歇接收频率为载频的载频信号并将数据作为间歇收到的载波信号传送，从而交替处于收信状态和不收信状态，分别历时收信时段和不收信时段。间歇收信设备的检测电路供以间歇收到的载波信号和再生时钟频率低于载频的再生时钟信号。检波电路根据再生时钟信号检测间歇收到的载波信号中的数据。收到的载波信号提供给一个时钟再生电路，时钟再生电路上还供以输出时钟频率高于载频且等于N倍再生时钟频率的输出时钟信号，其中N表示不小于2的正整数。时钟再生电路根据输出时钟信号再生间歇收到的载频信号经再生的时钟信号。
本发明的上述间歇收信设备有一个振荡电路供使基准频率等于再生时钟频率的基准信号振荡。振荡电路和时钟再生电路与一个时钟供应电路连接，由时钟供应电路根据基准信号给时钟再生电路间歇提供输出时钟信号，历时预定的包括收信时间间隔在内的持续时间。
图1是常规的间歇收信设备的方框图；
图2是本发明优选实施例的间歇收信设备的方框图；
图3是图2所示间歇收信设备中使用的锁相环(PLL)电路的方框图；
图4A至4D是用以说明图2中所示间歇收信设备的操作过程的时间图。
参看图1。为便于理解本发明，先说明一下常规的间歇收信设备。图中所示的间歇收信设备是供在数字收信机中使用的。数字收信机可以是便携式数字电话机。所述间歇收信设备按本领域公知的方式工作时间歇操作。就是说，间歇收信设备对收到的频率为载频fR的载波信号交替进行收信操作和不收信操作。在所举的实例中，载频fR等于450千赫。
间歇收信设备10′有一个收到的载波的输入端11、接收数据输出端12和接收数据输出端13，收到的载波信号提供给输入端11，输出端12供输出接收数据用，输出端13供输出具有与再生时钟信号的再生时钟频率fBTR相同的接收时钟信号的接收时钟信号。再生时钟频率fBTR低于载频fR，即
                    fBTR＜fR
在所举的实例中，再生时钟频率fBTR等于21千赫。
间歇收信设备10′包括检测电路14、时钟再生电路15′和振荡电路16′。提供给收到的载波的输入端11之后，收到的载波信号提供给检测电路14和时钟再生电路15。振荡电路16使振荡信号按N倍再生时钟信号的再生时钟频率fBTR的振荡频率振荡，即
                    f′REF＝N×fBTR其中N表示预定的正整数。正整数N通常取32和300之间的值，其中包括32和300在内。在所举的实例中，正整数N等于128。在此情况下，振荡频率f′REF高于载频fR，即
                    f′REF＞fR
时钟再生电路15′以振荡信号为基准再生时钟频率为fBTR的再生时钟信号。再生过的时钟信号提供给检测电路14。检测电路14采用再生时钟频率fBTR作为检测的时间控制检测收到的载波信号中的接收数据。接收数据提供给接收数据输出端12。此外，再生时钟信号还作为接收时钟信号提供给接收时钟输出端13。
如上所述，在常规的间歇收信设备10′中，时钟再生电路15′进行同步保持操作，从而使振荡电路16无论是在不收信操作还是收信操作时都使振荡信号以N倍再生时钟频率fBTR的振荡频率f ′REF振荡。因此，常规的间歇收信设备10′如本说明书开端所述的那样具有这样的缺点，即振荡频率f′REF越高，电流消耗也越大。
翻到图2，现在说明本发明一个优选实施例的间歇收信设备。所述间歇收信设备10用于数字收信机中。数字收信机可以是便携式数字电话机。间歇收信设备10工作时按本技术领域周知的方式间歇操作。就是说，间歇收信设备10交替地对收到的载频为fR的载波信号进行收信操作和不收信操作。在所举的实例中，载频fR等于450kHz。
间歇收信设备10具有供以收到的载波信号的收到的载波输入端11、供输出接收数据的接收数据输出端12和供输出接收时钟频率与稍后即将说明的再生时钟频率的再生时钟频率fBTR相同的接收时钟信号的接收时钟输出端13。再生时钟频率fBTR低于载频fR。在所举的实例中，再生时钟频率等于21千赫。
间歇收信设备10包括检测电路14、时钟再生电路15、振荡电路16和时钟供应电路20。
提供给收到的载波的输入端11之后，收到的载波信号提供给检测电路14和时钟再生电路15。按稍后即将说明的方式，时钟再生电路15再生再生时钟频率为fBTR的再生时钟信号。再生时钟信号不仅提供给检测电路14也提供给时钟供应电路20。按本技术领域周知的方式，检测电路14用再生时钟信号作为检测时的时间控制检测收到的载频信号的接收数据。检测电路14产生接收数据提供给接收数据输出端。此外，检测电路还产生作为接收时钟信号的再生时钟信号提供给接收时钟输出端13。
振荡电路16使基准频率fREF等于再生时钟频率fBRT的基准信号振荡，即fBEF＝fBRT。
因此，振荡频fBEF等于21千赫。振荡信号提供给时钟供应电路20。
时钟供应电路20包括锁相环(PLL)电路21、相差检测电路22、存储电路23和控制电路24。
来自振荡电路16的振荡信号提供给PLL电路21。来自控制电路23的PLL通/断信号以随着说明的进行即可明白的方式也提供给PLL电路21。PLL电路21在PLL通/断信号表示“接通”时进入“接通”状态。另一方面，PLL电路21在PLL通/断信号表示“断开”时进入电路21，使PLL电路21接通/断开，PLL电路21进入“接通”状态时，PLL电路21产生PLL输出频率fPLL等于N倍振荡信号的振荡频率fREF的PLL输出信号，即
fPLL＝N×fREF
由于预定整数N等于128，因而PLL输出频率fPLL等于2.688兆赫。就是说，PLL输出频率fPLL高于载频fR，即
fPLL＞fR
PLL输出信号提供给时钟再生电路15。
分别来自时钟再生电路15和振荡电路16的再生时钟信号和振荡信号提供给相差检测电路22。相差检测电路22检测再生时钟信号与振荡信号之间的相差Δ，产生表示相差Δ的相差信号。相差信号提供给存储电路23。
存储电路23在控制电路24的控制下按稍后即将说明的方式进行数据的写入和读出操作。换句话说，来自控制电路24的写入指示信号和读出指示信号提供给存储电路23。根据写入指示信号，存储电路23存储相差信号作为存储的相差信号。根据读出指示信号，存储电路23从自身中读取存储的相差信号作为读取的相差信号。读取的相差信号提供给控制电路24。
来自振荡电路16的基准信号也提供给控制电路24。如上所述，控制电路24给PLL电路21提供PLL通/断信号，且给存储电路23提供读出指示信号。此外，控制电路24根据读取的相差信号参考基准信号以稍后即可明白的方式给时钟再生电路15提供时序信号。
翻看图3。PLL电路21包括压控振荡器(VCO)31、分频器32、相频比较器33、电荷泵电路34、环路滤波器35、电源36和电源开关37。
压控振荡器(VCO)31、分频器32、相频比较器33、电荷泵电路34和环路滤波器35通过电源开关37与电源36连接，且当电源开关37合上进入“接通”状态时受电源36产生的电能的激励。电源开关37根据控制电路24提供的PLL通/断信号接通和断开。具体地说，电源开关37在PLL通/断信号表示“接通”时接通，在PLL通/断信号表示“断开”时断开。
控制电压以随着说明的进行即可明白的方式提供给压控振荡器31。根据控制电压信号，压控振荡器31产生振荡频率可控制的压控信号。PLL电路21产生作为PLL输出频率fPLL等于可控振荡频率的PLL输出信号的压控信号。
PLL输出信号还提供给分频器32。分频器32也提供以作为确定PLL输出频率fPLL的选定除数的预定正整数N。分频器32根据选定的除数对PLL输出信号分频，产生分频信号。换句话说，分频器32用来对PLL输出信号按1/N分频系统分频。
分别来自振荡电路16和分频器32的基准信号和分频信号提供给相频比较器33。相频比较器33检测基准信号与分频信号之间的相频差，产生表示相频差的相频差信号。换句话说，相频差信号表示分频信号比基准信号在相位上滞后或导前。
相频差信号提供给电荷泵电路34。电荷泵电路34起电流流通控制电路的作用，用以控制从其中流出/供到其上的流进和流出的电流。电流流通控制信号在相频差信号表示相位滞后时表示电流流出，在相频差信号表示相位超前时表示电流流入。电流流通控制信号是用环路滤波器35提供的。电流流通控制信号经环路滤波器35滤波后变成控制电压信号。更具体地说，环路滤波器35由一个滤波电容(图中未示出)组成，在电流流通控制信号分别表示电流流出和流进时有选择地充电和放电。在任何情况下，电荷泵电路34和环路滤波器35结合在一起起控制电压供应电路的作用，根据相频差信号给压控振荡器31提供控制电压信号。
从上述说明可知，若电源开关37接通，PLL电路21产生PLL输出频率等于N倍基准信号的基准频率FREF的PLL输出信号。如本技术领域所周知的那样，PLL电路21有一个频率收敛时间间隔，在此时间间隔期间PLL电路使PLL输出信号收敛从而使PLL输出频率fPLL稳定。
除图2外再参看图4A至图4D，现在说明图2所示的间歇收信设备10的工作过程。图4A示出了载波信号或其间歇接收时间分配，图4B示出了锁相环电路21中电源开关37(图3)电源36的状态。图4C示出了在电源36(电源开关37)大致从接通状态转入“断开”状态的过渡时间的再生时钟信号、基准信号和两信号之间的相位差Δ。图4D示出了在电源36(电源开关37)大致从“断开”状态转入“接通”状态的另一过渡时间的基准信号和相位差Δ。
从图4A中可以看到，载波信号的帧结构的各帧，其帧周期为TF。帧周期TF等于例如720毫秒。在图4A所举的实例中，收信时间间隔TR等于20毫秒，不收信时间间隔TNR等于700毫秒。
图4B中，假设PLL电路21的频率收敛时间间隔TC等于10毫秒。在此过程中，电源36(电源开关37)接通的预定持续时间TD等于30微秒。
图4C和4D中，如上所述，再生时钟信号的再生时钟频率fBTR等于21千赫，基准信号的基准频率fREF等于21千赫。
控制电路24控制锁相环电路21的电源电通过给锁相环电路21提供PLL通/断信号进行的。间歇收信设备10转入收信状态历时收信时间间隔TR时，锁相环电路21通过表示“接通”的PLL通/断信号从控制电路24提供给锁相环电路21，从而使电源开关37(图3)接通而转入振荡状态。另一方面，间歇收信设备10转入不收信状态历时不收信号时间间隔TNR时，锁相环电路21通过表示“断开”的PLL通/断信号从控制电路24提供给锁相环电路21从而使电源开关37断开而输入不振荡状态。具体地说，锁相环电路21的频率收敛时间间隔如上所述为TC。因此，控制电路24在间歇收信设备10因图4B中所示的频率收敛时间TC而转入收信状态之前时刻的超前时间产生表示“接通”的PLL通/断信号。
此外，控制电路24在即将转入收信状态的前给存储电路23提供写入指示信号使存储电路23存储表示图4C中所示再生时钟信号与基准信号之间的相位差Δ的相差信号作为存储的相差信号。控制电路23由于锁相环电路21的频率收敛时间间隔TC在即将转入收信状态之前产生表示“接通”的PLL通/断信号，使电源开关37(图3)按上述方式接通。与此同时，控制电路24给存储电路23提供读出指示信号以便从存储电路23读出作为如图4D中所示的读取相差信号的存储相差信号。此外，控制电路24根据读取的相差信号和基准信号计算再生时钟信号在即将转入不收信状态之前的相位情况以便在即将转入收信状态之前给时钟再生电路15提供表示相位情况的位同频时序信号。根据位同步时序信号，时钟再生电路15起作用。
综上所述，时钟再生电路15根据位同步时序信号工作。换句话说，时钟供应电路20在间歇收信设备10处于不收信状态时能在时钟再生电路中保持同步状态。
上面已结合本发明的优选实施例说明本发明的内容，但本技术领域的行家们是不难按其它各种方式将本发明付诸实施的。

Claims (15)

1.一种间歇收信设备，供间歇接收频率为载频的载频信号并传送作为间歇收到的载频信号的数据，从而交替处于收信状态和不收信状态分别历时收信时间间隔和不收信时间间隔，所述间歇收信设备包括：
一个检测电路，间歇收到的载频信号和再生时钟频率低于低于载频的再生时钟信号即提供给此检测电路，检测电路的作用是根据再生时钟信号检测间歇收到的载频信号中的所述数据；
一个时钟再生电路，用以根据输出的时钟信号再生间歇收到的载波信号的再生时钟信号，收到的载波信号和输出的输出时钟频率高于载频且等于N倍再生时钟频率的时钟信号即提供给此时钟再生电路，其中N表示不小于2的正整数；
一个振荡电路，用以振荡基准频率等于再生时钟频率的基准信号；和
一个时钟供应电路，与所述振荡电路和所述时钟再生电路连接，用以根据基准信号给所述时钟再生电路以预定的持续时间提供输出时钟信号。
2.如权利要求1所述的间歇收信设备，其特征在于，所述时钟供应电路包括：
一个锁相环(PLL)电路，与所述振荡电路连接，供以PLL通/断信号，PLL电路的作用是根据PLL通/断信并根据基准信号间歇振荡输出时钟信号，历时预定的持续时间；
一个相差检测电路，与所述振荡电路和所述时钟再生电路连接，供检测再生时钟信号与基准信号之间的相位差，产生表示相位差的相差信号；
一个存储电路，与所述相差检测电路连接且供以写入指示信号和读出指示信号，供根据写入指示信号存储相差信号作为存储的相差信号，并供根据读出指示信号从自身读取所存储的相差信号；和
一个控制电路，接所述振荡电路、所述锁相环电路、所述存储电路和所述时钟再生电路，用以给所述存储电路提供写入指示信号和读出指示信号，并用以给所述锁相环电路提供PLL通/断信号，所述控制电路根据基准信号和读取的相差信号给所述时钟再生电路提供位同步时序信号。
3.如权利要求2所述的间歇收信设备，其特征在于，所述控制电路在即将转入不收信状态之前分别给所述存储电路和所述锁相环电路提供写入指示信号和表示“断开”的PLL通/断信号，并在即将转入收信状态之前分别给所述存储电路和所述锁相环电路提供读出指示信号和表示“接通”的PLL通/断信号，从而在即将转入不收信状态之前给时钟再生电路提供表示再生时钟信号相位情况的位同步时序信号。
4.如权利要求2所述的间歇收信设备，其特征在于，所述锁相环电路有一个电源供激发所述锁相环电路用，电源在PLL通/断信号表示“接通”时接通，在PLL通/断信号表示“断开”时断开。
5.如权利要求2所述的间歇收信设备，其特征在于，所述锁相环电路的输出频率有一个频率收敛时间间隔，所述控制电路在因频率收敛时间间隔而转入收信状态那一时刻之前的超前时刻产生表示“接通”的PLL通/断信号。
6.一种数字收信机，供间歇接收频率为载频的载波信号并传送作为间歇收到的载波信号的数据从而交替处于收信状态和不收信状态，两状态的持续时间分别为收信时间间隔和不收信时间间隔，所述数字收信机包括：
一个检测电路，供以间歇收到的载波信号和再生时钟频率低于载频的再生时钟信号，供根据再生时钟信号检测间歇收到的载波信号中的所述数据；
时钟再生电路，供以收到的载波信号和输出时钟频率高于载频且等于N倍再生时钟频率的输出时钟信号，其中N为不小于2的正整数，时钟再生电路的作用是根据输出时钟信号再生来自间歇收到的载波信号的再生时钟信号；
一个振荡电路，用以振荡基准频率等于再生时钟频率的基准信号；和
一个时钟供应电路，接所述振荡电路和所述时钟再生电路，用以根据基准信号给所述时钟再生电路间歇提供输出时钟信号，历时包括收信时间间隔在内的预定持续时间。
7.如权利要求6所述的数字收信机，其特征在于，所述时钟供应电路包括：
一个锁相环(PLL)电路，接所述振荡电路且供以PLL通/断信号，供根据基准信号并根据PLL通/断信号振荡输出时钟信号，历时预定的持续时间；
一个相差检测电路，接所述振荡电路和所述时钟再生电路，供检测再生时钟信号与基准信号之间的相位差，产生表示相位差的相差信号；
一个存储电路，接所述相差检测电路并供以写入指示信号和读出指示信号，供根据写入指示信号存储相差信号作为存储的相差信号，并供根据读出的指示信号从自身中读取所存储的相差信号作为读取的相差信号；和
一个控制电路，接所述振荡电路、所述锁相环电路、所述存储电路和所述时钟再生电路，用以给所述存储电路提供写入指示信号和坊出指示信号，并用以给所述锁相环电路提供PLL通/断信号，所述控制电路根据基准信号和读取的相差信号给所述时钟再生电路提供位同步时序信号。
8.如权利要求7所述的数字收信机，其特征在于，所述控制电路在即将转入不收信状态之前给所述存储电路和所述锁相环电路分别提供写入指示信号和表示“断开”的PLL通/断信号，在即将转入收信状态之前分别给所述存储电路和所述锁相环电路提供读出指示信号和表示接通的PLL通/断信号，从而使控制电路在即将转入不收信状态之前给时钟再生电路提供表示再生时钟信号的相位情况的位同步时序信号。
9.如权利要求7所述的数字收信机，其特征在于，所述锁相环电路有一个电源供激发所述锁相环电路用，电源在PLL通/断信号指示出“接通”时接通，在PLL通/断信号指示出“断开”时断开。
10.如权利要求7所述的数字收信机，其特征在于，所述锁相环电路的输出频率有一个频率收敛时间间隔，所述控制电路在因所述频率收敛时间间隔而转入收信状态的时刻之前的超前时刻产生表示“接通”的PLL通/断信号。
11.一种便携式数字电话，供间歇接收频率为载频的载波信号并传送作为间歇收到的载波信号的数据，从而交替处于收信状态和不收信状态，两状态分别历时收信时间间隔和不收信时间间隔的持续时间，所述便携式数字电话机包括：
一个检测电路，供以间歇收到的载波信号和再生时钟频率低于载频的再生时钟信号，用以根据再生时钟信号检测间歇收到的载波信号中的所述数据；
一个时钟再生电路，供以收到的载波信号和输出时钟频率高于载频且等于N倍再生时钟频率的输出时钟信号，其中N表示不小于2的正整数，所述时钟再生电路的作用是根据输出时钟信号再生来自间歇收到的载波信号的再生时钟信号；
一个振荡电路，供振荡基准频率等于再生时钟频率的基准信号；和
一个时钟供应电路，接所述振荡电路和所述时钟再生电路，用以根据基准信号给所述再生电路间歇提供输出时钟信号，历时包括收信时间间隔在内的预定持续时间。
12.如权利要求11所述的便携式数字电话机，其特征在于，所述时钟供应电路包括：
一个锁相环(PLL)电路，接所述振荡电路且供以PLL通/断信号，供根据基准信号并根据PLL通/断信号振荡输出时钟信号，历时预定的持续时间；
一个相差检测电路，接所述振荡电路和所述时钟再生电路，用以检测再生时钟信号与基准信号之间的相位差，产生表示相位相位差的相差信号；
一个存储电路，接所述相差检测电路且供以写入指示信号和读出指示信号，用以根据写入指示信号存储相差信号作为存储的相差信号，并用以根据读出指示信号从自身中读取所存储的相差信号作为读取的相差信号；和
一个控制电路，接所述振荡电路、所述锁相环电路、所述存储电路和所述时钟再生电路，用以给所述存储电路提供写入指示信号和读出指示信号，并用以给所述锁相环电路提供PLL通/断信号，所述控制电路根据基准信号和读取的相差信号给所述再生电路提供位同步时序信号。
13.如权利要求12所述的便携式数字电话机，其特征在于，所述控制电路在即将转入不收信状态之前分别给所述存储电路和所述锁相环电路提供写入指示信号和表示“断开”的PLL通/断信号，在即将转入收信状态之前分别给所述存储电路和所述锁相环电路提供读出指示信号和表示“接通”的PLL通/断信号，从而使所述控制电路在即将转入不收信状态之前给时钟再生电路提供表示再生时钟信号的相位情况的位同步时序信号。
14.如权利要求12所述的便携式数字电话机，其特征在于，所述锁相环电路有一个电源供激发所述锁相环电路用，电源在PLL通/断信号表示“接通”时接通，在PLL通/断信号表示“断开”时断开。
15.如权利要求12所述的的便携式数字电话机，其特征在于，所述锁相环电路的输出频率有一个频率收敛时间间隔，所述控制电路在因所述频率收敛时间间隔而转入收信状态的时刻之前的超前时刻产生表示“接通”的PLL通/断信号。
CN97105502A 1996-05-30 1997-05-30 能减少电流消耗的间歇收信设备 Expired - Fee Related CN1086069C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP136266/96 1996-05-30
JP8136266A JP2852240B2 (ja) 1996-05-30 1996-05-30 間欠受信装置

Publications (2)

Publication Number Publication Date
CN1173082A true CN1173082A (zh) 1998-02-11
CN1086069C CN1086069C (zh) 2002-06-05

Family

ID=15171176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97105502A Expired - Fee Related CN1086069C (zh) 1996-05-30 1997-05-30 能减少电流消耗的间歇收信设备

Country Status (6)

Country Link
US (1) US5889824A (zh)
EP (1) EP0810802B1 (zh)
JP (1) JP2852240B2 (zh)
CN (1) CN1086069C (zh)
AU (1) AU717086B2 (zh)
DE (1) DE69736154T2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3279957B2 (ja) 1997-05-23 2002-04-30 松下電器産業株式会社 携帯無線装置
DE19742170C2 (de) * 1997-09-24 2000-05-11 Siemens Ag Verfahren zur Erzeugung des Arbeitstaktes in einem Modul eines Datenübertragungssystems, und entsprechend ausgestattetes Datenübertragungssystem
JP4008583B2 (ja) * 1998-07-22 2007-11-14 株式会社沖データ 電子機器
US6366768B1 (en) * 1998-11-09 2002-04-02 Motorola, Inc. Circuit and method of frequency synthesizer control with a serial peripheral interface
EP1003289A1 (en) * 1998-11-19 2000-05-24 Matsushita Electric Industrial Co., Ltd. Portable radio device
JP3389140B2 (ja) 1999-04-20 2003-03-24 エヌイーシーアクセステクニカ株式会社 間欠受信装置
US6839393B1 (en) 1999-07-14 2005-01-04 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
US6646953B1 (en) * 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
US6643787B1 (en) 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
EP1168634B1 (fr) * 2000-06-28 2007-06-13 STMicroelectronics N.V. Procédé de réduction de la consommation électrique d'un téléphone mobile cellulaire
JP4335561B2 (ja) * 2003-03-28 2009-09-30 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187471A (en) * 1988-06-24 1993-02-16 Kabushiki Kaisha Toshiba Radio telecommunication apparatus
US5594735A (en) * 1992-04-10 1997-01-14 Nec Corporation TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots
EP0565127B1 (en) * 1992-04-10 2003-01-08 Nec Corporation Method for a TDMA mobile unit frequency synthesizer having power saving mode during transmit and receive slots
FI95980C (fi) * 1992-09-04 1996-04-10 Nokia Mobile Phones Ltd Menetelmä ja kytkentäjärjestely ajan mittaamiseksi tarkasti epätarkalla kellolla
JP3146673B2 (ja) * 1992-09-17 2001-03-19 日本電気株式会社 Ｆｓｋ受信機
JP2859111B2 (ja) * 1992-11-30 1999-02-17 日本電気株式会社 クロック同期方法と装置
CA2110030C (en) * 1992-11-30 1998-09-15 Fumio Nakano Method and apparatus for clock synchronizing system
JP2611623B2 (ja) * 1993-06-08 1997-05-21 日本電気株式会社 自動周波数制御装置
US5633898A (en) * 1993-12-22 1997-05-27 Matsushita Electric Industrial Co., Ltd. Automatic frequency control apparatus for FSK receiver and FSK receiver including the same

Also Published As

Publication number Publication date
EP0810802A3 (en) 2000-05-24
JP2852240B2 (ja) 1999-01-27
AU717086B2 (en) 2000-03-16
AU2369197A (en) 1997-12-04
DE69736154T2 (de) 2007-05-10
EP0810802A2 (en) 1997-12-03
EP0810802B1 (en) 2006-06-21
DE69736154D1 (de) 2006-08-03
US5889824A (en) 1999-03-30
JPH09321694A (ja) 1997-12-12
CN1086069C (zh) 2002-06-05

Similar Documents

Publication Publication Date Title
CN1086069C (zh) 能减少电流消耗的间歇收信设备
CN1101085C (zh) 用于检测锁相环中锁相的系统和方法
CN1183677C (zh) 带开关－电容电阻的pll环路滤波器
CN1116466A (zh) 锁相环同步电路和方法
CN1035584C (zh) 控制锁相环的环路带宽的设备和方法
EP0652642A1 (en) Method and apparatus for a phase-locked loop circuit with holdover mode
JP2002108490A (ja) クロック供給回路
CN1266873C (zh) 同步电路
CN1481076A (zh) 电荷泵锁相回路电路
CN1067829C (zh) 锁相环路的时钟延迟补偿及占空控制装置
CN1111955C (zh) 锁相环电路
CN1068740C (zh) Pll频率合成器
CN1201490C (zh) 相位同步循环电路以及数据再生装置
GB2276516A (en) Power Saving in a Mobile Wireless Set
CN1186877C (zh) 低抖动数据传输装置
CN1070321C (zh) 锁相环误差抑制电路和方法
US4613799A (en) Motor velocity control circuit
CN100417024C (zh) 低稳态误差的锁相回路及其校正电路
CN1201212C (zh) 数字信号处理方法与数据处理器
CN1148293A (zh) 锁相电路预热时间可变的间歇操作接收机
CN1242556C (zh) 一种锁相环
CN1198271A (zh) 锁相电路
CN217563636U (zh) 一种内外时钟相位同步电路及装置
CN1659786A (zh) 可选择时钟体系结构
CN1367631A (zh) 便携式无线电终端和自动频率控制方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020605

Termination date: 20120530