CN117279394A - 一种半导体器件及存储器 - Google Patents
一种半导体器件及存储器 Download PDFInfo
- Publication number
- CN117279394A CN117279394A CN202210657821.7A CN202210657821A CN117279394A CN 117279394 A CN117279394 A CN 117279394A CN 202210657821 A CN202210657821 A CN 202210657821A CN 117279394 A CN117279394 A CN 117279394A
- Authority
- CN
- China
- Prior art keywords
- semiconductor channel
- source drain
- electrode
- gate
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 239000000463 material Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 14
- 238000003860 storage Methods 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 description 35
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 26
- 229910003437 indium oxide Inorganic materials 0.000 description 14
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 14
- 239000011787 zinc oxide Substances 0.000 description 13
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- 229910001195 gallium oxide Inorganic materials 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
Abstract
本发明公开了一种半导体结构及存储器，其中半导体结构包括：第一晶体管，第一晶体管中：第一半导体沟道环绕设置在第一栅极外侧；第一源漏极环绕设置在第一栅极的第一端，并位于第一半导体沟道外侧；第二源漏极环绕设置在第一栅极的第二端，并位于第一半导体沟道外侧；第二晶体管中：第二半导体沟道环绕设置在第二栅极外侧；第三源漏极环绕设置在第二栅极的第一端，并位于第二半导体沟道外侧；第四源漏极环绕设置在第二栅极的第二端，并位于第二半导体沟道外侧；其中，第二源漏极和第二栅极导电连接。本发明可降低存储功耗，提升读写的带宽。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及存储器。
背景技术
目前的1T1C(一薄膜晶体管一电容)单元结构的存储器中，读取数据读取的是存储在电容器中的电荷量，每读取一次，电容器中的电荷就会流失部分，因此在每次进行完读取操作之后，即使单元结构存储的数值没有改变，也需要重新对该单元结构进行一次写入操作，以将对应的数值写入电容器中。这种器件结构既增加了功耗，也影响了读写的带宽。
发明内容
鉴于上述问题，本发明提出了一种半导体器件及存储器，可降低存储功耗，提升读写的带宽。
第一方面，本申请通过一实施例提供如下技术方案：
一种半导体结构，包括：
第一晶体管，所述第一晶体管包括：第一栅极、第一半导体沟道、第一源漏极和第二源漏极；所述第一半导体沟道环绕设置在所述第一栅极外侧；所述第一源漏极环绕设置在所述第一栅极的第一端，并位于所述第一半导体沟道外侧；所述第二源漏极环绕设置在所述第一栅极的第二端，并位于所述第一半导体沟道外侧；第二晶体管，所述第二晶体管包括：第二栅极、第二半导体沟道、第三源漏极和第四源漏极；所述第二半导体沟道环绕设置在所述第二栅极外侧；所述第三源漏极环绕设置在所述第二栅极的第一端，并位于所述第二半导体沟道外侧；所述第四源漏极环绕设置在所述第二栅极的第二端，并位于所述第二半导体沟道外侧；其中，所述第二源漏极和所述第二栅极导电连接。
可选的，还包括隔离绝缘层和连接部，所述隔离绝缘层设置在所述第二源漏极和所述第二栅极之间；所述连接部设置在隔离绝缘层中，并连接所述第二源漏极和所述第二栅极。
可选的，还包括：接地电极；所述接地电极环绕设置在所述连接部外侧，所述接地电极和所述连接部之间具有所述隔离绝缘层填充。
可选的，还包括：
第一栅绝缘层，设置在所述第一半导体沟道和所述第一栅极之间；以及第二栅绝缘层，设置在所述第二半导体沟道和所述第二栅极之间。
可选的，还包括：
第一绝缘层，环绕设置在所述第一栅绝缘层远离所述第一栅极的一侧，并位于所述第一源漏极和所述第二源漏极之间；第二绝缘层，环绕设置在所述第二栅绝缘层远离所述第二栅极的一侧，并位于所述第三源漏极和所述第四源漏极之间。
可选的，所述第四源漏极包裹所述第二半导体沟道的第二端；所述第二半导体沟道的第二端为靠近所述第二栅极的第二端的端部。
可选的，所述第四源漏极环绕设置在所述第二半导体沟道的远离所述栅极的表面，并位于所述第二半导体沟道的第二端；所述第二半导体沟道的第二端为靠近所述第二栅极的第二端的端部。
可选的，所述第二源漏极包裹所述第一半导体沟道的第二端；所述第一半导体沟道的第二端为靠近所述第一栅极的第二端的端部。
可选的，所述第一源漏极、所述第二源漏极、所述第三源漏极和所述第四源漏极各自的材料为以下的任一种或多种：TiN，Mo，W。
第二方面，基于同一发明构思，本申请通过一实施例提供如下技术方案：
一种存储器，包括：前述第一方面中任一所述的半导体结构。
本发明实施例中提供的一种半导体结构及存储器，其中半导体结构通过将第一晶体管和第二晶体管进行堆叠，使得第二源漏极和第二栅极导电连接；从而第一晶体管和第二晶体管形成的2T0C结构。该半导体结构在进行数据读取的时候，第二晶体管栅极形成的栅电容中的电荷不会因为读取操作而损失；进而，该第一晶体管和第二晶体管形成的2T0C结构在工作模式下，每次的读取操作后不需要重新执行一次写入操作，降低了功耗，提升了读写的带宽。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1、图2和图3为本发明实施例中提供的半导体结构的结构示意图；
图4为为本发明实施例中一第二晶体管的结构示意图；
图5为为本发明实施例中半导体沟道的结构示意图；
图6和图7为本发明实施例中不同第一晶体管的栅极的第二端的电场分布示意图；
图8和图10为为本发明实施例中不同第一晶体管的结构示意图；
图9为为本发明实施例中第一晶体管的栅极位置结构示意图。
图11为本发明实施例中一存储器的布线原理示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
请参阅图1，在本发明的一实施例中提供了一种半导体结构100，包括：第一晶体管10和第二晶体管20，第一晶体管10和第二晶体管20可组成存储器中一2T0C的存储单元结构。
第一晶体管10包括：第一栅极11、第一半导体沟道13、第一源漏极151和第二源漏极152；第一半导体沟道13环绕设置在第一栅极11外侧；第一源漏极151环绕设置在第一栅极11的第一端，并位于第一半导体沟道13外侧；第二源漏极152环绕设置在第一栅极11的第二端，并位于第一半导体沟道13外侧；第二晶体管20包括：第二栅极21、第二半导体沟道23、第三源漏极251和第四源漏极252；第二半导体沟道23环绕设置在第二栅极21外侧；第三源漏极251环绕设置在第二栅极21的第一端，并位于第二半导体沟道23外侧；第四源漏极252环绕设置在第二栅极21的第二端，并位于第二半导体沟道23外侧；第二源漏极152和第二栅极21导电连接。
在工作时，第一晶体管10作为写晶体管，第二晶体管20作为读晶体管。读取数据时是读取第二晶体管20的工作电流，该第二晶体管20的工作电流的大小与存储在第二栅极21形成的栅电容的电荷量多少直接相关。在写入数据时，第一晶体管10通过第一半导体沟道13和第二源漏极152，对第二晶体管20的栅极进行放电，从而改变栅电容所存储的电荷量，进而控制第二晶体管20的工作电流，从而实现数据写入。因此，本实施例中第一晶体管10和第二晶体管20形成的2T0C的半导体结构100在进行数据读取的时候，第二晶体管20栅极形成的栅电容中的电荷不会因为读取操作而损失；进而，该第一晶体管10和第二晶体管20形成的2T0C结构在工作模式下，每次的读取操作后不需要重新执行一次写入操作，降低了功耗，提升了读写的带宽。
不仅如此，第一半导体沟道13环绕设置在第一栅极11的表面外；第二半导体沟道23环绕设置在第二栅极21的表面外。该结构使得半导体沟道和栅极之间可形成CAA结构(Channel-All-Around，沟道全环绕)，即半导体沟道环绕在栅极外侧，这样可有效的增加半导体沟道的面积，提升半导体沟道载流子数量，提高了电流传导效率；同时，半导体沟道由于是全环绕在栅极外侧的，有效的增加了半导体沟道与栅极相对应的面积，从而提高了栅极对半导体沟道的控制能力。该种设计结构，在有限的体积下增加了栅极对半导体沟道的控制面积，以及半导体沟道的面积，可实现更小的微缩。
请参阅图2，本实施例中的半导体结构100还可包括隔离绝缘层102和连接部101，隔离绝缘层102设置在第二源漏极152和第二栅极21之间，用于将第二源漏极152和第二栅极21进行隔离；连接部101设置在隔离绝缘层102中，并连接第二源漏极152和第二栅极21。通过隔离绝缘层102对第一晶体管10和第二晶体管20进行隔离，同时采用连接部101将第二源漏极152和第二栅极21连接，可以减小第一晶体管10和第二晶体管20之间的寄生电容，减轻两个晶体管的电容耦合效应，提高了阵列电压和数据的稳定性。
进一步的，隔离绝缘层102可采用介电常数较低，且绝缘性能较好的材料实现。例如，可采用SiO2实现。
请参阅图3，在一些实现方式中，该半导体结构100还包括：接地电极103；接地电极103环绕设置在连接部101外侧，接地电极103和连接部101之间具有隔离绝缘层102填充。可以理解的，接地电极103与连接部101之间可形成存储电容，此时数据信息除了存储在第二栅极21形成的栅电容中，还存储在该存储电容中。也就是说，增加接地电极103之后该半导体结构100可形成2T1C(2晶体管1电容)的结构。该实现方式可有效弥补2T0C中存储数据时电量不足的问题，有利于实现数据更长的保持时间。
第一晶体管10还可包括第一栅绝缘层14，第一栅绝缘层14设置在第一半导体沟道13和第一栅极11之间；第二晶体管20还可包括第二栅绝缘层22，第二栅绝缘层22设置在第二半导体沟道23和第二栅极21之间。栅绝缘层均是用于实现半导体沟道和栅极之间绝缘隔离。第一栅绝缘层14和第二栅绝缘层22均可采用HfO、HfAlO、Al2O3等材料实现，当然栅绝缘层也可是采用多层不同材料薄膜组合而成，不做限制。
对于第二栅绝缘层22而言，第二栅极21可向下穿透第二栅绝缘层22和第四源漏极252，如图4所示。第四源漏极252环绕设置在第二半导体沟道23的远离所述栅极的表面，并位于所述第二半导体沟道23的第二端，从而有利于实现接线；例如采用硅通孔工艺进行下穿接线。
另外，若第二栅极21的第一端为靠近第一晶体管10的一端，那么第二栅绝缘层22也可将第二栅极21的第二端完全包裹，如图1所示。此时，第二半导体沟道23也包裹在第二栅绝缘层22的第二端，即靠近第二栅极21的第二端的端部；第四源漏极252也包裹设置在第二半导体沟道23的第二端，即包裹在靠近第二栅极21的第二端的端部。该结构可使得第二栅极21在第二半导体沟道23和第四源漏极252的远离第一晶体管10的位置形成电场，有效提高了第二栅极21的控制性能。
第一晶体管10还可包括第一绝缘层14，第一绝缘层14环绕设置在第一栅绝缘层14远离第一栅极11的一侧，并位于第一源漏极151和第二源漏极152之间；第一绝缘层14用于绝缘隔离第一源漏极151和第二源漏极152，避免二者短路。第二晶体管20还可包括第二绝缘层24，环绕设置在第二栅绝缘层22远离第二栅极21的一侧，并位于第三源漏极251和第四源漏极252之间；第二绝缘层24用于绝缘隔离第三源漏极251和第四源漏极252，避免二者短路。
一些实现方式中，第一栅极11的第一端可将第一源漏极151穿透，也即向上穿透，第一源漏极151环绕设置在第一半导体沟道13的第一端，第一半导体沟道13的第端为靠近所述第一栅极11的第一端的端部，有利于进行布线，如图1所示。第一半导体沟道13的第二端可被第二源漏极152完全包裹，第一半导体沟道13的第二端为靠近第一栅极11的第二端的端部；该方式有利于进行提高栅极的控制能力；同时，提高了与连接部101电连接的稳定性，提高导电性能，另外还可在制造过程中在同一次沉积工艺过程中完成。
本实施例中，半导体结构100还可包括衬底；第一晶体管10和第二晶体管20可均设置在衬底的同一侧。第一栅极11和第二栅极21的长度方向可垂直于衬底，或近似的垂直于衬底。使得整个晶体管器件为垂直结构，有利于进行更高密度的大规模堆叠。衬底材料可采用常用的衬底材料，例如Si、SiO2、SiC、等等，甚至其他柔性衬底材料，不做限制。
第一栅极11和第二栅极21的材料可采用ITO、IZO、TiN、等等，可具备较好的导电性能，另外也可采用有利于ALD(Atomic layer deposition，原子层沉积)工艺生长的金属或其他导电性强的氧化物。
第一源漏极151、第二源漏极152、第三源漏极251和第四源漏极252各自的材料为以下的任一种或多种：TiN，Mo，W。
请参阅图5，第一半导体沟道13和第二半导体沟道23均可采用IGZO材料实现，并且第一半导体沟道13和第二半导体沟道23可采用相同或相似结构实现。为了便于表述后文将第一半导体沟道13和第二半导体沟道23统称为半导体沟道。
在一些实现方式中，半导体沟道包括多层薄膜结构；多层薄膜结构中包括：氧化铟薄膜层131、氧化镓薄膜层132和氧化锌薄膜层133。具体的，可由氧化铟薄膜层131、氧化镓薄膜层132和氧化锌薄膜层133交替层叠形成多层薄膜结构。交替层叠的顺序不做限制。铟的比例高的半导体沟道在相同的栅压下可以达到更大的开态电流，但器件的阈值电压比较靠负，也就是说器件的阈值电压小于0V，且距离0V较远；铟的比例低的半导体沟道晶体管阈值电压相关对更靠正，也就是说器件的阈值电压大于0V，或者说小于0V但距离0V较近，但器件开态电流会小一些。需要说明的是，根据对器件预期性能的要求的不同，判断靠正或靠负的基准可能会发生变化；例如，可以将-1V作为基准，大于-1V为靠正，小于-1V为靠负。因此，在本实施例中通过分层结构设计可在制造过程中准确的控制铟、镓及锌中每种元素的比例，从而实现对半导体沟道的关断控制能力和半导体沟道的迁移率进行调整和平衡。
在一些实现方式中，多层薄膜结构包括多个单元结构层130，每个单元结构层130循环堆叠，每个单元结构层130包括：氧化铟薄膜层131、氧化镓薄膜层132和氧化锌薄膜层133。通过该结构实现氧化铟薄膜层131、氧化镓薄膜层132和氧化锌薄膜层133循环交叠，从而有效的提高了半导体沟道没载流子的均匀性，保证较好的迁移率。
进一步的，该单元结构层130由远离对应栅极的方向靠近对应栅极的方向依次堆叠为：氧化铟薄膜层131、氧化镓薄膜层132和氧化锌薄膜层133；还可堆叠为：氧化锌薄膜层133、氧化铟薄膜层131和氧化镓薄膜层132；还可堆叠为：氧化镓薄膜层132、氧化铟薄膜层131和氧化锌薄膜层133；氧化镓薄膜层132、氧化锌薄膜层133和氧化铟薄膜层131。这样的堆叠结构可保证氧化铟薄膜层131和氧化镓薄膜层132相邻，从而可有效抑制氧空位的形成，提高器件的可控性。
在一些实现方式中，单元结构层130中氧化铟材料的占比为该比例下的氧化铟材料可在晶体管相同的栅极电压条件下达到更大的开态电流；进一步的，可设置单元结构层130中的氧化镓材料和氧化锌材料的占比相同，这样在保证达到较大开态电流的同时保证栅极对半导体沟道具有较好的关断性能，实现半导体沟道的大电流和易关断之间的平衡。也就是说，在一些可能的实现方式中，可将InOx：GaOx：ZnOx的比例范围确定在3:1:1～6:1:1，例如为5:1:1。
进一步的，本实施例中每层氧化铟薄膜层131、每层氧化镓薄膜层132和每层氧化锌薄膜层133的厚度均小于1埃。这样即使是交替沉积不同层的化合物，最终形成的多元素的半导体薄膜也并不能看出分层结构，仍然可以被等效认为是这几种元素的完全混合物，保证IGZO材料的其他特性。
半导体沟道还可包括外层薄膜层；外层薄膜层设置在多层薄膜结构的最靠近栅极的表面，外层薄膜层的材料为氧化铟。也就是说，可在沉积完最后一个单元结构层130后，额外再沉积一层氧化铟，从而获得更好的界面特性，提高器件的亚阈值特性和工作电流。例如，最靠近栅极的单元结构层130的薄膜结构为ZnOx，则在ZnOx上再额外设置一层InOx，从而获得更好的界面特性。
半导体沟道的厚度为3nm～5nm，从而保证半导体沟道具有较好的迁移率，同时也有利于整个半导体结构100的微缩和高密度大规模阵列。
请参阅图6，在一些实现方式中，由于第二源漏极152包裹设置在半导体沟道的第二端。也就是说，第二源漏极152将半导体沟道第二端的栅绝缘层包裹；半导体沟道的第二端和栅极的第二端伸入至第二源漏极152内。栅极和半导体沟道深入第二源漏极152内，半导体沟道和第二源漏极152之间的接触面积会更大。由于栅极也深入第二源漏极152内，栅极的第二端可向远离栅极第一端的方向形成电场(为了便于后文表述，本实施例中称之为第一电场51)，同时可向侧面的半导体沟道方向形成电场(为了便于后文表述，本实施例中称之为第二电场52)，而该两个方向上是半导体沟道与源漏极连接的位置。因此，栅极和半导体沟道伸入第二源漏极152的结构，可进一步的增强栅极对半导体沟道上与第二源漏极152接触位置的控制能力，从而提升整个器件的性能，避免产生漏电流。
为了保证栅极第二端对半导体沟道的控制能力，可将栅极伸入第二源漏极152的长度设置为不小于10nm，从而有足够宽度的第二电场52，保证对第二源漏极152接触的半导体沟道的控制更强；此时，可将半导体沟道伸入第二源漏极152的直径限制为小于50nm，实现器件微缩。当然，在另一些实现方式中，还可将半导体沟道的外围直径设置的更大，从而使得栅极产生的第一电场51足够较好的覆盖第二源漏极152，同样可实现较好的栅极控制，如图7和图8所示；并且，此时栅极对半导体结沟道的第二端的控制能力主要有第一电场51决定，因此，栅极伸入第二源漏极152的长度可不限定于小于10nm。
但是，在一些实现方式中若采用了更大外围直径的半导体沟道，可能会造成器件体积难以缩小；因此，为了保证栅极的第二端对半导体沟道的第二端具有良好的控制性能，可控制半导体沟道伸入第二源漏极152的端部的外围直径与栅极伸入第二源漏极152的长度满足关系：H≥0.5×(120nm-D)，其中，H为栅极伸入第二源漏极152的长度，D为半导体沟道伸入第二源漏极152的端部的外围直径；并且，此时可控制D≤100nm。从而实现第一电场51和第二电场52之间的平衡，保证栅极对半导体沟道第二端的控制性能的同时，有利于器件进一步的微缩、做小，如图9所示。不仅如此，当将半导体沟道伸入第二源漏极152且并未穿透时，半导体沟道靠近第二源漏极152的端部的端面和侧面均能够和第二源漏极152形成良好的接触，有效的降低了接触电阻；另外，当将半导体沟道的第二端端部直径设计得更大时，可进一步的增加半导体沟道与第二源漏极152的接触面积，降低接触电阻。
在一些实现方式中，第一源漏极151和第二源漏极152均环绕设置在第一栅绝缘层14的远离第一栅极11的一侧；第一源漏极151与第一半导体沟道13的第一端连接，第二源漏极152与第一半导体沟道13的第二端连接。也就是说，第一源漏极151和第二源漏极152连接在第一半导体沟道13的端部，如图10所示。
需要说明的是，第四源漏极252和第二半导体沟道23之间的结构和尺寸关系可参照上述第二源漏极152与第一半导体沟道13之间的结构和尺寸关系进行理解，本实施例中不再赘述。
综上所述，本发明实施例中提供的一种半导体结构，通过将第一晶体管10和第二晶体管20进行堆叠，使得第二源漏极152和第二栅极21导电连接；从而第一晶体管10和第二晶体管20形成的2T0C结构。该半导体结构在进行数据读取的时候，第二晶体管20栅极形成的栅电容中的电荷不会因为读取操作而损失；进而，该第一晶体管10和第二晶体管20形成的2T0C结构在工作模式下，每次的读取操作后不需要重新执行一次写入操作，降低了存储功耗，提升了读写的带宽。
基于同一发明构思，在本发明的又一实施例中还提供了一种存储器，该存储器包括：前述实施例中任一所述的半导体结构。进一步的，在该存储器中半导体结构形成阵列，作为存储单元阵列。
请参阅图1和图11，一些实现方式中，在进行布线每个半导体器件中写晶体管Tw(第一晶体管10)的第一源漏极151可连接写位线WBL，第二源漏极152可连接读晶体管Tr(第二晶体管20)的第二栅极21；写晶体管Tw的第一栅极11可连接写字线WWL；读晶体管Tr的第三源漏极251可连接读字线RWL，读晶体管Tr的第四源漏极252可连接读位线RBL。
需要说明的是，本实施例提供的一种存储器，其采用了前述实施例中的半导体结构，因此该存储器具备的有益效果可参照前述实施例中的阐述，本实施例中不再赘述。另外，半导体结构以及存储器中每个结构被制作时的具体工艺实现可采用现有的工艺技术，本实施例中不作限制。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种半导体结构，其特征在于，包括：
第一晶体管，所述第一晶体管包括：第一栅极、第一半导体沟道、第一源漏极和第二源漏极；所述第一半导体沟道环绕设置在所述第一栅极外侧；所述第一源漏极环绕设置在所述第一栅极的第一端，并位于所述第一半导体沟道外侧；所述第二源漏极环绕设置在所述第一栅极的第二端，并位于所述第一半导体沟道外侧；
第二晶体管，所述第二晶体管包括：第二栅极、第二半导体沟道、第三源漏极和第四源漏极；所述第二半导体沟道环绕设置在所述第二栅极外侧；所述第三源漏极环绕设置在所述第二栅极的第一端，并位于所述第二半导体沟道外侧；所述第四源漏极环绕设置在所述第二栅极的第二端，并位于所述第二半导体沟道外侧；
其中，所述第二源漏极和所述第二栅极导电连接。
2.如权利要求1所述的半导体结构，其特征在于，还包括隔离绝缘层和连接部，所述隔离绝缘层设置在所述第二源漏极和所述第二栅极之间；所述连接部设置在隔离绝缘层中，并连接所述第二源漏极和所述第二栅极。
3.如权利要求2所述的半导体结构，其特征在于，还包括：接地电极；所述接地电极环绕设置在所述连接部外侧，所述接地电极和所述连接部之间具有所述隔离绝缘层填充。
4.如权利要求1所述的半导体结构，其特征在于，还包括：
第一栅绝缘层，设置在所述第一半导体沟道和所述第一栅极之间；以及
第二栅绝缘层，设置在所述第二半导体沟道和所述第二栅极之间。
5.如权利要求1所述的半导体结构，其特征在于，还包括：
第一绝缘层，环绕设置在所述第一栅绝缘层远离所述第一栅极的一侧，并位于所述第一源漏极和所述第二源漏极之间；
第二绝缘层，环绕设置在所述第二栅绝缘层远离所述第二栅极的一侧，并位于所述第三源漏极和所述第四源漏极之间。
6.如权利要求1所述的半导体结构，其特征在于，所述第四源漏极包裹所述第二半导体沟道的第二端；所述第二半导体沟道的第二端为靠近所述第二栅极的第二端的端部。
7.如权利要求1所述的半导体结构，其特征在于，所述第四源漏极环绕设置在所述第二半导体沟道的远离所述栅极的表面，并位于所述第二半导体沟道的第二端；所述第二半导体沟道的第二端为靠近所述第二栅极的第二端的端部。
8.如权利要求1所述的半导体结构，其特征在于，所述第二源漏极包裹所述第一半导体沟道的第二端；所述第一半导体沟道的第二端为靠近所述第一栅极的第二端的端部。
9.如权利要求1所述的半导体结构，其特征在于，所述第一源漏极、所述第二源漏极、所述第三源漏极和所述第四源漏极各自的材料为以下的任一种或多种：
TiN，Mo，W。
10.一种存储器，其特征在于，包括：权利要求1-9中任一所述的半导体结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210657821.7A CN117279394A (zh) | 2022-06-10 | 2022-06-10 | 一种半导体器件及存储器 |
| PCT/CN2022/114600 WO2023236361A1 (zh) | 2022-06-10 | 2022-08-24 | 一种半导体结构及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210657821.7A CN117279394A (zh) | 2022-06-10 | 2022-06-10 | 一种半导体器件及存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117279394A true CN117279394A (zh) | 2023-12-22 |
Family
ID=89117449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210657821.7A Pending CN117279394A (zh) | 2022-06-10 | 2022-06-10 | 一种半导体器件及存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117279394A (zh) |
| WO (1) | WO2023236361A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111755512A (zh) * | 2019-03-27 | 2020-10-09 | 芯恩（青岛）集成电路有限公司 | 一种半导体器件及其制备方法 |
| CN113725301A (zh) * | 2021-08-31 | 2021-11-30 | 上海积塔半导体有限公司 | 垂直型存储器件及其制备方法 |
| CN114334980A (zh) * | 2021-11-17 | 2022-04-12 | 中国科学院微电子研究所 | 一种基于薄膜晶体管的无电容dram单元结构及制造方法 |
| CN114446963A (zh) * | 2021-12-01 | 2022-05-06 | 北京超弦存储器研究院 | 半导体存储单元结构、半导体存储器及其制备方法、应用 |
-
2022
- 2022-06-10 CN CN202210657821.7A patent/CN117279394A/zh active Pending
- 2022-08-24 WO PCT/CN2022/114600 patent/WO2023236361A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023236361A1 (zh) | 2023-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2023184699A1 (zh) | 半导体存储器件及其制造、读写方法、电子设备和存储电路 | |
| US10367004B2 (en) | Vertical ferroelectric thin film storage transistor and data write and read methods thereof | |
| CN104517858A (zh) | 混合相场效应晶体管 | |
| TW201742234A (zh) | 半導體元件 | |
| CN109473445A (zh) | 存储器件及其制造方法及包括该存储器件的电子设备 | |
| KR100927863B1 (ko) | 고집적 낸드 플래시 메모리 셀 소자 및 셀 스트링 | |
| CN115411040A (zh) | 半导体结构 | |
| WO2023284123A1 (zh) | 半导体结构及其制造方法 | |
| CN117279394A (zh) | 一种半导体器件及存储器 | |
| CN115440732A (zh) | 半导体结构及其形成方法 | |
| US20230133520A1 (en) | Memory devices having vertical transistors in staggered layouts | |
| WO2022188040A1 (zh) | 一种铁电晶体管、存储阵列、存储器及制备方法 | |
| CN115064538A (zh) | 半导体结构及半导体结构的制备方法 | |
| TWI828273B (zh) | 記憶體元件及其製備方法 | |
| US11985811B2 (en) | Semiconductor memory device, manufacturing method thereof and electronic device | |
| US20230380132A1 (en) | Memory device, method of manufacturing memory device, and electronic apparatus including memory device | |
| US11825642B1 (en) | Memory cell, 3D memory and preparation method therefor, and electronic device | |
| WO2023173611A1 (zh) | 半导体结构、阵列结构、多层堆叠结构及其制备方法 | |
| US20230320071A1 (en) | Semiconductor Memory Device, Manufacturing Method Thereof And Electronic Device | |
| JP7457140B2 (ja) | 半導体構造及びその製造方法 | |
| CN104752357B (zh) | 存储器的形成方法 | |
| CN117276326A (zh) | 一种晶体管器件及存储器 | |
| US20230380136A1 (en) | Memory devices having vertical transistors and methods for forming the same | |
| WO2024055409A1 (zh) | 存储器及其制造方法、电子设备 | |
| US20230282283A1 (en) | Memory structure including high density three-dimensional nor memory strings of junctionless ferroelectric storage transistors and method of fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |