CN113725301A - 垂直型存储器件及其制备方法 - Google Patents
垂直型存储器件及其制备方法 Download PDFInfo
- Publication number
- CN113725301A CN113725301A CN202111014170.1A CN202111014170A CN113725301A CN 113725301 A CN113725301 A CN 113725301A CN 202111014170 A CN202111014170 A CN 202111014170A CN 113725301 A CN113725301 A CN 113725301A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- gate
- material layer
- logic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 291
- 239000000463 material Substances 0.000 claims description 65
- 239000003989 dielectric material Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 8
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000004804 winding Methods 0.000 abstract 2
- 238000003860 storage Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000005265 energy consumption Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000008034 disappearance Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种垂直型存储器件及其制备方法。器件包括下逻辑单元及上逻辑单元，上逻辑单元位于下逻辑单元的上方，且与下逻辑单元接触；下逻辑单元包括基底及第一栅极结构层，基底内形成有第一源区、第一漏区及第一沟道区，第一沟道区位于第一源区和第一漏区之间，且均相邻接，第一栅极结构层位于第一沟道区的上表面；上逻辑单元包括第二源区、第二漏区、第二沟道区和第二栅极结构层，在第一栅极结构层上方依次堆叠，第二栅极结构层包括第二栅介质层及第二栅金属层，第二栅介质层绕设于第二沟道区的周向上，第二栅金属层绕设于第二栅介质层的周向上，上逻辑单元的漏极同时作为下逻辑单元的电容器。本发明可以降低动态电荷刷新时间。
Description
技术领域
本发明涉及集成电路领域，具体涉及存储器件，特别是涉及一种垂直型存储器件及其制备方法。
背景技术
随着科技的发展和人们生活水平的日益提高，对器件小型化、多功能化和降低能源消耗方面提出了越来越高的要求，这促使技术人员从材料和工艺等多方面努力，由此实现了集成电路器件的尺寸的不断缩小。
在传统结构动态随机存储器中，一般采用金属或者金属氮化物电极板充当电容，其上电荷保存时间极短，需要高频率为电容充电，导致较高的能源消耗，需要引入新型结构的动态存储器来降低其能源消耗。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种垂直型存储器件及其制备方法，用于解决现有技术中的存储器件频繁充电导致功耗增加等问题。本发明采用上逻辑单元为下逻辑单元充电的方式，用多晶硅层和IGZO层的一种或两种代替金属或者金属氮化物电极板充当电容，可有效降低电容中电荷的消失频率，降低存储器件的能量消耗。
为实现上述目的及其他相关目的，本发明提供一种垂直型存储器件，所述垂直型存储器件包括下逻辑单元及上逻辑单元，所述上逻辑单元位于所述下逻辑单元的上方，且与下逻辑单元接触；所述下逻辑单元包括基底及第一栅极结构层，所述基底内形成有第一源区、第一漏区及第一沟道区，所述第一沟道区位于所述第一源区和第一漏区之间，且与第一源区和第一漏区均相邻接，所述第一栅极结构层位于所述第一沟道区的上表面；所述上逻辑单元包括第二源区、第二漏区、第二沟道区和第二栅极结构层，所述第二漏区、第二沟道区及第二源区在所述第一栅极结构层上方依次堆叠，所述第二栅极结构层包括第二栅介质层及第二栅金属层，所述第二栅介质层绕设于所述第二沟道区的周向上，所述第二栅金属层绕设于所述第二栅介质层的周向上，所述上逻辑单元的漏极同时作为下逻辑单元的电容器。
可选地，所述垂直型存储器件还包括侧墙结构，位于所述第一栅极结构层及第二漏区的周向上。
可选地，所述第一栅极结构层自下而上依次包括第一栅氧化层、第一高K介质材料层和第一栅极导电材料层。
可选地，所述第二栅介质层由内至外依次包括第二栅氧化层和第二高K介质材料层。
可选地，所述第一高K介质材料层和第二高K介质材料层包括HfO2和ZrO2中的一种或两种。
可选地，所述第一栅极导电材料层包括多晶硅层和IGZO层的一种或两种。
可选地，所述第二栅金属层包括功函数金属。
可选地，所述上逻辑单元包括NNN型、PPP型、NPN型及PNP型逻辑单元中的任意一种。
本发明还提供一种垂直型存储器件的制备方法，包括步骤：
提供基底，所述基底上定义有第一源区、第一漏区和第一沟道区，所述第一沟道区位于所述第一源区和第一漏区之间，且与第一源区及第一漏区均邻接；
于所述基底上依次沉积第一栅极材料层、第二漏极材料层、第二沟道材料层及第二源极材料层；
对所述第二源极材料层、第二沟道材料层、第二漏极材料层及第一栅极材料层进行光刻刻蚀以显露出所述基底对应所述第一源区及第一漏区的区域，经刻蚀后形成依次对应位于所述第一沟道区上的第一栅极结构层、第二漏区、第二沟道区及第二源区；
形成侧墙保护层，所述侧墙保护层覆盖所述第二源区、第二沟道区、第二漏区及第一栅极结构层，并延伸到对应所述第一源区和第一漏区的区域表面；
进行光刻刻蚀以显露出对应所述第一源区及第一漏区的区域；
对对应所述第一源区及第一漏区的区域进行掺杂以相应形成第一源区及第一漏区；
去除所述第二沟道区及第二源区外围的侧墙保护层；
于第二沟道区的周向上形成第二栅极结构层，所述第二栅极结构层由内至外依次包括第二栅介质层及第二栅金属层，
所述第一源区、第一漏区、第一沟道区及第一栅极结构层构成下逻辑单元，所述第二源区、第二漏区、第二沟道区及第二栅极结构层构成上逻辑单元。
可选地，所述第一栅极材料层自下而上依次包括第一栅氧化层、第一高K介质材料层和第一栅极导电材料层。
可选地，所述第一高K介质材料层的材质包括HfO2和ZrO2中的一种或两种。
可选地，所述第一栅极导电材料层的材质包括多晶硅层和IGZO层的一种或两种。
更可选地，形成所述第一栅氧化层的方法包括热氧化法。
可选地，形成第一高K介质材料层的方法包括原子层沉积法。
可选地，形成第一栅极导电材料层的方法包括气相沉积法。
可选地，所述第二漏极材料层和第二源极材料层的材质包括碳化硅和硅中的一种或者两种。
可选地，所述第二沟道材料层的材质包括硅、锗化硅和锗中的一种。
可选地，形成所述第二漏极材料层、第二源极材料层及第二沟道材料层的方法包括外延法。
可选地，所述侧墙保护层由内而外依次包括第一氧化硅层、氮化硅层及第二氧化硅层，形成第一氧化硅层和氮化硅层的方法包括原子层沉积法，形成第二氧化硅层的方法包括次常压化学气相沉积法。
可选地，所述第二栅介质层由内至外依次包括第二栅氧化层和第二高K介质材料层。
可选地，形成所述第二栅介质层的方法包括原子层沉积法。
可选地，第二栅金属层包括功函数金属层。
可选地，形成所述第二栅极结构层的方法包括：
于所述第二沟道区及第二源区的周向上依次形成第二栅介质层；
去除位于第二源区周向上的第二栅介质层；
于保留于第二沟道区周向的第二栅介质层的周向上形成第二栅金属层。
如上所述，本发明的垂直型存储器件及其制备方法，具有以下有益效果：本发明设计了一种全新的垂直圆柱形2T0C存储结构，在无需单独制作电容器的情况下，可以实现电荷存储，有助于在确保器件存储容量的同时进一步缩小器件尺寸，降低器件成本和降低能源消耗。
附图说明
图1显示为本发明提供的垂直型存储器件的截面结构示意图。
图2-17显示为本发明的垂直型存储器件在制备过程中所呈现出的截面结构示意图。
元件标号说明
1 下逻辑单元
10 基底
11 第一源区
12 第一漏区
13 第一沟道区
14 第一栅极结构层
141 第一栅氧化层
142 第一高K介质材料层
143 第一栅极导电材料层
2 上逻辑单元
21 第二源区
21a 第二源极材料层
22 第二漏区
22a 第二漏极材料层
23 第二沟道区
23a 第二沟道材料层
24 第二栅极结构层
241 第二栅介质层
241a 第二栅氧化层
241b 第二高K介质材料层
242 第二栅金属层
3 侧墙结构
3a 第一氧化硅层
3b 氮化硅层
3c 第二氧化硅层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为使图示尽量简洁，各附图中并未对所有的结构全部标示。
在传统结构动态随机储存器中，一般采用金属或者金属氮化物电极板充当电容，其上电荷保存时间极短，需要高频率为电容充电，导致其具有较高的能源消耗，需要引入新型结构的动态存储器来降低其能源消耗。对此，本申请的发明人经长期研究，提出了一种改善方案。
具体地，如图1所示，本发明提供一种垂直型存储器件，所述垂直型存储器件包括下逻辑单元1及上逻辑单元2，所述上逻辑单元2位于所述下逻辑单元1的上方，且与下逻辑单元1接触；所述下逻辑单元1包括基底10及第一栅极结构层14，所述基底10内形成有第一源区11、第一漏区12及第一沟道区13，所述第一沟道区13位于所述第一源区11和第一漏区12之间，且与第一源区11和第一漏区12均相邻接，所述第一栅极结构层14位于所述第一沟道区13的上表面(即上逻辑单元2为平面栅结构)；所述上逻辑单元2包括第二源区21、第二漏区22、第二沟道区23和第二栅极结构层24，所述第二漏区22、第二沟道区23及第二源区21在所述第一栅极结构层14上方依次堆叠，所述第二栅极结构层24包括第二栅介质层241及第二栅金属层242，所述第二栅介质层241绕设于所述第二沟道区23的周向上，所述第二栅金属层242绕设于所述第二栅介质层241的周向上(即上逻辑单元2为环栅结构，或叫GAA结构)；所述上逻辑单元2的第二漏区22连接下逻辑单元1的第一栅极结构层14，使其可以控制下逻辑单元1的开关，而上逻辑单元2的第二漏区22充当下逻辑单元1的电容器，通过下逻辑单元1读取信号。本发明设计了一种全新的垂直圆柱形2T0C存储结构，在无需单独制作电容器的情况下，可以实现电荷存储。本发明采用多晶硅层和IGZO层的一种或两种代替金属或者金属氮化物电极板充当电容，可有效降低电容中电荷的消失频率，降低存储器件的能量消耗。
作为示例，所述上逻辑单元2包括NNN型、PPP型、NPN型及PNP型逻辑单元中的任意一种。所述下逻辑单元1同样可以为NNN型、PPP型、NPN型及PNP型逻辑单元中的任意一种，因而基底10类型和各逻辑单元的源漏区及沟道区的掺杂类型都可以根据需要选择，具体不做限制。比如在一示例中，所述基底10可以为P型掺杂的硅基底10，位于基底10中的第一源区11和第一漏区12为N型掺杂，而位于第一源区11和第一漏区12之间的基底10则作为第一沟道区13。
在一示例中，上逻辑单元2的第二源区21和第二漏区22的材质为氮化硅，第二沟道区23的材质为硅，且第二源区21、第二漏区22和第二沟道区23的材料层均可以通过外延工艺形成。
在一示例中，所述垂直型存储器件还包括侧墙结构，位于所述第一栅极结构层14及第二漏区22的周向上，所述侧墙结构由内至外(即朝远离器件中心的方向)依次包括第一氧化硅层3a、氮化硅层3b及第二氧化硅层3c。且在一示例中，位于最外侧的第二氧化硅层3c背离所述氮化硅层3b的面为一个斜坡面，使得侧墙结构的截面呈现为上窄下宽的梯形结构，这有助于提高侧墙结构的稳定性，且侧墙结构可以延伸到第一源区11和第一漏区12的部分表面。
作为示例，所述第一栅极结构层14自下而上依次包括第一栅氧化层141、第一高K介质材料层142和第一栅极导电材料层143，即上逻辑单元2的第二漏区22是与第一栅极导电材料层143接触连接的。在进一步的示例中，所述第一高K介质材料层142包括但不限于HfO2和ZrO2中的一种或两种，所述第一栅极导电材料层143包括多晶硅层和IGZO(铟镓锌氧化物)层的一种或两种。
作为示例，所述第二栅介质层241包括第二栅氧化层241a和第二高K介质材料层241b，所述第二高K介质材料层241b同样优选包括但不限于HfO2和ZrO2中的一种或两种。
作为示例，所述第二栅金属层242包括功函数金属，包括但不限于Ti，TiN，Ta和TaN中的一种或多种的结合。
本发明还提供如上述任一方案中所述的垂直型存储器件的制备方法，或者说上述任一方案中所述的垂直型存储器件可以基于该制备方法制备而成的。该制备方法包括步骤：
提供基底10，所述基底10上定义有第一源区11、第一漏区12和第一沟道区13，所述第一沟道区13位于所述第一源区11和第一漏区12之间，且与第一源区11及第一漏区12均邻接(请结合图1和图2理解)，且本示例中，所述基底10为P型掺杂衬底；
于所述基底10上依次沉积第一栅极材料层、第二漏极材料层22a、第二沟道材料层23a及第二源极材料层21a；在一示例中，所述第一栅极材料层自下而上依次包括第一栅氧化层141、第一高K介质材料层142和第一栅极导电材料层143，形成所述第一栅氧化层141的方法优选但不限于热氧化法；所述第一高K介质材料层142包括但不限于HfO2和ZrO2中的一种或两种，形成所述第一高K介质材料层142的方法优选但不限于原子层沉积法；所述第一栅极导电材料层143的材质包括但不限于多晶硅层和IGZO层中的一种或两种，形成方法优选但不限于气相沉积法；形成所述第一栅极材料层的过程具体如图3-5所示；所述第二漏极材料层22a的材质优选但不限于碳化硅和硅中的一种或两种的结合，所述第二沟道材料层23a的材质优选但不限于硅、锗和锗硅中的任意一种，所述第二源极材料层21a的材质优选但不限于碳化硅和硅中的一种或两种的结合，且第二漏极材料层22a、第二沟道材料层23a及第二源极材料层21a均优选通过外延工艺形成，因而可以在同一设备中连续沉积而无需进行基底10转移，有助于提高生产效率和良率，该制备过程可以参考图6-8所示；
对所述第二源极材料层21a、第二沟道材料层23a、第二漏极材料层22a及第一栅极材料层进行光刻刻蚀以显露出所述基底10对应所述第一源区11及第一漏区12的区域，经刻蚀后形成依次对应位于所述第一沟道区13上的第一栅极结构层14、第二漏区22、第二沟道区23及第二源区21；即先涂布光刻胶并进行曝光显影以定义出第一源区11和第一漏区12，之后采用包括但不限于干刻法进行刻蚀，比如采用SF6或者Cl2或HBR和氧气进行一步刻蚀，得到的结构如图9所示；
形成侧墙保护层，所述侧墙保护层覆盖所述第二源区21、第二沟道区23、第二漏区22及第一栅极结构层14，并延伸到对应所述第一源区11和第一漏区12的区域表面；具体地，所述侧墙保护层的形成过程可以为，先采用包括但不限于原子层沉积工艺依次形成第一氧化硅层3a和氮化硅层3b，得到的结构如10所示，接着采用次常压化学气相沉积工艺形成第二氧化硅层3c，得到的结构如图11所示，即侧墙保护层的两个氧化硅层通过不同的工艺形成；采用原子层沉积工艺形成第一氧化硅层3a，可以确保与第二沟道区23等相邻的结构形成良好的接触而不至于脱落，确保该氧化层具有良好的品质，且使各位置的氧化硅层保持相对相同的厚度，而第二氧化硅层3c采用次常压化学气相工艺形成，可以提高生产效率；
进行光刻刻蚀以显露出对应所述第一源区11及第一漏区12的区域，比如同样采用干法刻蚀，但是分多步刻蚀去除对应位于第一源区11及第一漏区12上方的侧墙保护层，得到的结构如图12所示；
采用包括但不限于离子注入法对对应所述第一源区11及第一漏区12的区域进行掺杂以相应形成第一源区11及第一漏区12，掺杂类型根据所需形成的器件类型而定，具体不做限制，掺杂后可以进行高温退火推阱，得到的结构如图13所示；
去除所述第二沟道区23及第二源区21外围的侧墙保护层而仅保留位于第一栅极结构层14及第二漏区22周向的侧墙保护层，得到前述的侧墙结构，该步骤优选干刻法，以避免对第一源区11和第一漏区12造成腐蚀，该步骤后得到的结构如图14所示；
于第二沟道区23的周向上形成第二栅极结构层24，所述第二栅极结构层24由内至外依次包括第二栅介质层241及第二栅金属层242；具体地，该步骤可以包括：优选但不限于采用原子层沉积法于所述第二沟道区23及第二源区21的周向上依次形成第二栅介质层241，第二栅介质层241由内至外优选依次包括第二栅氧化层241a和第二高K介质材料层241b，第二栅氧化层241a与侧墙结构的第一氧化硅层3a在纵向上结合而呈现出类似一体的形貌，该步骤后得到的结构如图15和16所示，第二高K介质材料层241b同样优选包括HfO2和ZrO2中的一种或两种；
去除位于第二源区21周向上的第二栅介质层241，得到的结构如图17所示；
之后于保留于第二沟道区23周向的第二栅介质层241的周向上形成第二栅金属层242，比如先于位于第二沟道区23下方的区域表面形成包括氮化物材料的支撑层，之后于该支撑层上形成第二栅金属层242，之后去除位于第二源区21周向上的金属材料而仅保留位于第二沟道区23周向上的金属材料层，最后去除所述支撑层，第二栅金属层242优选包括功函数金属层，形成第二栅金属层242的方法包括但不限于溅射法；所述第一源区11、第一漏区12、第一沟道区13及第一栅极结构层14构成下逻辑单元1，所述第二源区21、第二漏区22、第二沟道区23及第二栅极结构层24构成上逻辑单元2，最终得到如图1所示的垂直型存储器件。
当然，在其他示例中，也可以于所述第二沟道区23及第二源区21的周向上依次形成第二栅介质层241及第二栅金属层242后，去除位于第二源区21周向上的第二栅介质层241及第二栅金属层242，而仅保留于第二沟道区23周向的第二栅介质层241和第二栅金属层242。在另一示例中，还可以先制备所述下逻辑单元1，比如于基底10上形成所述第一栅极结构层14，然后采用离子注入和高温推阱工艺于所述基底10中制备出所述第一源区11和第一漏区12，然后于第一源区11和第一漏区12表面形成保护材料层，之后依次形成第二漏极材料层22a、第二沟道材料层23a及第二源极材料层21a并进行刻蚀以自下而上对应形成第二漏区22、第二沟道区23和第二源区21，之后于第二沟道区23的周向上形成第二栅极结构层24，最终得到所述垂直型存储器件。
综上所述，本发明提供一种垂直型存储器件及其制备方法。所述垂直型存储器件包括下逻辑单元及上逻辑单元，所述上逻辑单元位于所述下逻辑单元上方，且与下逻辑单元接触；所述下逻辑单元包括基底及第一栅极结构层，所述基底内形成有第一源区、第一漏区及第一沟道区，所述第一沟道区位于所述第一源区和第一漏区之间，且与第一源区和第一漏区均相邻接，所述第一栅极结构层位于所述第一沟道区的上表面；所述上逻辑单元包括第二源区、第二漏区、第二沟道区和第二栅极结构层，所述第二漏区、第二沟道区及第二源区在所述第一栅极结构层上方依次堆叠，所述第二栅极结构层包括第二栅介质层及第二栅金属层，所述第二栅介质层绕设于所述第二沟道区的周向上，所述第二栅金属层绕设于所述第二栅介质层的周向上，所述上逻辑单元的漏极同时作为下逻辑单元的电容器。本发明设计了一种全新的垂直圆柱形2T0C存储结构，在无需单独制作电容器的情况下，可以实现电荷存储。采用多晶硅层和IGZO层的一种或两种代替金属或者金属氮化物电极板充当电容，可有效降低电容中电荷的消失频率，降低存储器件的能量消耗。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种垂直型存储器件，其特征在于，所述垂直型存储器件包括下逻辑单元及上逻辑单元，所述上逻辑单元位于所述下逻辑单元的上方，且与下逻辑单元接触；所述下逻辑单元包括基底及第一栅极结构层，所述基底内形成有第一源区、第一漏区及第一沟道区，所述第一沟道区位于所述第一源区和第一漏区之间，且与第一源区和第一漏区均相邻接，所述第一栅极结构层位于所述第一沟道区的上表面；所述上逻辑单元包括第二源区、第二漏区、第二沟道区和第二栅极结构层，所述第二漏区、第二沟道区及第二源区在所述第一栅极结构层上方依次堆叠，所述第二栅极结构层包括第二栅介质层及第二栅金属层，所述第二栅介质层绕设于所述第二沟道区的周向上，所述第二栅金属层绕设于所述第二栅介质层的周向上，所述上逻辑单元的漏极同时作为下逻辑单元的电容器。
2.根据权利要求1所述的垂直型存储器件，其特征在于，所述垂直型存储器件还包括侧墙结构，位于所述第一栅极结构层及第二漏区的周向上。
3.根据权利要求1所述的垂直型存储器件，其特征在于，所述第一栅极结构层自下而上依次包括第一栅氧化层、第一高K介质材料层和第一栅极导电材料层，所述第二栅介质层由内至外依次包括第二栅氧化层和第二高K介质材料层，所述第一高K介质材料层和第二高K介质材料层包括HfO2和ZrO2中的一种或两种，所述第一栅极导电材料层包括多晶硅层和IGZO层的一种或两种，所述第二栅金属层包括功函数金属。
4.根据权利要求1所述的垂直型存储器件，其特征在于，所述上逻辑单元包括NNN型、PPP型、NPN型及PNP型逻辑单元中的任意一种。
5.一种垂直型存储器件的制备方法，其特征在于，包括步骤：
提供基底，所述基底上定义有第一源区、第一漏区和第一沟道区，所述第一沟道区位于所述第一源区和第一漏区之间，且与第一源区及第一漏区均邻接；
于所述基底上依次沉积第一栅极材料层、第二漏极材料层、第二沟道材料层及第二源极材料层；
对所述第二源极材料层、第二沟道材料层、第二漏极材料层及第一栅极材料层进行光刻刻蚀以显露出所述基底对应所述第一源区及第一漏区的区域，经刻蚀后形成依次对应位于所述第一沟道区上的第一栅极结构层、第二漏区、第二沟道区及第二源区；
形成侧墙保护层，所述侧墙保护层覆盖所述第二源区、第二沟道区、第二漏区及第一栅极结构层，并延伸到对应所述第一源区和第一漏区的区域表面；
进行光刻刻蚀以显露出对应所述第一源区及第一漏区的区域；
对对应所述第一源区及第一漏区的区域进行掺杂以相应形成第一源区及第一漏区；
去除所述第二沟道区及第二源区外围的侧墙保护层；
于第二沟道区的周向上形成第二栅极结构层，所述第二栅极结构层由内至外依次包括第二栅介质层及第二栅金属层；
所述第一源区、第一漏区、第一沟道区及第一栅极结构层构成下逻辑单元，所述第二源区、第二漏区、第二沟道区及第二栅极结构层构成上逻辑单元。
6.根据权利要求5所述的制备方法，其特征在于，所述第一栅极材料层自下而上依次包括第一栅氧化层、第一高K介质材料层和第一栅极导电材料层；所述第二栅介质层由内至外依次包括第二栅氧化层和第二高K介质材料层，第二栅金属层包括功函数金属层。
7.根据权利要求6所述的制备方法，其特征在于，所述第一高K介质材料层的材质包括HfO2和ZrO2中的一种或两种，所述第一栅极导电材料层的材质包括多晶硅层和IGZO层的一种或两种，形成所述第一栅氧化层的方法包括热氧化法，形成第一高K介质材料层和第二栅介质层的方法包括原子层沉积法，形成第一栅极导电材料层的方法包括气相沉积法。
8.根据权利要求5所述的制备方法，其特征在于，所述第二漏极材料层和第二源极材料层的材质包括碳化硅和硅中的一种或两种，所述第二沟道材料层的材质包括硅、锗化硅和锗中的一种，形成所述第二漏极材料层、第二源极材料层及第二沟道材料层的方法包括外延法。
9.根据权利要求5所述的制备方法，其特征在于，所述侧墙保护层由内而外依次包括第一氧化硅层、氮化硅层及第二氧化硅层，形成第一氧化硅层和氮化硅层的方法包括原子层沉积法，形成第二氧化硅层的方法包括次常压化学气相沉积法。
10.根据权利要求5所述的制备方法，其特征在于，形成所述第二栅极结构层的方法包括：于所述第二沟道区及第二源区的周向上依次形成第二栅介质层；
去除位于第二源区周向上的第二栅介质层；
于保留于第二沟道区周向的第二栅介质层的周向上形成第二栅金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111014170.1A CN113725301B (zh) | 2021-08-31 | 垂直型存储器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111014170.1A CN113725301B (zh) | 2021-08-31 | 垂直型存储器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113725301A true CN113725301A (zh) | 2021-11-30 |
| CN113725301B CN113725301B (zh) | 2024-07-02 |
Family
ID=
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023236361A1 (zh) * | 2022-06-10 | 2023-12-14 | 中国科学院微电子研究所 | 一种半导体结构及存储器 |
| WO2024103655A1 (zh) * | 2022-11-14 | 2024-05-23 | 长鑫存储技术有限公司 | 一种半导体结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5702988A (en) * | 1996-05-02 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Blending integrated circuit technology |
| CN1213182A (zh) * | 1997-09-30 | 1999-04-07 | 西门子公司 | 用于动态随机存取存储器的存储单元 |
| CN1401140A (zh) * | 2000-08-14 | 2003-03-05 | 矩阵半导体公司 | 密集阵列和电荷存储器件及其制造方法 |
| DE69629760D1 (de) * | 1995-06-16 | 2003-10-09 | Imec Inter Uni Micro Electr | Vertikale MISFET-Bauelemente, CMOS-Prozessintegration, RAM-Anwendungen |
| CN1809914A (zh) * | 2003-06-24 | 2006-07-26 | 飞上公司 | 三维集成电路结构及其制造方法 |
| CN113314531A (zh) * | 2021-05-27 | 2021-08-27 | 上海积塔半导体有限公司 | 垂直型存储器及制备方法 |
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69629760D1 (de) * | 1995-06-16 | 2003-10-09 | Imec Inter Uni Micro Electr | Vertikale MISFET-Bauelemente, CMOS-Prozessintegration, RAM-Anwendungen |
| US5702988A (en) * | 1996-05-02 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Blending integrated circuit technology |
| CN1213182A (zh) * | 1997-09-30 | 1999-04-07 | 西门子公司 | 用于动态随机存取存储器的存储单元 |
| CN1401140A (zh) * | 2000-08-14 | 2003-03-05 | 矩阵半导体公司 | 密集阵列和电荷存储器件及其制造方法 |
| CN1809914A (zh) * | 2003-06-24 | 2006-07-26 | 飞上公司 | 三维集成电路结构及其制造方法 |
| CN113314531A (zh) * | 2021-05-27 | 2021-08-27 | 上海积塔半导体有限公司 | 垂直型存储器及制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023236361A1 (zh) * | 2022-06-10 | 2023-12-14 | 中国科学院微电子研究所 | 一种半导体结构及存储器 |
| WO2024103655A1 (zh) * | 2022-11-14 | 2024-05-23 | 长鑫存储技术有限公司 | 一种半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8809994B2 (en) | Deep isolation trench structure and deep trench capacitor on a semiconductor-on-insulator substrate | |
| US10978470B2 (en) | Semiconductor device including multiple layers of memory cells, method of manufacturing the same, and electronic device including the same | |
| US8673719B2 (en) | DRAM with a nanowire access transistor | |
| EP0682372B1 (en) | DRAM device with upper and lower capacitor and production method | |
| WO2018058812A1 (zh) | 存储器件及其制造方法及包括该存储器件的电子设备 | |
| US8471320B2 (en) | Memory layout structure | |
| US9490257B2 (en) | Deep trench polysilicon fin first | |
| CN111769116B (zh) | 半导体结构及其制备方法 | |
| US20080111194A1 (en) | Semiconductor device including a finfet | |
| US20140057408A1 (en) | Rectangular capacitors for dynamic random access memory (dram) and dual-pass lithography methods to form the same | |
| KR100972900B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20030008453A1 (en) | Semiconductor device having a contact window and fabrication method thereof | |
| US20240120382A1 (en) | Storage device, method for manufacturing the same, and electronic apparatus including storage device | |
| US20030205748A1 (en) | DRAM cell structure capable of high integration and fabrication method thereof | |
| US8044449B2 (en) | Memory device with a length-controllable channel | |
| CN112466747B (zh) | 沟槽栅及沟槽栅功率器件的制作方法 | |
| CN113725301B (zh) | 垂直型存储器件及其制备方法 | |
| CN113725301A (zh) | 垂直型存储器件及其制备方法 | |
| CN111326509A (zh) | 包括电容器的半导体装置及其制造方法及电子设备 | |
| WO2023015642A1 (zh) | 半导体结构的制作方法及半导体结构 | |
| US20220399348A1 (en) | Memory cell, memory array and method for defining active area of memory cell | |
| CN113745232B (zh) | H形电容结构的垂直型存储器及其制备方法 | |
| CN114284270B (zh) | 存储单元、存储器及其制作方法 | |
| US20220037459A1 (en) | Capacitor structure and method of manufacturing same, and memory | |
| CN113948398A (zh) | 垂直型逻辑器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |