CN1170311C - 半导体器件的制造方法和封装装置 - Google Patents

半导体器件的制造方法和封装装置 Download PDF

Info

Publication number
CN1170311C
CN1170311C CNB001290320A CN00129032A CN1170311C CN 1170311 C CN1170311 C CN 1170311C CN B001290320 A CNB001290320 A CN B001290320A CN 00129032 A CN00129032 A CN 00129032A CN 1170311 C CN1170311 C CN 1170311C
Authority
CN
China
Prior art keywords
semiconductor device
packaging system
electric
conductor
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001290320A
Other languages
English (en)
Other versions
CN1290034A (zh
Inventor
河野o治
河野竜治
清水浩也
金丸昌敏
细金敦
宫武俊雄
三浦英生
永田达也
远藤喜重
难波正昭
和田雄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1290034A publication Critical patent/CN1290034A/zh
Application granted granted Critical
Publication of CN1170311C publication Critical patent/CN1170311C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

半导体器件的制造方法和封装装置,其上固定多个要在检测装置上检测的半导体器件,检测装置包括要与每个半导体器件的电极电连接的探针,封装装置包括多个孔,用于在其中分别可拆卸地容纳半导体器件,而半导体器件之间的相互位置关系和封装装置与每个半导体器件之间的相互位置关系是使半导体器件之间按垂直于半导体厚度方向的方向保持恒定的间距,和多个导电件,用于分别与半导体器件的电极电连接,并伸到封装装置外面,使探针与每个导电件连接。

Description

半导体器件的制造方法和封装装置
技术领域
本发明涉及半导体器件的制造方法,及该方法中使用的封装装置。
背景技术
JP-A-3-131048公开了一种老化方法,其中,半导体芯片直接安装在待测试的基片上。
JP-63-204621公开了一种老化试验装置,其中,许多半导体晶片安装在用探测体测试的待测贮存板上,而每个半导体晶片上包括许多半导体芯片。
发明内容
本发明的目的是提供一种半导体器件的制造方法、及该方法中使用的封装装置。由此,能容易而可靠地检查每个半导体器件。
按本发明的半导体器件的制造方法,包括步骤:
在半导体晶片上形成电路;
切割半导体晶片、将其分割成分别包括电路的多个半导体器件,使这些半导体器件彼此分开。
把多个半导体器件安装在封装装置上,使半导体器件之间位置上的相互关系和封装装置与每个半导体器件之间的位置上的相互关系恒定,封装装置上的半导体器件之间保持间隔。
把其上固定有多个半导体器件的封装装置输送到检测装置上,在检测装置上检测封装装置上的每个半导体器件,并使半导体器件之间的位置上的相互关系、和封装装置与每个半导体器之间的位置关系在封装装置上保持恒定。
在检测装置上检测完封装装置上的每个半导体器件之后,从封装装置上取下半导体器件,使半导体器件彼此分开,以便能单独使用。
当多个分立的半导体器件输送到检测装置上并在检测装置上检测时,多个分立的半导体器件固定在封装装置中,因此,每个半导体器件的至少一部分电极被封装装置覆盖,使每个半导体器件的至少一部分电极不会按半导体器件的厚度方向面对封装器件周围的环境。使这些分立的半导体器件之间的位置上的相关系,和封装装置与每个分立的半导体器件之间的位置上的相互关系是使封装装置上的这些分立的半导体器件之间保持恒定的间隔,能容易而可靠地检测各个分立的半导体器件,使半导体器件之间不会相互干扰,而且,封装装置周围的环境不会对各个分立的半导体器件造成直接损坏。
为了判断每个半导体器件在预定的时间周期中加至少一个预定的温度和预定的电压之后每个半导体器件是否能用,和判断每个半导体器件在预定时环境条件下是否具有预定的工作特性,可在检测装置上进行至少一次检测。方法还包括按每个半导体器件的电输入和输出之间的关系从半导体晶片上形成的多个半导体器件中选出要安装到封装装置上的半导体器件的选择步骤。选择步骤可在把半导体晶片切割成半导体器件之前或之后进行。当封装装置输送到检测装置时,固定到封装装置上的半导体器件的数量可以少于半导体晶片上形成的半导体器件的数量。
如果用弹性件将全部半导体器件压向封装装置,同时在检测装置上检测封装装置上的每个半导体器件,则能稳定地进行对每个半导体器件的检测,并能防止半导体器件之间的相互干扰。为了稳定地检测每个半导体器件,用弹性件把全部半导体器件对着封装装置加压的方向最好与封装装置的导电件对着封装装置上的每个半导体器件的电极加压的方向相反,按半导体器件的厚度方向。
封装装置可对着检测装置加压,同时在检测装置上检测封装装置上的每个半导体器件。为了稳定检测每个半导体器件,封装装置对着检测装置加压的方向最好与封装装置的导电件对着封装装置上的每个半导体器件的电极加压的方向相反。
按照本发明,要在检测装置上检测的要在其上固定多个半导体器件的封装装置包括要与每个半导体器件的电极电连接的探针,包括:
许多孔,其中可分别地可拆卸地容纳半导体器件,使半导体器件之间的位置上的相互关系和封装装置与每个半导体器件之间的位置上的相互关系,按垂直于半导体器件的厚度方向,或按相互垂直的方向,或垂直于半导体器件的厚度方向,使半导体器件之间保持恒定间隔,和
多个导电件,用于分别连接到半导体器件的电极、并伸到封装装置的外面,以使探针连接到每个导电件。
由于多个半导体器件分别被多个孔容纳,使半导体器件之间的位置上的相互关系、和封装装置与每个半导体器件之间的位置上的相互关系,在垂直于半导体器件的厚度方向的方面,或相互垂直及垂直于半导体器件的厚度方向的方向,保持恒定使半导体器件之间间隔。检测每个半导体器件时,导电件分别连接到半导体器件的电极,并伸到封装装置的外面。所以探针连接到每个导电件,能容易而可靠地检测每个分立的半导体器件,而不会在分立的半导体器件之间造成干扰,封装装置周围的环境不会直接损害每个分立的半导体器件。
与半导体器件上的电极配置相比,伸到封装装置外面的导电件的端可以更宽地分布在封装装置的表面上。
如果封装装置环绕在孔周围部分的主要成分(例如,Si)与半导体器件的主要成分(例如,Si)相同,孔与半导体器件之间的热应力减小,而与封装装置的温度变化无关。
如果在检测装置上检测封装装置上的每个半导体器件时用弹性件对全部半导体器件按半导体器件的厚度方向对着封装装置加压,则能稳定地对每个半导体器件进行检测,同时防止半导体器件之间相互干扰。用弹性件对全部半导体器件对着封装装置加压的方向最好与用导电件分别对着半导体器件按半导体器件的厚度方向加压的方向相反。探针与每个半导件相互弹性连接。
如果封装装置包括按半导体器件的厚度方向支承半导体器件的第一层,和有孔的第二层,第一层和第二层按半导体器件的厚度方向叠置,导电件按半导体器件的厚度方向伸过第一层,则能容易而准确地构成封装装置的复合结构。如果第二层的主要成分,(例如,Si)与半导体器件的主要成分相同,第二层与半导体器件之间的热应力减小,而与封装装置的温度变化无关。封装装置还可以包括有通孔并覆盖第二层的第三层,其中,第一,第二和第三层是按半导体器件的厚度方向叠置的,而通孔与孔分别按半导体器件的厚度方向对准,通孔的开口区比孔的开口区大,以防止通孔分别使半导体器件定位,因此高精度的用于准确地定位半导体器件的第二层用第三层来安全保护,而第三层用于防止半导体器件在孔中的定位损坏。
如果封装装置还包括在其上设置每个导电件端的支承件,其中,支承件有一对凸头,在这一对凸头之间,按垂直于半导体器件的厚度方向设置每个导电件的端,用导电件的端和两个凸头与每个半导体器件接触,因此,每个导电件端与每个凸头之间的支承件区域可防止与每个半导体器件接触,每个半导体器件邻近电极的区域防止被支承件加压,而电极和每个半导体器件离开电极的其它区域受支承件的压力,支承件的两个凸头与每个半导体器件接触,以准确保持每个导电件的端相对于每个电极的状态。通常,每个半导体器件或每个芯片邻近电极的区域都包括容易破碎的电路。
如果,在每个孔与每个半导体器件之间按相互垂直方向和垂直于半导体器件的厚度方向的两个方向形成空隙,在检测装置上检测每个半导体器件时,可防止在每个孔中的每个半导体器件在该两个方向受挤压,并与封装装置和每个半导体器件中的至少一个的温度变化无关。因此,即使在因温度变化而使封装装置与每个半导体器件之间的膨胀和收缩不同的情况下,也能在无应力条件下按两个方向检测每个半导体器件。
如果每个半导体器件的至少一部分电极被封装装置覆盖以防止半导体器件的至少一部分电极按半导体器件的厚度方向面对封装装置周围的环境,则能阻制环境对每个半导体器件的部分电极损坏。
如果封装装置包括多个支承件,每个支承件上设置每个导电件的端,并在有端的支承件之间按垂直于半导体器件的厚度方向设置一对槽,在支承件的尺寸及支承件之间的距离很小时,支承件的硬度会明显地减小。
如果面对每个半导体器件的每个导电件的端露出面积小于从半导体器件的厚度方向看到的封装装置外部上的每个导电件的另一端的露出面积,则会使面对每个半导体器件的每个导电件的端与接触每个导电件的端的每个电极之间的电容量保持很小,而位于封装装置外部上的每个导电件的另一端的露出面积要大到足够容易而可靠地与检测装置的探针接触。
附图说明
图1是安装在检测装置上的按本发明的封袋装置的斜视示意图;
图2是按本发明的制造方法的工艺流程图;
图3是其上形成有半导体器件的半导体晶片的斜视示意图;
图4是用本发明方法制造的或用封装装置包封的半导体器件实例的斜视示意图;
图5是封装装置的零件的斜视示意图;
图6是按半导体器件的厚度方向支承半导体器件的一个零件的斜视示意图,用其中的导电件把半导体器件的每个电极连接到检测装置的探针;
图7a是显示面对半导体器件的一个零件的表面的斜视示意图;
图7b是显示面对检测装置的一个零件的背面的斜视示意图;
图8是其上要安装半导体器件的按本发明的封装装置的斜视示意图;
图9a是显示其中完全设置半导体器件的封装装置表面的斜视示意图;
图9b是显示图9a所示封装装置背面的斜视示意图;
图10a是封装装置安装到检测装置上之前的检测装置的斜视示意图;
图10b是封装装置安装到检测装置上之后的检测装置的斜视示意图;
图11是显示从半导体器件的电极通过导电件到探针的连接的局部剖视图;
图12是显示要连接到导电件的探针的局部剖开的侧视图;
图13是用于支承邻近分别与导电件接触的每个电极的面积的封装装置的结构的局部剖开的侧视图。
具体实施方式
按图2所示工艺流程图,制造半导体器件的方法中进行以下工艺:
(1)制造工艺,例如,在晶片上形成电路,
(2)用探针预检测,
(3)切割晶片,形成半导体器件,
(4)把半导体器件装入封装装置,
(5)老化处理
(5.1)封装装置装到老化装置上,
(5.2)进行老化处理,
(5.3)从老化装置中取出封装装置,
(6)把老化装置输送到运行检测装置,
(7)运行检测
(7.1)把封装装置安装到运行检测装置上,
(7.2)进行运行检测
(7.3)从运行检测装置取出封装装置,
(8)从封装装置取出半导体器件,
(1)制备工艺
在包括扩散装置、光刻装置、外延装置等的晶片处理设备中,在半导体晶片1a上形成半导体器件,例如,大规模集成电路(LSI)1b。如图4所示,每个半导体器件1b有一组Al或Cu的电极1c,每个电极长10-200μm,厚约1μm。用1-10μm厚的合成树脂保护层1b1包围电极1c。要防止保护层1b1伸到半导体器件1b的外围边缘,在外围边缘与保护层1b1之间形成宽10-300μm的无保护层的条状芯片区1b2,之后切割晶片形成半导体器件。在其它区域或半导体器件1b的外围区之外的各个区域也可设置无保护层的条状芯片区1b2。
(2)用探针预检测
用预检测装置的探针与每个电极1c接触,检测晶片上的每个半导体器件。
(3)分割晶片,形成半导体器件
用刀片切割晶片,把晶片分割成半导体器件1b,如图4所示。
(4)把半导体器件安装到封装装置中
把不少于2个不多于晶片上形成的半导体器件1b的数量的预定数量的半导体器件1b安装到封装装置上。
如图5所示,封装装置包括基体3,作为所需的第一层的接触件5,作为所需的第二层的定位盘4,作为所需的第三层的定位盘盖4b,弹簧件8和密封盖9。
基体3和密封盖9是用热固性树脂、铝、不锈钢或陶瓷制成的,是在模铸之后机加工制成的。基体3和密封盖9增强接触件5和定位盘4、以抗封装装置所加的力而使其形状保持不变。密封件3经过活页3a可转动地支承在基体3上。
定位盘4有相互隔开的孔4a。定位盘4可分成多个定位盘零件,如图5所示。定位盘4的主要成分最好与半导体器件的主要成分,例如Si,相同,以减小定位盘4与半导体器件1b之间的热膨胀系数之差。其热膨胀系数比半导体器件1b的热膨胀系数小的金属或陶瓷材料,如,氮化铝,也可用作定位盘4的材料。半导体器件1b按相互垂直和垂直于半导体器件1b的厚度方向的两个方向准确地定位在孔4a中。
如图6和7a所示,面向半导体器件1b的接触件5的表面包括要分别与电极1c接触的导电件5b的端5a。如图7b所示,设置在封装装置外部接触件5的另一表面或背面包括要分别与检测装置的探针接触的导电件5b的端5c。
接触件5的主要成分最好与半导体器件1b的主要成分(例如Si)相同,以减小接触件5与半导体器件1b之间的热膨胀系数之差。其热膨胀系数比半导体器件1b的热膨胀系数小的材料(例如,氮化铝)可用作接触件5的材料。接触件5也可用玻璃-环氧,陶瓷或例如聚酰亚胺的有机材料制造。
弹性件8分别给半导体器件1b对着接触件5施压,弹性件8用例如硅橡胶的弹性材料制造。弹性件8也可用例如弹簧线圈的弹簧构成。
定位盘盖4b用与基体3和密封盖9相同的材料,如热固性树脂,铝,不锈钢或陶瓷构成,是经模铸之后机械加工制成的。定位盘盖4b保护定位盘4和接触件5不受要插入孔4a中的半导体器件1b和污物的影响。
正如从半导体器件1b的厚度方向看到的,密封盖9完全盖住半导体器件1b。
与半导体器件1b上的电极1c的配置相比,伸到封装装置外部的导电件5b的端5c在封装装置的另一表面或背面上的分布更宽,每个端5c的露出面积比每个电极1e的露出面积和从半导体器件1b的厚度方向看到的面向半导体器件1b的接触件5的表面上的每个端5a的露出面积稍大一点,因此保持每个电极1c与每个端5a之间的小电容量,而每个端5c的露出面积要足够大,以便容易而可靠地与检测装置的探针接触。相邻端5c中心位置之间的距离最好是约0.5至1.5mm,以半导体器件厚度方向看的端5e的面积最好是0.1至1mm2
(5)老化处理
对装有半导体器件1b的封装装置加热量并在100-150℃的温度下保温预定的时间周期,同时,经电极1c和导电件5b给每个半导体器件1b加电压,以评估每个半导体器件的故障发生率。
(5.1)把封装装置安装到老化装置上
把封装装置放入印刷板6上的插口10中,在老化处理中经过它给封装装置中的每个半导体器件1b加电压。用盖把封装装置压入插口中,以保持导电件与印刷板6之间的电连通。如图10b所示。如图11所示,从印刷板6伸出的接触探针6a分别与导电件5b的端5c接触,在老化处理中给半导体器件加电压。图12所示的弯曲金属板的接触探针6a可用图13所示的与端5c接触的引线区或弹簧线圈支承的杆代替。
如图13所示,其上设置有导电件5b的端5a的导体件5的支承表面有定位凸头5d,在这些定位凸头5d之间设置各个端5a,(一对定位凸头和该对定位凸头5d之间的每个端5a沿支承表面,基本上是直线对准的)。定位凸头5d和端5a与半导体器件1b接触,以在每个端5a与沿基本上直的虚线成对的每个定位凸头5d之间的支承表面区域在接触件5与半导体器件1b之间可靠地形成间隔。定位凸头5d最好与无保护层的条形芯片区域1b2接触。
防止接触件5对电极下面和周围的其上包含有电路的半导体器件1b的易碎的重要区域(基本上相当于保护层1b1的区域)施压,接触件5对半导体器件1b的不重要区域施压,以固定半导体器件1b。
减小接触件5与半导体器件1b之间的电容量,以提高半导体器件相对于高频输入信号的响应特性。
要防止接触件5与半导体器件1b之间的污物对半导体器件1b的易碎的重要区域施压和损坏。
用紧接电极的支承面的区域来防止随电极形状而可任意改变的端5a的状态出现不希望有的牢固固定。
(5.2)进行老化处理
给半导体器件长时间加热(应力)和电应力(电压),以判断每个半导体器件的故障发生率。
(5.3)从老化装置取出封装装置
老化处理之后从插口10中取出封装器件。
(6)把封装装置从老化装置输送到运行的检测装置。
(7)运行操作检测
(7.1)封装装置安装到运行检测装置上。
把封装装置放入运行检测的印刷板上的插口中。
(7.2)进行运行检测
给半导体器件1b加电压并通过电极1c和导电件5b检测半导体器件1b的输出信号,同时使半导体器件1b加热到25-75℃,以检测每个半导体器件的工作特性。
(7.3)从运行检测装置取出封装装置。
(8)从封装装置取出半导体器件
从封装装置取出要彼此单独使用的半导体器件1b。

Claims (23)

1.一种半导体器件的制造方法,包括步骤:
在半导体晶片上形成电路;
切割半导体晶片,将其分割成多个半导体器件、每个器件分别包括电路,使半导体器件彼此分开;
把多个半导体器件安装到封装装置上,使半导体器件之间的位置上的相互关系和封装装置与每个半导体器件之间的位置上的相互关系保持恒定,在封装装置上的多个半导体器件之间保持间隔;
把其上固定有多个半导体器件的封装装置输送到检测装置上,在检测装置上检测封装装置上的每个半导体器件,而且,半导体器件之间的位置上的相互关系和封装装置与每个半导体器件之间的位置上的相互关系在封装装置上保持不变;和
在检测装置上检测了封装装置上的每个半导体器件之后,从封装装置取出半导体器件,将要彼此单独使用的半导体器件相互分开。
2.按权利要求1的方法,其中,给每个半导体器件加至少一个预定温度和预定电压经预定的时间周期之后,进行至少一个检测,以判断每个半导体器件是否能用,并在预定的环境条件下在检测装置上检测以判断每个半导体器件是否具有预定的工作特性。
3.按权利要求1的方法,还包括按每个半导体器件的电输入和电输出之间的关系从半导体晶片上形成的半导体器件中选出要安装到封装装置上的半导体器件的选择步骤。
4.按照权利要求3的方法,其中,选择步骤在把半导体晶片切割成多个半导体器件之后进行。
5.按权利要求3的方法,其中,选择步骤在把半导体晶片切割分成多个半导体器件之前进行。
6.按权利要求1的方法,其中,当封装装置输送到检测装置上时,固定在封装装置上的半导体器件的数量少于半导体晶片上构成的半导体器件的数量。
7.按权利要求1的方法,其中,用弹性件将全部半导体器件压到封装装置上,并在检测装置上检测封装装置上的每个半导体器件。
8.按权利要求7的方法,其中,封装装置具有导电件,用于与半导体器件的电极相接触,
用弹性件对全部半导体器件对着封装装置加压的方向与封装装置的导电件按半导体器件的厚度方向对着封装装置上的每个半导体器件的电极施压的方向相反。
9.按权利要求1的方法,其中,封装装置被压到检测装置上,且封装装置上的每个半导体器件在检测装置上被检测。
10.按权利要求9的方法,其中,封装装置具有导电件,用于与半导体器件的电极相接触,
封装装置对着检测装置的施压的方向与封装装置的导电件对着封装装置上的每个半导体器件的电极施压的方向相反。
11.一种封装装置,用于在其上固定多个要在检测装置上检测的多个半导体器件,检测装置包括要与每个半导体器件的电极电接触的探针,封装装置包括:
多个孔,在垂直于半导体器件的厚度方向的方向上,用于分别可拆卸地容纳半导体器件,保持半导体器件之间的位置上的相互关系和封装装置与每个半导体器件之间的位置上的相互关系恒定,半导体器件之间保持的间隔,和
多个导电件,用于分别连接到半导体器件的电极,并伸到封装装置外面,使探针连接到每个导电件。
12.按权利要求11的封装装置,其中,封装装置环绕孔周围的部分的主要成分与半导体器件的主要成分相同。
13.按权利要求11的封装装置,还包括弹性件,当在检测装置上检测封装装置上的每个半导体器件时,用于对封装装置上的全部半导体器件对着封装装置按半导体器件厚度方向加压。
14.按权利要求13的封装装置,其中,在半导体器件的厚度方向上,用弹性件对全部半导体器件对着封装装置加压的方向与导电件分别对着半导体器件加压的方向相反。
15.按权利要求11的封装装置,其中,探针和每个导电件相互弹性连接。
16.按权利要求11的封装装置,其中,封装装置包括用于按半导体器件的厚度方向支承半导体器件的第一层,有所述孔的第二层,第一层和第二层按半导体器件的厚度方向叠置,和按半导体器件的厚度方向伸过第一层的导电件。
17.按权利要求16的封装装置,其中,第二层的主要成分与半导体器件的主要成分相同。
18.按权利要求16的封装装置,还包括具有通孔和覆盖第二层的第三层,其中,第一层、第二层和第三层按半导体器件的厚度方向叠置而且,所述通孔与半导体器件的厚度方向上的所述孔分别对准,通孔的开口面积大于所述孔的开口面积,以防止通孔分别定位半导体器件。
19.按权利要求11的封装装置,还包括支承件,在该支承件上配置每个导电件的端,其中,支承件有一对凸头,在凸头之间有沿垂直于半导体器件的厚度方向的方向设置的每个导电件的端,每个导电件的端和两个凸头适于与每个半导体器件接触,每个导电件与每个凸头之间的支承件的面积用于防止与每个半导体器件接触。
20.按权利要求11的封装装置,其中,在每个孔与每个半导体器件之间在相互垂直的且垂直于半导体器件厚度方向的两个方向上形成间隔,以防止在检测装置上检测每个半导体器件时在每个孔中每个半导体器件按两个方向受压。
21.按权利要求11的封装器件,其中,每个半导体器件的电极的至少一部分被封装装置覆盖,以防止每个半导体器件的电极的至少一部分在半导体器件的厚度方向面对封装装置周围的环境。
22.按权利要求11的封装装置,还包括支承件,该支承件上设置有每个导电件的端;和多个槽,在槽之间在垂直于半导体器件厚度方向的方向设置带每个导电件端的支承件。
23.按权利要求11的封装装置,其中,用于面对每个半导体器件的每个导电件的端的露出面积从半导体器件厚度方向看小于封装装置外部上的每个导电件的另一端的露出面积。
CNB001290320A 1999-09-27 2000-09-27 半导体器件的制造方法和封装装置 Expired - Fee Related CN1170311C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP271803/1999 1999-09-27
JP27180399A JP3813772B2 (ja) 1999-09-27 1999-09-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1290034A CN1290034A (zh) 2001-04-04
CN1170311C true CN1170311C (zh) 2004-10-06

Family

ID=17505077

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001290320A Expired - Fee Related CN1170311C (zh) 1999-09-27 2000-09-27 半导体器件的制造方法和封装装置

Country Status (7)

Country Link
US (2) US6465264B1 (zh)
JP (1) JP3813772B2 (zh)
KR (1) KR100385962B1 (zh)
CN (1) CN1170311C (zh)
MY (1) MY126618A (zh)
SG (1) SG87166A1 (zh)
TW (1) TW522438B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7694246B2 (en) * 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
US7208936B2 (en) * 2004-04-12 2007-04-24 Intel Corporation Socket lid and test device
JP2006292727A (ja) * 2005-03-18 2006-10-26 Alps Electric Co Ltd 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法
US8170189B2 (en) * 2005-11-02 2012-05-01 Qwest Communications International Inc. Cross-platform message notification
WO2007135710A1 (ja) * 2006-05-18 2007-11-29 Advantest Corporation 電子部品試験装置
JP5165404B2 (ja) * 2007-06-06 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置と半導体装置の製造方法及びテスト方法
US8485511B2 (en) 2009-03-11 2013-07-16 Centipede Systems, Inc. Method and apparatus for holding microelectronic devices
EP2480371B1 (en) * 2009-09-26 2017-06-28 Centipede Systems, Inc. Carrier for holding microelectronic devices
US8970244B2 (en) 2009-09-26 2015-03-03 Centipede Systems, Inc. Transport apparatus for moving carriers of test parts
JP5515024B2 (ja) 2010-11-24 2014-06-11 株式会社日本マイクロニクス チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
US8683674B2 (en) 2010-12-07 2014-04-01 Centipede Systems, Inc. Method for stacking microelectronic devices
US9346151B2 (en) 2010-12-07 2016-05-24 Centipede Systems, Inc. Precision carrier for microelectronic devices
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341649A (en) * 1964-01-17 1967-09-12 Signetics Corp Modular package for semiconductor devices
JPS63204621A (ja) 1987-02-20 1988-08-24 Hitachi Ltd エ−ジング装置
JPH03131048A (ja) 1989-10-17 1991-06-04 Toshiba Corp ベアチップicのバーンイン方法
US5140405A (en) * 1990-08-30 1992-08-18 Micron Technology, Inc. Semiconductor assembly utilizing elastomeric single axis conductive interconnect
JP3200180B2 (ja) 1992-07-07 2001-08-20 アルストムパワー株式会社 濾布剥離装置
JPH06232216A (ja) * 1993-01-29 1994-08-19 Toshiba Corp フィルムキャリヤおよびそのフィルムキャリヤに適用されるバ−ンイン装置
JPH06325181A (ja) 1993-05-17 1994-11-25 Mitsubishi Electric Corp パターン認識方法
US5720031A (en) * 1995-12-04 1998-02-17 Micron Technology, Inc. Method and apparatus for testing memory devices and displaying results of such tests
US5956134A (en) * 1997-07-11 1999-09-21 Semiconductor Technologies & Instruments, Inc. Inspection system and method for leads of semiconductor devices

Also Published As

Publication number Publication date
JP3813772B2 (ja) 2006-08-23
KR100385962B1 (ko) 2003-06-02
US6465264B1 (en) 2002-10-15
MY126618A (en) 2006-10-31
KR20010030486A (ko) 2001-04-16
US6864568B2 (en) 2005-03-08
JP2001091576A (ja) 2001-04-06
CN1290034A (zh) 2001-04-04
TW522438B (en) 2003-03-01
US20030015779A1 (en) 2003-01-23
SG87166A1 (en) 2002-03-19

Similar Documents

Publication Publication Date Title
CN1170311C (zh) 半导体器件的制造方法和封装装置
CN1271699C (zh) 测试具有许多半导体器件的晶片的探针卡及其制作方法
CN101595560B (zh) 预模制夹头结构
CN1309283C (zh) 电路装置的制造方法
CN1677711A (zh) 电池组框架和电池组
JP6440587B2 (ja) 吸着プレート、半導体装置の試験装置および半導体装置の試験方法
CN1991398A (zh) 半导体检查装置及半导体检查方法
CN1050681C (zh) 非接触型集成电路卡及其制造方法和设备
CN1746728A (zh) 检查用探测器及检查装置、检查用探测器的制造方法
CN1651883A (zh) 具有隔膜的压力传感器
CN1207767C (zh) 半导体器件及其制造方法
JP4509811B2 (ja) 検査治具
CN1573348A (zh) 太阳能电池元件的光电变换特性的测定方法和测定装置
CN1148581C (zh) 微电子装置的电连接器及其测试头装置
CN1759485A (zh) 光电二极管阵列及其制造方法和放射线检测器
CN1655348A (zh) 电子部件安装用衬底、电子部件和半导体器件
KR20100042235A (ko) 탑재대
US20110183447A1 (en) Method of manufacturing stacked semiconductor package
KR20150021878A (ko) 이미지 센서용 웨이퍼 적층체의 분단 방법
CN1614426A (zh) 探头片和使用其的探头片单元
TWI449885B (zh) 光源檢測裝置
KR101217823B1 (ko) Led 칩 검사용 지그 유닛
CN1574342A (zh) 卷带型半导体器件及其制造方法
JP2006208128A (ja) 圧力検出装置用パッケージおよび圧力検出装置
CN213364467U (zh) 一种高效测试治具装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041006

Termination date: 20091027