CN1163489A - 半导体器件及其制造方法 - Google Patents

Abstract

提供了一种设有高性能且可靠性高的MOS型场效应晶体管的半导体器件及其制造方法。在已形成器件隔离4的硅衬底1上边形成栅极氧化膜2和栅极电极3。其次用4步大倾角离子注入法从25°倾斜的方向上注入氮离子在栅极氧化膜2的两个端部形成氮氧化层5a，在硅衬底1内形成氮扩散层6a。之后，通过注入杂质离子以形成低浓度源·漏区7；在栅极电极3的两侧面上形成侧壁8之后，通过注入杂质离子以形成高浓度源漏区9。

Description

半导体器件及其制造方法

本发明涉及已配备有MIS(金属-绝缘体-半导体)型场效应晶体管或双极型晶体管的半导体器件及制造方法，特别是涉及通过改善杂质扩散层或栅极绝缘膜的构造来改善半导体器件的性能和可靠性的措施。

在半导体衬底上介以栅极氧化膜设以栅极电极并在电极两侧设有杂质扩散区(源和漏区)而构成的MIS型场效应晶体管中，栅极氧化膜的作用历来是极其重要的。特别是在缘最近那样要求器件的微细化、驱动电压的低电压化、动作的高速化的半导体器件中，要想在维持高可靠性的同时满足这些要求，就必须不仅在栅极氧化膜的厚度之类的物理尺寸上下功夫，在栅极氧化膜的构造上也必须作出多种和高度的努力。

在对这样的栅极氧化膜的构造进行改进的技术之一中，有为了抑制因CMOS装置中的特别是nMOS型晶体管的热载流子引起的栅极氧化膜的功能的劣化(阈值电压的变动)、实现可靠性的改进，在栅极氧化膜中形成氧氮化膜的技术。比如说在1993，IEEE，IEDM93汇编p325～328所示的方法中，栅极电极形成之后，向栅极电极和半导体衬底内注入氮离子，然后用后热处理使氮在栅极电极内扩散，在整个栅极氧化膜中形成氮氧化层。以下，参看附图对利用这种方法形成氮氧化层的工艺具体地进行说明。

首先，在示于图22(a)的工序中，在硅衬底1的一部分上形成器件隔离4，在被器件隔离4包围起来的有源区内的硅衬底1上形成氧化膜、再淀积上多晶硅膜之后，用光刻和干蚀工艺使氧化膜和多晶硅膜形成图形，形成栅极氧化膜2和栅极电极3。

在示于图22(b)的工序中，在从衬底的上方向栅极电极3和有源区内的硅衬底1中注入了氮离子(N⁺)之后，通过热处理使氮离子扩散以在栅极氧化膜2中形成氧氮化膜5的同时，在硅衬底1内的表面附近的区域上形成氮扩散层6。

在示于图22(c)的工序中，从大体垂直的方向上进行低浓度的砷离子(As⁺)注入，以在硅衬底1内表面附近的区域中形成n型低浓度源·漏区7。

其次，在示于图22(d)的工序中，在衬底上边沉积上较厚的硅氧化膜之后进行反向刻蚀，并在栅极电极3的两侧面上形成侧壁8之后，再从大本垂直的方向上进行高浓度的砷离子(As⁺)的注入，在上述n型低浓度源·漏区7的外侧形成n型高浓度源·漏区9。

但是，作为CMOS器体整体的构造，采用的是在nMOS型场效应的晶体管的栅极电极中掺入n型杂质(砷)、在pMOS型场效晶体管的栅极电极中掺入p型杂质(硼)的所谓双栅极型的构造。

在这种状态下，可以在硅衬底1上边形成适于小型、低电压、高速化的、具有所谓LDD构造的nMOS型场效应晶体管。而通过来用在晶体管的栅极氧化膜2内形成氮氧化层5的办法，抑制热载流子劣化。该文献还表明氮离子的注入量越大则越能控制热载流子劣化，特别是在热最子引起的特性的劣化(阈值的上升等等)成为问题的nMOS型场效应晶体管中，其效果很大。

此外，在pMOS型场效应晶体管一侧，则可得到用栅极氧化膜中的氮氧化层防止因硼一直穿透到衬底内的表面沟道区而对晶体管的特性产生不利影响的效果。

但是，若象现有的方法那样，形成图22(d)所示的那样氮氧化层5时却反而观察到了使晶体管的驱动力降低之类的晶体管的性能劣化的现象。人们推测其原因是氮氧化层5所产生的对栅极电极3内的砷或硼之类的杂质扩散的抑制作用变得过大使得不能发挥双栅极构造的长处，或者因栅极电极的耗尽而招致电阻增大等等。另外，也有人报告说，当在pMOS型场效应晶体管的栅极氧化膜中形成氮氧化膜之后，虽然其原因弄不清楚，但晶体管的互导减小了。

另一方面，在晶体管扩散层的特性上还存在下述问题。

在本身即是已成为MOS器件的高速化、高集成化所必须的栅极和源一漏极扩散层低电阻化的代表性技术的自对定位化作用(Self-align-silicidation)工艺中，在形成硅化物时，考虑到要消耗本身就是扩散层的硅这一情况，要想把稳定且低电阻的硅化物膜作厚时，则形成浅的结是因难的。另外，由于硅化物界面的杂质浓度也降低而使寄生电阻变高，故漏极电流也将降低。

上述问题，特别是在表面沟道型pMOSFET中，在注入BF₂(硼氟化物)离子形成p型扩散层的情况下将变得显著起来，但是，在这种情况下还会产生下述新的课题。图23示出的是在加速能量为30KeV，剂量为2×10¹⁵cm^-2的条件下进行注入BF2离子的样品和在加速能量为10KeV、剂量为2×10¹⁵cm^-2的条件注入B(硼)离子的样品，在1000℃、10秒的条件下经激活热处理之后的硼SIMS分布曲线。

首先，在注入BF₂的情况下，由于是氟与硼结合在一起的物质，故产生离解，存在着杂质浓度的两个峰值(参看图23)。特别是浓度高的峰值虽然存在于衬底表面一侧，但由于硼存在于之后要被硅化的区域之中，故不参与最终的扩散层的形成。经果硅化物与扩散层之间的界面处的浓度也将变成从扩散层本已具有的浓度峰值降低下来的浓度，使该部分的接触电阻增大。此外，在表面沟道式晶体管的情况下，在向扩散层中导入杂质时，同时也把杂质导入栅极电极中去。所以必须注意杂质介以栅极绝缘膜从栅极电极向衬底一侧渗透的渗透现象。

图24示出了注入BF₂(30KeV，2×10¹⁵cm^-2)和B(10KeV，2×10¹⁵cm^-2)的准静态C-V特性。通常，没产生渗透的样品的波形的平带电压是0.86V，但在注入了BF₂的情况下则稍有偏移，变成为0.88V，由此可知已产生了若干渗透。

图25示出的是平带(flat band)电压对硼和BF₂的注入量的依赖关系。在注入BF₂的情况下，随着加速能量或剂量的增加，平带电压的偏移也将变大，渗透变得显著起来。从这些现象可知，在注入BF₂的情况下，为了形成硅化物后在硅化物与扩散层之间的界面上的杂质浓度变高而采取加大杂质注入时的加速能量或剂量的措施，这样，由于同时将助长杂质从栅极电极向衬底渗透，故要形成性能良好的晶体管就变得困难起来了。

对于上述现存问题的说明是就注入BF₂的情况讲述的。在注入B的情况下，虽然对于从栅极电极向衬底的硼渗透来说比之注入BF₂时的情况有所缓和(参看图24和25)，但是，如图13所示，由于源·漏区与衬底区域之间的pn结部分形成于较深的部位上，故在微型器件中的应用是困难的。

本发明的第1个目的是通过改善栅极氧化膜中的氮氧化层的构造，提供高性能且高可靠性的半导体器件及其制造方法。

本发明的第2个目的涉及需要形成浅结的半导体器件，在不使特性劣化和不增加成本的情况下抑制扩散、形成浅结以实现高性能的微型器件，特别是在同时实现使扩散层硅化物化的自定位硅化物工艺和具有表面沟道型的p-MOSFET的双栅极的时候，既抑制硼的渗透又形成低电阻的硅化物膜，从而形成浅结。

为了实现上述第1个目的，本发明所采用的办法是通过至少在栅极氧化膜中漏极一侧的端部设置氮氧化层而抑制热载流子劣化和防止因栅极耗尽等产生的性能低下。

为了达到上述第2个目的，本发明所采用的办法是通过在不产生等级在因氮与半导体原子之间的碰撞而能检测出的等级以上的缺陷的状态下向杂质扩散层中导入氮，从而在防止缺陷所产生的特性劣化的同时改善杂质扩散层的浓度分布。

本发明的第1种半导体器件是在半导体衬底上设置有MIS型场效应晶体管的半导体器件，其中，上述MIS型场效应晶体管具有形成于上述半导体衬底的一部分上的有源区、形成于上述有源区之上的栅极氧化膜、形成于上述栅极氧化膜之上的栅极电极、向位于上述有源区内上述栅极电极的两侧方向的区域导入杂质而形成的源区和漏区，以及至少在上述栅极氧化膜的两端部分中上述漏极区一侧端部上形成的氮氧化层。

这样，由于仅在栅极氧化膜的端部形成有氮氧化层，故可以防止因妨碍栅极电极中的杂质向下方扩散或栅极电极的耗尽等等而导致的晶体管性能的劣化。另一方面，虽然热载流子劣化的原因是热载流子被漏极一侧的栅极绝缘捕获，但因为像这样在成为劣化根由的漏极一侧栅极氧化膜上有效地形成有氮氧化层，故得以提高热载流子可靠性。

本发明的第2方面是在本发明的第1种半导体器件中，理想的是在上述栅极氧化膜的两个端部形成上述氮氧化层。

这样，就可更为确实地得到抑制热载流子劣化的功能。

本发明的第3方面是在本发明的第1种半导体器件中还具有至少在上述源极区和漏极区中漏极区的一部分中形成的氮扩散层。

这样，由于可用形成于半导体衬底内的氮扩散层防止离子注入时的成沟道作用，故将变成为可稳定地形成源极区和漏极的构造，使晶体管的特性稳定下来。

本发明的第4方面是能在本发明的第2方面的半导体器件中把上述氮扩散层形成得比上述源极区或漏极区还薄。

这样，由于半导体衬底内特别是表面附近的区域中的杂质浓度会变高，故得以减小表面电阻。

本发明的第5方面是在本发明第1种半导体器件中、在半导体衬底上边具有nMIS型场效应晶体管和pMIS型场效应晶体管；上述MIS型场效应晶体管为上述nMIS型场效应晶体管；上述pMIS型场效应晶体管为具备有形成于上述半导体衬底的一部分上的有源区、形成于上述有源区之上的栅极氧化膜、形成于上述栅极氧化膜之上的栅极电极和向位于上述有源区中上述栅极电极的两侧方向的区域导入杂质而形成的源极区和漏极区的晶体管；在上述pMIS型场效应晶体管的栅极化膜中可以不形成氮氧化膜。

这样，在nMIS型场效应晶体管中，可收到与上述第1种半导体器件的作用相同的作用。另一方面，在pMIS型场效应晶体管中，由于没有在栅极氧化膜上形成氮氧化层，故可以避免互导的降低。

如本发明的第6方面所述，在第5方面中，上述nMIS型场效应晶体管还可以具有至少形成在上述源极区和漏极区内的一部分上的氮扩散层。

这样一来，可分别收到与第2、3方面相同的作用。

本发明的第7方面所述是可以在本发明的第6方面中，把上述氮扩散层形成得比上述源极区和漏极区的任一区域都薄。

这样，可以收到与第4方面相同的作用。

如本发明的第8方面所述，在本发明的第1、2、3、4、5、6或7方面中，还可在上述栅极电极的上边具备与上述栅极电极同时被图形化了的栅极上绝缘膜。

这样，在用杂质的离子注入或热扩散、等离子体氮化等方法向栅极氧化膜的端部导入氮以形成氮氧化层之际，由于成为了栅极电极的上边已被绝缘膜保护起来的构造，故可以确实地防止因栅极电极的耗尽化而导致的晶体管性能的劣化。

如本发明的第9方面所述，本发明的第2种半导体器件具有半导体衬底、形成于上述半导体衬底之上并含有用于生成载流子的第1种导电类型杂质的杂质扩散层，以及氮扩散层，该层含有的氮是在因与半导体原子之间的碰撞而产生的缺陷不超过可检测等级的状态下导入至少含有上述杂质扩散层的一部分区域中的。

这样，由于杂质扩散层内的第1种导电类型杂质的扩散将因氮的存在而受到抑制。故杂质扩散层中的第1种导电类型杂质的浓度高的区域将变成为集中于半导体衬底表面附近的区域内。因此，杂质扩散层的表面电阻将变得极其小，利用具有这样小的表面电阻的杂质扩散层，可以得到特性优良的各种半导体器件。而且，由于杂质扩散层内的缺陷极其之少，故还可避免对半导体器件的特性带来的不利影响。

本发明的第10方面是希望在第9方面中使上述杂质扩散层内的第1种导电类型杂质的浓度结构有如下的分布：在使得从半导体衬底内表面附近的区域的最大浓度位置向着上述半导体衬底的纵深方向减少的同时，其减少比率为在达到已通过了上述最大浓度位置的其下方的指定位置之前为增大，而在比从上述指定位置更向纵深方向的区域中则减小(比率)。

这样，杂质扩散层内的第1种导电类型杂质的浓度分布将变成的理想的分布，结果变成为可以显著地收到本发明的第1种半导体器体的效果。

本发明的第11方面所述是在本发明的第9或10方面中还具有形成于上述杂质扩散层之上的硅化物膜，且上述杂质扩散层内的上述第1种导电类型杂质的最大浓度位置处于与上述硅化物膜之间的界面的紧下方。

由于达到因注入BF₂而能限制扩散的浓度的峰值不是在衬底表面紧下方附近而是位于从衬底表面稍许进去一点的地方，故结果变成为在形成了硅化物膜后浓度的峰值位置在硅化物膜的紧下方。因此，杂质扩散后的表面电阻变得极小，同时还降低了结的反向漏电。

本发明的第12方面的半导体器件是本发明的第9或第10方面的上述半导体器件中具有形成于半导体衬底内有源区域之上的栅极绝缘膜、形成于该栅极绝缘膜之上的栅极电极、形成于上述有源区中位于上述栅极电极两侧方向上的区域内并含有第1种导电类型杂质的源极区和漏极区、形成于上述有源区中的源极区和漏极区之间并含有第2种导电类型杂质的沟道的MIS型场效应晶体管，上述氮扩散层能预先形成于至少包含上述源极区和漏极区中各自一部分的区域中。

这样，就可以得到具有表面电阻小的源极区和漏极区的半导体器件。

本发明的第13方面是在本发明的第12方面的半导体器件中还可以具有形成于上述栅极电极的两侧面上的由绝缘性材料构成的侧壁和分别形成于上述源极区和漏极区与上述栅极电极的紧下方区域之间并含有比上述源极区和漏极区还低的第1种导电类型杂质的扩展区域，上述氮扩散层可预先延续形成于上述扩展区上。

如本发明的第14方面所述，在本发明的第12或13方面的半导体器件中的上述氮扩散层也可延展至上述沟道区。

由于采用本发明的第12或13方面的结构，在沟道区中pn结部分将变浅，故可以减小沟道电阻。

本发明的第15方面是最好在本发明的第12方面的半导体器件中在与上述沟道区相邻的部分中，相对于无氮的情况，在上述半导体衬底内靠近表面的区域内进入上述沟道区一侧的纵深方向上使上述源极区和漏极区中生成载流子所用的杂质浓度超过规定值的区域远离沟道区一侧。

这样一来，晶体管的寄生电阻将变小，耐击穿性将变大且可提高短沟道效应的抑制功能，同时，寄生电容也将变小。即，变成为可以得到速度高且适合于微型化的结构。

本发明的第16方面是在本发明的第12、13、14或15方面的半导体器件中，还可以备有形成于上述源极区和上述漏极区之上的硅化物膜，且可使上述源极区和漏极区中已形成了上述氮扩散层的区域中用于生成载流子的杂质的最大浓度位置位于与上述硅化物膜之间的界面附近。

这样，就可以得到源极和漏区的表面电阻小且结的反向漏电小的MIS场效应晶体管。

如本发明的第17方面所述，在本发明的第2种半导体器件中可以具有形成于上述半导体衬底内有源区的一部分中、并含有第2种导电类型杂质的发射极区；在上述有源区中形成把上述发射极区围起来且含有第1种导电类型杂质的衬底区；形成在上述有源区中含有上述基极区下方的区域内并含有第2种导电类型杂质的集电极区的双极型晶体管。上述氮扩散层形成于至少含有上述发射极区的部分的区域中。

这样，由于发射极区中杂质浓度高的区域集中于半导体衬底的表面附近，故可以得到发射极区的电阻变小、电流放大倍数高的双极晶体管。

本发明的第18方面是在本发明的第2种半导体器件中可具有形成于上述半导体衬底内的有源区域的一部分中并含有第2种导电类型杂质的发射极区；在上述有源区内把上述发射极区围起来形成的、含有第1种导电类型杂质的基极区；形成在上述有源区内包含上述基极区下方的区域内、并含有第2种导电类型杂质的集电极区的双极型晶体管、上述氮扩散层可形成在至少含有一部分上述基极区的区域中。

由于基极区中的杂质浓度分布将变得陡峻且基极区的厚度将变小，故可以得到基极电阻降低且具有高截止频率的双极型晶体管。

如本发明的第19方面所述，本发明所涉及的第1种半导体器件的制造方法是在设有MIS型场效应晶体管的半导体器件的制造方法中，包括下列5个工序：第1工序，在半导体衬底上形成把有源区围起来的器件隔离；第2工序，在上述有源区的上边淀积氧化膜和导体膜；第3工序，使上述氧化膜和导体膜形成图形以分别形成上述MIS型场效应晶体管的栅极氧化膜和栅极电极；第4工序。向上述氧化膜的两个端部中至少漏极形成区一侧的端部导入氮以形成氮氧化层；第5工序，向上述有源区中位于上述栅极电极两侧方向的区域中导入第1种导电类型杂质，以形成上述MIS型场效应晶体管的源区和漏区。

采用该方法，可得到具有本发明的第1方面的半导体器件。

本发明的第20方面是在本发明的第19方面中可以使上述第4工序在上述第3工序之后、上述第5工序之前进行，且用由上述栅极氧化膜和栅极电极上方的大倾斜角离子注入法，从至少包括向漏极区一侧倾斜的方向在内的方向上注入氮离子，从而形成上述氮氧化层。

由于采用这种方法可以大倾斜角注入氮离子、故可以仅仅在栅极氧化膜的端部形成氮氧化层。这时，和向整个栅极电极注入离子相比，由于即使注入能量弱、氮离子浓度低，也可形成足以抑制热载流子劣化的氮氧化层，故不会招致栅极电极的耗尽。此外，由于被注入到半导体衬底内的氮的量变少，故有源区中的结晶性的混乱也将尽可能地减少。因此结果能形成可靠性高且性能良好的晶体管。

本发明的第21方面是可以在本发明的第20方面的第4工序中从包括上述向漏极一侧倾斜的方向和向上述源区一侧倾斜的方向在内的至少两个以上的方向上注入杂质离子。

由于采用这一方法可在栅极氧化膜的两个端部形成氮氧化层，故可形成热载流子劣化更少的晶体管。

本发明的第22方面是可以在本发明的第20或21方面中的上述第4工序中、在与上述晶体管的沟道方向平行的断面上以与上述半导体衬底的表面垂直的方向倾斜10度以上的方向注入杂质离子。

采用这种方法，可以确实地在栅极氧化膜的端部形成氮氧化层。

本发明的第23方面是可以在本发明的第19方面的方法中，采用在至少含有氮的气氛中对上述半导体衬底进行加热处理的办法进行上述第4工序。

本发明的第24方面是可以在本发明第23方面的制造方法中、在氨气气氛中进行上述第4工序。

本发明的第25方面是可以在本发明的第19方面的制造方法中采用使在含氮的气体气氛中产生等离子体的办法进行上述第4工序。

使用本发明第23～25方面的方法，也可得到与本发明的第19方面相同的效果。

本发明的第26方面是可以在本发明的第19、20、21、22、23、24或25方面的制造方法中，向上述源极区和漏极区也导入氮而进行第4工序。

采用这种方法，可以形成具有表面电阻小的源极区和漏极区的晶体管。

本发明的第27方面是在本发明的第19、20、21、22、23、24或25方面的制造方法中，还可以在上述第4工序之前，包括以上述栅极电极为掩模向半导体衬底内导入低浓度的第1种导电类型杂质以形成低浓度源·漏区的工序；在上述第4工序之后及上述第5工序之前还包括在上述栅极电极的两侧面上形成绝缘体侧壁的工序。

采用这种方法，可以形成具有LDD结构、具有表面电阻小的源区和漏区的晶体管。

本发明的第28方面是在本发明的第19、20、21、22、23、24或25方面的制造方法中还可以在上述第5工序之后包括在上述源区和漏区的上边形成至少含有金属的低电阻薄膜的工序。

采用这种方法可以形成具有表面电阻极其之小的源极和漏极的晶体管。

本发明的第29方面是在本发明的第19、20、21、22、23、24、25、26、27或28方面的制造方法中的上述第2工序中还在上述导体膜之上淀积绝缘膜；在上述第3工序中可与上述导体膜和氧化膜同时使上述绝缘膜形成图形并在上述栅极电极的上边形成栅极上绝缘膜。

采用这种方法可以抑制氮向栅极电极中的导入量，故可以确实也防止因栅极电极耗尽而导致的晶体管驱动力下降的问题。

本发明的第30方面是可在本发明的第19方面的第1工序中形成分别把用于形成nMIS型场效应晶体管的第1有源区和用于形成上述pMIS型场效应晶体管的第2有源区围起来的器件隔离；在上述第2工序中，在上述第1及第2有源区上淀积氧化膜和导体膜；在上述第3工序中，使上述氧化膜和导体膜形成图形，并在上述第1和第2有源区之上分别形成nMIS型和pMIS型场应效晶体管的栅极氧化膜和栅极电极；在上述第4工序中，向上述nMIS型场效应晶体管的栅极氧化膜的两端部分中至少漏极一侧的端部导入氮以形成氮氧化膜；在上述第5工序中，分别向上述第1和第2有源区中位于上述栅极的两侧方向上的区域导入第1、第2种导电类型杂质，形成上述nMIS型和pMIS型场效应晶体管的源区和漏区。

采用这种方法，可在第1有源区中制造可靠性高且性能良好的nMIS型场效应晶体管。另一方面，在第2有源区中，由于不形成氮氧化层，故可以形成互导特性良好的pMIS型场效应晶体管。

本发明的第31方面是在本发明的第30方面的上述第3工序之后、第5工序之前还包括形成覆盖上述第2有源区的第1掩模部件的工序；在上述第4工序中，在已形成了上述掩膜部件的状态下，从上述第1有源区上边含有至少向漏极区一侧倾斜的方向的方向上注入氮离子，以此可以形成上述氮氧化膜。

采用这种方法可容易地制造出可靠性高且性能良好的nMIS型场效应晶体管。

本发明的第32方面是还可以在本发明的第30或31方面的上述第3工序之后、上述第5工序之前具备形成覆盖上述第1有源区的第2掩模部件的工序，和在已形成了上述第2掩模部件的状态下，从大体垂直于上述半导体衬底表面的方向上向上述第1有源区内注入氮离子的工序。

采用这种方法，由于可以在第2有源区内形成氮扩散层，故可以防止第5工序中形成源区和漏区时的杂质离子的成沟作用，以稳定源区和漏区的形成。

本发明的第33方面是在本发明的第30、31或32方面的上述第2工序中，在上述导体膜之上还淀积绝缘膜；在上述第3工序中，可与上述导体膜和氧化膜同时使上述绝缘膜形成图形，并在上述第1和第2有源区内的上述栅极电极的上边形成栅极上绝缘膜。

采用这种方法，可以形成栅极电极的耗尽化小、驱动力大的CMOS型场效应晶体管。

如本发明的第34方面所述，本发明的第2种半导体器件的制造方法包括以下三个工序：第1工序，向半导体衬底的半导体区域中导入用于生成载流子的杂质以形成第1杂质扩散层；第2工序，向上述半导体衬底的半导体区域内导入氮以形成氮扩散层，氮的导入要使得因与半导体原子之间的碰撞而产生的缺陷不超过检测等级以上；第3工序，加热上述半导体衬底使用于生成上述载流子的杂质激活且上述第1、第2两个工序中的任何一个工序都要在至少上述第1杂质扩散层与上述氮扩散层先相互重叠住的情况下再进行。

采用这种方法，易于形成起到本发明的第9方面的作用的半导体器件。只不过第2工序和第3工序可以连续地进行。

本发明的第35方面是在本发明的第34方面中，上述第1工序可通过在至少含有氮的气氛中加热处理上述半导体衬底的方法进行。

采用这种方法，由于在氮扩散层中不产生因注入氮离子使氮离子与半导体原子碰撞而导致的缺陷，故可得到没有因该缺陷导致特性劣化的半导体器件。

本发明第36方面是在本发明的第35方面的制造方法中，可以在氨气气氛中进行上述第3工序。

采用这种方法，由于向半导体衬底内导入氮的机能变得特别高，故可容易且迅速地形成氮扩散层。

本发明的第37方面理想的是在本发明的第36方面的制造法中，在温度为900℃以上、时间为10秒以下的条件下进行上述第3工序。

本发明的第38方面是可在本发明的第34方面的制造方法中在至少含氮的气氛中用产生等离子体的办法进行上述第1工序。

即使是用这种方法，也可以在几乎没有缺陷的状态下形成氮扩散层。

本发明的第39方面是在本发明的第34方面中的上述第3工序之后还可具备在上述源区和漏区之上形成硅化物膜的工序。

采用这种方法，可以形成具有硼之类的杂质渗透少和表面电阻小的源区和漏区的MIS型场效应晶体管。

如本发明的第40方面是在本发明的第34、35、36、37或38方面的制造方法中。还可以包括在上述半导体衬底内设置MIS型场效应晶体管形成区域、并在上述MIS型场效应晶体管形成区域上形成栅极绝缘膜和栅极电极的工序；在上述第1工序中，可在形成了上述绝缘膜和栅极电极之后，向上述MIS型场效应晶体管形成区中位于上述栅极电极的两侧方向上的区域导入用于生成上述载流子的杂质以形成上述MIS型场效应晶体管的源区和漏区。

采用这种方法，可以形成具有表面电阻小的源区和漏区的MIS型场效应晶体管。

本发明的第41方面是在本发明的第40方面的制造方法中，在形成上述栅极绝缘膜和栅极电极的工序中形成由氧化膜构成的栅极绝缘膜，且上述第2工序在形成上述栅极绝缘膜和栅极电极的工序之后进行，而且在上述第2工序中，可以也向上述栅极绝缘膜的两个端部导入氮而形成氮氧化层。

采用这种方法，可以得到表面电阻小且抗热载流子性大的晶体管。

本发明的第42方面是在本发明的第40方面的制造方法中，在形成上述栅极绝缘膜和栅极电极的工序之后且在上述第1工序之前还包括形成扩展区域的工序，该工序向上述MIS型场效应晶体管形成区内导入浓度低于向上述源区和漏区导入的用于生成上述载流子的杂质浓度的、用于生成同一导电型的第2载流子的杂质；以及，在上述栅极电极的两侧面上边形成绝缘体侧壁的工序。在上述第1工序中，可向位于上述MIS型场效应晶体管形成区中上述栅极电极和侧壁的两侧方向上的区域内导入用于生成上述载流子的杂质；在上述第2工序中，可以形成上述氮扩散层，使得把上述扩散区域的至少一部分包含在内。

采用这种方法，可以形成具有LDD结构、沟道电阻小的晶体管。

本发明的第43方面是在本发明的第42方面的制造方法中，还可以在形成上述栅极绝缘膜和栅极电极的工序之后及上述第1工序之前包括向上述MIS型场效应晶体形成区导入用于生成第3载流子的杂质以形成凹处(pocket)区的工序，该生成第3载流子的杂质浓度低于已导入上述源区和漏区的用于生成上述载流子的杂质浓度且导电类型相反。

采用这种方法，可以形成抑制短沟道效应的机能极其高的晶体管。

本发明的第49方面是在本发明的第40、42或43方面的制造方法中，上述第2工序可在形成上述栅极绝缘膜和栅极电极的工序和上述第1工序之前进行，且可在遍及上述MIS型场效应晶体管形成区的整个横向方向上形成氮扩散层。

用这种方法，可以得到沟道电阻极小的晶体管。

本发明的第45方面是在本发明的第40、41、42、43或、44方面的制造方法中的上述第3工序之后，还可以具备在上述源区和漏区及栅极电极之上形成硅化物膜的工序。

采用这种方法，可以得到具有硼之类的杂质的渗透少且表面电阻小的源区和漏区的MIS型场效应晶体管。

本发明的第46方面是在本发明的第34、35、36、37或38方面的制造方法中还包括：在上述半导体衬底内设置双极型晶体管形成区并向上述双极型晶体管形成区内导入第1种导电类型杂质以形成双极型晶体管的集电极区的工序；以及向上述集电极区域导入第2种导电类型杂质以形成双极型晶体管的基极区的工序。在前述第1工序中，向上述基极区内导入第1种导电类型杂质以形成上述双极型晶体管的发射极区；在上述第2工序中向至少包括一部分上述发射极区的区域中导入氮。

采用这种方法，可以形成电流放大倍数高的双极型晶体管。

本发明的第47方面是在本发明的第34、35、36、37或38方面的制造方法中还包括：在上述半导体衬底内设置双极型晶体管形成区域，并向上述双极型晶体管形成区导入第1种导电类型杂质以形成双极型晶体管的集电极区的工序；以及在上述第1工序之后向上述集电极区内导入第1种导电类型杂质以形成上述双极型晶体管的发射极区的工序。在上述第1工序中，向上述集电极区内把上述发射极区围起来的区域导入第2种导电类型杂质以形成双极型晶体管的基极区；在上述第2工序中，可以向至少把上述基极区的一部分包括在内的区域内导入氮。

采用这种方法，可以形成截止频率高的双极型晶体管。

本发明的效果如下：

若采用本发明的第1～第8方面，则由于作为设置有MIS型场效应晶体管的半导体器件或其制造方法，在栅极氧化膜的至少漏极一侧的端部已设有氮氧化层，故可以提供几乎没有热载流子劣化的、可靠性高的、且没有栅极耗尽等的高性能的半导体器件。

倘若采用本发明的第9～18方面，由于在半导体衬底的杂质扩散层中设有含氮的氮扩散层，(该氮是在与半导体原子之间的碰撞所产生的缺陷低于检测等级的状态下导入的)，并把具有这种氮扩散层的杂质扩散层应用到MIS型场效应晶体管的源区和漏区、扩散区、沟道区等等，或者应用到双极型晶体管的基极区或者发射极区等等中去，故可以提供具有高浓度区域已集中起来的杂质扩散层且特性良好的半导体器件。

采用本发明的第19～33方面的制造方法，由于作为已设置有MIS型场效应晶体管的半导体器件的制造方法，至少在栅极氧化膜的漏极一侧的端部形成氮氧化层，故可以制造几乎没有热载流子劣化的高可靠性的、且没有栅极耗尽等的高性能的半导体器件。

倘采用本发明的第34～47方面的制造方法，由于作为半导体器件的制造方法向半导体衬底的杂质扩散层中导入氮，使得因与半导体原子之间的碰撞而导致的缺陷不超过检测等级，且形成高浓度区集中起来的杂质扩散层，故可以制造特性良好的半导体器件。

以下说明附图。

图1的断面图示出了第1实施例的nMOS型场效应晶体管的制造工序。

图2的断面图示出了第2实施例的nMOS型场效应晶体管的制造工序。

图3的断面图示出了第3实施列的CMOS器件的制造工序。

图4的断面图示出了第4实施列的CMOS器件的制造工序。

图5的断面图示出了第5实施列的CMOS器件的制造工序。

图6的断面图示出了第6实施列的CMOS器件的制造工序。

图7的断面图示出了第7实施列的杂质扩散层的制造工序。

图8示出的已导入了硼、BF₂扩散层和未导入氮的硼、BF₂扩散层的浓度分布。

图9的流程图示出了第8实施例的pMOS型场效应晶体管的制造工序。

图10的流程图示出了第8实施例的pMOS型场效应晶体管的制造工序。

图11示出的是用于说明第8实施例的效果的有关阈值与栅极长度的依赖特性的数据。

图12示出的是用于说明第8实施例的效果的有关饱和电流特性的数据。

图13示出的是用于说明第8实施例的效果的有关接触电阻对硅化物化区域面积的依赖特性的数据。

图14示出的是用于说明第8实施例的数据的有关n沟一侧晶体管的栅极电阻对栅极宽度的依赖特性的数据。

图15示出的是用于说明第8实施例的数据的有关表面电阻对硅化物宽度的依赖特性的数据。

图16的断面图用于说明第8实施例的pMOS型场效应的晶体管的源·漏与仅仅注入硼而得到的现有的pMOS型场效应晶体管的源·漏区的不同。

图17用来说明产生第8实施例的pMOS型场效应晶体管的源·漏区与仅仅注入硼而得到的现有的pMOS型场效应晶体管的源·漏区的不同的理由。

图18的断面图示出了第9实施例的pMOS型场效应晶体管的制造工序。

图19的断面图示出了第10实施例的pMOS型场效应晶体管的制造工序。

图20的断面图示出了第11实施例的pMOS型场效应晶体管的制造工序。

图21的断面图示出了第12实施例的npn双极型晶体管的制造工序。

图22的断面图示出了现有的nMOS型场效应晶体管的制造工序。

图23示出的是现有的pMOS型场效应晶体管的源·漏区中硼和BF2的浓度分布。

图24示出的是现有的具有注入硼、BF₂而形成的源·漏区的pMOS型场效应晶体管的准静态C-V特性。

图25示出的是现有的pMOS型场效应晶体管的平带电压对硼和BF2的注入剂量的依赖性。

第1实施例

图1(a)～(d)是第1nMOS型场效应晶体管的制造工序的断面图。

首先，在示于图1(a)的工序中，先在硅衬底1的一部分上形成器件隔离4，再用热氧化等方法在被器件隔离4围起来的有源区内的硅衬底1上边形成厚度为7nm的氧化膜，再在其上淀积厚度为150nm的多晶硅膜，之后，用光刻和干蚀工序将氧化膜和多晶硅膜刻出图形，形成栅极氧化膜2和栅极电极3。另外，为了确保栅极电极3的导电性，在用CVD法进行淀积时或淀积之后，用离子注入法向多晶硅膜中掺入n型杂质，这一点，在后述各实施例中都是相同的。

其次，在示于图1(b)的工序中，在平行于晶体管的沟道方向的断面上用从相对于垂直于半导体衬底表面的方向倾斜25°的方向上进行的4步离子注入法，以能量10KeV、剂量1×10^-5cm^-2注入氮离子(N⁺)。这时，在4步离子注入法中，预先固定好杂质离子注入方向，然后使硅衬底1在水平面内每次90°依次旋转4个位置以进行杂质离子的注入。之后，用热处理使氮离子扩散，分别在栅极氧化膜2的两个端部形成氮氧化层5a，在硅衬底1内形成氮扩散层6a。在这一工序中，氮离子的注入能量为5-20KeV，剂量为1×10¹³～5×10^-15cm^-2，理想的注入方向的倾角为7°～45°。

另外，在本实施例中，由于用4步离子注入法注入氮离子，故虽然向栅极氧化膜2的两端打入了杂质离子，但也可以从仅仅向漏极区一侧倾斜的一个方向上注入杂质离子。此外，杂质离子注入方向也可不和晶体管的沟道方向(即与图1中平行了纸面的方向)一致。即，只要离子注入方向在与栅极宽度方向垂直的面(图1的纸面)上的投影线与衬底的法线之间的角度大于10°，就可发挥本发明的效果。上述这一点，对以后的各实施例也是一样的。

在示于图1(c)的工序中，用在大体上垂直方向进行的离子注入法，在能量为10KeV，剂量为1×10¹⁵cm^-2的条件下注入砷离子(As⁺)，在硅衬底1内部的表面附近的区域形成n型低浓度源·漏区7。另外，由于在硅衬底1内已形成的氮扩散层6a，故即使从垂直方向上注入杂质离子也不会产生成沟作用。

其次，在示于图1(d)的工序中，在衬底上边淀积了较厚的硅氧化膜之后进行背蚀，并在栅极电极3的两侧面上形成了侧壁8之后，再用从基本垂直的方向上进行的离子注入法，在能量为30KeV、剂量为5×10¹⁵cm^-2的条件下注入砷离子(As⁺)，在侧壁8的两侧形成n形高浓度源·漏区。

在用本实施例的制造工序形成的nMOS型场效应晶体管中，和上述现有的设有氮氧化层的晶体管结构不一样，仅仅在栅极氧化膜的两个端部形成有氮氧化层5a。一般说，热载流子劣化的主要原因在于热载流子被漏极一侧的栅极氧化膜捕获。因此，像本实施例这样，如果至少在栅极氧化膜2的漏极一侧的端部(在本实施例中是两个端部)上形成有氮氧化层5a，则可以防止热载流子劣化。

另一方面，由于只要像这样通过从大倾斜角方向进行的离子注入仅仅向栅极氧化膜2的端部注入氮离子即可，故即便是用约1×10¹⁵cm^-2的低剂量和10KeV的低注入能量注入氮离子也可以形成氮氧化层5a。在像前述现有的方法那样在栅极氧化膜的整个区域中形成氮氧化层的情况下，由于必须加浓氮离子的剂量，故引起了栅极电极耗尽。对比，由于在本实施例的方法中氮离子剂量可以很少，故不会招致栅极电极3的耗尽。

另外，在示于图1(b)的工序中，由于形成于硅衬底1内的氮扩散层6a的厚度很薄，故结晶性混乱的区域只是很小一部分。还有。由于氮扩散层6a中的氮离子的浓度较低，故也可以使硅衬底1中的结晶性的混乱程度限于最小限度。因而可以抑制晶体管性能的劣化，且可以提高晶体管的可靠性。

还有，本实施例虽然是在栅极氧化膜2的两个端部上形成了氮氧化层5a，但只要至少在栅极氧化膜2的漏极一侧的端部上形成有氮氧化膜5a即可。这一点在后述各实施例中也都一样。

第2实施例

图2(a)～(d)的断面图示出了第2实施例的nMOS场效应晶体管的制造工序。

首先，在示于图2(a)的工序中，在硅衬底1的一部分上形成器件隔离4，在用器件间隔4围起来的有源区内的硅衬底1上边用热氧化等办法形成厚度为7nm的氧化膜。再在其上淀积厚度为150nm的多晶硅膜和厚度为150nm的氧化膜。之后，用光刻和干蚀工艺使氧化膜和多晶硅膜形成图形，形成栅极氧化膜2、栅极电极3和栅极上氧化膜10。

其次，在示于图2(b)的工序中，用4步离子注入法，从相对于垂直于硅衬底1表面的方向倾斜25°的方向上、在能量为10KeV，剂量为1×10¹⁵cm^-2的条件下注入氮离子(N⁺)。这时，在4步离子注入法中预先固定好杂质离子的注入方向，使硅衬底1在水平面内每次90°地依次旋转，在此4个位置上进行离子注入。之后，通过热处理使氮离子扩散，在栅极氧化膜2的两个端部上形成氮氧化膜5a，在硅衬底1内形成氮扩散层6。在这一工序中，理想的氮离子注入能量为5～30KeV，剂量为1×10¹³～5×10¹⁵cm^-2，注入方向的倾角为7°～45°。

在示于图2(c)的工序中，用从大体上垂直方向进行的离子注入法、在能量为10KeV、剂量为1×10¹⁴cm^-2的条件下注入砷离子(As⁺)，在硅衬底1内的表面附近的区域上形成n型低浓度源·漏区7。

其次，在示于图2(d)的工序中，在衬底上淀积较厚的硅氧化膜，之后进行背刻蚀，并在栅极电极3的两侧面上形成了侧壁8之后，再通过从大体垂直的方向上进行的离子注入法，在能量为30KeV、剂量为5×10¹⁵cm^-2的条件下注入砷离子(As⁺)，在侧壁8的两侧形成n型高浓度源·漏区9。

在本实施例中，除去上述第1实施例的效果之外，由于在栅极电极3的上边形成有栅极上氧化膜10，故在示于图2(b)的工序中，向栅极电极3内注入的氮的量将大幅度地减少。因此，可以更确实抑制因栅极电极3的耗尽而引起的晶体管的特性劣化。另外，即使增大氮离子的注入能量，也不会招致栅极电极3的耗尽，故可以扩大条件的选择范围。

第3实施例

图3(a)～(d)的断面图示出了第3实施的CMOS器件的制造工序。

首先，在示于图3(a)的工序中，在硅衬底1的上边形成把自身为第1有源区的nMOSFET形成区Rnfet和自身为第2有源区的pMOSFET形成区Rpfet分隔开来的器件隔离4。接着，在分别被器件隔离4围起来的区域Rnfet、Rpfet内的硅衬底1上，用热氧化等办法形成厚7nm的氧化膜，再在其上淀积厚度为150nm的多晶硅膜。之后，用光刻和干蚀工序使氧化膜和多晶硅膜图形化，在各个区域Rnfet、Rpfet上分别形成栅极氧化膜2和栅极电极3。另外，为了确保栅极电极3的导电性，通过用CVD法进行淀积时或淀积后的离子注入，分别向各区域Rnfet、Rpfet中掺入n型杂质和p型杂质。这一点，在后边要讲的第4～6实施例中也是相同的。

其次，在示于图3(b)的工序中，形成把pMOSFET形成区Rpfet覆盖起来的光刻胶膜Fr1，并以该光刻胶膜Fr1为掩膜、用从相对垂直于硅衬底1的表面方向倾斜25°的方向上进行4步离子注入法，在能量为10Kev、剂量为1×10¹⁵cm^-2的条件下注入氮离子之后，通过热处理使氮离子扩散，分别在nMOSFET形成区Rnfet的栅极氧化膜2的两个端部形成氮氧化层5a，在硅衬底1内形成氮扩散层6a。接着，无需在pMOSFET形成区Rpfet内形成氮氧化层5a和氮扩散层6a，即进入下一工序。

在示于图3(c)的工序中，在nMOSFET形成区Rnfet和pMOSFET形成区Rpfet上各自形成光刻胶膜(未画出)，分别在各区域Rnfet、Rpfet上形成低浓度源·漏区7和12。就是说，用从大体垂直的方向上进行的离子注入法，在能量为10KeV、剂量为1×10¹⁴cm^-2的条件下向nMOSFET形成区Rnfet注入砷离子(As⁺)，形成n型低浓度的源·漏区7。用从大体上垂直的方向上进行的离子注入法，在能量为10KeV、剂量为1×10¹⁴cm^-2的条件下，向pMOSFET形成区Rpfet中注入氟化硼离子(BF₂ ⁺)，形成p型低浓度源·漏区12。

接着，在示于图3(d)的工序中，在衬底上淀积了较厚的硅氧化膜之后进行背刻蚀，在栅极电极3的两侧面上形成了侧壁8之后，在nMOSFET形成区Rnfet和pMOSFET形成的Rpfet上各自形成光刻膜(没画出来)，在各区域Rnfet、Rpfet上形成高浓度源·漏区9、13。即，用在大体垂直的方向上进行的离子注入法，在能量为30KeV、剂量为5×10¹⁵cm^-2的条件下向nMOSFET形成区Rnfet中注入砷离子(As⁺)，在侧壁8的两侧形成n型高浓度源·漏区9。通过从大体垂直的方向上进行的离子注入法，在能量为30KeV、剂量为5×10¹⁵cm^-2的条件下，向pMOSFET形成区Rpfet中注入氟化硼离子(BF₂ ⁺)，在侧壁8的两侧形成p型高浓度源·漏区。

在本实施例中，由于最终仅仅向nMOS型场效应晶体管中注入氮并形成了氮氧化层5a和氮扩散层6a，故除了上述第3实施例的效果之外，还要加上可以抑制pMOS型场效应晶体管中互导劣化的效果。

第4实施例

图4(a)～(d)的断面图示出了第4实施例的CMOS器件的制造工序。

在本实施例中，用示于图4(a)的工序进行除了在栅极电极3上形成栅极上氧化膜10这一点之外，其余工序和上述第3实施例中的图3(a)～(d)的工序相同。

因此，在本实施例中，除去与上述第3实施例相同的效果之外，还要加上由于大幅度地降低了由栅极上氧化膜10向栅极电极3中注入的氮的量可更确实地防止因栅极电极3的耗尽而导致的晶体管性能劣化的效果。

第5实施例

图5(a)～(e)的断面图示出了第5实施例的CMOS器件的制造工序。

首先，在示于图5(a)的工序中，在硅衬底1的一部分上形成器件隔离4，在被器件隔离4围起来的有源区内的硅衬底1上用热氧化等办法形成厚度为7nm的氧化膜，再在其上淀积厚度为150nm的多晶硅膜。之后，用光刻和干蚀工艺使氧化膜和多晶硅膜形成图形，分别在nMOSFET形成区Rnfet和pMOSFET形成区Rpfet上形成栅极氧化膜2和栅极电极3。

其次，在示于图5(b)的工序中，形成把pMOSFET形成区Rpfet覆盖起来的光刻胶膜Fr1，并以该光刻胶膜Fr1为掩模，通过从相对垂直于硅衬底1上表面的方向倾斜25°的方向上进行的4步离子注入法，在能量为10KeV、剂量为1×10¹⁵cm^-2的条件注入了氮离子(N⁺)之后，用热处理使氮离子扩散，在nMOSFET形成区Rnfet的栅极氧化膜2的两个端部形成氮氧化层5a，在硅衬底1内形成氮扩散层6a。

然后，在示于图5(c)的工序中，形成把nMOSFET形成区Rnfet覆盖起来的光刻胶膜Fr2，并以该光刻膜胶Fr2为掩模，通过从大体垂直的方向上进行的离子注入法，在能量为10KeV、剂量为1×10¹⁵cm^-2的条件下注入了氮离子(N⁺)之后，由热处理使氮离子扩散，在pMOSFET形成区Rpfet的硅衬底I内形成氮扩散层6。另外，在栅极氧化膜2内形成有薄的氮氧化层5。

接着，在示于图5(d)的工序中，在nMOSFET形成区Rnfet和pMOSFET形成区Rpfet上单独形成光刻胶掩膜(未画出)，在各区域Rnfet、Rpfet上分别形成低浓度的源·漏区7、12。即，通过从大体垂直的方向上进行的离子注入法，在能量为10KeV、剂量为1×10¹⁴cm^-2的条件下向nMOSFET形成区Rnfet中注入砷离子(As⁺)，形成n型低浓度源·漏区7。并通过在大体垂直的方向上进行的离子注入法，在能量为10KeV、剂量为1×10¹⁴cm^-2的条件下，向pMOSFET形成区Rpfet中注入氟化硼离子(BF₂ ⁺)，形成p型低浓度源·漏区12。

其次，在示于图5(e)的工序中，在衬底上淀积较厚的硅氧化膜之后进行背刻蚀。在栅极电极3的两侧面上形成了侧壁8之后，在nMOSFET形成区Rnfet和pMOSFET形成区Rpfet上各自形成光刻胶模(未画出)，在各区域Rnfet、Rpfet上形成高浓度源·漏区9、13。即，用从大体垂直的方向上进行的离子注入法，在能量为30KeV、剂量为5×10¹⁵cm^-2的条件下向nMOSFET形成区Rnfet中注入砷离子(As⁺)，在侧壁8的两侧形成n型高浓度源·漏区9。通过从大体垂直的方向上进行的离子注入法。在能量为30KeV、剂量为5×10¹⁵cm^-2的条件下向pMOSFET形成区Rpfet中入氟化硼离子(BF₂ ⁺)，在侧壁8的两侧形成p型高浓度源·漏区13。

用本实施例的制造工序形成的CMOS器件置虽然和用上述第3实施例的制造工序形成的CMOS器件具有大体相同的结构，但和上述第3实施例的不同的是在pMOS型场效应晶体管的硅衬底1内形成了氮扩散层6。因此，除了与第3实施例的上述效果相同外，还有即使是在pMOSFET形成区Rpfet中也具有防止注入时的成沟作用的效果，可以稳定地形成源·漏区。此外，在pMOS型场效应晶体管中，由于用从大体垂直方向上进行的离子注入法在栅极氧化膜2的栅极电极3内形成氮氧化层(虽然很少)，故还具有可以尽可能抑制栅极电极3中的硼向硅衬底一侧渗透的优点。

第6实施例

图6(a)～(e)的断面图示出了第6实施例的CMOS器件的制造工序。

在本实施例的制造工序中，进行与上述第5实施例大体上相同的工序，在示于图6(a)的状态中，仅仅在栅极电极3之上形成有栅极上氧化膜10这一点与第5实施例不同。

在用本实施例的制造工序形成的CMOS器件中，由于已在栅极电极之上设置了栅极上绝缘膜10，故除了与上述第5实施例相同的效果之外，另一优点是可以大幅度地减少向栅极电极3内注入的氮的量。因而，可以更加确实地防止因栅极电极3的耗尽而导致的晶体管特性的劣化。

第7实施例

图7的断面图示出了本实施例中的半导体器件的制造工序，在本实施例中，参看图7(a)～(c)对用于对p型扩散层中的杂质浓度的分布进行改进的工序进行说明。

首先，在示于图7(a)的工序中，在加速能量为10KeV、剂量为2×10¹⁵cm^-2的条件下向n型硅衬底21中注入硼离子(B⁺)。这时，也可不注入硼离子而代之以在加速能量为30KeV、剂量为2×10¹⁵cm^-2的条件下注入BF₂离子。采用注入硼或BF₂离子的办法形成之后将进行激活处理的p型扩散层22。

其次，在示于图7(b)的工序中，将衬底置于通常的快速加退火处理(Papid Thermal Annealing)装置内，在流量为5升/分的氨气气氛中进行900°、10秒钟的热处理。用这种办法向硅衬底21内导入氮、从硅衬底1的表面到达到指定的深度为止的区域内形成硼氮混合层23(氮扩散层)。

再在示于图7(c)的工序中采用用通常快速加热退火装置，在1000℃、10秒钟下进行用于激活的热处理，在使p型扩散层22内的硼(或者BF2)激活的同时使之进行扩散，从而决定p型扩散层22的范围。另外，氮也与硼(或BF₂)一起进行扩散。

图8示出的是用本实施例形成的p型扩散层22中的硼、BF₂(实线的浓度分布曲线L1、L2)和氮(虚线的浓度分布曲线Ln)在深度方向上的浓度分布。另外，为了进行比较，还示出了不在氨气氛中进行快速加热热处理只进行用于激活的热处理的情况下的硼、BF₂的浓度分布曲线L3、L4(虚线)。在以下的说明中，以用本实施例的制造方法形成的p型扩散层，即以具有在注入了硼之后在氮气氛中进行了快速加热热处理的源·漏区的扩散层作为样品a，以在30KeV下进行了BF₂离子注入之后，在氨气氛中进行了快速加热热处理的p型扩散层为样品b，以在10KeV下进行硼离子注入后不在氨气气氛中进行快速加热处理的p型扩散层为样品C，以在30KeV下进行BF₂离子注入后不在氨气气氛中进行快速加热热处理的p型扩散层为样品d。但是，在注入BF₂离子的情况下与注入硼离子的情况下的注入能量之所以不同，是为了要对因质量差而引起的注入深度的不同进行补偿的缘故。

从该图可知，导入了硼和氮并在氨气气氛中进行了快速加热热处理的样品a的浓度分布曲线L1，因原来的杂质扩散层22中直到深约0.1μm为止的区域已变成了硼氮混合层23，故具有在该硼氮混合层23内硼的浓度高的特征。样品a中的硼的浓度与未导入氮的样品C(由线L3)相比，过了其峰值位置Peb之后，浓度急剧地减少了(图中的区域L1a)，在某一点Pch1附近，其浓度的减小比率变小，之后，浓度比较缓慢地减少，变成近于未导入氮的样品的C的浓度(图中的区域L1b)。换句话说，图中的点Pch1相当于把浓度作为深度的函数时的浓度的拐点。样品a中的硼的浓度分布之所以呈现这种形态，是因为在进行用于激活的热处理时，用硼氮混合层23内的氮抑制硼的扩散，结果是由于激活之后的硼产生了偏重存在于氮浓度高的区域(深度比约0.1μm的位置还靠上)的倾向的缘故。

此外，以往人们就提出了向半导体衬底内导入氮的方案，但是在这种情况下，要用氮离子的注入来进行。按一般的常识，人们认为利用在氨气之类的气氛中进行的热处理不能进行向半导体衬底有实用意义的氮的导入。但是，现在知道了在本实施例的这种条件下，即采用在氨气气氛中以比较高的温度进行快速加热热处理的办法，可以在硅衬底内形成较高浓度的氮扩散层。

而且，用本实施例的这种用热处理导入氮的方法和已向硅衬底中注入了氮离子的情况下同，在硅衬底内不产生缺陷。因此，可以得知，并不是在导入氮时产生缺陷和该缺陷抑制了杂质的扩散。此外，仅仅导入BF₂而不导入氮所进行过激活处理的样品d的杂质分布曲线L₄呈现出在非常靠近表面的地方有峰值、之后整体地平缓减少的特性，其峰值也小。这被认为是由于氟离子的存在整体性地抑制了BF₂扩散的缘故。因此，仅仅导入BF₂不可能得到具有本实施例的这种特征的杂质浓度分布。

另一方面，导入了BF₂和氮、并已在氨气气氛中进行了快速加热热处理的样品b的浓度分布曲线L2在比0.1μm还小的深度0.07μm附近具有拐点Pch2。因此，在这种情况下还可以把高浓度区集中到更小的范围之内。

在图8中，虽然示出的是在某一特定的条件之下在导入了氮并已在氨气气氛中进行了快速热热处理的情况下的浓度分布，但是，借此于对在氨气气氛中进行的快速加热热处理的温度或时间进行调整，或者改变硼离子的注入工序与在氨气气氛中进行快速加热热处理工序之间的实施顺序，可以控制硼的浓度分布。

此外，在氨气气氛中进行的快速加热热处理最好在900℃以上、10秒以下的条件下进行、因为一般说，氨气在800℃以上进行热分解，在900℃以上可更加被激活。但是，在用快速加热处理向已经导入了p型杂质或n型杂质的源·漏区中导入氮时，应抑制这些杂质的扩散，在pMOS晶体管中，理想的是在1000℃以下，在nMOS晶体管中理想的是在1050℃以下的条件下进行，氨气流量一般是约为1～10slm，但并不仅限于此。特别是已经确认，用在加热处理时间极其之短，且比如说在达到目标温度之后立即使之冷却这样地进行脉冲式加热的办法，还可以使示于图8的浓度分布曲线L1中的浓度剖面在表面附近的浓度分布进一步变陡。即，使峰值Peb进一步变高，且使拐点Pch1向左移动。

再者，还可以使在氨气气氛中的快速加热热处理工序和用于使杂质激活的热处理工序通用化，或者也可把这两个工序作为多段处理进行连续处理。

此外，即便使向半导体衬底内时行硼或BF₂注入时的条件多少发生了变化，通过对其后在氮气气氛中的快速加热热处理条件进行适当的选择，也可以发挥与本实施例同样的效果。

还有，作为向半导体衬底内导入的用于发成载流子的杂质，不光是硼，还可以应用磷、砷、铟、锑等等。另外，通过导入氮、不仅可以抑制用于生成载流子杂质的扩散。还可抑制氟之类的不产生载流子的杂质的扩散。即，具有不使在其浓度剖面曲线中产生拐点的效果。

此外，即使是在已向氨气中加入了氮气或氩气等惰性气体的气体气氛中进行快速加热热处理，也可以期待与本实施例相同的效果。还有，即便是在氮气和氢气等其他的气体的混合气体气氛中或在NF₃气氛中进行快速加热热处理，也可得到与本实施例相同的效果。

再有，本发明中的半导体区域不仅仅是半导体衬底内的单晶半导体区域，也可以是比如说多晶硅之类的多晶半导体区域或非晶硅之类的非晶半导体区域。即便是在多晶半导体区域或非晶半导体区域中，为了提高导电性，有时也要导入用于生成载流子的硼、磷、砷等杂质，在这种情况下，也可采用向已导入了该杂质的区域中导入氮的办法，使之产生和本实施例同样的杂质浓度分布。

第8实施例

其次，对本身是把上述第7实施例中的杂质浓度分布的改良技术利用到改善pMOS器件的特性中去的例子的第8实施例进行说明。图9的流程图示出了本实施例的制造工序的步骤，图10的断面图示出了本实施例的pMOS器件的制造工序。

首先，在示于图10(a)的工序中，在半导体衬底内形成n阱31，在该n阱31的上边形成厚度约4nm的氧化膜，再在栅极氧化膜32之上形成厚度约200nm的多晶硅膜之后，用光刻工序和反应离子刻蚀(RIE)工艺在氧化膜和多晶硅膜上刻出图形，形成栅极氧化膜32和栅极电极33。之后，以栅极电极33为掩模在加速能量为约10KeV、剂量为1×10¹⁴cm^-2的条件下注入BF₂离子，以形成源·漏区的扩展区34(p型扩散层)。再以栅极电极33为掩模，在加速能量为约160KeV、剂量约6×10¹²cm^-2、注入角度为20°左右的条件下进行砷离子的注入，形成用于提高击穿电压的凹处(Pocket)区35(n型扩散层)。

接下来，在示于图10(b)的工序中，在用由TEOS气体进行的LPCVD淀积厚度为120nm的氧化膜之后，应用干蚀技术背刻蚀该氧化膜，在栅极电极33的两侧面上保留下氧化膜的一部分，形成侧壁36。再在加速能量约为10KeV、剂量约2×10¹⁵cm^-2的条件下进行硼离子的注入，形成源·漏区37(p型扩散层)。这时也向栅极中导入硼，成为p型晶体管的电极。

接着，在示于图10(c)的工序中，把衬底设置于常规的快速加热热处理(Rapid Thermal Annealing)装置内，在流量为5升/分的氨气气氛中，在900℃左右、约10秒钟的条件下进行热处理。以此向半导体衬底内导入氮，在源·漏区37内靠近表面附近的区域形成硼氮混合层38(氮扩散层)。再用通常的快速加热热处理装置，采用施以约1000℃、约10秒钟的热处理使杂质激活，确定出p型扩展区34、p型源·漏区37，n型凹处区35的范围。这时，和在上述第1实施例的p型扩散层22中一样，使氮以高浓度向源·漏区37内扩散，深度约达0.1μm。因此，在源·漏区37内的硼浓度分布和示于图8的分布大体上一致。即，其浓度分布为高浓度的硼所在区域集中于表面附近。此外，因为即使在扩展区34内杂质的扩散也受氮的抑制，故在扩展区34内靠近表面附近的区域中存在着较高浓度的硼，在其紧下方的浓度分布呈现出陡峻的浓度梯度(浓度的减少)。

此外，在本实施例中，虽然已向源·漏区37内导入了用于形成扩展区34和凹处区35的杂质，但由于它和用于形成源·漏区杂质浓度相比是微量的，故在源·漏区37内，几乎可以无视这些杂质的存在。但是，就如后边要讲的那样，对源·漏区37的形状则会有影响。

在示于图10(d)的工序中，用溅射法淀积30nm钛这样的高融点金属，并对其进到1分钟的700℃的热处理。由于这一热处理使由硅构成的源·漏区37或由多晶硅构成的栅极电极33等的表面附近的区域与钛发生反应，故在源·漏区37或栅极电极33的表面际近将形成钛硅化物膜39。之后，用湿蚀法除掉未被硅化物化的未反应钛膜。在此之后，再在衬底上边形成层间绝缘膜40、填埋接触孔的塞柱41和布线(未作图示)等等，制造成表面沟道型的p型MOSFET。

按照以上那样的制造方法，靠氮对杂质扩散的抑制作用可使源·漏区37中的高浓度区、扩展区34a内的浓度较高的区域集中于表面附近，晶体管的击穿电压提高了，还可以提高短沟道效应的抑制功能。对于这一点，后边将详细说明。

下面对就本实施例的晶体管特性的测定结果进行说明。但是，在以下的说明中，把应用本实施例形成的p型MOSFET(即具有在注入硼之后于氨气气氛中进行了快速加热热处理的源·漏区的p型MOSFET)作为样品A；把在30KeV注入了BF₂离子之后又在氨气气氛中进行了快速加热处理的p型MOSFET作为样品B；把在10KeV下注入了硼离子后。不于氨气气氛中进行快速加热热处理的p型MOSFET作为样品C；把在30KeV下进行BF₂离子注入后不进行在氨气气氛中快速加热热处理的p型MOSFET作为样品D。但是，注入BF₂离子时与注入硼离子时的注入能量之所以不同，是因为要对因质量差而致的注入深度的不同进行补偿的缘故。

图11的特性图示出了对于样品A、C、D的阈值电压对栅极长度的依赖性。但是，示出的是阈值电压随栅极长度而变化的程度越小则对短沟道效应的抑制作用越大。图12的数据示出的是在使样品A和D的栅极长度和阈值电压大体上相同的情况下对两者的晶体管特性(I-V特性)进行测定的结果。图13的数据示出的是对于样品A、B、C、D，再在源·漏区上边形成了硅化物膜时硅化物膜与源·漏区之间的界面的接触电阻相对于该界面面积的变化。

如从图11可以弄明白那样，当对用10KeV注入过硼离子的样品之间进行比较时，已在氨气气氛中进行了快速加热热处理的本实施例的样品A的短沟效应抑制作用比未在氨气气氛中进行过快速加热热处理的样品C要大，具有和在30KeV下注入了BF₂离子后未在氨气气氛中进行快速加热热处理的样品D相同的短沟效应抑制作用。另一方面，从图12可知，当对样品A和D的晶体管特性进行比较时，在10keV下注入硼并在氨气气氛中进行了快速加热处理的本实施例的样品A的饱和漏极电流大15％。人们认为这归因于本实施例A的图13所示的硅化物膜-源·漏区之间的界面电阻低，以及如图8所示，因硼10KeV注入而使源·漏区的分布的下摆在宽阔部分(即源·漏区的纵深方向的区域)中的杂质浓度高，而使样品A的源·漏区的电阻变低。也就是说，本实施例的MOS器件和仅进行了BF₂离子注入而未在氨气气氛中进行快速加热热处理的MOS器件相比，虽然短沟效应抑制作用是同等的，但却可以实现更大的漏极饱和电流。

此外，图14示出的是对注入砷离子后已在氨气气氛中进行了快速加热热处理的n型MOS FET和未在氨气气氛中进行快速加热热处理的n型MOSFET的n-ch栅极电阻对栅极宽度的依赖性进行比较的数据。此外，图15的数据表示上述P型MOSFET样品A、B、C和D的源·漏区中的表面电阻对硅化物宽度的依赖性。如图14所示，没有因本实施例导入氮而产生妨碍借助于硅化物化而谋求低电阻化这一硅化物技术的目的的麻烦。一般来说，人们认为因导入氮会妨害硅化物化处理，但可得知由于本实施例的方法中的氮浓度极低，故没有产生这种不利影响。另外，如图15所示，可知因导入氮而缓和了因BF₂离子注入而产生的表面电阻增大这一不利影响。即，由于在注入BF₂离子时在非常靠近表面的地方有杂质浓度的峰值，故虽然已知会妨害形成均一的硅化物膜，但在注入硼时，由于在比表面稍微靠下的位置上(即将被硅化的区域的紧下方)存在着杂质浓度的峰值，故不会妨害均一的硅化物膜的形成。而且，在本实施例的MOS器件中。采用增高对降低表面电阻起着最重要的作用的硅化物膜紧下方区域的杂质浓度，可以大幅度地改善表面电阻。

除此之外，已经知道还可得到可降低结反向漏电的显著效果。

其次，对由于向MOSFET的源·漏区导入氮而产生的构造上的特征和优点进行说明。

图16的断面图示出了常规的MOSFET在源·漏区与沟道区附近的结构。但是，在该图中示出的仅仅是漏区，源区一般具有与漏区对称的构造，故未画出。图17是从前面描述过的图8的数据中，就本实施例的已导入了硼和氮的源·漏区与现有的仅仅注入硼离子的源·漏区取出杂质沿衬底的深度方向的浓度分布曲线L1、L3。如图16所示，只导入硼离子而形成的现有的源·漏区SDb一般来说具有用虚线所示的那种形状。通常，杂质的扩散(包括离子注入形成的扩散和加热形成的扩散这两者)以一定的速度从扩散源在各个方向上均一地前进。而且，由于在这种情况下源·漏区的表面相当于扩散源，故在示于图16的断面内就成为从直线状的扩散源进行扩散。另一方面，本实施例的源·漏区SDbn则呈现出图中实线表示的形状。之所以产生这种不同，被认为是出于下述理由。

源·漏区可以粗分为与沟道区相邻的区域Rch、将变成产生击穿的方向的区域Rpa，以及与衬底区域相邻的底部的区域Rsb。另一方面，向半导体衬底中已掺入了用于进行阈值控制的n型杂质(砷和磷等)或用于防止击穿的n型杂质，且该n型杂质的高浓度区在从半导体衬底的表面进入纵深方向的某一深度范围之内(参看图17)。从以上情况可知，本实施例的源·漏区SDbn对于现有的源·漏区SDb将呈现以下那样的形状特征。首先，在衬底表面附近的区域Rch中，由于本实施例的源·漏区SDbn内的杂质浓度比现有的源·漏SDb还高，故在表面附近的区域Rch中，本实施例的源·漏区SDbn比现有的源·漏区SDb更向沟道区一侧突出。这是因为借助于可以把高浓度区限制于表面附近的狭窄的区域之内，在进行用于形成源·漏区的杂质离子注入时，注入所用的能量可以比不导入氮时的条件还大。而且，在比沟道区还深的区域Rpa中，由于本实施例的源·漏区中的杂质浓度在过了峰值之后将急剧降低，故强烈地受到降低因n型杂质而产生的载流子的影响。因此，在区域Rpa中，比现有的MOSFET的源·漏区SDb从沟道区后退方向还远。此外，如上述那样，由于可把离子能量加大，故源·漏区的底部区域Rsb比不导入氮时的源·漏区SDb还深。即，本实施例的源·漏区SDbn的衬底纵深方向上的浓度分布与不导入氮时的浓度分布相比，呈现宽阔的分布，且源·漏区Sdbn变深。

由于以上的构造上的特征，本实施例的MOSFET具有下述动作上的优点。首先，由于衬底表面附近的区域Rch向沟道区一侧突出了出去，故寄生电阻变小。而其紧下方的区域Rpa由于已向后退，故抗击穿的能力变大，短沟效应的抑制作用也变大。再者，由于区域Rpa中的浓度分布的倾斜已变缓，故寄生电容变小。

此外，虽然在上述的说明中忽略了凹处区的存在。但是，由于凹处区的存在，示于图16的区域Rpa的后退变得显著起来。即使不设置凹处区仍能基本上得到示于图16的浓度分布，故具有可使工序更简化的优点。

在本实施例中，作为低电阻化的方法虽然对Ti硅化物工艺的情况进行了说明，但应用Co或Ni之类的其他的硅化物工艺或用选择淀积W进行的钨粘附技术等其他技术也可得到同样的效果。

还有，作为其中的硼和BF₂的注入条件，在所有的条件下都有同样的效果。

作为杂质，不仅是硼，在形成已导入了磷、砷、铟、锑等所有杂质的扩散层的情况下也是相同的。另外，在抑制氟等不形成扩散层的杂质的扩散的情况下也是一样的。

此外，对于在氨气气氛中的快速加热热处理，即使在氮、氩之类的气氛中也可得到相同的效果。但是，最好把氮作为与硼不同的第2杂质导入。

再有，不仅仅是硅衬底，即使对于多晶硅也预期会有相同的效果。

虽然在本实施例中对向源·漏区及其扩展区导入了氮时的效果进行了说明，但是和本实施例一样，向阱和沟道区中导入氮时，也具有对用于生成载流子的杂质的扩散进行抑制的效果。

第9实施例

图18(a)-(d)的断面图示出了本实施例的MOSFET的制造工序。

首先，在示于图18(a)的工序中，先在硅衬底51的一部分上形成器件隔离52，再在被器件隔离52围起来的有源区之上形成栅极氧化膜53和栅极电极54。这时的条件可以与上述各实施例中形成栅极氧化膜和栅极电极时的条件相同。

在示于图18(b)的工序中，注入硼离子(B⁺)而形成源·漏极的扩展区55。这时的条件可以和形成上述第8实施例中的扩展区的条件相同。

其次，在示于图18(c)的工序中，用在氨气气氛中进行的加热处理向硅衬底内导入氮。这时，或者是使处理时间比第8实施例中的短，或是降低处理温度，以便把高浓度的氮导入到比上述第8实施例中的氮的导入区还薄的区域中。借助于这种处理，在扩展区55表面附近的区域中形成氮扩散层56。同时，在栅极氧化膜53的两个端部上形成氮氧化层57。

在示于图18(d)的工序中，在栅极电极54的两侧面上边形成侧壁58，之后，向硅衬底内注入硼离子，以形成源·漏区59。这时的条件可与上述第8实施例中的源·漏形成时相同。

之后，采用进行用于使杂质激活的热处理确定扩展区56和源·漏区59的范围。

然后，最好在源·漏区及栅极电极的上边进行形成硅化膜的工序，但是，并不一定非要形成硅化物膜不可。

在本实施例中，由于扩展区55中浓度比较高的区域限于表面附近，故能把沟道区中的Pn结作得很浅，且可减小沟道电阻。而且，由于在栅极氧化膜的两端形成了氮氧化层57。故也具有和上述第1实施例相同的效果，即可以提高可靠性的优点。此外，在源·漏区上边已形成了硅化物膜的情况下，不用说，和上述第8实施例一样，也可把接触电阻作得极其之小。

还有，在本实施例中，虽然对形成P型MOSFET的情况进行了说明，但是通过把硅衬底作成P型衬底，并在形成源·漏区及扩展区之际注入砷离子。对于n型MOSFET也可以应用上述实施例的工序。由于在这种情况下也可以把沟道区中的Pn结部分作得很浅，故也具有可以降低沟道电阻且可提高可靠性的优点。

此外，也可不在氨气气氛下进行加热处理而代之以用氮等离子体处理向衬底内导入杂质。

第10实施例

图19(a)至(d)的断面图示出了第10实施例的MOSFET的制造工序。

本实施例基本上与第9实施例相同，只是在形成扩展区55之前形成氮扩散层这一点与上述第9实施例不一样。用本实施例也可得到与上述第9实施例完全相同的效果，而且能采用同样的变型方案。

第11实施例

图20(a)-(d)的断面图示出了第11实施例的MOSFET的制造工序。

在示于图20(a)的工序中，在硅衬底51的一部分上形成器件隔离52，在此状态下进行在氨气气氛中进行的热处理，向被器件隔离52围起来的有源区靠近表面的区域导入氮。这时，或者把处理时间定为比第8实施例中的处理时间还短，或者降低处理温度，使得把高浓度的氮导入比上述第8实施例中的氮的导入区还浅的区域中。通过这一处理，在有源区表面附近的区域中形成氮扩散层56。但是，在本实施例中，由于在这一工序中还没有形成栅极氧化膜，故不能形成上述第9、10实施例中的那种栅极氧化膜53的两端部分的氮氧化层57。

在示于图20(b)的工序中，在有源区的上边形成栅极氧化膜53和栅极电极54。这时的条件可和上述各实施例中形成栅极氧化膜和栅极电极的条件相同。

在示于图20(c)的工序中，注入硼离子(B⁺)，形成1个漏极的扩展区55。这时的条件可和上述第8实施例中形成扩展区的条件相同。

在示于图20(d)的工序中，在栅极电极54的两侧面上形成侧壁58之后，向硅衬底内注入硼离子以形成源·漏区59。这时的条件可和上述第8实施例中形成源·漏区的条件相同。

之后，采用进行用于使杂质激活的热处理的办法，确定扩展区55及源·漏区59的范围。

在本实施例中，由于沟道区和扩展区55内浓度比较高的区域限于表面附近，故可以把沟道区中的pn结部分形成得浅，可降低沟道电阻。另外，在已于源·漏区上形成了硅化物膜的情况下，不言而喻可以和上述第8实施例一样，使接触电阻极其之小。

虽然在本实施例中，说明的是形成MOSFET的情况，但以硅衬底为p型衬底、并在形成源·漏区及扩展区之际注入砷离子的n型MOSFET也可应用上述实施例的制造工序。由于在这种情况下也可以把沟道区和扩展区中的pn结部分做得很浅，故具有可降低沟道电阻且可提高可靠性的优点。

此外，还可不在氨气气氛下进行加热处理而代之以用氮等离子体处理向衬底内导入杂质。

第12实施例

图21(a)-(d)的断面图示出了本实施例的纵向npn双极型晶体管的制造工序。

在示于图21(a)的工序中，在向硅衬底71靠近表面的区域导入n型杂质而形成了n型埋入式集电极层72之后，在整个衬底表面上形成n型外延层73，再在n型外延层73内形成p型隔离层74。之后，以光刻胶81a为掩模，向被p型隔离层74围起来的区域(即集电极层75内的一部分)中注入高浓度n型杂质形成n型的集电极壁(Colletor Wall)层76。

在示于图21(b)的工序中，在除掉了上述光刻胶膜81a之后，在氨气气氛中进行热处理，具体地说在把后边要形成的基极层包括在内的区域中形成氮扩散层77，直到比第8实施例还深的区域。这时的热处理条件是氨气流量约为5slm、温度约950℃、时间约30秒。然后，以光刻胶膜81b为掩模向集电极层75中的一部分注入低浓度的硼离子以形成基极层78。这时的离子注入条件是：注入能量约30KeV、剂量约2×10¹³cm^-2。

再后，在示于图21(c)的工序中，以光刻膜81c为掩模，向基极层77内及集电极壁层76内注入高浓度的砷离子，形成n型的发射极层79和集电极接触层80。

之后，进行用于激活的热处理，使已导入各层中的杂质激活。

在本实施例中，由于已在基极层78中形成了氮扩散层77，故可以在进行用于激活的热处理时抑制基极层78内的硼的扩散。由于基极层78浓度较高且厚度形成得薄，故基极电阻将变小。给出发射极接地电路的高频界限的f_T，若设基极区的宽度(在本实施例中为厚度)为W，扩散常数为D，则已知f_T与D/W²成比例，所以采用本实施例的构造，可以发挥提高双极型晶体管的截止频率f_T的效果。另外，由于在本实施例的方法中，在发射极层中也可形成氮扩散层，故具有可以提高发射极层靠近表面处的浓度使发射极电阻的降低而提高电流放大倍数的优点。

此外，虽然在本实施例中说明的是已在基极层和发射极层中形成了氮扩散层的例子。但不言而喻，也可以仅在双极型晶体管的发射极层或基极层中形成氮扩散层。

各实施例的变形例

在上述各实施例中的图3(a)、图4(a)、图5(a)和图6(a)中所示的工序或这些工序之前，在氨气之类的含氮气体中加热或进行等离子体氮化处理，可以向硅衬底内导入氮。即使采用这种办法，也可以得出与上述实施例9、10或11相同的效果。在NH₃气体气氛中，在800℃下进行15秒钟的热处理，之后进行与各实施例中的工序相同的工序，可以形成具有结构和功能与各实施例相同的器件。即使在其它的实施例中，也可以不注入氮离子而代之以进行这种处理，使之发挥与上述各实施例相同的效果。

还有，热氮化的条件是若在N₂气体气氛中进行1000-1200℃、30分钟的热处理或在NH₃气体气氛中进行600-800℃、30秒钟的热处理，则可以在栅极氧化膜中形成功能与第1实施例等同样的氮氧化层。

等离子体氮化的条件是：N₂气体的流量为10-100ccm，气体压力为10-300m乇，高频功率为50-300瓦左右。之后采用与各实施例中的工序相同的工序，就可以形成构成和与各实施例同样的半导体器件。

Claims (47)

1.一种半导体器件，该半导体器件把MIS型场效应晶体管设置在 半导体衬底上，其特征在于

上述MIS型场效应晶体管包括：

形成于上述半导体衬底的一部分上的有源区；

形成于上述有源区之上的栅极氧化膜；

形成于上述栅极氧化膜之上的栅极电极；

向位于上述有源区内上述栅极电极两侧的区域中导入杂质而形成的源区和漏区；以及

形成于上述栅极氧化膜的两个端部中至少上述漏极区一侧的端部上的氮氧化层。

2.如权利要求1的半导体器件，其特征是，上述氮氧化层形成于上述栅极氧化膜的两个端部。

3.如权利要求1的半导体器件，其特征是：还包括形成在上述源区和漏区内至少漏区的一部分中的氮扩散层。

4.如权利要求3的半导体器件，其特征是：上述氮扩散层形成得比上述源区和漏区薄。

5.如权利要求1的半导体器件，其特征是：

在半导体衬底上设有nMIS型场效应晶体管和pMIS型场效应晶体管；

上述MIS型场效应晶体管为上述nMIS型场效应晶管，

上述pMIS型场效应晶体管具有：

形成于上述半导体衬底的一部分上的有源区；

形成于上述有源区之上的栅极氧化膜；

形成于上述栅极氧化膜之上的栅极电极；

向位于上述有源区之内上述栅极的两侧方向上的区域导入杂质形成的源区和漏区，以及

在上述pMIS型场效应晶体管的栅极氧化膜上没有形成氮氧化层。

6.如权利要求5的半导体器件，其特征是：上述nMIS型场效应晶体管和pMIS型场效应晶体管还具备有形成在上述源区和漏区内的至少一部分中的氮扩散层。

7.如权利要求6的半导体器件，其特征是：上述氮扩散层形成得比上述源区和漏区的任一个区域都薄。

8.如权利要求1、2、3、4、5、6或7中任一项的半导体器件，其特征是：在上述栅极电极上还具备与上述栅极电极同时形成图形的栅极上绝缘膜。

9.一种半导体器件，其特征是具备有：

半导体衬底；

形成在上述半导体衬底中、含有用于生成载流子的第1种导电类型杂质的杂质扩散层；

含有氮的氮扩散层，其中的氮在因与半导体原子的碰撞而导致的缺陷不超过检测等级的状态下导入包括上述杂质扩散层的至少一部分在内的区域。

10.如权利要求9的半导体器件，其特征是：上述杂质扩散层内的上述第1种导电类型杂质的浓度分布从半导体衬底内靠近表面的区域的最大浓度位置向着上述半导体衬底的纵深方向减少，同时在达到通过了上述最大浓度位置下方的规定位置之前其减少比率较大，而在比上述规定位置还向纵深方向的区域上减少比率较小。

11.如权利要求9或10的半导体器件，其特征是：

还具备形成于上述杂质扩散层之上的硅化物膜，且

上述杂质扩散层内的上述第1种导电类型杂质的最大浓度位置处于与上述硅化物膜之间的界面的紧下方。

12.如权利要求9或10的半导体器件，其特征是：

上述半导体器件是一种MIS型场效应晶体管，该MIS型场效应晶体管具有：形成在半导体衬底内的有源区之上的栅极绝缘膜；形成在该栅极绝缘膜之上的栅极电极；在上述有源区之内形成位于上述栅极电极的两侧方向上的区域内、含有第1种导电类型杂质的源区和漏区，在上述有源区内的上述源区及漏区之间形成的、含有第2种导电类型杂质的沟道区，以及

上述氮扩散层形成在包括上述源区和漏区中至少各自的一部分的区域中。

13.如权利要求12的半导体器件，其特征是还具备：

由形成在上述栅极电极的两侧面上的绝缘性材料构成的侧壁；

分别形成在上述源区和漏区与上述栅极电极的紧下方区域之间并含有浓度低于上述源区和漏区浓度的第1种导电类型杂质的扩展区，以及

上述氮扩散层还形成在上述扩展区上。

14.如权利要求12或13的半导体器件，其特征是：上述氮扩散层也涉及到上述沟道区。

15.如权利要求12的半导体器件，其特征是：上述源区和漏区之内用于生成上述载流子的杂质的浓度超过规定值的区域构成在与上述沟道区域相邻的部分内，所述浓度超过规定值的区域对于没有上述氮的情况位于上述半导体衬底内靠近表面的区域中进入上述沟道区一侧的纵深方向上远离沟道区的一侧。

16.如权利要求12、13、14或15中任一项的半导体器件，其特征是：

还具备形成在上述源区和漏区之上、至少含有金属的导体膜，以及

上述源区和漏区之内形成了上述氮扩散层的区域中的用于生成上述载流子的杂质的最大浓度位置处于与上述导体膜之间的界面附近。

17.如权利要求9的半导体器件，其特征是：

上述半导体器件是一种双极型晶体管，它具有形成于上述半导体衬底内的有源区的一部分上且含有第2种导电类型杂质的发射极区；形成在上述有源区内把上述发射极区围起来并含有第1种导电类型杂质的基极区；在上述有源区内形成在含有上述基极区下方的区域上并含有第2种导电类型杂质的集电极区，以及

上述氮扩散层形成在至少含有上述发射极区域的一部分的区域内。

18.如权利要求9的半导体器件，其特征是：

上述半导体器件是一种双极型晶体管，它具有：形成于上述半导体衬底内的有源区的一部分上并含有第2种导电类型杂质的发射极区；形成在上述有源区内把上述发射极区围起来并含有第1种导电类型杂质的基极区；在上述有源区内形成在包含上述基极区下方的区域上并含有第2种导电类型杂质的集电极区，以及

上述氮扩散层形成在至少含有上述基极区的一部分的区域内。

19.一种半导体器件的制造方法，其特征是在设有MIS型场效应晶体管的半导体器件的制造方法中，具有下述工序：

第1工序，用于在半导体衬底上形成把有源区围起来的器件隔离；

第2工序，用于在上述有源区之上淀积氧化膜和导体膜；

第3工序，用于使上述氧化膜和导体膜形成图形，分别形成上述MIS型场效应晶体管的栅极氧化膜和栅极电极；

第4工序，用于向上述栅极氧化膜的两个端部之内至少漏极一侧的端部导入氮，以形成氮氧化层；

第5工序，用于向上述有源区中位于上述栅极电极两侧方向的区域导入第1种导电类型杂质以形成上述MIS场效应晶体管的源区和漏区。

20.如权利要求19的半导体器件的制造方法，其特法征是：上述第4工序在上述第3工序之后及上述第5工序之前进行，而且，通过从衬底上方至少包括向漏极形成区一侧倾斜的方向在内的方向上注入氮离子，以形成上述氮氧化层。

21.如权利要求19的半导体器件的制造方法，其特征是：在上述第4工序中，从至少包括向上述漏极一侧倾斜的方向和向上述源极一侧倾斜的方向在内的两个以上的方向上注入杂质离子。

22.如权利要求21或22的半导体器件的制造方法，其特征是：在上述第4工序中，从在平行于上述晶体管的沟道方向的断面内且对于垂直于上述半导体衬底的表面的方向倾斜10°以上的方向上注入杂质离子。

23.如权利要求19的半导体器件的制造方法，其特征是：上述第4工序通过在至少含氮的气体气氛中对上述半导体衬底进行加热处理而进行。

24.如权利要求23的半导体器件的制造方法，其特征是：上述第4工序在氨气气氛中进行。

25.如权利要求19的半导体器件的制造方法，其特征是：上述第4工序，采用在含氮气体气氛中产生等离子体的方法进行。

26.如权利要求19、20、21、22、23、24或25中任一项的半导体器件的制造方法，其特法征是：上述第4工序中也向上述源区和漏区导入氮。

27.如权利要求19、20、21、22、23、24或25中任一项的半导体器件的制造方法，其特征是还具备下述工序：

在上述第4工序之前，以上述栅极电极为掩模向半导体衬底内导入低浓度的第1种导电类型杂质以形成低浓度源·漏区；

在上述第4工序之后、第5工序之前，在上述栅极电极的两侧面上形成绝缘体侧壁。

28.如权利要求19、20、21、22、23、24或25中任一项的半导体器件的制造方法，其特征是：在上述第5工序之后还具备在上述源区和漏区的上边形成至少含金属的低电阻膜的工序。

29.如权利要求19、20、21、22、23、24、25、26、27或28中任一项的半导体器件的制造方法，其特征是：

在上述第2工序中，还在上述导体膜的上边淀积绝缘膜。

在上述第3工序中，使上述绝缘膜与上述导体膜和氧化膜同时形成图形，在上述栅极电极的上边形成栅极上绝缘膜。

30.如权利要求19的半导体器件的制造方法，其特征是：

在上述第1工序中，形成器件隔离，用于单独地把用来形成nMIS型场效应晶体管的第1有源区和形成上述pMIS型场效应晶体管的第2有源区围起来，

在上述第2工序中，在上述第1和第2有源区的上边淀积氧化膜和导体膜，

在上述第3工序中，使上述氧化膜和导体膜形成图形，在上述第1和第2有源区的上边分别形成nMIS型、pMIS型场效应晶体管的栅极氧化膜和栅极电极，

以上述第4工序中，向上述nMIS场效应晶体管的栅极氧化膜的两个端部之内至少漏极一侧的端部导入氮以形成氮氧化层，

在上述第5工序中，分别向上述第1和第2有源区之内位于上述栅极电极的两侧方向的区域导入第1、第2种导电类型杂质，以形成上述nMIS型和pMIS型场效应晶体管的源区和漏区。

31.如权利要求30的半导体器件的制造方法，其特征是：在上述第3工序之后、第5工序之前还包括形成覆盖上述第1有源区的第1掩模部件的工序，

在上述第4工序中，在形成了上述第1掩模部件的状态下，采用从上述第1有源区上方且至少包括向漏区一侧倾斜的方向在内的方向上注入氮离子的方法形成上述氮氧化层。

32.如权利要求30或31的半导体器件的制造方法，其特征是还包括下列工序：

在上述第3工序之后、第5工序之前，形成覆盖上述第1有源区的第2掩模部件的工序；

在形成了上述第2掩模部件的状态下，从大体上垂直于上述半导体衬底表面的方向上，向上述第2有源区内注入氮离子的工序。

33.如权利要求30、31或32中任一项的半导体器件的制造方法，其特征是：

在上述第2工序中，还在上述导体膜之上淀积绝缘膜，

在上述第3工序中，使上述绝缘膜与上述导体膜和氧化膜同时形成图形，以在上述第1和第2有源区内的上述栅极电极之上形成栅极上绝缘膜。

34.一种半导体器件的制造方法，其特征是包括下述工序：

第1工序，向半导体衬底的半导体区域内导入用于生成载流子的杂质以形成第1杂质扩散层；

第2工序，向上述半导体衬底的半导体区域内导入氮而形成氮扩散层，导入的氮要使得不产生因与半导体原子之间的碰撞而产生的缺陷超过检测等级；

第3工序，加热半导体衬底，使用于生成上述载流子的杂质激活，以及

上述第1工序和第2工序中的任何一方先在使上述第1杂质扩散层与上述氮扩散层至少进行重叠的情况下进行。

35.如权利要求34的半导体器件的制造方法，其特征是：上述第1工序通过在至少含氮的气体气氛中加热上述半导体衬底而进行。

36.如权利要求35的半导体器件的制造方法，其特征是：上述第3工序在氨气气氛中进行。

37.如权利要求36的半导体器件的制造方法，其特征是：上述第3工序在温度900℃以上、时间10秒以下的条件下进行。

38.如权利要求34的半导体器件的制造方法，其特征是：上述第1工序采用在至少含氮的气体气氛中产生等离子体的方法进行。

39.如权利要求34的半导体器件的制造方法，其特征是：在上述第3工序之后，还具备在上述源区和漏区之上形成硅化物膜的工序。

40.如权利要求34、35、36、37或38中任一项的半导体器件的制造方法，在上述半导体衬底内设有MIS型场效应晶体管形成区，其特征是：

还具备在上述MIS型场效应晶体管形成区上形成栅极绝缘膜和栅极电极的工序，

在上述第1工序中形成了上述栅极绝缘膜和栅极电极之后，向上述MIS型场效应晶体管形成区内位于上述栅极电极两侧方向上的区域上导入用于生成上述载流子的杂质以形成上述MIS型场效应晶体管的源区和漏区。

41.如权利要求40的半导体器件的制造方法，其特征是：

在形成上述栅极绝缘膜和栅极电极工序中形成由氧化膜构成的栅极绝缘膜，

上述第2工序在形成上述栅极绝缘膜和栅极电极的工序之后进行，而且在上述第2工序中，也向上述栅极绝缘膜的两个端部导入氮以形成氮氧化层。

42.如权利要求40的半导体器件的制造方法，其特征是：

在形成上述栅极绝缘膜和栅极电极的工序之后且上述第1工序之前还包括下列工序：

向上述MIS型场效应晶体管形成区内导入浓度低于导入到上述源区和漏区中用于生成载流子的杂质浓度的相同导电类型的用于生成第2载流子的杂质，以形成扩展区；

在上述栅极电极的两侧面上形成绝缘体侧壁，

在上述第1工序中，向上述MIS型场效应晶体管形成区内位于上述栅极电极和侧壁的两侧方向的区域内导入上述用于生成载流子的杂质，

在上述第2工序中，形成上述氮扩散层，使得把上述扩展区的至少一部分包括在内。

43.如权利要求42的半导体器件的制造方法，其特征是：在形成上述栅极绝缘膜和栅极电极的工序之后、第1工序之前还包括下列工序：向上述MIS型场效应晶体管形成区内导入浓度低于导入到上述源区和漏区中的上述用于生成载流子的杂质浓度、导电类型相反的用于生成第3载流子的杂质，以形成凹处区。

44.如权利要求40、42或43中任一项的半导体器件的制造方法，其特征是：上述第2工序在形成上述栅极绝缘膜和栅极电极的工序及上述第1工序之前进行，且在上述MIS型场效应晶体管形成区的整个横向方向上形成氮扩散层。

45.如权利要求40、41、42、43或44中任一项的半导体器件的制造方法，其特征是：在上述第3工序之后还具有在上述源区、漏区和栅极电极的上边形成硅化物膜的工序。

46.如权利要求34、35、36、37或38中任一项的半导体器件的制造方法，在上述半导体衬底内设有双极型晶体管形成区，其特征是还包括下列工序：

向上述双极型晶体管形成区内导入第1种导电类型杂质以形成双极型晶体管的集电极区；

向上述集电极区内导入第2种导电类型杂质以形成双极型晶体管的基极区；以及

在上述第1工序中，向上述基极区内导入第1种导电类型杂质，以形成上述双极型晶体管的发射极区，

在上述第2工序中，向至少包含上述发极区的一部分的区域导入氮。

47.如权利要求34、35、36、37或38中任一项的半导体器件的制造方法，在上述半导体衬底内设有双极型晶体管形成区，其特征是还包括下列工序：

向上述双极型晶体管形成区内导入第1种导电类型杂质，以形成双极型晶体管的集电极区；

在上述第1工序之后，向上述集电极区内导入第1种导电类型杂质，以形成上述双极型晶体管的发射极区，

在上述第1工序中，向上述集电极区内把上述发射极区围起来的区域导入第2种导电类型杂质，以形成双极型晶体管的基极区，

在上述第2工序中，向至少含有上述基极区的一部分的区域内导入氮。

Images