CN1162919C - 具有低位错密度的氮化镓族晶体基底部件及其用途和制法 - Google Patents

具有低位错密度的氮化镓族晶体基底部件及其用途和制法 Download PDF

Info

Publication number
CN1162919C
CN1162919C CNB981082467A CN98108246A CN1162919C CN 1162919 C CN1162919 C CN 1162919C CN B981082467 A CNB981082467 A CN B981082467A CN 98108246 A CN98108246 A CN 98108246A CN 1162919 C CN1162919 C CN 1162919C
Authority
CN
China
Prior art keywords
gan
group crystal
gan group
mask layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981082467A
Other languages
English (en)
Other versions
CN1205556A (zh
Inventor
只友一行
二
宫下启二
明
冈川広明
政
平松和政
一郎
大内洋一郎
彦
泽木宣彦
典
矢桥胜典
柴田巧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Kasei Corp
Original Assignee
Mitsubishi Cable Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP29306697A external-priority patent/JPH11130598A/ja
Priority claimed from JP29304997A external-priority patent/JPH11130597A/ja
Application filed by Mitsubishi Cable Industries Ltd filed Critical Mitsubishi Cable Industries Ltd
Publication of CN1205556A publication Critical patent/CN1205556A/zh
Application granted granted Critical
Publication of CN1162919C publication Critical patent/CN1162919C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一种GaN族晶体基底部件，它包括基底衬底，部分覆盖所述基底衬底的表面的以得到掩模区的掩模层，在其上生长覆盖掩模层的GaN族晶体层，GaN族晶体层的一部分与基底衬底的无掩模区直接接触，它在半导体元件的用途，它的制造和控制位错线的方法。本发明的制造方法能够在GaN族晶体层中制造位于掩模区或无掩模区上面的具有低位错密度的部分。

Description

具有低位错密度的氮化镓族晶体基底部件及其用途和制法
技术领域
本发明涉及GaN(氮化镓)族晶体基底部件及其用途(如半导体发光元件)和制造方法。
背景技术
关于GaN半导体材料的晶体生长得到一种厚膜的常规方法包括在蓝宝石的衬底上形成ZnO或类似的缓冲层和用HVPE方法生长GaN半导体材料。它的改进技术涉及使用由尖晶石、LGO、LAO、ZnO、SiC等制造的衬底或显示出容易解理特性的衬底，来代替蓝宝石衬底。
可是，因为不同的晶格常数和热膨胀系数，通过GaN半导体材料的晶体生长得到厚膜导致在GaN和蓝宝石衬底的界面上产生大量的应力，这样依次导致GaN破坏的问题和不能得到大的衬底。另外，这种方法只能产生有很大的位错密度(如1×109cm-2-1×1010cm-2)的衬底。位错在这里意味着在晶格不匹配的情况下在衬底上生长半导体层时发生了缺陷。这样产生的位错沿着晶体层的生长方向向上伸展并通过一个有源层，形成称为位错线(连续位错)的连续位错部分。因为这种位错是一种晶格缺陷，当GaN半导体材料用于发光元件时，它作为不发光复合中心或最终导致漏电流的通路，这将降低发光性能并缩短服务寿命。
发明内容
因此，本发明的一个目的就是提供具有低位错密度GaN族晶体基底部件。
本发明的另一个目的是提供前述提到的GaN族晶体基底部件的用途。
本发明还有一个目的是提供一种生产前述提到的GaN族晶体基底部件的生产方法和使用该部件生产发光元件的方法。
本发明涉及的GaN族晶体基底部件包括基底衬底、部分地覆盖所述基底表面的掩模层和在掩膜层上生长的覆盖该掩模层并部分同没有掩模的基底衬底直接接触的GaN族晶体层。所述的基底衬底允许GaN族晶体沿着作为厚度方向的C轴生长。掩模层由基本上没有GaN族晶体生长的材料制成。
因此，局部覆盖有掩模层的基底衬底被简单称为“生长衬底”，它的意思是用于生长GaN族晶体。GaN族晶体层以衬底的没有掩模的区域为生长起始点，直到它覆盖了整个掩模层。从而形成了一个包括基底衬底、掩模层和GaN族晶体层的GaN族晶体基底部件。
本发明的GaN族晶体基底部件的生产方法包括用基本上没有晶体生长的材料制成的掩模覆盖基底衬底的部分表面，然后以基底衬底的没有掩模的区域为生长起始点生长GaN族晶体层，直到它的厚度足够覆盖所述的掩模层。
本发明还提供了以上述方法制造的GaN族半导体发光元件，其中在所述的GaN族晶体基底部件的GaN族晶体层中形成的具有低位错密度的GaN族晶体部分，或进一步在所述的GaN族晶体基底部件上形成的GaN族晶体层中形成的具有低位错密度的GaN族晶体部分，位于所述半导体发光元件的发光层的发光部分的中心。
本发明还提供了一种制造GaN族半导体发光元件的方法，包括以下步骤：(a)利用选自SiO2、SiNx、SiO1-xNx、TiO2和ZrO2的非晶材料覆盖基底衬底的部分表面，形成掩模区和无掩模区；(b)从无掩模区开始生长GaN族晶体层，直到覆盖掩模层的表面；(c)用在所述的GaN族晶体层的低位错密度部分形成元件的有源部分的方式，生长GaN族半导体层，形成包含GaN族半导体发光元件的叠层；(d)将所述的叠层分割成单个的GaN族半导体发光元件。
附图说明
图1(a)、(b)是与本发明有关的GaN族晶体基底部件及其生长期间状态的剖面图。
图2显示本发明中使用的掩模层图形的一个实施例。
图3是常规的GaN族晶体基底部件的剖面图。
图4是本发明的GaN族晶体基底部件的另一个实施例的剖面图。
图5(a)、(b)显示了本发明中将用于生长的衬底的一个实施例。
图6显示了本发明中将用于生长的衬底的一个实施例和掩模层上开口的布图。
图7显示本发明中开口布图的效果。
图8(a)、(b)显示在本发明中晶体从开口处沿着横向的方向生长。其中，图8(a)显示了GaN族晶体从图1所示的方形开口(两点划线)出来，沿横向生长。图8(b)显示GaN族晶体从四方向一处合并。
图9(a)、(b)显示使用本发明生长用的衬底生产GaN族发光二极管的步骤。
图10(a)、(b)显示元件和它的有源部分的宽度的例子。
图11是使用本发明用于生长的衬底在生产期间的GaN族条形激光器的透视图，其中图中两端的点线是分割线，省略了电极。
图12(a)-(c)显示了一种根据本发明控制位错线的方法和一个根据本发明制造GaN族晶体基底部件方法的实施例。
图13(a)-(c)显示了另一种根据本发明控制位错线的方法和另一个根据本发明制造GaN族晶体基底部件方法的实施例。
图14显示通过图12的方法得到的GaN族发光元件的实施例。
图15显示通过图13的方法得到的GaN族发光元件的实施例。
图16显示通过本发明的制造方法得到的GaN族晶体基底部件的结构的实施例。
具体实施方式
在本说明书中，当有六方晶系的晶体(如GaN族晶体和蓝宝石衬底)的晶格平面用米勒(Miller)指数(h，k，i，l)表示，并且指数为负时，在指数的前面加一个负号。它不是代表减号，而是采用了普遍接受的米勒指数的表示方法。例如，GaN族晶体有六个棱柱面(特殊面)平行于C轴。它们中的一个面用(1-100)表示，当六个面等同的表示时，用符号{1-100}表示。垂直于前述的{1-100}平面并且平行于C轴的平面等同地用{11-20}表示。垂直于(1-100)平面的晶向用[1-100]表示，集中地等同到那的晶向用<1-100>表示。垂直于(11-20)平面的晶向用[11-20]表示，集中地等同到那的晶向用<11-20>表示。当米勒指数在图形中显示，并且指数为负时，在指数数字的上面加一横杠，其它标识遵循那些米勒指数。本发明中使用的晶向是GaN族晶体在基底衬底上的生长方向，它的厚度方向为C轴方向。
本发明所指的无位错不仅仅意味理论上可能的完全无位错的理想状态，而且指位错密度足够低的情况，即同用缓冲层在蓝宝石衬底上生长GaN族晶体时的位错密度相比，从工业的角度，位错的影响低到可以忽略的程度。
本发明的GaN族是指有如下公式(formula：InXGaXAlZN(0≤X≤1，0≤Y≤1，0≤Z≤1，X+Y+Z＝1))的材料，尤其包括由GaN，AlGaN，InGaN等能用于厚膜的材料。
为避免因为GaN与蓝宝石衬底之间不同的晶格常数和热膨胀系数引起的破裂，和如图3(日本专利未审查公开号№273367/1995)所示，在暴露在衬底表面的开口处(非掩模区)生长芯片大小的GaN层30，本发明人以前建议在基底衬底1上形成有晶格图形的掩模层2。
本发明人随后的研究揭示出，当设置好的GaN层30进一步生长时，晶体不仅在厚度方向生长，而且每个GaN层30在掩模层2上横向生长，如图1(a)所示。它进一步表明不同的生长条件导致依赖晶向的晶体生长。
进一步发现上述提到的晶体存在的位错可从包括衬底的基底开始，或者在特定的生长界面生成，并且随着晶体的生长而生长。当GaN晶体以无掩模部分作为起始点开始生长时，覆盖掩模层所必须的厚度和低位错密度部分的位置将不同，这取决于掩模层的方向(掩模区和无掩模区的边界线的方向)和在GaN晶体生长期间的气氛。
如图1(b)所示，当前述提到的横向生长继续进行，完全覆盖了掩模层2，并且得到了一个又大又厚，没有裂缝且缺陷较少的GaN层3。据推测，因为掩模层2和GaN层3在界面上只是彼此接触，所以导致应力的减轻，裂缝就不存在了。本发明就是基于这些发现。
如图1的实施例所示，在本发明的GaN族晶体基底部件中，由掩模层2部分覆盖基底衬底1的表面，GaN族晶体层3从基底衬底1的无掩模区11生长并覆盖掩模层2。
前述提到的基底衬底1的材料可以是，例如，蓝宝石晶体(C面，A面)，岩石晶体，SiC等，这些被广泛地应用到形成GaN族晶体层，尤其是最好采用蓝宝石(C面)衬底。衬底的表面可以有ZnO，MgO，AlN等缓冲层，来降低在衬底和GaN族之间晶格常数和热膨胀系数的差异。另外，可以适当的使用在所述的缓冲层上形成具有InXGaYAlZN(0≤X≤1，0≤Y≤1，0≤Z≤1，X+Y+Z＝1)薄层的材料，如GaN或GaAlN。该基底衬底能降低新从无掩模区生成的GaN族晶体层3的位错密度，并且，提供GaN族晶体层3良好的结晶度。
掩模层2上应基本上不能生长GaN族晶体。这些材料包括非晶材料，如Si、Ti、Ta、Zr等的氮化物和氧化物，即SiO2、SiNX、SiO1-XNX、TiO2、ZrO2等。尤其是SiO2、SiNX、SiO1-XNX，它们有良好的耐热性，并且相对容易形成膜和通过腐蚀除膜。这些材料可以形成多层结构。
掩模层2可以通过增加或者减少的方法形成。减少的方法包括通过MOVPE、溅射、CVD等将掩模材料覆盖整个衬底，然后通过腐蚀留下所想要的图形，从而暴露衬底的表面用做无掩模区。
掩模层2可以有如网格，条形图和点图等任何图形。这些图形中，网格图形最好，因为它能有效地使用基底衬底1的表面。当掩模层形成网格图形时，暴露区(无掩模区)的形状可以是四边形、多边形或圆形。
本发明人发现GaN族晶体在掩模层上的横向生长率沿<11-20>方向大于沿<1-100>方向。如图2所示，通过将<11-20>方向的晶格宽度A和<1-100>方向的晶格宽度B的比率定为0≤A≤B，可最大程度的利用这一特性。A、B的宽度采用约1μm到2mm较好。当暴露部分是四边形的时候，尺寸为约1μm到2mm。
GaN族晶体层3在生长用的衬底上形成，GaN族晶体层单独从基底衬底1的无掩模区开始生长。也就是说，GaN族晶体层3和基底衬底1只在无掩模区彼此直接接触。进一步的生长完全掩埋了作为无掩模区的孔洞，晶体的表面超过了掩模层2的表面。然而GaN族晶体进一步在掩模层的表面生长不仅是沿着厚度方向而且沿横向生长。从不同的无掩模区为起点生长的晶体在适当时连到了一起，晶体最终完全覆盖了掩模层2，同时沿着厚度方向继续生长直到形成GaN族晶体层3。
可以用HVPE方法、MOCVD方法、MBE方法等任一方法生长GaN族晶体层3。当在C轴方向以高速生长厚膜时，最好采用HVPE方法，但是将要形成薄膜时，最好采用MOCVD方法。
通过生产包括涂层和有源层的发光部分、涉及本发明的GaN族晶体基底部件上的电极、尤其是厚GaN族晶体层3，能够生产LED和LD(激光二极管)这样的半导体发光元件。
如图1的实施例所示，当在掩模层2上形成低位错密度部分时，其它部分位错的发生不降低。因此，如图4所示，在本发明中前述图1提到的GaN族晶体基底部件(基底衬底1，第一掩模层2和第一GaN族晶体层3)被用做新基底衬底M，用与图1同样的方式形成第二掩模层21，因此切断了位错线的扩展，然后在其上生长第二层GaN族晶体层31。用这种方法，可以得到几乎没有位错的GaN族晶体基底部件。图4中，位错线从无掩模区线性生出。
通过形成前述提到的第二GaN族晶体层31得到的GaN族晶体基底部件被用做新基底衬底M，按可选择的次数重复形成掩模层和GaN族晶体层，可形成几乎没有位错状态的GaN晶体。
下面解释另一个较好的形成掩模层的方式。当位错线从无掩模区线性向上生长时，可使用生长在掩模区部分的GaN晶体。因此，掩模区应当尽可能大。虽然没必要的大的无掩模区是没用的，过大的掩模区也是不可取的，因为完成晶体生长所需的时间变长了。
在图5所示的实施例中，在基底衬底1的表面上形成的掩模层2将掩模区12和无掩模区11区分开来。掩模区12和无掩模区11都是交替的形成周期性重复图形的线性条形，掩模区和无掩模区线性条形的长度方向沿着<1-100>方向延伸。
在本发明中，较好的范围是：1μm≤B≤20mm和1μm＜A+B≤25mm，其中掩模层的宽度(即在<11-20>方向上的条形宽度)是B，无掩模区的宽度是A(如B中在<11-20>方向上的条形宽度)。
掩模区和无掩模区的重复图形可得到图5所示的条形或者每一条形与<1-100>方向成一定的角度延伸，在两种方法中，掩模区和无掩模区都形成了在<11-20>方向上规则的重复图形。
掩模区和无掩模区的重复图形可以形成Z字线。另外，可形成任选曲线的条形重复图形，如标识曲线、集中地形成有环形或六边形掩模区的重复图形、卷形重复图形等。做为选择，可使用A与B的比率根据一定的关系公式而变化的重复图形。
掩模区的宽度B与在其上生长的低位错密度的GaN族晶体的宽度保持一致。适合于使用的宽度A可决定在所述的宽度，它可原状使用，也可分开使用。当B超过20mm时，GaN族晶体需要很长的时间覆盖掩模区。然而，当B的宽度小于2μm时，掩模层不容易形成，而且由于B与A+B的比率变得较小，导致得到的GaN族晶体的位错密度降低较少。
当位错线从无掩模区向上线性生长时，无掩模区最好尽可能的小，以便最有效地使用基底衬底的有限面积，同时高速得到无位错区的最大可能面积。A与B的比例关系总是A≤B较好，B与A+B的比例为50％-99.998％更好，尤其是50％-99.98％。当B和A+B的比率超过99.998％时，A变得太小了不能阻止无掩模区的轻易形成，同时，B变大使GaN族晶体需要大量的时间覆盖掩模区。
本发明人进一步发现，当在掩模层上布置开口(无掩模区)时，如图2所示的通过<1-100>方向和<11-20>方向的开口形成的正交矩阵伴随着如图8所示的如下问题。
如图8(a)所示，特殊地，从开口4a的边出发，偏离小平面(off-facet)32在<11-20>方向以高速生长，小平面31从伸向<11-20>的边向<1-100>方向缓慢的生长。偏离小平面用粗虚线表示，小平面用粗实线表示。
当晶体刚从开口出来，在掩模层上沿着横向开始生长时，可以认为只有两个互相正交的横向生长平面(如图8(a)，31和32)。可是，当进一步生长时，在平面31和32相交的角上出现了小平面33。
连续的晶体生长导致对中心部位(中心点m附近)的围封，中心部位位于距四个开口4a，4b，4c，4d相等距离的位置。如图8(b)所示，通过小平面33a，33b，33c和33d的缓慢生长，它发生在一特定点上。
一旦它被缓慢生长的小平面完全包围时，需要很长的时间才能通过连续的晶体生长将包围区(空间)合围。在这较长的时间里，晶体继续以高速在厚度方向上(C轴方向)继续生长。当包围区被填满时，晶体的厚度已经远远超过想要的厚度。另外，从四方来的晶体连到一点上，它们最终充满的中心部分(中心点m)是有很多缺陷的低质量晶体。
因此，本发明中，开口组成的图形不是由<11-20>和<1-100>方向的开口组成的正交图形，而是平行四边形(不包括正方形和矩形)，或在<11-20>方向没有边。用这种方法可以避免仅被小平面包围，至少可以解决上面提到的问题之一。特别是，如图7所示，当从各自的开口出发的晶体生长平面包围中心区时，可移动开口的位置，以至于将用两个小平面和一个偏离小平面包围中心区域，因而，上述提到的遗留问题将全部解决。
用该方法解决问题如下：
a.偏离平面的高速生长使得短时间可填满包围区。
b.相对于厚度方向的生长，包围区在较早的阶段关闭，所以晶体可以得到想要的厚度。
c.最终闭合区(中心m)由来自三个方向的晶体组成，所以，晶体的质量能比由四个方向组成的晶体的质量高。另外，在较早的阶段闭合的包围区在厚度方向上继续生长，所以在生长的期间可提高所述部分晶体的质量，而且，当得到想要的厚度时，表层的晶体的质量要比区域闭合时的质量高得多。
在图6中，在基底衬底1上形成掩模层2(在图中有部分断掉)，在掩模层2上形成多个暴露基底衬底1的开口4。在掩模层2上表面形成的由开口4组成的图形被假设为通过在掩模层2上形成由最小组成单元为四边形S1(图中所示粗实线)组成的网。在网线的相交部位形成开口4。根据本发明，该四边形S1可以是平行四边形或在<11-20>方向没有边的正方形或矩形。
在图6所示的实施例中，网的四边形S1是由在<1-100>方向延伸的两条平行线Y1和Y2作为两条平行边。假设在图6的实施例中，在掩模层表面为整个网的图形在<1-100>方向的平行线Y1到Y3和平行线m1到m3形成了非直角，就是说，角度θ1(等于平行四边形的一个内角)。根据衬底外边缘的形状，可以增加或减少外边缘附近的开口数，例如，省略开口4e和4f。
如图6所示的实施例中，网状图形可以是仅由两方向的平行线定义的完全相当的平行四边形，或镜面对称的平行四边形交替组合图形，或不同的平行四边形组合等。
组成网状图形的平行四边形的形状是在<1-100>方向滑动的两边之一的长度是另外边的所述长度的一半。例如，在图6所示的实施例中，平行四边形，4a，4b，4c，4d的开口在平行四边形的四个顶点上，(4a，4c和4d)和(4a，4b和4d)在等边三角形的四个顶点上。在<1-100>方向的开口的间距为1μm-10μm，而沿着<11-20>方向晶体高速生长的间距为2μm-50μm。可根据晶体在横向的生长速度来决定这些尺寸。
包括网状图形的最小组成单元为矩形的网状图形的其它实施例是有两条平行边在<11-20>方向延伸的平行四边形，或没有在<11-20>方向或<1-100>方向的直线等的平行四边形。
如图8(a)所示，因为偏离小平面33的生长导致从开口长出的在<1-100>方向的晶面32减小。考虑到这一点，开口的形状最好在<1-100>方向的边足够长。特别是范围落在<1-100>方向的尺寸为10μm-10mm，在<11-20>方向为1μm-10μm的矩形，在<1-100>方向有长边。
在本发明中，利用在掩模区和无掩模区上形成的低位错密度和高质量的晶体来形成使用低位错密度部分的GaN族半导体元件。这样做的关键是掩模层和无掩模层的宽度不小于元件的有源部分的宽度，并且不大于元件的整个宽度。例如，当掩模层以上的部分位错密度较低时，用至少掩模区位于元件的有源部分的正下方的方式来生产元件。在该方法中，尽可能地利用掩模区能保证获得高质量的元件。
当掩模层由条状图形组成时，GaN族半导体层形成了薄片制品，它包括许多元件，在掩模层上的部分位错密度低，每个元件在无掩模区适当地分开。
当元件在某一区域分开时，它意味着分离面穿过所述区域，并与每层平面垂直相交。
当元件的生产目标没有特别的限制时，元件可以是，例如，发光元件，接收光元件，功率器件等。作为发光元件的例子是GaN族LED和GaN族半导体激光，作为能源设备的的例子包括微波FET，功率MOSFET，HBT(异质双极晶体管)，MMIC(单片微波集成电路)等。
典型的发光元件的元件宽度如图10所示。图10(a)显示由GaN族晶体作为衬底1的GaN族LED。元件总体上成直角的平面六面体，其中，元件的宽度D和有源部分k1的宽度E是相同的。图10(b)显示了有蓝宝石晶体做衬底的GaN族LED，其中，如图所示衬底是要求电极布置在上面的绝缘部件，有源部分k1的宽度E小于元件的宽度D。图10(c)显示了有蓝宝石晶体做衬底的GaN族条形激光器，其中，同图10(b)的LED相比，条形结构要求有源部分(条形部分)的宽度E仍然小于元件的宽度D。
在条形激光器中，条形部分的宽度部分根据激光器元件的具体实施而变化。当嵌入条形元件的时候，条形部分的宽度随元件的宽度而变化。在实施例中，缩窄在谐振器的两面之间的重叠的宽度使得叠层的形状本身为条形。条形的电极的宽度和位于电极的下面的有源层部分变成条形部分。图10(c)所示的实施例表明条形部分k1的宽度E小于整个有源层的宽度。
图10中元件的宽度和垂直于纸面方向的元件的深度尺寸根据元件的种类而变化，元件包括大面积的(如LED矩阵)。如激光器这样的典型的发光元件大约每个元件宽200μm-500μm，深200μm-1000μm。
如图5所示，当掩模区以上部分位错密度低时，在向<1-100>方向延伸的两条平行直线p1和p2之间的宽度w1应等于生产目标元件的宽度，尤其至少其宽度能位于有源部分的下面。如图9(b)和图11所示，这样能为元件有效地使用掩模区以上的高质量的晶体。
当掩模区以上部分的位错密度较低时，最好掩模层有两条定义外形的在向<1-100>方向延伸的两条平行直线。两条直线之间的宽度只要能够放在有源部分的下面，它的范围可以从元件的有源部分的宽度到整个元件的宽度范围选择。例如，在条形激光器中，因为宽度是从条形(2μm)的宽度到整个元件的宽度(1000μm)之间选择，掩模区的宽度也应为2μm-1000μm。在有大面积的LED矩阵的情况下，掩模区的宽度至少要落在有源部分的宽度到整个元件的宽度之间。
如图5所示，当掩模区为条形，元件在条状掩模区上面形成时，在一个条状掩模区的上面，沿长度方向可顺序、集成地形成很多元件，可在最后阶段分开。只要能有效地分开，无掩模区的宽度可以任意。在图10(c)所示的元件中，当掩模区的宽度和有源部分的宽度相同时，掩模区的宽度变得最小，而在两边的无掩模区的宽度变得最大。
当掩模区以上的部分的位错密度较低时，无掩模区除了作为分割用的切割区外，还成为GaN族晶体层生长的起始点。例如，当分割利用停止作用时，其宽度只需为作为晶体生长起始点所必须的宽度，而不必是分割所需的宽度，因为该分割几乎不需要损失宽度。当利用金刚石旋转刀具时，将损失约20μm-50μm。
从以上提到的观点，当低位错密度部分在掩模区上形成时，无掩模区的宽度范围从约0.5μm-5mm，尤其是从约1μm-1mm。
如图9(a)所示，其中，掩模区以上部分的GaN族晶体层有低位错密度，本发明的生产元件的方法包括用有源部分至少在掩模区的上面的方式来生产半导体层k和形成包含必须的元件数量的叠层。在这个图所显示的实施例中，元件是简单的GaN族LED，其中，掩模的宽度、元件和有源部分的宽度是一样的。有源部分承担元件的发光的功能，它包括一个pn结。如图9(b)所示，包含所需数量元件的叠层被分割成单个元件，可以去掉，也可以不去掉基底衬底。
当元件是条形激光器时，形成和分割最好考虑到条形部分在长度方向延伸和元件包括谐振器的事实。
例如，当掩模区形成如图5所示的条形，并且，在掩模区的上部形成低位错密度部分，条形部分的长度方向为如图11所示的每个掩模区的长度方向，在掩模区的上面有效的顺序有效地形成了多个条形激光器。考虑到前述所提到的第二点，沿着垂直于条形部分长度方向的平面分割整个叠层，在分割成每个条形部分之前(如图11中沿着X1和X2分割)，形成一个在<11-20>方向的如图11所示的相连的元件串。将分开的每一条的端部表面处理制成反射器，并且，集成地完成了谐振器。然后，沿着平行于条形部分的长度方向切割(如图11沿着U1到U4切割)，有效地将GaN族条形激光器分割开来。
如图1所示，通常认为存在于GaN族晶体层3中的位错线沿着层的生长的厚度方向线性生长。然而，本发明人证明在无掩模区生成的位错线能够根据掩模层图形、晶体生长方法、生长期间的气氛的组合，自由地进入掩模层或者无掩模层的上面部分。换句话在图1的GaN单晶层3中，在掩模区和无掩模区的上面的任一部分都可具有低位错密度。
如图12(a)和13(a)所示，在本发明中，在基底衬底1上形成的掩模层2(其中12是掩模区，11是无掩模区)，GaN族晶体从无掩模区生长。在这样做时，控制所述的GaN族晶体的C轴方向(厚度方向)的生长率与垂直于C轴的方向(横向)的生长率的比值，使得晶体生长按照(i)或(ii)变化。
(i)当在C轴方向的生长率大时，晶体表面的形状如图12(b)所示成为金字塔状。在这种方式中，位错线L的前进方向可弯向如图所示的掩模区。晶体的进一步生长导致如图12(c)所示的从相邻掩模区来的晶体的结合，使得晶体层的金字塔顶表面扁平。于是，位错线沿着晶体的结合面向上延伸。
(ii)当垂直于C轴方向的生长率较大时，晶体生长表面的形状成为有扁平顶的梯形，如图13(b)所示。在这种方式中，位错线L如图所示线性向上生长。晶体的进一步生长导致如图13(c)所示的从相邻掩模区来的晶体的结合，当保持这种平整表面的时候，只是增加了晶体层的厚度。在这种情况下，位错线继续向上伸展。
上述提到的在C轴方向的生长率和在垂直于C轴方向的生长率的比率的控制因素是掩模层形成的图形、晶体生长方法和在生长期间的气氛。前述提到的晶体生长模式(i)和(ii)依赖于这些因素的组合。
为了控制位错线生长方向，掩模层的图形是放置在掩模区和无掩模区的边界线的方向上。如早期解释过的，当掩模区和无掩模区的边界线是在<1-100>方向延伸的直线时，偏离小平面以较高速率在横向生长。结果，同下面将要提到的<11-20>方向的情况相比，当GaN族晶体仍然很薄时，已经覆盖了掩模层的表面。
相反，当掩模区和无掩模区的边界线是在<11-20>方向延伸的直线时，作为小平面的{1-100}平面越过边界线，向横向延伸，使得横向的生长率缓慢。因为在C轴方向的生长率大于横向的生长率，形成了如{1-101}这样的斜面。这必然需要在金字塔平面先形成后使平面平整。因此，扁平面需要一定的厚度。
显示上述提到的掩模图形的最明显效果的图形的例子是如图5所示的条形。条形的长度方向是位于上述提到的掩模区和无掩模区之间的边界线的方向。晶体生长的方法包括HVPE、MOCVD等。当制造厚膜时，最好采用高生长率的HVPE方法。
气氛气体可以是H2、N2、Ar、He等，控制位错线最好采用H2和N2。
当晶体生长是在H2较多的气氛中实现时，在C轴方向的生长率变得较高。尤其是，当掩模区和无掩模区的边界线是在<11-20>方向的直线时，就是说，横向较慢，在C轴方向的生长率显著增加，因此，使得在无掩模区的上部的晶体位错密度低。
相反，当晶体生长是在N2较多的气氛中实现，在C轴方向的生长率比在H2较多的气氛中低，结果，在横向的生长率相对变大了。当利用掩模图形的组合使横向的生长率加速时，如图13所示，掩模区上面的晶体位错密度较低。
采用MOCVD的晶体生长主要是在H2较多的气氛中实现。例如，当使用为有机金属鼓泡用的载氢气体(10L)+氢气(100cc)作为III族气体，载氢气体(5L)+氨气(5L)作为V族气体使用时，氢气的浓度为75％，这是一个氮气浓度为零的H2较多的气氛的例子。
另一方面，在上述提到的MOCVD的晶体生长在N2较多的气氛中，当改变III族气体为氮气时，氮气的浓度大约为50％。当只改变V族气体为氮气时，氮气的浓度大约为25％。因此，在N2较多的气体中，氮气的浓度不小于约25％。
把特意避免位错线经过的具有低位错密度的GaN族晶体部分放置在发光层发光部分的中心，以至于可以得到想要的如图14和15的发光元件。
图14中的元件是本发明的GaN族LED的实施例。其中，在元件的有源层5中，位于无掩模区以上的部分具有低位错密度。因为限制电流结构，低位错密度的部分是发光的中心。相反，在图15所示的GaN族LED元件的有源层5中，位于掩模区以上的具有低位错密度的部分作为发光的中心。
如果不知道使得GaN族晶体在横向较快生长的良好条件，当GaN族晶体完全覆盖掩模层时，GaN族晶体在厚度方向也有很大的生长，这最终增加了从掩模层的上表面到GaN族晶体层的上表面的厚度T。然而，当掩模层的宽度W降低时，GaN族晶体很快完全覆盖了掩模层，从而，使厚度T变小。因此，从掩模层的上表面到GaN族晶体层的上表面的厚度T与掩模层的宽度W的比值(T/W)不能小于一定水平。这依次导致出在足够宽的掩模区上形成的GaN族晶体层不可避免地变厚，并且伴随有裂缝和翘曲的问题。
迄今为止T/W的最小比率是1.75，其中掩模层的宽度W是在<11-20>方向，当W＝4μm时，T＝7μm。
从控制前述提到的位错线的方向的方法为出发点，本发明建议掩模层图形具有位于掩模区和无掩模区之间的在<1-100>方向延伸的边界线，利用MOCVD(金属有机化学蒸汽法)生长GaN族晶体，利用MOCVD生长GaN族晶体的气氛气体是N2较丰富的气体。当满足这三个条件时，在基底衬底1上形成的覆盖掩模层2的GaN族晶体层3的厚度T与在<11-20>方向的掩模层2的宽度W的比值(T/W)不大于1.75。于是可以得到图16所示的常规方法得不到的薄GaN族晶体层。
下面通过阐明实例和比较实例，对本发明进行更详细的描述，这不是指限制本发明。
[实例1]
在直径为2英寸，厚度为330μm的蓝宝石衬底(C面)上，采用MOVPE装置在低温下生长20nm的AlN缓冲层，然后在上面生长1.5μm的GaN族薄层来得到基底衬底。利用溅射方法在该衬底的表面形成500nm厚的SiO2薄膜作为掩模材料。利用腐蚀使留下的掩模材料形成宽100μm、间距200μm的网格图形作为掩模层。也就是说，以200μm的间距将100μm的方形暴露部分布成矩阵。将该衬底放在HVPE装置中生长300μm厚的n型GaN层，掩模层被完全掩埋，其表面平整度好，于是得到了直径为2英寸的n型GaN族晶体基底部件。
用TEM评估掩模层上的GaN，结果，位错密度不超过1×102cm-2。
[实例2]
采用与实例1相同的制造方法，在直径为2英寸，厚度为330μm的蓝宝石衬底(C面)上，生长50nm的AlN缓冲层和1.5μm的GaN族薄层来得到基底衬底。掩模图形为条形，其中500nm厚、200μm宽的线性SiO2掩模层和200μm宽的暴露部分交替布置，<1-100>方向为条形的长度方向。将该衬底放在HVPE装置中，生长220μm厚的n型GaN层，掩模层被完全覆盖，没有裂缝的发生。于是得到了表面非常平整的直径为2英寸的n型GaN族晶体基底部件。
[实例3]
采用与实例1相同的方式，在基底衬底上生长网格图形和n型GaN层。在这n型GaN层上生长具有与实例1相同网格图形的第二掩模层。第二掩模层位于无掩模区的正上方。将它放在HVPE装置中生长300μm厚的第二层n型GaN层。
用TEM评估这样得到的第二层n型GaN层。结果，位错密度不超过1×102cm-2。
[实例4]
利用溅射方法用SiO2制作掩模层。如图5所示，在与实例1相似的用于生长的基底衬底的表面上得到线条状图形。掩模层的条形向<1-100>方向延伸。B与A+B的比值为90.9％，条形的厚度为0.5μm，条形宽(掩模区的宽度B)是100μm，条形的间距(无掩模区的宽度A)是10μm。
利用HVPE装置在该衬底上以50μm/hr的生长率生长4小时GaN晶体，得到200μm厚的GaN晶体层。用TEM评估在掩模区上生长的GaN族晶体的位错密度。结果，位错密度不超过1×104CM-2。利用研磨除去蓝宝石衬底以得到较平的GaN晶体衬底。
[实例5]
在掩模区的宽度B是1μm、无掩模区的宽度A是1μm、B与A+B的比值为50％的条件下，生长25μm厚的GaN晶体。
从本实例的处理结果发现，技术上很难将掩模区B的宽度设置为不到1μm，还发现位错密度降低很小，除非B/A+B较大。这将依次导致显著降低防止裂缝作用的明显问题，从而降低本发明的优越性。
[实例6]
在掩模区的宽度B是20mm、无掩模区的宽度A是0.5μm、B与A+B的比值为99.998％的条件下，用与实例1中同样的方式生长11mm厚的GaN族晶体。
利用研磨除去蓝宝石衬底来得到厚、体积大、平整、面积大的GaN单晶衬底。在某种程度上，它的表面的不规则性要比实例1到3大。
该实例表明，掩模区的宽度最大为20mm。当掩模区的宽度比这大时，该步所需的时间变长，表面的形状趋向降低。从无掩模区的宽度A为0.5μm的结果，发现难以达到宽度A小于0.5μm。因此，B与A+B的比率最大为99.998％。
[实例7]
在掩模区的宽度B是20mm、无掩模区的宽度A是5mm、B与A+B的比值为80％的条件下，用与实例1中同样的方式生长11mm厚的GaN晶体。结果，GaN晶体层包含许多从无掩模区到掩模区延伸的裂缝。因此，由于裂缝的产生，无掩模区的宽度不宜过大，A的上限是5mm。
[实例8]
在与实例1相似的基底衬底表面上形成SiO2掩模层。然后，利用腐蚀形成开口，给出如图6所示类型的生长衬底。开口的形状是全等的，是在<11-20>方向3μm×<1-100>方向100μm的矩形。
开口布置的图形是在相邻开口所夹的掩模区的宽度在<11-20>方向5μm，在<1-100>方向2μm。网图的平行四边形的形状是在<1-100>方向的边长是<1-100>方向的边长的一半。
将上述提到的生长衬底放在HVPE装置中，以无掩模区为起始点，形成200μm厚的GaN族晶体层。另外，GaN族晶体在掩模层上沿横向生长，最后完全覆盖掩模层。
GaN族晶体层表面的平整度很好。从各开口出来横向生长的晶体连到一起后继续向厚度方向生长，因此表层及其附近晶体质量较高。
[实例9]
在该实例中，将要形成的目标元件是条形激光器。如图5所示，掩模层为向GaN晶体的<1-100>方向延伸的平行的条形。用与实例1相同的方法准备生长衬底。其中，掩模层的图形为宽150μm，中心间距300μm。
[条形激光器结构]
在生长衬底上生长100μm的GaN晶体层作为衬底，在上面依次生长完整的n-GaN层/n-AlGaN层/n-GaN层/InGaN多量子井层/p-AlGaN层/p-GaN层/p-AlGaN层/p-GaN层。利用RIE(反应离子腐蚀)来腐蚀该叠层，留下8μm宽的条形来得到如图11用k表示的条形叠层。条形与大约掩模层的中心对齐，以便条形能在<1-100>方向。利用研磨除去蓝宝石衬底(C面)，使得整个厚度为80μm。
[分割成单个元件]
以与条形的长度方向垂直相交的平面为分离面，进行切割。也就是说，沿着图11的X1和X2，以500μm的间距平行切割(在M面切割)，得到在<11-20>方向依次相邻的许多元件。在反射表面加上必要的涂层，所以立刻得到了谐振器。然后，将元件沿着图11的U1到U4分割开来，得到单个激光器芯片。
该实例证实将掩模层与条形部分对齐能有效地形成元件。另外，通过确定条形的方向和上述提到的分割步骤，有效地生产了条形激光器。
[实例10]
如图12所示，位错线弯向了掩模层以上部分，使得无掩模区以上为低位错密度部分。
[基底衬底]
用蓝宝石衬底(C面)作为最基本的晶体衬底。在它表面生长2μm厚的AlN低温缓冲层和GaN层，得到基底衬底。
[掩模层]
将衬底从生长容器中取出，并用溅射法形成SiO2掩模层。掩模层的图形为条形，其中条形的长度方向为将要生长的GaN族晶体的<11-20>方向。
[GaN族晶体的生长；完成基底元件]
然后，将样本放进MOCVD装置中，在包含氨气的氢的气氛中加热到1000℃。吹送30分钟TMG和氨来生长GaN晶体。GaN晶体先形成图12(b)所示的金字塔形，位错线弯向掩模区一侧。晶体进一步生长，直到在10μm变平。
[发光元件]
如图14所示，以这样的方式形成电流阻挡层6，使得低位错密度部分成为发光层5的发光中心，来得到发光元件。结果，得到了高发光效率。在图14中，7为上涂层，8和9为电极。
[实例11]
除了掩模层条形的长度方向为生长的GaN族晶体的<1-100>方向，气氛为含氮丰富的气体，用与实例1相同的方式形成GaN族晶体层。直到它变平时的厚度为2μm。
如图15所示，用如下方式形成电流阻挡层6，以至于低位错密度部分在发光层5的发光中心，来形成发光元件。结果，得到了高发光效率的发光元件。在图14中，7为上涂层，8和9为电极。
[实例12]
在该实例中，形成了薄GaN晶体。
[基底衬底]
用蓝宝石衬底(C面)作为最基本的晶体衬底。在它表面生长2μm厚的AlN低温缓冲层和GaN层，得到基底衬底。
[掩模层]
用溅射法形成SiO2掩模层，掩模层的图形为条形，其中条形的长度方向为将要生长的GaN族晶体的<1-100>方向。无掩模区的条形的宽度为4μm，掩模区的条形的宽度为4μm。
[生长GaN晶体；完成基底元件]
然后，然后，将样本放进MOCVD装置中，在含氨气丰富的气氛(III族携带气体氮气(10L)、有机金属鼓泡气体(100cc)、V族携带气体氢气(5L)、氨气(5L))中加热到1000℃。在GaN晶体生长中加入TMG和氨气。如图16所示，在完全嵌入掩模层时，GaN晶体的厚度T为2μm。因此，T/W为0.5。
[比较实例1]
除了气氛由含氮丰富变为含氢丰富外，用与实例1相同的方式生长GaN晶体。当完全地将掩模层的表面嵌入时，GaN晶体的厚度T为7μm。因此，T/W为1.75。
[比较实例2]
除了气氛由含氮丰富变为含氢丰富、掩模层条形的长度方向为<11-20>方向外，用与实例1相同的方式生长GaN晶体。当完全地将掩模层的表面嵌入时，GaN晶体的厚度T为12μm。因此，T/W为3。

Claims (18)

1.一种GaN族晶体基底部件，包括：基底衬底；覆盖部分所述基底衬底表面的掩模层，以给出掩模区；在掩膜层上生长并覆盖该掩模层的GaN族晶体层，GaN族晶体层部分与基底衬底的无掩模区直接接触。
2.按照权利要求1的GaN族晶体基底部件，其中，基底衬底允许GaN族晶体沿着以C轴为厚度方向的方向生长，掩模层由选自SiO2、SiNx、SiO1-xNx、TiO2和ZrO2的非晶材料构成。
3.按照权利要求1的GaN族晶体基底部件，其中，基底衬底至少有一个用如下公式表示的表面层：InXGayAlZN，其中0≤X≤1，0≤Y≤1，0≤Z≤1，X+Y+Z＝1。
4.按照权利要求1的GaN族晶体基底部件，其中，该GaN族晶体层为第一GaN族晶体层，它进一步包含覆盖部分所述第一GaN族晶体层的第二掩模层和在第二掩膜层上生长并覆盖第二掩模层的第二GaN族晶体层，第二GaN族晶体层的一部分与第一GaN族晶体层的无掩模区直接接触。
5.按照权利要求2的GaN族晶体基底部件，其中，掩模区和无掩模区周期性的交替重复，所述的周期性的重复包括至少一次在所述基底衬底上沿<11-20>方向生长GaN族晶体，将在<11-20>方向的掩模区宽B和所述无掩模区的宽度A限定为1μm≤B≤20mm和1μm＜A+B≤25mm。
6.按照权利要求2的GaN族晶体基底部件，其中在掩模层的表面有很多开口，在开口的底部露出基底衬底，在掩模层的表面的开口的布置图形为开口布置在网线的交点上，四边形为网的最小组成单位，所述的四边形是在基底衬底上生长的GaN族晶体的<11-20>方向没有边的方形，或平行四边形。
7.按照权利要求2的GaN族晶体基底部件，其中从掩模层的上表面开始的覆盖掩模层的GaN族晶体层的厚度T与掩模层在<11-20>方向的宽度W的比值是T/W＜1.75。
8.按照权利要求2的GaN族晶体基底部件，用作GaN族半导体元件的晶体衬底，其中GaN晶体层以无掩模区作为始点开始生长，直到覆盖掩模层，使掩模层形成这样的图形，以致在所述晶体中低位错密度部分的宽度大于所述GaN族半导体元件的有源部分的宽度。
9.按照权利要求2的GaN族晶体基底部件，用做GaN族半导体元件的晶体衬底，其中掩模区具有作为外形线的两条平行直线，平行线在所述基底衬底上生长的GaN族晶体的<1-100>方向延伸，两条直线的宽度不大于所述GaN族半导体元件的宽度，不小于所述元件的有源部分的宽度。
10.按照权利要求9的GaN族晶体基底部件，其中GaN族半导体元件是GaN族条形激光器，所述有源部分的宽度是条形激光器中条形部分的宽度，两条平行线的延伸方向是条形激光器中条形部分的长度方向。
11.按照权利要求8的GaN族晶体基底部件，其中GaN族半导体元件是GaN族发光二极管。
12.一种制造GaN族晶体基底部件的方法，它包括如下步骤：
(a)用掩模层部分覆盖基底衬底形成掩模区和无掩模区，所述掩模层由选自SiO2、SiNx、SiO1-xNx、TiO2和ZrO2的非晶材料构成；
(b)以无掩模区在基底衬底表面为起始点，生长GaN族晶体层，直到厚度完全覆盖所述掩模层。
13.按照权利要求12的方法，进一步形成第二掩模层和生长第二GaN族晶体层，用所述掩模层作为第一掩模层，所述GaN族晶体层作为第一GaN族晶体层，所述第一GaN族晶体层的表面作为新的基底衬底的表面。
14.按照权利要求12的方法，其中，在从无掩模区开始的GaN族晶体生长中，通过控制C轴方向的GaN族晶体的生长率与垂直于C轴方向的生长率的比值，改变位错线的前进方向，因此，通过避免位错线通过在掩模区和/或无掩模区上的想要的区域，在GaN晶体中形成低位错部分。
15.按照权利要求12的方法，其中掩模层包含位于掩模区和无掩模区之间的边界线，边界线向着在衬底上形成的GaN族晶体的<1-100>方向延伸，利用金属有机化学蒸汽法生长GaN族晶体，利用金属有机化学蒸汽法生长GaN族晶体的气氛为含N2的气体，其中氮气的浓度不小于25％。
16.一种按照权利要求12的制造GaN族晶体基底部件的方法制造的GaN族半导体发光元件，其中在所述的GaN族晶体基底部件的GaN族晶体层中形成的具有低位错密度的GaN族晶体部分，或进一步在所述的GaN族晶体基底部件上形成的GaN族晶体层中形成的具有低位错密度的GaN族晶体部分，位于所述半导体发光元件的发光层的发光部分的中心。
17.一种制造GaN族半导体发光元件的方法，包括以下步骤：
(a)利用选自SiO2、SiNx、SiO1-xNx、TiO2和ZrO2的非晶材料覆盖基底衬底的部分表面，形成掩模区和无掩模区；
(b)从无掩模区开始生长GaN族晶体层，直到覆盖掩模层的表面；
(c)用在所述的GaN族晶体层的低位错密度部分形成元件的有源部分的方式，生长GaN族半导体层，形成包含GaN族半导体发光元件的叠层；
(d)将所述的叠层分割成单个的GaN族半导体发光元件。
18.按照权利要求17的方法，其中，GaN族半导体发光元件是条形激光器，其中掩模区具有作为外形线的两条向<1-100>方向或<11-20>方向延伸的平行直线，两条直线的宽度为GaN条形激光器的条形部分的宽度，两条直线沿着条形部分的长度方向延伸，它包括以下步骤：
(a)在掩模区或无掩模区上的低位错密度部分形成GaN条形激光器的条形部分，该方式中，长度方向与低位错密度部分的方向吻合；
(b)通过生长GaN族半导体层来形成包含GaN条形激光器的叠层；
(c)以垂直于条形部分的长度方向的平面为分割平面，沿该面分割所述叠层得到谐振器面；
(d)沿着平行于条形的长度方向分割叠层，得到单个的GaN条形激光器。
CNB981082467A 1997-03-25 1998-03-25 具有低位错密度的氮化镓族晶体基底部件及其用途和制法 Expired - Fee Related CN1162919C (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP9151397 1997-03-25
JP91512/1997 1997-03-25
JP91512/97 1997-03-25
JP91513/1997 1997-03-25
JP9151297 1997-03-25
JP91513/97 1997-03-25
JP293066/1997 1997-10-24
JP293066/97 1997-10-24
JP293049/97 1997-10-24
JP29306697A JPH11130598A (ja) 1997-10-24 1997-10-24 ＧａＮ系結晶基材およびその製造方法
JP293049/1997 1997-10-24
JP29304997A JPH11130597A (ja) 1997-10-24 1997-10-24 転位線の伝搬方向の制御方法およびその用途

Publications (2)

Publication Number Publication Date
CN1205556A CN1205556A (zh) 1999-01-20
CN1162919C true CN1162919C (zh) 2004-08-18

Family

ID=27467918

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981082467A Expired - Fee Related CN1162919C (zh) 1997-03-25 1998-03-25 具有低位错密度的氮化镓族晶体基底部件及其用途和制法

Country Status (4)

Country Link
US (1) US6225650B1 (zh)
EP (1) EP0874405A3 (zh)
CN (1) CN1162919C (zh)
TW (1) TW370729B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100338790C (zh) * 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201305B2 (ja) 1996-04-26 2001-08-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体結晶の製造方法
US20110163323A1 (en) * 1997-10-30 2011-07-07 Sumitomo Electric Industires, Ltd. GaN SINGLE CRYSTAL SUBSTRATE AND METHOD OF MAKING THE SAME
CN100344004C (zh) * 1997-10-30 2007-10-17 住友电气工业株式会社 GaN单晶衬底及其制造方法
EP1071143A4 (en) * 1997-12-08 2004-06-30 Mitsubishi Cable Ind Ltd GaN-BASED SEMICONDUCTOR LIGHT DEVICE AND METHOD FOR PRODUCING A GaN-BASED CRYSTAL
JPH11274467A (ja) * 1998-03-26 1999-10-08 Murata Mfg Co Ltd 光電子集積回路素子
US6240115B1 (en) 1998-08-27 2001-05-29 Agilent Technologies, Inc. Epitaxial facet formation for laser diodes based on III-V material systems
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
EP1501118B1 (en) * 1999-03-17 2009-10-07 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP3550070B2 (ja) * 1999-03-23 2004-08-04 三菱電線工業株式会社 ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP4523097B2 (ja) * 1999-11-30 2010-08-11 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体レーザダイオード
JP4547746B2 (ja) * 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
JP2001176805A (ja) * 1999-12-16 2001-06-29 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
US6475882B1 (en) * 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
JP2001196699A (ja) * 2000-01-13 2001-07-19 Sony Corp 半導体素子
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
TW504754B (en) * 2000-03-24 2002-10-01 Sumitomo Chemical Co Group III-V compound semiconductor and method of producing the same
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
US7053413B2 (en) 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US7615780B2 (en) * 2000-10-23 2009-11-10 General Electric Company DNA biosensor and methods for making and using the same
WO2002043466A2 (en) 2000-11-30 2002-06-06 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
WO2002044444A1 (en) * 2000-11-30 2002-06-06 Kyma Technologies, Inc. Method and apparatus for producing miiin columns and miiin materials grown thereon
JP2002270516A (ja) * 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
US8633093B2 (en) * 2001-04-12 2014-01-21 Sumitomo Electric Industries Ltd. Oxygen doping method to gallium nitride single crystal substrate
US6773504B2 (en) * 2001-04-12 2004-08-10 Sumitomo Electric Industries, Ltd. Oxygen doping method to gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
KR100425343B1 (ko) * 2001-04-17 2004-03-30 삼성전기주식회사 반도체 기판 제조방법
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
US6653166B2 (en) * 2001-05-09 2003-11-25 Nsc-Nanosemiconductor Gmbh Semiconductor device and method of making same
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
JP2003068655A (ja) * 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
DE10142656A1 (de) 2001-08-31 2003-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis
JP4290358B2 (ja) * 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
US7279718B2 (en) 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
US6699760B2 (en) * 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
DE10252060B4 (de) * 2002-11-08 2006-10-12 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung einer Vielzahl von Halbleiterschichten
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
EP1467415B1 (en) * 2003-04-08 2019-06-12 Lumileds Holding B.V. Improved LED efficiency using photonic crystal structure
US8134223B2 (en) * 2003-05-08 2012-03-13 Sumitomo Electric Industries, Ltd. III-V compound crystal and semiconductor electronic circuit element
JP4371202B2 (ja) * 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP4276020B2 (ja) * 2003-08-01 2009-06-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US7795630B2 (en) * 2003-08-07 2010-09-14 Panasonic Corporation Semiconductor device with oxidized regions and method for fabricating the same
JP3888386B2 (ja) * 2003-08-29 2007-02-28 日本電気株式会社 窒化物半導体基板およびそれを用いた窒化物半導体素子
US7012279B2 (en) 2003-10-21 2006-03-14 Lumileds Lighting U.S., Llc Photonic crystal light emitting device
CN100454494C (zh) * 2003-12-05 2009-01-21 昭和电工株式会社 半导体芯片的制造方法以及半导体芯片
JP4877451B2 (ja) * 2004-01-23 2012-02-15 セイコーエプソン株式会社 圧電素子の製造方法及び液体噴射ヘッド
US20050205883A1 (en) 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US7442964B2 (en) 2004-08-04 2008-10-28 Philips Lumileds Lighting Company, Llc Photonic crystal light emitting device with multiple lattices
JP4901477B2 (ja) * 2004-10-15 2012-03-21 パナソニック株式会社 窒化化合物半導体素子およびその製造方法
ATE420461T1 (de) * 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
FI20045482A0 (fi) * 2004-12-14 2004-12-14 Optogan Oy Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
US8163575B2 (en) 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
JP4462249B2 (ja) 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US20070086916A1 (en) * 2005-10-14 2007-04-19 General Electric Company Faceted structure, article, sensor device, and method
US8425858B2 (en) * 2005-10-14 2013-04-23 Morpho Detection, Inc. Detection apparatus and associated method
JP2007165478A (ja) * 2005-12-12 2007-06-28 National Univ Corp Shizuoka Univ 光電面及び光検出器
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
JP2010521810A (ja) * 2007-03-16 2010-06-24 セバスチャン ローデュドス、 半導体ヘテロ構造及びその製造
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US20080303162A1 (en) * 2007-06-07 2008-12-11 Hidetoshi Ishida Semiconductor device
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR101374090B1 (ko) * 2007-07-26 2014-03-17 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
US8344242B2 (en) 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
TW200921943A (en) * 2007-11-14 2009-05-16 Univ Nat Central Light emitting diode and light source composed of light emitting diode array
TWI398962B (zh) 2008-03-27 2013-06-11 Epistar Corp 氮化鎵半導體元件
CN102136414B (zh) * 2008-04-16 2013-06-05 晶元光电股份有限公司 减少半导体外延位错发生的氮化镓半导体结构及其方法
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
EP2335273A4 (en) 2008-09-19 2012-01-25 Taiwan Semiconductor Mfg FORMATION OF EQUIPMENT BY EXCESSIVE GROWTH OF THE EPITAXIAL LAYER
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP5705207B2 (ja) 2009-04-02 2015-04-22 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 結晶物質の非極性面から形成される装置とその製作方法
KR20120036816A (ko) * 2009-06-01 2012-04-18 미쓰비시 가가꾸 가부시키가이샤 질화물 반도체 결정 및 그 제조 방법
TWI471913B (zh) * 2009-07-02 2015-02-01 Global Wafers Co Ltd Production method of gallium nitride based compound semiconductor
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
DE102009058345B4 (de) * 2009-12-15 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaser
CN102054916B (zh) * 2010-10-29 2012-11-28 厦门市三安光电科技有限公司 反射器及其制作方法，以及包含该反射器的发光器件
CN102605422B (zh) * 2011-01-24 2015-07-29 清华大学 用于生长外延结构的掩模及其使用方法
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
JP6042994B2 (ja) * 2012-10-26 2016-12-14 アールエフエイチアイシー コーポレイション 信頼性および動作寿命を改善した半導体デバイスならびにその製造方法
CN104018215A (zh) * 2014-06-12 2014-09-03 中山大学 一种选择区域外延生长界面保护方法
DE102014116999A1 (de) 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN106469648B (zh) * 2015-08-31 2019-12-13 中国科学院微电子研究所 一种外延结构及方法
US9972488B2 (en) * 2016-03-10 2018-05-15 Infineon Technologies Ag Method of reducing defects in an epitaxial layer
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
CN106876544B (zh) * 2017-04-24 2019-10-25 江南大学 一种GaN基无荧光粉自发白光LED芯片结构及其制备方法
EP3496131B1 (en) * 2017-12-05 2023-06-21 IMEC vzw Method for forming a semiconductor structure and a semiconductor structure manufactured thereof
US10707308B2 (en) 2017-12-24 2020-07-07 HangZhou HaiCun Information Technology Co., Ltd. Hetero-epitaxial output device array
CN109148268A (zh) * 2018-09-21 2019-01-04 张海涛 氮化镓基板的制造方法
JP6646769B1 (ja) * 2019-02-01 2020-02-14 株式会社サイオクス 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328549A (en) * 1980-04-10 1994-07-12 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US4522661A (en) * 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
JP3026087B2 (ja) * 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
JP2743901B2 (ja) * 1996-01-12 1998-04-28 日本電気株式会社 窒化ガリウムの結晶成長方法
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100338790C (zh) * 2005-09-30 2007-09-19 晶能光电（江西）有限公司 在硅衬底上制备铟镓铝氮薄膜的方法

Also Published As

Publication number Publication date
EP0874405A2 (en) 1998-10-28
CN1205556A (zh) 1999-01-20
EP0874405A3 (en) 2004-09-15
US6225650B1 (en) 2001-05-01
TW370729B (en) 1999-09-21

Similar Documents

Publication Publication Date Title
CN1162919C (zh) 具有低位错密度的氮化镓族晶体基底部件及其用途和制法
CN1208849C (zh) 制造半导体发光装置的方法及其制造的半导体发光装置
CN1157804C (zh) 氮化半导体器件及其制造方法
CN1194425C (zh) 半导体发光器件及其制造方法
CN1237578C (zh) 氮化物半导体器件及其制造方法
US8927348B2 (en) Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
CN100337338C (zh) 半导体装置及半导体基板
CN1457539A (zh) 氮基半导体激光器件和其生产方法
CN1633700A (zh) Ⅲ族氮化物系化合物半导体的制造方法及ⅲ族氮化物系化合物半导体元件
CN1945864A (zh) 半导体发光元件
CN1498427A (zh) 半导体发光元件
CN1404192A (zh) 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
CN1476108A (zh) 半导体发光元件，其制造方法及安装方法
JP2010103424A (ja) 半導体発光素子の製造方法
CN1265228A (zh) 氮化物半导体元器件
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
CN1296970C (zh) 氮化物半导体，半导体器件及其制造方法
CN1467863A (zh) 半导体晶片、半导体装置及其制造方法
CN1675809A (zh) GaN基半导体器件
CN1586015A (zh) 紫外光发射元件
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
CN101267008A (zh) 具三族氮化合物半导体缓冲层的光电半导体组件和其制造方法
US8334156B2 (en) Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same
CN1147010C (zh) 自钝化非平面结三族氮化物半导体器件及其制造方法
CN1874022A (zh) 发光二极管、集成发光二极管、其制法、生长方法、光源单元装置、背光装置、显示器和电子器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MITSUBISHI CHEMICAL CO., LTD.

Free format text: FORMER OWNER: MITSUBISHI CABLE IND LTD.

Effective date: 20080801

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080801

Address after: Tokyo, Japan, Japan

Patentee after: Mitsubishi Kasei Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Mitsubishi Cable Industries, Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040818

Termination date: 20160325

CF01 Termination of patent right due to non-payment of annual fee