CN1194425C - 半导体发光器件及其制造方法 - Google Patents

半导体发光器件及其制造方法 Download PDF

Info

Publication number
CN1194425C
CN1194425C CNB021606072A CN02160607A CN1194425C CN 1194425 C CN1194425 C CN 1194425C CN B021606072 A CNB021606072 A CN B021606072A CN 02160607 A CN02160607 A CN 02160607A CN 1194425 C CN1194425 C CN 1194425C
Authority
CN
China
Prior art keywords
layer
openings
column
light emitting
layer structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021606072A
Other languages
English (en)
Other versions
CN1419301A (zh
Inventor
小出典克
山本淳次
堂北刚
泽木宣彦
本田善央
黑岩洋佑
山口雅史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1419301A publication Critical patent/CN1419301A/zh
Application granted granted Critical
Publication of CN1194425C publication Critical patent/CN1194425C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种生产半导体发光器件的方法,其步骤包括:在硅衬底表面上形成一层具有多个开口的掩膜层的步骤;和用氮化物半导体材料在多个开口中的每一个开口内形成含有发光层的柱状多层结构的步骤。掩膜层多个开口中相邻的两个开口之间的宽度等于或小于10μm。

Description

半导体发光器件及其制造方法
技术领域
本发明涉及一种生产半导体发光器件的方法,特别是涉及生产包含在硅衬底上的作为发光层的氮化物半导体层的半导体发光器件的方法,和利用此方法生产半导体发光器件。
背景技术
使用氮化物半导体材料如GaN,InN,AlN或其混合晶体的半导体发光器件通常包括在蓝宝石衬底上作为发光层的由例如InxGa1-xN晶体构成的氮化物半导体层。
近来,比蓝宝石衬底低廉且具有更大面积的硅(Si)衬底已被生产出来。氮化物半导体发光器件可以通过用这种Si衬底取代蓝宝石衬底以降低生产成本。
用Si衬底生产的氮化物半导体发光器件存在以下问题。氮化物半导体层的热膨胀系数高于Si衬底。当温度为了外延生长而升高,然后降至室温时,由于Si衬底与氮化物半导体层之间的热膨胀系数不同,氮化物半导体层比Si衬底收缩得更为显著。
图12是使用Si衬底91的氮化物半导体发光器件500的透视示意图。如图12所示,当温度为了利用外延生长在Si衬底91上形成氮化物半导体层92被升高,而后又降至室温时,氮化物半导体层92显著地收缩。结果,应力就施加到Si衬底91与氮化物半导体层92之间的界面上,从而有可能引起裂纹。
就具有双异质结构的氮化物半导体发光器件来说,当裂纹93产生时,对发光无贡献的无效漏电流的大小增加。这抑制了高亮度发射的输出。为了生产具有寿命长和高亮度发射的氮化物半导体发光器件,就必需防止产生这种裂纹93。
图13是示出了另一惯用的半导体发光器件600的一个生产步骤的截面示意图。
半导体发光器件600的生产方式如下。用氧化物层或类似物在Si衬底91A上形成具有开口(窗户)42B的掩膜层41B,然后通过外延生长在掩膜层41B的每一个开口42B内形成氮化物半导体层92A。这一步骤减轻了施加到Si衬底91A与氮化物半导体层92A之间的界面上的应力,从而可防止裂纹的产生。
该方法存在以下问题。用于外延生长的材料在掩膜层41B上的积累,依赖于掩膜层41B的尺寸,掩膜层41B的宽度和材料,生长的温度和速率。这就增加了材料在开口42B内的氮化物半导体层92A的在掩膜层41B附近的边缘部分中的集中度(concentration)。结果,如图13所示,由于被称作“边缘生长”的生长的原因,开口42B内的氮化物半导体层92A的边缘部分的厚度大约三倍于其中心部分的厚度。这样的厚的边缘部分为局部畸变的发生提供了条件,并且因此易于产生裂纹。
如上所述,通过外延生长在开口内形成氮化物半导体层92A的方法防止了其中心部分产生裂纹,但是存在着由于施加于厚的部分的局部畸变而在氮化物半导体层92A的边缘部分引起裂纹的危险。
当衬底由具有小于氮化物半导体材料的热膨胀系数的材料构成时,如Si,对于生产具有寿命长且高亮度发射并能防止裂纹产生的氮化物半导体发光器件来说是困难的。通过外延生长在开口内形成的氮化物半导体层还不足以解决问题。
发明内容
根据本发明的一个方面,生产半导体发光器件的方法,其步骤包括:在硅衬底的表面上形成具有多个开口的掩膜层,利用氮化物半导体材料在多个开口的每一个开口中形成一个包含一发光层的柱状多层结构。掩膜层的多个开口中的相邻两个开口之间的宽度为10μm或更小。
根据本发明的另一种方式,生产半导体发光器件的方法,其步骤包括在硅衬底表面上形成具有多个开口的掩膜层,利用氮化物半导体材料在多个开口的每一个开口中形成一个包含一发光层的柱状多层结构。掩膜层的多个开口中的相邻两个开口之间的宽度在柱状多层结构厚度的两倍至40μm的范围之内,所述的厚度是在垂直于硅衬底平面方向上的厚度。
在本发明的一个实施例中,生产半导体发光器件的方法还包括步骤:去除掩膜层和在柱状多层结构之间设置一绝缘层,以使柱状多层结构彼此电绝缘,并在所得结构的整个表面上形成使柱状多层结构彼此电连接的透明电极。
在本发明的一个实施例中,生产半导体发光器件的方法还包括步骤:在每个柱状多层结构上形成透明电极,把硅衬底和柱状多层结构分成多个芯片,这样每个芯片包含一个柱状多层结构。
在本发明的一个实施例中,多个开口中的每一个开口为正方形或矩形。多个开口中的每一个开口具有一长度在50μm至150μm的范围内的边。
在本发明的一个实施例中,多个开口中的每一个开口为正方形或矩形。多个开口中的每一个开口具有一长度在200μm至300μm的范围内的边。
在本发明的一个实施例中,每个柱状多层结构包括一六方晶系的氮化镓基化合物半导体材料。多个开口是多边形的。每个多边形开口至少有一个边平行于氮化镓基化合物半导体材料的<11-20>轴。
在本发明的一个实施例中,硅衬底有一个Si的(111)平面。硅衬底的<1-10>轴平行于氮化镓基化合物半导体材料的<11-20>轴。
在本发明的一个实施例中,掩膜层由自包含氧化硅、氮化硅和氧化铝的一组材料中选取的材料构成。
根据本发明的另一个方面,半导体发光器件用上述方法生产。
根据本发明的一个方面,提供一种半导体发光器件,包括:一硅衬底;一绝缘层,形成在该硅衬底的表面上,且其中具有多个开口;以及在该多个开口中的每一个内,以氮化物半导体材料形成的包括发光层的柱状多层结构,其中,该绝缘层的该多个开口的两相邻开口之间的宽度为10μm或更小。
根据本发明的一个方面,提供一种半导体发光器件,包括:一硅衬底;一绝缘层,形成在该硅衬底的表面上,且其中具有多个开口;以及在该多个开口中的每一个内,以氮化物半导体材料形成的包括发光层的柱状多层结构,其中,该绝缘层的该多个开口的两相邻开口之间的宽度在该柱状多层结构厚度的两倍至40μm的范围内,该厚度处于与该硅衬底的平面方向垂直的方向上。
因此,在此描述的本发明使提供一种使用Si衬底生产的并仍可防止在Si衬底和氮半导体层之间的界面上产生的裂纹的半导体发光器件的方法和由该方法生产的半导体发光器件所带来的优势成为可能。
在参照下列附图来阅读和理解下面详细描述的基础上,本发明的这些或其它优势对于本领域技术人员来说是显而易见的。
附图的简要说明
图1是根据本发明第一实施例的半导体发光器件的截面示意图;
图2是图1所示的半导体发光器件的平面示意图;
图3是在生产图1所示的半导体发光器件期间所得到的叠层的立体示意图;
图4是在生产图1所示的半导体发光器件期间所得到的叠层的截面示意图;
图5是在生产图1所示的半导体发光器件期间所得到的叠层的截面示意图;
图6是根据本发明第一实施例的另一半导体发光器件的平面示意图;
图7是根据本发明第二实施例的半导体发光器件的截面示意图;
图8是在生产图7所示的半导体发光器件期间所得到的叠层的立体示意图;
图9是根据本发明第三实施例的半导体发光器件的截面示意图;
图10是在生产图9所示的半导体发光器件期间所得到的叠层的截面示意图;
图11是根据本发明第四实施例的半导体发光器件的截面示意图;
图12是常规半导体发光器件的立体示意图;
图13是另一常规半导体发光器件的截面示意图。
具体实施方式
下文,将通过对实施例的说明并参见附图对本发明进行描述。在本说明书中,术语“柱状多层结构”是指在Si衬底的局部上通过外延生长形成的氮化物半导体层。术语“半导体发光器件”是指在Si衬底上的至少含有一个柱状多层结构的发光器件。
实施例1
图1是根据本发明第一实施例的氮化物半导体发光器件100的截面示意图。图2是氮化物半导体发光器件100的平面示意图。氮化物半导体发光器件100包括具有(111)平面的Si衬底11和设置于Si衬底11上的绝缘层31。该绝缘层31具有适当的厚度并覆盖除氮化物将要生长的部分之外的Si衬底11的表面上。绝缘层31含有例如SiO2
绝缘层31在除了其四个角中的至少一个外的位置上具有多个开口32。在每一开口32内,通过生长氮化物半导体材料形成柱状多层结构20。开口32穿透绝缘层31从而将Si衬底11的表面露出。开口32为方形,并被置于在沿Si<11-2>方向和Si<1-10>方向形成的矩阵内,其中氮化物半导体材料在开口32内晶体生长。Si<11-2>方向和Si<1-10>方向互相垂直。
柱状多层结构20包括一个设置于Si衬底11的表面上的缓冲层21。该缓冲层21含有Si掺杂的n-AlInN。柱状多层结构20还包括含有n-GaInN的第一盖层22,含有InxGa1-xN的发光层,含有p-AlGaInN的载流子限制层24以及含有p-GaInN的第二盖层。层22、23、24和25按此次序叠置于缓冲层21上。柱状多层结构20具有设计厚度26。该设计厚度26是沿垂直于Si衬底11的平面方向上的厚度。
柱状多层结构20埋于绝缘层31之中。绝缘层31的顶面基本上全部被透明电极16覆盖,因此,每一柱状多层结构20的顶面,即第二盖层25与透明电极16接触。按此方式,所有的柱状多层结构20相互电连接在一起。
在透明电极16的一角,设有圆柱形键合电极17,以便将电流从外部提供给透明电极16。在Si衬底11底面上设有一背电极19。
通过改变InxGa1-xN的含量x发光层23可提供从紫外区到红光区的各种带间发射波长。在本实施例中,In的含量x被设置成使发光层23发射蓝光。
被连接到第二盖层25上的透明电极16含有厚度为20nm或更小的金属层或ITO层。ITO层优选含有金属Ta,Co,Rh,Ni,Pd,Pt,Cu,Ag和Au中的至少一种。
背电极19含有金属,该金属优选为Al,Ti,Zr,Hf,V和Nb中的至少一种。
具有上述结构的氮化物半导体发光器件100以如下方式生产。
首先,将参见图3(立体图)描述形成具有多个掩膜开口42的掩膜层41的步骤。
在Si衬底11被清洗后,通过溅镀至预设厚度(例如100nm),将要被制成掩膜层41的SiO2层沉积于Si衬底11上。在SiO2层中,通过光刻和腐蚀按预设矩阵形成柱状多层结构20将在其中每一开口内进行外延生长的多个掩膜开口42。从而,形成掩膜层41。在本实施例中,每个掩膜开口42是正方形的,但是也可为矩形。每一掩膜开口42具有大致为100μm的宽度43。每两个相邻掩膜开口42之间的开口间距44大致为5μm。
根据本发明者所获得的实验结果,宽度43优选为50μm至150μm的范围,开口间距44优选为40μm或更小。当开口间距44为40μm或更小时,保留在掩膜层41上的氮化物半导体的集中度分布在平行于Si衬底11的表面的方向上是均匀的。因此,可避免常规器件中材料集中度在掩膜开口42内的柱状多层结构20的掩膜层41附近的边缘部分中过高的问题。柱状多层结构20生长,在每一掩膜开口42内都具有完全均匀的厚度,而未有边缘生长,这减少了裂纹的出现。当宽度43大于40μm时,引起裂纹的边缘生长可能会出现。
开口间距44更加优选为10μm或更小。当开口间距44为10μm或更小时,柱状多层结构20在其边缘部分具有更均匀的厚度。因此,由于出现裂纹所引起的漏电流的大小被降低,进而改善了氮化物半导体发光器件100的特性。
开口间距44优选为至少两倍于柱状多层结构20的设计厚度26,理由如下:柱状多层结构20的晶体生长沿垂直于Si衬底11的平面的厚度方向以及平行于Si衬底11的平面的水平方向以基本上相同的速率进行。因此,当开口间距44小于设计厚度26两倍时,两相邻的柱状多层结构20结合在一起,这会导致很高的裂纹产生的可能性。
基于本发明者所获得的上述实验结果,开口间距44优选为在两倍于设计厚度26至40μm的范围内。开口间距44在该范围内,边缘生长程度很小,两个相邻柱状多层结构20就不会结合在一起。这样,氮化物半导体发光器件100几乎无裂纹。
接下来,将参见图4(截面示意图)描述在掩膜开口42内形成柱状多层结构20的步骤。
在掩膜层41中形成多个掩膜开口42以露出Si衬底11的表面之后,清洗Si衬底11的表面并将Si衬底11和掩膜层41的组件放入MOCVD设备中。在氢(H2)气氛中温度高达1100℃下清洗Si衬底11。
然后,柱状多层结构20生长如下:将N2作为运载气体以10L/min.的流速供入MOCVD设备的同时,将NH3,三甲基铝(TMA)和三甲基铟(TMI;用于铟的材料)在800℃下分别以5L/min.,20μmol/min.和137μmol/min.的流速供入。几秒后,将SiH4气体引入MOCVD设备,以此进行Si掺杂。这样,Al0.85In0.15N缓冲层21在每一掩膜开口42内生长至约30nm的厚度。
在上述的MOVPE的晶体生长中,作为III族气体的有机金属(TMA和TMI)在V族NH3气体前几秒供入。这使缓冲层21平坦,理由如下。在将NH3气体先于有机金属供入的情况下,可使Si衬底11的表面氮化。相反,当有机金属先于NH3气体供入时,则妨碍了Si衬底11的表面氮化,并且在Si衬底11的表面上设置了III族元素。先于NH3气体供入有机金属的准确时间是根据MOCVD设备的特性来变化的。
在设置缓冲层21前,优选设置一层厚度为20nm的Al0.95In0.05N,它具有高于Si衬底11上的缓冲层21的Al含量。采用这种结构可改善Si衬底11与柱状多层结构20之间的界面态。
在形成缓冲层21后,停止供入TMA,而Si掺杂的Ga0.92In0.08N仍在800℃下进行晶体生长,达到1.5μm的厚度,由此形成n型第一盖层22。
第一盖层22可由通过在形成缓冲层21后使温度升高而获得的GaN形成。第一盖层22也可由含有In,且不含有Al的GaInN构成。GaInN层可在低温下生长,这有利于抑制在Si衬底11中裂纹的产生。
当GaN被用于形成n型第一盖层22时,通过提供有机金属使GaN层以与GaInN层或其他层相同的6μm/min.的生长速率进行晶体生长而获得。当掩膜层41的宽度(即开口间距44)如上所述为40μm或更小时,GaN层的生长速率优选为6μm/min,或更小,其理由如下。当为了提高生产率将生长速率通过增大TMG的供入量增高到大于6μm/min,例如10μm/min时,将多晶物质沉积于宽度(即开口间距44)为40μm或更小的掩膜层41上。该物质与p-n结短接,故产生漏电流,并导致氮化物半导体发光器件100的亮度降低。同样,优选控制所有层的生长速率。
在形成第一盖层22后,停止供入TMA,TMI,和TMG,并将衬底温度降至760℃。然后,将TMI和TMG分别以6.5μmol/min.和2.8μmol/min.的流速供入,从而生长成厚度为3nm的含有In0.18Ga0.82N的阱层。然后,温度升至850℃,并以14μmol/min.的流速供入TMG,从而生长成含有GaN的垒层。阱层和垒层的生长按此方式重复,从而形成含有交替设置的5层阱层和5层垒层的多阱(MQW)层。多阱(MQW)层起到发光层23的作用。
在形成发光层23后,分别以11μmol/min.、1.1μmol/min.和40μmol/min.的流速并以基本上相同的温度供入TMG、TMA和TMI,以使最上垒层进行生长。同时,将p-型掺杂气体的双环戊二烯基镁(Cp2Mg)以10nmol/min.的流速供入。这样,含有Mg掺杂的Al0.20Ga0.75In0.05N的p-型载流子限制层24被生长至50nm的厚度。
在形成载流子限制层24后,停止供入TMA。于是,Mg掺杂的GaN以基本相同的温度进行晶体生长,从而形成厚度为100nm的第二p-型Ga0.9In0.1N盖层25。
按此方式在每一掩膜开口内形成柱状多层结构20。然后,停止供入TMG、TMI和CP2Mg,并且温度降至室温。然后,所生成的叠层从MOCVD设备中取出。
如上所述,开口间距44为两倍于设计厚度26至40μm的范围。因此,其边缘生长很小,并且两相邻的柱状多层结构20不会结合在一起。由于这些理由就能防止裂纹的产生。
如图4所示,从MOCVD中取出的叠层在掩膜层41上具有物质27。通过简单地控制MOCVD中供入材料的生长速率无法避免物质27的形成。该物质27和掩膜层41通过光刻形成掩膜层后利用RIE去除。从而,获得了图5所示的叠层(截面示意图)。
然后,如图1所示,绝缘层31形成于柱状多层结构20之间。绝缘层31被形成以使在后一步骤中设置透明电极时,柱状多层结构20不会发生短路。
在绝缘层31的整个表面上形成透明电极16以覆盖所有柱状多层结构20的第二盖层25(p-型Ga0.9In0.1N)。通过此步骤,使已由绝缘层31彼此绝缘的柱状多层结构20现在通过透明电极16相互电连接。
然后,在透明电极16上形成键合电极17,以使在被切割后,在氮化物半导体发光器件100的每个芯片的一角上设置一个键合电极17。所述的一角是没有设置柱状多层结构20的角。于Si衬底11的底表面处形成背电极19。所生成的叠层通过切割被分成多个芯片。每个芯片的大小为例如300μm。因此,就生产出了图1和2所示的氮化物半导体发光器件100。
在根据第一实施例的氮化物半导体发光器件100中,柱状多层结构20由绝缘层31实现彼此绝缘。所以,需要设置用于连接所有柱状多层结构20的透明电极16。在每个芯片内为透明电极16设置一个键合电极17。
氮化物半导体发光器件100工作方式如下。电压经键合电极17从外部施于透明电极16上,于是该电压就施于被绝缘层31相互绝缘的每一个柱状多层结构20上。靠每一个柱状多层结构20与Si衬底11的底表面上的背电极19之间的电压差,光从每一个柱状多层结构20的发光层23发射。从发光层23发射出的光被从每一个柱状多层结构20的顶表面通过透明电极16向上导出。
如上所述,在第一实施例中,开口间距44为40μm或更小。因此,留在掩膜层41上的氮化物半导体材料的集中度分布在平行于Si衬底11的表面的方向上是均匀的。这就克服了惯用器件所存在的问题,即,材料的集中度在掩膜开口42内的柱状多层结构20的掩膜层41附近的边缘部分中特别高。使柱状多层结构20以整个每一掩膜开口42内具有完全均匀的厚度生长,而未有边缘生长。结果,抑制了裂纹的产生。
开口间距44至少为柱状多层结构20的设计厚度26的两倍。这就防止了两相邻的柱状多层结构20相互接合在一起。因此,即使使用Si衬底11,基本上也不会产生裂纹。
本发明并不仅限于使用Si衬底,并且可适用于使用任何由具有小于氮化物半导体材料的热膨胀系数的材料形成的衬底。
在第一实施例中,发光层23含有InxGa1-xN。另外,该发光层23还可含有III-V氮化物半导体材料,其中至少包括其每一种都主要含有N作为一组V元素的InGaAlN、GaAsN、GaInAsN、GaPN和GaInPN中的一种的。
在第一实施例中,掩膜层41由氧化硅构成。以改善氮化物半导体材料生长中的可选性为目的而设置的掩膜层41,可由氮化硅、氧化铝或类似物构成。
在第一实施例中,掩膜层42是方形,但也可以是矩形、三角形、或其它多边形。
图6是根据本发明的第一实施例的另一氮化物半导体发光器件100A的平面示意图。
在氮化物半导体发光器件100A中,设置于Si衬底11上的绝缘层31具有多个等边三角形开口32A。如上所述,设置于Si衬底11上的氮化物半导体材料的晶体生长方向为Si<11-2>方向和Si<1-10>方向,它们相互垂直。开口32A可排列成使三角形的一边在沿着<1-10>方向的直线上。三角形的顶点在由三角形一边中心出发的<11-2>方向上。以该方式排列的每两个相邻的三角形之间插入另一个其一边在沿着<1-10>方向的直线上排列的三角形。该另一个三角形的顶点在由其一边的中心出发的<11-2>方向相反的方向上。
氮化物半导体发光器件100A包括在每个三角形开口32A内的柱状多层结构20、透明电极16、键合电极17和背电极19。
在柱状多层结构20由六方晶系的氮化镓基化合物半导体构成的情况下,有可能在平行于GaN层<11-20>轴的方向上产生裂纹。为了避免裂纹的产生,GaN层按照使它的<11-20>轴平行于三角形开口32A的一边形成(在开口为具有四个或多个角的多边形的情况下,要使它的<11-20>轴至少平行于多边形的一边。)。在Si衬底11有一个(111)平面的情况下,GaN层按照使它的<11-20>轴平行于Si衬底11的Si<1-10>轴形成。
实施例2
图7是根据本发明第二实施例的氮化物半导体发光器件200的截面示意图。图8是一Si衬底11和设置在其上的掩膜层41A的组件的立体示意图。这里,与在第一实施例的图1至6已描述的相同的元件具有相同的附图标记,并省略了对这些元件的详细描述。
氮化物半导体发光器件200主要在以下几个点不同于氮化物半导体发光器件100。掩膜开口42A具有更大的为200μm的的宽度43A。在每个柱状多层结构20上设置一透明电极16A、一键合电极17A和一背电极19覆盖。通过切割得到的氮化物半导体发光器件200的一个芯片包括一个柱状多层结构20。
参照图7,氮化物半导体发光器件200包括具有平面(111)的Si衬底11和一通过晶体生长氮化物半导体材料而设置在Si衬底11上的柱状多层结构20。
柱状多层结构20包括一层设置在Si衬底11表面上的缓冲层21。该缓冲层21包括Si掺杂的n-AlInN。柱状多层结构20还包括含有n-GaInN的第一盖层22、一含有InxGa1-xN的发光层23、一含有p-AlGaInN的载流子限制层24以及一含有p-GaInN的第二盖层25。层22、23、24和25按此次序叠置于缓冲层21上。
第二盖层25基本上被一透明电极16A完全覆盖。在透明电极16A的一角,设有圆柱形键合电极17A,以便将电流从外部提供给透明电极16A。在Si衬底11底面上设有一背电极19。
具有上述结构的氮化物半导体发光器件200将以下列方法进行生产。
首先,将参见图8描述形成具有多个掩膜开口42A的掩膜层41A的步骤。
在Si衬底11被清洗后,通过溅镀至所规定的厚度(例如100nm),将要被制成掩膜层41的SiO2层被沉积在Si衬底11上。在SiO2层中,通过光刻和腐蚀按预设的矩阵形成柱状多层结构20将要在每一开口中进行外延生长的多个掩膜开口42A。从而,形成掩膜层41A。在本实施例中,每个掩膜开口42A是正方形的,但是也可为矩形。每一掩膜开口42A具有大致为200μm的宽度43A,该宽度是第一实施例中宽度43的两倍。每两个相邻掩膜开口42A之间的开口间距44大致为5μm,与实施例1相同。掩膜开口43的宽度43A最好在200μm至300μm的范围内。
开口间距44优选为在两倍于设计厚度26至40μm的范围内,与实施例1相同。开口间距44在该范围内,边缘生长度很小,两个相邻柱状多层结构20就不会结合在一起。这样,氮化物半导体发光器件200几乎无裂纹。
在掩膜层41A中形成多个掩膜开口42A以露出Si衬底11的表面之后,清洗Si衬底11的表面并将Si衬底11和掩膜层41A的组件放入MOCVD设备中。在氢(H2)气氛中温度高达1100℃下清洗Si衬底11。
然后,柱状多层结构20生长如下:将N2作为运载气体以10L/min.的流速供入MOCVD设备的同时,将NH3,三甲基铝(TMA)和三甲基铟(TMI)在800℃下分别以5L/min.,20μmol/min.和137μmol/min.的流速供入。几秒后,将SiH4气体引入MOCVD设备,由此进行Si掺杂。这样,Al0.85In0.15N缓冲层21在每一掩膜开口42A内生长至约30nm的厚度。
在上述的MOVPE的晶体生长中,作为III族气体的有机金属(TMA和TMI)在V族NH3气体前几秒供入。这使缓冲层21平坦,理由如下。在将NH3气体先于有机金属供入的情况下,可使Si衬底11的表面氮化。相反,当有机金属先于NH3气体供入时,则妨碍了Si衬底11的表面氮化,并且在Si衬底11的表面上设置了III族气体。先于NH3气体供入有机金属的准确时间是根据MOCVD设备的特性来变化的。
在设置缓冲层21前,优选设置一层厚度为20nm的Al0.95In0.05N,它具有高于Si衬底11上的缓冲层21的Al含量。采用这种结构可改善Si衬底11与柱状多层结构20之间的界面态。
在形成缓冲层21后,停止供入TMA,而Si掺杂的Ga0.92In0.08N仍在800℃下进行晶体生长,达到1.5μm的厚度,由此形成n型第一盖层22。
在形成第一盖层22后,停止供入TMA,TMI,和TMG,并将衬底温度降至760℃。然后,将TMI和TMG分别以6.5μmol/min.和2.8μmol/min.的流速供入,从而生长成厚度为3nm的含有In0.18Ga0.82N的阱层。然后,温度升至850℃,并以14μmol/min.的流速供入TMG,从而生长成含有GaN的垒层。阱层和垒层的生长按此方式重复,从而形成含有交替设置的5层阱层和5层垒层的多阱(MQW)层。多阱(MQW)层起到发光层23的作用。
在形成发光层23后,分别以11μmol/min.、1.1μmol/min.和40μmol/min.的流速并以基本上相同的温度供入TMG、TMA和TMI,以使最上垒层进行生长。同时,将p-型掺杂气体的双环戊二烯基镁(Cp2Mg)以10nmol/min.的流速供入。这样,含有Mg掺杂的Al0.20Ga0.75In0.05N的p-型载流子限制层24被生长成50nm的厚度。
在形成载流子限制层24后,停止供入TMA。于是,Mg掺杂的GaN进行晶体生长,从而形成厚度为100nm的第二p-型GaN盖层25。
按此方式在每一掩膜开口42A内形成柱状多层结构20。然后,停止供入TMG、TMI和CP2Mg,并且将温度降至室温。然后,所生成的叠层从MOCVD设备中取出。
透明电极16A在每个第二盖层25上形成,然后,在透明电极16A一个角处设置键合电极17A。Si衬底11的底表面的与每个柱状多层结构20相对应的位置形成背电极19A。所生成的叠层通过切割被分成多个芯片,使得每个芯片包括一个柱状多层结构20。
在第二实施例中,开口间距44与第一实施例相同,在设计厚度26的两倍至40μm的范围内。在这种状态下,柱状多层结构20在每个掩膜开口42A中生长。因此,得到了同第一实施例相同的效果。
实施例3
图9是根据本发明第三实施例的氮化物半导体发光器件300的截面示意图。图10是一层Si衬底和设置在其上的多层柱状多层结构20B组件的立体示意图。这里,与在第一实施例的图1至6已描述的相同的元件具有相同的附图标记,并省略了对这些元件的详细描述。
氮化物半导体发光器件300包括设置Si衬底11上的一层AlN层121。Si衬底11有一个(111)平面。
柱状多层结构20B包括覆盖在Si衬底11表面上的AlN层121。该柱状多层结构20B还包括用以覆盖AlN层121整个表面的、含有Si掺杂的n-GaN的第一盖层122,一用以覆盖第一盖层122的一部分表面的、含有InxGa1-xN的发光层123,一含有p-AlGaN的载流子限制层124以及一合有p-GaN的第二盖层125。层123、124和125按此次序叠置。
在第二盖层125上设置一透明电极16C。在透明电极16C上,设有圆柱形键合电极17B,以便将电流从外部提供给透明电极16C。在第一盖层122上设有一透明电极16B,在透明电极16B上,设有圆柱形键合电极17A,以便将电流从外部提供给透明电极16B。
具有上述结构的氮化物半导体发光器件300将以下列方法进行生产。
正如在第一个实施例(图3)那样,为了暴露Si衬底11表面,许多掩膜开口42在掩膜层41内形成。用有机溶剂和5%的HF水溶液将Si衬底11清洗1分钟。
正如在第一个实施例那样,开口间距44最好在两倍于柱状多层结构20B的设计厚度26B至40μm的范围内。开口间距44在该范围内,边缘生长的程度很小,并且两个相邻柱状多层结构20B不会结合在一起。这样,氮化物半导体发光器件300几乎无裂纹。
然后,在Si衬底和掩膜层41组件放入一个MOCVD设备中。在氢(H2)气氛中温度高达1100℃下清洗Si衬底11。
然后,柱状多层结构20B按如下方式生长:将H2作为运载气体以10L/min.的流速供入MOCVD设备的同时,将NH3,三甲基铝(TMA)和三甲基铟(TMI)在1200℃下分别以5L/min.,20μmol/min.和137μmol/min.的流速供入。这样,AlN层121在每一掩膜开口42内生长至约200nm的厚度。
在AlN121形成以后,在1050℃下以约20μmol/min的速率供入TMA,Si掺杂的GaN晶体生长至大约1.5μm的厚度,由此形成n型第一盖层122。
在形成第一盖层22后,停止供入TMA,TMI,和TMG,并将衬底温度降至760℃。然后,将TMI和TMG分别以6.5μmol/min.和2.8μmol/min.的流速供入,从而生长成厚度为3nm的含有In0.18Ga0.82N的阱层。然后,温度升至850℃,并以14μmol/min.的流速供入TMG,从而生长成含有GaN的垒层。阱层和垒层的生长按此方式重复,从而形成含有交替设置的5层阱层和5层垒层的多阱(MQW)层。多阱(MQW)层起到发光层123的作用。
在形成发光层123后,将温度升高至1050℃,并且分别以11μmol/min.、1.1μmol/min.的流速供入TMG和TMA。同时,将p-型掺杂气体双环戊二烯基镁(Cp2Mg)以10nmol/min.的流速供入。这样,含有掺有Mg的Al0.12Ga0.88N的p-型载流子限制层124长成20nm的厚度。
在形成载流子限制层124后,停止供入TMA。于是,Mg掺杂的GaN在基本相同的气氛下进行晶体生长,从而形成厚度为100nm的p-型GaN第二盖层125。
按此方式,在每一掩膜开口42内形成柱状多层结构20B。然后,停止供入TMG和Cp2Mg,并且温度降至室温。然后,所生成的叠层从MOCVD设备中取出。
透明电极16C在每个第二盖层125上形成,然后,在透明电极16C的一部分上设置键合电极17B。发光层123、载流子限制层124和第二盖层125被RIE部分地刻蚀,以便暴露第一盖层122的一部分表面。透明电极16B在第一盖层122的暴露表面上形成。在透明电极16B的一部分表面上,形成n-型键合电极17A。所生成的叠层通过切割被分成多个芯片,使每个芯片包括一个柱状多层结构20B。因此,生产出如图9所示的氮化发光器件300。
在第三实施例中,开口间距44象第一实施例一样,在设计厚度26B的两倍至40μm的范围内。在这种状态下,柱状多层结构20B在每个掩膜开口42中生长。因此,得到了同第一实施例相同的效果。
实施例4
图11是根据本发明第四实施例的氮化物半导体发光器件400的剖面示意图。这里,与在第一实施例的图1至6和在第三实施例的图9和10中已描述的相同的元件具有相同的附图标记,并省略了对这些元件的详细描述。
氮化物半导体发光器件400是使用MOCVD设备、在第三实施例中生产的柱状多层结构20B的基础上生产出来的。
氮化物半导体发光器件400包括一层Ni电镀层301和覆盖在Ni电镀层121整个表面的p-侧(p-side)电极316。氮化物半导体发光器件400还包括一含有p-GaN的第二盖层125、一含有p-AlGaI的载流子限制层124,一含有InxGa1-xN的发光层123,和一含有Si掺杂的n-GaN的第一盖层122。层316、125、124、123和122按此次序叠置。一透明电极16D被设置在第一盖层125上。在透明电极16D上,设有圆柱形键合电极17C,以便将电流从外部供入透明电极16D。
具有上述结构的氮化物半导体发光器件400将以下列方法进行生产。
如第三个实施例那样,形成Si衬底和形成在多个掩膜开口42中的每一个开口中的柱状多层结构20B的组件。组件被从MOCVD设备中取出。通过EB汽相淀积,在第二盖层125上形成了厚度为200nm的作为p-侧电极的电极316。在p-侧电极316上,通过电镀形成厚度为300μm的Ni电镀层。用氢氟基浸蚀剂去除Si衬底。然后用RIE去除具有高电阻的AlN层121。结果,第一盖层122暴露出来。在第一盖层122上形成透明电极16D,并且在透明电极16D的一部分表面上形成键合电极17C,所生成的叠层通过切割被分成多个芯片,每个芯片的尺寸,例如大约为250μm。因此,生产出如图11所示的氮化发光器件400。
氮化物半导体发光器件400的看起来与不把开口间距控制在柱状多层结构设计厚度的2倍至40μm的范围内生产的氮化物半导体发光器件相同。然而氮化物半导体发光器件400是通过控制(如使开口间距在柱状多层结构设计厚度的2倍至40μm的范围内的控制)生产的。柱状多层结构20B为基础生产的,因此氮化物半导体发光器件具有与第三实施例相同的效果。
如上所述,本发明提供了一种生产含有Si衬底的氮化物半导体发光器件的方法和由此方法生产的氮化物半导体发光器件,该方法抑制了在Si衬底和氮化物半导体层之间的界面上裂纹的生产。
在不脱离本发明范围和思想,本领域技术人员可明显和很容易地作出各种其它的改进。因此,并不想对所附权利要求的范围按前述的说明进行限制,而是应由权利要求书明确地解释。

Claims (11)

1.一种生产半导体发光器件的方法,其步骤包括:
在硅衬底表面上形成一层具有多个开口的掩膜层;和
用氮化物半导体材料在多个开口中的每一个开口内形成含有发光层的柱状多层结构,
其中,掩膜层多个开口中的两个相邻开口之间的宽度等于或小于10μm。
2.一种生产半导体发光器件的方法,包括步骤:
在硅衬底表面上形成一层具有多个开口的掩膜层;和
用氮化物半导体材料在多个开口中的每一个开口内形成含有发光层的柱状多层结构,
其中:掩膜层多个开口的两个相邻开口之间的宽度在柱状多层结构厚度的两倍至40μm的范围之间,其中,厚度是指在垂直于硅衬底平面的方向上的厚度。
3.如权利要求2的一种生产半导体发光器件的方法,还包括步骤:
去除掩膜层和在柱状多层结构之间设置一层绝缘层,以使柱状多层结构彼此电绝缘,和
在所得结构的整个表面上形成一个透明电极,以使柱状多层结构彼此电连接。
4.如权利要求2的一种生产半导体发光器件的方法,还包括步骤:
在每个柱状多层结构上形成一个透明电极;和
把硅衬底和柱状多层结构的组件分成多个芯片,这样每个芯片包括一个柱状多层结构。
5.如权利要求2的一种生产半导体发光器件的方法,其中:
多个开口中的每一个开口是正方形的或矩形的,和
多个开口中的每一个开口具有一在50μm至150μm的范围内的边。
6.如权利要求2的一种生产半导体发光器件的方法,其中:
多个开口中的每一个开口是正方形的或矩形的,和
多个开口中的每一个开口具有一在200μm至300μm的范围内的边。
7.如权利要求2的一种生产半导体发光器件的方法,其中:
每个柱状多层结构包含六方晶系的氮化镓基化合物半导体材料,
多个开口为多边形的,和
每个多边形开口的至少一个边平行于氮化镓基化合物半导体材料的<11-20>轴。
8.如权利要求7的一种生产半导体发光器件的方法,其中:
硅衬底有一个硅的(111)平面,和
硅衬底的<1-10)轴平行于氮化镓基化合物半导体材料的<11-20>轴。
9.如权利要求2的一种生产半导体发光器件的方法,其中:掩膜层由自包含氧化硅、氮化硅和氧化铝的一组材料中选取的一种材料构成。
10.一种半导体发光器件,包括:
一硅衬底;
一绝缘层,形成在该硅衬底的表面上,且其中具有多个开口;以及
在该多个开口中的每一个内,以氮化物半导体材料形成的包括发光层的柱状多层结构,
其中,该绝缘层的该多个开口的两相邻开口之间的宽度为10μm或更小。
11.一种半导体发光器件,包括:
一硅衬底;
一绝缘层,形成在该硅衬底的表面上,且其中具有多个开口;以及
在该多个开口中的每一个内,以氮化物半导体材料形成的包括发光层的柱状多层结构,
其中,该绝缘层的该多个开口的两相邻开口之间的宽度在该柱状多层结构厚度的两倍至40μm的范围内,该厚度处于与该硅衬底的平面方向垂直的方向上。
CNB021606072A 2001-11-02 2002-11-02 半导体发光器件及其制造方法 Expired - Fee Related CN1194425C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP338536/2001 2001-11-02
JP2001338536A JP2003142728A (ja) 2001-11-02 2001-11-02 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
CN1419301A CN1419301A (zh) 2003-05-21
CN1194425C true CN1194425C (zh) 2005-03-23

Family

ID=19153011

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021606072A Expired - Fee Related CN1194425C (zh) 2001-11-02 2002-11-02 半导体发光器件及其制造方法

Country Status (4)

Country Link
US (1) US6806115B2 (zh)
JP (1) JP2003142728A (zh)
CN (1) CN1194425C (zh)
TW (1) TW589747B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100595884B1 (ko) * 2004-05-18 2006-07-03 엘지전자 주식회사 질화물 반도체 소자 제조 방법
TWI442456B (zh) * 2004-08-31 2014-06-21 Sophia School Corp 發光元件
TWI250671B (en) * 2005-03-01 2006-03-01 Epitech Technology Corp Method for manufacturing light-emitting diode
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
EP2595176B1 (en) * 2005-05-17 2020-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
WO2007014294A2 (en) * 2005-07-26 2007-02-01 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
JP2007096090A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008036256A1 (en) * 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
TWI338387B (en) * 2007-05-28 2011-03-01 Delta Electronics Inc Current spreading layer with micro/nano structure, light-emitting diode apparatus and its manufacturing method
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
US20090085055A1 (en) * 2007-09-27 2009-04-02 Hui Peng Method for Growing an Epitaxial Layer
TWI345320B (en) * 2007-12-20 2011-07-11 Univ Nat Central Method of growing nitride semiconductor material
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
KR101515100B1 (ko) * 2008-10-21 2015-04-24 삼성전자주식회사 발광 다이오드 및 그 제조 방법
TWI392118B (zh) * 2008-12-04 2013-04-01 Huga Optotech Inc 發光二極體之製造方法及發光二極體
JP5352248B2 (ja) * 2009-01-09 2013-11-27 Dowaエレクトロニクス株式会社 窒化物半導体発光素子およびその製造方法
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
CN102549729B (zh) * 2009-12-16 2015-01-07 国家半导体公司 用于半导体衬底上的大面积的基于氮化镓或其它氮化物的结构的应力补偿
KR101159782B1 (ko) * 2010-02-05 2012-06-26 신왕균 투명 엘이디 웨이퍼 모듈 및 그 제조방법
US8318563B2 (en) 2010-05-19 2012-11-27 National Semiconductor Corporation Growth of group III nitride-based structures and integration with conventional CMOS processing tools
US8592292B2 (en) 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
JP5988568B2 (ja) * 2011-11-14 2016-09-07 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
TWI523269B (zh) * 2012-03-30 2016-02-21 晶元光電股份有限公司 發光元件
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US9660133B2 (en) 2013-09-23 2017-05-23 Sensor Electronic Technology, Inc. Group III nitride heterostructure for optoelectronic device
US20150372096A1 (en) * 2014-06-20 2015-12-24 Ishiang Shih High Electron Mobility Transistors and Integrated Circuits with Improved Feature Uniformity and Reduced defects for Microwave and Millimetre Wave Applications
GB201816455D0 (en) * 2018-10-09 2018-11-28 Univ Sheffield LED Arrays

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484332A (en) * 1982-06-02 1984-11-20 The United States Of America As Represented By The Secretary Of The Air Force Multiple double heterojunction buried laser device
US5288657A (en) * 1990-11-01 1994-02-22 At&T Bell Laboratories Device fabrication
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
JP2767676B2 (ja) * 1993-03-19 1998-06-18 松下電器産業株式会社 化合物半導体の微細構造形成方法
JPH07211692A (ja) * 1994-01-12 1995-08-11 Sumitomo Electric Ind Ltd InP系化合物半導体の加工方法
JP3234086B2 (ja) * 1994-01-18 2001-12-04 キヤノン株式会社 光半導体デバイス及びその製造方法
JPH10135140A (ja) 1996-10-28 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子
DE19715572A1 (de) 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Iii族窒化物系化合物半導体素子及びその製造方法
US6469320B2 (en) * 2000-05-25 2002-10-22 Rohm, Co., Ltd. Semiconductor light emitting device
TW474115B (en) * 2000-11-07 2002-01-21 Helix Technology Inc Manufacturing method of organic light emitting diode

Also Published As

Publication number Publication date
CN1419301A (zh) 2003-05-21
TW200300298A (en) 2003-05-16
US20030087462A1 (en) 2003-05-08
JP2003142728A (ja) 2003-05-16
US6806115B2 (en) 2004-10-19
TW589747B (en) 2004-06-01

Similar Documents

Publication Publication Date Title
CN1194425C (zh) 半导体发光器件及其制造方法
CN1208849C (zh) 制造半导体发光装置的方法及其制造的半导体发光装置
CN1264262C (zh) 氮化物半导体器件
CN1157804C (zh) 氮化半导体器件及其制造方法
CN1272886C (zh) 脊形波导型半导体激光器
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US7910154B2 (en) Nitride-based light emitting devices and methods of manufacturing the same
CN1175533C (zh) 半导体元件及其制造方法
CN1667846A (zh) 发光元件及其制造方法
CN1909257A (zh) 半导体发光元件
CN1471735A (zh) 在ⅲ-v族氮化物半导体基板上制作产生辐射的半导体芯片的方法以及产生辐射的半导体芯片
CN1457539A (zh) 氮基半导体激光器件和其生产方法
CN1698213A (zh) 半导体发光元件及其制法,集成半导体发光元件及其制法,图像显示装置及其制法,照明装置及其制法
CN1622350A (zh) 半导体发光元件及其制造方法
CN1540775A (zh) 发光器件及其制造方法
CN1604409A (zh) 半导体发光元件
CN1557042A (zh) 多光束型半导体激光器、半导体发光器件以及半导体装置
CN1487606A (zh) 氮化物系半导体发光元件
CN1846310A (zh) 氮化物半导体元件及其制造方法
JP2010123717A (ja) 半導体発光素子及び半導体発光素子の製造方法
CN1367542A (zh) 半导体发光元件
CN102549779A (zh) 具有经选择的热膨胀及/或表面特性的固态照明装置及相关联方法
CN1993837A (zh) 用于半导体发光器件的正电极
CN1586015A (zh) 紫外光发射元件
CN1484324A (zh) 化合物半导体发光器件的外延衬底及制造方法和发光器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050323

Termination date: 20211102