CN115943533A - Vcsel模块 - Google Patents

Vcsel模块 Download PDF

Info

Publication number
CN115943533A
CN115943533A CN202180044387.9A CN202180044387A CN115943533A CN 115943533 A CN115943533 A CN 115943533A CN 202180044387 A CN202180044387 A CN 202180044387A CN 115943533 A CN115943533 A CN 115943533A
Authority
CN
China
Prior art keywords
vcsel
terminal
electrode
module
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180044387.9A
Other languages
English (en)
Inventor
秋山贵
内村仁
相原健志
原博昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Electronics Co Ltd
Publication of CN115943533A publication Critical patent/CN115943533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/484—Transmitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明的目的在于提供一种VCSEL及开关元件得以一体化而且能小型化的VCSEL模块。本发明的VCSEL模块具有：VCSEL；VCSEL用开关元件，其配置在VCSEL之下，与VCSEL电连接；以及基板，其配置在开关元件之下，与开关元件电连接。

Description

VCSEL模块
技术领域
本发明涉及一种以VCSEL(Vertical Cavity Surface Emitting Laser：垂直腔面发射激光器)为光源的VCSEL模块。
背景技术
日本专利特开2016-45066号公报中记载了一种测距装置，其根据光源发出的脉冲光在对象物上反射回来的光(以下称为“反射光”)来测定距离。上述测距装置具备距离图像传感器、光源以及控制单元。距离图像传感器为电荷分配型距离图像传感器，光源由VCSEL模块等激光照射装置或LED等构成。控制单元对光源施加驱动信号SD而使脉冲光(光强度信号SLP)出射，并且将第1传送信号S1及第2传送信号S2输出至距离图像传感器。
图24为用于说明在上述测距装置中测定距离的方法的时间图。在上述测距装置中，光强度信号SLP的上升期间TP及下降期间TF对测距精度的影响得以降低，测距精度提高。
美国专利申请公开第2018/0278011号中记载了一种改善了光源的上升的激光二极管模块600。图25为上述激光二极管模块600的立体图。激光二极管模块600具有基板610、包含多个激光二极管DL的激光二极管620、包含电容器C1、C2的电容器630、以及包含驱动电路640的IC 4等，所述驱动电路640包含与激光二极管DL串联的晶体管TL。光从激光二极管620沿箭头G的方向出射。
图26为图25所示的激光二极管模块600的电路图。激光二极管模块600具备电源端子Vs、控制端子ON以及接地端子GND。在电源端子Vs与接地端子GND之间串联有开关用晶体管TL和激光二极管DL，电容器C1、C2与该串联电路并联连接。控制端子ON连接于晶体管TL的栅极电极。
日本专利特开2009-105240号公报中记载了一种发光装置，其具有VCSEL和电阻元件，所述电阻元件的电阻具有正温度特性，而且与VCSEL串联连接。上述发光装置中，与VCSEL串联连接的电阻元件对VCSEL的阻抗特性的温度变化进行补偿，由此能防止阻抗失配造成的高频噪声的产生以及驱动信号的劣化。
日本专利特开2004-31456中记载了一种光互连装置，其将在表面配置有IC驱动器而且在背面配置有VCSEL的子安装基板配置在基板的上部而实现了小型化。
美国专利第8488921号的图16中记载了一种装置，其在印刷线路基板的上部配置有子基板，在子基板的上部配置有IC芯片，在IC芯片的上部配置有VCSEL。
日本专利特开2009-8721号公报的图2中记载了一种光模块，其在印刷基板的上部配置有发光元件阵列，在发光元件阵列的上部配置有驱动IC，在驱动IC的上部配置有存储器IC。
发明内容
然而，具有在基板的上部配置有开关元件、在开关元件的上部配置有VCSEL的3级结构的VCSEL模块在任何文献中都无记载。
因此，本发明的VCSEL模块的目的在于提供一种VCSEL及开关元件得以一体化而且能小型化的VCSEL模块。
根据本VCSEL模块的一实施方式，具有：VCSEL；VCSEL用开关元件，其配置在VCSEL之下，与VCSEL电连接；以及基板，其配置在开关元件之下，与开关元件电连接。
在上述VCSEL模块中，优选具有电流控制元件，所述电流控制元件配置在VCSEL与开关元件之间或者开关元件与基板之间，
电流控制元件以串联方式与VCSEL及开关元件电连接。
在上述VCSEL模块中，优选进一步具有形成于基板上的线路电极，
开关元件或电流控制元件经由焊球、钉头凸点或者金属片与线路电极电连接。
在上述VCSEL模块中，优选与电流控制元件的栅极电极连接的线路电极的连接部分形成得比其他部分厚。
在上述VCSEL模块中，优选进一步具有与VCSEL电连接的电容器。
在上述VCSEL模块中，优选进一步具有金属制第1电极，
基板作为金属制第2电极发挥功能，
VCSEL具有配置在表面的VCSEL第1端子以及配置在背面的VCSEL第2端子，开关元件形成于半导体装置内，
半导体装置具有与第1电极及阴极连接的第1端子、与阴极连接的第2端子、以及与所述第2电极连接的第3端子。
在上述VCSEL模块中，优选半导体装置具有对在VCSEL中流通的电流进行控制的电流控制元件，电流控制元件连接于第2端子与开关元件之间或者开关元件与第3端子之间。
在上述VCSEL模块中，优选半导体装置具有矩形的平板形状，所述矩形的平板形状具备第1侧面、与第1侧面正交的第2侧面及第3侧面、与第1侧面相向的第4侧面、上表面、以及下表面，
第1端子配置在沿着靠近第1电极的第1侧面的上表面的端部，
第2端子配置在上表面的中央部，
第3端子配置在沿着第2侧面或第3侧面的上表面的端部。
在上述VCSEL模块中，优选第1电极与第1端子由多根接合线连接在一起。
在上述VCSEL模块中，优选第2电极与第3端子由多根接合线连接在一起。
在上述VCSEL模块中，优选半导体装置具有监视电路，所述监视电路涉及VCSEL的温度、在VCSEL中流通的电流、或者从VCSEL出射的光的光量，
与监视电路连接的监视电路用端子配置在半导体装置的表面的沿着第4面的端部。
在上述VCSEL模块中，优选进一步具有与监视电路用端子连接的第3电极。
在上述VCSEL模块中，优选进一步具有树脂制框架，所述树脂制框架形成为覆盖第1电极及第2电极的表面的一部分以及第1端子及第3端子的表面的一部分。
在上述VCSEL模块中，优选框架具有支承面，所述支承面形成有能看见VCSEL的开口部。
在上述VCSEL模块中，优选进一步具有光学元件，所述光学元件支承在支承面上，使从VCSEL出射的光透过。
在上述发光装置中，优选框架具有凸部，以进行光学元件的定位，所述凸部从支承面的上方而且是框架的外壁朝内侧前凸。
在上述VCSEL模块中，优选用于朝第2电极传递来自VCSEL的散热的散热路径在半导体装置中形成于第2端子与半导体装置的下表面之间。
在上述VCSEL模块中，优选半导体装置具有与第2电极连接的第4端子，
第4端子配置在沿着配置有第3端子的第2侧面或第3侧面中的另一者的上表面的端部，
从VCSEL的阴极流入到半导体装置内的电流被第3端子及第4端子分到半导体装置的左右而流至第2电极。
实施方式的VCSEL模块可以提供一种VCSEL及开关元件得以一体化而且能小型化的VCSEL模块。
附图说明
图1为第1实施方式的VCSEL模块100的侧视图。
图2的(a)为VCSEL模块100中包含的第一FET 201的仰视图，(b)为第一FET 201的俯视图。
图3为图1所示的VCSEL模块100的电路图。
图4为图1所示的VCSEL模块100的特性图。
图5的(a)～(f)为VCSEL模块100的制造方法的说明图。
图6的(a)～(f)为VCSEL 100模块的第1变形例即VCSEL模块130的制造方法的说明图。
图7的(a)～(f)为VCSEL 100模块的第2变形例即VCSEL模块140的制造方法的说明图。
图8的(a)为带框架的VCSEL 100模块100的俯视图，(b)为沿着(a)所示的A-A线的截面图。
图9的(a)为带框架的VCSEL 100模块100'的俯视图，(b)为沿着(a)所示的B-B线的截面图。
图10为第2实施方式的VCSEL模块150的立体图。
图11为去掉光学元件的图10所示的VCSEL模块150的立体图。
图12为去掉光学元件及框架的图10所示的VCSEL模块150的立体图。
图13为沿着图10所示的C-C线的VCSEL模块150的截面图。
图14为图10所示的框架的立体图。
图15为图10所示的VCSEL模块150的电路图。
图16为概略性地表示图10所示的第2电极、半导体装置以及发光元件的连接关系的图。
图17为图10所示的VCSEL模块150的制造方法的说明图。
图18为与图17所示的电极准备工序相对应的俯视图。
图19为与图17所示的半导体装置贴装工序相对应的俯视图。
图20为与图17所示的发光元件贴装工序相对应的俯视图。
图21为与图17所示的接合线工序相对应的俯视图。
图22为与图17所示的框架形成工序相对应的俯视图。
图23的(a)为VCSEL模块150中将框架318的基部以外去掉后的部分的俯视图，(b)为沿着(a)的D-D线的截面图，(c)为沿着(a)的E-E线的截面图。
图24为作为现有技术加以展示的测距装置的时间图。
图25为作为现有技术加以展示的激光二极管模块600的立体图。
图26为图25所示的激光二极管模块600的电路图。
具体实施方式
下面，参考附图，对VCSEL模块的一优选实施方式进行说明。但本发明的技术范围并不限定于这些实施方式，而是涵盖权利要求书中记载的发明及其均等物。再者，在附图的说明中，对同一或相当要素标注同一符号，并省略重复的说明。为了进行说明，构件的比例尺有时酌情进行了变更。
图1为第1实施方式的VCSEL模块100的侧视图。如图1所示，VCSEL模块100具备基板101、VCSEL 105、第一FET 201、第二FET 202。第二FET 202、第一FET 201、VCSEL105从图的下侧起依序层叠在基板101上。再者，基板101上贴装有电容器113(参考图3)且形成有与外部电路连接用的端子电极，但图1中仅图示了构成堆叠结构的构件即VCSEL105、第一FET201、第二FET 202以及它们的贴装相关的构件。再者，有时也将透镜等控制VCSEL 105的配光的光学零件配置在VCSEL 105上，或在堆叠结构的外侧设置壁状结构体，这些将在后文中叙述。
基板101中，基材是由氮化铝构成的平板，在上表面配备有图案化的金属层(线路电极110a～110d等)。基材不限于氮化铝，也可为FR4等树脂。
VCSEL 105是在上表面配置有阳极、在下表面配置有阴极的激光二极管的集合体即面发光型光源。阳极通过接合线109连接于线路电极110a，阴极经由第1导电性粘接构件103而连接于第一FET 201的漏极电极206。VCSEL 105的厚度为200μm、平面尺寸为1.0mm×1.0mm，但大小并不限定于此。
第一FET 201跨及FET管芯203的整个上表面而设置漏极电极206，而且在下表面配备有源极电极204和栅极电极205。第一FET 201中包含的源极电极204经由第1导电性粘接构件103而连接于第二FET 202中包含的漏极电极206，栅极电极205经由第2导电性构件107而连接于线路电极110b。第二FET 202与第一FET 201相同，第二FET 202中包含的源极电极204及栅极电极205分别经由第1导电性粘接构件103而连接于线路电极110d及线路电极110c。第一FET 201及第二FET 202的厚度为100μm、平面尺寸为1.4mm×1.4mm，各电极204～206镀有Ni-Au。
第1导电性粘接构件103为烧结Ag、AuSn、焊料等具有粘接性和导电性的构件，只要具备粘接性和导电性，便不限定于这些。第2导电性构件107作为形成高度的构件而包含焊球107a(参考图5)。另外，第2导电性构件107可以使用焊板、金凸块、金属板等。第1导电性粘接构件103及第2导电性构件107优选电阻率低的金属材料。能将阻抗抑制得较低，使得VCSEL模块100容易在短期间内流通大电流。
图2为VCSEL模块100中包含的第一FET 201的仰视图(a)和俯视图(b)。如图2的(a)所示，在第一FET 201的底面配置有表示为“D”的小面积的漏极电极206、表示为“S”的大面积的源极电极204、表示为“G”的小面积的栅极电极205。如图2的(b)所示，在第一FET 201的上表面配置有表示为“D”的、占据整个上表面的漏极电极206。
背面的漏极电极206在第一FET 201的内部与上表面的漏极电极206连接，但不与基板101(参考图1)的线路电极110a～110d等连接。第一FET 201采用的是沟槽结构，所以电流从上表面朝下表面流通。此外，第二FET 202的结构和特性与第一FET 201完全相同，所以省略说明。
图3为VCSEL模块100的电路图。图1中只是展示了VCSEL 105、第一FET 201及第二FET 202作为电路元件，但如前文所述，基板101上还贴装有电容器113。因此，图3中以虚线展示了电容器113以及与电容器113有关的电路。
如图3所示，VCSEL模块100具有电源端子111a、第一FET 201的栅极端子111b、第二FET 202的栅极端子111c、以及源极端子111d。如图3所示，在电源端子111a与源极端子111d之间串联连接有VCSEL 105、第一FET 201及第二FET 202，电容器113与该串联电路并联连接。各端子111a～111d是为了与外部的装置连接而形成于基板101的下表面的端子电极，经由基板101上设置的通孔或过孔与线路电极110a～110d电连接。
外部电源(未图示)主要在不发光时经由电源端子111a对电容器113进行充电。另一方面，在发光时，须在仅10(ns)左右的短期间内对VCSEL模块100流通大电流，而外部电源无法响应该期间，仅靠电源端子111a是无法供给该10(ns)的期间所需的电流的。因此，使VCSEL 105发光的电流大部分来自电容器113的放电。
从外部对栅极端子111b施加规定的恒压，使得第一FET 201作为电流控制元件发挥功能。从外部对栅极端子111c施加宽度为10(ns)左右的控制脉冲，使得第二FET 202作为开关元件发挥功能。
图4为在对栅极端子111c(参考图3)施加有宽度为10(ns)的控制脉冲时通过模拟来求出流至VCSEL 105的电流401的特性图。纵轴表示电流(A)，横轴表示时间(ns)。图4中还展示有流至图25及图26所示的激光二极管模块600的激光二极管DL的电流402作为以往例，以进行比较。
在模拟中，将从电容器113经过VCSEL 105而回到电容器113的电流路径的电感设为1(nH)。如图4所示，当对栅极端子111c施加控制脉冲时，VCSEL 105从电流的上升起在1(ns)以内进入恒流动作。另一方面，就以往例的电流402而言，当施加控制脉冲时，电流值持续上升直至控制脉冲的施加结束为止。如此，在VCSEL模块100中，VCSEL 105的电流401的波形相对于控制脉冲而言上升为1(ns)以下且顶部平坦，平坦部能确保8(ns)左右。来自VCSEL105的出射光的光量与输入的电流成比例，所以，在平坦部的期间内能将来自VCSEL 105的出射光的光量保持固定。
图5为VCSEL模块100的制造方法的说明图。图5的(a)～(f)展示了各工序中的特征性状态的侧视图。与图1相同，图5的(a)～(f)中对于VCSEL 105、第一FET 201及第二FET202、以及它们相关的构件以外未作图示。
如图5的(a)所示，首先准备在上表面配备有线路电极110a～110d等的基板101。接着，如图5的(b)所示，将接合线用的线路电极110a除外而在线路电极110b～110d的上表面涂布第1导电性粘接构件103。接着，如图5的(c)所示，将第二FET 202连接至基板101。此时，以栅极电极205和源极电极204经由第1导电性粘接构件103而分别重叠在线路电极110c、110d上的方式配置第二FET 202。
接着，如图5的(d)所示，将焊球107a配置在线路电极110b上，而且在第二FET 202的上表面涂布第1导电性粘接构件103。再者，在焊球107a与线路电极110b之间介存有第1导电性粘接剂103以固定焊球107a，但只要能通过助焊剂等其他方法来固定焊球107a，就并非一定需要第1导电性粘接构件103。
接着，如图5的(e)所示，将第一FET 201连接至第二FET 202的上表面。再者，在第一FET 201的上表面预先利用第1导电性粘接构件103而连接有VCSEL 105。此外，第一FET201中包含的栅极电极205连接于焊球107a，源极电极204经由第1导电性粘接构件103与第二FET 202的漏极电极206连接。
最后，如图5的(f)所示，对VCSEL模块100进行加热而使连接状态变得稳定。此时，首先通过最初的加热使第1导电性粘接构件103硬化。接着，提升温度使焊球107a熔融，将焊球107a与第1导电性粘接构件103连接。此时，焊球107a与第二FET 202的栅极电极205也连接。如此，通过焊球107a与第1导电性粘接构件103的连接，第2导电性构件107完成。其后，利用接合线109将VCSEL 105的阳极与线路电极110a之间加以连接。再者，在第2导电性构件107中不使用第1导电性粘接构件103的情况下，焊球107直接连接至电极110b。
如前文所述，VCSEL模块100具有VCSEL 105、电流控制元件即第一FET 201、开关元件即第二FET 202以及基板101堆叠成4层这样的结构。此外，第一FET 201并非一定是必需的，所以VCSEL模块100也可具有VCSEL 105、成为开关元件的第二FET 202以及基板101堆叠成3层这样的结构(3层堆叠结构)。
VCSEL 105中，电流从上表面的阳极朝下表面的阴极大致直线地流通。同样地，第一FET 201及第二FET 202中，电流也从上表面的漏极电极206朝下表面的源极电极204大致直线地流通。也就是说，在由VCSEL 105和第一FET 201及第二FET 202构成的堆叠结构中，电流在短距离内从上部朝下部直线地流通。结果，在VCSEL模块100的堆叠结构中，电感达到最小，所以电流的上升及下降特性得到改善。此外，该堆叠结构在电流路径中配备有作为电流控制元件发挥功能的第一FET 201，所以，即便被施加的是极短的脉冲电流，在这期间内也不再会有电流持续上升的情况(参考图4的电流401)。
如上所述，VCSEL模块100使得包含VCSEL 105的电流路径的电感达到最小，由此，能将流至VCSEL 105的脉冲电流的上升及下降时间抑制在1(ns)以下，此外，即便控制脉冲宽度极短，也会在该控制脉冲宽度中借助作为电流控制元件发挥功能的第一FET 201而使电流波形的顶部变得平坦。因而，VCSEL模块100中，流至VCSEL 105的脉冲电流的波形以向矩形波靠近的方式得到改善(参考图4的电流401)。
VCSEL模块100是使第一FET 201作为电流控制元件发挥功能、使第二FET 202作为开关元件发挥功能，但也可使第一FET 201及第二FET 202的配置上下颠倒。
如图5的(e)中所说明，是在预先在第一FET 201上贴装有VCSEL 105的状态下将第一FET 201配置在第二FET 202的上部，但也可在将第一FET 201配置于第二FET 202的上部之后在第一FET 201上贴装VCSEL 105。
在VCSEL模块100中，第一FET 201及第二FET 202使用的是相同元件，但即便各自使用尺寸不同的FET，也能实现堆叠结构，那样也能获得同样的效果。
图6为VCSEL模块100的第1变形例即VCSEL模块130及其制造方法的说明图。图6的(a)～(f)展示了各工序中的特征性状态的侧视图。再者，图6的(a)～(f)中，电容器113(参考图3)等VCSEL 105、第一FET 201及第二FET 202、以及它们的贴装相关的构件以外也未作显示。此外，有可能附加的光学元件和框架也未图示。
如前文所述，连接第一FET 201的栅极电极205与基板101的线路电极110b的第2导电性构件107不限于包含焊球107a的构件。因此，在VCSEL模块130中，对第2导电性构件107中包含金属片的VCSEL模块130进行说明。
首先，使用图6的(f)，对VCSEL模块130的结构进行说明。如图6的(f)所示，在VCSEL模块130中，也是在基板101上从图的下侧起依序层叠第二FET 202、第一FET 201、VCSEL105。此时，在第2导电性构件107c中，从下方起层叠有第1导电性粘接构件103、金属片107b、第1导电性粘接构件103。对图6的(f)与图1进行比较，VCSEL模块130相对于VCSEL模块100而言基本结构是共通的，只有连接第一FET 201的栅极电极205与线路电极110b的第2导电性构件107c不一样。再者，与VCSEL模块100一样，VCSEL模块130中也并非一定需要第一FET201。
如图6的(a)所示，首先准备在上表面配备有线路电极110a～110d的基板101。接着，如图6的(b)所示，将接合线用的线路电极110a除外而在线路电极110b～110d的上表面涂布第1导电性粘接构件103。接着，如图6的(c)所示，将第二FET 202和金属片107b连接至基板101。此时，以栅极电极205和源极电极204经由第1导电性粘接构件103而分别重叠在线路电极110c、110d上的方式配置第二FET 202。同时，以经由第1导电性粘接构件103而重叠在线路电极110b上的方式配置金属片107b。
接着，如图6的(d)所示，在金属片107b及第二FET 202的上表面涂布第1导电性粘接构件103。接着，如图6的(e)所示，将搭载有VCSEL 105的第一FET 201连接至金属片107b及第二FET 202的上表面。最后，如图6的(f)所示，对VCSEL模块100进行加热而使第1导电性粘接构件103硬化。此时，第2导电性构件107c也完成。
在第2导电性构件107包含焊球107a的VCSEL模块100中，是使焊球107a熔融而连接至线路电极110b上的硬化后的第1导电性连接构件103，所以温度曲线变得复杂、制造条件变得困难。相对于此，在VCSEL模块130中，仅靠第1导电性连接构件103的硬化便完成与金属片107b的连接，所以VCSEL模块130的温度曲线得以简化。也就是说，对于加热，主要只考虑第1导电性树脂103的硬化即可，所以制造条件变得容易。此外，金属片107b是在图6的(c)所示的工序内与第二FET 202一起加以配置，所以该工序的负担只是略微增加。此外，与焊球107相比，金属片107b的外形形状的偏差少，这也有助于制造工序的容易化。
图7为VCSEL模块100的第2变形例即VCSEL模块140及其制造方法的说明图。图7的(a)～(f)展示了各工序中的特征性状态的侧视图。再者，图7的(a)～(f)中，电容器113(参考图3)、VCSEL 105、第一FET 201及第二FET 202、以及它们的贴装相关的构件以外也未作显示。此外，有可能附加的光学元件和框架也未作图示。
VCSEL模块100及VCSEL模块130采用的是分别包含焊球107a及金属片107b的第2导电性构件107、107c。但第一FET 201的栅极电极205与基板101的线路电极110b的连接并非一定需要第2导电性构件107。因此，对不使用第2导电性构件107、107b等的VCSEL模块140进行说明。
首先，利用图7的(f)，对VCSEL模块140的结构进行说明。如图7的(f)所示，VCSEL模块140也是在基板101上从图的下侧起依序层叠第二FET 202、第一FET 201、VCSEL105。此时，在线路电极110b的上部形成有厚铜镀层107，第一FET 201的栅极电极205经由第1导电性粘接构件103及厚铜镀层107d与线路电极110b连接在一起。对图7的(f)与图1进行比较，VCSEL模块140相对于VCSEL模块100而言基本结构是共通的，只是连接第一FET 201的栅极电极205与线路电极110b的结构不一样。再者，与VCSEL模块100一样，VCSEL模块130中也并非一定需要第一FET 201。
如图7的(a)所示，首先准备在上表面配备有线路电极110a～110d等的基板101。此时，线路电极110b在上部配备有通过镀敷法形成的厚铜镀层107d，从而比其他线路电极110a、110c、110d厚。接着，如图7的(b)所示，将接合线用的线路电极110a以及具备厚铜镀层107d的线路电极110b除外而在线路电极110c、110d的上表面涂布第1导电性粘接构件103。接着，如图7的(c)所示，将第二FET 202连接至基板101。此时，以栅极电极205和源极电极204经由第1导电性粘接构件103而分别重叠在线路电极110c、110d上的方式配置第二FET202。
接着，如图7的(d)所示，在厚铜镀层107d及第二FET 202的上表面涂布第1导电性粘接构件103。接着，如图7的(e)所示，将搭载有VCSEL 105的第一FET 201连接至厚铜镀层107d及第二FET 202的上表面。最后，如图7的(f)所示，对VCSEL模块140进行加热而使第1导电性粘接构件103硬化。此时，第二FET 202的栅极电极205与线路电极110b的连接也完成。
图7的(b)～(f)所示的VCSEL模块140的制造工序相较于图6的(b)～(f)所示的VCSEL模块130的制造工序而言有了简化。即，VCSEL模块140的制造工序中没有构成第2导电性构件107c的工序。
图8为表示追加了第1框架500的VCSEL模块100的图。图8的(a)展示俯视图，图8的(b)为沿着图8的(a)的A-A线的截面图。
第1框架500为黑色的树脂制构件，以将VCSEL 105的一部分从中央的开口部501的部分露出的部位除外而将整个VCSEL模块100覆盖的方式配置在基板101的上部。通过利用第1框架500来覆盖VCSEL模块100，环境耐性提高，成为适于长时间使用的状态。从VCSEL105出射的光经由开口部501出射至外部。
也能以覆盖开口部501的方式配置具有规定光学特性的光学元件。作为光学元件，例如可以利用由聚芳酯树脂等热塑性树脂、聚硅氧树脂等热固性树脂、以及环氧树脂等紫外线硬化树脂形成的透光性构件。通过利用光学元件，使得从VCSEL 105出射的光成形及均匀化，由此，能够出射具有期望的配光分布的光。
图9为表示追加了第2框架510的VCSEL模块100'的图。图9的(a)展示俯视图，图9的(b)为沿着图9的(a)的B-B线的截面图。
VCSEL模块100'是在VCSEL模块100中使用配置在第一FET 201的上表面的中继电极512、第1接合线513、以及第2接合线514来代替接合线109，其他构成相同。线路电极110a与中继电极512通过第1接合线513加以连接，中继电极512与VCSEL 105的阳极通过第2接合线514加以连接。
第2框架510为黑色的树脂制构件，以将整个VCSEL 105以及中继电极512的一部分从中央的开口部511的部分露出的部位除外而将整个VCSEL模块100'覆盖的方式配置在基板101的上部。通过利用第2框架510来覆盖VCSEL模块100'，环境耐性提高，成为适于长时间使用的状态。从VCSEL 105出射的光经由开口部511出射至外部。再者，与图8的例子一样，也能以覆盖开口部511的方式配置具有规定光学特性的光学元件。
在图9的例子中，由于增大了开口部511的开口面积，所以能在利用框架510来覆盖不包括VCSEL 105及第2接合线514的VCSEL模块100'之后贴装VCSEL 105并利用第2接合线514进行连接。由此，设计的自由度增加。
根据本实施方式的VCSEL模块，可以提供如下VCSEL模块：即便流至作为光源而朝与贴装面垂直的方向进行面发光的垂直共振器型面发光激光器(VCSEL)的脉冲电流为短脉冲宽度，也会将上升时间抑制在1(ns)以下，进而，该波形以向矩形波靠近的方式得到改善。
根据VCSEL模块的一实施方式，其特征在于，具备：VCSEL；第一FET，其配置在VCSEL之下；以及第二FET，其配置在第一FET之下；第一FET或第二FET中的一者为开关元件，另一者为电流控制元件。
在上述VCSEL模块中，VCSEL、开关元件以及电流控制元件构成了4层堆叠结构。VCSEL模块中包含的VCSEL中，电流从上表面的阳极朝下表面的阴极大致直线地流通。同样地，用作开关元件及电流控制元件的第一FET及第二FET中，电流也从上表面的漏极电极朝下表面的源极电极大致直线地流通。因而，在由VCSEL和第一FET及第二FET构成的堆叠结构中，电流从上部朝下部直线地流通。结果，该堆叠结构的电流路径为直线而较短，所以电感达到最小。此外，堆叠结构在电流路径中配备有电流控制元件，所以，在由脉冲宽度给出的短期间内不再会有电流持续上升的情况。
在上述VCSEL模块中，可进一步具备电容器，所述电容器对VCSEL供给电流。
在上述VCSEL模块中，可进一步具备电路基板，第一FET的栅极电极与电路基板的线路电极经由焊球、钉头凸点或者金属片而连接在一起。
在上述VCSEL模块中，可进一步具备电路基板，与所述第一FET的栅极电极连接的所述电路基板的线路电极比所述电路基板上形成的其他线路电极厚。
上述VCSEL模块使得包含VCSEL的电流路径的电感达到最小，由此，流至VCSEL的脉冲电流的上升被抑制在1ns以下，此外，即便是由脉冲电流的宽度给出的短期间内，也会借助电流控制元件而使得电流波形的顶部变得平坦。因而，在上述VCSEL模块中，流至VCSEL的脉冲电流的波形以向矩形波靠近的方式得到改善。
图10为第2实施方式的VCSEL模块150的立体图，图11为去掉光学元件的图10所示的VCSEL模块150的立体图，图12为去掉光学元件及框架的图10所示的VCSEL模块150的立体图，图13为沿着图10所示的C-C线的VCSEL模块150的截面图。
VCSEL模块150是具有第1电极311、第2电极312、9个监视控制电极313、一对虚设电极314、半导体装置315、VCSEL 316、光学元件317、框架318以及多根接合线319的引线框封装件。在VCSEL模块150中，第2电极312、半导体装置315以及VCSEL 316重叠配置。半导体装置315具有矩形的平面形状，具有第1边321、第2边322、第3边323以及第4边324。
第1电极311、第2电极312、9个监视控制电极313以及一对虚设电极314各者由铝及铜等散热性高的导电性构件形成，相互隔开配置。再者，电极的数量为一例，并不限定于上述数量。第1电极311具有延伸出长边方向的大致矩形状的平面形状，配置成长边方向与具有矩形的平面形状的半导体装置315的第1边321的延伸方向平行地延伸。第1电极311经由沿第1边321的延伸方向配置的多根接合线319并经由配置在半导体装置315的表面的第1端子31而电连接于VCSEL 316的阳极。
第2电极312供半导体装置315贴装，具有靠近半导体装置315的第2边322、第3边323以及第4边324各者配置的第1突出部312a、第2突出部312b以及第3突出部312c。第2电极312经由一端连接于第1突出部312a、第2突出部312b以及第3突出部312c的多根接合线319而电连接于半导体装置315。第2电极312经由含有金属的树脂材料等热导率高的粘接构件而与半导体装置315热连接。
9个监视控制电极313中的5个监视控制电极313以沿着半导体装置315的第2边322及第4边324的方式配置在第1突出部312a与第3突出部312c之间。9个监视控制电极313中的另外4个监视控制电极313以沿着半导体装置315的第3边323及第4边324的方式配置在第2突出部312b与第3突出部312c之间。9个监视控制电极313各者经由接合线319而电连接于半导体装置315。
一对虚设电极314以从第1电极311隔开的方式分别配置在第1电极311的长边方向的两端。
半导体装置315具有第1端子331、第2端子332、第3端子333、第4端子334、第5端子335以及9个监视控制端子336，对VCSEL 316的阳极与阴极之间流通的驱动电流进行监视控制。
第1端子331具有矩形的平面形状，沿与第1电极311相向的第1边321配置在半导体装置315的表面。第1端子331的沿着与第1电极311相向的第1边321的边的长度优选比VCSEL316的沿着与第1电极311相向的第1边321的边长。能使来自配置在VCSEL 316的至少1个边的大致全部的阳极端子的引线的数量达到最大，线路电阻造成的电压降得到抑制。此外，第1端子331的正交于与第1电极311相向的第1边321的边的长度优选比VCSEL 316的沿着与第1电极311相向的第1边321的边短。由于路径缩短，所以线路电阻造成的电压降得到抑制。再者，第1端子331的正交于与第1电极311相向的第1边321的边的长度是根据半导体装置315及VCSEL 316的尺寸来决定，可比沿着与第1电极311相向的第1边321的边长，也可相同。在第1端子331的靠近第1边321的区域内沿第1边321的延伸方向配置有将第1电极311与第1端子331之间电连接的多根接合线319。在第1端子331的远离第1边321的区域内沿第1边321的延伸方向配置有将第1电极311与VCSEL 316的阳极之间电连接的多根接合线319。
第2端子332具有矩形的平面形状，配置在半导体装置315的表面的中央。第2端子332上贴装VCSEL 316，第2端子332与VCSEL 316的阴极之间电连接。
第3端子333及第4端子334各者具有长边方向沿与第1边321正交的第2边322及第3边323延伸的矩形状的平面形状，沿第2边322及第3边323各者配置在半导体装置315的表面。将第1突出部312a与第3端子333之间电连接的多根接合线319沿第2边322的延伸方向配置在第3端子333上。将第2突出部312b与第4端子334之间电连接的多根接合线319沿第3边323的延伸方向配置在第4端子334上。
第5端子335具有矩形的平面形状，配置在第4边324的中央部的附近。将第3突出部312c与第5端子335之间电连接的接合线319配置在第5端子335上。
9个监视控制端子336各者具有矩形的平面形状，配置在第2边322、第3边323以及第4边324的附近。将9个监视控制端子336与9个监视控制电极313之间电连接的接合线319配置在9个监视控制端子336各者上。
半导体装置315也可以说是能实现复杂电路构成的单面的线路板，线路设计的自由度高。再者，所谓线路设计的自由度高，是指有以如下方式构成的线路：线路的宽度为1μm以上、5μm以上或者10μm以上，且为50μm以下、100μm以下或者可比200μm窄，线路的间距为1μm以上、5μm以上或者10μm以上，且为50μm以下、100μm以下或者比200μm窄。此外，例如能在半导体装置315的各边的适宜位置容易地配置第1端子331、第2端子332、第3端子333、第4端子334、第5端子335、9个监视控制端子336。此时，也容易以引线长度达到最短的方式在各端子附近配置第1电极311、第2电极312、监视控制电极313、虚设电极314，能使各端子与各电极的引线长度达到最短，所以接合线319断线的风险降低。此外，由于容易配置各电极，所以能使用线路设计的自由度低的引线框。再者，所谓线路设计的自由度低，例如是指线路的宽度为200μm以上或300μm以上、线路的间距为200μm以上。引线框例如可由铜等金属材料构成，可由单一或单层金属材料构成，此外，可在表层跨及全周而形成金及银等的镀层。
在VCSEL 316中，出射激光的多个发射体等间隔地呈阵列状配置在表面。VCSEL316例如具有364(26×14)个发射体，364个发射体以0.0385mm的间距排列。VCSEL 316具有配置在表面的阳极和配置在背面的阴极，通过对阳极与阴极之间供给电流而发光。
光学元件317例如是由聚芳酯树脂等热塑性树脂、聚硅氧树脂等热固性树脂、以及环氧树脂等紫外线硬化树脂形成的透光性构件。在光学元件317的表面及背面中的至少一面形成漫射面，所述漫射面进行了使从VCSEL 316出射的光漫射的褶皱加工等。光学元件317使从VCSEL 316出射的光成形及均匀化，由此出射具有期望的配光分布的光。光学元件317优选为使从VCSEL 316出射的光的波长透过的材质，以使VCSEL模块150的发光效率不会降低。光学元件317的透光率优选为90％以上，更优选为95％以上。
图14为框架318的立体图。
框架318为黑色的树脂制构件，具有第1壁部341、第2壁部342、第3壁部343、第4壁部344、支承面345、第1凸部346以及第2凸部347。框架318配置成覆盖第1电极311及第2电极312的表面、第1端子331的一部分、以及第3端子333及第4端子334。再者，第1电极311、第2电极312、监视控制电极313以及虚设电极314的底面不被框架318覆盖。框架318的底面与第1电极311、第2电极312、监视控制电极313以及虚设电极314的底面形成同一面。第1电极311、第2电极312、监视控制电极313以及虚设电极314的底面例如能与未图示的散热件作面接触，因此可以说具有较大的散热路径。
第1壁部341、第2壁部342、第3壁部343以及第4壁部344各者与半导体装置315的第1边321、第2边322、第3边323以及第4边24各者平行地延伸。支承面345被第1壁部341、第2壁部342、第3壁部343以及第4壁部344围绕，而且在中央形成能看见VCSEL 316的矩形的开口部348。
第1凸部346以朝与第2壁部342相向的第3壁部343的方向突出的方式配置在第2壁部342的内壁的中央部。第2凸部347以朝与第3壁部343相向的第2壁部342的方向突出的方式配置在第3壁部343的内壁的中央部。第1凸部346及第2凸部347各者配置成与光学元件317的端部相向。
图15为VCSEL模块150的电路图。
半导体装置315进一步具有电流控制元件351、开关元件352以及监视控制电路353。半导体装置315对串联连接于VCSEL 316的电流控制元件351及开关元件352进行控制，而且由监视控制电路353监视流至VCSEL 316的电流等，由此对VCSEL 316的发光进行监视控制。
电流控制元件351及开关元件352为n型金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)。电流控制元件351及开关元件352经由VCSEL 316而连接于第2端子332和第3端子333及第4端子334，电流控制元件351控制驱动电流量，开关元件352是控制驱动电流的导通与断开的切换的驱动元件。
电流控制元件351的栅极经由监视控制端子336之一而连接于监视控制电极313之一。电流控制元件351的源极连接于开关元件352的漏极，电流控制元件351的漏极经由第2端子332而连接于VCSEL 316的阴极。开关元件352的栅极连接于监视控制电路353，开关元件352的源极经由第3端子333及第4端子334而连接于第2电极。
电流控制元件351根据施加至监视控制电极313的电流设定信号对VCSEL 316的阳极(也称为VCSEL第1端子)与阴极(也称为VCSEL第2端子)之间以及电流控制元件351的源极与漏极之间流通的驱动电流的电流量进行控制。
开关元件352根据由监视控制电路353生成的周期信号来进行通断，由此，以规定周期来通断VCSEL 316的阳极与阴极之间以及开关元件352的源极与漏极之间流通的驱动电流。
监视控制电路353具有电流驱动电路354、温度监视电路355、电流监视电路356以及光量监视电路357。电流驱动电路354根据经由监视控制端子336从监视控制电极313输入的信号来生成周期信号，并将生成的周期信号施加至开关元件352的栅极。监视控制电路353从监视控制端子336得到电源电压的供给，而且经由第5端子335连接于第2电极312，由此接地。
温度监视电路355具有热敏电阻，对配置在半导体装置315表面的VCSEL 316的温度进行测定，在热敏电阻测定的温度超过了规定的阈值温度时，经由监视控制端子336从监视控制电极313输出警报信号。光量监视电路357从未图示的光电转换元件得到表示从VCSEL 316出射的光的光量的光量信号的输入，在与输入的光量信号相对应的光量脱离了规定的光量范围时，经由监视控制端子336从监视控制电极313输出警报信号。再者，在VCSEL模块150中，监视控制电路353可不必具有电流驱动电路354、温度监视电路355、电流监视电路356以及光量监视电路357中的所有电路，但优选至少具有任一电路。
图16为概略性地表示第2电极312、半导体装置315以及VCSEL 316的连接关系的图。
半导体装置315进一步具有硅基板360、第1线路层361、第2线路层362、第3线路层363、第4线路层364以及绝缘层365。硅基板360在表面形成掺杂硼等而成的p型半导体、掺杂磷等而成的n型半导体等。形成于硅基板360表面的n型半导体、p型半导体形成包含于电流控制元件351、开关元件352以及监视控制电路353各者中的半导体元件。
第1线路层361～第4线路层364各者具有多个线路层及层间连接部，所述多个线路层由铝等导电性构件形成，所述层间连接部也称为过孔，将多个线路层之间加以连接。第1线路层361将第2端子332与电流控制元件351之间电连接，第2线路层362将电流控制元件351与开关元件352之间电连接。第3线路层363将第3端子333与开关元件352之间电连接，第4线路层364将第4端子334与开关元件352之间电连接。绝缘层365为氧化硅膜，将第1线路层361～第4线路层364各者的层间绝缘。图16的记载中，绝缘层365比硅基板360厚，但这是为了说明层结构，实际上绝缘层365是薄到几千
Figure BDA0004010188070000201
的膜，硅基板360是厚达200μm的结构。
图17为表示VCSEL模块150的制造方法的流程图。图18为与图17所示的电极准备工序相对应的俯视图，图19为与图17所示的半导体装置贴装工序相对应的俯视图，图20为与图17所示的发光元件贴装工序相对应的俯视图。图21为与图17所示的引线接合工序相对应的俯视图，图22为与图17所示的框架形成工序相对应的俯视图。图17～图22中展示的是制造单个VCSEL模块150的制造方法，但也可通过与参考图17～图22加以说明的制造方法同样的制造方法来同时制造多个VCSEL模块150而其后加以分割。
首先，如图18所示，在电极准备工序中，第1电极311、第2电极312、多个监视控制电极313以及一对虚设电极314各者被配置到相互隔开的规定位置(S101)。再者，图18中，通过框架形成工序来追加的框架318的外形以虚线表示。
接着，如图19所示，在半导体装置贴装工序中，半导体装置315被贴装至第2电极312(S102)。半导体装置315经由含有金属的树脂材料等热导率高的导电性粘接构件而粘接至第2电极312表面，由此贴装在第2电极312上。
接着，如图20所示，在发光元件贴装工序中，VCSEL 316被贴装至配置于半导体装置315表面的第2端子332(S103)。VCSEL 316的阴极经由金锡焊料等导电性的粘接构件而粘接至第2端子332表面，由此与第2端子332电连接。VCSEL 316重叠配置在第2电极312及半导体装置315上。
接着，如图21所示，在引线接合工序中，第1电极311等电极与第1端子331等端子之间以及第1端子331与VCSEL 316的阳极之间由接合线319加以电连接(S104)。第1电极311等电极与第1端子331等端子之间以及第1端子331与VCSEL 316的阳极之间由接合线319加以电连接，从而能电连接至外部装置的电极与半导体装置315及VCSEL 316之间得以电连接。
接着，如图22所示，在框架形成工序中，以覆盖第1电极311及第2电极312的表面、第1端子331的一部分、以及第3端子333及第4端子334的方式形成框架318(S105)。框架318是通过在具有与框架318的形状相对应的形状的模具中注入框架318的原材料，之后对框架318的原材料进行加热而固化来形成。
接着，在光学元件贴装工序中，光学元件317被贴装至框架318的支承面345(S106)，完成VCSEL模块150。光学元件317经由由聚硅氧树脂等树脂材料形成的粘接剂而粘接至支承面345，由此贴装在支承面345上。
在VCSEL模块150中，VCSEL 316是以重叠在驱动VCSEL 316的驱动装置即半导体装置315上的方式加以配置，所以半导体装置315与VCSEL 316得以一体化而且能实现小型化。进一步地，VCSEL模块150具有VCSEL 316、对VCSEL 316进行驱动(开关)的半导体装置315、以及将半导体装置315接地的第2电极312作3层堆叠这样的结构(3层堆叠结构)，所以能实现进一步的小型化。
在VCSEL模块150中，发光时从VCSEL 316辐射的热经由半导体装置315而散发至由热导率高的材料形成的第2电极312，所以VCSEL模块150具有良好的散热特性。如图16中箭头所示，从VCSEL 316辐射的热经由第2端子332、第1线路层361、绝缘层365、以及形成有电流控制元件351和开关元件352等的硅基板360而散发至第2电极312。成为主构成构件的硅基板360的热导率高达160W/mK，所以能实现良好的散热。此外，如前文所述，绝缘层365的热导率比硅基板360低，但绝缘层365薄到几千
Figure BDA0004010188070000221
所以对散热性无影响。
在VCSEL模块150中，第1电极311与第1端子331之间由多根接合线319连接。例如，在第1端子331上贴装VCSEL 316时，以不超出半导体装置315的第1边321的方式配置在与第1边321的上端隔开的位置，所以接合线319的长度发生隔开的距离程度的加长。此外，连接VCSEL 316与第1电极311之间的接合线319朝离开第1边的上端的VCSEL模块1506的方向隔开，以免碰到半导体装置315的第1边的上端，所以引线发生隔开的距离程度的加长。另一方面，VCSEL模块150能在第1端子331的第1边321附近配置接合线319，所以，相较于在第1端子331上贴装VCSEL 316的情形而言，VCSEL模块150得以抑制第1电极311与第1端子331之间的线路的电阻造成的电压降。例如，从VCSEL 316到第1电极311的引线朝离开第1边的上端的VCSEL模块1506的方向隔开，以免碰到半导体装置315的第1边的上端，所以接合线319的长度发生隔开的距离程度的加长。另一方面，VCSEL模块150能从VCSEL 316将接合线319直接连接至处于低发光元件的高度程度的位置的第1端子331，从而能经由面积大、宽度也宽、线路电阻小的第1端子331而以前文所述的引线路径连接至第1电极1，所以，相较于利用接合线319来连接VCSEL 316与第1电极311之间的情形而言，VCSEL模块150得以抑制第1电极311与阳极之间的线路电阻造成的电压降，而且线路的电感也降低。此外，在VCSEL模块150中，第2电极312与第3端子333及第4端子334各者之间由多根接合线319连接，所以接地的第2电极312与半导体装置315之间的线路电阻造成的电压上升得到抑制。
在VCSEL模块150中，第1端子331沿与第1电极311相向的第1边321配置，第2端子332配置在半导体装置315的表面的中央，第3端子333及第4端子334沿第2边322及第3边323配置。在VCSEL模块150中，通过将第1端子331、第2端子332、以及第3端子333及第4端子334隔开配置，能够降低第1端子331、第2端子332、第3端子333以及第4端子334之间流通的驱动电流发生干扰而导致驱动电流产生噪声之虞。
VCSEL模块150中，连接于监视控制电路353的多个监视控制端子336沿第4边324配置，所以能降低驱动电流干扰从监视控制电路353输入输出的信号而产生噪声之虞。此外，连接于多个监视控制端子336各者的监视控制电极313沿第4边324配置，所以能进一步降低驱动电流干扰从监视控制电路353输入输出的信号而导致驱动电流产生噪声之虞。
在VCSEL模块150中，第1电极311及第2电极312的表面、第1端子331的一部分、以及所述第3端子333及第4端子334被引线接合工序之后配置的树脂制框架318覆盖。VCSEL模块150是在配置作为框材发挥功能的框架318之前执行引线接合工序，所以能实现小型化而无须确保引线接合工序中的隔开距离。
VCSEL模块150中，第2电极312及半导体装置315被框架318固定，所以第2电极312与半导体装置315之间的粘接强度被框架318增强，从而能防止半导体装置315从第2电极312上剥离。
在VCSEL模块150中，光学元件317由支承面345加以支承，所述支承面345被第1壁部341、第2壁部342、第3壁部343以及第4壁部344围绕，而且在中央形成能看见VCSEL 316的开口部348。在VCSEL模块150中，由于光学元件317由支承面345加以支承，所以能使制造成本高的光学元件317的大小达到最小，因此能降低VCSEL模块150的制造成本。
在VCSEL模块150中，框架318具有以将光学元件317夹住的方式配置的一对第1凸部346及第2凸部347，所以，在制造VCSEL模块150时，能容易地决定光学元件317的配置位置。
图23为用于说明VCSEL模块150中的电流的流通的图。图23的(a)为将框架318的基部以外去掉后的VCSEL模块150的俯视图，图23的(b)为沿着图23的(a)的D-D线的VCSEL模块150的截面图，图23的(c)为沿着图23的(a)的E-E线的VCSEL模块150的截面图。图23的(a)～图23的(c)中，将VCSEL模块150的厚度方向设为+Z方向，将图23的(a)中的附图中的上方设为+Y方向，将附图中的左方设为+X方向。
如图23的(b)的箭头F3及F4所示，从第1电极311流入的电流经由接合线319而流入至半导体装置315的第1端子331(+Z方向往+X方向)。接着，如箭头F5及F6所示，从第1端子331经由接合线319而流入至VCSEL 316的阳极(配置于VCSEL 105表面)(+Z方向往+X方向)。接着，如箭头F7所示，流入到VCSEL 316的阳极的电流从VCSEL 316的阴极(配置于VCSEL105的背面)流入至半导体装置315(-Z方向)。进而，从半导体装置315流出的电流回到第2电极312，朝箭头F8的方向(-X方向)迂回。
如图23的(c)的箭头F9及F10所示，流入到半导体装置315的电流经由半导体装置315内形成的电流控制元件351和开关元件352、从第3端子333经由接合线319而流至第2电极312(-Y方向往-Z方向)，并且，如箭头F11及F12所示，从半导体装置315的第4端子334经由接合线319而流至第2电极312(+Y方向往-Z方向)。箭头F9及F10与箭头F11及F12各自的电流环路呈对称形状。在整体上来看，如图23的(a)所示，从图中的左侧绕下侧(箭头F1方向)以及绕上侧(箭头F2方向)形成电流环路。结果，在VCSEL模块150中，与具有堆叠结构这一情况相结合，在X方向、Y方向以及Z方向上同时以立体方式形成小的电流环路，所以能降低整体的电感。
在VCSEL模块150中，VCSEL 316、半导体装置315、第2电极在Z方向上成3层堆叠结构，所以能缩短从VCSEL 316流出的电流路径。此外，能减小电流环路。此外，VCSEL 316与半导体装置315之间连接的是金属彼此而不是接合线，所以能降低电感，成为高频开关特性提高的构成。此外，将从半导体装置315流出的电流均等地分割到图中的上下2个方向(±Y方向)而不是一个方向，所以能进一步确保电感低的电流路径。
此外，电流从VCSEL 316沿与流入至VCSEL 316的阳极的电流路径的方向(+X方向)垂直的方向(-Z方向及/或±Y方向)流出，所以能确保电感低的电流路径。

Claims (18)

1.一种VCSEL模块，其特征在于，具有：
VCSEL；
VCSEL用开关元件，其配置在所述VCSEL之下，与所述VCSEL电连接；以及
基板，其配置在所述开关元件之下，与所述开关元件电连接。
2.根据权利要求1所述的VCSEL模块，其特征在于，
具有电流控制元件，所述电流控制元件配置在所述VCSEL与所述开关元件之间或者所述开关元件与所述基板之间，
所述电流控制元件以串联方式与所述VCSEL及所述开关元件电连接。
3.根据权利要求2所述的VCSEL模块，其特征在于，
进一步具有形成于所述基板上的线路电极，
所述开关元件或所述电流控制元件经由焊球、钉头凸点或者金属片与所述线路电极电连接。
4.根据权利要求3所述的VCSEL模块，其特征在于，
与所述电流控制元件的栅极电极连接的所述线路电极的连接部分形成得比其他部分厚。
5.根据权利要求1～4中任一项所述的VCSEL模块，其特征在于，
进一步具有与所述VCSEL电连接的电容器。
6.根据权利要求1所述的VCSEL模块，其特征在于，
进一步具有金属制第1电极，
所述基板作为金属制第2电极发挥功能，
所述VCSEL具有配置在表面的VCSEL第1端子以及配置在背面的VCSEL第2端子，
所述开关元件形成于半导体装置内，
所述半导体装置具有与所述第1电极及所述VCSEL第2端子连接的第1端子、与所述VCSEL第2端子连接的第2端子、以及与所述第2电极连接的第3端子。
7.根据权利要求6所述的VCSEL模块，其特征在于，
所述半导体装置具有对在所述VCSEL中流通的电流进行控制的电流控制元件，所述电流控制元件连接于所述第2端子与所述开关元件之间或者所述开关元件与所述第3端子之间。
8.根据权利要求7所述的VCSEL模块，其特征在于，
所述半导体装置具有矩形的平板形状，所述矩形的平板形状具备第1侧面、与所述第1侧面正交的第2侧面及第3侧面、与所述第1侧面相向的第4侧面、上表面、以及下表面，
所述第1端子配置在沿着靠近所述第1电极的所述第1侧面的所述上表面的端部，
所述第2端子配置在所述上表面的中央部，
所述第3端子配置在沿着所述第2侧面或所述第3侧面的所述上表面的端部。
9.根据权利要求8所述的VCSEL模块，其特征在于，
所述第1电极与所述第1端子由多根接合线连接在一起。
10.根据权利要求8或9所述的VCSEL模块，其特征在于，
所述第2电极与所述第3端子由多根接合线连接在一起。
11.根据权利要求8～10中任一项所述的VCSEL模块，其特征在于，
所述半导体装置具有监视电路，所述监视电路涉及所述VCSEL的温度、在所述VCSEL中流通的电流、或者从所述VCSEL出射的光的光量，
与所述监视电路连接的监视电路用端子配置在所述半导体装置的表面的沿着所述第4面的端部。
12.根据权利要求11所述的VCSEL模块，其特征在于，
进一步具有与所述监视电路用端子连接的第3电极。
13.根据权利要求7～12中任一项所述的VCSEL模块，其特征在于，
进一步具有树脂制框架，所述树脂制框架形成为覆盖所述第1电极及所述第2电极的表面的一部分以及所述第1端子及第3端子的表面的一部分。
14.根据权利要求13所述的VCSEL模块，其特征在于，
所述框架具有支承面，所述支承面形成有能看见所述VCSEL的开口部。
15.根据权利要求14所述的VCSEL模块，其特征在于，
进一步具有光学元件，所述光学元件支承在所述支承面上，使从所述VCSEL出射的光透过。
16.根据权利要求15所述的VCSEL模块，其特征在于，
所述框架具有凸部，以进行所述光学元件的定位，所述凸部从所述支承面的上方而且是该框架的外壁朝内侧前凸。
17.根据权利要求8～16中任一项所述的VCSEL模块，其特征在于，
用于朝所述第2电极传递来自所述VCSEL的散热的散热路径在所述半导体装置中形成于所述第2端子与所述半导体装置的所述下表面之间。
18.根据权利要求8～17中任一项所述的VCSEL模块，其特征在于，
所述半导体装置具有与所述第2电极连接的第4端子，
所述第4端子配置在沿着配置有所述第3端子的所述第2侧面或所述第3侧面中的另一者的所述上表面的端部，
从所述VCSEL的所述阴极流入到所述半导体装置内的电流被所述第3端子及所述第4端子分到所述半导体装置的左右而流至所述第2电极。
CN202180044387.9A 2020-06-22 2021-06-22 Vcsel模块 Pending CN115943533A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020-107020 2020-06-22
JP2020107020 2020-06-22
JP2021052423 2021-03-25
JP2021-052423 2021-03-25
PCT/JP2021/023664 WO2021261496A1 (ja) 2020-06-22 2021-06-22 Ｖｃｓｅｌモジュール

Publications (1)

Publication Number Publication Date
CN115943533A true CN115943533A (zh) 2023-04-07

Family

ID=79281242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180044387.9A Pending CN115943533A (zh) 2020-06-22 2021-06-22 Vcsel模块

Country Status (3)

Country Link
JP (2) JP7155455B2 (zh)
CN (1) CN115943533A (zh)
WO (1) WO2021261496A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237016A (ja) * 1993-02-09 1994-08-23 Matsushita Electric Ind Co Ltd 光ファイバモジュールおよびその製造方法
JP5753686B2 (ja) 2007-06-27 2015-07-22 コーニンクレッカ フィリップス エヌ ヴェ 光センサ・モジュール及びその製造方法
JP5425014B2 (ja) * 2010-08-04 2014-02-26 シャープ株式会社 光学式測距装置
WO2014017256A1 (ja) * 2012-07-24 2014-01-30 シャープ株式会社 光学式測距装置および電子機器
US11598850B2 (en) * 2016-11-30 2023-03-07 Sony Semiconductor Solutions Corporation Apparatus and method for illumination
US20180278011A1 (en) * 2017-03-23 2018-09-27 Infineon Technologies Ag Laser diode module
JP2019158693A (ja) * 2018-03-15 2019-09-19 株式会社リコー 受光装置、物体検出装置、距離測定装置、移動体装置、ノイズ計測方法、物体検出方法及び距離測定方法
US10643964B2 (en) 2018-07-02 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Structures for bonding a group III-V device to a substrate by stacked conductive bumps
JP2020038854A (ja) * 2018-08-31 2020-03-12 ソニーセミコンダクタソリューションズ株式会社 光源装置、検出方法、センシングモジュール
JP2020043229A (ja) * 2018-09-11 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 光源装置、センシングモジュール
US11189985B2 (en) * 2018-12-06 2021-11-30 Ii-Vi Delaware, Inc. Optoelectronic assembly
JP2021114556A (ja) * 2020-01-20 2021-08-05 ソニーセミコンダクタソリューションズ株式会社 発光装置およびその製造方法

Also Published As

Publication number Publication date
JP7155455B2 (ja) 2022-10-18
JPWO2021261496A1 (zh) 2021-12-30
WO2021261496A1 (ja) 2021-12-30
JP2022179619A (ja) 2022-12-02

Similar Documents

Publication Publication Date Title
KR100593945B1 (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
US9705059B2 (en) Light emitting package having a guiding member guiding an optical member
US6936855B1 (en) Bendable high flux LED array
US8823021B2 (en) LED module and lighting device using the same
US8633643B2 (en) LED package, LED package module having the same and manufacturing method thereof, and head lamp module having the same and control method thereof
JP4432275B2 (ja) 光源装置
JP5349755B2 (ja) 表面実装の発光チップパッケージ
US9082685B2 (en) Optical-coupling semiconductor device
US8592830B2 (en) LED unit
JP2014531132A (ja) 放射放出部品
JP2011249737A (ja) リードフレーム、配線板およびそれを用いたｌｅｄユニット
TWI436509B (zh) Ｌｅｄ模組
US11166369B2 (en) Light-emitting device and method for manufacturing same
CN110691457A (zh) 电路板和电路组件
JP3543189B2 (ja) 半導体素子パッケージおよび半導体装置
CN115943533A (zh) Vcsel模块
JP2006165322A (ja) 半導体モジュール
JP2011049534A (ja) 熱電モジュールおよび光送信装置
JP4441309B2 (ja) 発光装置及び発光装置の製造方法
JP2000031582A (ja) 光モジュール
JP2002314149A (ja) 半導体装置
JP2000349344A (ja) 光半導体パッケージ及び光半導体モジュール
JP2022168626A (ja) 発光装置
CN116568966A (zh) 光源单元
JP2022164487A (ja) 発光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination