JP2002314149A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002314149A
JP2002314149A JP2001115131A JP2001115131A JP2002314149A JP 2002314149 A JP2002314149 A JP 2002314149A JP 2001115131 A JP2001115131 A JP 2001115131A JP 2001115131 A JP2001115131 A JP 2001115131A JP 2002314149 A JP2002314149 A JP 2002314149A
Authority
JP
Japan
Prior art keywords
semiconductor element
metal plate
semiconductor device
optical semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001115131A
Other languages
English (en)
Inventor
Kazuyuki Kubota
和之 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001115131A priority Critical patent/JP2002314149A/ja
Publication of JP2002314149A publication Critical patent/JP2002314149A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】 【課題】 光半導体装置に係る光に起因する半導体素子
の誤動作を防止できるとともに、小型化できる半導体装
置を提供することを目的とする。 【解決手段】 キャビティーが階段状に設けられた配線
基板10と、階段の段差面に周縁部が固着された金属板
12と、金属板12の一方の面に固着された光半導体素
子14と、電極端子(24〜24c)が前記キャビティ
ーの底部の配線(23b〜23e)に接合され、電極端
子(24〜24c)の形成面の反対側が前記金属板12
の他方の面に固着された、光半導体素子14を制御する
制御用半導体素子16とを備えたことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に係り、
さらに詳しくは、プラスチック光ファイバ(POF)な
どを用いた光通信に係る半導体装置に関する。
【0002】
【従来の技術】近年、光ファイバの通信方式の進展は目
覚しく、高度情報化社会を構築するために必須の基盤技
術の1つにまで発展してきている。この光ファイバの通
信方式に用いられる光半導体素子は発光素子と受光素子
とに分類される。発光素子としては、発光ダイオード
(LED:Light Emitting Diod
e)及び半導体レーザー(LDと呼ばれる)が使用さ
れ、一方、受光素子としては、フォトダイオード(P
D:Photo Diode)が使用されている。
【0003】LEDはプラスチック光ファイバ(PO
F:Plastic OpticalFiber)を用
いた極近距離(電気機器間などの数mの距離)通信に需
要が高まっており、一方、LDはPOFを用いた長距離
光通信(数m〜数百m)に適用されるようになってきて
いる。ところで、LEDやLDを駆動させるためには、
光の出力を増幅したり制御したりするための制御用半導
体素子が必要である。このため、LED又はLDとこれ
らを制御する制御用半導体素子とが光を外部に出力する
ための透明なガラス窓を有する同一のパッケージ内に実
装される。PDの場合も同様に、PDとこれを制御する
ための制御用半導体素子とが同一のパッケージ内に実装
される。
【0004】このように、光半導体素子とそれを制御す
る制御用半導体素子が同一のパッケージに実装されてい
る場合、LEDやLDから漏れた光やPDで反射した光
が制御用半導体素子にあたると、制御用半導体素子内で
キャリアが生成されて光電変換が起こることに起因して
制御用半導体素子の回路が誤動作するおそれがある。図
4は従来の光通信に係る半導体装置を示す断面図であ
る。従来の光通信に係る半導体装置は、図4に示すよう
に、中央部に遮光部30aを有する配線基板30内に、
遮光部30aの向かって右側にLEDやPDなどからな
る光半導体素子34が配置され、遮光部30aの向かっ
て左側に光半導体素子34を制御するための制御用半導
体素子36が配置されている。
【0005】光半導体素子34の電源部はボンディング
ワイヤ42cで配線基板30の電源線に接続され、一
方、グラウンド部はボンディングワイヤ42dで配線基
板30のグラウンド線に接続されている。同様に、制御
用半導体素子36の電源部はボンディングワイヤ42a
で配線基板30の電源線に接続され、一方、グラウンド
部はボンディングワイヤ42bで配線基板30のグラウ
ンド線に接続されている。
【0006】配線基板30の周縁部と遮光部30aとの
上に不透明のキャップ38が固着され、このキャップ3
8の光半導体素子34の発光部に相当する領域には透明
なガラスからなる窓38aが形成されている。そして、
光半導体素子34から放出される光がこの窓38aを透
過して外部に出力される。このように、制御用半導体素
子36は遮光部30aにより遮光されていることになる
ので、光半導体素子34から横方向に漏れる光が制御用
半導体素子36にあたらなくなる。従来、このような実
装構造にすることにより、光半導体素子34から漏れる
光を遮断して制御用半導体素子36の誤動作を防止して
いた。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
光半導体素子とそれを制御する制御用半導体素子とが実
装された半導体装置は、光半導体素子と制御用半導体素
子とが遮光部を挟んで横方向に並んで配置される実装構
造、すなわち平面の実装構造なので、半導体装置を小型
化するのが困難であるという問題があった。
【0008】本発明は以上の問題点を鑑みて創作された
ものであり、光半導体素子とそれを制御する制御用半導
体素子とが備えられた半導体装置において、光半導体素
子に係る光に起因する制御用半導体素子の誤動作を防止
できるとともに、小型化することができる半導体装置を
提供することを目的とする。
【0009】
【課題を解決するための手段】上記問題を解決するた
め、本発明は半導体装置に係り、キャビティーが階段状
に設けられた配線基板と、前記階段の段差面に周縁部が
固着された金属板と、前記金属板の一方の面に固着され
た光半導体素子と、電極端子が前記キャビティーの底部
の配線に接合され、前記電極端子の形成面の反対側が前
記金属板の他方の面に固着された、前記光半導体素子を
制御する制御用半導体素子とを備えたことを特徴とす
る。
【0010】光半導体素子は、光を放出したり、受光し
たりする素子なので、放出された光や受けた光の一部が
反射したりなどして、光半導体素子を制御する制御用半
導体素子に光があたり、制御用半導体素子が誤動作を起
こすおそれがある。しかしながら、本発明によれば、キ
ャビティーが階段状に設けられた配線基板の段差面に金
属板の周縁部が固着され、この金属板の一方の面に光半
導体素子が固着され、金属板の他方の面にキャビティー
の底部に電極端子が接続される配置で光半導体素子を制
御する制御用半導体素子が固着されている。
【0011】すなわち、金属板を挟んで、光半導体素子
はその発光面側又は受光面側に配置され、制御用半導体
素子は金属板の光半導体素子が配置された面の裏側に配
置されている。従って、金属板によって光半導体素子に
係る光が遮断されるので、制御用半導体素子に光があた
らなくなる。これにより、光があたることに起因する制
御用半導体素子の誤動作が起きなくなり、その特性が改
善されるとともに、光半導体素子と制御用半導体素子が
3次元で積層されて実装されるので、これらが実装され
た半導体装置を小型化することができるようになる。
【0012】上記した半導体装置において、前記配線基
板の段差面に、前記光半導体素子のグラウンド用の配線
層が形成され、前記光半導体素子のグラウンド端子が前
記金属板に電気的に接続され、前記金属板の周縁部が前
記配線層に電気的に接続されていることが好ましい。本
発明の半導体装置に係る金属板は、例えば、銅などから
なるものであって、配線基板の配線に比べると、その幅
が非常に太く、その膜厚が非常に厚いものである。従っ
て、この遮光するための金属板をグラウンド線の配線と
して利用することにより、グラウンド線の配線抵抗が大
幅に低減されるので、光半導体素子がノイズの影響を受
けにくくなる。
【0013】また、上記した半導体装置において、前記
金属板が、前記制御用半導体素子と接合されたダイパッ
ド部と前記段差面に固着された前記周縁部との間の領域
に、厚み方向に屈曲した屈曲部を有し、前記制御用半導
体素子が、前記電極端子を介して前記キャビティーの底
部の配線にフリップチップ接合されていることが好まし
い。さらに、好適には、前記屈曲部がメッシュ状である
ことが好ましい。
【0014】本発明の半導体装置を製造する場合、ま
ず、金属板の裏面と制御用半導体素子の裏面とを接合
し、次いで、金属板の周縁部を配線基板の段差面に固着
しながら制御用半導体素子をフリップチップ接合で配線
基板の配線に接続する。このとき、金属板の周縁部が固
着される配線基板の段差面の高さ寸法が製造誤差によっ
て設計寸法からずれている場合、金属板と制御用半導体
素子はすでに一体化しているので、例えば、制御用半導
体素子のはんだバンプが配線基板の配線にとどかず、フ
リップチップ接合でうまく接合できない場合が想定され
る。
【0015】本発明によれば、金属板の制御用半導体素
子が配置された部分と周縁部との間の領域が厚み方向に
屈曲しており、さらに好適には、この屈曲部がメッシュ
状になっている。すなわち、金属板の屈曲部の強度が弱
くなっており、屈曲部を容易に曲げることができるの
で、制御用半導体素子のはんだバンプの位置を上下の所
定の位置にずらして調整することができる。
【0016】従って、配線基板の段差面の高さ寸法に製
造誤差が生じた場合においても、制御用半導体素子が所
定の位置に配置されるようになるので、制御用半導体素
子を配線基板の配線にフリップチップ接合で精度よく実
装できるようになる。これにより、制御用半導体素子と
配線基板の配線とが確実にコンタクトするようになるの
で、これらが実装された半導体装置の信頼性を向上させ
ることができるとともに、歩留りを向上させることがで
きるようになる。
【0017】
【発明の実施の形態】本発明の実施の形態について、図
を参照しながら説明する。 (第1の実施の形態)図1(a)は本発明の第1の実施
の形態の半導体装置を示す概略断面図であって、図1
(b)のI−Iに沿った概略断面図、図1(b)は図1
(a)をA側からみた概略平面図である。
【0018】本発明の実施の形態の半導体装置は、図1
(a)及び(b)に示すように、光半導体素子14とそ
れを制御するための制御用半導体素子16とが配線基板
10に実装されたものである。配線基板10にはキャビ
ティー27が階段状に設けられている。そして、このキ
ャビティー27の内側に3段からなる階段が形成され、
金属板12の周縁部が、第1段目の階段の段差面に形成
されたグラウンド用の配線層26上に、はんだ接合やシ
ーム溶接によって固着されて配置されている。
【0019】配線基板10は、例えばアルミナセラミッ
クなどのセラミックからなり、金属板12は、例えば銅
などからなる。この金属板12の一方の面上には光半導
体素子14が固着され、他方の面上には制御用半導体素
子16が固着されて配置されている。制御用半導体素子
16は光半導体素子14を制御するものであって、アン
プ回路や制御回路などを有している。
【0020】配線基板10の第3段目の段差面には、タ
ングステンなどからなる金属層19が形成され、配線基
板10に蓋をするようにして、金属からなるキャップ1
8が金属層19上にはんだ接合又はシーム溶接により固
着されて配置されている。このキャップ18の光半導体
素子14が配置されている領域に相当する領域には、ガ
ラスなどからなる透明の窓18aが形成され、光半導体
素子14が放出する光又は外部から受ける光が透過でき
るようになっている。
【0021】光半導体素子14の実施の形態として、発
光素子としては発光ダイオード(LED)又は半導体レ
ーザー(LD)などを使用することができ、一方、受光
素子としてはフォトダイオード(PD)などを使用する
ことができる。光半導体素子14にはボンディングワイ
ヤ22,22aが配線されている。ボンディングワイヤ
22は光半導体素子14の電源用のパッドと配線基板1
0の第2段目の階段の段差面に形成された電源用の配線
層25に接続されている。この配線層25は電源用の配
線23に接続されている。
【0022】一方、ボンディングワイヤ22aは金属板
12に接続され、この金属板12は配線基板10の第1
段目の階段の段差面に形成されたグラウンド用の配線層
26に接続されている。このグラウンド用の配線層26
は、グラウンド用の配線23a,23fに接続され、さ
らにグラウンド用の配線23a,23fはそれぞれリー
ド20,20dに接続されている。
【0023】このように、光半導体素子14の電源用の
パッドは、配線基板10の電源線に電気的に接続され、
一方、光半導体素子14のグラウンド用のパッドは、金
属板12を介して配線基板10のグラウンド線に電気的
に接続されている。制御用半導体素子16は、複数のは
んだバンプ(電極端子)24,24a,24b、24c
を備えたベアチップであって、このはんだバンプ24,
24a,24b,24cが配線基板10の所定の配線に
接続されている。すなわち、はんだバンプ24が配線基
板10の光半導体素子14を制御する制御用の配線23
bに接続され、この配線23bが光半導体素子14の電
源用の配線23に繋がっている。また、はんだバンプ2
4aが配線基板10の信号用の配線23cに接続され、
この配線23cがリード20aに接続されている。
【0024】また、はんだバンプ24bが配線基板10
の電源用の配線23dに接続され、この配線23dがリ
ード20bに接続されている。さらに、はんだバンプ2
4cが配線基板10のグラウンド用の配線23eに接続
され、この配線23eがリード20cに接続されてい
る。これらの配線層25,26や配線(23〜23f)
の材料としてタングステンを用いることが好ましい。
【0025】以上のように、制御用半導体素子16は、
フリップチップ接合で配線基板の配線と電気的に接続さ
れている。本実施の形態の半導体装置28は、このよう
な構造になっており、配線基板10の透明の窓18aを
介して、光半導体素子14が放出する光を外部に放射し
たり、光半導体素子14が外部から受光したりすること
ができる。例えば、光半導体素子14が発光素子である
場合、制御用素子16から制御用の配線23に印加する
電圧を制御することにより、光半導体素子14からの発
光強度を調整することができる。
【0026】このように、光半導体素子は、光を放出し
たり、受光したりする素子なので、放出される光や受け
る光の一部が反射したりなどして、光半導体素子を制御
する制御用半導体素子に光があたるおそれがある。この
とき、この光によって制御用半導体素子内にキャリアが
生成されて光電変換が起こることにより、制御用半導体
素子の回路が誤動作しやすくなる。
【0027】しかしながら、本実施の形態の半導体装置
28によれば、光半導体素子14が遮光性の金属板12
の一方の面側に配置され、それを制御する制御用半導体
素子16が金属板12の他方の面側に配置され、金属板
12の周縁部が配線基板10の内側の階段の段差面に固
定されて配置されている。つまり、制御用半導体素子1
6は配線基板10内の第1段目の階段の段差面に金属板
12で蓋をした領域に配置されている。
【0028】従って、光半導体素子14が放出する光や
受ける光の一部が反射したりなどしても、この光は金属
板12で完全に遮断されるので、光半導体素子14に係
る光が制御用半導体素子16にあたるおそれがなくな
る。これにより、制御用半導体素子16の光半導体素子
14からの光に起因する誤動作を防止することができる
ようになる。さらに、光半導体素子14とそれを制御す
る制御用半導体素子16が3次元で積層されて実装され
るので、これらが実装された半導体装置を小型化するこ
とができるようになる。
【0029】また、本実施の形態の半導体装置30aに
よれば、光半導体素子14のグラウンド部に接続された
ボンディングワイヤ22aが金属板12を介して配線基
板10のグラウンド線23a,23fに接続されてい
る。金属板12は例えば銅などの低抵抗の金属材料から
なり、例えば配線基板で使用する配線に比べると、その
幅は非常に太く、かつその厚みも非常に厚いものである
ので、グラウンド線の配線抵抗を大幅に低減させること
ができる。これにより、光半導体素子14がノイズの影
響を受けにくくなる。
【0030】次に、本発明の実施の形態の半導体装置2
8の製造方法を説明する。まず、図1に示すように、内
側に例えば3つの階段部を備えたキャビティー27を有
し、タングステンなどからなる所定の配線が形成された
配線基板10を作成する。この配線基板10はアルミナ
セラミックなどのセラミックからなる。なお、図1の配
線基板10の第1段目の階段の段差面の高さtの空間に
は制御用半導体素子16がフリップチップ接合で固着さ
れるので、確実に配線基板10の配線とコンタクトでき
るように、制御用半導体素子16の厚みなどを考慮して
第1段目の階段の段差面の高さtを決定する。
【0031】その後、銅からなる金属板12を用意し、
金属板12の他方の面に、はんだバンプ(24〜24
c)を有するベアチップからなる制御用半導体素子16
のはんだバンプ(24〜24c)が形成されていない
面、すなわち制御用半導体素子16の裏面を接着剤など
で固着する。次いで、金属板12の周縁部を配線基板1
0の第1段目の階段の段差面に形成されたグラウンド用
の配線層26にはんだ接合やシーム溶接などで固着する
と同時に、制御用半導体素子16のはんだバンプ(24
〜24c)を配線基板10の配線(23b〜23e)に
フリップチップ接合により接合する。これにより、金属
板12と制御用半導体素子16とが配線基板10に実装
される。
【0032】次いで、金属板12の一方の面側にLE
D、LD又はPDなどの光半導体素子14を接着剤など
で固着し、光半導体素子14の電源用のパッドと配線基
板10の配線層25とをボンディングワイヤ22で接続
する。続いて、光半導体素子14のグラウンド用のパッ
ドと金属板12とをボンディングワイヤ22aで接続す
る。これにより、光半導体素子14のグラウンド用のパ
ッドが低抵抗の金属板12を介して配線基板10のグラ
ウンド線に電気的に接続される。
【0033】次いで、光半導体素子14が配置される領
域に相当する領域にガラスからなる窓18aが形成され
た金属からなるキャップ18と、配線基板10の第3段
目の段差面に形成された金属層19とを、はんだを用い
た接合又はシーム溶接によって固着する。以上により、
本実施の形態の半導体装置28を製造することができ
る。
【0034】(第2の実施の形態)図2は本発明の第2
の実施の形態の半導体装置を示す概略断面図、図3
(a)は図2の金属板をB側から透視した透視平面図、
図3(b)は金属板の変形例を示す概略平面図である。
本実施の形態が第1の実施の形態と異なる点は金属板の
構造が異なることにあるので、図2において図1(a)
と同一物には同一符号を付してその詳しい説明を省略す
る。
【0035】第2の実施の形態の半導体装置28aに係
る金属板12aは、第1の実施の形態に係る金属板12
のように全体にわたってフラットなものではない。すな
わち、図2に示すように、金属板12aの制御用半導体
素子16が接合された部分12c(ダイパッド部)と周
縁部との間の領域が、他の部分と非平行になるようにし
てその厚み方向に屈曲している。さらに、屈曲部Cは、
図3(a)に示すように、メッシュ状になっている。
【0036】ここで、制御用半導体素子16が固着され
た金属板12aを配線基板10に実装する工程におい
て、図2の配線基板10の第1段目の階段の段差面の高
さtaが製造誤差により、設計値の高さより高くなった
場合を想定してみる。この場合、金属板12aと配線基
板10との接続は問題ないが、段差面の高さtaが設計
値より高くなっているので、制御用半導体素子16のは
んだバンプ(24〜24c)が配線基板10の配線(2
3b〜23e)とうまくはんだ接合ができなくなってし
まう。たとえ、接合できたとしても、上側に引っ張り力
が働くのではんだ接合の信頼性が低下する。
【0037】本実施の形態の半導体装置28aに係る金
属板12aは、屈曲部Cを有し、屈曲部Cにはメッシュ
状の開口13が複数形成されていることにより、屈曲部
Cの強度が弱くなって曲げやすくなっている。これによ
り、金属板12aの他方の面に配置された制御用半導体
素子16のはんだバンプ(24〜24c)が配線基板1
0の配線(23b〜23e)とうまく接続できるよう
に、金属板12aの屈曲部Cを曲げることにより、制御
用半導体素子16を下側の所定の位置にずらすことがで
きるようになる。
【0038】また、配線基板10の段差面の高さtaが
設計寸法より低くなった場合においても、同様に、金属
板12aの屈曲部Cを曲げることにより、制御用半導体
素子16を上側の所定の位置にずらすことができるよう
になる。従って、配線基板10が製造誤差により、段差
面の高さtaがずれて製造されたとしても、制御用半導
体素子16のはんだバンプ(24〜24c)と配線基板
10の配線(23b〜23e)とが確実にコンタクトす
るようになるので、フリップチップ接合の信頼性を向上
させることができる。また、製造誤差によって設計寸法
からずれて製造された配線基板10をも使用することが
できるので、半導体装置の製造歩留りを向上させること
ができる。
【0039】次に、金属板12aの変形例を説明する。
図3(b)に示すように、本実施の形態に係る金属板1
2aの変形例である金属板12bは、屈曲部Cにメッシ
ュ状の細かい開口が形成されているのではなく、屈曲部
Cに互いに連通しない開口(13a,13b,13c,
13d)がそれぞれ形成されている。そして、隣り合う
開口(13a,13b,13c,13d)の間にはサポ
ートバー12dが形成されている。図示の如く、このサ
ポートバー12dはダイパッド部12cから金属板12
bの周縁部に向かって延びるようにして形成されてい
る。このようにして形成された金属板12bも、図3
(a)に示す金属板12aと同様な機能を有する。
【0040】このように、本実施の形態に係る金属板1
2a,12bは、制御用半導体素子16が接合される金
属板12a,12bのダイパッド部12cを上下に容易
に位置をずらすことができるような構造にすればよいの
であって、屈曲部Cに形成される開口の大きさ、開口の
数及び屈曲部Cの傾斜角度などを任意に設定して金属板
を作成すればよい。
【0041】このような金属板12a,12bは、例え
ば銅板をプレス加工することにより作成することができ
る。このとき、光半導体素子14に係る光が制御用半導
体素子16に影響しない程度に開口の大きさや開口の配
置位置などを決定することが好ましい。以上、実施の形
態により、この発明の詳細を説明したが、この発明の範
囲は上記実施の形態に具体的に示した例に限られるもの
ではなく、この発明を逸脱しない要旨の範囲の上記実施
の形態の変更はこの発明の範囲に含まれる。
【0042】例えば、配線基板として、内側に3段から
なる階段が形成されたものを例示したが、これに限定さ
れるものではなく、金属板と、金属板を挟んで配置され
た光半導体素子と制御用半導体素子とが固定される構造
であれば配線基板の内部構造は何でもよい。また、本実
施の形態では、光半導体素子として、LED、LD又は
PDのうち、1つが配置された形態を例示したが、発光
素子と受光素子とが両方1つの配線基板上に実装された
形態としてもよく、また、制御用半導体素子を複数、備
えた形態としてもよい。
【0043】
【発明の効果】以上説明したように、本発明によれば、
キャビティーが階段状に設けられた配線基板の段差面に
金属板の周縁部が固着され、この金属板の一方の面に光
半導体素子が固着され、金属板の他方の面にキャビティ
ーの底部に電極端子が接続される配置で光半導体素子を
制御する制御用半導体素子が固着されている。
【0044】すなわち、金属板を挟んで、光半導体素子
は発光面側又は受光面側に配置され、制御用半導体素子
は金属板の光半導体素子が配置された面の裏側に配置さ
れている。従って、金属板によって光半導体素子に係る
光が遮断されるので、制御用半導体素子に光があたらな
くなる。これにより、光があたることに起因する制御用
半導体素子の誤動作が起きなくなり、その特性が改善さ
れるとともに、光半導体素子と制御用半導体素子が3次
元で積層されて実装されるので、これらが実装された半
導体装置を小型化することができるようになる。
【図面の簡単な説明】
【図1】図1(a)は本発明の第1の実施の形態の半導
体装置を示す概略断面図であって、図1(b)のI−I
に沿った概略断面図、図1(b)は図1(a)をA側か
らみた概略平面図である。
【図2】図2は本発明の第2の実施の形態の半導体装置
を示す概略断面図である。
【図3】図3(a)は図2の金属板をA側から透視した
透視平面図、図3(b)は金属板の変形例を示す概略平
面図である。
【図4】図4は従来の半導体装置を示す断面図である。
【符号の説明】
10:配線基板 12、12a,12b:金属板 12c:ダイパッド部 12d:サポートバー 13,13a〜13d:開口 14:光半導体素子 16:制御用半導体素子 18:キャップ 18a:窓 19:金属層 20〜20d:リード 22,22a:ボンディングワイヤ 23:光半導体素子の電源用の配線 23a:23f:光半導体素子のグラウンド用の配線 23b:制御用半導体素子の制御用の配線 23c:制御用半導体素子の信号用の配線 23d:制御用半導体素子の電源用の配線 23e:制御用半導体素子のグラウンド用の配線 24,24a,24b,24c:はんだバンプ(電極端
子) 25:光半導体素子の電源用の配線層 26:光半導体素子のグラウンド用の配線層 27:キャビティー 28,28a:半導体装置
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA47 DA07 DA09 DA33 DA35 DA83 DC22 DC84 FF14 5F073 FA14 FA16 FA27 FA30 5F088 AA01 BA15 BB01 GA07 JA03 JA20 KA01

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 キャビティーが階段状に設けられた配線
    基板と、 前記階段の段差面に周縁部が固着された金属板と、 前記金属板の一方の面に固着された光半導体素子と、 電極端子が前記キャビティーの底部の配線に接合され、
    前記電極端子の形成面の反対側が前記金属板の他方の面
    に固着された、前記光半導体素子を制御する制御用半導
    体素子とを備えたことを特徴とする半導体装置。
  2. 【請求項2】 前記配線基板の段差面に、前記光半導体
    素子のグラウンド用の配線層が形成され、前記光半導体
    素子のグラウンド端子が前記金属板に電気的に接続さ
    れ、前記金属板の周縁部が前記配線層に電気的に接続さ
    れていることを特徴とする請求項1に記載の半導体装
    置。
  3. 【請求項3】 前記金属板が、前記制御用半導体素子と
    接合されたダイパッド部と前記段差面に固着された前記
    周縁部との間の領域に、厚み方向に屈曲した屈曲部を有
    し、 前記制御用半導体素子が、前記電極端子を介して前記キ
    ャビティーの底部の配線にフリップチップ接合されてい
    ることを特徴とする請求項1又は2に記載の半導体装
    置。
  4. 【請求項4】 前記屈曲部が、メッシュ状であることを
    特徴とする請求項3に記載の半導体装置。
  5. 【請求項5】 前記屈曲部が、前記ダイパッド部から前
    記周縁部に向かって延びる複数のサポートバーからなる
    ことを特徴とする請求項3に記載の半導体装置。
  6. 【請求項6】 前記金属板が、銅からなることを特徴と
    する請求項1乃至5のいずれか一項に記載の半導体装
    置。
  7. 【請求項7】 前記光半導体素子が、発光ダイオード
    (LED)、半導体レーザー(LD)及びフォトダイオ
    ード(PD)のいずれかであることを特徴とする請求項
    1乃至6のいずれか一項に記載の半導体装置。
JP2001115131A 2001-04-13 2001-04-13 半導体装置 Withdrawn JP2002314149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001115131A JP2002314149A (ja) 2001-04-13 2001-04-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001115131A JP2002314149A (ja) 2001-04-13 2001-04-13 半導体装置

Publications (1)

Publication Number Publication Date
JP2002314149A true JP2002314149A (ja) 2002-10-25

Family

ID=18966083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001115131A Withdrawn JP2002314149A (ja) 2001-04-13 2001-04-13 半導体装置

Country Status (1)

Country Link
JP (1) JP2002314149A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435336C (zh) * 2004-10-18 2008-11-19 夏普株式会社 半导体发光器件、液晶显示装置用的背光源装置
US7579629B2 (en) 2003-04-01 2009-08-25 Sharp Kabushiki Kaisha Light-emitting apparatus package, light-emitting apparatus, backlight apparatus, and display apparatus
US8072849B2 (en) 2005-06-06 2011-12-06 Sharp Kabushiki Kaisha Optical integrated module and optical pickup device
JP2012134397A (ja) * 2010-12-22 2012-07-12 Seiko Instruments Inc 光学デバイスモジュール
JP2017069491A (ja) * 2015-10-01 2017-04-06 住友電気工業株式会社 光学装置、プリント回路基板

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741533B2 (en) 2003-04-01 2020-08-11 Xiamen San'an Optoelectronics Co., Ltd. Light-emitting package
US7579629B2 (en) 2003-04-01 2009-08-25 Sharp Kabushiki Kaisha Light-emitting apparatus package, light-emitting apparatus, backlight apparatus, and display apparatus
US8030675B2 (en) 2003-04-01 2011-10-04 Sharp Kabushiki Kaisha Light-emitting apparatus package, light-emitting apparatus, backlight apparatus, and display apparatus
CN102290409A (zh) * 2003-04-01 2011-12-21 夏普株式会社 发光装置
US11476227B2 (en) 2003-04-01 2022-10-18 Xiamen San'an Optoelectronics Co., Ltd. Light-emitting apparatus
US8421109B2 (en) 2003-04-01 2013-04-16 Sharp Kabushiki Kaisha Light-emitting apparatus package, light-emitting apparatus, backlight apparatus, and display apparatus
US8629476B2 (en) 2003-04-01 2014-01-14 Sharp Kabushiki Kaisha Light-emitting apparatus package, light-emitting apparatus, backlight apparatus, and display apparatus
US9241375B2 (en) 2003-04-01 2016-01-19 Sharp Kabushiki Kaisha Light-emitting apparatus package, light-emitting apparatus, backlight apparatus, and display apparatus
US11424210B2 (en) 2003-04-01 2022-08-23 Xiamen San'an Optoelectronics Co., Ltd. Light-emitting package
US9768153B2 (en) 2003-04-01 2017-09-19 Sharp Kabushiki Kaisha Light-emitting apparatus
US10490535B2 (en) 2003-04-01 2019-11-26 Xiamen San'an Optoelectronics Co., Ltd. Light-emitting apparatus
CN100435336C (zh) * 2004-10-18 2008-11-19 夏普株式会社 半导体发光器件、液晶显示装置用的背光源装置
US8072849B2 (en) 2005-06-06 2011-12-06 Sharp Kabushiki Kaisha Optical integrated module and optical pickup device
JP2012134397A (ja) * 2010-12-22 2012-07-12 Seiko Instruments Inc 光学デバイスモジュール
JP2017069491A (ja) * 2015-10-01 2017-04-06 住友電気工業株式会社 光学装置、プリント回路基板

Similar Documents

Publication Publication Date Title
US7138661B2 (en) Optoelectronic component and optoelectronic arrangement with an optoelectronic component
JP3734017B2 (ja) 光モジュール
US20170186735A1 (en) Led module
JPH10144965A (ja) 光半導体装置及びその製造方法
JP5010203B2 (ja) 発光装置
US9052479B2 (en) Optical board, method for manufacturing the same, and optical module
JP3502305B2 (ja) 光半導体装置
CN114488419B (zh) 一种光模块封装结构
JP3483102B2 (ja) 光素子実装体
JP2002314149A (ja) 半導体装置
JP4877239B2 (ja) 発光装置の製造方法
JP4969055B2 (ja) 光通信モジュール
JP4215703B2 (ja) 光学デバイスおよびその製造方法
CN115995461A (zh) 半导体装置
JP2017147400A (ja) 受発光装置
JP3996780B2 (ja) 半導体レーザ装置およびその製造方法
JP2736197B2 (ja) 光半導体素子用パッケージ
JPH0422908A (ja) 光モジュール
JP6699297B2 (ja) 光モジュール及び光モジュールの製造方法
JPH1069674A (ja) 光学ピックアップ装置
JP3585952B2 (ja) 光結合装置
US20240061084A1 (en) Driver chip, packaging method for optical filter structure, optical sensor device and packaging method thereof
JP4066375B2 (ja) 半導体レーザ装置
JP2001126288A (ja) ホログラムレーザ
JP2000349344A (ja) 光半導体パッケージ及び光半導体モジュール

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701