JP7155455B2 - Ｖｃｓｅｌモジュール - Google Patents

Ｖｃｓｅｌモジュール Download PDF

Info

Publication number
JP7155455B2
JP7155455B2 JP2022516276A JP2022516276A JP7155455B2 JP 7155455 B2 JP7155455 B2 JP 7155455B2 JP 2022516276 A JP2022516276 A JP 2022516276A JP 2022516276 A JP2022516276 A JP 2022516276A JP 7155455 B2 JP7155455 B2 JP 7155455B2
Authority
JP
Japan
Prior art keywords
vcsel
terminal
electrode
semiconductor device
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022516276A
Other languages
English (en)
Other versions
JPWO2021261496A1 (ja
JPWO2021261496A5 (ja
Inventor
貴 秋山
仁 内村
健志 相原
博昭 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Electronics Co Ltd
Publication of JPWO2021261496A1 publication Critical patent/JPWO2021261496A1/ja
Publication of JPWO2021261496A5 publication Critical patent/JPWO2021261496A5/ja
Priority to JP2022161135A priority Critical patent/JP2022179619A/ja
Application granted granted Critical
Publication of JP7155455B2 publication Critical patent/JP7155455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/484—Transmitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

本発明は、ＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）を光源とするＶＣＳＥＬモジュールに関する。
特開２０１６―４５０６６号公報には、光源から発したパルス光が対象物で反射して戻ってきた光（以下「反射光」という。）に基づいて距離を測定する測距装置が記載されている。上記の測距装置は、距離画像センサと、光源と、制御ユニットとを備えている。距離画像センサは、電荷振り分け型の距離画像センサであり、光源は、ＶＣＳＥＬモジュール等のレーザ光照射装置やＬＥＤなどで構成される。制御ユニットは、光源に駆動信号ＳDを印加しパルス光（光強度信号ＳLP）を出射させるとともに、第１転送信号Ｓ１及び第２転送信号Ｓ２を距離画像センサに出力する。
図２４は、上記の測距装置において距離を測定する方法を説明するためのタイミング チャートである。上記の測距装置では、測距精度に対する光強度信号ＳLPの立ち上がり期間ＴP及び立下り期間ＴFの影響が低減され、測距精度が向上する。
米国特許出願公開第２０１８／０２７８０１１号には、光源の立ち上がりを改善したレーザダイオードモジュール６００が記載されている。図２５は、上記のレーザダイオードモジュール６００の斜視図である。レーザダイオードモジュール６００は、基板６１０、複数のレーザダイオードＤＬを含むレーザダイオード６２０、コンデンサＣ１、Ｃ２を含むコンデンサ６３０、及び、レーザダイオードＤＬと直列接続するトランジスタＴＬを含むドライバ回路６４０を含むＩＣ４等を有している。レーザダイオード６２０からは、矢印Ｇの方向に光が出射する。
図２６は、図２５に示すレーザダイオードモジュール６００の回路図である。レーザダイオードモジュール６００は、電源端子Ｖｓ、制御端子ＯＮ及びグランド端子ＧＮＤを備えている。電源端子Ｖｓとグランド端子ＧＮＤの間でスイッチング用のトランジスタＴＬとレーザダイオードＤＬが直列接続し、この直列回路にコンデンサＣ１、Ｃ２が並列接続している。制御端子ＯＮは、トランジスタＴＬのゲート電極に接続している。
特開２００９－１０５２４０号公報には、ＶＣＳＥＬと、抵抗が正の温度特性を有し且つＶＣＳＥＬに直列接続される抵抗素子とを有する発光装置が記載される。上記の発光装置は、ＶＣＳＥＬに直列接続される抵抗素子がＶＣＳＥＬのインピーダンス特性の温度変化を補償することで、インピーダンス不整合による高周波ノイズの発生及び駆動信号の劣化を防止することができる。
特開２００４－３１４５６には、表面にＩＣドライバを配置し且つ裏面にＶＣＳＥＬを配置したサブマウント基板を、基板の上部に配置して、小型化を図った光インタコネクション装置が記載されている。
米国特許第８４８８９２１号の図１６には、プリント配線基板の上部にサブマウントを配置し、サブマウンの上部にＩＣチップを配置し、ＩＣチップの上部にＶＣＳＥＬを配置した装置が記載されている。
特開２００９－８７２１号公報の図２には、プリント基板の上部に発光素子アレイを配置し、発光素子アレイの上部に駆動ＩＣを配置し、駆動ＩＣの上部にメモリＩＣを配置した光モジュールが記載されている。
しかしながら、基板の上部にスイッチング素子が配置され、スイッチング素子の上部にＶＣＳＥＬが配置された３段階構造を有するＶＣＳＥＬモジュールは、何れの文献にも記載されていなかった。
そこで、本発明に係るＶＣＳＥＬモジュールは、ＶＣＳＥＬ及びスイッチング素子が一体化され且つ小型化が可能なＶＣＳＥＬモジュールを提供することを目的とする。
本ＶＣＳＥＬモジュールの一実施形態によると、ＶＣＳＥＬと、ＶＣＳＥＬの下に配置され、ＶＣＳＥＬと電気的に接続されたＶＣＳＥＬ用のスイッチング素子と、スイッチング素子の下に配置され、スイッチング素子と電気的に接続された基板と、を有する。
上記のＶＣＳＥＬモジュールでは、ＶＣＳＥＬとスイッチング素子との間、又は、スイッチング素子と基板との間に配置された電流制御素子を有し、
電流制御素子は、ＶＣＳＥＬ及びスイッチング素子と直列に電気的に接続される、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、基板上に形成された配線電極を、さらに有し、
スイッチング素子又は電流制御素子は、配線電極と、半田ボール、スタッドバンプ、又は、金属片を介して電気的に接続されている、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、電流制御素子のゲート電極と接続する配線電極の接続部分は、他の部分より厚く形成されている、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、ＶＣＳＥＬと電気的に接続されたコンデンサ、をさらに有する、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、金属製の第１電極を更に有し、
基板は金属製の第２電極として機能し、
ＶＣＳＥＬは、表面に配置されるＶＣＳＥＬ第１端子、及び、裏面に配置されるＶＣＳＥＬ第２端子を有し、スイッチング素子は半導体装置内に形成され、
半導体装置は、第１電極及びカソードと接続される第１端子、カソードと接続される第２端子、及び、前記第２電極と接続される第３端子、を有することが好ましい。
上記のＶＣＳＥＬモジュールでは、半導体装置は、ＶＣＳＥＬを流れる電流を制御する電流制御素子を有し、電流制御素子は、第２端子とスイッチング素子との間、又は、スイッチング素子と第３端子との間に接続される、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、半導体装置は、第１側面、第１側面に直交する第２側面及び第３側面、第１側面と対向する第４側面、上面、及び下面を備える、矩形の平板形状を有し、
第１端子は、第１電極に近接する第１側面に沿った上面の端部に配置され、
第２端子は、上面の中央部に配置され、
第３端子は、第２側面又は第３側面に沿った上面の端部に配置される、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、第１電極と第１端子とは、複数のボンディングワイヤで接続されている、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、第２電極と第３端子とは、複数のボンディングワイヤで接続されている、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、半導体装置は、ＶＣＳＥＬの温度、ＶＣＳＥＬを流れる電流、又は、ＶＣＳＥＬから出射される光の光量を関する監視回路を有し、
監視回路と接続される監視回路用端子は、半導体装置の表面の第４面に沿った端部に配置される、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、監視回路用端子と接続される第３電極を更に有する、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、第１電極及び第２電極の表面の一部、及び、第１端子及び第３端子の表面の一部を覆うように形成される樹脂製のフレームを更に有する、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、フレームは、ＶＣＳＥＬが視認可能な開口部が形成される支持面を有する、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、支持面に支持され、ＶＣＳＥＬから出射された光を透過する光学素子を更に有する、ことが好ましい。
上記の発光装置では、フレームは、光学素子の位置決めをするために、支持面の上方で、且つ、フレームの外壁から内側に迫り出した凸部を有する、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、ＶＣＳＥＬからの放熱を第２電極へ向けて伝達するための放熱経路が、半導体装置において、第２端子と半導体装置の下面との間に形成される、ことが好ましい。
上記のＶＣＳＥＬモジュールでは、半導体装置は、第２電極と接続される第４端子、を有し、
第４端子は、第３端子が配置された第２側面又は第３側面の他方に沿った上面の端部に配置され、
ＶＣＳＥＬのカソードから半導体装置内に流入した電流は、第３端子及び第４端子により、半導体装置の左右に分かれて第２電極へ流れる、ことが好ましい。
実施形態に係るＶＣＳＥＬモジュールでは、ＶＣＳＥＬ及びスイッチング素子が一体化され且つ小型化が可能なＶＣＳＥＬモジュールを提供することが可能となる。
第１の実施形態に係るＶＣＳＥＬモジュール１００の側面図である。 （ａ）はＶＣＳＥＬモジュール１００に含まれる第１のＦＥＴ２０１の底面図であり、（ｂ）は第１のＦＥＴ２０１の上面図である。 図１に示すＶＣＳＥＬモジュール１００の回路図である。 図１に示すＶＣＳＥＬモジュール１００の特性図である。 （ａ）～（ｆ）は、ＶＣＳＥＬモジュール１００の製造方法の説明図である。 （ａ）～（ｆ）は、ＶＣＳＥＬ１００モジュールの第１変形例であるＶＣＳＥＬモジュール１３０の製造方法の説明図である。 （ａ）～（ｆ）は、ＶＣＳＥＬ１００モジュールの第２変形例であるＶＣＳＥＬモジュール１４０の製造方法の説明図である。 （ａ）はフレーム付きＶＣＳＥＬ１００モジュール１００の上面図であり、（ｂ）は（ａ）に示すＡ－Ａ線に沿う断面図である。 （ａ）はフレーム付きＶＣＳＥＬ１００モジュール１００´の上面図であり、（ｂ）は（ａ）に示すＢ－Ｂ線に沿う断面図である。 第２の実施形態に係るＶＣＳＥＬモジュール１５０の斜視図である。 光学素子を除く図１０に示すＶＣＳＥＬモジュール１５０の斜視図である。 光学素子及びフレームを除く図１０に示すＶＣＳＥＬモジュール１５０の斜視図である。 図１０に示すＣ－Ｃ線に沿うＶＣＳＥＬモジュール１５０の断面図である。 図１０に示すフレームの斜視図である。 図１０に示すＶＣＳＥＬモジュール１５０の回路図である。 図１０に示す第２電極、半導体装置及び発光素子の接続関係を概略的に示す図である。 図１０に示すＶＣＳＥＬモジュール１５０の製造方法の説明図である。 図１７に示す電極準備工程に対応する上面図である。 図１７に示す半導体装置実装工程に対応する上面図である。 図１７に示す発光素子実装工程に対応する上面図である。 図１７に示すボンディングワイヤ工程に対応する上面図である。 図１７に示すフレーム形成工程に対応する上面図である。 （ａ）はＶＣＳＥＬモジュール１５０においてフレーム３１８の基部以外を除いた部分の平面図であり、（ｂ）は（ａ）のＤ－Ｄ線に沿う断面図であり、（ｃ）は（ａ）のＥ－Ｅ線に沿う断面図である。 従来技術として示す測距装置のタイミングチャートである。 従来技術として示すレーザダイオードモジュール６００の斜視図である。 図２５に示すレーザダイオードモジュール６００の回路図である。
以下、ＶＣＳＥＬモジュールの好ましい一実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。なお、図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。説明のため部材の縮尺は適宜変更している場合がある。
図１は、第１の実施形態に係るＶＣＳＥＬモジュール１００の側面図である。図１に示すように、ＶＣＳＥＬモジュール１００は、基板１０１、ＶＣＳＥＬ１０５、第１のＦＥＴ２０１、第２のＦＥＴ２０２を備えている。基板１０１上には、第２のＦＥＴ２０２、第１のＦＥＴ２０１、ＶＣＳＥＬ１０５が、図の下側からこの順番で積層している。なお、基板１０１には、コンデンサ１１３（図３参照）が実装されていたり、外部回路と接続するための端子電極が形成されたりするが、図１では、スタック構造を構成する部材、すなわち、ＶＣＳＥＬ１０５、第１のＦＥＴ２０１、第２のＦＥＴ２０２、及び、これらの実装に係る部材のみを図示している。なお、レンズ等のＶＣＳＥＬ１０５の配光を制御する光学部品をＶＣＳＥＬ１０５上に配置したり、スタック構造の外側に壁状構造体を設けたりすることもあるが、これらについては後述する。
基板１０１は、基材が窒化アルミからなる平板であり、上面にパタン化した金属層（配線電極１１０ａ～１１０ｄ等）を備えている。基材は、窒化アルミに限らず、ＦＲ４等の樹脂であっても良い。
ＶＣＳＥＬ１０５は、上面にアノードが、下面にカソードが配置されたレーザダイオードの集合体である面発光型の光源である。アノードは、ボンディングワイヤ１０９により配線電極１１０ａに接続し、カソードは、第１導電性接着部材１０３を介して第１のＦＥＴ２０１のドレイン電極２０６に接続している。ＶＣＳＥＬ１０５は、厚さが２００μｍ、平面サイズが１．０ｍｍ×１．０ｍｍであるが、大きさはこれに限定されない。
第１のＦＥＴ２０１は、ＦＥＴダイ２０３の上面全体にわたってドレイン電極２０６が設けられるとともに、下面にソース電極２０４とゲート電極２０５を備えている。第１のＦＥＴ２０１に含まれるソース電極２０４は、第１導電性接着部材１０３を介して第２のＦＥＴ２０２に含まれるドレイン電極２０６に接続し、ゲート電極２０５は、第２導電性部材１０７を介して配線電極１１０ｂに接続している。第２のＦＥＴ２０２は、第１のＦＥＴ２０１と同じものであり、第２のＦＥＴ２０２に含まれるソース電極２０４及びゲート電極２０５は、それぞれ第１導電性接着部材１０３を介して配線電極１１０ｄ及び配線電極１１０ｃに接続している。第１及び第２のＦＥＴ２０１、２０２は、厚さが１００μｍ、平面サイズが１．４ｍｍ×１．４ｍｍであり、各電極２０４～２０６は、Ｎｉ－Ａｕメッキされている。
第１導電性接着部材１０３は、焼結Ａｇ、ＡｕＳｎ、半田など、接着性と導電性を有する部材であり、接着性と導電性を備えていればこれらに限定されるものではない。第２導電性部材１０７は、高さを出せる部材として、半田ボール１０７ａ（図５参照）を含む。その他、第２導電性部材１０７に、はんだプレート、金バンプ、金属プレートなどが使用できる。第１導電性接着部材１０３及び第２導電性部材１０７は、電気抵抗率の低い金属材料が好ましい。インピーダンスを低く抑えることができ、ＶＣＳＥＬモジュール１００は、短い期間に大きな電流を流しやすくなる。
図２は、ＶＣＳＥＬモジュール１００に含まれる第１のＦＥＴ２０１の底面図（ａ）と上面図（ｂ）である。図２（ａ）に示すように、第１のＦＥＴ２０１を底面には、「Ｄ」と示した小面積のドレイン電極２０６、「Ｓ」と示した大面積のソース電極２０４、「Ｇ」と示した小面積のゲート電極２０５が配置されている。図２（ｂ）に示すように、第１のＦＥＴ２０１の上面には、「Ｄ」と示した上面全体を占めるドレイン電極２０６が配置されている。
裏面のドレイン電極２０６は、上面のドレイン電極２０６と第１のＦＥＴ２０１の内部で接続しているが、基板１０１（図１参照）の配線電極１１０ａ～１１０ｄ等とは接続していない。第１のＦＥＴ２０１は、トレンチ構造をとっているため、電流が上面から下面に向かって流れる。また、第２のＦＥＴ２０２は、第１のＦＥＴ２０１と構造や特性が全く同じものなので説明は省略する。
図３は、ＶＣＳＥＬモジュール１００の回路図である。図１では、回路素子として、ＶＣＳＥＬ１０５、第１及び第２のＦＥＴ２０１、２０２が示されているだけであるが、前述のように、基板１０１にはコンデンサ１１３も実装されている。そこで、図３では、コンデンサ１１３及びコンデンサ１１３に係る回路を点線で示した。
図３に示すように、ＶＣＳＥＬモジュール１００は、電源端子１１１ａ、第１のＦＥＴ２０１のゲート端子１１１ｂ、第２のＦＥＴ２０２のゲート端子１１１ｃ、及び、ソース端子１１１ｄを有する。図３に示すように、電源端子１１１ａとソース端子１１１ｄの間に、ＶＣＳＥＬ１０５、第１のＦＥＴ２０１及び第２のＦＥＴ２０２が直列接続しており、コンデンサ１１３は、この直列回路に並列接続している。それぞれの端子１１１ａ～１１１ｄは、外部の装置と接続するために基板１０１の下面に形成された端子電極であり、配線電極１１０ａ～１１０ｄとは基板１０１に設けられたスルーホールやビアを介して電気的に接続されている。
外部電源（不図示）は、主に非発光時、電源端子１１１ａを介してコンデンサ１１３を充電する。一方、発光時、ＶＣＳＥＬモジュール１００には、１０（ｎｓ）程度しかない短い期間に大きな電流を流す必要があるが、外部電源は、この期間には応答することができず、電源端子１１１ａからだけではこの１０（ｎｓ）の期間に必要な電流が供給できない。そこで、ＶＣＳＥＬ１０５を発光させる電流は、ほとんどがコンデンサ１１３の放電によるものとなる。
ゲート端子１１１ｂには、外部から所定の定電圧が印加され、第１のＦＥＴ２０１を電流制御素子として機能させている。ゲート端子１１１ｃには、外部から幅が１０（ｎｓ）程度の制御パルスが印加され、第２のＦＥＴ２０２をスイッチング素子として機能させている。
図４は、ゲート端子１１１ｃ（図３参照）に幅が１０（ｎｓ）の制御パルスを印加したとき、ＶＣＳＥＬ１０５に流れる電流４０１をシミュレーションにより求めた特性図である。縦軸は電流（Ａ）を表しており、横軸は時間（ｎｓ）を表している。図４には、比較のため、従来例として図２５及び図２６に示したレーザダイオードモジュール６００のレーザダイオードＤＬに流れる電流４０２も示した。
シミュレーションでは、コンデンサ１１３からＶＣＳＥＬ１０５を経てコンデンサ１１３に戻る電流径路のインダクタンスを１（ｎＨ）としている。図４に示されるように、ＶＣＳＥＬ１０５は、ゲート端子１１１ｃに制御パルスが印加されると、電流の立ち上がりから１（ｎｓ）以内に定電流動作に入る。一方、従来例の電流４０２は、制御パルスが印加されると、制御パルスの印加が終了するまで電流値が上昇し続ける。このように、ＶＣＳＥＬモジュール１００では、ＶＣＳＥＬ１０５の電流４０１の波形は、制御パルスに対し、立ち上がりが１（ｎｓ）以下で頂部が平坦となり、平坦部が８（ｎｓ）程度確保できている。ＶＣＳＥＬ１０５からの出射光の光量は入力される電流に比例するので、平坦部の期間ではＶＣＳＥＬ１０５からの出射光の光量を一定に保つことが可能となる。
図５は、ＶＣＳＥＬモジュール１００の製造方法の説明図である。図５（ａ）～（ｆ）では、各工程における特徴的な状態の側面図を示している。図５（ａ）～（ｆ）では、図１と同ように、ＶＣＳＥＬ１０５、第１及び第２のＦＥＴ２０１、２０２、及び、これらに係る部材以外は図示していない。
図５（ａ）に示すように、最初に、上面に配線電極１１０ａ～１１０ｄ等を備えた基板１０１を準備する。次に、図５（ｂ）に示すように、ボンディングワイヤ用の配線電極１１０ａを除き、配線電極１１０ｂ～１１０ｄの上面に第１導電性接着部材１０３を塗布する。次に、図５（ｃ）に示すように、第２のＦＥＴ２０２を、基板１０１に接続する。このとき、第１導電性接着部材１０３を介して、ゲート電極２０５とソース電極２０４がそれぞれ配線電極１１０ｃ、１１０ｄに重なるよう第２のＦＥＴ２０２を配置する。
次に、図５（ｄ）に示すように、半田ボール１０７ａを配線電極１１０ｂ上に配置するとともに、第２のＦＥＴ２０２の上面に第１導電性接着部材１０３を塗布する。なお、半田ボール１０７ａと配線電極１１０ｂの間にはんだボール１０７ａを固定するため第１導電性接着剤１０３が介在しているが、フラックスなど他の方法ではんだボール１０７ａを固定できれば、第１導電性接着部材１０３は必ずしも必要ではない。
次に、図５（ｅ）に示すように、第１のＦＥＴ２０１を第２のＦＥＴ２０２の上面に接続する。なお、第１のＦＥＴ２０１の上面には、予めＶＣＳＥＬ１０５が第１導電性接着部材１０３で接続しているものとする。また、第１のＦＥＴ２０１に含まれるゲート電極２０５は、半田ボール１０７ａに接続し、ソース電極２０４は、第１導電性接着部材１０３を介して第２のＦＥＴ２０２のドレイン電極２０６と接続する。
最後に、図５（ｆ）に示すように、ＶＣＳＥＬモジュール１００を加熱して接続状態を安定化する。このとき、まず、最初の加熱で第１導電性接着部材１０３を硬化させる。次に、温度を上げて半田ボール１０７ａを溶融させ、半田ボール１０７ａを第１導電性接着部材１０３と接続する。このとき、半田ボール１０７ａと第２のＦＥＴ２０２のゲート電極２０５も接続する。このようにして、半田ボール１０７ａと第１導電性接着部材１０３の接続により第２導電性部材１０７が完成する。その後、ボンディングワイヤ１０９でＶＣＳＥＬ１０５のアノードと配線電極１１０ａの間を接続する。なお、第２導電性部材１０７において第１導電性接着部材１０３を使用しない場合、半田ボール１０７は、電極１１０ｂに直接的に接続される。
前述のように、ＶＣＳＥＬモジュール１００は、ＶＣＳＥＬ１０５と、電流制御素子である第１のＦＥＴ２０１と、スイッチング素子である第２のＦＥＴ２０２と、基板１０１と４段に積み重なる様な構造を有している。また、第１のＦＥＴ２０１は必ずしも必要がないので、ＶＣＳＥＬモジュール１００は、ＶＣＳＥＬ１０５と、スイッチング素子となる第２のＦＥＴ２０２と、基板１０１とが、３段に積み重なる様な構造（３段スタック構造）を有していても良い。
ＶＣＳＥＬ１０５では、上面のアノードから下面のカソードに向かってほぼ直線的に電流が流れる。同様に、第１のＦＥＴ２０１及び第２のＦＥＴ２０２も、上面のドレイン電極２０６から下面のソース電極２０４に向かってほぼ直線的に電流が流れる。つまり、ＶＣＳＥＬ１０５と第１及び第２のＦＥＴ２０１、２０２からなるスタック構造では、短い距離で、上部から下部に向かって電流が直線的に流れる。この結果、ＶＣＳＥＬモジュール１００のスタック構造では、インダクタンスが最小化するため、電流の立ち上り及び立ち下がり特性が改善する。また、このスタック構造は、電流径路中に電流制御素子として機能する第１のＦＥＴ２０１を備えているため、極めて短いパルス電流が印加されたとしても、その間で電流が上昇し続けることがなくなる（図４の電流４０１参照）。
以上のように、ＶＣＳＥＬモジュール１００は、ＶＣＳＥＬ１０５を含む電流径路のインダクタンスを最小化することにより、ＶＣＳＥＬ１０５に流れるパルス電流の立ち上り及び立ち下り時間を１（ｎｓ）以下に抑えられるのに加え、制御パルス幅が極めて短くても、その制御パルス幅の中で、電流制御素子として機能する第１のＦＥＴ２０１により電流波形の頂部を平坦にする。したがって、ＶＣＳＥＬモジュール１００は、ＶＣＳＥＬ１０５に流すパルス電流の波形が方形波に近づくように改善する（図４の電流４０１参照）。
ＶＣＳＥＬモジュール１００では、第１のＦＥＴ２０１を電流制御素子として機能させ、第２のＦＥＴ２０２をスイッチング素子として機能させていたが、第１のＦＥＴ２０１及び第２のＦＥＴ２０２の配置を上下で逆にしても良い。
図５（ｅ）で説明したように、第１のＦＥＴ２０１上に予めＶＣＳＥＬ１０５が実装されている状態で、第１のＦＥＴ２０１を第２のＦＥＴ２０２の上部に配置していたが、第１のＦＥＴ２０１を第２のＦＥＴ２０２の上部に配置してから第１のＦＥＴ２０１上にＶＣＳＥＬ１０５を実装しても良い。
ＶＣＳＥＬモジュール１００では、第１のＦＥＴ２０１及び第２のＦＥＴ２０２に同じ素子を利用していたが、それぞれにサイズの異なるＦＥＴを用いてもスタック構造を実現することは可能であり、そのようにしても同様の効果を得ることができる。
図６は、ＶＣＳＥＬモジュール１００の第１変形例であるＶＣＳＥＬモジュール１３０とその製造方法の説明図である。図６（ａ）～（ｆ）では、各工程における特徴的な状態の側面図を示している。なお、図６（ａ）～（ｆ）でも、コンデンサ１１３（図３参照）など、ＶＣＳＥＬ１０５、第１及び第２のＦＥＴ２０１、２０２並びにこれらの実装に係る部材以外は表示していない。また、付加する可能性がある光学素子やフレームも図示していない。
前述のように、第１のＦＥＴ２０１のゲート電極２０５と基板１０１の配線電極１１０ｂとを接続する第２導電性部材１０７は、半田ボール１０７ａを含む部材に限られない。そこで、ＶＣＳＥＬモジュール１３０では、第２導電性部材１０７に金属片を含むＶＣＳＥＬモジュール１３０について説明する。
最初に、図６（ｆ）を用いて、ＶＣＳＥＬモジュール１３０の構造を説明する。図６（ｆ）に示すように、ＶＣＳＥＬモジュール１３０でも、基板１０１上に、第２のＦＥＴ２０２、第１のＦＥＴ２０１、ＶＣＳＥＬ１０５が、図の下側からこの順番で積層している。このとき、第２導電性部材１０７ｃでは、下から、第１導電性接着部材１０３、金属片１０７ｂ、第１導電性接着部材１０３が積層している。図６（ｆ）と図１とを比較すると、ＶＣＳＥＬモジュール１３０は、ＶＣＳＥＬモジュール１００に対し、基本的な構造は共通であり、第１のＦＥＴ２０１のゲート電極２０５と配線電極１１０ｂとを接続する第２導電性部材１０７ｃだけが相違する。なお、ＶＣＳＥＬモジュール１００と同様に、ＶＣＳＥＬモジュール１３０においても、必ずしも第１のＦＥＴ２０１は必要ではない。
図６（ａ）に示すように、最初に、上面に配線電極１１０ａ～１１０ｄを備えた基板１０１を準備する。次に、図６（ｂ）に示すように、ボンディングワイヤ用の配線電極１１０ａを除き、配線電極１１０ｂ～１１０ｄの上面に第１導電性接着部材１０３を塗布する。次に、図６（ｃ）に示すように、第２のＦＥＴ２０２と金属片１０７ｂを、基板１０１に接続する。このとき、第１導電性接着部材１０３を介して、ゲート電極２０５とソース電極２０４がそれぞれ配線電極１１０ｃ、１１０ｄに重なるよう、第２のＦＥＴ２０２を配置する。同時に、第１導電性接着部材１０３を介して、配線電極１１０ｂに重なるよう、金属片１０７ｂを配置する。
次に、図６（ｄ）に示すように、金属片１０７ｂ及び第２のＦＥＴ２０２の上面に第１導電性接着部材１０３を塗布する。次に、図６（ｅ）に示すように、ＶＣＳＥＬ１０５を搭載した第１のＦＥＴ２０１を金属片１０７ｂ及び第２のＦＥＴ２０２の上面に接続する。最後に、図６（ｆ）に示すように、ＶＣＳＥＬモジュール１００を加熱して第１導電性接着部材１０３を硬化させる。このとき、第２導電性部材１０７ｃも完成する。
第２導電性部材１０７が半田ボール１０７ａを含むＶＣＳＥＬモジュール１００では、配線電極１１０ｂ上の硬化した第１導電性接続部材１０３に半田ボール１０７ａを溶融させて接続させることとなるため、温度プロファイルが複雑化し製造条件が難しくなる。これに対し、ＶＣＳＥＬモジュール１３０では、第１導電性接続部材１０３の硬化だけで金属片１０７ｂとの接続が完了するので、ＶＣＳＥＬモジュール１３０の温度プロファイルが簡略化する。つまり、加熱に対し、主に第１導電性樹脂１０３の硬化だけを考慮すればよいので、製造条件が容易になる。また、金属片１０７ｂは、図６（ｃ）に示す工程内で、第２のＦＥＴ２０２と一緒に配置されるため、同工程の負担増は僅かである。また、金属片１０７ｂは、半田ボール１０７に比べ外形形状のばらつきが少ないことも製造工程の容易化に寄与する。
図７は、ＶＣＳＥＬモジュール１００の第２変形例であるＶＣＳＥＬモジュール１４０とその製造方法の説明図である。図７（ａ）～（ｆ）では、各工程における特徴的な状態の側面図を示している。なお、図７（ａ）～（ｆ）でも、コンデンサ１１３（図３参照）、ＶＣＳＥＬ１０５、第１及び第２のＦＥＴ２０１、２０２並びにこれらの実装に係る部材以外は表示していない。また、付加する可能性がある光学素子やフレームも図示していない。
ＶＣＳＥＬモジュール１００及びＶＣＳＥＬモジュール１３０は、それぞれ半田ボール１０７ａ及び金属片１０７ｂを含む第２導電性部材１０７、１０７ｃを採用していた。しかしながら、必ずしも第１のＦＥＴ２０１のゲート電極２０５と基板１０１の配線電極１１０ｂとの接続に第２導電性部材１０７を必要としない。そこで、第２導電性部材１０７、１０７ｂ等を使用しないＶＣＳＥＬモジュール１４０について説明する。
最初に、図７（ｆ）により、ＶＣＳＥＬモジュール１４０の構造を説明する。図７（ｆ）に示すように、ＶＣＳＥＬモジュール１４０も、基板１０１上に、第２のＦＥＴ２０２、第１のＦＥＴ２０１、ＶＣＳＥＬ１０５が、図の下側からこの順番で積層している。このとき、配線電極１１０ｂの上部には、厚銅メッキ層１０７が形成され、第１のＦＥＴ２０１のゲート電極２０５は、第１導電性接着部材１０３及び厚銅メッキ層１０７ｄを介して配線電極１１０ｂと接続している。図７（ｆ）と図１とを比較すると、ＶＣＳＥＬモジュール１４０は、ＶＣＳＥＬモジュール１００に対し、基本的な構造は共通であり、第１のＦＥＴ２０１のゲート電極２０５と配線電極１１０ｂとを接続する構造だけが相違する。なお、ＶＣＳＥＬモジュール１００と同様に、ＶＣＳＥＬモジュール１３０においても、必ずしも第１のＦＥＴ２０１は必要ではない。
図７（ａ）に示すように、最初に、上面に配線電極１１０ａ～１１０ｄ等を備えた基板１０１を準備する。このとき、配線電極１１０ｂは、上部にメッキ法で形成した厚銅メッキ層１０７ｄを備え、他の配線電極１１０ａ、１１０ｃ、１１０ｄよりも厚くなっている。次に、図７（ｂ）に示すように、ボンディングワイヤ用の配線電極１１０ａ及び厚銅メッキ層１０７ｄを備える配線電極１１０ｂを除き、配線電極１１０ｃ、１１０ｄの上面に第１導電性接着部材１０３を塗布する。次に、図７（ｃ）に示すように、第２のＦＥＴ２０２を、基板１０１に接続する。このとき、第１導電性接着部材１０３を介して、ゲート電極２０５とソース電極２０４がそれぞれ配線電極１１０ｃ、１１０ｄに重なるよう第２のＦＥＴ２０２を配置する。
次に、図７（ｄ）に示すように、厚銅メッキ層１０７ｄ及び第２のＦＥＴ２０２の上面に第１導電性接着部材１０３を塗布する。次に、図７（ｅ）に示すように、ＶＣＳＥＬ１０５を搭載した第１のＦＥＴ２０１を厚銅メッキ層１０７ｄ及び第２のＦＥＴ２０２の上面に接続する。最後に、図７（ｆ）に示すように、ＶＣＳＥＬモジュール１4０を加熱して第１導電性接着部材１０３を硬化させる。このとき、第２のＦＥＴ２０２のゲート電極２０５と配線電極１１０ｂとの接続も完成する。
図７（ｂ）～（ｆ）に示したＶＣＳＥＬモジュール１４０の製造工程は、図６（ｂ）～（ｆ）に示したＶＣＳＥＬモジュール１３０の製造工程よりも簡略化している。すなわち、ＶＣＳＥＬモジュール１４０の製造工程では、第２導電性部材１０７ｃを構成する工程がない。
図８は、第１フレーム５００を追加したＶＣＳＥＬモジュール１００を示す図である。図８（ａ）は上面図を示し、図８（ｂ）は図８（ａ）のＡ－Ａ線に沿う断面図である。
第１フレーム５００は、黒色の樹脂製の部材であり、中央の開口部５０１の部分からＶＣＳＥＬ１０５の一部が露出している箇所を除いて、ＶＣＳＥＬモジュール１００全体を覆うように基板１０１の上部に配置される。第１フレーム５００によってＶＣＳＥＬモジュール１００が覆われることによって、環境耐性が向上し、長期間の使用に適した状態となる。ＶＣＳＥＬ１０５から出射した光は、開口部５０１を介して外部に出射される。
所定の光学特性を有する光学素子を、開口部５０１を覆うように配置しても良い。光学素子としては、例えばポリアリレート樹脂等の熱可塑性樹脂、シリコーン樹脂等の熱硬化性樹脂、及びエポキシ樹脂等の紫外線硬化樹脂で形成された光透過性部材を利用することができる。光学素子を利用することにより、ＶＣＳＥＬ１０５から出射された光を成形及び均一化することで、所望の配光分布を有する光を出射することが可能となる。
図９は、第２フレーム５１０を追加したＶＣＳＥＬモジュール１００´を示す図である。図９（ａ）は上面図を示し、図９（ｂ）は図９（ａ）のＢ－Ｂ線に沿う断面図である。
ＶＣＳＥＬモジュール１００´は、ＶＣＳＥＬモジュール１００をボンディングワイヤ１０９の代わりに、第１のＦＥＴ２０１の上面に配置された中継電極５１２、第１ボンディングワイヤ５１３、及び、第２ボンディングワイヤ５１４を用いたものであって、他の構成は同一である。配線電極１１０ａと中継電極５１２とが第１ボンディングワイヤ５１３で接続され、中継電極５１２とＶＣＳＥＬ１０５のアノードが第２ボンディングワイヤ５１４で接続される。
第２フレーム５１０は、黒色の樹脂製の部材であり、中央の開口部５１１の部分からＶＣＳＥＬ１０５全体及び中継電極５１２の一部が露出している箇所を除いて、ＶＣＳＥＬモジュール１００´全体を覆うように基板１０１の上部に配置される。第２フレーム５１０によってＶＣＳＥＬモジュール１００´が覆われることによって、環境耐性が向上し、長期間の使用に適した状態となる。ＶＣＳＥＬ１０５から出射した光は、開口部５１１を介して外部に出射される。なお、図８の例と同ように、所定の光学特性を有する光学素子を、開口部５１１を覆うように配置しても良い。
図９の例では、開口部５１１の開口面積を大きくしたので、ＶＣＳＥＬ１０５及び第２ボンディングワイヤ５１４を除いたＶＣＳＥＬモジュール１００´をフレーム５１０で覆った後に、ＶＣＳＥＬ１０５を実装し且つ第２ボンディングワイヤ５１４で接続することが可能となった。これにより、設計の自由度が増加する。
本実施形態に係るＶＣＳＥＬモジュールによれば、光源として実装面に対し垂直方向に面発光する垂直共振器型面発光レーザ（ＶＣＳＥＬ）に流すパルス電流が短いパルス幅であっても、立ち上がり時間を１（ｎｓ）以下に抑え、さらに、この波形が方形波に近づくよう改善されたＶＣＳＥＬモジュールを提供することが可能となる。
ＶＣＳＥＬモジュールの一実施形態によると、ＶＣＳＥＬと、ＶＣＳＥＬの下に配置された第１のＦＥＴと、第１のＦＥＴの下に配置された第２のＦＥＴとを備え、第１のＦＥＴ又は第２のＦＥＴの一方は、スイッチング素子であって、他方は、電流制御素子であることを特徴とする。
上記のＶＣＳＥＬモジュールでは、ＶＣＳＥＬとスイッチング素子と電流制御素子が４段スタック構造を構成している。ＶＣＳＥＬモジュールに含まれるＶＣＳＥＬは、上面のアノードから下面のカソードに向かってほぼ直線的に電流が流れる。同ように、スイッチング素子及び電流制御素子として使用する第１及び第２のＦＥＴも、上面のドレイン電極から下面のソース電極に向かってほぼ直線的に電流が流れる。したがって、ＶＣＳＥＬと第１及び第２のＦＥＴからなるスタック構造では、上部から下部に向かって電流が直線的に流れる。この結果、このスタック構造は、電流径路が直線的で短くなっているため、インダクタンスが最小化する。また、スタック構造は、電流径路中に電流制御素子を備えているため、パルス幅で与えられる短い期間中、電流が上昇し続けることがなくなる。
上記のＶＣＳＥＬモジュールでは、さらに、ＶＣＳＥＬに電流を供給するコンデンサを備えていても良い。
上記のＶＣＳＥＬモジュールでは、さらに、回路基板を備え、第１のＦＥＴのゲート電極と回路基板の配線電極とは、半田ボール、スタッドバンプ又は金属片を介して接続していても良い。
上記のＶＣＳＥＬモジュールでは、さらに、回路基板を備え、前記第１のＦＥＴのゲート電極と接続する前記回路基板の配線電極は、前記回路基板に形成された他の配線電極より厚くても良い。
上記のＶＣＳＥＬモジュールでは、ＶＣＳＥＬを含む電流径路のインダクタンスを最小化することにより、ＶＣＳＥＬに流れるパルス電流の立ち上りが１ｎｓ以下に抑えられるのに加え、パルス電流の幅で与えられる短い期間中であっても、電流制御素子により電流波形の頂部が平坦になる。したがって、上記のＶＣＳＥＬモジュールでは、ＶＣＳＥＬに流すパルス電流の波形が方形波に近づくよう改善される。
図１０は、第２の実施形態に係るＶＣＳＥＬモジュール１５０の斜視図であり、図１１は光学素子を除く図１０に示すＶＣＳＥＬモジュール１５０の斜視図であり、図１２は光学素子及びフレームを除く図１０に示すＶＣＳＥＬモジュール１５０の斜視図であり、図１３は図１０に示すＣ－Ｃ線に沿うＶＣＳＥＬモジュール１５０の断面図である。
ＶＣＳＥＬモジュール１５０は、第１電極３１１と、第２電極３１２と、９個の監視制御電極３１３と、一対のダミー電極３１４と、半導体装置３１５と、ＶＣＳＥＬ３１６と、光学素子３１７と、フレーム３１８と、複数のボンディングワイヤ３１９とを有するリードフレームパッケージである。ＶＣＳＥＬモジュール１５０では、第２電極３１２、半導体装置３１５及びＶＣＳＥＬ３１６は、重畳して配置される。半導体装置３１５は、矩形の平面形状を有し、第１辺３２１、第２辺３２２、第３辺３２３及び第４辺３２４を有する。
第１電極３１１、第２電極３１２、９個の監視制御電極３１３及び一対のダミー電極３１４のそれぞれは、アルミニウム及び銅等の放熱性が高い導電性部材で形成され、互いに離隔して配置される。なお、電極の数は一例であって、上記に限定されない。第１電極３１１は、長手方向が延伸する略矩形状の平面形状を有し、矩形の平面形状を有する半導体装置３１５の第１辺３２１の延伸方向に平行に長手方向が延伸するように配置される。第１電極３１１は、第１辺３２１の延伸方向に沿って配置される複数のボンディングワイヤ３１９を介して半導体装置３１５の表面に配置される第１端子３１を介してＶＣＳＥＬ３１６のアノードに電気的に接続される。
第２電極３１２は、半導体装置３１５が実装され、半導体装置３１５の第２辺３２２、第３辺３２３及び第４辺３２４のそれぞれに近接して配置される第１突出部３１２ａ、第２突出部３１２ｂ及び第３突出部３１２ｃを有する。第２電極３１２は、一端が第１突出部３１２ａ、第２突出部３１２ｂ及び第３突出部３１２ｃに接続される複数のボンディングワイヤ３１９を介して半導体装置３１５に電気的に接続される。第２電極３１２は、金属を含有する樹脂材等の熱伝導率が高い接着部材を介して半導体装置３１５に熱的に接続される。
９個の監視制御電極３１３のうち、５個の監視制御電極３１３は、第１突出部３１２ａと第３突出部３１２ｃとの間に半導体装置３１５の第２辺３２２及び第４辺３２４に沿うように配置される。９個の監視制御電極３１３の他の４個の監視制御電極３１３は、第２突出部３１２ｂと第３突出部３１２ｃとの間に半導体装置３１５の第３辺３２３及び第４辺３２４に沿うように配置される。９個の監視制御電極３１３のそれぞれは、ボンディングワイヤ３１９を介して半導体装置３１５に電気的に接続される。
一対のダミー電極３１４は、第１電極３１１の長手方向の両端のそれぞれに第１電極３１１から離隔して配置される。
半導体装置３１５は、第１端子３３１と、第２端子３３２と、第３端子３３３と、第４端子３３４と、第５端子３３５と、９個の監視制御端子３３６とを有し、ＶＣＳＥＬ３１６のアノードとカソードとの間に流れる駆動電流を監視制御する。
第１端子３３１は、矩形の平面形状を有し、第１電極３１１に対向する第１辺３２１に沿って半導体装置３１５の表面に配置される。第１端子３３１の第１電極３１１に対向する第１辺３２１に沿う辺の長さは、ＶＣＳＥＬ３１６の第１電極３１１に対向する第１辺３２１に沿う辺よりも長い方が好ましい。ＶＣＳＥＬ３１６の少なくとも１つの辺のほぼ全てに配置されるアノード端子からのワイヤの数を最大とすることができ、配線抵抗による電圧降下が抑制される。また、第１端子３３１の第１電極３１１に対向する第１辺３２１に直交する辺の長さは、ＶＣＳＥＬ３１６の第１電極３１１に対向する第１辺３２１に沿う辺よりも短い方が好ましい。経路が短くなるので、配線抵抗による電圧降下が抑制される。なお、第１端子３３１の第１電極３１１に対向する第１辺３２１に直交する辺の長さは、半導体装置３１５及びＶＣＳＥＬ３１６のサイズに応じて決定され、第１電極３１１に対向する第１辺３２１に沿う辺よりも長くてもよく、同一であってもよい。第１端子３３１の第１辺３２１に近接する領域には、第１電極３１１と第１端子３３１との間を電気的に接続する複数のボンディングワイヤ３１９が第１辺３２１の延伸方向に沿って配置される。第１端子３３１の第１辺３２１から離隔する領域には、第１電極３１１とＶＣＳＥＬ３１６のアノードとの間を電気的に接続する複数のボンディングワイヤ３１９が第１辺３２１の延伸方向に沿って配置される。
第２端子３３２は、矩形の平面形状を有し、半導体装置３１５の表面の中央に配置される。第２端子３３２には、ＶＣＳＥＬ３１６が実装され、第２端子３３２とＶＣＳＥＬ３１６のカソードとの間が電気的に接続される。
第３端子３３３及び第４端子３３４のそれぞれは、第１辺３２１に直交する第２辺３２２及び第３辺３２３に長手方向が延伸する矩形状の平面形状を有し、第２辺３２２及び第３辺３２３のそれぞれに沿って半導体装置３１５の表面に配置される。第３端子３３３には、第１突出部３１２ａと第３端子３３３との間を電気的に接続する複数のボンディングワイヤ３１９が第２辺３２２の延伸方向に沿って配置される。第４端子３３４には、第２突出部３１２ｂと第４端子３３４との間を電気的に接続する複数のボンディングワイヤ３１９が第３辺３２３の延伸方向に沿って配置される。
第５端子３３５は、矩形の平面形状を有し、第４辺３２４の中央部の近傍に配置される。第５端子３３５には、第３突出部３１２ｃと第５端子３３５との間を電気的に接続するボンディングワイヤ３１９が配置される。
９個の監視制御端子３３６のそれぞれは、矩形の平面形状を有し、第２辺３２２、第３辺３２３及び第４辺３２４の近傍に配置される。９個の監視制御端子３３６のそれぞれには、９個の監視制御電極３１３との間を電気的に接続するボンディングワイヤ３１９が配置される。
半導体装置３１５は、複雑な回路構成が可能な片面の配線板とも言え、配線設計の自由度が高い。なお、配線設計の自由度が高いとは、配線の幅が１μｍ以上、５μｍ以上、又は１０μｍ以上であり、５０μｍ以下、１００μｍ以下、又は２００μｍよりも狭くてよく、配線のピッチが１μｍ以上、５μｍ以上、又は１０μｍ以上であり、５０μｍ以下、１００μｍ以下、又は２００μｍよりも狭く構成された配線があることである。また、例えば、半導体装置３１５の各辺の好適な位置に、第１端子３３１、第２端子３３２、第３端子３３３、第４端子３３４、第５端子３３５、９個の監視制御端子３３６を容易に配置できる。このとき、ワイヤ長が最短となるように、それぞれの端子の近傍に、第１電極３１１、第２電極３１２、監視制御電極３１３、ダミー電極３１４を配置することも容易であり、各端子と各電極のワイヤ長を最短にできるから、ボンディングワイヤ３１９が断線するリスクが低くなる。また、各電極の配置が容易であるから、配線設計の自由度が低いリードフレームを使用できる。なお、配線設計の自由度が低いとは、例えば、配線の幅が２００μｍ以上、又は３００μｍ以上であり、配線のピッチが２００μｍ以上である。リードフレームは、例えば、銅などの金属材料で構成されてもよく、単一や単層の金属材料で構成されてもよく、また、表層には、全周に渡って、金及び銀などのメッキが形成されてもよい。
ＶＣＳＥＬ３１６では、レーザ光を出射する複数のエミッタが表面に等間隔にアレイ状に配置される。ＶＣＳＥＬ３１６は、例えば３６４（２６×１４）個のエミッタを有し、３６４個のエミッタは、０．０３８５ｍｍのピッチで配列される。ＶＣＳＥＬ３１６は、表面に配置されるアノードと、裏面に配置されるカソードとを有し、アノードとカソードとの間に電流が供給されることに応じて発光する。
光学素子３１７は、例えばポリアリレート樹脂等の熱可塑性樹脂、シリコーン樹脂等の熱硬化性樹脂、及びエポキシ樹脂等の紫外線硬化樹脂で形成された光透過性部材である。光学素子３１７の表面及び裏面の少なくとも一方には、ＶＣＳＥＬ３１６から出射された光を拡散するシボ加工等された拡散面が形成される。光学素子３１７は、ＶＣＳＥＬ３１６から出射された光を成形及び均一化することで、所望の配光分布を有する光を出射する。光学素子３１７は、ＶＣＳＥＬモジュール１５０の発光効率が低下しないようにＶＣＳＥＬ３１６から出射された光の波長を透過する材質であることが好ましい。光学素子３１７の透過率は、９０％以上が好ましく、９５％以上が更に好ましい。
図１４は、フレーム３１８の斜視図である。
フレーム３１８は、黒色の樹脂製の部材であり、第１壁部３４１と、第２壁部３４２と、第３壁部３４３と、第４壁部３４４と、支持面３４５と、第１凸部３４６と、第２凸部３４７とを有する。フレーム３１８は、第１電極３１１及び第２電極３１２の表面、及び第１端子３３１の一部、及び第３端子３３３及び第４端子３３４を覆うように配置される。なお、第１電極３１１、第２電極３１２、監視制御電極３１３及びダミー電極３１４の底面は、フレーム３１８に覆われない。フレーム３１８の底面は、第１電極３１１、第２電極３１２、監視制御電極３１３及びダミー電極３１４の底面と同一面を形成する。第１電極３１１、第２電極３１２、監視制御電極３１３及びダミー電極３１４の底面は、例えば、不図示のヒートシンクに面接触可能であるから、大きな放熱経路を有すると言える。
第１壁部３４１、第２壁部３４２、第３壁部３４３及び第４壁部３４４のそれぞれは、半導体装置３１５の第１辺３２１、第２辺３２２、第３辺３２３及び第４辺２４のそれぞれに平行に延伸する。支持面３４５は、第１壁部３４１、第２壁部３４２、第３壁部３４３及び第４壁部３４４に囲まれ、且つＶＣＳＥＬ３１６が視認可能な矩形の開口部３４８が中央に形成される。
第１凸部３４６は、第２壁部３４２に対向する第３壁部３４３の方向に突出するように、第２壁部３４２の内壁の中央部に配置される。第２凸部３４７は、第３壁部３４３に対向する第２壁部３４２の方向に突出するように、第３壁部３４３の内壁の中央部に配置される。第１凸部３４６及び第２凸部３４７のそれぞれは、光学素子３１７の端部に対向するように配置される。
図１５は、ＶＣＳＥＬモジュール１５０の回路図である。
半導体装置３１５は、電流制御素子３５１と、スイッチング素子３５２と、監視制御回路３５３とを更に有する。半導体装置３１５は、ＶＣＳＥＬ３１６に直列接続される電流制御素子３５１及びスイッチング素子３５２を制御すると共に、監視制御回路３５３がＶＣＳＥＬ３１６に流れる電流等を監視することで、ＶＣＳＥＬ３１６の発光を監視制御する。
電流制御素子３５１及びスイッチング素子３５２は、ｎ型の金属酸化膜半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field Effect Transistor、ＭＯＳＦＥＴ）である。電流制御素子３５１及びスイッチング素子３５２は、ＶＣＳＥＬ３１６を介して第２端子３３２と、第３端子３３３及び第４端子３３４に接続され、電流制御素子３５１は駆動電流量を制御し、スイッチング素子３５２は、駆動電流のオンとオフの切り替えを制御する駆動素子である。
電流制御素子３５１のゲートは、監視制御端子３３６の１つを介して監視制御電極３１３の１つに接続される。電流制御素子３５１のソースはスイッチング素子３５２のドレインに接続され、電流制御素子３５１のドレインは第２端子３３２を介してＶＣＳＥＬ３１６のカソードに接続される。スイッチング素子３５２のゲートは監視制御回路３５３に接続され、スイッチング素子３５２のソースは第３端子３３３及び第４端子３３４を介して第２電極に接続される。
電流制御素子３５１は、監視制御電極３１３に印加される電流設定信号に基づいて、ＶＣＳＥＬ３１６のアノード（ＶＣＳＥＬ第１端子とも言う）とカソード（ＶＣＳＥＬ第２端子とも言う）との間及び電流制御素子３５１のソースとドレインとの間に流れる駆動電流の電流量を制御する。
スイッチング素子３５２は、監視制御回路３５３によって生成される周期信号に基づいてオンオフすることで、ＶＣＳＥＬ３１６のアノードとカソードとの間及びスイッチング素子３５２のソースとドレインとの間に流れる駆動電流を所定の周期でオンオフする。。
監視制御回路３５３は、電流駆動回路３５４と、温度監視回路３５５と、電流監視回路３５６と、光量監視回路３５７とを有する。電流駆動回路３５４は、監視制御端子３３６を介して監視制御電極３１３から入力される信号に基づいて周期信号を生成し、生成した周期信号をスイッチング素子３５２のゲートに印加する。監視制御回路３５３は、監視制御端子３３６から電源電圧が供給されると共に、第５端子３３５を介して第２電極３１２に接続されることで、接地される。
温度監視回路３５５は、サーミスタを有し、半導体装置３１５の表面に配置されるＶＣＳＥＬ３１６の温度を測定し、サーミスタによって測定される温度が所定の閾値温度を越えたとき、警報信号を、監視制御端子３３６を介して監視制御電極３１３から出力する。光量監視回路３５７は、ＶＣＳＥＬ３１６から出射される光の光量を示す光量信号が不図示の光電変換素子から入力され、入力される光量信号に対応する光量が所定の光量範囲を外れたとき、警報信号を、監視制御端子３３６を介して監視制御電極３１３から出力する。なお、ＶＣＳＥＬモジュール１５０では、監視制御回路３５３は、電流駆動回路３５４と、温度監視回路３５５、電流監視回路３５６及び光量監視回路３５７を、必ずしも全て有していなくてよいが、少なくとも何れか１つは有していることが好ましい。
図１６は、第２電極３１２、半導体装置３１５及びＶＣＳＥＬ３１６の接続関係を概略的に示す図である。
半導体装置３１５は、シリコン基板３６０と、第１配線層３６１と、第２配線層３６２と、第３配線層３６３と、第４配線層３６４と、絶縁層３６５とを更に有する。シリコン基板３６０は、ホウ素等がドープされたｐ型半導体、リン等がドープされたｎ型半導体等が表面に形成される。シリコン基板３６０の表面に形成されるｎ型半導体、ｐ型半導体は、電流制御素子３５１、スイッチング素子３５２及び監視制御回路３５３のそれぞれに含まれる半導体素子を形成する。
第１配線層３６１～第４配線層３６４のそれぞれは、アルミ等の導電性部材により形成される複数の配線層、及びビアとも称され、複数の配線層の間を接続する層間接続部を有する。第１配線層３６１は第２端子３３２と電流制御素子３５１との間を電気的に接続し、第２配線層３６２は電流制御素子３５１とスイッチング素子３５２との間を電気的に接続する。第３配線層３６３は第３端子３３３とスイッチング素子３５２との間を電気的に接続し、第４配線層３６４は第４端子３３４とスイッチング素子３５２との間を電気的に接続する。絶縁層３６５は、シリコン酸化膜であり、第１配線層３６１～第４配線層３６４のそれぞれの層間を絶縁する。図１６では、絶縁層３６５はシリコン基板３６０に比べて厚く記載しているが、これは層構造の説明の為であり、実際は絶縁層３６５は数１０００Åと薄い膜であり、シリコン基板３６０は２００μｍと厚い構造となっている。
図１７は、ＶＣＳＥＬモジュール１５０の製造方法を示すフローチャートである。図１８は図１７に示す電極準備工程に対応する平面図であり、図１９は図１７に示す半導体装置実装工程に対応する平面図であり、図２０は図１７に示す発光素子実装工程に対応する平面図である。図２１は図１７に示すワイヤボンディング工程に対応する平面図であり、図２２は図１７に示すフレーム形成工程に対応する平面図である。図１７～図２２では、単一のＶＣＳＥＬモジュール１５０が製造される製造方法を示しているが、図１７～図２２を参照して説明される製造方法と同様な製造方法によって複数のＶＣＳＥＬモジュール１５０を同時に製造し、その後個別化するようにしても良い。
まず、図１８に示すように、電極準備工程において、第１電極３１１、第２電極３１２、複数の監視制御電極３１３及び一対のダミー電極３１４のそれぞれは、互いに離隔する所定の位置に配置される（Ｓ１０１）。なお、図１８では、フレーム形成工程で追加されるフレーム３１８の外形を点線で示している。
次に、図１９に示すように、半導体装置実装工程において、半導体装置３１５は、第２電極３１２に実装される（Ｓ１０２）。半導体装置３１５は、金属を含有する樹脂材等の熱伝導率が高い導電性接着部材を介して第２電極３１２の表面に接着することで、第２電極３１２に実装される。
次に、図２０に示すように、発光素子実装工程において、ＶＣＳＥＬ３１６は、半導体装置３１５の表面に配置される第２端子３３２に実装される（Ｓ１０３）。ＶＣＳＥＬ３１６のカソードは、金錫はんだ等の導電性の接着部材を介して第２端子３３２の表面に接着することで、第２端子３３２と電気的に接続される。ＶＣＳＥＬ３１６は、第２電極３１２及び半導体装置３１５に重畳して配置される。
次に、図２１に示すように、ワイヤボンディング工程において、第１電極３１１等の電極と第１端子３３１等の端子の間、及び第１端子３３１とＶＣＳＥＬ３１６のアノードの間がボンディングワイヤ３１９によって電気的に接続される（Ｓ１０４）。第１電極３１１等の電極と第１端子３３１等の端子の間、及び第１端子３３１とＶＣＳＥＬ３１６のアノードの間がボンディングワイヤ３１９によって電気的に接続されることで、外部装置に電気的に接続可能な電極と、半導体装置３１５及びＶＣＳＥＬ３１６との間が電気的に接続される。
次に、図２２に示すように、フレーム形成工程において、フレーム３１８は、第１電極３１１及び第２電極３１２の表面、及び第１端子３３１の一部、及び第３端子３３３及び第４端子３３４を覆うように形成される（Ｓ１０５）。フレーム３１８は、フレーム３１８の形状に対応する形状を有する金型にフレーム３１８の原材料を注入した後に、フレーム３１８の原材料を加熱して固化することで、形成される。
次に、光学素子実装工程において、光学素子３１７は、フレーム３１８の支持面３４５に実装され（Ｓ１０６）、ＶＣＳＥＬモジュール１５０が完成される。光学素子３１７は、シリコーン樹脂等の樹脂材料により形成される接着剤を介して支持面３４５に接着することで、支持面３４５に実装される。
ＶＣＳＥＬモジュール１５０では、ＶＣＳＥＬ３１６がＶＣＳＥＬ３１６を駆動する駆動装置である半導体装置３１５に重畳するように配置されるので、半導体装置３１５とＶＣＳＥＬ３１６とが一体化され且つ小型化が可能である。さらに、ＶＣＳＥＬモジュール１５０では、ＶＣＳＥＬ３１６と、ＶＣＳＥＬ３１６を駆動（スイッチング）する半導体装置３１５と、半導体装置３１５を接地する第２電極３１２とが、３段に積み重なる様な構造（３段スタック構造）を有しているので、更なる小型化が可能である。
ＶＣＳＥＬモジュール１５０では、発光中にＶＣＳＥＬ３１６から放射される熱は、半導体装置３１５を介して、熱伝導率が高い材料で形成される第２電極３１２に放熱されるので、ＶＣＳＥＬモジュール１５０は、良好な放熱特性を有する。図１６において矢印で示すように、ＶＣＳＥＬ３１６から放射される熱は、第２端子３３２、第１配線層３６１、絶縁層３６５、及び電流制御素子３５１とスイッチング素子３５２などが形成されているシリコン基板３６０を介して第２電極３１２に放熱される。主の構成部材となるシリコン基板３６０は熱伝導率が１６０Ｗ／ｍＫと高いため良好な放熱を実現できる。また、前述したように絶縁層３６５の熱伝導率は、シリコン基板３６０に比べると低いが、絶縁層３６５は数１０００Åと薄いため放熱性に影響はない。
ＶＣＳＥＬモジュール１５０では、第１電極３１１と第１端子３３１との間は、複数のボンディングワイヤ３１９によって接続される。例えば、第１端子３３１にＶＣＳＥＬ３１６を実装するとき、半導体装置３１５の第１辺３２１からはみ出さないように、第１辺３２１の上端から離隔した位置に配置されるので、離隔した距離だけボンディングワイヤ３１９の長さが長くなる。また、ＶＣＳＥＬ３１６と第１電極３１１との間を接続するボンディングワイヤ３１９は、半導体装置３１５の第１辺の上端に触れないように第１辺の上端のＶＣＳＥＬモジュール１５０６から離れる方向へ離隔させるから、離隔した距離だけワイヤが長くなる。一方、ＶＣＳＥＬモジュール１５０は、第１端子３３１の第１辺３２１の近傍にボンディングワイヤ３１９が配置できるから、ＶＣＳＥＬモジュール１５０は、第１端子３３１にＶＣＳＥＬ３１６を実装したときよりも、第１電極３１１と第１端子３３１との間の配線の抵抗による電圧降下が抑制される。例えば、ＶＣＳＥＬ３１６から第１電極３１１へのワイヤは半導体装置３１５の第１辺の上端に触れないように第１辺の上端のＶＣＳＥＬモジュール１５０６から離れる方向へ離隔させるから、離隔した距離だけボンディングワイヤ３１９の長さが長くなる。一方、ＶＣＳＥＬモジュール１５０は、ＶＣＳＥＬ３１６から発光素子の高さだけ低い位置にある第１端子３３１にボンディングワイヤ３１９を直接接続でき、面積が大きく幅も広く配線抵抗が小さい第１端子３３１を経由して、前述のワイヤ経路で第１電極１に接続できるから、ＶＣＳＥＬモジュール１５０は、ＶＣＳＥＬ３１６と第１電極３１１との間をボンディングワイヤ３１９により接続したときよりも、第１電極３１１とアノードとの間の配線抵抗による電圧降下が抑制されるとともに、配線のインダクタンスも低減する。また、ＶＣＳＥＬモジュール１５０では、第２電極３１２と第３端子３３３及び第４端子３３４のそれぞれとの間は、複数のボンディングワイヤ３１９によって接続されるので、接地される第２電極３１２と半導体装置３１５との間の配線抵抗による電圧上昇が抑制される。
ＶＣＳＥＬモジュール１５０では、第１端子３３１は第１電極３１１に対向する第１辺３２１に沿って配置され、第２端子３３２は半導体装置３１５の表面の中央に配置され、第３端子３３３及び第４端子３３４は第２辺３２２及び第３辺３２３に沿って配置される。ＶＣＳＥＬモジュール１５０では、第１端子３３１と、第２端子３３２と、第３端子３３３及び第４端子３３４とを離隔して配置することで、第１端子３３１、第２端子３３２、第３端子３３３及び第４端子３３４の間に流れる駆動電流が干渉して、駆動電流にノイズが発生するおそれを低くすることができる。
ＶＣＳＥＬモジュール１５０は、監視制御回路３５３に接続される複数の監視制御端子３３６は、第４辺３２４に沿って配置されるので、監視制御回路３５３から入出力される信号に駆動電流が干渉してノイズが発生するおそれを低くすることができる。また、複数の監視制御端子３３６のそれぞれに接続される監視制御電極３１３は、第４辺３２４に沿って配置されるので、監視制御回路３５３から入出力される信号に駆動電流が干渉して、駆動電流にノイズが発生するおそれを更に低くすることができる。
ＶＣＳＥＬモジュール１５０では、第１電極３１１及び第２電極３１２の表面、第１端子３３１の一部、並びに前記第３端子３３３及び第４端子３３４は、ワイヤボンディング工程の後に配置される樹脂製のフレーム３１８によって覆われる。ＶＣＳＥＬモジュール１５０は、枠材として機能するフレーム３１８を配置する前にワイヤボンディング工程が実行されるので、ワイヤボンディング工程における離隔距離を確保することなく小型化が可能である。
ＶＣＳＥＬモジュール１５０は、第２電極３１２及び半導体装置３１５がフレーム３１８によって固定されるので、第２電極３１２と半導体装置３１５との間の接着強度がフレーム３１８によって補強され、半導体装置３１５が第２電極３１２から剥離することを防止できる。
ＶＣＳＥＬモジュール１５０では、光学素子３１７は、第１壁部３４１、第２壁部３４２、第３壁部３４３及び第４壁部３４４に囲まれ且つＶＣＳＥＬ３１６が視認可能な開口部３４８が中央に形成される支持面３４５によって支持される。ＶＣＳＥＬモジュール１５０では、光学素子３１７が支持面３４５によって支持されるので、製造コストが高い光学素子３１７の大きさを最小化できるので、ＶＣＳＥＬモジュール１５０の製造コストを低減することができる。
ＶＣＳＥＬモジュール１５０では、フレーム３１８は、光学素子３１７を挟むように配置される一対の第１凸部３４６及び第２凸部３４７を有するので、ＶＣＳＥＬモジュール１５０を製造するときに、光学素子３１７の配置位置を容易に決定することができる。
図２３は、ＶＣＳＥＬモジュール１５０における電流の流れを説明するための図である。図２３（ａ）はフレーム３１８の基部以外を除いたＶＣＳＥＬモジュール１５０の平面図であり、図２３（ｂ）は図２３（ａ）のＤ－Ｄ線に沿うＶＣＳＥＬモジュール１５０の断面図であり、図２３（ｃ）は図２３（ａ）のＥ－Ｅ線に沿うＶＣＳＥＬモジュール１５０の断面図である。図２３（ａ）～（ｃ）において、ＶＣＳＥＬモジュール１５０の厚さ方向を＋Ｚ方向、図２３（ａ）における図面中の上方向を＋Ｙ方向、図面中の左方向を＋Ｘ方向とする。
図２３（ｂ）の矢印Ｆ３及びＦ４に示すように、第１電極３１１から流入した電流はボンディングワイヤ３１９を介して半導体装置３１５の第１端子３３１に流入する（＋Ｚ方向から＋Ｘ方向）。次に、矢印Ｆ５及びＦ６に示すように、第１端子３３１からボンディングワイヤ３１９を介してＶＣＳＥＬ３１６のアノード（ＶＣＳＥＬ１０５の表面に配置）に流入する（＋Ｚ方向から＋Ｘ方向）。次に、矢印Ｆ７に示すように、ＶＣＳＥＬ３１６のアノードに流入した電流は、ＶＣＳＥＬ３１６のカソード（ＶＣＳＥＬ１０５の裏面に配置）から半導体装置３１５に流入する（－Ｚ方向）。さらに、半導体装置３１５から流出した電流は、第２電極３１２へ戻り、矢印Ｆ８の方向（－Ｘ方向）へ回り込む。
図２３（ｃ）の矢印Ｆ９及びＦ１０に示すように、半導体装置３１５に流入した電流は、半導体装置３１５内に形成される電流制御素子３５１とスイッチング素子３５２を介して第３端子３３３からボンディングワイヤ３１９を介して第２電極３１２へ流れ（－Ｙ方向から－Ｚ方向）、矢印Ｆ１１及びＦ１２に示すように、半導体装置３１５の第４端子３３４からボンディングワイヤ３１９を介して第２電極３１２へ流れる（＋Ｙ方向から－Ｚ方向）。矢印Ｆ９及びＦ１０と矢印Ｆ１１及びＦ１２のそれぞれの電流ループは対象な形状となる。全体でみると、図２３（ａ）に示すように、図中の左側から下側周り（矢印Ｆ１方向）及び上側周り（矢印Ｆ２方向）に、電流ループが形成されることとなる。この結果、ＶＣＳＥＬモジュール１５０では、スタック構造を有することと相まって、小さい電流ループがＸ方向、Ｙ方向及びＺ方向に、同時に、立体的に形成されることから、全体のインダクタンスを低くすることが可能となった。
ＶＣＳＥＬモジュール１５０では、ＶＣＳＥＬ３１６、半導体装置３１５、第２電極が、Ｚ方向において３段スタック構造となっているため、ＶＣＳＥＬ３１６から流出する電流経路を短くすることが可能となっている。また、電流ループを小さくすることができている。また、ＶＣＳＥＬ３１６と半導体装置３１５との間は、ボンディングワイヤではなく、金属同士を接続しているため、インダクタンスを低くすることができ、高周波スイッチング特性が向上する構成となっている。また、半導体装置３１５から流出する電流を、一方向ではなく、図中の上下２方向（±Ｙ方向）に均等に分割しているので、さらにインダクタンスの低い電流経路を確保することが可能となっている。
また、ＶＣＳＥＬ３１６のアノードに流入する電流経路の方向（＋Ｘ方向）に対して、垂直な方向（－Ｚ方向、及び／又は、±Ｙ方向）にＶＣＳＥＬ３１６から電流が流出するようにしたので、インダクタンスの低い電流経路を確保することが可能となっている。

Claims (13)

  1. 表面に配置されるＶＣＳＥＬ第１端子、及び、裏面に配置されるＶＣＳＥＬ第２端子を有するＶＣＳＥＬと、
    第１側面、前記第１側面に直交する第２側面及び第３側面、前記第１側面と対向する第４側面、上面、及び下面を備える矩形の平板形状を有し且つ前記ＶＣＳＥＬの下に配置され、前記ＶＣＳＥＬ第２端子と電気的に接続されたＶＣＳＥＬ用のスイッチング素子が内部に形成される半導体装置と、
    前記第１側面に沿って配置される金属製の第１電極と、
    前記半導体装置の下に配置される金属製の第２電極と、を有し、
    前記半導体装置は、
    前記第１側面に沿う辺、前記第１側面に直交し且つ前記第１側面に沿う辺よりも短い一対の辺、及び前記第１側面に沿う辺に対向する辺により形成される矩形の平面形状を有し、前記上面の端部に配置され、且つ、第１電極及び前記ＶＣＳＥＬ第１端子と接続される第１端子と、
    前記上面の中央部に配置され、前記ＶＣＳＥＬ第２端子と接続される第２端子と、
    前記第２電極と接続される第３端子と、
    を更に有する、ことを特徴とするＶＣＳＥＬモジュール。
  2. 前記半導体装置は、前記ＶＣＳＥＬを流れる電流を制御する電流制御素子を有し、前記電流制御素子は、前記第２端子と前記スイッチング素子との間、又は、前記スイッチング素子と前記第３端子との間に接続される、請求項１に記載のＶＣＳＥＬモジュール。
  3. 前記第３端子は、前記第２側面又は前記第３側面に沿った前記上面の端部に配置される、請求項２に記載のＶＣＳＥＬモジュール。
  4. 前記第１電極と前記第１端子とは、複数のボンディングワイヤで接続されている、請求項３に記載のＶＣＳＥＬモジュール。
  5. 前記第２電極と前記第３端子とは、複数のボンディングワイヤで接続されている、請求項３又は４に記載のＶＣＳＥＬモジュール。
  6. 前記半導体装置は、前記ＶＣＳＥＬの温度、前記ＶＣＳＥＬを流れる電流、又は、前記ＶＣＳＥＬから出射される光の光量を関する監視回路を有し、
    前記監視回路と接続される監視回路用端子は、前記半導体装置の表面の前記第４側面に沿った端部に配置される、請求項３～５の何れか一項に記載のＶＣＳＥＬモジュール。
  7. 前記監視回路用端子と接続される第３電極を更に有する、請求項６に記載のＶＣＳＥＬモジュール。
  8. 前記第１電極及び前記第２電極の表面の一部、及び、前記第１端子及び第３端子の表面の一部を覆うように形成される樹脂製のフレームを更に有する、請求項２～７の何れか一項に記載のＶＣＳＥＬモジュール。
  9. 前記フレームは、前記ＶＣＳＥＬが視認可能な開口部が形成される支持面を有する、請求項８に記載のＶＣＳＥＬモジュール。
  10. 前記支持面に支持され、前記ＶＣＳＥＬから出射された光を透過する光学素子を更に有する、請求項９記載のＶＣＳＥＬモジュール。
  11. 前記フレームは、前記光学素子の位置決めをするために、前記支持面の上方で、且つ、当該フレームの外壁から内側に迫り出した凸部を有する、請求項１０に記載のＶＣＳＥＬモジュール。
  12. 前記ＶＣＳＥＬからの放熱を前記第２電極へ向けて伝達するための放熱経路が、前記半導体装置において、前記第２端子と前記半導体装置の前記下面との間に形成される、請求項３～１１の何れか一項に記載のＶＣＳＥＬモジュール。
  13. 前記半導体装置は、前記第２電極と接続される第４端子、を有し、
    前記第４端子は、前記第３端子が配置された前記第２側面又は前記第３側面の他方に沿った前記上面の端部に配置され、
    前記ＶＣＳＥＬ第２端子から前記半導体装置内に流入した電流は、前記第３端子及び前記第４端子により、前記半導体装置の左右に分かれて前記第２電極へ流れる、請求項３～１２の何れか一項に記載のＶＣＳＥＬモジュール。
JP2022516276A 2020-06-22 2021-06-22 Ｖｃｓｅｌモジュール Active JP7155455B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022161135A JP2022179619A (ja) 2020-06-22 2022-10-05 Ｖｃｓｅｌモジュール

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020107020 2020-06-22
JP2020107020 2020-06-22
JP2021052423 2021-03-25
JP2021052423 2021-03-25
PCT/JP2021/023664 WO2021261496A1 (ja) 2020-06-22 2021-06-22 Ｖｃｓｅｌモジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022161135A Division JP2022179619A (ja) 2020-06-22 2022-10-05 Ｖｃｓｅｌモジュール

Publications (3)

Publication Number Publication Date
JPWO2021261496A1 JPWO2021261496A1 (ja) 2021-12-30
JPWO2021261496A5 JPWO2021261496A5 (ja) 2022-06-10
JP7155455B2 true JP7155455B2 (ja) 2022-10-18

Family

ID=79281242

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022516276A Active JP7155455B2 (ja) 2020-06-22 2021-06-22 Ｖｃｓｅｌモジュール
JP2022161135A Pending JP2022179619A (ja) 2020-06-22 2022-10-05 Ｖｃｓｅｌモジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022161135A Pending JP2022179619A (ja) 2020-06-22 2022-10-05 Ｖｃｓｅｌモジュール

Country Status (3)

Country Link
JP (2) JP7155455B2 (ja)
CN (1) CN115943533A (ja)
WO (1) WO2021261496A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531546A (ja) 2007-06-27 2010-09-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光センサ・モジュール及びその製造方法
JP2012037276A (ja) 2010-08-04 2012-02-23 Sharp Corp 光学式測距装置
WO2014017256A1 (ja) 2012-07-24 2014-01-30 シャープ株式会社 光学式測距装置および電子機器
WO2018100082A1 (en) 2016-11-30 2018-06-07 Sony Semiconductor Solutions Corporation Apparatus and method
US20180278011A1 (en) 2017-03-23 2018-09-27 Infineon Technologies Ag Laser diode module
JP2019158693A (ja) 2018-03-15 2019-09-19 株式会社リコー 受光装置、物体検出装置、距離測定装置、移動体装置、ノイズ計測方法、物体検出方法及び距離測定方法
US20200006271A1 (en) 2018-07-02 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Structures for bonding a group iii-v device to a substrate
WO2020044817A1 (ja) 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 光源装置、検出方法、センシングモジュール
WO2020054257A1 (ja) 2018-09-11 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 光源装置、センシングモジュール
US20200185875A1 (en) 2018-12-06 2020-06-11 Finisar Corporation Optoelectronic assembly

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237016A (ja) * 1993-02-09 1994-08-23 Matsushita Electric Ind Co Ltd 光ファイバモジュールおよびその製造方法
JP2021114556A (ja) * 2020-01-20 2021-08-05 ソニーセミコンダクタソリューションズ株式会社 発光装置およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531546A (ja) 2007-06-27 2010-09-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光センサ・モジュール及びその製造方法
JP2012037276A (ja) 2010-08-04 2012-02-23 Sharp Corp 光学式測距装置
WO2014017256A1 (ja) 2012-07-24 2014-01-30 シャープ株式会社 光学式測距装置および電子機器
WO2018100082A1 (en) 2016-11-30 2018-06-07 Sony Semiconductor Solutions Corporation Apparatus and method
US20180278011A1 (en) 2017-03-23 2018-09-27 Infineon Technologies Ag Laser diode module
JP2019158693A (ja) 2018-03-15 2019-09-19 株式会社リコー 受光装置、物体検出装置、距離測定装置、移動体装置、ノイズ計測方法、物体検出方法及び距離測定方法
US20200006271A1 (en) 2018-07-02 2020-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Structures for bonding a group iii-v device to a substrate
WO2020044817A1 (ja) 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 光源装置、検出方法、センシングモジュール
WO2020054257A1 (ja) 2018-09-11 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 光源装置、センシングモジュール
US20200185875A1 (en) 2018-12-06 2020-06-11 Finisar Corporation Optoelectronic assembly

Also Published As

Publication number Publication date
JPWO2021261496A1 (ja) 2021-12-30
CN115943533A (zh) 2023-04-07
JP2022179619A (ja) 2022-12-02
WO2021261496A1 (ja) 2021-12-30

Similar Documents

Publication Publication Date Title
US10490722B2 (en) Light emitting package having a guiding member guiding an optical member
US7586125B2 (en) Light emitting diode package structure and fabricating method thereof
US7855396B2 (en) Light emitting diode package structure
JP2003008083A (ja) 多数チップ半導体ｌｅｄアセンブリ
JP7155455B2 (ja) Ｖｃｓｅｌモジュール
KR101259876B1 (ko) 열전 소자를 갖는 엘이디 패키지 및 이의 제조 방법
JP2005294292A (ja) 発光装置及び発光装置の製造方法
JP2022167697A (ja) 発光装置
JP2022168626A (ja) 発光装置
JP2022164487A (ja) 発光装置

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20220311

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220311

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221005

R150 Certificate of patent or registration of utility model

Ref document number: 7155455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150