CN115868014A - 半导体装置的制造装置以及制造方法 - Google Patents

半导体装置的制造装置以及制造方法 Download PDF

Info

Publication number
CN115868014A
CN115868014A CN202080103194.1A CN202080103194A CN115868014A CN 115868014 A CN115868014 A CN 115868014A CN 202080103194 A CN202080103194 A CN 202080103194A CN 115868014 A CN115868014 A CN 115868014A
Authority
CN
China
Prior art keywords
bonding
grounding
chip
heads
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080103194.1A
Other languages
English (en)
Inventor
瀬山耕平
高桥诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of CN115868014A publication Critical patent/CN115868014A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K37/00—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups
    • B23K37/04—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work
    • B23K37/0408—Auxiliary devices or processes, not specially adapted to a procedure covered by only one of the preceding main groups for holding or positioning work for planar work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/81169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8118—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Wire Bonding (AREA)

Abstract

半导体装置的制造装置(10)包括：载台(16)；两个接合头(14f)、(14s)，可相互独立地沿水平方向移动；以及控制器(18)，使两个接合头(14f)、(14s)分别执行在水平方向上进行定位的定位处理、下降至所述芯片(100)接地至基板(110)为止的接地处理、与对所接地的所述芯片(100)附加用于接合的载荷的加压处理，所述控制器(18)在任何接合头(14f)、接合头(14s)均未执行所述加压处理的非加压期间内，使两个接合头(14f)、(14s)相互独立地执行所述定位处理及所述接地处理，且使完成了所述定位处理及所述接地处理的两个接合头(14f)、(14s)并行地执行所述加压处理。

Description

半导体装置的制造装置以及制造方法
技术领域
本说明书公开一种具有多个接合头(bonding head)的半导体装置的制造装置、以及使用所述制造装置的半导体装置的制造方法。
背景技术
以往，已知有一种半导体装置的制造装置，其包括载置基板的载台、及保持芯片的接合头，驱动接合头来将芯片按压并接合至基板。在所述半导体装置的制造装置中，为了提高芯片的接合效率，有设有多个接合头的半导体装置的制造装置。多头型的制造装置中，通常，在一部分接合头正在执行将芯片按压至基板的加压处理的期间，使其他的接合头进行其他处理，例如进行接合头的水平方向定位的定位处理或者使芯片接地至基板的接地处理等。通过采用所述结构，可降低接合头的待机时间，从而可使接合处理效率化。
现有技术文献
专利文献
专利文献1：日本专利特开平06-216201号公报
专利文献2：日本专利特开2002-324821号公报
发明内容
发明所要解决的问题
然而，在利用一部分接合头执行加压处理的期间内，利用其他的接合头来执行定位处理或接地处理的情况下，芯片的位置精度有可能受损。即，加压处理中，通过接合头来对载台赋予大的载荷，但受到所述载荷，载台会产生挠曲。并且，当载台发生挠曲时，设于基板的电极的水平位置会从原本的水平位置发生偏离。此时，会产生无法检测电极的准确的水平位置的问题，或者即便将接合头定位于原本的水平位置，电极与芯片的相对位置仍发生偏离的问题。
再者，专利文献1中公开了一种技术：在利用两个热压接元件(对应于接合头)来将两个载膜(film carrier)(对应于芯片)按压至显示元件的状态下，使另外的两个热压接元件接地至另外的两个载膜而开始按压。在所述技术的情况下，如上所述，有可能产生因载台的挠曲引起的位置偏离。
而且，专利文献2中公开了一种利用多个压接工具来同时按压多个芯片的技术。然而，所述专利文献2的压接工具是对已预先暂时接合至基板的芯片，即，已配置于适当位置的芯片进行按压，关于将芯片如何配置于适当的位置并未作任何提及。
如上所述，以往的技术中，有可能因载台的挠曲导致芯片的位置精度下降。因此，本说明书中，公开一种可进一步提高芯片的位置精度的半导体装置的制造装置以及制造方法。
解决问题的技术手段
本说明书中公开的半导体装置的制造装置的特征在于包括：载台，载置基板；多个接合头，具有保持芯片并可沿铅垂方向移动的接合工具，且可相互独立地水平移动；以及控制器，使所述多个接合头分别执行在水平方向上进行定位的定位处理、下降至所述芯片接地至所述基板或其他芯片为止的接地处理、与对所接地的所述芯片附加用于接合的载荷的加压处理，所述控制器在任何接合头均未执行所述加压处理的非加压期间内，使所述多个接合头相互独立地执行所述定位处理及所述接地处理，且使完成了所述定位处理及所述接地处理的至少两个接合头以其执行期间至少部分重复的方式来并行地执行所述加压处理。
此时，也可为，所述控制器在使所述至少两个接合头分别完成了自身的接地处理后，保持接地状态而待机，直至由其他的接合头进行的接地处理完成为止。
而且，也可还包括：单个拾取单元，将新的所述芯片依序供给至所述多个接合头，所述控制器使所述多个接合头的接受处理的执行时机错开，以使由所述多个接合头进行的接受新的芯片的所述接受处理的执行时间彼此不重复。
而且，也可还包括：多个拾取单元，与所述多个接合头分别对应地设置，向对应的接合头供给新的所述芯片，所述控制器使所述多个接合头分别相互并行地执行接受新的芯片的接受处理、所述定位处理、所述接地处理与所述加压处理，并且在所述接地处理与所述加压处理之间设有规定的待机时间。
本说明书中公开的半导体装置的制造方法将芯片接合至载置于载台的基板而制造半导体装置，所述半导体装置的制造方法的特征在于，具有保持所述芯片并可沿铅垂方向移动的接合工具且可相互独立地水平移动的多个接合头分别执行接受新的所述芯片的接受步骤、在水平方向上进行定位的定位步骤、下降至所述芯片接地至所述基板或其他芯片为止的接地步骤、与对所接地的所述芯片附加用于接合的载荷的加压步骤，所述多个接合头在任何接合头均未执行所述加压步骤的非加压期间内，相互独立地执行所述定位步骤及所述接地步骤，完成了所述定位步骤及所述接地步骤的至少两个接合头以其执行期间至少部分重复的方式来并行地执行所述加压步骤。
发明的效果
根据本说明书中公开的技术，可进一步提高芯片的位置精度。
附图说明
图1是表示制造装置的结构的概略图。
图2是表示接地处理及加压处理中的接合工具的位置及附加载荷的推移的图表。
图3是表示接合处理的情况的映象图。
图4是表示接合处理的时机图的一例的图。
图5是表示接合处理的时机图的另一例的图。
图6是表示接合处理的时机图的另一例的图。
图7是表示比较例的接合处理的情况的映象图。
图8是表示比较例的接合处理的时机图的一例的图。
具体实施方式
以下，参照附图来说明半导体装置的制造装置10的结构。图1是表示制造装置10的结构的概略图。所述制造装置10是通过将多个半导体芯片100接合至基板110而制造半导体装置。
制造装置10具有拾取单元12、两个接合头14f、14s、载台16以及控制器18。拾取单元12具有：上顶销19，对载置于切割带(dicing tape)120的半导体芯片100进行上顶；以及拾取头20，利用其底面来保持被上顶的半导体芯片100。拾取头20能以沿水平方向延伸的旋转轴O为中心而旋转。通过拾取头20旋转180度，从而可使所拾取的半导体芯片100在厚度方向上反转180度。由此，半导体芯片100中的粘着于切割带120的面朝向上方。
在载台16上载置有基板110。在所述载台16的内部，装入有用于吸附保持基板110的抽吸机构或对基板110进行加热的加热器等。在基板110的表面，形成有多个与半导体芯片100电性且机械接合的电极(未图示)。
在载台16的上方，设有两个接合头14f、14s。以下，将两个接合头中的其中一者称作“第一头14f”、另一者称作“第二头14s”。而且，在不需要区分两者的情况下，省略尾标字母而称作“接合头14”。
第一头14f及第二头14s为基本上相同的结构，即，各接合头14分别连结于对应的XY平台22，可沿与载台16的上表面平行的水平方向相互独立地移动。而且，各接合头14具有接合工具24、升降机构以及头摄影机26。接合工具24抽吸保持半导体芯片100，且可通过升降机构而沿铅垂方向移动。通过接合工具24朝向基板110下降，从而半导体芯片100接地至基板110并受到加压。而且，在接合工具24中，也设有用于对所保持的半导体芯片100进行加热的加热器。
头摄影机26以光轴朝下方延伸的姿势而安装于接合头14，对被载置于载台16的基板110等进行拍摄。控制器18基于由所述头摄影机26所拍摄的图像等，来算出接合头14与基板110的相对位置关系，并基于所述计算结果来对接合头14进行定位。
控制器18对制造装置10的各部的驱动进行控制。所述控制器18是在物理上具有处理器28及存储器30的计算机。对于所述“计算机”，也包含将计算机系统装入一个集成电路中的微控制器。而且，所谓处理器28，是指广义上的处理器，包含通用处理器(例如中央处理器(Central Processing Unit，CPU)等)或专用处理器(例如图形处理单元(GraphicsProcessing Unit，GPU)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field Programmable Gate Array，FPGA)、可编程逻辑元件等)。而且，以下所述的处理器28的动作也可不仅由一个处理器来完成，而且由存在于物理上分离的位置的多个处理器协同完成。同样，存储器30也无须为物理上的一个元件，也可包含存在于物理上分离的位置的多个存储器。而且，存储器30也可包含半导体存储器(例如随机存取存储器(Random Access Memory，RAM)、只读存储器(Read Only Memory，ROM)、固态硬盘(solid state drive)等)及磁盘(例如硬盘驱动器等)的至少一个。
在制造半导体装置时，将设于半导体芯片100底面的接合端子(例如凸块等，未图示)接合至形成于基板110表面的电极(未图示)。本例中，将所述接合端子通过热压接合(Thermal Compression Bonding，TCB)技术而接合于基板110的电极。TCB是使半导体芯片100的接合端子在小于各自的熔点的温度条件下以高压压接至基板110的电极，利用接合面间产生的原子扩散来原始接合的技术。在所述TCB的情况下，附加于半导体芯片100的接合载荷Fb相对较大，而且，利用接合头14将半导体芯片100按压至基板110的加压处理的时间相对较长。
此处，本例中，与由第一头14f进行的加压处理并行地，执行由第二头14s进行的加压处理。而且，调整两接合头14f、14s的各处理的执行时机，以避免因由其中一接合头14f、14s进行的加压处理导致另一接合头14s、14f的定位精度下降。
对此，对比较例与本例进行比较来加以说明。图2是表示接地处理及加压处理中的接合工具24的位置及附加载荷的推移的图表。图3是表示本例的接合处理的情况的映象图，图4是表示本例的接合处理的时机图的一例的图。而且，图7是表示比较例的接合处理的情况的映象图，图8是表示比较例的接合处理的时机图的一例的图。比较例为重视接合处理的处理时间缩短的处理。
在将半导体芯片100接合至基板110的接合处理中，控制器18使各接合头14依序执行接受处理、定位处理、接地处理与加压处理。接受处理是从拾取单元12接受新的半导体芯片100的处理。若接受处理完成，则控制器34执行在水平方向上对接合工具24进行定位的定位处理，以使由接合工具24所保持的半导体芯片100的接合端子位于基板110的对应的电极的正上方。所述定位处理中，如图3(a)或图7(a)所示，利用头摄影机26来拍摄基板110，基于所获得的拍摄图像来获取接合头14相对于基板110的水平方向位置。
若定位处理完成，则控制器34如图3(b)或图7(b)所示，使接合工具24下降，执行使半导体芯片100接地至基板110的接地处理。并且，若接地处理完成，则控制器34执行利用接合工具24来对半导体芯片100附加规定的接合载荷Fb的加压处理。通过所述接合载荷Fb的附加，半导体芯片100的接合端子接合至基板110的电极。再者，在所述载荷附加时，也可利用设于载台16及接合工具24的加热器来将基板110及半导体芯片100加热至小于电极及接合端子的熔融温度的温度。
关于所述接地处理及加压处理，参照图2来更详细地进行说明。图2的上段表示所述接地处理及加压处理中的接合工具24的Z位置的推移，图2的下段表示接地处理及加压处理中的附加载荷的推移。如图2所示，在接地处理中，使接合工具24朝向基板110下降。在时刻ta，当半导体芯片100开始接触至基板110时，载荷逐渐上升。并且，若在对半导体芯片100附加有规定的接地载荷Fa的状态下，接合工具24的位移停止，则判断为接地已完成。图2的示例中，在时刻tb，判断为接地已完成。若接地完成，则控制器18驱动设于接合头14的升降机构，开始将规定的接合载荷Fb附加至半导体芯片100的加压处理。若成为所述加压经过了固定时间的时刻tc，则控制器34使接合工具24上升而使加压处理结束。
此处，本例中，设有两个接合头14，但拾取单元12仅设有一个。此时，当然无法并行地执行由第一头14f进行的接受处理与由第二头14s进行的接受处理。在此情况下，若以处理时间的缩短为优先，则只要如图8所示的比较例那样，在由第一头14f进行的接受处理的执行期间t10～执行期间t11，第二头14s执行接受处理以外的处理(图示例中为加压处理)，在由第二头14s进行的接受处理的执行期间t11～执行期间t12，第一头14f执行接受处理以外的处理(图示例中为定位处理及接地处理)即可。若采用所述结构，则可消除接合头14不进行任何操作而待机的待机时间，从而可缩短半导体装置的制造所需的时间。
然而，在比较例的结构中，有可能因由其中一个接合头14进行的加压处理而导致另一个接合头14的定位精度下降。即，比较例中，如图8所示，在第一头14f正在执行加压处理的期间内(t12～t14)，第二头14s正在进行定位处理(格子影线的区域)及接地处理(横线影线的区域)。在加压处理中，如上所述，将相对较大的接合载荷Fb附加至基板110甚而载台16。由此，载台16及基板110如图7(b)所示，有时会以按压部位为中心而发生挠曲。在载台16发生了挠曲的状态下，与载台16为水平状态相比，第二头14s相对于基板110的水平方向位置发生偏离。因此，若在因第一头14f的加压处理而导致载台16发生了挠曲的状态下利用第二头14s进行定位处理或接地处理，则无法使由第二头14s所保持的半导体芯片100接地至适当的位置，从而导致芯片接合的位置精度下降。
因此，本例中，采用了下述结构：使第一头14f的加压处理的执行期间与第二头14s的加压处理的执行期间至少部分重复，另一方面，仅在任何接合头14均未执行加压处理的非加压期间内容许定位处理及接地处理。即，如图4所示，即便第一头14f在时刻t3完成了接地处理，也不开始加压处理而是待机，直至第二头14s的接地处理完成的时刻t4为止。并且，在第二头14s的接地处理完成的时刻t4以后，开始第一头14f的加压处理。换言之，本例中，在第一头14f的加压处理的执行期间内(t4～t5)，不执行第二头14s的定位处理及接地处理，在第二头14s的加压处理的执行期间内(t4～t5)，不执行第一头14f的定位处理及接地处理。通过采用所述结构，在定位处理及接地处理的执行期间内，不会产生因加压处理引起的载台16的挠曲，因此可准确地进行定位及接地，从而可提高芯片接合的位置精度。
而且，在TCB的情况下，加压处理所需的时间比起从接受处理直至接地处理完成为止所需的时间，长数倍至十数倍。如此，通过利用多个接合头14来并行地执行所需时间长的加压处理，可缩短接合头14的待机时间，将半导体装置的制造所需的时间的增加抑制为小。再者，图4的示例中，同时开始了第一头14f的加压处理与第二头14s的加压处理。然而，两个接合头14的加压处理的开始时机只要是在第一头14f及第二头14s这两者的接地处理完成之后，则未必需要为同时。即，只要半导体芯片100一旦接地至适当的位置，则即便随后产生了载台16的挠曲，也难以产生位置偏离。因此，只要在进行了接地之后，则即便开始由其他接合头14进行的加压处理，甚而产生了载台16的挠曲，问题也少，因此两个接合头14的加压处理的开始时机也可不一致。但是，理想的是，对载台16施加的载荷的偏颇少，因此理想的是将两个接合头14的加压处理的开始时机设为大致相同。
无论如何，根据本说明书中公开的半导体装置的制造装置10，可进一步提高半导体芯片100的位置精度。再者，至此为止所说明的结构为一例，只要在任何接合头14均未执行加压处理的非加压期间内，使多个接合头14相互独立地执行定位处理及接地处理，且使完成了定位处理及接地处理的至少两个接合头14以其执行期间至少部分重复的方式来并行地执行加压处理，则其他结构也可适当变更。
例如，设于一个制造装置10的接合头14的个数并不限于两个，也可为更多的数量。图5是一个制造装置10具有三个接合头14时的时机图的一例。图5的示例中，在三个接合头14全部的接地处理完成的时刻t2以后，开始各接合头14的加压处理。而且，如图5所示，多个接合头14的加压处理的开始时机不需要为同时，也可偏离。
而且，所述示例中，在接合头14中，仅设有一个交付新的半导体芯片100的拾取单元12，但拾取单元12也可设有与接合头14相同的数量。图6是拾取单元12及接合头14均设有两个时的时机图的一例。此时，拾取单元12分别向对应的接合头14供给新的半导体芯片100。所述结构的情况下，两个接合头14可并行地执行接受处理，从而可将随后进行的定位处理、接地处理、加压处理的开始时机设为大致相同。但是，难以使多个接合头14中的各处理的执行时间完全相同，接地处理的结束时机会微小地偏离。因此，也可如图6所示，在接地处理与加压处理之间设置规定的待机时间(空白部位)。通过设置所述待机时间，可利用所述待机时间来吸收接地处理的结束时机的偏离，各接合头14可不考虑其他接合头14的进展状况而推进处理。其结果，可简化多个接合头14的控制。而且，所述的说明中，举将半导体芯片100接合于基板110的情况为例进行了说明，但本说明书中公开的技术也可适用于将一个半导体芯片100接合至其他半导体芯片100上的情况。
符号的说明
10：制造装置
12：拾取单元
14：接合头
16：载台
18：控制器
19：上顶销
20：拾取头
22：XY平台
24：接合工具
26：头摄影机
28：处理器
30：存储器
34：控制器
100：半导体芯片
110：基板
120：切割带

Claims (5)

1.一种半导体装置的制造装置，其特征在于包括：
载台，载置基板；
多个接合头，具有保持芯片并能够沿铅垂方向移动的接合工具，且能够相互独立地水平移动；以及
控制器，使所述多个接合头分别执行在水平方向上进行定位的定位处理、下降至所述芯片接地至所述基板或其他芯片为止的接地处理、以及对所接地的所述芯片附加用于接合的载荷的加压处理，
所述控制器在任何接合头均未执行所述加压处理的非加压期间内，使所述多个接合头相互独立地执行所述定位处理及所述接地处理，且使完成了所述定位处理及所述接地处理的至少两个接合头以其执行期间至少部分重复的方式来并行地执行所述加压处理。
2.根据权利要求1所述的半导体装置的制造装置，其特征在于
所述控制器在使所述至少两个接合头分别完成了自身的接地处理后，保持接地状态而待机，直至由其他的接合头进行的接地处理完成为止。
3.根据权利要求1或2所述的半导体装置的制造装置，其特征在于还包括：
单个拾取单元，将新的所述芯片依序供给至所述多个接合头，
所述控制器使所述多个接合头的接受处理的执行时机错开，以使由所述多个接合头进行的接受新的芯片的所述接受处理的执行时间彼此不重复。
4.根据权利要求1或2所述的半导体装置的制造装置，其特征在于还包括：
多个拾取单元，与所述多个接合头分别对应地设置，向对应的接合头供给新的所述芯片，
所述控制器使所述多个接合头分别相互并行地执行接受新的芯片的接受处理、所述定位处理、所述接地处理及所述加压处理，并且在所述接地处理与所述加压处理之间设有规定的待机时间。
5.一种半导体装置的制造方法，将芯片接合至载置于载台的基板而制造半导体装置，所述半导体装置的制造方法的特征在于，
具有保持所述芯片并能够沿铅垂方向移动的接合工具且能够相互独立地水平移动的多个接合头分别执行在水平方向上进行定位的定位步骤、下降至所述芯片接地至所述基板或其他芯片为止的接地步骤、与对所接地的所述芯片附加用于接合的载荷的加压步骤，
所述多个接合头在任何接合头均未执行所述加压步骤的非加压期间内，相互独立地执行所述定位步骤及所述接地步骤，
完成了所述定位步骤及所述接地步骤的至少两个接合头以其执行期间至少部分重复的方式来并行地执行所述加压步骤。
CN202080103194.1A 2020-09-02 2020-09-02 半导体装置的制造装置以及制造方法 Pending CN115868014A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/033336 WO2022049685A1 (ja) 2020-09-02 2020-09-02 半導体装置の製造装置および製造方法

Publications (1)

Publication Number Publication Date
CN115868014A true CN115868014A (zh) 2023-03-28

Family

ID=80491874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080103194.1A Pending CN115868014A (zh) 2020-09-02 2020-09-02 半导体装置的制造装置以及制造方法

Country Status (5)

Country Link
US (1) US20230268313A1 (zh)
JP (1) JP7493836B2 (zh)
CN (1) CN115868014A (zh)
TW (1) TWI827972B (zh)
WO (1) WO2022049685A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3017895B2 (ja) * 1992-12-01 2000-03-13 株式会社東芝 チップ部品マウント装置
JP4459478B2 (ja) * 2001-06-06 2010-04-28 三菱電機株式会社 ボンディング装置
JP2004303757A (ja) * 2003-03-28 2004-10-28 Japan Aviation Electronics Industry Ltd ボンディング装置
JP2011040489A (ja) * 2009-08-07 2011-02-24 Shibaura Mechatronics Corp 電子部品の実装装置及び実装方法
JP5358529B2 (ja) * 2010-07-23 2013-12-04 ヤマハ発動機株式会社 実装機
US20140069989A1 (en) * 2012-09-13 2014-03-13 Texas Instruments Incorporated Thin Semiconductor Chip Mounting
KR102232636B1 (ko) 2013-03-28 2021-03-25 토레이 엔지니어링 컴퍼니, 리미티드 실장 방법 및 실장 장치
JP6490522B2 (ja) * 2015-07-14 2019-03-27 東レエンジニアリング株式会社 半導体実装装置
CN210429751U (zh) * 2018-09-11 2020-04-28 Pyxis Cf私人有限公司 半导体器件贴片装置及用于对准多个半导体器件的机构

Also Published As

Publication number Publication date
TWI827972B (zh) 2024-01-01
WO2022049685A1 (ja) 2022-03-10
KR20230041776A (ko) 2023-03-24
JP7493836B2 (ja) 2024-06-03
TW202222144A (zh) 2022-06-01
US20230268313A1 (en) 2023-08-24
JPWO2022049685A1 (zh) 2022-03-10

Similar Documents

Publication Publication Date Title
JP5805411B2 (ja) ダイボンダのピックアップ方法およびダイボンダ
TWI267956B (en) Electronic component mounting apparatus and electronic component mounting method
CN103000550B (zh) 芯片接合机以及接合方法
JP2008010869A (ja) 半導体チップフリップアセンブリー及びこれを利用した半導体チップボンディング装置
JP2005303180A (ja) 電子部品搭載装置および電子部品搭載方法
JP2007129132A (ja) 部品実装装置および部品実装方法
KR20160127807A (ko) 압착 헤드, 그것을 사용한 실장 장치 및 실장 방법
KR20200034600A (ko) 반도체 제조 장치, 밀어올림 지그 및 반도체 장치의 제조 방법
CN115868014A (zh) 半导体装置的制造装置以及制造方法
KR102719256B1 (ko) 반도체 장치의 제조 장치 및 제조 방법
KR20210029413A (ko) 다이 본딩 장치
JP4104062B2 (ja) 電子部品実装装置
JP6200735B2 (ja) ダイボンダ及びボンディング方法
US20220238357A1 (en) Die Bonding Apparatus and Manufacturing Method for Semiconductor Device
JP3744451B2 (ja) 電子部品搭載装置および電子部品搭載方法
JP7368962B2 (ja) 実装装置
JP4093854B2 (ja) 電子部品実装装置
JP2540954B2 (ja) ボンディング方法及びその装置
JP7317354B2 (ja) 実装装置
JP7262008B2 (ja) Ａｃｆ貼付装置及びａｃｆ貼付方法
JP3336906B2 (ja) 電子部品の実装装置、その実装方法、液晶パネルの製造装置及びその製造方法
US20230290666A1 (en) Semiconductor manufacturing apparatus, carrier jig, and manufacturing method of semiconductor device
JP2024129751A (ja) 半導体製造装置、突上げユニットおよび半導体装置の製造方法
JPH077044A (ja) アウタリ−ドボンディング装置および方法
JP2022167260A (ja) 部品圧着装置および部品圧着方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination