CN1156892C - 曝光掩模及其制造方法以及半导体器件的制造方法 - Google Patents

曝光掩模及其制造方法以及半导体器件的制造方法 Download PDF

Info

Publication number
CN1156892C
CN1156892C CNB001292846A CN00129284A CN1156892C CN 1156892 C CN1156892 C CN 1156892C CN B001292846 A CNB001292846 A CN B001292846A CN 00129284 A CN00129284 A CN 00129284A CN 1156892 C CN1156892 C CN 1156892C
Authority
CN
China
Prior art keywords
mask
hyaline membrane
pattern
transparent base
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001292846A
Other languages
English (en)
Other versions
CN1293449A (zh
Inventor
江崎瑞仙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1293449A publication Critical patent/CN1293449A/zh
Application granted granted Critical
Publication of CN1156892C publication Critical patent/CN1156892C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本发明提供曝光掩模及其制造方法以及半导体器件的制造方法。该掩模具有透明基体和形成在透明基体上的透明膜。该透明膜有至少一个在预定掩模部分内形成并有相对较低曝光束透明度的掩模部件。掩模薄膜有时有对于设计位置的位置误差。这主要是因为透明膜的面内应力分布不均匀。透明膜在厚度上部分地减小可使面内应力分布一致。

Description

曝光掩模及其制造方法以及 半导体器件的制造方法
(本发明以在先的1999年9月30日递交的日本专利申请平11-280499为优先权，其全部内容在此引入用作参考。)
技术领域
本发明涉及一种适用于采用带电光束或X射线的各种曝光系统的曝光掩模，更具体地，涉及一种其中内部应力引起的掩模图案位置畸变得到矫正的曝光掩模以及制造该曝光掩模的方法。
背景技术
近年来，以LSI(大规模集成)器件为代表的电路器件的特征尺寸迅速缩小，因此，目前在工业水平上用作微细构图技术的光刻，因为其分辨率的限制很快将会变得无法形成几十nm或更小的最小线宽。对于发展能取代目前光刻的微细制造技术的要求日益增加。能满足此种要求的候选方案是使用短波VUV(真空紫外线)光、X射线或电子束的刻制技术。
如图1所示，使用X射线的l×X射线刻制曝光用X射线31通过具有掩模图案的X射线曝光掩模30照射晶片33，以把掩模图案转印到X射线光刻胶32上。X射线曝光掩模30的结构具有由发射X射线的轻重量元件制成的1-5μm厚隔膜(X射线透明支持膜)2和在隔膜2上形成的吸收X射线的X射线吸收器图案4，该元件例如为氮化硅、碳化硅、硅、或金刚石，而且，X射线曝光掩模30由加强框架7和Si基片框架1支持。Si基片框架1用于使X射线吸收器图案4中的畸变最小化，因为隔膜2非常薄并在机械上是薄弱的。
为制造此种X射线曝光掩模，首先，隔膜在Si基片的两个表面上形成，蚀刻抑制器和反-反射膜、X射线吸收体膜、以及图案转印蚀刻硬掩模在一个表面上形成。接着，在Si基片下表面侧上的隔膜用蚀刻去除，开口部分的Si基片用背蚀刻去除，Si基片框架通过粘合加强框架来加强。然后，光刻胶图案通过电子束曝光和显像形成，图案转印蚀刻硬掩模被蚀刻，并除去光刻胶。最后，X射线吸收体膜被蚀刻，图案转印蚀刻硬掩模被除去，在隔膜上形成X射线吸收器图案，从而完成X射线曝光掩模的制作。
从上述方法获得的传统X射线曝光掩模的面内(in-plane)图案图像位置精度，通过用图像位置测量设备(Leica的LMS-IPRO)测量所形成图案相对于所需图案的位移(面内畸变；IPD)来评价。如图2所示，观察到图案位移。参照图2，虚线表示所需的位置，实线表示精确测量的位置。
产生的IPD值平均为11nm，对于3σ为43nm。最大图像位移量为49nm。位移几乎发生在一个方向上。例如，用X射线刻制实现150nm级器件所要求的表层精度对于1/3设计准则是50nm。如果这包括作为掩模允许值的30nm，那么上述测量的图案精度是不够的。
得不到所需要图像位置精度也许是因为形成掩模的光刻胶膜、图案转印蚀刻硬掩模、吸收体膜、隔膜和蚀刻抑制器膜中的每一个都有(1)内部应力、(2)膜厚分布和(3)内部应力分布。在每一个形成X射线曝光掩模的膜区域内，图案位置的位移与应力(在膜内作用的力)引起的膜厚度差成正比。例如，图3A和3B示出分别由X射线吸收体膜的拉应力和压应力产生的图案畸变。
当X射线吸收器图案由在所需(光刻胶)图案位置上具有拉应力的X射线吸收体膜4通过蚀刻形成时，吸收器图案位置由中心面外位移，如图3A所示，因为在吸收体膜蚀刻(去除)部分上的内部应力释放。另一方面，当X射线吸收体膜具有压应力时，蚀刻后的吸收器图案位置相对于所需位置上的(光刻胶)图案向中心位置位移，如图3B所示。如果图案密度在整个图案区域上变化，那么图案位置根据图案密度从所需位置位移。
不仅在X射线吸收体膜中而且在形成掩模的所有膜中，如果存在内部应力，就会发生从所需位置的位移。由于图案位置的位移与应力(在膜内作用的力)引起的膜厚成正比，如果膜厚在平面内变化，图案位置就会从所需位置大大地位移。即使当膜有内部应力分布时，IPD也会发生。
在传统X射线曝光掩模制造中，主要是优化材料和工艺，使掩模的每个膜中内部应力面内分布均匀，并且对于由蚀刻形成的膜(除了隔膜)，内部应力减小，由此抑制IPD。然而，这些方法对于膜的可再现性仍然不好，并且在获得所需图像位置精度时有些问题。
已经提出一种在形成掩模后提高图像位置精度的方法，其中，立即注入离子到图案下的隔膜中，膜应力通过利用离子进入隔膜晶体增加晶格间距的效果来改变，由此利用隔膜的面外畸变来抑制因X射线吸收器图案引起的畸变(日本专利申请特公平4-196211)。
已经提出另一种在形成图案后提高图像位置精度的方法，其中，隔膜被蚀刻，或者离子注入到隔膜中增加/减小膜厚或膜应力(日本专利申请特公平7-94395)。还提出另外一种掩模图案精度的方法，其中，可拉伸膜淀积在X射线曝光区域附近的掩模基片下表面上，由此减小凹形掩模畸变，使膜平整化(日本专利申请特公平5-90137)。
在所有的现有技术中，任何因平面度降低引起的图案畸变都可得到减小，尽管需要制作非常均匀的隔膜、非翘曲框架、和控制在低应力的X射线吸收体膜，但产生技术难度。对面内均匀性如膜厚和应力的要求也是严格的。当隔膜蚀刻时，X射线透明度大大地改变，导致图案尺寸的变化。另外，由于隔膜用作支撑，从稳定性观点出发它的蚀刻是不合乎需要的。
使用减小图像投射技术的电子束投射刻制掩模、SCALPEL(用于投射电子刻制的有角度限制的散射)掩模、或者模板掩模也有如此结构，其中电子散射图案在隔膜上形成，如同在X射线曝光掩模内一样。对于低应力薄膜的形成和面内均匀性如膜厚和应力的要求是严格的，并且现有技术有与在X射线曝光掩模内一样的技术难度。
如上所述，对于传统的X射线曝光掩模和电子束曝光掩模，为得到几十nm或更小的最小线宽的微细构图所要求的图像位置精度，掩模的每一薄膜要求具有与包括膜应力、膜应力面内均匀性及膜厚度的物理特性相比非常难达到的值和均匀性。基于此原因，在将来难以实现能用于进一步缩小电路器件特征尺寸的高精度曝光掩模。
发明内容
本发明的一个目的是提供一种能精确矫正因X射线吸收器图案或电子散射图案的内部应力引起的位置畸变、并具有足以适用于将来特征尺寸缩小的高图案精度的曝光掩模。
曝光掩模通过在具有相对较高曝光束透明度的透明支持层(隔膜层)上形成掩模层而形成。该掩模层具有：有相对较高曝光束透明度的透明膜；以及嵌入在透明膜中并有相对较低曝光束透明度的掩模图案。掩模图案有时有对于设计图案的位置误差。这主要是因为透明膜的面内应力分布不均匀。这种应力分布的不均匀性可通过至少一个应力调整部分来得到减小以矫正位置误差。尤其是，当应力调整部分不在透明支持膜(隔膜)上形成而在透明膜上形成时，能获得许多好处。
对于应力调整部分，可采用部分切割透明膜得到的切割部分、部分地淀积在透明膜上的透明部分以及物理或化学地改变透明膜得到的部分中的一个。
本发明的代表性方案可概括如下：
(1)一种曝光掩模，其中包括：透明基体；以及在所述透明基体上形成的透明膜，所述透明膜具有至少一个以预定掩模图案形成并有相对较低曝光束透明度的掩模部件，以及至少一个根据掩模图案的图像位置误差的分布改变所述透明膜内的面内应力分布的应力改变部件。
(2)一种曝光掩模，其中包括：透明基体；以及在所述透明基体上形成的透明膜，所述透明膜具有至少一个以预定掩模图案形成并有相对较低曝光束透明度的掩模部件，且所述透明膜的厚度根据掩模图案的图像位置误差的分布部分地减小以改变所述透明膜内的面内应力分布。
(3)一种曝光掩模，其中包括：透明基体；以及在所述透明基体上形成的透明膜，所述透明膜具有至少一个以预定掩模图案形成并有相对较低曝光束透明度的掩模部件，以及至少一个淀积在所述透明膜上以根据掩模图案的图像位置误差的分布改变所述透明膜的面内应力分布的透明部件部分。
(4)一种曝光掩模，其中包括：透明基体；以及在所述透明基体上形成的透明膜，所述透明膜具有至少一个以预定掩模图案形成并有相对较低曝光束透明度的掩模部件，所述透明膜根据掩模图案的图像位置误差的分布部分地改变以改变所述透明膜的面内应力分布。
(5)一种制造掩模的方法，其中包括以下步骤：在透明基体上形成透明膜；在所述透明膜中以预定的掩模图案形成掩模部件；以及根据掩模图案的图像位置误差的分布部分地减小所述透明膜的厚度以改变所述透明膜内的面内应力分布。
(6)一种制造掩模的方法，其中包括以下步骤：在透明基体上形成透明膜；在所述透明膜中以预定的掩模图案形成掩模部件；以及在所述透明膜上部分地淀积至少一个透明部件以根据掩模图案的图像位置误差的分布改变所述透明膜内的面内应力分布。
(7)一种制造掩模的方法，其中包括以下步骤：在透明基体上形成透明膜；在所述透明膜中以预定的掩模图案形成掩模部件；以及根据掩模图案的图像位置误差的分布部分地改变所述透明膜以改变所述透明膜内的面内应力分布。
(8)一种制造半导体器件的方法，其中包括以下步骤：使用预定材料制备晶片；在晶片上用曝光掩模刻制而形成电路图案，所述曝光掩模包括透明基体以及在所述透明基体上形成的透明膜，所述透明膜有至少一个以预定芯片图案形成并有相对较低曝光束透明度的掩模部件，和至少一个根据掩模图案的图像位置误差的分布改变所述透明膜内的面内应力分布的应力改变部件；以及把所述晶片分割成半导体芯片。
本发明的另外目的和优点也会在随后的描述中提出，并部分地从描述中明显得到，或者可从本发明的实践中认识到。本发明的目的和优点可借助于后面特别指出的手段和结合得以实现。
附图说明
在此引入并作为本说明书的一部分的附图，与以上的概述和下面的优选实施例详述一起说明本发明的优选实施例，用来理解本发明的原理。
图1示出传统X射线曝光；
图2示出因内部应力引起的掩模图案位移；
图3A和3B示出在现有领域中蚀刻X射线吸收器时产生的位置畸变；
图4A-4D示出本发明基本原理；
图5A-5F示出制造根据本发明第一实施例的X射线曝光掩模的步骤；
图6G-6J示出制造根据本发明第一实施例的X射线曝光掩模的步骤；
图7A和7B示出用于制造根据本发明第一实施例的X射线曝光掩模的蚀刻设备的布置；
图8示出图案位置和图案尺寸相对于在用于制造根据本发明第一实施例的X射线曝光掩模的蚀刻设备中的透明膜蚀刻量的变化量；
图9示出如图7所示蚀刻设备制造的掩模的蚀刻分布；
图10示出用于制造根据本发明第二实施例的X射线曝光掩模的蚀刻设备的布置；
图11A和11B分别示出图案位置位移分布以及用于制造根据本发明第三实施例的X射线曝光掩模的离子注入设备；
图12A和12B分别示出图案位置位移分布以及用于制造根据本发明第四实施例的X射线曝光掩模的溅射设备；
图13A-13E示出制造根据本发明第五实施例的电子束曝光掩模的步骤；以及
图14示出根据本发明第七实施例的半导体器件的生产流程图。
具体实施方式
在描述本发明实施例之前，先参照图4A-4D描述本发明的基本原理。X射线曝光掩模在此作为曝光掩模的示例，尽管其原理也适用于电子束曝光掩模。
图4A示出在本发明X射线曝光掩模制造之前的状态。该X射线曝光掩模具有覆盖在Si框架1之上的X射线透明支持薄膜(隔膜)2、形成在隔膜2上的X射线吸收器图案4和X射线透明膜3。形成在该X射线曝光掩模上的X射线吸收器图案通过制造步骤在偏离所需图案位置401的位置402上形成。
图4B示出根据本发明的X射线曝光掩模。透明膜3的厚度部分地减小，以把X射线吸收器图案的位置畸变减小到所需位置。当部分301形成时，可以得到矫正图案403，其中畸变的图案矫正到所需位置。
更具体地，为矫正其位置要矫正到所需位置401的图案402，透明膜3在靠近其位置需矫正的图案区域上的膜厚，相对于透明膜3在运动方向上的膜厚减小预定的量。这改变作用在掩模平面内的应力分布以产生IPD，所以图案位置得以矫正。
即使当新的透明膜302淀积在部分透明膜3上而不是除去部分透明膜3时，如图4C所示，透明膜3和靠近要移动的图案402的透明膜302的内部应力可以调整。在这种情况下，作用在掩模平面内的应力分布也可改变以产生IPD，所以图案位置得以矫正。
相似地，如图4D所示，为移动其位置要矫正到所需图案分布位置401的图案402，在其位置要矫正的图案402的区域和邻近区域303中的透明膜3，形成得具有比透明膜在运动方向上的应力小预定量的内部应力。这改变作用在掩模平面内的应力分布以产生IPD，所以图案位置得以矫正。
即使当例如反-反射膜、蚀刻抑制膜、防充电膜、或缓冲膜的薄膜形成在隔膜2的一个或两个表面上时，其位置要矫正的图案通过上述相同的效果可移动到所需图案分布位置。
这些矫正图案位置的方法对于例如具有自支持膜(隔膜)的X射线曝光掩模的结构非常有效，并且对于减小图像投射刻制和菲涅尔(Fresnel，人名)区域板而言，它们不仅对X射线曝光掩模有效而且对电子束曝光掩模有效。然而，当图案形成在可视为刚体的结构上时，如同在用于传统光刻的标线那样，采用应力变化的位置矫正是困难的。因而，对于具有自支持膜的结构的减小图像投射刻制而言，上述技术对X射线曝光掩模或电子束曝光掩模是唯一的。
现基于以下实施例描述本发明的细节。
(第一实施例)
图5A-5F和图6G-6J示出制造根据本发明第一实施例的X射线曝光掩模的步骤。
首先，如图5A所示，设定基片温度为1025℃和压力为30乇，把150sccm的10％氢稀释的硅烷气体、65sccm的10％氢稀释的乙炔气体、150sccm的100％氯化氢气体和作为载体气体的10SLM(标准升/分钟)的氢一起输入试管，在直径4″(4英寸)厚度2mm的清洁Si(100)晶片上利用低压CVD(化学汽相淀积)，形成作为X射线透明薄膜(隔膜)2的2μm厚SiC膜。
如图5B所示，在1毫乇的Ar压力下，用作反-反射膜和蚀刻抑制器5的98nm厚的铝膜利用RF(射频)溅射设备在基片的上表面上形成。具有高X射线透明度的作为构图层(透明膜)3的600nm厚的SiO2膜，通过把TEOS(四乙基原硅酸盐)用作主要材料的CVD在反-反射膜和蚀刻抑制器5上形成，并接着退火以调整SiO2膜中的应力到0-5MPa。
如图5C所示，设定压力为10毫乇和RF功率为200W，在转印基片下表面中心、半径为70mm的区域内的SiC膜2，通过使用RIE(反应离子蚀刻)设备提供25sccm的CF4气体和40sccm的O2气体把铝用作蚀刻掩模而除去，由此形成用作蚀刻Si晶片1的掩模的开口区域6。
如图5D所示，外径125mm、内径72mm及厚度6.2mm的玻璃环用UV(紫外线)固化树脂粘合作为框架7。如图5E所示，通过把包含1∶1比例的氢氟酸和硝酸的溶液混合物滴到除去SiC膜2的部分上，用背蚀刻设备蚀刻除去Si。
如图5F所示，在市场上可买到的电子束正光刻胶ZEP520(粘性：12cps，日本ゼォン公司制造)涂敷在以2000rpm转速旋转的基片的上表面上50秒，并用热板在175℃下烘焙2分钟形成300nm厚的光刻胶(光敏膜)8。用电子束直接写设备在75kv加速电压下把图案写在该基片上。为获得所需绘图精度，进行多次曝光写图案4次。对单次曝光设定剂量为96μC/cm2，邻近效果由剂量矫正来矫正。在电子束写之后，用市场上可买到的显像液ZEP-RD(日本ゼォン公司制造)在液体温度18℃下进行显像工艺1分钟。随后，用MIBK(甲基异丁基酮)把得到的结构漂洗1分钟除去显像液。
如图6G所示，用形成的光刻胶图案作为掩模，SiO2膜图案2用CHF3气体和CO气体通过活性离子蚀刻进行制作。当剩余的光刻胶8在氧气等离子体内灰化并除去之后，得到的结构用硫酸和过氧化氢的溶液混合物清洗。
如图6H所示，作为X射线吸收器材料4的0.6μm厚的铜(Cu)膜用RF溅射设备在3毫乇Ar压力下形成，然后退火调整Cu膜内的应力到几乎0MPa。
多余的Cu膜部分用称作光刻胶背蚀的下述方法除去。如图6I所示，在市场上可买到的电子束正光刻胶ZEP520(粘性：12cps)用与前述光刻胶应用相同的设备涂敷在转速2000rpm的掩模表面上50秒，并用热板在175℃下烘焙2分钟形成300nm厚的光刻胶8′。由旋转涂敷的特性决定，该表面具有几乎扁平的涂层。
如图6J所示，设定光刻胶8′和Cu的蚀刻速率几乎相同的条件，掩模表面用HBr气体通过活性离子蚀刻进行蚀刻，直到SiO2表面曝光。
对于由上述工艺制造的X射线曝光掩模，掩模图案分布位置用图像位置测量设备(Leica的LMS-IPRO)进行测量，检查设计图案位置和形成的图案之间的图像位置尺寸误差。最大图像位置误差为50nm，对于3σ位移是35nm。位移几乎发生在一个方向(Y方向)上。
为移动和矫正预定量的一部分形成图案，以减小位置畸变，隔膜2上的透明膜3的厚度用图7A和7B所示的设备部分地减小预定量。
图7A示出用于化学干蚀刻的蚀刻设备的总体布置。图7B为靠近喷嘴的放大视图。参照图7A和7B，参考号9代表冷却气体；10为掩模夹具；11为分隔片；12为蚀刻气体；13为蚀刻气体发生器；14为X-Y行程驱动电机；15为容器；16为喷嘴；17为间隙。
使用这种设备，X射线曝光掩模用分隔片11设置在掩模夹具10之上，并用流向在吸收器图案表面相反侧的隔膜表面的冷却气体9进行冷却。在这种状态下，作为蚀刻气体12的CF4气体由蚀刻气体发生器13提供并通过喷嘴16喷射到X射线曝光掩模的上表面。此时，只有作为透明膜材料的SiO2有选择性的蚀刻。计算对应于每个图案必需移动量的蚀刻量(膜厚)。确定该量时还应考虑图案CD(临界尺寸)的影响。
在此情形中，最大蚀刻量(膜厚)设定为40nm，最大图像位移量设定为50nm。对于图案在蚀刻区域内的CD均匀性的降低，10μm间隙的X射线刻制图案转印器确定对于100nm大小的L/S(直线和空间)图案的变化量为1.5nm或更小，并有非常小的影响。
图8示出通过测量图案位置相对于SiO2膜的蚀刻量和转印图案尺寸的图案位置变化量所获得的另一结果。图8清楚地示出，位置变化量和图案尺寸与蚀刻量成正比变化。即使当蚀刻量为50nm(位置变化量为28nm)时，尺寸的变化量也压缩到2％或更小。其原因见后。当诸如SiO2膜的材料用作透明膜时，透明膜的去除很少影响图案尺寸，因为透明度相当高。在传统的隔膜中，由于隔膜中的应力高达几百MPa，相对于蚀刻量的位置变化量变大。然而，在用于第一实施例的透明膜如SiO2膜中，由于膜具有低至5MPa的应力，所以相对于蚀刻量的变化量较小，退火技术适合增加图像位置精度。因此，当用该技术矫正掩模时，可以制造具有良好图像位置和CD的高精度掩模。
如图7A和7B所示的设备能采用时间控制在各自的坐标位置进行蚀刻，同时通过控制X-Y行程驱动电机14驱动X-Y行程来扫描掩模，并且能由喷嘴16调整蚀刻区域301的大小。图9示出由此蚀刻设备制作的蚀刻区域19。因而，控制和制作如此进行，使得Y方向上的位置畸变减小并且获得所需要的掩模图案分布位置，由此提高曝光掩模的图像位置精度。
当由上述工艺制造的掩模的图案分布位置用晶片坐标测量设备测量并通过比较该图案与设计的图案数据来进行评价时，最大图像位移量为14nm，对于3σ的位移是10nm。
(第二实施例)
下面详细描述本发明的第二实施例。
由与第一实施例相同的工艺制造的X射线曝光掩模的图案分布位置，用晶片坐标测量设备(Leica的LMS-IPRO)测量并通过比较该图案与设计的图案数据来进行评价。最大图像位置误差为60nm，对于3σ的位移是30nm。位移几乎发生在一个方向上。
为移动和矫正预定量的图案位置，采用如图10所示的液相湿式蚀刻设备。参照图10，参考号10代表掩模夹具；14为X-Y行程驱动电机；15为容器；20为冷却水；21为蚀刻液体供给；以及22为蚀刻液体。49％HF溶液用作蚀刻液体。隔膜2从一个喷射喷嘴输出并喷射到要蚀刻的所需区域。只用作为透明膜材料的SiO2有选择性地蚀刻。计算对应于每个图案必需移动量的蚀刻量。确定该量时还考虑图案CD的影响。
本设备还能采用时间控制在各自的坐标位置进行蚀刻，同时通过控制X-Y行程驱动电机14驱动X-Y行程来扫描掩模，并且能由喷嘴调整蚀刻区域的大小。因而，移动和矫正所形成的图案到设计的图案分布位置，由此提高图像位置精度。
当由上述工艺制造的掩模的图案分布位置用晶片坐标测量设备测量并通过比较该图案与设计的图案数据来进行评价时，最大图像位移量为18nm，对于3σ的位移是10nm。
(第三实施例)
接着详细描述本发明的第三实施例。
由与第一实施例相同的工艺制造的掩模的图案分布位置用晶片坐标测量设备(Leica的LMS-IPRO)测量并通过比较该图案与设计的图案数据来进行评价。如图11A所示，最大图像位置误差为70nm，对于3σ的位移是30nm。几乎所有的位移发生在面向掩模中心的方向上。
为移动和矫正预定量的一部分形成图案，采用如图11B所示的离子注入设备。参照图11B，参考号9代表冷却气体；10为掩模夹具；11为分隔片；14为X-Y行程驱动电机；15为容器；17为间隙；23为离子；24为开孔。
为减小位置畸变，Ar离子通过具有X-Y驱动函数的开孔24以180keV能量和1×1015cm-2的剂量注入隔膜的中央区域，该隔膜位于中央区域的图案部分。这使图案形成于其上的中央区域内的透明膜和吸收体膜中的内部应力降低大约10％。因而，移动和矫正所形成的图案到设计的图案分布位置，由此提高图像位置精度。
当由上述工艺制造的掩模的图案分布位置用图像位置测量设备测量并通过比较该图案与设计的图案数据来进行评价时，最大图像位移量为30nm，对于3σ的位移是20nm。
(第四实施例)
接着详细描述本发明的第四实施例。
由与第一实施例相同的工艺制造的掩模的图案分布位置，用晶片坐标测量设备(Leica的LMS-IPRO)测量并通过比较该图案与设计图案数据来进行评价。如图12A所示，最大图像位置误差为60nm，对于3σ的位移是28nm。位移几乎发生在一个方向上。
为移动和矫正预定量的一部分形成图案，采用如图12B所示的磁控溅射设备。参照图12B，参考号9代表冷却气体；10为掩模夹具；11为分隔片；14为X-Y行程驱动电机；15为容器；16为喷嘴；17为间隙；24为开孔，以及25为溅射颗粒。
为减小位置畸变，具有压应力的第二透明SiO2膜通过具有X-Y驱动函数的开孔24仅在吸收器和透明膜图案的表面上所需区域内形成。计算对应于每个图案必需移动量的淀积量(膜厚)。确定该量时还考虑图案CD的影响。因而，移动和矫正所形成的图案到设计图案分布位置，由此提高图像位置精度。
当由上述工艺制造的掩模的图案分布位置用图像位置测量设备测量并通过比较该图案与设计图案数据来进行评价时，最大图像位移量为30nm，对于3σ的位移是20nm。
在第一到第四实施例中，图像位置精度变得相当高。这是因为，基于在掩模制造之后与设计图案数据比较/评价的结果，透明膜图案的膜厚或应力进行改进控制，使得用于减小掩模位置精度下降的应力分布根据每个图案的位置畸变量而获得。由于仅改进隔膜上的透明膜，X射线吸收器图案部分的针对X射线的各种特性(吸收特性、相位特性、和形状)还保持与改进前一样的状态，图案的CD均匀性也保持不变。因为这个原因，能制造不仅有优秀的图像位置精度而且有优秀的CD均匀性的掩模。
根据第一到第四实施例，在制造掩模时，在掩模内不符合图像位置精度要求的位置畸变通过改进隔膜上透明膜部分而减小，由此制造具有非常高图像位置精度的X射线曝光掩模。基于此优点，因为精确掩模的生产率提高并且掩模制造工艺成本降低，所以能提供廉价的半导体器件或光学元件。
(第五实施例)
以下详细描述对于还原图像投射刻制的电子束曝光掩模或SCALPEL掩模的制造方法。图13A-13E示出用于第五实施例中的SCALPEL掩模的制造步骤。
首先，如图13A所示，作为隔膜52的150nm-200nm厚的SiNX膜在1mm厚直径4″的清洁Si(100)基片51上采用低压CVD形成。作为构图层(透明膜)53的50nm厚的掺杂硼的Si膜由LPCVD(低压化学汽相淀积)形成，接着退火调整Si膜内应力到几乎为0MPa。此后，采用RIE设备形成格栅结构图案。设定压力为10毫乇以及RF功率为200W，输送25sccm的CF4气体和40sccm的O2气体以除去基片下表面上的SiNX膜，由此形成在蚀刻Si晶片时用作掩模的开口区域56。
如图13B所示，在市场上可买到的电子束正光刻胶ZEP520(粘性：12cps)自旋涂敷在上表面上，并用热板在170℃下烘焙5分钟，形成光刻胶(光敏膜)58。接着，采用背蚀设备通过滴KOH溶液到SiNX膜被去除的部分上蚀刻去除Si，由此形成支柱。在清洗和漂洗基片后，用UV固化树脂把玻璃环粘合到框架57上。
然后，采用电子束直接写设备以75KV加速电压把图案写在该基片上。为获得所需要的图像位置精度，进行多次曝光写图案4次。对单次曝光设定剂量为70μC/cm2，邻近效果由剂量矫正来矫正。在写之后，用市场上可买到的显像液ZPD-RD在液体温度18℃下进行显像工艺1分钟。随后，用MIBK把得到的结构漂洗1分钟除去显像液。
如图13C所示，用形成的光刻胶图案作为掩模，Si膜图案53用CF4气体和Cl2(氯气)气体通过活性离子蚀刻进行制作。当剩余的光刻胶在氧气等离子体内灰化并除去之后，得到的结构用硫酸和过氧化氢的溶液混合物清洗。
如图13D所示，作为散射材料54的60nm厚W膜用DC溅射设备形成，然后退火调整W膜内的应力到几乎为0MPa。
如图13E所示，多余的W膜54用与第一实施例中一样的光刻胶背蚀除去。更具体地，使用与前述光刻胶应用相同的设备把市场上可买到的电子束正光刻胶ZEP520(粘性：12cps)自旋涂敷在掩模表面上，并用热板在175℃下烘焙2分钟形成光刻胶膜。然后，设定光刻胶膜和W的蚀刻速率几乎相同的条件，用HBr气体通过活性离子蚀刻对掩模表面进行蚀刻，直到Si表面曝光。
对于由上述工艺制造的掩模，掩模图案分布位置用图像位置测量设备(Leica的LMS-IPRO)进行测量，检查设计图案位置和形成的图案之间的尺寸差。最大图像位置误差为50nm，对于3σ位移是35nm。位移几乎发生在一个方向(Y方向)上。
为移动和矫正预定量的一部分形成图案以减小位置畸变，利用如图7A和7B所示的设备使在隔膜上的透明膜的厚度部分地减小预定量。在此情形中，最大蚀刻量(膜厚)设定为20nm，最大图像位移量设定为30nm。
当由上述工艺制造的掩模的图案分布位置用图像位置测量设备测量并通过比较该图案与设计图案数据来进行评价时，最大图像位移量为14nm，对于3σ的位移是10nm。
(第六实施例)
接着详细描述本发明的第六实施例。
对于由与第五实施例相同的工艺制造的SCALPEL掩模，图案分布位置用图像位置测量设备(Leica的LMS-IPRO)测量并通过比较该图案与设计图案数据来进行评价。最大位置位移量为70nm，对于3σ的位移是30nm。位移几乎发生在一个方向(Y方向)上。
为移动和矫正预定量的一部分形成图案，采用如图11B所示的离子注入设备。为减小位置畸变，B(硼)离子主要以40keV能量和1×1018cm-2的剂量通过具有X-Y驱动函数的开孔24注入有最大位移的图案区域中，以改变在其上形成图案的中央区域上的透明膜和吸收体膜的内部应力分布。基于此工艺，移动并矫正形成的图案到所需的图案分布位置，由此提高图像位置精度。
在此情形中，不仅因改进应力分布引起图像位置精度的提高，而且因在SiNX隔膜充电引起对图像位置精度降低的抑制，都会被抑制，因为掺杂B的Si透明膜是导电层。因此，把离子注入到SCALPEL掩模中提高图像位置精度的方法是非常有效的。
当由上述工艺形成的掩模的图案分布位置用图像位置测量设备测量并通过比较该图案与设计图案数据来进行评价时，最大位置位移量为30nm，对于3σ的位移是20nm。
如上所述，根据第五和第六实施例，在制造掩模时，在掩模内不符合图像位置精度要求的位置畸变通过改进隔膜52上透明膜53部分而减小，由此制造具有非常高图像位置精度的电子束曝光掩模。基于此优点，因为精确掩模的生产率提高并且掩模制造工艺成本降低，所以能提供廉价的半导体器件或光学元件。
(第七实施例)
以下描述生产使用由上述每一个实施例制造的曝光掩模的微细器件的方法。此处微细器件包括诸如集成电路或ULSI(超大规模集成)的半导体芯片、液晶器件、微细机械和薄膜磁头。
下面举例说明半导体器件。
图14示出生产半导体器件的步骤。在步骤(电路设计)1-1中，半导体器件的电路用CAD(计算机辅助设计)设计。在步骤(掩模制作)1-2中，掩模基于设计电路图案制作。检查掩模的图像位置精度，图案位置根据需要采用第一到第五实施例中的任意一个进行矫正。这确保预定的精度。
在步骤(晶片制作)1-3中，晶片用诸如硅的材料制作。在步骤(晶片工艺)1-4中，实际电路图案用已制作的掩模在晶片上刻制形成。晶片工艺包括多个工艺，其中包括：预处理、光刻胶应用、预烘焙、曝光、曝光后烘焙(PEP)、显像、漂洗、后烘焙、蚀刻、离子注入、光刻胶去除、以及检查。
在步骤(组装)1-5中，进行后处理，把在步骤1-4中制作的晶片组装制造成半导体芯片。步骤1-5包括组装工艺(切割与粘合)和封装工艺(芯片工艺)。在步骤(检查/矫正)1-6中，在步骤1-5中制造的半导体器件进行操作确认测试和耐久性确认测试检查并进行矫正。经过这些工艺，半导体器件完成并装运(步骤1-7)。
根据本实施例的生产方法，转印/曝光工艺通过采用廉价曝光掩模以低成本进行，所以可提供廉价的半导体器件或光学元件。
(变形)
本发明不局限于上述实施例。第一到第四实施例可适当地结合。对于第一到第四实施例X射线曝光掩模的透明膜厚度和应力的控制方法可与第五或第六实施例的SCALPEL掩模相结合。
而且，半导体器件的光刻胶不局限于ZEP-520，也可使用SAL-601(可从Shipley得到)或TDUR-N9TR4可从Tokyo ohka kogyo得到)。X射线吸收器不局限于Cu，也可使用Ni、Zn、Ga、Ge、W、Ta、Au、Re、或者Cu氮化物、Ni氮化物、Zn氮化物、Ga氮化物、Ge氮化物、W氮化物、Ta氮化物、Au氮化物、Re氮化物、Cu碳化物、Ni碳化物、Zn碳化物、Ga碳化物、Ge碳化物、W碳化物、Ta碳化物、Au碳化物、Re碳化物、或它们的合金。散射材料不局限于W，也可使用Ni、Zn、Ga、Ge、W、Ta、Au、Re、或者W氮化物、Ni氮化物、Zn氮化物、Ga氮化物、Ge氮化物、W氮化物、Ta氮化物、Au氮化物、Re氮化物、W碳化物、Ni碳化物、Zn碳化物、Ga碳化物、Ge碳化物、W碳化物、Ta碳化物、Au碳化物、Re碳化物、或它们的合金。对于隔膜也如此，不仅可使用SiC或SiNX也可使用SiCXNy、BN、或金刚石膜。
对于X射线曝光掩模的透明膜材料，不仅可使用在实施例中使用的SiO2膜，也可使用SiON膜。使用SiON膜的优点是，与SiO2膜相比容易控制应力，并且吸收材料Cu的热扩散可得到抑制。SiON是实施例中透明膜图案层的合适材料，因为俄歇(Auger，人名)电子谱学和卢瑟福(Rutherford，人名)反向散射谱学已指出在形成SiON膜时容易控制应力，并且即使在500℃温度下退火1小时Cu也不会热扩散进SiO2膜。由于高温退火是可能的，吸收器能以高纵横比且没有任何热扩散和空隙地嵌入凹形部分，故可形成高精确度的吸收器图案。
对于合适的透明膜材料，具有高X射线透明度且波长在0.6-1.0nm范围内的Si、Si3N4、SiC、Al2O3、SrO、MgO、Y2O3、TiO2也可使用。用于蚀刻透明膜的气体、溶液和离子注入材料也不局限于那些在上述实施例中使用的，还可使用各种材料。
对于电子束曝光掩模的透明膜材料，不仅可使用在实施例中使用的Si膜，也可使用对电子束有小散射系数的SiO2、Si3N4、SiC、Al2O3、SrO、MgO、Y2O3、TiO2，或使用通过在此通过掺杂轻重量元素得到的材料。用于蚀刻透明膜的气体、溶液和离子注入材料也不局限于那些在上述实施例中使用的，还可使用各种材料。
如同已在上面详细描述过的，根据上述实施例，对于在透明支持膜(隔膜)上形成的透明膜图案进行诸如切割、淀积或离子注入的工艺，以精确地矫正因X射线吸收器图案或散射图案中的内部应力引起的位置畸变，由此获得具有非常高位置精度的曝光掩模。因而，由于精确掩模的生产率得到提高且掩模制造工艺的成本降低，可提供廉价的半导体器件或光学元件。
对于本领域技术人员，其它的优点和变形易于理解。因此，本发明在其更广泛的范围内不局限于此处所述的特定细节和代表性实施例。因此，只要不偏离在后附权利要求或等效要求的限制之内的本发明基本概念的精神或范围，就可进行各种改进。

Claims (17)

1.一种曝光掩模，其中包括：
透明基体；以及
在所述透明基体上形成的透明膜，所述透明膜具有至少一个以预定掩模图案形成并有相对较低曝光束透明度的掩模部件，以及至少一个根据掩模图案的图像位置误差的分布改变所述透明膜内的面内应力分布的应力改变部件。
2.如权利要求1所述的掩模，其中制成所述透明膜的材料从包括SiO2、SiC、SiON、Si、Si3N4、Al2O3、SrO、MgO、Y2O3和TiO2的组中选择。
3.如权利要求1所述的掩模，其中制成掩模部件的材料从包括Cu、Ni、Zn、Ga、Ge、W、Ta、Au、Re、Cu氮化物、Ni氮化物、Zn氮化物、Ga氮化物、Ge氮化物、W氮化物、Ta氮化物、Au氮化物、Re氮化物、Cu碳化物、Ni碳化物、Zn碳化物、Ga碳化物、Ge碳化物、W碳化物、Ta碳化物、Au碳化物、Re碳化物、以及它们的合金的组中选择。
4.一种曝光掩模，其中包括：
透明基体；以及
在所述透明基体上形成的透明膜，所述透明膜具有至少一个以预定掩模图案形成并有相对较低曝光束透明度的掩模部件，且所述透明膜的厚度根据掩模图案的图像位置误差的分布部分地减小以改变所述透明膜内的面内应力分布。
5.如权利要求4所述的掩模，其中所述透明膜的厚度部分地减小以使所述掩模部件中的因所述面内应力分布引起的位置误差减小到不大于14nm。
6.一种曝光掩模，其中包括：
透明基体；以及
在所述透明基体上形成的透明膜，所述透明膜具有至少一个以预定掩模图案形成并有相对较低曝光束透明度的掩模部件，以及至少一个淀积在所述透明膜上以根据掩模图案的图像位置误差的分布改变所述透明膜的面内应力分布的透明部件部分。
7.如权利要求6所述的掩模，其中所述透明膜由SiO2制成。
8.如权利要求6所述的掩模，其中所述透明部件由与所述透明膜材料相同的材料形成。
9.如权利要求6所述的掩模，其中所述透明部件部分地淀积以使所述掩模部件中的因所述面内应力分布引起的位置误差减小到不大于30nm。
10.一种曝光掩模，其中包括：
透明基体；以及
在所述透明基体上形成的透明膜，所述透明膜具有至少一个以预定掩模图案形成并有相对较低曝光束透明度的掩模部件，所述透明膜根据掩模图案的图像位置误差的分布部分地改变以改变所述透明膜的面内应力分布。
11.如权利要求10所述的掩模，其中所述透明膜部分地注入离子以改变所述透明膜的所述面内应力分布。
12.如权利要求10所述的掩模，其中所述透明膜部分地掺有杂质以改变所述透明膜的所述面内应力分布。
13.如权利要求10所述的掩模，其中所述透明膜部分地改变以使所述掩模部件中的因所述面内应力分布引起的位置误差减小到不大于30nm。
14.一种制造掩模的方法，其中包括以下步骤：
在透明基体上形成透明膜；
在所述透明膜中以预定的掩模图案形成掩模部件；以及
根据掩模图案的图像位置误差的分布部分地减小所述透明膜的厚度以改变所述透明膜内的面内应力分布。
15.一种制造掩模的方法，其中包括以下步骤：
在透明基体上形成透明膜；
在所述透明膜中以预定的掩模图案形成掩模部件；以及
在所述透明膜上部分地淀积至少一个透明部件以根据掩模图案的图像位置误差的分布改变所述透明膜内的面内应力分布。
16.一种制造掩模的方法，其中包括以下步骤：
在透明基体上形成透明膜；
在所述透明膜中以预定的掩模图案形成掩模部件；以及
根据掩模图案的图像位置误差的分布部分地改变所述透明膜以改变所述透明膜内的面内应力分布。
17.一种制造半导体器件的方法，其中包括以下步骤：
使用预定材料制备晶片；
在晶片上用曝光掩模刻制而形成电路图案，所述曝光掩模包括透明基体以及在所述透明基体上形成的透明膜，所述透明膜有至少一个以预定芯片图案形成并有相对较低曝光束透明度的掩模部件，和至少一个根据掩模图案的图像位置误差的分布改变所述透明膜内的面内应力分布的应力改变部件；以及
把所述晶片分割成半导体芯片。
CNB001292846A 1999-09-30 2000-09-30 曝光掩模及其制造方法以及半导体器件的制造方法 Expired - Fee Related CN1156892C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP280499/1999 1999-09-30
JP28049999A JP2001100395A (ja) 1999-09-30 1999-09-30 露光用マスク及びその製造方法

Publications (2)

Publication Number Publication Date
CN1293449A CN1293449A (zh) 2001-05-02
CN1156892C true CN1156892C (zh) 2004-07-07

Family

ID=17625949

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001292846A Expired - Fee Related CN1156892C (zh) 1999-09-30 2000-09-30 曝光掩模及其制造方法以及半导体器件的制造方法

Country Status (6)

Country Link
US (1) US6381300B1 (zh)
EP (1) EP1089128A3 (zh)
JP (1) JP2001100395A (zh)
KR (1) KR100372073B1 (zh)
CN (1) CN1156892C (zh)
TW (1) TW479267B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974319B2 (ja) 2000-03-30 2007-09-12 株式会社東芝 エッチング方法
US6696205B2 (en) * 2000-12-21 2004-02-24 International Business Machines Corporation Thin tantalum silicon composite film formation and annealing for use as electron projection scatterer
JP3674573B2 (ja) * 2001-06-08 2005-07-20 ソニー株式会社 マスクおよびその製造方法と半導体装置の製造方法
JP2003297848A (ja) * 2002-04-01 2003-10-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3908990B2 (ja) * 2002-07-22 2007-04-25 スピードファム株式会社 局所ドライエッチング方法
US6818910B2 (en) 2002-08-23 2004-11-16 Micron Technology, Inc. Writing methodology to reduce write time, and system for performing same
KR100876873B1 (ko) * 2002-10-08 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 도전 패턴 형성방법
JP4245900B2 (ja) * 2002-11-05 2009-04-02 Ｈｏｙａ株式会社 転写用マスクの製造方法、及び転写用マスク基板
US6949008B1 (en) * 2004-10-19 2005-09-27 Agilent Technologies, Inc. System and method for planarizing a substrate surface having a non-planar surface topography
KR100732769B1 (ko) * 2006-01-09 2007-06-27 주식회사 하이닉스반도체 포토마스크 제조방법
KR100791338B1 (ko) * 2006-08-07 2008-01-03 삼성전자주식회사 레지스트레이션이 보정된 포토마스크 및 포토마스크의레지스트레이션 보정 방법
KR20180088437A (ko) * 2015-11-30 2018-08-03 가부시키가이샤 페지 컴퓨팅 다이 및 패키지, 및 다이의 제조 방법 및 패키지의 생성 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465220A (en) * 1992-06-02 1995-11-07 Fujitsu Limited Optical exposure method
JPS59154452A (ja) 1983-02-21 1984-09-03 Dainippon Printing Co Ltd 軟ｘ線転写用マスク及びその製造法
DE3435178A1 (de) 1983-09-26 1985-04-04 Canon K.K., Tokio/Tokyo Gegenstand mit maskenstruktur fuer die lithografie
DE3425063A1 (de) 1984-07-07 1986-02-06 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Maske fuer die roentgenlithographie
EP0244496B1 (de) 1986-05-06 1991-01-16 Ibm Deutschland Gmbh Maske für die Ionen-, Elektronen- oder Röntgenstrahllithographie und Verfahren zur ihrer Herstellung
JPH0746681B2 (ja) 1986-10-28 1995-05-17 富士通株式会社 Ｘ線ステッパー用マスクの製造方法
DE3703582C1 (de) * 1987-02-06 1988-04-07 Heidenhain Gmbh Dr Johannes Bestrahlungsmaske zur lithographischen Erzeugung von Mustern
KR920010064B1 (ko) * 1989-04-20 1992-11-13 삼성전자 주식회사 X선 리소그래피(Lithography) 마스크
JPH0360112A (ja) * 1989-07-28 1991-03-15 Nippon Telegr & Teleph Corp <Ntt> Ｘ線マスクの製造法
JP2911954B2 (ja) 1990-04-09 1999-06-28 キヤノン株式会社 Ｘ線マスク構造体
US5112690A (en) * 1990-11-01 1992-05-12 Kimberly-Clark Corporation Low hydrohead fibrous porous web with improved retentive wettability
JPH04196211A (ja) 1990-11-27 1992-07-16 Mitsubishi Electric Corp Ｘ線転写用マスクの製造方法
US5124561A (en) 1991-04-04 1992-06-23 International Business Machines Corporation Process for X-ray mask warpage reduction
JPH05243125A (ja) * 1992-03-02 1993-09-21 Matsushita Electric Ind Co Ltd Ｘ線マスクおよびその製造方法
JPH05251313A (ja) * 1992-03-06 1993-09-28 Fujitsu Ltd Ｘ線マスクおよびその製造方法
JPH0794395A (ja) 1993-09-24 1995-04-07 Toshiba Corp Ｘ線マスク及びその製造方法
JPH09270380A (ja) * 1996-04-01 1997-10-14 Matsushita Electric Ind Co Ltd Ｘ線マスクとその製造方法
US5781607A (en) * 1996-10-16 1998-07-14 Ibm Corporation Membrane mask structure, fabrication and use
KR100248629B1 (ko) * 1997-12-24 2000-03-15 김영환 엑스레이 마스크의 형성 방법

Also Published As

Publication number Publication date
KR100372073B1 (ko) 2003-02-14
TW479267B (en) 2002-03-11
KR20010030280A (ko) 2001-04-16
EP1089128A2 (en) 2001-04-04
JP2001100395A (ja) 2001-04-13
US6381300B1 (en) 2002-04-30
EP1089128A3 (en) 2001-05-02
CN1293449A (zh) 2001-05-02

Similar Documents

Publication Publication Date Title
CN1156892C (zh) 曝光掩模及其制造方法以及半导体器件的制造方法
CN1215533C (zh) 形成抗蚀图的方法
CN1284978C (zh) 光学元件及其制作方法以及光刻设备和半导体器件的制造方法
CN1453823A (zh) 图案形成方法和半导体器件的制造方法
CN1912178A (zh) 双频率偏压化学气相沉积室和用其制造光掩模的方法
CN108803255B (zh) 衬底背面纹理
US9298080B2 (en) Mask for performing pattern exposure using reflected light
CN1277157C (zh) 形成精细抗蚀图形的方法
CN1776889A (zh) 聚焦环、等离子体蚀刻装置及等离子体蚀刻方法
CN1574243A (zh) 蚀刻量检测方法、蚀刻方法和蚀刻装置
CN1837956A (zh) 灰色调掩模和薄膜晶体管基板的制造方法
CN1749853A (zh) 用于掩模板的透明基片及掩模板
CN101047109A (zh) 使用频谱检测的关键尺寸控制方法
CN1940719A (zh) 灰调掩模及其制造方法
CN1349246A (zh) 半导体集成电路器件的制造方法及掩模制作方法
CN1570771A (zh) 曝光方法和使用这种方法的半导体器件制造方法
US20080000872A1 (en) Method for forming micro lenses and semiconductor device including the micro lenses
CN1305112C (zh) 半导体装置的制造方法
US20180047890A1 (en) Element manufacturing method
US7755740B2 (en) Exposure apparatus
US8247164B2 (en) Resist film forming method
CN1287221C (zh) 灰调掩模及其制造方法
CN1646884A (zh) 掩模板及其制造方法
CN1761913A (zh) 光刻掩膜板的制造方法
JP2002072455A (ja) レチクルの修正方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040707

Termination date: 20091030