CN115240735A - 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符 - Google Patents

利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符 Download PDF

Info

Publication number
CN115240735A
CN115240735A CN202210660594.3A CN202210660594A CN115240735A CN 115240735 A CN115240735 A CN 115240735A CN 202210660594 A CN202210660594 A CN 202210660594A CN 115240735 A CN115240735 A CN 115240735A
Authority
CN
China
Prior art keywords
resistive switching
switching device
response
switching devices
identifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210660594.3A
Other languages
English (en)
Inventor
赵星贤
H·纳扎里安
桑·阮
J·盖伊
Z·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyuan Semiconductor Shanghai Co ltd
Original Assignee
Xinyuan Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinyuan Semiconductor Shanghai Co ltd filed Critical Xinyuan Semiconductor Shanghai Co ltd
Publication of CN115240735A publication Critical patent/CN115240735A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种半导体装置，其包括多个双端电阻开关装置(420)，其中与电阻开关层(324)接触的电极(322)具有大于2nm的均方根表面粗糙度(425、427)，并且两个电阻开关装置的本征特性的相关系数在‑0.1至0.1的范围内。半导体芯片上的电阻开关装置的随机物理特性可以用于产生用于该半导体芯片的电子识别的独特数据，以验证与该半导体芯片的通信或产生加密密钥。

Description

利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标 识符
本案是分案申请，其母案的申请日为2021年4月6日，发明名称为“利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符”，申请号为2021800066064。
相关申请的交叉引用
本专利申请要求2020年4月6日提交的名称为“电阻随机存取装置、系统及制造技术”的美国临时申请第63/005879号的优先权权益，其全部内容通过引用并入本文中用于所有目的。
技术领域
本公开总体涉及双端电阻开关存储器，并且作为一个示例性示例，使用电阻开关装置的随机特性来独特地识别芯片。
背景技术
电阻开关存储器代表了集成电路技术领域内的一项最新创新。虽然多种电阻开关存储器技术都处于开发阶段，但是电阻开关存储器的各种技术概念已经被证明并处于一个或多个验证阶段，以证明或反驳相关的理论或技术。在不久的将来，电阻开关存储器技术有望展现出在半导体电子行业相对于竞争技术具有巨大优势的有力证据。
已经提出了将电阻开关技术实际应用于电子装置的存储器应用的提议。例如，电阻开关元件通常至少部分地在理论上做为用于数字信息的电子存储的金属氧化物半导体(MOS)型存储器晶体管的可行替代品。例如，相对于非易失性闪存MOS型晶体管，电阻开关存储装置的模型提供了一些潜在的技术优势。
鉴于上述情况，本公开的受让人继续开发并致力于电阻开关技术的实际应用。
发明内容
下面呈现了本说明书的简化的发明内容，以提供对本说明书某些方面的基本理解。本发明内容不是对本说明书的宽泛概述。其旨在既不确定本说明书的关键或主要元件，也不描述本说明书的任何特定实施例的范围或权利要求的任何范围。其目的是作为本公开中呈现的具体实施方式的前奏以简化形式呈现本说明书的一些概念。
本公开的实施例提供了利用电阻开关装置的物理特性产生这些电阻开关装置的独特数据。该独特数据可以用于与电子识别相关的各种目的。作为一个示例，通过半导体芯片上的电阻开关装置的物理特性产生的数据可以用于形成该半导体芯片的独特标识符序列。
在进一步的实施例中，本公开提供了电阻开关装置的物理特性，这些电阻开关装置可以具有或可以被制造为具有随机或基本随机的特性。此外，这些物理特性可以产生在阵列上的相邻电阻开关装置(或其他适当的分组)之间、在半导体裸片上的不同电阻开关装置之间、一个晶圆或多个晶圆上的不同电阻开关装置之间等或者前述分组的组合中不同的可测量的独特特性。此外，还提供了在不同温度或不同操作条件等下，通过多次测量产生给定电阻开关装置或一组装置的一致性测量的物理特性。因此，在各种操作条件下，通过这些测量产生的独特数据可以在多个测量周期内可靠地再现。如本文所公开的，这进而在再现从电阻开关装置导出的独特标识符序列时实现非常低的错误率。
又一实施例公开了可以用于产生独特标识符数据的电阻开关装置的各种可测量的独特特性。示例包括一个装置或一组装置的原始泄漏电流、装置的原始电阻、装置的原始开关速度、装置的原始编程电压、多组装置的差分编程速度、多组装置的差分编程电压以及本文所公开、或本领域可能已知、或者通过本文提供的上下文合理地传达给本领域技术人员的其他示例。
在更进一步的实施例中，可以使用于从电阻开关装置产生标识符数据的测量过程永久化，以最小化或避免在重新产生标识符数据时的错误。例如，部分或全部基于电阻开关装置的程序事件的测量过程可以包括使程序事件对于电阻开关装置永久化的过程。作为一个示例，在将标识符数据与电阻开关装置的程序事件相关联的测量过程之后，可以利用适用于形成一次性可编程电阻开关装置的程序过程。在可能干扰电阻开关装置的程序事件的大温度范围和其他条件(例如，x射线或伽马频率的电磁辐射)下，即使在多个读取周期内，使电阻开关装置一次性可编程在唤回与测量过程相关联的标识符数据时有助于较长的使用寿命。
在另外的实施例中，公开了一种电子装置，其有助于在制造后产生半导体芯片的独特(例如，唯一)标识符数据。可以通过与半导体芯片内制造的电阻开关装置的随机或基本随机的物理特性相关联的可测量过程导出独特标识符数据。在一些实施例中，电子装置可以有助于在电阻开关装置的多个可测量过程中进行选择，以产生半导体芯片的标识符数据。在其他实施例中，电子装置可以有助于选择半导体芯片上的电阻开关装置的子集以用于可测量过程。在另外的实施例中，针对不同目的(包括可重写非易失性存储器、一次性可编程(不可重写)存储器、或用于产生半导体芯片的标识符数据的标识符装置)，电子装置可以有助于指定电阻开关装置阵列的不同子集。在更进一步的实施例中，电子装置可以提供前述过程的组合。通过允许对阵列的一部分进行制造后选择以产生标识符数据，即使对半导体芯片的制造商来说，标识符数据也可以是不透明的，从而为后续用户(例如，购买者、被授权方、子被授权方等)提供关于标识符数据的安全性的高度可靠性，并阻挡未经授权的访问、非法侵入、克隆等。
下面的描述和附图阐述了本说明书的某些示例性方面。然而，这些方面仅指示可以使用本说明书的原理的各种方式中的一些方式。当结合附图考虑时，本说明书的其他优点和新颖特性将通过本说明书的以下详细描述变得显然。
附图说明
参考附图描述本公开的各个方面或特性，其中，相似的附图标记始终用于指相似的元件。在本说明书中，阐述了许多具体细节，以提供对本公开的透彻理解。然而，应当理解，可以在没有这些具体细节的情况下，或者使用其他方法、组件、材料等来实践本公开的某些方面。在其他情况下，以框图形式示出了已知结构和装置，以便于描述本公开。
图1示出了一个实施例中的提供对用于产生电阻开关(RS)装置标识符数据的过程的控制的示例电子装置的框图；
图2示出了一个实施例中的可以由图1的电子装置从外部控制的RS装置阵列的示例子集的视图；
图3示出了进一步公开的实施例中的示例RS装置层叠层结构以及叠层结构中的层的表面粗糙度的框图；
图4示出了另外的实施例中的阵列的示例性相邻RS装置以及层的表面粗糙度的变化的框图；
图4A示出了更进一步的实施例中的RS装置的层之间的示例表面粗糙度的特写；
图4B和图4C示出了根据一个或多个公开的实施例的示例RS装置以及细丝形成和形变；
图5示出了实施例中的一个裸片内的一组RS装置以及多个裸片之间的示例汉明距离分布；
图6示出了根据进一步公开的实施例的通过RS装置形成的256位标识符序列的互相关的示例图；
图7示出了根据本文公开的另外的实施例的针对不同温度的多个读取操作的误码率的示例图；
图8示出了通过RS装置产生的标识符数据的熵度量与现有基准进行比较的示例图；
图9示出了一个实施例中的有助于产生独特标识符位数据的差分过程的一组RS装置的示例示意图；
图10示出了进一步的实施例中的用于产生标识符位数据的差分过程的多组RS装置的示例示意图；
图11示出了又一实施例中的用于产生标识符位数据的差分过程的多组RS装置的示例示意图；
图12示出了根据又进一步的实施例的用于产生标识符位数据的差分过程的多组RS装置的示例示意图；
图13示出了一个或多个实施例中的用于通过RS装置的本征电流泄漏产生标识符数据的示例方法的流程图；
图14和图14A示出了根据进一步的实施例的用于通过RS装置的物理特性产生标识符数据的示例方法的流程图；
图15示出了另一个实施例中的用于通过RS装置的本征编程电压产生标识符序列的示例方法的流程图；
图16和图16A示出了替代或附加实施例中的用于通过RS装置的编程电压产生标识符数据的示例方法的流程图；
图17示出了更进一步的实施例中的用于通过RS装置的本征编程速度形成标识符数据的示例方法的流程图；
图18和图18A示出了替代或附加实施例中的用于通过本征RS编程速度形成标识符数据的示例方法的流程图；
图19示出了实施例中的用于通过多组RS装置的差分程序事件产生标识符数据的示例方法的流程图；
图20和图20A示出了一个实施例中的用于通过多组RS装置的差分程序事件产生标识符数据的示例方法的流程图；
图21和图21A示出了利用一次性可编程编程来提高RS装置标识符数据的使用寿命的示例方法的流程图；
图22示出了根据本文提出的某些实施例的示例电子操作环境的框图；
图23示出了用于实现本公开的一个或多个公开的实施例的示例计算环境的框图。
具体实施方式
引言
本公开的一个或多个实施例利用纳米级电阻开关装置的随机或基本随机物理特性来产生数据。电阻开关装置的随机特性通常是随机的，因此可以利用这种随机特性产生多个这种装置之间几乎没有相关性的数据(例如，见下文图6)。因此，该数据可以适用于需要独特或唯一标识的应用，例如，与装置(例如，一个半导体裸片，在本文中也称为半导体芯片，或者一个半导体晶圆、一组或多组裸片、一组或多组晶圆、包含半导体裸片的电子装置等)有关的标识和授权应用。此外，高度不相关的数据还可以用于安全应用，例如，随机数产生、加密密钥产生应用等。
此外，各个实施例公开了用于产生满足或超过随机性的科学标准的高熵数据序列(例如，见下文图5和图8)的电阻开关装置过程，并且比得上高质量加密随机数源。此外，用于产生数据序列的开关装置过程可以从最紧密地利用电阻开关装置的纳米级不可克隆物理特性的本征电阻开关装置(例如，先前没有被编程并且是制造后的原始或初始装置的装置)中选择。这实现了裸片上的装置之间(裸片内)、晶圆上的裸片之间(裸片间)和制造设施中的晶圆之间的高度不相关性，从而使从单个裸片上的电阻开关装置产生的数据序列与同一裸片上的其他装置重复或者与给定晶圆或不同晶圆上的其他电阻开关装置重复的可能性最小化。
更进一步地，可以在半导体裸片的不透电磁的金属线之间(例如，在对相当大一部分电磁成像波谱、可见光、紫外光、红外光等不透明的后段布线结构之间)构建所公开的电阻开关装置，这加剧了诸如未经授权的装置层显微镜的非法侧信道访问技术所涉及的困难。在一个或多个附加实施例中，可以通过一次性可编程过程使一些公开的序列产生过程为永久性的，从而允许在非常大量的读取周期内可靠地重新读取序列，以可靠且准确地再现先前产生的数据序列，从而实现极低的误码率(例如，见下文图7)。在更进一步的实施例中，所公开的用于产生不相关数据序列的过程可以涉及与电阻开关装置操作兼容的过程，从而允许在制造后从芯片上的电阻开关装置的任意适当子集中选择一组电阻开关装置。还提供了系统和方法，以将与本文公开的物理上不可克隆的数据序列产生相关的电阻开关装置选择、数据序列过程选择以及过程配置的控制输出给制造后的芯片的用户。基于本文的公开内容和相关附图，各种其他实施例将显而易见。
如本文所使用的，术语“基本上”和其他相关术语或程度术语(例如，几乎、大约、基本上等)旨在具有结合其在本文中的用途而明确说明的含义，或本领域技术人员可以合理推断的含义，或本领域技术人员通过参考整个说明书(包括本领域技术人员的知识以及通过引用并入本文中的材料)可以理解的特定质量或数量的合理变化。例如，术语程度可以指制造设备可以实现特定质量或数量的合理制造公差。因此，作为具体示例而没有限制，对于明确标识为具有约50埃(A)的尺寸的电阻开关装置的元件，相对术语“约”可以指本领域技术人员预期该元件的特定尺寸可以用商业制造设备、工业制造设备、实验室制造设备等实现的约50A的合理变化，并且不限于数学上精确的数量(或质量)。在其他示例中，术语程度可以指明确阐述的值的+/-0-3％、+/-0-5％或+/-0-10％的变化，其适用于本领域技术人员，以实现本文公开的元件的所阐述的功能或特征。在其他示例中，术语程度可以指质量或数量上的任何适当变化，这些变化将适用于实现所公开元件的一个或多个明确公开的功能或特征。因此，本说明书绝不仅限于本文公开的特定质量和数量，而是包括通过本文公开的上下文合理传达给本领域技术人员的特定质量或数量的所有变化。
顾名思义，双端电阻开关装置具有两个端子或电极。在本文中，术语“电极”和“端子”可互换使用；此外，双端电阻开关装置包括非易失性双端存储装置和易失性双端开关装置。通常，双端电阻开关装置的第一电极被称为“上电极”(TE)，双端电阻开关装置的第二电极被称为“下电极”(BE)，然而可以理解，双端电阻开关装置的电极可以按照任何适当的布置，包括存储单元的组件(基本上)并排而不是彼此重叠的水平布置。在双端电阻开关装置的TE和BE之间通常具有有时被称为开关层的中间层、电阻开关介质(RSM)或电阻开关层(RSL)；然而，这种装置不限于这些层，例如，如本文所公开的，在通过引用而并入本文中的出版物中所公开的，如本领域一般理解和使用的，或者通过本文提供的上下文及对本领域一般理解的补充或并入的出版物合理传达给本领域技术人员的，一个或多个阻挡层、粘合层、离子传导层、种子层、粒子源层等可以包含在与这种装置的适当操作一致的一个或多个TE、BE或中间层之间或与之相邻。
一般而言，每个装置的存储单元的组成可能会有所不同，选择不同的组件、材料或沉积工艺以实现所需的特性(例如，化学计量/非化学计量、易失性/非易失性、开/关电流比、开关时间、读取时间、存储器耐久性、程序/擦除周期等)。基于细丝的装置的一个示例可以包括：导电层，例如，金属、金属合金、金属氮化物(例如，包括TiN、TaN、TiW或其他适当的金属化合物)；可选接口层(例如，掺杂的p型(或n型)含硅(Si)层(例如，p型或n型含Si层、p型或n型多晶硅、p型或n型多晶SiGe等))；电阻开关层(RSL)；以及能够被离子化的含活性金属层。在适当的条件下，含活性金属层可以向RSL提供细丝形成离子。在这种实施例中，导电细丝(例如，由离子形成)可以穿过RSL的至少一个子集而有利于导电性，作为一个示例，基于细丝的装置的电阻可以通过细丝与导电层之间的隧穿电阻来确定。具有这种特性的存储单元可以被描述为基于细丝的装置。
例如，RSL(在本领域中也可以称为电阻开关介质(RSM))可以包括未掺杂的含非晶硅层、具有固有特性的半导体层、化学计量或非化学计量硅氮化物(例如，SiN、Si3N4、SiNx等)，硅低价氧化物(例如，SiOx，其中x的值在0.1和2之间)、硅低价氮化物、金属氧化物、金属氮化物、非化学计量硅化合物等。适用于RSL的材料的其他示例可以包括SixGeyOz(其中x、y和z分别为适当的正数)、硅氧化物(例如，SiON，其中N为适当的正数)、硅氮氧化物、未掺杂的非晶Si(a-Si)、非晶SiGe(a-SiGe)、TaOB(其中B为适当的正数)、HfOC(其中C为适当的正数)、TiOD(其中D为适当的数字)、Al2OE(其中E为适当的正数)等、氮化物(例如，AlN、SiN)或其适当的组合。
在一些实施例中，用作非易失性存储装置的一部分的RSL(非易失性RSL)可以包括相当大量(例如，与易失性选择器装置相比)的材料空穴或缺损，以在RSL内捕获中性金属粒子(例如，在低电压下)。大量的空穴或缺损可以利于中性金属粒子形成厚而稳定的结构。在这种结构中，这些被捕获的粒子可以在没有外部刺激(例如，电力)的情况下将非易失性存储装置保持在低电阻状态，从而实现非易失性操作。在其他实施例中，用于易失性选择器装置的RSL(易失性RSL)可以具有很少的材料空穴或缺损来捕获粒子。由于存在少量粒子捕获空穴/缺损，在这种RSL中形成的导电细丝可以非常薄(例如，一至几个粒子宽，这取决于场强、粒子材料或RSL材料，或者它们的适当组合)，并且在没有适当的高的外部刺激(例如，电场、电压、电流、焦耳加热或其适当组合)的情况下不稳定。此外，可以选择具有高表面能和在RSL内的良好扩散性的粒子。这导致导电细丝可以响应于适当的刺激迅速形成，而且也很容易形变，例如，响应于降低到形变量(其可以低于与形成易失性导电细丝相关的外部刺激的形成量，例如，响应于流过选择器装置的电流；参见美国专利第9633724B2号，其全部内容通过引用并入本文中并用于所有目的)以下的外部刺激。应注意，用于选择器装置的易失性RSL和导电细丝可以具有与非易失性存储装置的导电细丝和非易失性RSL不同的电学特性。例如，选择器装置RSL尤其可以具有更高的材料电阻，并且可以具有更高的开/关电流比等。
用于基于细丝的存储单元的含活性金属层尤其可以包含银(Ag)，金(Au)，钛(Ti)，氮化钛(TiN)或钛、镍(Ni)、铜(Cu)、铝(Al)、铬(Cr)、钽(Ta)、铁(Fe)、锰(Mn)、钨(W)、钒(V)、钴(Co)、铂(Pt)、铪(Hf)和钯(Pd)的其他适当的化合物等。在本公开的一些方面，其他适当的导电材料以及化学计量或非化学计量化合物、氮化物、氧化物、合金、混合物或其组合或类似材料可以用于含活性金属层。此外，在至少一个实施例中，非化学计量化合物，例如，非化学计量金属氧化物/金属-氧或者金属氮化物/金属-氮(例如，AlOx、AlNx、CuOx、CuNx、AgOx、AgNx等，其中x是对于不同的非化学计量化合物可以具有不同的值的取决于金属化合物的适当的正数或诸如0<x<2、0<x<3、0<x<4的数值范围或者其他数值/数值范围)，或其他适当的金属化合物可以用于含活性金属层。
在一个或多个实施例中，所公开的细丝电阻开关装置可以包括活性金属层，活性金属层包含选自由TiNx、TaNx、AlNx、CuNx、WNx和AgNx组成的组中的金属-氮，其中x是可以根据金属-氮材料而有所不同的正数(或数的范围)。在进一步的实施例中，活性金属层可以包含选自由TiOx、TaOx、AlOx、CuOx、WOx和AgOx组成的组中的金属-氧，其中x是同样可以根据金属-氧材料而有所不同的正数(或数的范围)。在其他实施例中，活性金属层可以包含选自由TiOaNb、AlOaNb、CuOaNb、WOaNb和AgOaNb组成的组中的金属氧-氮，其中a和b是适当的正数/数字范围。所公开的细丝电阻开关装置可以进一步包括开关层，开关层包含选自由SiOy、AlNy、TiOy、TaOy、AlOy、CuOy、TiNx、TiNy、TaNx、TaNy、SiOx、SiNy、AlNx、CuNx、CuNy、AgNx、AgNy、TiOx、TaOx、AlOx、CuOx、AgOx和AgOy组成的组中的开关材料，其中x和y是正数(或范围)，并且y大于x。在本发明的实施例的范围内预想和设想了上述的各种组合。
在一个示例中，所公开的细丝电阻开关装置包括：粒子施主层(例如，含活性金属层)，其包含化学计量或非化学计量金属化合物(或混合物)；以及电阻开关层。在本示例的一个替代实施例中，粒子施主层包含金属-氮：MNx(例如，AgNx、TiNx、AlNx等)，电阻开关层包含金属-氮：MNy(例如，AgOy、TiOy、AlOy等)，其中y和x是正数(或范围)，并且在一些情况下y大于x。在本示例的替代实施例中，粒子施主层包含金属-氧：MOx(例如，AgOx、TiOx、AlOx等)，电阻开关层包含金属-氧：MOy(例如，AgOy、TiOy、AlOy等)，其中y和x是正数(或范围)，并且在某些情况下y大于x。在另一个替代方案中，粒子施主层的金属化合物是MNx(例如AgNx、TiNx、AlNx等)，电阻开关层选自由MOy(例如，AgOy、TiOy、AlOy等)和SiOy组成的组，其中x和y通常为非化学计量值，或者在更进一步的实施例中与之相反。
如本文所使用的，代表化合物或混合物中的值或一种元素相对于另一种(或其他)元素的比值的变量x、y、a、b等可以具有适用于各化合物/混合物的不同的值(或范围)，并且不旨在表示化合物之间相同或相似的值或比值。混合物可以指含游离元素的非化学计量材料(例如，富金属氮化物或氧化物(含游离金属原子的金属氧化物/氮化物)、贫金属氮化物或氧化物(含游离氧/氮原子的金属氧化物/氮化物))，以及不形成本领域所理解的传统化学计量化合物的其他元素组合。与本公开的实施例相关的一些细节可以在以下授权给本专利申请受让人的美国专利申请中找到：2007年10月19日提交的申请号为11/875541和2009年10月8日提交的申请号为12/575921的美国专利申请；除在其他地方通过引用并入本文中的专利申请之外，上述每项专利申请的全部内容均通过引用并入本文中并用于所有目的。
应当理解，本文中的各个实施例可以利用具有不同物理特性的各种存储单元技术。这种物理特性可以与一个或多个制造工艺相关联，并且可以具有减少或避免制造的存储单元(即使存储单元是由相同的工艺制造的)之间的复制或重复的随机或基本随机的特性。作为一个示例，在一个实施例中，所公开的电阻开关装置的一层或多层可以具有大于0.2nm的均方根(RMS)表面粗糙度(例如，见下文图4A)，最大约10.0nm的表面粗糙度。这导致层厚度的随机或接近随机变化，包括这种装置的物理特性的不可预测的变化。在一些理论模型中，RMS表面粗糙度会影响电阻开关材料层的几何结构，从而导致电阻开关装置特性(例如，本征或原始(例如，在被制造时)电流电导、编程电压、差分编程电压、编程速度、差分编程速度以及本说明书中公开的其他特性)的随机或基本随机的变化。作为进一步的示例，不同的电阻开关存储单元和单元技术可以具有不同的分离可编程电阻，不同的相关程序/擦除电压，以及其他不同的特性。在一个实施例中，由28nm光刻工艺产生的电阻开关存储装置(装置尺寸在约50纳米(nm)宽度与约130nm宽度之间(例如，约100nm宽度、约56nm宽度、约75nm宽度、约128nm宽度等))可以适用于实现本文公开的随机物理特性。在其他实施例中，产生在40nm与100nm宽度之间(例如，约44nm宽度、约60nm宽度、约66nm宽度、约88nm宽度等)的装置尺寸的22nm光刻工艺可以实现随机物理特性。
在制造时，所公开的电阻开关装置可以具有从用于生产电阻开关装置的制造工艺产生的本征物理特性。这些本征物理特性可以具有固有的随机或基本随机特性，该特性在一组这种装置中的电阻开关装置之间有所不同(例如，见下文图4、图4A、图4B和图4C)，并且可以在一个裸片中的装置之间以及在一个晶圆或多个晶圆上的装置之间有所不同。因此，装置、裸片、晶圆等之间的本征物理特性的最小相关性可以产生装置、裸片、晶圆等之间的操作过程和从这种过程导出的数据之间的最小相关性。例如，电阻开关层(RSL)的本征电阻可以至少部分地取决于这些不相关的物理特性，并且可以在装置之间有所不同，即使对于单个裸片上的单个阵列中的相邻装置(此外，如前所述，在多个裸片、晶圆等之间)也是如此。此外，在本征未编程状态下的流过RSL的电流、在本征未编程状态下的编程电压、在本征未编程状态下的编程速度、在本征未编程状态下的差分编程电压/电流/速度等可以在电阻开关装置之间有所不同。本文公开的用于形成电阻开关装置和利用电阻开关装置的随机或基本随机的物理上不可克隆特性的过程可以提供优异的不相关数据序列。
如本文所使用的，术语“本征”、“原始”、“初始”等指半导体裸片上的电阻开关装置的制造后但商业化前的操作。本征(和类似术语)尤其不需要排除诸如制造商执行的质量测试或其他验证程序的一些或所有制造后操作，甚至诸如确保芯片满足制造商质量规范的测试、芯片设置程序或配置程序的非制造商执行的一些商业化前操作(例如，在电阻开关存储器阵列中定义一次性可编程存储器或标识符存储器；见下文图1和图2)等。通常，如本文所使用的，如果电阻开关装置尚未接收到如本文所述或本领域已知的适用于在电阻开关装置内形成导电细丝并将电阻开关装置从电阻状态改变为导电状态的刺激(例如，电、热、磁或本领域已知的类似刺激以及其适当组合等)，电阻开关装置处于本征状态。
本公开的一些实施例可以采用双极性开关装置，双极性开关装置对第一极性的电信号表现出第一开关响应(例如，编程到一组程序状态中的一种)，对第二极性的电信号表现出第二开关响应(例如，擦除到擦除状态)。例如，双极性开关装置与单极性装置形成对比，单极性装置响应于具有相同极性和不同幅度的电信号表现出第一开关响应(例如，编程)和第二开关响应(例如，擦除)。
在各个实施例中，基于细丝的电阻开关装置可以以双极性方式操作，响应于不同极性(或方向、能量流、能量源方位等)的外部刺激表现出不同的反应。对于基于易失性细丝的选择器装置，作为示例性示例，响应于超过第一阈值电压(或一组电压)的第一极性刺激，细丝选择器装置可以从第一电阻状态改变到第二电阻状态。此外，响应于超过第二阈值电压的第二极性刺激，细丝选择器装置可以从第一状态改变到第三状态。在一些实施例中，第三状态可以基本上与第一状态相同，具有相同或类似的可测量独特特性(例如，导电性等)，具有相同或类似的阈刺激大小(尽管极性或方向相反)等。在其他实施例中，根据可测量特性(例如，与正向极性相比，响应于反向极性的不同电导率值)或者根据与从第一状态转换相关的阈刺激(例如，与转换到第三状态所需的负电压大小相比，转换到第二状态所需的不同正电压大小)，第三状态可以不同于第二状态。
对于基于非易失性细丝的存储单元的双极性操作，响应于施加在存储单元上的适当编程电压，导电路径或细丝形成为穿过非易失性RSL。特别地，在施加编程电压时，金属离子从含活性金属层产生并迁移到非易失性RSL层。金属离子可以占据非易失性RSL层内的空穴或缺损位置。在一些实施例中，在移除偏置电压后，金属离子变为中性金属粒子，并被捕获在非易失性RSL层的空穴或缺损中。当足够多的粒子被捕获时，就会形成细丝，存储单元从相对较高电阻的状态切换到相对较低电阻的状态。
在一些公开的实施例中，导电细丝的完成可以仅涉及导电材料的少量粒子(例如，原子、离子、导电化合物等)或更少的粒子。作为一个具体示例，在一些实施例中，可以在开关层的边界处通过1至3个原子的位置建立电连续导电细丝，而这些原子中的一个或多个的重新定位可能破坏电连续性。由于完成的细丝和未完成的细丝之间的比例非常小，所以非法侧信道尝试读取存储器的位(例如，通过高强度显微镜)会非常困难(即使并非不可能)，因为很难对这么小的粒子进行成像并确定它们的位置是否足以建立电连续性。此外，所公开的电阻开关装置可以在半导体芯片的金属线之间(例如，在后段布线层之间)形成。金属布线层的密度进一步阻碍了电阻开关装置的可见性，使得普通侧信道技术无法受益。
一旦形成导电细丝，被捕获的导电粒子提供穿过非易失性RSL层的导电路径或细丝，并且通常通过一个或多个这种粒子与邻近非易失性RSL层的导电材料之间的隧穿电阻确定电阻。在一些电阻开关装置中，可以实施擦除过程以使导电丝至少部分形变，从而使存储单元从低电阻状态返回高电阻状态。更具体地，在施加擦除偏置电压时，被捕获在非易失性RSL的空穴或缺损中的金属粒子变成可移动离子并迁移回活性金属层，或在RSL内分离(或前述情况的组合)，以破坏穿过RSL层的导电细丝的导电性。在存储器的上下文中，这种状态变化可以与二进制位的各个状态相关联。对于多个存储单元的阵列，可以编程或擦除存储单元的字、字节、页、块等，以表示二进制信息的0或1，并通过随时间保持这些状态来有效地存储二进制信息。在各个实施例中，多级信息(例如，多个位)可以存储在这种存储单元中。
在没有为本文中的各个方面和实施例指定特定的存储单元技术或程序/擦除电压的情况下，如本领域技术人员所知，或通过本文提供的上下文被本领域技术人员所知，这些方面和实施例旨在包括任何适当的存储单元技术，并通过适用于该技术的程序/擦除电压操作。还应当理解，在替换不同的存储单元技术需要本领域技术人员已知的电路修改，或者需要对本领域技术人员已知的操作信号电平进行改变的情况下，包括替代存储单元技术或信号电平变化的实施例被认为在本公开的范围内。
如上所述，将编程电压(也称为“编程脉冲”)施加到双端存储器的电极中的一个可以导致在中间层(例如，RSL)中形成导电细丝。按照惯例，并且如本文一般所述，TE接收编程脉冲并且BE接地(或者与编程脉冲相比保持在较低的电压或相反的极性)，但这并不旨在限制所有实施例。相反，将“擦除脉冲”施加到一个电极(通常是极性相反的脉冲作为编程脉冲或施加到相反的电极的脉冲作为编程脉冲)可能破坏细丝的连续性，例如，通过将形成细丝的金属粒子或其他材料驱动回到活性金属源。导电细丝的特性以及其存在或不存在影响双端存储单元的电特性，例如，当导电细丝存在时，与不存在时相反，降低了两个端子之间的电阻和/或增大了两个端子之间的电导。
在编程脉冲或擦除脉冲之后，可以断言读取脉冲。读取脉冲的幅度通常低于编程脉冲或擦除脉冲，并且通常不足以影响导电细丝和/或改变双端存储单元的状态。通过向双端存储器的电极中的一个施加读取脉冲，当与预定阈值电流进行比较时，测量电流(例如，Ion)可以指示双端存储单元的导电状态。可以基于适用于给定双端存储器技术的双端存储装置的不同状态(例如，高电阻状态电流；一个或多个低电阻状态的各电流等)下的预期电流值来预设阈值电流。例如，当导电细丝已经形成(例如，响应于施加编程脉冲)时，单元的电导大于其他情况，并且响应于读取脉冲的测量电流(例如，Ion)读数将更大。另一方面，当导电细丝被移除(例如，响应于施加擦除脉冲)时，单元的电阻较高，因为中间层具有相对较高的电阻，因此单元的电导较低，响应于读取脉冲读取的测量电流(例如，Ioff)将较低。按照惯例，当形成导电细丝时，存储单元被称为处于高电导的“开启状态”。当导电细丝不存在时，存储单元被称为处于“关闭状态”。处于开启状态或关闭状态的存储单元可以逻辑地映射到二进制值，例如，“1”和“0”。应当理解，本文中使用的与单元的状态相关联的惯例或相关联的逻辑二进制映射并不旨在是限制性的，因为可以结合所公开的主题使用包括相反惯例的其他惯例。本文详细描述的技术结合单层单元(SLC)存储器来描述和说明，但是应当理解，所公开的技术也可以用于多层单元(MLC)存储器，其中单个存储单元可以保留表示多个信息位的一组可测量的独特状态。
通过将数字信息映射到双端存储单元的非易失性电阻状态，数字信息可以存储在这种装置上。包含许多这些双端存储单元的电子装置同样可以存储大量数据。高密度阵列被配置为在给定的芯片空间区域内包含尽可能多的存储单元，从而最大化存储芯片或芯片上系统装置的数据存储容量。
两种通用惯例用于形成在晶圆内的金属线交叉处的双端存储器(例如，交叉开关阵列)。第一种惯例是1T1R存储器阵列，其中每个存储单元通过相关联的晶体管与周围电路的电气效应(例如，电流，包括泄漏路径电流)隔绝。第二种惯例是1TnR存储器阵列(n是大于1的正数)，其中一组多个存储单元通过一个(或多个)晶体管与周围电路的电气效应隔绝。在1T1R背景下，单独的存储单元可以被配置为在存储单元之间具有高电流抑制，从而显著降低1T1R存储器阵列的泄漏路径电流。在1TnR背景下，在给定量的硅空间中具有高装置密度的许多单独的存储单元可以连接到具有低得多的密度的单个晶体管。因此，1TnR背景利于半导体芯片上的电阻存储单元的较高的位密度。
综述
图1示出了根据本公开的一个或多个实施例的电子装置的示例集成电路装置100的框图。集成电路装置100包括存储器105的阵列。存储器105的阵列可以包括电阻开关装置110、标识符存储器120以及一次性可编程(OTP)存储器130。在各个实施例中，电阻开关装置110可以包括非易失性双端电阻开关存储装置，易失性双端电阻开关装置，或者非易失性双端电阻开关存储装置和易失性双端电阻开关装置的组合(例如，用作非易失性存储器的选择器装置，或独立用作易失性锁存器、开关等)。在一些实施例中，存储器105的阵列可以包括其他存储单元技术，例如，相变存储器、氧空位存储单元、磁存储器、导电桥存储器等。
标识符存储器120在本文中也可以称为指纹存储器、不可克隆存储器、随机序列存储器等。标识符存储器120和OTP存储器130可以是与存储器105的阵列分离的存储器结构(例如，位于半导体芯片上的存储器105的阵列外部)，或者可以至少部分地包含在存储器105的阵列(例如，包含存储器105的阵列的一组阵列中的一个阵列，这种阵列中的存储器的一个块，一个或多个块或阵列中的一组页，或其他适当的布置)中。在一个或多个实施例中，标识符存储器120和OTP存储器130可以具有固定尺寸/数量的存储单元，并且可以在集成电路装置100内预先分配。在其他实施例中，标识符存储器120和OTP存储器130可以在制造后具有可变尺寸或可控位置。例如，可以通过控制器160动态地增加或减少分配给标识符存储器120或OTP存储器130的存储单元的数量。作为示例性示例，不过没有限制，存储器105的阵列可以具有固定量的存储器(例如，65兆字节，或其他适当的值)，并且固定量的存储器的第一子集(例如，4兆字节，或从零到固定量的任何其他适当的值)可以被分配给标识符存储器120，并且固定量的存储器的第二子集(例如，8兆字节，或从零到固定量的任何其他适当的值)可以被分配给OPT存储器130。在该示例中，如果标识符存储器620未完全用于产生标识符数据序列数据，则第一子集的一部分(例如，2兆字节等)可以被分配回到电阻开关装置110，并且如果需要更多OTP，则电阻开关装置110的第三子集(例如，4兆字节或其他适当的值)可以从电阻开关装置110分配到OTP存储器130。基于本领域技术人员在本领域的经验或基于本文提供的上下文而对其显而易见的任何其他适当的重新分配被视为在本公开的范围内，并且也可以由控制器160提供。然而，在一些实施例中，如果存储器已经被用于指纹识别(标识符序列数据)或被编程为OTP数据，则可以防止这种存储器被重新分配回通用存储器(或另一种形式的存储器)。
集成电路装置100中还示出了输入140和输出150。在一些实施例中，输入140可以包括待存储在电阻开关装置110、标识符存储器120或OTP存储器130中的数据((或为该数据提供路径))。输出150可以输出存储在电阻开关装置110、标识符存储器120或OTP存储器130中的数据。在一些实施例中，输出150可以输出利用存储在标识符存储器120中的数据进行计算产生的数据，或者，在进一步的实施例中，可以输出通过这种计算产生的存储在电阻开关装置110或OTP存储器130中的数据。
图1提供了一种新颖机制，以输出对制造后产生物理上不可克隆标识符序列的控制。使用静态随机存取存储器(SRAM)产生标识符序列数据遇到了相当高的误码率(BER)，根据实现方式从3％至15％。为了降低与产生SRAM标识符序列相关的BER，在制造时将复杂的电路结合到SRAM位。这永久性地固定了可以用于产生标识符序列的SRAM位，并进一步为半导体裸片增加了显著的硬件开销。所公开的电阻开关装置可以产生具有极低BER的标识符序列数据(例如，见下文图7)。因此，本文公开的实施例提供了用于电阻开关装置的存储器操作(例如，用于存储数据、读取数据、重写数据等)的电路和过程，并将其扩展到产生标识符序列数据。在这种实施例中，用于存储器操作、标识符数据或OTP存储的电阻开关装置不需要在制造时固定，而是可以在制造后动态地暴露以供选择和重新配置(例如，通过控制器160)。
除前述内容外，所公开的电阻开关装置具有用于产生标识符数据序列的优异特性。这种特性包括高熵，如下文图6和图8所示，以产生随机数或基本随机数、低BER、反向工程或非法侧信道数据访问的固有困难以及快速的感测时间。例如，128或256个标识符位(本文也称为物理上不可克隆特性(或PUF)位)的位序列可以通过128或256个电阻开关装置(如本文所述)或128或256组多个这种电阻开关装置(如本文中产生差分标识符位所述)形成。产生标识符位的高随机性使序列位(多个电阻开关装置/多组这种装置)之间的非随机模式最小化，从而降低或避免误拒率。此外，高随机性通过最小化单个裸片(内部HD；图5)上的标识符序列的多个读取操作的汉明距离值，并提供电阻开关装置的多个裸片之间的汉明距离值的理想高斯分布来提高安全裕度。这可以增加可以获得给定序列位数的独特标识符序列的半导体芯片的总数，甚至具有高安全裕度(例如，通过用于识别单个裸片的各个序列之间的独特的位的数量定义)。
在一个或多个实施例中，可操作控制器160以对RS装置105的阵列执行存储器操作。例如，在一个实施例中，可操作控制器160以执行与从分配给标识符装置120的一个(或一组)电阻开关装置产生标识符数据位有关的感测操作。与产生标识符位有关的感测操作的示例可以包括本说明书中描述的本征电流(未编程电阻开关装置的本征电流，也称为泄漏电流)、电阻开关装置的本征电阻、程序事件的检测、程序事件的速度或时序的检测、编程电压、程序电流、开启状态(编程)电阻、擦除电压或电流、延迟频率、寄生电阻或电容、程序或擦除最小脉冲宽度等或前述各项的适当组合。在其他实施例中，在进一步的实施例中，可操作控制器160以执行与从分配给标识符装置120的一个或多个电阻开关装置产生标识符数据位有关的程序操作。这种程序操作的示例包括本征编程电压、本征编程速度、本征程序电流等。在其他实施例中，控制器160可以被配置为实现与从多个电阻开关装置产生标识符位有关的差分操作。根据本公开的方面的可用于产生标识符位的差分操作可以包括差分编程速度、差分本征编程电压、差分本征(泄漏)电流、差分本征电阻、差分开启状态电阻、差分擦除电压或电流、差分延迟频率、差分寄生电阻或电容、差分程序或擦除最小脉冲宽度等或前述各项的适当组合(例如，见下文图9至图12)。
在其他实施例中，可操作控制器160以选择性地对所选择的标识符装置120实施一次性可编程操作，以呈现使用程序事件(例如，本征编程电压、本征编程速度、差分编程速度、差分编程电压等)产生的永久标识符位序列。在附加实施例中，如本文所述，可操作控制器160以建立一个或多个阈值度量标准(例如，电流标准、电阻标准、编程电压标准、编程速度标准等)，以通过对标识符装置120执行的感测操作或程序操作定义标识符位值(例如，逻辑电平；二进制背景下的“0”位和“1”位)。作为示例性示例，如果选择用于产生标识符位数据的操作特性在于本征泄漏电流，则可以选择电流值阈值(或小范围的值)(例如，500nA或任何其他适当的值或范围)，并且高于电流值阈值的电阻开关装置可以被分配“1”标识符位值，低于电流值阈值的装置可以被分配“0”标识符位值。在其他实施例中，可以利用具有较小阈值和较大阈值的阈值范围(例如，400nA的较小阈值和600nA的较大阈值，或任何其他适当的阈值或值的范围)。在一个实施例中，本征电流低于400nA的装置可以被分配“0”标识符位值；本征电流高于600nA的装置可以被分配“1”标识符位值，400nA和600nA之间的装置可以被丢弃。在一个实施例中，进一步的读取操作可以使用500nA阈值来重新产生“0”位值和“1”位值。根据本公开的实施例，使用较低和较高的初始阈值可以增加感测裕度并降低误码率。
应当理解，可以针对为了产生标识符位信息而选择的其他电阻开关装置操作特性建立适当的阈值或一组阈值。作为另一个(非限制性)示例性示例，逻辑电平0可以与2伏以上的编程电压相关联，逻辑电平1可以与1.8伏以下的编程电压相关联。如前所述，其他适当的阈值可以用于定义本文公开的标识符位的逻辑电平值。在一些实施例中，当大量电阻开关装置被感测为产生标识符位的一部分时，可以选择阈值电压、电流、脉冲宽度等，使得大约一半的装置与逻辑电平0相关联，另一半与逻辑电平1相关联。在一些实施例中，可以通过控制器160手动执行阈值设置；在其他实施例中，可以在初始化半导体芯片时设置默认阈值设置。
在进一步的实施例中，用于产生标识符位序列的操作特性或程序事件可以被选择以便随时间、多个读取周期和半导体芯片常见的温度范围而具有相同或基本相同的测量值。这导致所公开的标识符位序列的误码率非常低(例如，见下文图7)。作为示例性示例，在第1天在室温下首次测量的电阻开关装置的本征泄漏电流(或其他物理上不可克隆特性)可以在五年后在100万次读取操作后的100摄氏度下测量为相同或基本相同(例如，相对于恒定的本征泄漏电流阈值)。可以根据控制器160的要求确定电阻开关装置的值。作为另一个示例性示例，为了确定电阻开关装置的电阻，可以向电阻开关装置施加电流源，测量电压降并计算电阻。本领域已知或合理传达给本领域技术人员的用于测量或确定电阻开关装置的物理特性的其他技术被认为在本公开的范围内。
除前述内容外，控制器160可以被配置为定义电阻开关装置(或多组电阻开关装置)的布置或顺序，以创建标识符位的多位序列。作为一个示例性示例，可以读取电阻开关装置0:7并将其分配给位序列的位0:7。在其他实施例中，位序列不需要从以特定顺序排列的电阻开关装置导出。作为示例，可以从电阻开关装置的顺序行读取装置15、90、7、21、50、2、37、19，并分别将其分配给输出位串的位0:7。较大的位串可以是任意选定长度。例如，可以将64位、256位、1024位、64千位或标识符装置120的任何其他适当的子集直至所有标识符装置120(在至少一些实施例中可以包括RS装置105的所有阵列)的位串用于位串。作为另一个非限制性示例，对于256位标识符序列，控制器160可以定义标识符装置120/多组标识符装置120的顺序，以对应于256位的序列。然后，控制器160可以按照装置顺序对从标识符装置120/多组标识符装置120产生的标识符位值(例如，逻辑电平，…)进行排序，从而创建256位标识符序列。作为具体示例，在选择阵列中的一行256个电阻开关装置以产生标识符序列的情况下，256个电阻开关装置的标识符位值可以按照电阻开关装置在该行中的物理位置的顺序排列；然而，这只是示例性示例，任何其他适当的布置或顺序都可以由控制器160实现，作为替代或补充。
从整个公开可以明显看出，任何适当数量的位都可以被分配给标识符位，因此可操作控制器160以确定来自标识符装置120的哪些标识符位有助于标识符数据：64位、1千位、64千位或RS装置105的阵列的任何其他适当子集直至包括RS装置105的所有阵列。在一个或多个实施例中，控制器160可以在RS装置105的阵列上实现图13至图21A的方法1300至2100。
在一个或多个附加实施例中，可操作控制器160以将数据存储在电阻开关装置110或OTP装置130中。例如，控制器160可以从输入140接收待存储的输入数据字。在一些实施例中，控制器160可以将输入数据字与存储在标识符装置120处/由标识符装置120产生的标识符数据序列结合，以产生输出数据字。输出数据字可以存储在电阻开关装置110中。可以可选择地删除输入字。随后，为了重新创建输入数据，存储在电阻开关装置110中的输出数据字可以与标识符数据序列相结合(可选地由控制器160即时计算)，并且重新创建的输入数据字可以经由输出150输出。在各个实施例中，这种输入数据字可以是密码、文档、加密密钥或要安全存储的任何其他适当数据。使用本文公开的用于产生标识符数据的各个实施例的初始随机性测试已经成功。在一个随机性测试NIST SP800-22中，基于向标识符装置120施加电压或电流驱动信号的实施例通过了所有15个子测试。类似地，另一个随机性测试NISTSP800-90B，基于施加电压或电流驱动信号的类似实施例通过了所有子测试。在随机性测试中，使用NIST SP 800-90B利用1Mb/位流和总计300Mb测试了100个位流，通过了所有随机性子测试。
图2示出了根据本公开的替代或附加实施例的电阻开关(RS)装置205的示例阵列的框图。在一个实施例中，RS装置205的阵列可以基本上类似于上文描述的存储器105的阵列。然而，RS装置205的阵列不限于上文给出的描述，并且在一些实施例中，可以包括除上文描述的特征或功能之外或者替代上文描述的特征或功能的其他特征或功能。
RS装置205的阵列可以被划分为如可选块210所示的子集。尽管在图2所示的RS装置205的示例阵列中示出了可选块210的各种尺寸和位置，但是应当理解，这些尺寸和位置只是示例性的。此外，术语“块”并不旨在限制可以分配给可选块210的电阻开关装置的组的数量、位置、布局或空间方位。相反，术语“块”仅旨在表示RS装置205的阵列内的电阻开关装置的任何适当子集的可选分组，这仅取决于可以在制造包含RS装置205的阵列的半导体裸片时创立的电路布局(如果有的话)的物理限制和对一组电阻开关装置的操作访问。然而，在RS装置205的阵列内使用位可寻址的双端电阻开关装置的情况下，不需要应用这种限制，并且在这种实施例中，电阻开关装置的任何适当选择、分组、关联等可以通过控制器160定义为可选块210。例如，在至少一个实施例中，电阻开关装置的非连续组可以被定义为可选块210(例如，可选块210A和可选块210B可以被定义为单个可选块210AB)，在另一个示例中，定义非矩形或甚至非规则形状区域(例如，无形状区域)的一组电阻开关装置可以在其他实施例中定义为可选块210。前述内容的适当组合可以在其他实施例中实现。
控制器160可以接收选择的电阻开关装置的输入(例如，通过上文图1的输入140或通过未描述的另一个命令路径)，以分配为一组。选择可以包括任何适当数量的电阻开关装置，其包括规则或非规则形状的分组、无形状的分组、连续和非连续的电阻开关装置等、或前述分组的适当组合。因此，尽管图2示出了RS装置205的阵列内的标识符装置120的矩形块，但是应当理解，替代地，RS装置205的阵列的不同子集可以被定义为选择为标识符装置120。类似地，控制器160可以接收选择的一次性可编程(OTP)装置130的输入。尽管TOP装置130的分组被示出为在矩形空间内，但与标识符装置120类似，也可以选择OTP装置130的非规则、无形状、非连续分组，并由控制器160定义为OTP装置130。控制器160还可以接收用于一个或多个可选块210的电阻开关存储装置(例如，上文图1的电阻开关装置110)的分组选择，或者在制造时包括用于一个或多个可选块210的易失性电阻开关装置的分组选择。
在各个实施例中，控制器160可以利于在制造后操作前的设置程序期间定义可选块210。在一些实施例中，控制器160可以利于在RS装置205的阵列的操作之后定义或重新定义可选块。例如，在一个或多个实施例中，在包含RS装置205的阵列的芯片或电子装置的使用寿命期间，并且在用于RS装置205的阵列的电阻开关装置的物理约束允许的情况下，可以修改作为标识符装置120、OTP装置130或电阻开关装置110的装置的操作前分组。一般而言，编程为OTP操作以将数据存储为OTP数据的装置通常无法被擦除，因此不能重新用于非OTP操作。然而，这取决于用于RS装置205的阵列的电阻开关装置的技术能力；例如，在至少一个实施例中，在OTP编程之后可以重新改变OTP装置的用途的情况下，控制器160可以实现这种重新指示。如本文所公开的，本领域已知的或通过本文提供的上下文合理地传达给本领域技术人员的，在物理限制允许的情况下，可以使用控制器160处的选择命令将装置重新定义为标识符装置120、OTP装置130和电阻开关装置110，以重新定义用于开关、存储器、标识符或OTP操作的RS装置205的阵列的子集。
控制器160有助于为标识符装置120定义用户选择的RS装置205的阵列的子集的实施例进一步提高了标识符装置120产生的标识符序列的安全性，使得非法访问这种标识符序列变得更加困难。这是因为用于产生标识符数据的RS装置205的阵列内的固定的一组位不会对包含(或产生)标识符数据的物理位置增加附加的模糊性。因此，打算非法获取标识符数据的黑客可以针对RS装置205的阵列的精确部分进行非法侧信道读取操作，例如，高强度显微镜(例如，使用高倍率电磁技术，无论是可见的、红外的还是紫外的，来成像标识符位的物理性质，以查看它们是否处于编程或未编程状态)。损害芯片的安全性甚至不需要芯片本身就能成功；一些非法侵入操作仅仅需要标识符数据就可以将非法芯片冒充为与标识符数据相关联的芯片。在这种情况下，黑客甚至不关心RS装置205的阵列的一部分是否在侧信道访问过程中被物理破坏(或者甚至芯片的大部分是否被破坏)；只要标识符数据被准确提取，非法侵入就成功了。相反，当分配给标识符装置120的部分电阻开关装置未知时，非法侵入技术不能针对包含标识符数据的位的精确子集。因此，即使具有制造的RS装置205的阵列的制造商布局也不足以确定哪些位包含标识符数据；甚至芯片制造商本身也不知道这些信息。此外，如果RS装置205的阵列的一些位包含标识符数据的一部分，则销毁这些位可以有效地销毁标识符数据，从而有效地阻挠非法侵入企图。因此，为控制器160提供在制造后输出选择标识符位120的能力，尤其允许选择RS装置205的阵列内的不同尺寸的标识符位和不同位置的标识符位，非连续的多组标识符位以及甚至不规则形状或无形状的多组标识符位显著地增加了与非法访问如本文所述的由RS装置205的阵列产生的标识符数据相关联的困难。
图3示出了根据本公开的进一步实施例的示例电阻开关装置层叠层结构300的框图。注意，装置层叠层结构300和其中示出的元件(以及本文包括的其他集成电路装置图)不是按比例绘制的，而是仅为代表性示例。装置层叠层结构300包括基板302。基板302可以提供可以实施集成电路制造工艺的基础以形成包含在装置层叠层结构300内的装置的物理组件。在一个实施例中，基板302可以是硅(Si)或硅氧材料(例如，SiO2，…)，但不限于此，并且在其他实施例中可以包含任何适当的基板材料。
本公开的各个实施例可以可选地提供图3中未示出的在基板302上或上方制造的一个或多个层。这种层可以包括诸如电子装置、机械装置、机电装置等的集成电路装置的层。在一个或多个实施例中，可以作为前段制造技术的一部分形成这种装置，前段制造技术可以包括用于在基板302内或至少部分在基板302内形成装置的制造技术，而本公开不限于这种实施例。此外，在进一步的实施例中，可以通过后段制造技术形成覆盖在基板302上的一个或多个层。这种层可以包括位于绝缘体/介电层304下方的金属层(例如，金属x-1层、x-2层……x-n层，其中n为适当的整数)、介电层等或前述层的适当组合。在一个实施例中，根据本领域已知的多裸片结合技术，可以使类似于基板302且可选地包含形成在附加基板上的集成电路装置或层的一个或多个附加基板结合到基板302并位于绝缘体/介电层304下。
如图3所示，绝缘体/介电层304位于基板302上，并位于形成在基板302与绝缘体/介电层304之间的任何可选层上。如金属“x”层306所示的金属层设置在绝缘体/介电层304上。x可以是大于零的适当整数。在一个实施例中，金属“x”层306可以是后段金属层，但本公开不限于此实施例。
绝缘体308形成在金属“x”层306上，金属“x”层306中包括以空间间隔形成的导电电极310(或导电插头)。覆盖在导电电极310上的分别是分离的装置320，例如，电阻开关装置(例如，电阻开关存储装置、易失性电阻开关装置、或电阻开关存储装置和易失性电阻开关装置的组合)。分离的装置320的底部导电层322与导电电极310的各个上表面以及绝缘体308的上表面的各个部分电接触(在一些实施例中，物理接触)。在一些实施例中，一个或多个附加层(例如，粘附层、扩散阻挡层、种子层、离子导体层等，或者前述层的适当组合)可以位于绝缘体308与底部导电层322之间。
电阻开关层324形成在导电层322上(并且可选地与导电层322物理接触)。电阻开关层324被示出为具有在导电电极310的边界处形成为电阻开关层324的下表面的本征表面粗糙度325。本征表面粗糙度325可以通过形成导电电极310的(上)表面、电阻开关层324的(下)表面或前述表面的组合的原子/分子粒子的晶界来定义。原子/分子粒子或多组这种粒子(也称为原子/分子“晶粒”)可以在电阻开关层324的表面中形成不规则的表面结构。在一个实施例中，所制造的粒子的分布可以导致电阻开关层324的表面具有大于0.2nm的RMS表面粗糙度(例如，见下文图4A)。尽管图3中未示出(然而见下文图4B和图4C)，但电阻开关层324的上表面也可以具有大于0.2nm的RMS表面粗糙度。在一个实施例中，上表面和下表面可以具有不大于10nm的最大RMS表面粗糙度。在更进一步的实施例中，电阻开关层324的上表面和下表面的RMS表面粗糙度可以在0.2nm和10nm之间的范围内或者是其之间的任意适当值或在其之间的任意适当范围内(例如，0.2nm至5nm；0.5nm至5nm；0.75nm至3nm等)。这可以导致电阻开关层324在其整个体积内的厚度变化(从上表面到下表面测量)。此外，电阻开关层324内的晶界的位置、方位、大小和分布通常是随机或基本随机的过程，导致各个分离的装置320的开关层表面的不相关表面粗糙度(例如，见下文图4)。
粒子施主层326设置在电阻开关层324上。粒子施主层326可以包含在电阻开关层324内扩散的导电粒子，并且在本公开中还可以被称为金属层、活性金属层等。如本文所公开的或如本领域已知的，或通过本文提供的上下文合理地传达给本领域技术人员的，粒子施主层326可以包括用于活性金属层或粒子施主层的适当材料。此外，导电层328可以设置在金属层326上。在一个实施例中，导电层328可以是与金属“x”层306结合的作为后段金属布线的一部分的金属“x+1”层。然而，导电层328不限于此，并且可以是掺杂硅层、掺杂硅锗层、含金属层(例如，导电金属化合物、合金、混合物等)、或设置在集成电路装置的后段金属布线之间的其他适当导电层。在至少一个实施例中，诸如导电覆盖层(例如，在粒子施主层326与导电层328之间提供电连续性)、粘附层、扩散阻挡层、蚀刻停止层、离子导体层等的一个或多个层可以设置在粒子施主层326和导电层328之间。绝缘体/介电材料330覆盖并围绕分离的装置320，在分离的装置320和覆盖分离的装置的层(未示出)之间提供电隔离。
图4示出了根据本公开的实施例的装置间开关表面变化400的框图。示出了作为集成电路装置的一部分形成的一对分离的装置420。在一个或多个实施例中，分离的装置420可以基本上类似于图3的分离的装置320，但本公开不限于本实施例。例如，分离的装置420可以形成在集成电路装置的相邻的后段金属布线金属“x”306与金属“x+1”428之间。在一个实施例中，金属布线306、428可以由对可见、红外或紫外电磁光谱不透明的含致密金属材料的衬里形成(或内衬有该衬里，未示出)。示例包括Ti、Ta、W、Cu、Al、Fe、前述金属的适当合金或混合物、前述金属的适当氮化物或氧化物等或者其适当组合。这种布置有助于阻挡通过非法显微镜技术观察分离的装置420，以使其错误地读取分离的装置420的位状态(例如，见下文图4B和图4C)。
分离的装置420包括具有制造的各表面粗糙度(包括表面粗糙度装置1 425和表面粗糙度装置2 427)的各开关层324。切割部分425A示出了制造的表面粗糙度装置1 425的特写图(另见图4A，示出了导电材料322和开关层324的边界中的单独的表面粗糙度变化405A，以及RMS表面粗糙度410的示例范围)。如本文所述，在一个或多个实施例中，表面粗糙度的RMS值可以大于0.2nm。在进一步的实施例中，表面粗糙度的最大RMS值不超过10.0nm。然而，由于表面粗糙度是由随机或基本随机过程形成的，所以装置之间的开关层324的表面粗糙度和相关厚度的固有变化可以导致分离的装置之间的操作特性的随机变化，操作特性包括：各编程电压、各本征电阻，各编程电阻(编程状态下的电阻)、各编程电流、各擦除电流(未编程状态下的电流，或泄漏电流)、各擦除电压、电流、场强、场极性等或上述各项的适当组合。在一些实施例中，这些特性中的一个或多个将在分离的装置420之间几乎没有互相关，并且与裸片或晶圆上的空间位置几乎没有互相关。制造期间的故意变化可以导致互相关非常小：在约-0.2至约0.2的范围内，约-0.1至约0.1的范围内，约-0.02至约0.02的范围内，约-0.01至约0.01的范围内，并且在一些实施例中在约-0.003至约0.003的范围内(例如，见下文图9)。
在一个或多个实施例中，开关层324的厚度随开关层324的下表面和上表面的RMS表面粗糙度(例如，大于0.2nm)在空间上变化。在一个实施例中，通过设计，用于沉积开关层324的过程可以完全基于指定比用于沉积开关层的传统制造参数范围更宽的制造参数范围。在一个或多个实施例中，开关层324的标称厚度可以在10埃
Figure BDA0003690694660000251
至
Figure BDA0003690694660000252
至
Figure BDA0003690694660000253
至
Figure BDA0003690694660000254
的范围内、或者是其之间的任何适当值或在其之间的任何适当范围内。在各个实施例中，可以通过调整沉积温度、沉积时间、试剂化学品纯度、试剂化学品流速、沉积功率等或上述各项的适当组合实现表面粗糙度的更大变化。在一个或多个实施例中，开关层324的空间厚度变化可以在以下范围内：2％至10％、5％至20％、2％至20％，或者是其之间的任何适当值或在其之间的任何适当范围内。
开关层324的厚度是可以影响分离的装置420的各个操作特性的一个参数。这种操作特性的示例可以包括：易失性/非易失性、开/关电流比、开关时间、读取时间、存储器耐久性、程序/擦除周期等。基于制造公差的范围，电阻开关装置的这些特性中的至少一些特性可以在阵列中的电阻开关装置之间、或者在裸片上的开关装置之间(装置内)、在晶圆中的裸片之间、或者在晶圆之间(装置间)具有非常低的互相关。在一些实施例中，对于裸片上的两个电阻开关装置，本征(未编程)电阻、本征(未编程)电流、本征编程电压、程序电阻、擦除电压等的互相关在一些实施例中可以在-0.1至0.1之间，或在进一步的实施例中可以在-0.01至-0.01之间。作为示例，本征电阻可以在100千欧姆(kΩ)至50兆欧姆(MΩ)、100kΩ至100MΩ的范围内，或者是其之间的任何适当值或在其之间的任何适当范围内。
图4B和图4C示出了两个电阻开关装置320B和320C的示例开关层324。然而，开关层324仅仅是代表性的，因为仅为了便于说明，每个装置320B、320C的表面粗糙度相同；如上文所讨论的，对于真实的装置来说，情况并非如此。相反，图4B和图4C示出了形成在装置320B和320C的开关层324内的导电粒子的细丝(在下文中称为导电细丝402B、402C)。由于通过开关层324的导电性可以主要由导电细丝402B与导电材料322之间的电连续性(或至少基于电子隧穿的连续性)定义，所以装置320B、320C的电阻状态也可以主要由导电细丝的电连续性定义。导电细丝402B表示穿过装置320B的开关层324的粒子施主层326与导电层322之间的电连续路径，使得装置320B处于低电阻(或编程)电阻状态。相反，导电细丝402C表示装置320C的粒子施主层326与导电层322之间的电不连续路径，导致装置320C处于高电阻(或擦除或非编程)电阻状态。在图4B和图4C所示的示例中，这些各连续性状态仅通过一对导电粒子404B和404C确定。对于导电细丝402B，粒子404B在导电细丝402B与导电材料322之间完全连续，而对于导电细丝402C，粒子404C在导电细丝402C与导电材料322之间不完全连续。因此，在这些示例中，这两个粒子404B、404C的位置决定了装置320B和320C的电阻状态。这些附图示出了基于细丝的电阻开关装置的侧信道读取的困难。由于可以只需要几个原子/分子粒子来完成或破坏连续性，从而导致一种状态或另一种状态，所以确定电阻状态的非法技术(例如，高强度显微镜)会非常困难。当装置320B和320C形成在金属布线层之间(例如，如上文图3和图4所示)时，由于通常用于后段布线结构的金属材料的密度，可以进一步加剧这种困难。因此，本文公开的电阻开关装置可以为标识符数据提供抵抗其他伪随机状态装置(例如，SRAM)易受攻击的非法侧信道访问技术的较高的本征安全性。
图5示出了根据一个实施例的100兆位(Mb)的电阻开关装置的汉明距离(HD)分布500的示例曲线图。该曲线图绘制了x轴上的标准化汉明距离与y轴上的总体电阻开关装置(再次标准化)。汉明距离表示唯一可识别位序列(例如，两个序列，其中各序列的至少一位不同)之间的最小偏差。蓝色曲线图列出了不同半导体裸片之间的通过本文公开的电阻开关装置技术产生的标识符序列数据的汉明距离。图5所示的以0.5汉明距离为中心的高斯或近高斯分布提供了优异的分布，没有明显的重叠，表明各个半导体裸片的独特序列。红线表示在单个裸片上多次读取标识符序列的汉明装置内。单个裸片的理想HD内为0.0，即每次读取相同的数据序列时产生的误码率(BER)为零的情况。诸如SRAM的用于产生标识符数据的现有结构具有非常高的本征误码率，导致HD内值显著大于0.0。这降低了区分HD内和HD间的安全裕度，增加了读取错误与另一个半导体裸片的标识符序列重叠的可能性，破坏了标识符的唯一性。对于电阻开关装置，HD内有效地为0.0，提供了优异的安全裕度，最小化了BER，并在多个读取周期内最大化了标识符序列的唯一性。
图6示出了根据本公开的进一步实施例的从所公开的电阻开关装置产生的标识符数据的空间随机性600的示例视图。空间随机性通过相关函数620定义为
Figure BDA0003690694660000271
其中N是等于256位的数字，xi是第i位，xi+j是第i+j位。如相关性600的视图所示，相邻位之间的相关性在-0.003和0.003之间，并且很大程度上在-0.002和0.002之间，这表明所公开的电阻开关装置的优异的不相关性。
图7示出了根据本公开的一个或多个实施例的电阻开关装置标识符数据在温度范围内的使用寿命700的示例视图。该视图绘制了在-40摄氏度、25摄氏度和125摄氏度的温度下，x轴上的读取操作数与y轴上的误码率。即使在所有温度下读取108次以上，BER也基本为零。在一个实施例中，如图7所示，可以通过从基于编程或非编程区分电阻开关装置位的程序相关事件(例如，中值编程电压、差分编程速度等)确定标识符位值来部分实现非常高的使用寿命。在初始区分之后，被定义为编程的位可以被一次性编程(例如，利用高压编程脉冲、长程序循环时间、具有高程序峰值和长脉冲长度的多脉冲程序循环等)，以呈现被永久编程的、不可擦除的、一次性编程等的编程位。一次性编程过程可以显著减少被编程装置的位丢失，实现极低的误码率，如图7所示。
图8示出了根据进一步的实施例的所公开的电阻开关装置与基准密码质量随机数产生器相比的随机性800的示例视图。该视图绘制了二进制数的熵：x轴上的2-x，其中1.0的x等于完美熵(二进制序列的任意位中0或1的可能性为50％)。y轴绘制了位计数。浅阴影条806表示100兆位的标识符数据的从电阻开关装置的物理上不可克隆特性导出的标识符数据，深阴影条802表示第一基准随机源，中等阴影条表示第二基准随机源。如图8所示，电阻开关装置产生的数据具有与两种密码质量随机数发生器相当的熵。
现在参考图9，示出了根据一个或多个所公开的实施例的电阻开关装置阵列的示例示意图和标识符位902、902A、902B(统称为标识符位902)的示例差分分组900。在图9的差分分组900中，成对的电阻开关装置被分配给单个标识符位(例如，通过诸如图1的控制器160的控制器)。还如差分分组900所示，分组到单个标识符位902、902A、902B中的每对电阻开关装置是共同字线(例如，字线0 910至字线N 912，其中N是大于0的适当整数)上的相邻电阻开关装置。因此，例如，右下标识符位902包括字线N 912上的电阻开关装置1 904和相邻的电阻开关装置2 906。每个电阻开关装置904、906可以通过各晶体管908在一个端子处连接到位线936、938，并在第二端子处连接到源线926、928。在图9的示意图中，字线N 912激活或停用连接到电阻开关装置904、906的晶体管908，从而分别使电阻开关装置904、906与源线926、928连接或断开。换句话说，当字线N 912具有高电压并激活晶体管908时，电阻开关装置904、906分别连接到源线926、928。相反，当字线N 912具有低电压并停用晶体管908时，电阻开关装置904、906分别与源线926、928断开。
每个标识符位902、902A、902B的位值可以通过为每个标识符位902、902A、902B定义的电阻开关装置的所选择的差分特性来确定。如果一对电阻开关装置904、906中的第一电阻开关装置(例如，由控制器160定义)具有第一阈值特性，则标识符位902可以具有第一二进制值(例如，“0”值)。相反，如果一对电阻开关装置904、906中的第二电阻开关装置(例如，由控制器160定义)具有第一阈值特性，则标识符位902可以具有第二二进制值(例如，“1”值)。示例差分特性可以包括：编程速度(例如，哪个装置是响应于编程电压而被编程的第一个装置确定标识符位902是“0”还是“1”)，编程电压(例如，编程电压高于装置2 906的装置1 904确定“0”，反之确定“1”)，本征电流(例如，本征电流高于装置2 906的装置1 904确定“0”，反之确定“1”)，本征电阻(例如，本征电阻高于装置2 906的装置1 904确定“0”，反之确定“1”)等，或前述各项的适当组合。在一个实施例中，一旦差分程序相关事件建立了标识符位902的值，第一个被编程的装置(或在控制器160处确定的具有较高或较低编程电压的装置)可以被设置为一次性可编程编程，以使标识符位能够在几乎没有错误率的情况下被多次重新读取。
在至少一个实施例中，为每个标识符位902、902A、902B定义的电阻开关装置的差分特性可以用于为标识符位产生多位二进制数据。在一个实施例中，更多组电阻开关装置可以被分组到各标识符位902中，以实现多位二进制值。例如，四个电阻开关装置可以被分组到标识符位902，以实现双位标识符数据(例如，见下文图11和图12)。然而，在另一个实施例中，控制器(例如，控制器160)可以替代地为成对的电阻开关装置904、906建立多个状态，以实现多位二进制信息。例如，可以建立阈值本征电流(或本征电流的范围)，并且可以利用成对的电阻开关装置904、906的本征电流值来定义四个(或更多)差分状态，其可以与双位(或更多)二进制数据相关联。作为示例，四种差分状态可以被定义为包括：第零状态，其中两个装置904、906小于阈值本征电流(例如，500nA)；第一状态，其中装置904小于阈值本征电流且装置906大于阈值本征电流；第二状态，其中装置906小于阈值电流且装置904大于阈值电流；以及第三状态，其中两个装置904、906大于阈值电流。因此，测量成对装置904、906的本征电流可以用于为标识符位902产生双位二进制值。作为又一个示例，可以相对于成对的装置904、906的本征电流值来定义多个阈值电流值，以实现更大的多位数。例如，两个本征电流阈值(500nA，550nA)可以为每对装置904、906定义三个本征电流状态(一个小于500nA的电流状态；一个在500nA和550nA之间的电流状态；以及一个大于550nA的电流状态)。相对于两个电阻开关装置904、906测量的三个本征电流状态可以产生23个差分状态，从而能够定义标识符位902的三位二进制数据等。在各个实施例中，可以利用较大数量的电阻开关装置904、906和多个测量阈值的组合来实现较大数量的差分状态，其中2#个差分状态定义了可以与单个标识符位902、902A、902B相关的二进制位的数量。
图10示出了根据本公开的替代或附加实施例的电阻开关装置的示例阵列的示意图，提供了标识符位902、1002、1010的差分分组1000的替代定义。差分分组1000可以将字线上的多个非相邻电阻开关装置定义为单个标识符组。例如，标识符位1002包括成组的字线0910和位线930上的装置1 1004以及字线0 910和位线934(其与位线930不直接相邻)上的装置2 1006。类似地，标识符组1010包括成组的字线N 912和位线930上的装置1 1014以及字线N 912和位线935(其与位线930也不直接相邻)上的装置2 1016。标识符位1002和1010以及其他适当的组合可以由下文图1的控制器160定义。除前述内容外，在通过差分分组1000描述的实施例中，还可以对具有共同字线上和相邻位线上的装置的标识符位902进行分组。因此，在一些公开的实施例中，差分分组1000可以将相邻位线上的装置分组与非相邻位线上的装置分组混合。
图11示出了根据本公开的进一步实施例的电阻开关装置的示例阵列的示意图，提供了标识符位1102、1110的差分分组1100的另一种替代定义。如图所示，差分分组1100分别将共同位线930、932……上的多个电阻开关装置定义为标识符位1102、1110。尽管图11的示例阵列容纳字线0 910与字线N 912之间的一个或多个字线，但在一个实施例中，标识符位1102和1110可以对相邻字线上的电阻开关装置进行分组，本公开不限于此，标识符位还可以包括非相邻字线上的多组电阻开关装置。如本文所述(例如，见图9)，各个标识符位1102、1110的各个电阻开关装置的差分操作特性可以用于为每个标识符位1102、1110产生标识符数据。然而，本公开不限于此，并且使用标识符位数据明确公开的差分操作特性的定义，以及通过本文提供的上下文合理传达给本领域技术人员的定义被认为在本公开的范围内。
图12示出了根据本公开的又一实施例的电阻开关装置的示例阵列的示意图，提供了标识符位1202、1210、1220的差分分组1200的又一种定义。特别地，差分分组1200允许将不同位线上以及不同字线上的电阻开关装置分组为标识符组。例如，标识符位1202包括位线930、932和字线910、912上的电阻开关装置。此外，标识符位1210和1220将非相邻位线上的电阻开关装置与不同字线上的其他电阻开关装置分组。应当理解，根据本公开的各个实施例，还可以实现任何将电阻开关装置规则或不规则分组为标识符位，并且本公开的范围不限于明确描述的内容。此外，标识符位1202、1210、1220分别包括四个电阻开关装置。即使对于单阈值定性标准(例如，响应于施加到所有装置的编程电压在标识符位内编程的第一个装置)，这也允许各个标识符位1202、1210、1220的双位二进制数据。例如，如果装置11204是第一个被编程的，则标识符位等于00；如果装置2 1206是第一个被编程的，则等于01；如果装置3 1208是第一个被编程的，则等于10；如果装置N 1209是第一个被编程的，则等于11，或类似定义。在一些实施例中，每个标识符位的电阻开关装置的数量N可以等于2x，其中x是多位二进制数的位数。在其他实施例中，可以使用差分定量阈值度量来增加每个标识符位的具有四个电阻开关装置的每个标识符位的多位容量，类似于上文关于图9的描述。本领域已知的或通过本文提供的上下文合理建议本领域技术人员的其他变化和组合被认为在本公开的范围内。
本文所包括的附图是关于电阻开关装置或者包含多个电阻开关装置的裸片或晶圆的若干组件、层和材料描述的。应当理解，这种附图可以包括其中明确指出的这些组件、层和材料，明确指出的组件/层/材料中的部分，或者未明确描绘但本领域已知的或通过本文提供的上下文合理传达给本领域技术人员的附加组件/层/材料。子层还可以实现为所描绘层内的相邻其他子层。此外，在适当的情况下，本说明书的特定附图中的实施例可以部分或全部应用于其他图中描绘的其他实施例，反之亦然。作为示例性示例，图3的开关装置层叠层结构300可以用于形成如图9至图12所示的电阻开关装置阵列，其又可以与图1的RS装置105的阵列，或者图22的存储器阵列2202，或者图23的易失性存储器2310A或非易失性存储器2310B等一起被包括。此外，应当注意，一个或多个所公开的工艺可以组合成提供聚合功能的单个工艺。例如，沉积工艺可以包括蚀刻工艺(反之亦然)，以便于通过单个工艺沉积和蚀刻集成电路装置的组件。所公开架构的组件还可以与本文未具体描述但本领域技术人员已知的一个或多个其他组件交互。
鉴于上文描述的示例性视图，参考图13至图21A的流程图，将更好地理解可以根据所公开主题实施的处理方法。虽然为了简单解释，图13至图21A的方法被示出并描述为一系列块，但应当明白并理解，所要求保护的主题不受块的顺序限制，因为一些块可以以不同的顺序出现，并且/或者与本文所描绘和描述的其他块同时出现。此外，并非所有示出的块都需要实现本文描述的方法，并且在一些实施例中，本领域已知的或通过本文提供的上下文合理传达给本领域技术人员的附加步骤也被认为在本公开的范围内。此外，在适当的情况下，作为一个过程的一部分示出的一些步骤可以实现用于另一个过程；一个或多个过程的其他步骤可以在本公开的范围内在本文所公开的其他过程中添加或替换。此外，应当进一步理解，本说明书中公开的方法能够存储在制品上，以便于将这种方法传输和转移到电子装置。所使用的术语制品旨在包括可以从任何计算机可读装置、结合载体的装置或存储介质访问的计算机程序。
图13示出了根据各个公开的实施例的用于利用电阻开关装置产生电子装置的标识符数据的示例方法1300的流程图。在1302处，方法1300可以包括选择裸片上的电阻开关装置的子集以产生用于标识符序列的位。选择可以响应于在存储器控制装置(例如，上文图1的控制器160，下文图22的命令接口2216和状态机2220，下文图23的系统存储器2310和处理单元2304，或者其他适当的存储器控制、管理或操作装置)处接收的命令。在其他实施例中，在至少一些实施例中，选择可以在制造商初始化半导体装置时建立，或者可以在用户初始化时建立，或者在正常操作期间建立。
在1304处，方法1300可以包括向电阻开关装置的子集施加小于电阻开关装置的编程电压的低电压。在一个实施例中，低电压可以在约0.1伏至约1伏的范围内；或在一些实施例中，在约0.3伏至约0.5伏或约0.6伏的范围内。选择编程电压大小以避免电阻开关装置的任何子集的程序事件。
在1306处，方法1300可以包括响应于低电压读取每个电阻开关装置的原始电流值。原始电流(在本文中也称为本征电流或初始电流)可以是与先前未编程(例如，自制造以来)的电阻开关装置相关联的电流。在1308处，方法1300可以包括将每个装置的电流值与高电流和低电流的一个或多个阈值进行比较。在一个实施例中，单个电流阈值可以用于将测量的原始电流值区分为高于单个电流阈值或低于单个电流阈值。在其他实施例中，可以利用多个电流阈值来区分高于较高电流阈值或低于较低电流阈值的测量电流值。本领域已知的或通过本文提供的上下文合理传达给本领域技术人员的其他电流阈值和与本文描述的原始电流值的关系被认为在本公开的范围内。
在1310处，方法1300可以包括相对于高电流和低电流阈值将原始电流值数字化。在一个实施例中，将原始电流值数字化可以包括将“0”位值分配给具有低于(较小)阈值的原始电流值的电阻开关装置，以及将“1”位值分配给具有高于(较大)阈值的原始电流值的电阻开关装置，或者在其他实施例中与之相反。在1312处，方法1300可以包括通过数字化的电流值形成位序列，并使数字位序列等同于标识符序列。在各个实施例中，标识符序列可以响应于装置(例如，半导体芯片、包含电阻开关装置的电子装置等)的ID请求而输出为识别应用的一部分，产生以作为认证应用的一部分认证该装置，以产生或验证作为加密应用的一部分的密钥等，或者上述各项的适当组合。
现在参考图14和图14A，示出了根据本公开的进一步实施例的用于利用纳米级电阻开关装置产生标识符数据的示例方法1400的流程图。在1402处，方法1400可以包括启动半导体芯片的标识符获取过程。根据各个公开的实施例，标识符获取过程可以被配置为从电阻开关装置的物理上不可克隆特性导出随机或基本随机数据。在使用不相关数据序列的其他应用中，随机数据可以用于产生各种应用的随机数、识别电子装置、认证电子装置、或在加密应用中产生/验证加密密钥。
在1404处，方法1400可以可选地包括接收半导体芯片的电阻开关装置子集的选择。根据各个实施例，可以接收选择作为控制器(例如，图1的控制器160)、存储器控制器(例如，图22的状态机2220或命令接口2216)或其他适当的处理或逻辑执行装置(例如，图23的系统存储器2310或处理单元2304)或者前述各项的适当组合的输入。在其他实施例中，选择可以是在半导体芯片初始化期间存储在存储器(例如，OTP装置130)中的参数。
在1406处，方法1400可以包括为电阻开关装置的子集启动电压和电流控制电路。在1408处，方法1400可以包括在电阻开关装置子集中的每个电阻开关装置上施加子编程电压，在1410处，方法1400可以包括测量子集中的每一个电阻开关装置的原始未编程电流。
在1412处，方法1400可以包括将测量的电流值与一组阈值电流值进行比较。在一个实施例中，可以将测量的电流值与单个阈值进行比较，以识别低于阈值的测量电流值，并识别高于阈值的测量电流值。在其他实施例中，可以将测量的电流值与较小阈值和较大阈值进行比较，以识别低于较小阈值的测量电流值，并识别高于较大阈值的测量电流值。
在1414处，可以可选地确定标识符位序列是单位还是多位序列。在替代实施例中，方法1400可以被配置为仅实现单位或仅实现多位序列，并且可以通过分别进行排他的单位或多位过程来替换确定1414。如果标识符位序列被确定为多位序列，则方法1400可以转至图14A的1424；否则，如果标识符位序列被确定为单位序列，则方法1400可以转至1416。
在1416处，方法1400可以包括将数字“0”分配给低于小(或较小)阈值电流值的电阻开关装置。在1418处，方法1400可以包括将数字“1”分配给高于大(或较大)阈值电流值的电阻开关装置。在1420处，方法1400可以包括将电阻开关装置的数字值映射到标识符位序列，并且在1422处，方法1400可以包括输出标识符位序列作为标识符获取过程的输出。
图14A继续方法1400。在1424处，方法1400可以包括将数字“0”分配给电流低于最小阈值的电阻开关装置。在1426处，方法1400可以包括将数字“1”分配给电流高于最小阈值且低于第二最小阈值的电阻开关装置。在1428处，方法1400可以包括将数字值分配给电流在随后阈值之间的电阻开关装置，直至第X数字值，其中，2N定义用于N位二进制数的X个数字值的数量。在1430处，方法1400可以包括将电阻开关装置的数字值映射到多数字标识符序列，并且在1432处，方法1400可以包括输出多数字标识符序列作为标识符获取过程的输出。
图15示出了根据本公开的一个或多个附加实施例的用于利用电阻开关装置产生标识符数据的示例方法1500的流程图。在1502处，方法1500可以包括选择阵列中的电阻开关装置的子集以产生用于标识符序列的位。在一个实施例中，电阻开关装置可以包含在半导体裸片上，并且标识符序列可以用于半导体裸片。
在1504处，方法1500可以包括对电阻开关装置的子集应用中值程序循环。中值程序循环可以具有被选择以使大约一半的电阻开关装置被编程并且大约一半的电阻开关装置保持未编程的特性。在一个或多个实施例中，这种特性可以包括编程电压大小，程序电流大小，循环时间，循环脉冲的数量、幅度或持续时间等，或前述各项的适当组合。
在1506处，方法1500可以包括在完成停止标准时停止中值程序循环。在一个实施例中，停止标准可以是中值程序循环的完成。在其他实施例中，停止标准可以是确定一半(或大约一半)电阻开关装置已经被编程。
在1508处，方法1500可以包括对电阻开关装置执行读取操作，并识别处于编程状态和非编程状态的电阻开关装置。在1510处，方法1500可以包括将第一二进制值分配给处于编程状态的电阻开关装置，并将第二二进制值分配给处于非编程状态的电阻开关装置。
在1512处，方法1500可以包括通过二进制值形成位序列，并使二进制位序列等同于标识符序列。在1514处，方法1500可以包括可选地对处于编程状态的电阻开关装置施加永久编程电压，以永久地编程处于编程状态的电阻开关装置。
图16和图16A示出了根据本公开的进一步实施例的用于产生标识符序列数据的示例方法1600的流程图。在一个或多个实施例中，根据本公开的至少一些实施例，方法1600可以通过在以纳米级制造工艺在裸片基板上制造双端电阻开关装置期间形成的物理上不可克隆特性产生标识符序列数据。
在1602处，方法1600可以包括启动半导体芯片的标识符获取过程。在1604处，方法1600可以包括可选地接收半导体芯片的电阻开关装置子集的选择。方法1600还可以包括将多组电阻开关装置子集组织成标识符位。在一个或多个实施例中，单个电阻开关装置可以被分配给每个标识符位。在其他实施例中，各组多个电阻开关装置可以被分配给每个标识符位。多个电阻开关装置可以包含X个电阻开关装置，其中X＝2N，N是分配给每个标识符位的多位二进制数中的位数。作为示例性示例，在为标识符序列数据产生的每个标识符位是两位二进制数的情况下，分配给每个标识符位的电阻开关装置的数量可以是X＝22或4。在其他实施例中，可以通过较少数量的电阻开关装置与用于定义多位二进制数的标识符位值(或位状态)的多个阈值度量标准结合来定义X(例如，见上文图9-12)。在适当的情况下，上述每个标识符位的电阻开关装置的编号和组织可以用于本说明书的其他实施例(例如，图13-15和17-21A的方法；图1、2、9-12、22和23等)，反之亦然(例如，本文其他地方描述的其他编号和组织可以用于方法1600)。本领域已知的或通过本文提供的上下文合理传达给本领域技术人员的单位或多位二进制数的逻辑状态和阈值度量标准的其他编号和组织被认为在本公开的范围内。
在1606处，方法1600可以包括为电阻开关装置子集启动电压和电流控制电路，在1608处，为电阻开关装置子集中的每个电阻开关装置应用中值程序循环。在一个实施例中，中值程序循环可以采用约2伏的编程电压；在其他实施例中，中值程序循环可以采用约1.8伏至约2.2伏的范围内的编程电压。可以实现与适当电流、脉冲时间、脉冲数量、脉冲的相对幅度或时序等相结合的其他电压。在一个实施例中，选择中值程序循环，以使在中值程序循环完成之后，电阻开关装置子集中的大约一半被编程，并且电阻开关装置子集中的大约一半保持未编程。在一个实施例中，可以选择中值程序循环，以便在中值程序循环之后，一半+/-5％被编程；在其他实施例中，在中值程序循环之后，一半+/-10％被编程；在进一步的实施例中，在中值程序循环之后，一半+/-15％被编程；在其他实施例中，在中值程序循环之后，一半+/-20％被编程。在适当的情况下，这些实施例可以用于本公开的其他方面。
在1610处，方法1600可以包括相对于停止标准监测中值程序循环。在一个实施例中，停止标准可以是检测大约一半电阻开关装置(或者，例如，一半+/-5％、+/-10％、+/-15％、+/-20％的电阻开关装置)的程序事件。在1612处，该方法可以包括在确定停止标准时终止中值程序循环。
在1614处，可以可选地确定标识符位序列是单位还是多位二进制数。如果是单位，则方法1600可以转至附图标记1616；否则，方法1600可以转至图16A的1626。在其他实施例中，可以不存在确定1614，方法1600可以仅针对单位或多位进行预配置，并且方法1600然后分别仅转至附图标记1616或附图标记1626。
在1616处，方法1600可以包括读取电阻开关装置子集中的每个所选择的电阻开关装置的编程状态。在1618处，方法1600可以包括将数字“0”分配给处于编程状态的电阻开关装置，在1620处，方法1600可以包括将数字“1”分配给处于非编程状态的电阻开关装置。在1622处，方法1600可以包括将电阻开关装置的数字值映射到标识符位序列，在1624处，方法1600可以可选地包括输出标识符位序列作为标识符获取过程的输出。在至少一个实施例中，方法1600可以进一步包括对处于编程状态的每个电阻开关装置应用永久性一次性可编程(OTP)程序操作，以利于标识符位序列的后续读取随时间、多个读取周期和相当大的温度范围而具有非常低的误码率。
参考图16A，可以在1626处继续方法1600。在1626处，方法1600可以包括测量电阻开关装置子集中的每个所选择的电阻开关装置的编程状态。在1628处，方法1600可以包括将数字“0”分配给在未编程状态测量的电阻开关装置，在1630处，方法1600可以包括将数字“1”分配给在第一编程状态测量的电阻开关装置(尽管在至少一些实施例中，此相对数字分配可以是相反的)。在1632处，方法1600可以包括将数字值分配给在第二和更高编程状态测量的电阻开关装置，直至第X数字值(例如，其中2N定义用于N位二进制数的X个数字值的数量，N是大于1的整数)。
在1634处，方法1600可以包括将电阻开关装置的数字值映射到多数字标识符序列(标识符序列的每个数字包括N位二进制数据)。在1636处，方法1600可以可选地包括输出多数字标识符序列作为标识符获取过程的输出。
图17示出了根据本公开的又进一步的实施例的用于产生标识符数据的示例方法1700的流程图。在1702处，方法1700可以包括选择裸片上的电阻开关装置的子集，以产生用于裸片的标识符序列的位。在1704处，方法1700可以包括在开始时对电阻开关装置的子集施加编程电压。在一个实施例中，电阻开关装置可以是先前从未编程过的原始电阻开关装置。在1706处，方法1700可以包括测量每个电阻开关装置的从开始时间到被编程的时间，可选地直至预定的停止时间。在1708处，方法1700可以包括将每个电阻开关装置的各编程速度值与高和低编程速度的一个或多个阈值进行比较。在一个实施例中，可以利用单个编程速度阈值，并且可以将各编程速度值与单个编程速度阈值进行比较，以确定它们与单个编程速度阈值的关系(例如，高于或低于)。在其他实施例中，可以利用多个编程速度阈值，并且可以比较各个编程速度值，以确定低于较小阈值的编程速度，并确定高于较大阈值的编程速度。
在1710处，方法1700可以包括将第一二进制值分配给低于阈值速度(或低于较小阈值速度)的电阻开关装置。在1712处，方法1700可以包括将第二二进制值分配给高于阈值速度(或高于较大阈值速度)的电阻开关装置。在1714处，方法1700可以包括通过二进制值形成位序列，并使位序列等同于标识符序列。在1716处，方法1700可以可选地包括对具有第一二进制值或第二二进制值的电阻开关装置应用一次性可编程程序循环。
图18和图18A示出了根据进一步公开的实施例的用于从双端电阻开关装置产生标识符位序列的示例方法1800的流程图。在1802处，方法1800可以包括启动半导体芯片的标识符获取过程。在1804处，方法1800可以包括可选地接收半导体芯片的电阻开关装置子集的选择。在一个实施例中，可以接收作为包含在半导体芯片上(或可操作地连接到半导体芯片)的控制装置的输入的选择，而在其他实施例中，选择可以是存储在半导体芯片上的默认选择。
在1806处，方法1800可以包括为电阻开关装置的子集启动电压和电流控制电路。在1808处，方法1800可以包括在开始时间对每个电阻开关装置应用程序循环，在1810处，方法1800可以包括响应于程序循环监测每个电阻开关装置的电响应。在1812处，方法1800可以可选地包括为电阻开关装置子集中的每个电阻开关装置确定并保存从开始时间开始的程序时间。
在1814处，可以可选地确定标识符位序列是单位还是多位二进制数。如果是单位，则方法1800可以转至附图标记1816；否则，方法1800可以转至图18A的1826处。在其他实施例中，可以不存在确定1814，方法1800可以仅针对单位或多位进行预配置，并且方法1800然后分别仅转至附图标记1816或附图标记1826。
在1816处，方法1800可以包括将数字“0”分配给程序时间低于阈值速度(或在一些实施例中低于较小阈值速度)的电阻开关装置。在1818处，方法1800可以包括将数字“1”分配给程序时间高于阈值速度(或在一个或多个实施例中高于较大阈值速度)的电阻开关装置。在1820处，方法1800可以包括将电阻开关装置的数字值映射到标识符位序列。在1822处，方法1800可以可选地包括输出标识符位序列作为标识符获取过程的输出。在1824处，方法1800可以可选地包括对分配给数字“0”或数字“1”的装置应用一次性可编程程序循环。
参考图18A，在1826处，方法1800可以包括将测量的程序时间与一组程序时间阈值中的最小阈值进行比较。在1828处，方法1800可以包括将数字“0”分配给被测量为编程快于最小阈值的电阻开关装置。在1830处，方法1800可以包括将测量的程序时间与一组程序时间阈值中的第二阈值进行比较，在1832处，方法1800可以包括将数字“1”分配给测量的程序时间在一组程序时间阈值中的最小阈值与第二阈值之间的电阻开关装置。在1834处，方法1800可以包括将数字值分配给测量的程序时间在一组程序时间阈值中的随后阈值之间的电阻开关装置，直至第X数字值，其中2N定义为N位二进制数提供的X个数字值的数量。
在1836处，方法1800可以包括将电阻开关装置的数字值映射到多数字标识符序列。在1838处，方法1800可以包括输出标识符序列作为标识符获取过程的输出。
图19示出了根据本公开的替代或附加实施例的示例方法1900的流程图。在1902处，方法1900可以包括选择裸片上的电阻开关装置的子集，以产生用于裸片的标识符序列的位。在1904处，方法1900可以包括将各组多个电阻开关装置的子集分组到标识符序列的位。在一个实施例中，分组到一个标识符位的多个电阻开关装置可以是阵列中的一条字线和相邻位线上的装置、阵列中的一条位线和相邻字线上的装置、阵列中的一条字线和非相邻位线上的装置、阵列中的一条位线和非相邻字线上的装置、或阵列中的非相邻字线和非相邻位线上的装置或前述各项的适当组合。
在1906处，方法1900可以包括对各组多个电阻开关装置中的每个电阻开关装置应用程序循环。在1908处，方法1900可以针对各组多个电阻开关装置中的一个电阻开关装置的程序事件监测各组多个电阻开关装置。在1910处，方法1900可以包括响应于检测多个电阻开关装置中的任意电阻开关装置的程序事件，终止多个电阻开关装置的程序循环。在1912处，方法1900可以包括基于相关联的多个电阻开关装置中的哪个电阻开关装置第一个展现程序事件，将各数字值分配给标识符序列的位。例如，在将一对电阻开关装置分组到一个标识符位的情况下，如果第一电阻开关装置(例如，连接到一对位线中的第一位线的装置、连接到一对字线中的第一字线的装置、连接到一对位线和字线中的第一位线和第一字线的装置、或其他适当的定义和布置)第一个展现程序事件，则标识符位可以被分配第一数字值(例如，“0”或“1”)，如果第二电阻开关装置第一个展现程序事件，则标识符位可以被分配第二数字值(例如，“1”或“0”)。
在1914处，方法1900可以包括通过数字值形成位序列，并使位序列等同于标识符序列。在1916处，方法1900可以可选地包括对各组多个电阻开关装置中的第一个编程的电阻开关装置应用一次性可编程程序循环。
图20和图20A示出了根据本公开的更进一步的实施例的示例方法2000的流程图。在2002处，方法2000可以包括启动半导体芯片的标识符获取过程。在2004处，方法2000可以包括可选地接收半导体芯片的电阻开关装置子集的选择，在2006处，方法2000可以包括将多个电阻开关装置分组到标识符数字序列的各个标识符数字。在各个实施例中，每个标识符数字可以是单位数字，而在其他实施例中，每个标识符数字可以是多位数字。
在2008处，方法2000可以包括为电阻开关装置启动电压和电流控制电路，在2010处，方法2000可以包括对标识符数字序列的每个标识符数字中的多个电阻开关装置应用程序循环。在2012处，方法2000可以包括监测各组多个电阻开关装置中的电阻开关装置的程序事件。在2014处，方法2000可以包括检测分组到一个标识符数字的多个电阻开关装置中的一个电阻开关装置的程序事件，在2016处，方法2000可以包括响应于检测电阻开关装置的程序事件，终止分组到该标识符数字的多个电阻开关装置的程序循环。在2018处，确定分组到一个标识符数字的任何其他多个电阻开关装置是否仍在编程。如果是，方法2000可以返回附图标记2014；否则，当所有多个电阻开关装置的程序循环终止时，方法2000可以转至2020。
在2020处，方法2000可以包括将第一数字值分配给多个电阻开关装置中的第一电阻开关装置第一个被编程的标识符数字，在2022处，方法2000可以包括将第二数字值分配给多个电阻开关装置中的第二电阻开关装置第一个被编程的标识符数字。
现在参考图20A，在2024处继续方法2000。在2024处，方法2000可以包括可选地将第X数字值分配给多个电阻开关装置中的第X电阻开关装置第一个被编程的标识符数字。在各个实施例中，数字值的数量X＝2N，其中N是与标识符数字序列的每个标识符数字相关联的N位二进制数的整数位数。在2026处，方法2000可以包括将标识符数字的数字值映射到标识符数字序列。在2028处，方法2000可以可选地包括输出标识符数字序列作为标识符获取过程的输出，在2030处，方法2000可以可选地包括对分组到每个标识符数字的每个第一个被编程的电阻开关装置应用一次性可编程程序循环。
图21和图21A示出了根据本公开的更进一步的实施例的示例方法2100的流程图。在2102处，方法2100可以包括选择裸片上的电阻开关装置的子集，以产生裸片的标识符序列。在2104处，方法2100可以包括测量受电阻开关装置的随机物理特性影响的电阻开关装置的一个或多个装置特性。在2106处，方法2100可以包括基于测量差异产生用于区分电阻开关装置的特性阈值。
在2108处，方法2100可以包括将数字“0”分配给与特性阈值具有第一关系的第一组电阻开关装置，在2110处，方法2100可以包括将“1”分配给与特性阈值具有第二关系的第二组电阻开关装置。在2112处，方法2100可以包括将在具有由分配的“0”和“1”值定义的各位值的位的序列中的电阻开关装置分组。在2114处，方法2100可以可选地包括输出位序列作为裸片的标识符。在2116处，方法2100可以包括永久编程(或擦除)第一组电阻开关装置或第二组电阻开关装置中的一组。
图21A继续方法2100，在2218处，方法2100可以包括将第一组电阻开关装置或第二组电阻开关装置中的第二组保持在相反状态。在2120处，方法2100可以包括接收对裸片的标识符序列的请求。在2122处，方法2100可以包括读取第一组电阻开关装置和第二组电阻开关装置的各状态。在2124处，方法2100可以包括通过读取状态重新产生位序列，在2126处，方法2100可以包括响应于对标识符序列的请求而输出重新产生的位序列。
根据各个实施例，公开了一种电子装置，包括：多个电阻开关装置，设置在半导体裸片的基板上，其中，多个电阻开关装置中的每个电阻开关装置包括设置在第一电极与第二电极之间的电阻开关材料层，其中，第一电极或第二电极中的一个包含响应于施加在第一电极与第二电极之间的外部刺激而在电阻开关材料层的材料中扩散的金属粒子，此外，其中，多个电阻开关装置与具有在-0.1至0.1的范围内的多个电阻开关装置中的电阻开关装置之间的相关系数的操作特性相关联；第一多条导线，提供与多个电阻开关装置的上电极的电连接；第二多条导线，提供与多个电阻开关装置的下电极的电连接；控制电路，用于划分多个电阻开关装置的子集，从而定义用于基于具有相关系数的操作特性产生数据序列的电阻开关装置的第一子集；以及感测电路，至少部分地设置在半导体基板上，并通过第一多条导线和第二多条导线与多个电阻开关装置电连接，其中，感测电路被配置为选择性地将感测信号施加到第一多条导线中的第一导线和第二多条导线中的第二导线，以将感测信号施加到电阻开关装置的第一子集中的第一电阻开关装置，其中，感测电路被配置为确定来自第一电阻开关装置的响应于感测信号的第一响应信号，并且其中，感测电路被配置为将感测信号选择性地施加到第一多条导线中的第一导线和第二多条导线中的第三导线，以将感测信号施加到电阻开关装置的第一子集中的第二电阻开关装置，其中，感测电路被配置为确定来自第二电阻开关装置的响应于感测信号的第二响应信号。
电子装置可以包括控制电路，控制电路被配置为接收识别电阻开关装置的子集的输入命令，其中响应于接收输入命令划分多个电阻开关装置的子集并定义电阻开关装置的第一子集。
在一个实施例中，控制电路进一步被配置为划分多个电阻开关装置的附加子集(不同于多个电阻开关装置的上述子集，用于一次性可编程(OTP)操作)，从而定义OTP电阻开关装置的第二子集。在进一步的实施例中，控制电路进一步被配置为将多个电阻开关装置中的不包含在电阻开关装置的第一子集中且不包含在OTP电阻开关装置的第二子集中的电阻开关装置定义为可重写非易失性电阻存储装置，从而定义可重写非易失性电阻存储装置的第三子集。
在另一个实施例中，第一响应信号与第二响应信号之间的相关系数在-0.1至0.1的范围内。在进一步的实施例中，第一响应信号与第二响应信号之间的相关系数在-0.01至0.01的第二范围内。在其他实施例中，第一响应信号与第二响应信号之间的相关系数在-0.003至0.003的第三范围内。
在其他实施例中，响应于第一响应信号和检测信号，确定与第一电阻开关装置相关联的第一特性；响应于第二响应信号和感测信号，确定与第二电阻开关装置相关联的第二特性。在一个实施例中，第一特性和第二特性选自由本征未编程电流、本征编程电压、本征编程速度、最大程序电流、程序电阻、擦除电压、最小擦除电流以及至少一个程序和擦除之后的擦除状态电流组成的组。
在一个或多个实施例中，控制电路进一步包括处理电路，处理电路可通信地连接到感测电路，并被配置为将第一响应信号和第二响应信号与一个或多个定性或定量基准进行比较。在一个实施例中，处理电路被配置为基于第一响应信号与一个或多个定性或定量基准中的基准的比较，将二进制值分配给第一响应信号。在另一个实施例中，处理电路还被配置为基于第二响应信号与基准的比较将第二二进制值分配给第二响应信号，其中处理电路被配置为至少部分地通过二进制值和第二二进制值产生数据序列。
在更进一步的实施例中，处理电路被配置为如果第一响应信号或第二响应信号的值分别低于一个或多个定性或定量基准中的较低基准，则将第一逻辑值分配给第一响应信号或第二响应信号；并且处理电路被配置为如果第一响应信号或第二响应信号的值分别高于一个或多个定性或定量基准中的较高基准，则将第二逻辑值分配给第一响应信号或第二响应信号。在更进一步的实施例中，处理电路被配置为如果第一响应信号或第二响应信号的值高于较低基准且低于较高基准，则丢弃第一响应信号或第二响应信号。
在一个实施例中，处理电路被配置为至少部分地通过第一数字值或第二数字值产生数据序列。在其他实施例中，处理电路被配置为接收输入值，并且被配置为响应于输入值、第一逻辑值以及第二逻辑值来确定输出值。在其他实施例中，处理电路被配置为：接收第一输入值和第二输入值；响应于第一输入值和第一逻辑值确定第一输出值；以及响应于第二输入值和第二逻辑值确定第二输出值。在其他实施例中，控制电路被配置为存储电阻开关装置的第一子集的顺序，并通过从电阻开关装置的第一子集的操作特性导出的位值产生数据序列，其中，根据电阻开关装置的第一子集对位值进行排序，以产生数据序列。在进一步的实施例中，控制电路被配置为从电阻开关装置的第一子集定义各组两个以上的电阻开关装置的，并将各组两个以上的电阻开关装置分配给数据序列的各个位。在其他实施例中，控制电路响应于满足标准的分配给位的组中的两个以上的电阻开关装置中的第一电阻开关装置，将第一逻辑值分配给数据序列的位，其中标准选自由第一个展现程序事件、第一个展现擦除事件、最低本征电流大小、最低本征编程电压以及最低擦除电压组成的组。在至少一个实施例中，控制电路响应于满足标准的分配给位的组中的两个以上的电阻开关装置中的第二电阻开关装置，将第二逻辑值分配给数据序列的位。
进一步的实施例公开了一种用于操作电路的方法，包括：对处于未编程状态的第一电阻开关装置和处于未编程状态的第二电阻开关装置施加第一编程信号；响应于施加第一编程信号，确定第一电阻开关装置和第二电阻开关装置是否保持在未编程状态；响应于确定第一电阻开关装置和第二电阻开关装置都保持在未编程状态，对第一电阻开关装置和第二电阻开关装置施加第二编程信号；以下各项中的至少一个：
响应于第一电阻开关装置响应于第二编程信号进入编程状态而第二电阻开关装置响应于第二编程信号保持在未编程状态，表征电路处于第一编程状态；或响应于第二电阻开关装置响应于第二编程信号进入编程状态而第一电阻开关装置响应于第二编程信号保持在未编程状态，表征电路处于第二编程状态；接收输入刺激；以及以下各项中的至少一个：响应于输入刺激输出第一输出，并且电路以第一编程状态为特性；或者响应于输入刺激输出第二输出，并且电路以第二编程状态为特性。
在实施例中，该方法进一步包括响应于第一电阻开关装置进入编程状态，对第一电阻开关装置施加第三编程信号。在另一个实施例中，第三编程信号包括一次性编程信号，该一次性编程信号使得第一电阻开关装置从编程状态进入一次性可编程编程状态。在另一个实施例中，第一编程信号选自由受控电流信号和受控电压信号组成的组。
在进一步的实施例中，该方法进一步包括：对处于未编程状态的第三电阻开关装置施加第一编程信号；响应于第一编程信号，确定第三电阻开关装置是否保持在未编程状态；响应于确定第三电阻开关装置保持在未编程状态，对处于未编程状态的第三电阻开关装置施加第二编程信号；其中，响应于第一电阻开关装置和第三电阻开关装置响应于施加第二编程信号进入编程状态而第二电阻开关装置响应于施加第二编程信号保持在未编程状态，表征电路处于第一编程状态。
在进一步的实施例中，该方法包括：对处于未编程状态的第四电阻开关装置施加第一编程信号；响应于施加第一编程信号，确定第四电阻开关装置是否保持在未编程状态；响应于确定第四电阻开关装置保持在未编程状态，对处于未编程状态的第四电阻开关装置施加第二编程信号；其中，响应于第二电阻开关装置和第四电阻开关装置响应于施加第二编程信号进入编程状态而第一电阻开关装置和第三电阻开关装置响应于施加第二编程信号保持在未编程状态，表征电路处于第二编程状态。在进一步的实施例中，与第一编程信号相比，第二编程信号的参数增加，其中参数选自由电流或电压大小、信号持续时间、脉冲计数以及占空比组成的组。
在其他实施例中，确定第一电阻开关装置和第二电阻开关装置是否保持在未编程状态进一步包括：对第一电阻开关装置施加读取信号；响应于读取信号，确定第一电阻开关装置是否处于未编程状态；对第二电阻开关装置施加读取信号；以及响应于读取信号，确定第二电阻开关装置是否处于未编程状态。
在一些实施例中，数据字包括多个电阻开关装置，多个电阻开关装置包括第一电阻开关装置和第二电阻开关装置；并且第一电阻开关装置设置在数据字内的预定位置处。在进一步的实施例中，预定位置选自由最高有效位(MSB)和最低有效位(LSB)组成的组。
公开了一种包括电阻开关装置阵列的电路的操作方法，包括：选择电阻开关装置的子集以产生用于标识符序列的位；定义电阻开关装置子集中的一组两个以上的电阻开关装置，并将该组分配给标识符序列的一位；对该组的两个以上的电阻开关装置应用程序循环；监测该组的两个以上的电阻开关装置的程序循环；响应于检测即使是用于两个以上的电阻开关装置中的一个电阻开关装置的程序，终止程序循环；以及以下各项中的至少一个：响应于两个以上的电阻开关装置中的第一电阻开关装置展现程序事件，将第一逻辑值分配给标识符序列的位；或者响应于两个以上的电阻开关装置中的第二电阻开关装置展现程序事件，将第二逻辑值分配给标识符序列的位。
在一个实施例中，该方法进一步包括接收识别电阻开关装置子集的命令输入，并响应于命令输入选择电阻开关装置子集。在其他实施例中，该方法进一步包括定义电阻开关装置子集中的多组的各个两个以上的电阻开关装置，并将各组分配给标识符序列的各个位。在附加实施例中，该方法包括对多组的各个两个以上的电阻开关装置中的每一组应用程序循环，并针对与每组中的任意电阻开关装置相关联的程序事件监测各组。在另一个实施例中，该方法进一步包括响应于检测各个两个以上的电阻开关装置中的任意一个的第二程序事件，对多组的各个两个以上的电阻开关装置中的一组终止程序循环。在附加实施例中，该方法进一步包括确定第二程序事件是由各个两个以上的电阻开关装置中的第一电阻开关装置展现的，还是由各个两个以上的电阻开关装置中的第二电阻开关装置展现的。
在一个或多个其他实施例中，该方法进一步包括以下各项中的一个：响应于各个两个以上的电阻开关装置中的第一电阻开关装置展现第二程序事件，将第一逻辑值分配给标识符序列的第二标识符位，以及响应于各个两个以上的电阻开关装置中的第二电阻开关装置展现第二程序事件，将第二逻辑值分配给标识符序列的第二标识符位。
该方法的其他实施例进一步包括：检测多组的各个两个以上的电阻开关装置中的每一组的各程序事件；将第一逻辑值或第二逻辑值分配给标识符序列的每个标识符位；以及从分配给每个标识符位的每个相应逻辑值编译标识符序列。
在一个实施例中，该方法可以包括响应于检测第一电阻开关装置的程序事件，对第一电阻开关装置施加一次性可编程程序信号。在又一个实施例中，该方法可以包括响应于检测第二电阻开关装置的程序事件，对第二电阻开关装置施加一次性可编程程序信号。
根据进一步实施例公开了一种电路的操作方法，包括：选择半导体裸片上的从未编程的电阻开关装置的子集，以产生数据序列的位值；对从未编程的电阻开关装置子集施加子编程电压；读取从未编程的电阻开关装置子集中的每个电阻开关装置的原始电流；将一个电阻开关装置的原始电流与高和低原始电流的一个或多个阈值进行比较；以及基于原始电流与高和低原始电流的一个或多个阈值的比较，为数据序列的一位定义逻辑值。
该方法的进一步实施例包括将每个电阻开关装置的原始电流值与高和低原始电流的一个或多个阈值进行比较，并通过将各个原始电流值与一个或多个阈值进行比较来定义数据序列的每一位的逻辑值。在另一个实施例中，将原始电流与一个或多个阈值进行比较进一步包括：将原始电流与阈值电流值进行比较，并确定原始电流是否小于或大于阈值电流值。在其他实施例中，该方法进一步包括：响应于原始电流低于阈值电流值，为数据序列的位定义第一逻辑电平；或者响应于原始电流高于阈值电流值，为数据序列的位定义第二逻辑电平。在一个实施例中，该方法进一步包括将阈值电流值设定为约500nA的电流大小。在替代或附加实施例中，该方法进一步包括将阈值电流值设定为从400nA和600nA之间的范围中选择的电流大小。
在另一个实施例中，将原始电流与一个或多个阈值进行比较进一步包括：将原始电流与较小阈值电流和较大阈值电流进行比较，并确定原始电流低于较小阈值电流还是高于较大阈值电流。在一个实施例中，该方法进一步包括：响应于原始电流低于较小阈值电流，为数据序列的位定义第一逻辑电平；或者响应于原始电流高于较大阈值电流，为数据序列的位定义第二逻辑电平。在更进一步的实施例中，该方法进一步包括响应于原始电流高于较小阈值电流且低于较大阈值电流而从数据序列中移除该位。在其他实施例中，该方法进一步包括接收定义从未编程的电阻开关装置子集的输入，并响应于输入选择子集。
根据替代或附加实施例，公开了一种包括电阻开关装置的半导体装置的操作方法，包括：启动半导体芯片的标识符获取序列；识别用于标识符获取序列的半导体芯片上的电阻开关装置的子集；对电阻开关装置子集中的每个电阻开关装置施加子编程电压；测量子集中的每个电阻开关装置的原始未编程电流；将测量的电流值与未编程电流的一个或多个阈值进行比较；根据与未编程电流的一个或多个阈值的各个比较结果，定义测量电流值的数字值；以及将定义的数字值聚合为数据序列。
在实施例中，该方法进一步包括将测量的电流值与单个未编程电流阈值进行比较。在其他实施例中，该方法进一步包括将数字“0”分配给电流低于单个未编程电流阈值的电阻开关装置，以及将数字“1”分配给电流高于单个未编程电流阈值的电阻开关装置。在其他实施例中，该方法进一步包括将测量的电流值与较小未编程电流阈值和较大未编程电流阈值进行比较。在附加实施例中，该方法进一步包括将数字“0”分配给测量电流低于较小未编程电流阈值的电阻开关装置，以及将数字“1”分配给测量电流高于较大未编程电流阈值的电阻开关装置。
在一个或多个附加实施例中，该方法可以包括输出数据序列作为半导体芯片的独特标识。进一步的实施例提供了该方法进一步包括利用数据序列产生或验证与半导体装置相关联的加密密钥。该方法的附加实施例进一步包括：将测量的电流值与一组离散电流值阈值进行比较；将数字“0”分配给测量电流值低于离散电流值阈值中的最小电流阈值的电阻开关装置；将数字“1”分配给测量的电流值介于离散电流值阈值中的最小电流阈值和第二最小电流阈值之间的电阻开关装置；将数字值分配给电流在随后的成对离散电流值阈值之间的电阻开关装置，直至N位二进制数的第X数字值，其中X个数字值的数量由2N定义，且N大于1。在一个实施例中，该方法进一步包括为数据序列的每一位聚合N位二进制数。在其他实施例中，该方法进一步包括响应于标识符获取序列输出数据序列。
公开了一种电路的操作方法，包括：选择半导体裸片上的从未编程的电阻开关装置的子集，以产生数据序列的位值；对从未编程的电阻开关装置的子集施加中值编程电压；针对停止标准监测从未编程的电阻开关装置子集；响应于检测从未编程的电阻开关装置触发停止标准的阈值数量，停止中值编程电压；执行读取操作，并识别从未编程的电阻开关装置子集中的处于编程状态和非编程状态的电阻开关装置；以及基于每个电阻开关装置的读取操作的结果定义数据序列的位的逻辑值。在一个实施例中，该方法进一步包括接收识别从未编程的电阻开关装置的子集的输入命令，并响应于输入命令选择子集。在另一个实施例中，该方法可以包括选择中值编程电压，以使电压大小被配置为响应于中值编程电压使大约一半的从未编程的电阻开关装置被编程。在另一个实施例中，大约一半的从未编程的电阻开关装置选自由一半的+/-5％的从未编程的电阻开关装置，一半的+/-10％的从未编程的电阻开关装置，一半的+/-15％的从未编程的电阻开关装置，以及一半+/-20％的从未编程的电阻开关装置组成的组。
在进一步的实施例中，从未编程的电阻开关装置的阈值数量约为从未编程的电阻开关装置的一半。在其他实施例中，停止标准是初始程序事件，其中从未编程的电阻开关装置的子集中的一个被第一个编程。在又一个实施例中，为数据序列的位定义逻辑值进一步包括响应于读取操作，将逻辑电平“0”分配给数据序列的与处于非编程状态的电阻开关装置相关联的位，并将逻辑电平“1”分配给数据序列的与处于编程状态的电阻开关装置相关联的位。
在一个实施例中，该方法进一步包括根据半导体裸片上阵列中从未编程的电阻开关装置的顺序，将定义的逻辑值聚合到数据序列中。在其他实施例中，该方法进一步包括响应于读取操作，对识别为处于编程状态的电阻开关装置施加一次性可编程信号。在其他实施例中，中值编程电压从1.8伏至2.2伏的范围中选择。
根据一个或多个附加实施例，公开了一种包括电阻开关装置的半导体装置的操作方法，包括：启动半导体芯片的标识符获取序列；识别用于标识符获取过程的半导体芯片上的从未编程的电阻开关装置的子集；对从未编程的电阻开关装置的子集中的每个从未编程的电阻开关装置应用中值程序循环；相对于停止标准监测中值程序循环；确定停止标准后，终止中值程序循环；响应于终止中值程序循环，读取从未编程的电阻开关装置的子集，并识别处于编程状态的电阻开关装置和保持在非编程状态的电阻开关装置；以及响应于识别处于编程状态的电阻开关装置和处于非编程状态的电阻开关装置，定义位序列的位。
在一个或多个实施例中，该方法可以包括应用中值程序循环，进一步包括：对从未编程的电阻开关装置的子集施加编程信号；响应于编程信号，从处于编程状态的子集中确定电阻开关装置的第二子集，并从处于非编程状态的子集中确定电阻开关装置的第三子集；确定电阻开关装置的第二子集是否等于阈值范围内的从未编程的电阻开关装置的一半。在进一步的实施例中，该方法进一步包括响应于确定电阻开关装置的第二子集少于阈值范围内的从未编程的电阻开关装置的一半而增加编程信号，直至电阻开关装置的第二子集等于阈值范围内的从未编程的电阻开关装置的一半。在一个实施例中，阈值范围选自由从未编程的电阻开关装置的一半的5％、10％、15％和20％组成的组。在其他实施例中，定义位序列的位进一步包括响应于中值程序循环，将逻辑电平“0”分配给与处于非编程状态的电阻开关装置相关联的位，以及响应于中值程序循环，将逻辑电平“1”分配给与处于编程状态的电阻开关装置相关联的位。
在一个实施例中，定义位序列的位进一步包括测量每个从未编程的电阻开关装置的编程状态，将数字“0”分配给与被测量处于非编程状态的电阻开关装置相关联的位，并将数字“1”分配给与被测量处于第一编程状态的电阻开关装置相关联的位。在这种实施例中，该方法进一步包括将数字值分配给位序列的与被测量处于第二和更高编程状态的电阻开关装置相关联的位，直至第X数字值，其中2N定义N位二进制数的X个数字值的数量。在又一个实施例中，该方法可以进一步包括按照通过半导体芯片上的阵列中的从未编程的电阻开关装置的位置定义的顺序，通过与位序列的位相关联的N位二进制数聚合位序列。在至少一个实施例中，该方法进一步包括对识别为处于编程状态的电阻开关装置施加一次性可编程信号。
示例操作环境
图22示出了根据本公开的方面的存储单元阵列的存储器阵列2202的示例操作和控制环境2200的框图。在一些实施例中，控制环境2200和存储器阵列2202可以形成在单个半导体裸片内，不过本公开不限于此，并且在其他实施例中，控制环境2200的一些组件可以形成在单独的半导体裸片上。在本公开的至少一个方面中，存储器阵列2202可以包括从多种存储单元技术中选择的存储器。在至少一个实施例中，存储器阵列2202可以包括以紧凑的二维或三维架构设置的双端存储器技术。适当的双端存储器技术可以包括电阻开关存储器、导电桥存储器、相变存储器、有机存储器、磁阻存储器等，或前述各项的适当组合。在进一步的实施例中，双端存储器技术可以是双端电阻开关技术。
列控制器2206和感测放大器2208可以形成为与存储器阵列2202相邻。此外，列控制器2206可以被配置为激活(或识别以激活)存储器阵列2202的位线的子集。列控制器2206可以利用由基准和控制信号发生器2218提供的控制信号来激活以及操作位线子集中的相应位线，对这些位线施加适当的程序、擦除或读取电压。非激活位线可以保持在抑制电压(也通过基准和控制信号发生器2218施加)，以减轻或避免对这些非激活位线的位干扰影响。
此外，操作和控制环境2200可以包括行控制器2204。行控制器2204可以形成为与存储器阵列2202的字线相邻并与之电连接。还利用基准和控制信号发生器2218的控制信号，行控制器2204可以以适当的选择电压选择存储单元的特定行。此外，行控制器2204可以通过在所选择的字线处施加适当的电压来利于编程、擦除或读取操作。
感测放大器2208可以从由列控制2206和行控制2204选择的存储器阵列2202的激活存储单元读取数据或向其写入数据。从存储器阵列2202读取的数据可以被提供到输入/输出缓冲器2212。同样，待写入存储器阵列2202的数据可以从输入/输出缓冲器2212接收，并写入存储器阵列2202的激活存储单元。
时钟源2210可以提供相应的时钟脉冲，以利于行控制器2204和列控制器2206的读、写和编程操作的时序。时钟源2210可以响应于操作和控制环境2200接收的外部或内部命令，进一步利于字线或位线的选择。输入/输出缓冲器2212可以包括命令和地址输入，以及双向数据输入和输出。通过命令和地址输入来提供指令，并且将待写入存储器阵列2202的数据以及从存储器阵列2202读取的数据在双向数据输入和输出上传输，从而利于连接到诸如计算机或其他处理装置的外部主机设备(未示出，但见下文图23的计算机2302)。
输入/输出缓冲器2212可以被配置为接收写入数据、接收擦除指令、接收状态或维护指令、输出读取数据、输出状态信息、接收地址数据和命令数据以及相应指令的地址数据。地址数据可以通过地址寄存器2214传输到行控制器2204和列控制器2206。此外，通过感测放大器2208与输入/输出缓冲器2212之间的信号输入线将输入数据传输到存储器阵列2202，并且通过从感测放大器2208到输入/输出缓冲器2212的信号输出线从存储器阵列2202接收输出数据。可以从主机设备接收输入数据，并且可以通过I/O总线将输出数据传输到主机设备。
可以将从主机设备接收的命令提供给命令接口2216。命令接口2216可以被配置为从主机设备接收外部控制信号，并确定输入到输入/输出缓冲器2212的数据是写入数据、命令还是地址。输入命令可以传输到状态机2220。
状态机2220可以被配置为管理存储器阵列2202(以及多组存储器阵列中的其他存储器组)的编程和重新编程。提供给状态机2220的指令根据控制逻辑配置来实现，使得状态机2220能够管理读、写、擦除、数据输入、数据输出以及与存储单元阵列2202相关联的其他功能。在一些方面中，状态机2220可以发送和接收关于成功接收或执行各种命令的确认和否认。在进一步的实施例中，状态机2220可以解码并实现与状态相关的命令，解码并实现配置命令等。
为了实现读、写、擦除、输入、输出等功能，状态机2220可以控制时钟源2210或基准和控制信号发生器2218。对时钟源2210的控制可以产生被配置为利于行控制器2204和列控制器2206实现特定功能的输出脉冲。例如，可以通过列控制器2206将输出脉冲传输到所选择的位线，或者例如，可以通过行控制器2204将输出脉冲传输到所选择的字线。
结合图23，本文描述的系统、装置和/或过程可以在诸如单个集成电路(IC)芯片、多个IC、专用集成电路(ASIC)等的硬件中实现。此外，部分或全部过程块在每个过程中出现的顺序不应被视为限制性的。相反，应当理解，一些处理块可以以各种顺序执行，并非所有这些顺序都会在本文中明确说明。
参考图23，用于实现所要求保护的主题的各个方面的适当环境2300包括计算机2302。计算机2302包括处理单元2304、系统存储器2310、编码解码器2314和系统总线2308。系统总线2308将包括(但不限于)系统存储器2310的系统组件结合到处理单元2304。处理单元2304可以是各种可用处理器中的任意一种。双微处理器和其他多处理器架构也可以用作处理单元2304。
系统总线2308可以是几种类型的总线结构中的任意一种，其中总线结构包括使用任意各种可用总线架构的存储器总线或存储器控制器、周边总线或外部总线和/或局部总线，其中可用总线架构包括但不限于工业标准架构(ISA)、微通道架构(MSA)、扩展ISA(EISA)、智能驱动电子(IDE)、VESA局部总线(VLB)、周边组件互连(PCI)、卡总线、通用串行总线(USB)、高级图形端口(AGP)、个人计算机存储卡国际协会总线(PCMCIA)、火线(IEEE1394)以及小型计算机系统接口(SCSI)。
系统存储器2310包括易失性存储器2310A和非易失性存储器2310B。基本输入/输出系统(BIOS)存储在非易失性存储器2310B中，基本输入/输出系统(BIOS)包含在计算机2302内的元件之间传输信息的基本例程(例如，在启动期间)。此外，根据本发明，编码解码器2314可以包括编码器或解码器中的至少一种，其中编码器或解码器中的至少一种可以由硬件、软件或硬件和软件的组合构成。尽管编码解码器2314被示出为单独的组件，但编码解码器2314可以包含在非易失性存储器2310B中。作为示例而非限制，非易失性存储器2310B可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、双端存储器等。易失性存储器2310A包括随机存取存储器(RAM)，并且在一些实施例中可以包括高速缓冲存储器。作为示例而非限制，RAM有诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)和增强型SDRAM(ESDRAM)的多种形式。
计算机2302可以进一步包括可移动/不可移动、易失性/非易失性计算机存储介质。例如，图23示出了磁盘存储器2306。磁盘存储器1306包括但不限于诸如磁盘驱动器、固态磁盘(SSD)软盘驱动器、磁带驱动器、Jaz驱动器、Zip驱动器、LS-100驱动器、闪存卡或记忆棒的装置。此外，磁盘存储器2306可以包括单独的或与其他存储介质组合的存储介质，包括但不限于诸如光盘ROM装置(CD-ROM)、CD可记录驱动器(CD-R驱动器)、CD可重写驱动器(CD-RW驱动器)或数字通用光盘ROM驱动器(DVD-ROM)的光盘驱动器。为了便于将磁盘存储装置2306连接到系统总线2308，通常使用可移动或不可移动接口，例如，存储接口2312。应当理解，存储装置2306可以存储与用户相关的信息。这种信息可以存储在或提供给服务器或在用户装置上运行的应用程序。在一个实施例中，可以(例如，通过输出装置2332)将存储到磁盘存储器2306或者传输到服务器或应用程序的信息类型通知用户。可以向用户提供选择加入或退出收集服务器或应用程序和/或与服务器或应用程序共享这种信息的机会(例如，通过来自输入装置2342的输入)。
应当理解，图23描述了充当用户与适当操作环境2300中描述的基本计算机资源之间的中介的软件。这种软件包括操作系统2306A。可以存储在磁盘存储器2306上的操作系统2306A用于控制并分配计算机系统2302的资源。应用程序2306C利用操作系统2306A通过程序模块2306D和诸如启动/关闭事务表等的程序数据2306D对资源的管理，程序数据2306D存储在系统存储器2310或磁盘存储器2306中。应当理解，所要求保护的主题可以以各种操作系统或操作系统的组合实现。
用户通过输入装置2342向计算机2302输入命令或信息。输入装置2342包括但不限于诸如鼠标、轨迹球、触控笔、触摸板、键盘、麦克风、操纵杆、游戏板、卫星天线、扫描仪、电视调谐器卡、数码相机、数码摄像机、网络摄像头等的指向装置。这些和其他输入装置通过系统总线2308经由输入端口2340连接到处理单元2304。例如，输入端口2340包括串行端口、并行端口、游戏端口和通用串行总线(USB)。输出装置2332使用一些与输入装置2342相同类型的端口。因此，例如，USB端口可以用于向计算机2302提供输入，并将信息从计算机2302输出到输出装置2332。提供输出适配器2330是为了说明存在需要特殊适配器的其他输出装置2332中的诸如监视器、扬声器以及打印机的一些输出装置2332。作为示例而非限制，输出适配器2330包括提供输出装置2332和系统总线2308之间的连接方式的视频和声卡。应当注意，其他装置和/或装置的系统同时提供输入和输出功能，例如，远程计算机2338。
计算机2302可以使用与一个或多个远程计算机(例如，远程计算机2324)的逻辑连接在网络环境下操作。远程计算机2324可以是个人计算机、服务器、路由器、网络PC、工作站、基于微处理器的装置、对等装置、智能手机、平板电脑或其他网络节点，并且通常包括相对于计算机2302描述的许多元件。为了简洁起见，仅用远程计算机2324示出了存储器存储装置2326。远程计算机2324通过网络2322逻辑连接到计算机2302，然后通过通信接口2320连接。网络2322包括有线或无线通信网络，例如，局域网(LAN)和广域网(WAN)以及蜂窝网络。LAN技术包括光纤分布式数据接口(FDDI)、铜缆分布式数据接口(CDDI)、以太网、令牌环等。WAN技术包括但不限于点对点链路、电路交换网络(如综合业务数字网(ISDN)及其变体)、分组交换网络和数字用户线(DSL)。
通信接口2320指用于将网络2322连接到总线2308的硬件/软件。虽然为了清楚说明，通信接口2320示出为在计算机2302内部，但它也可以在计算机2302外部。仅出于示例性目的，连接到网络2322所需的硬件/软件包括诸如调制解调器(包括常规电话级调制解调器、电缆调制解调器和DSL调制解调器)、ISDN适配器、有线和无线以太网卡、集线器和路由器的内部和外部技术。
本公开的所示出的方面也可以在分布式计算环境下实施，其中某些任务由通过通信网络链接的远程处理装置执行。在分布式计算环境下，程序模块或存储的信息、指令等可以位于本地或远程存储器存储装置中。
此外，应当理解，本文所描述的各种组件可以包括电路，其可以包括具有适当价值的组件和电路元件，以实现本公开的实施例。此外，应当理解，许多不同组件可以在一个或多个IC芯片上实现。例如，在一个实施例中，可以在单个IC芯片中实现一组组件。在其他实施例中，在单独的IC芯片上制造或实现一个或多个相应组件。
关于由上述组件、架构、电路、过程等执行的各种功能，除非另有说明，否则用于描述这种组件的术语(包括对“方法”的提及)旨在对应于执行所描述的组件的特定功能的任何组件(例如，功能等同)，即使在结构上不等同于所公开的结构(该结构执行本文所示的实施例的示例性方面中的功能)。在这方面，还将认识到，实施例包括具有用于执行各种过程的动作和/或事件的计算机可执行指令的系统以及计算机可读介质。
此外，虽然特定特性可能仅针对几种实施方式中的一种被公开，但是这种特性可以与其他实施方式的一个或多个其他特性组合，这对于任何给定或特定应用来说是可预期和有利的。此外，在详细描述或权利要求中使用术语“包括”和“包含”及其变体的情况下，这些术语旨在是类似于术语“包括”的包含性的。
如本申请所使用的，术语“或”旨在指包含性的“或”，而非排他性的“或”。也就是说，除非另有说明，或通过上下文明确，否则“X使用A或B”旨在指任何合理包含性排列。也就是说，如果X使用A；X使用B；或X同时使用A和B，则“X使用A或B”在前述任何情况下均成立。此外，除非另有说明或通过上下文明确指单数形式，否则本申请和所附权利要求中使用的冠词“一个”通常应解释为“一个或多个”的意思。
阅读本公开后，本领域技术人员可以设想进一步的实施例。例如，在各种实施例中，可以同时对多个ReRAM装置(例如，16、32个等)启动擦除操作。
在其他实施例中，可以有利地进行上述公开的实施例的组合或子组合。为了便于理解，对架构框图和流程图进行了分组。然而，应当理解，块的组合、新块的添加、块的重新排列等被认为在本公开的替代实施例中。
还应当理解，本文描述的示例和实施例仅用于示例性目的，并且根据其进行的各种修改或改变将被传达给本领域技术人员，并且将被包含在本申请的精神和范围以及所附权利要求的范围内。

Claims (20)

1.一种电路的操作方法，包括：
对处于未编程状态的第一电阻开关装置和处于未编程状态的第二电阻开关装置施加第一编程信号；
响应于施加所述第一编程信号，确定所述第一电阻开关装置和所述第二电阻开关装置是否保持在未编程状态；
响应于确定所述第一电阻开关装置和所述第二电阻开关装置都保持在未编程状态，对所述第一电阻开关装置和所述第二电阻开关装置施加第二编程信号；
以下各项中的至少一项：
响应于所述第一电阻开关装置响应于所述第二编程信号进入编程状态而所述第二电阻开关装置响应于所述第二编程信号保持在未编程状态，所述电路处于第一编程状态；或者
响应于所述第二电阻开关装置响应于所述第二编程信号进入编程状态而所述第一电阻开关装置响应于所述第二编程信号保持在未编程状态，所述电路处于第二编程状态；
接收输入刺激；以及
以下各项中的至少一项：
响应于所述输入刺激和所述电路处于所述第一编程状态，输出第一输出；或者
响应于所述输入刺激和所述电路处于所述第二编程状态，输出第二输出。
2.根据权利要求1所述的操作方法，进一步包括响应于所述第一电阻开关装置进入编程状态，对所述第一电阻开关装置施加第三编程信号。
3.根据权利要求2所述的操作方法，其中，所述第三编程信号包括一次性编程信号，所述一次性编程信号使得所述第一电阻开关装置从编程状态进入一次性可编程编程状态。
4.根据权利要求1所述的操作方法，其中，所述第一编程信号选自由受控电流信号和受控电压信号组成的组。
5.根据权利要求1所述的操作方法，进一步包括：
对处于未编程状态的第三电阻开关装置施加所述第一编程信号；
响应于所述第一编程信号，确定所述第三电阻开关装置是否保持在未编程状态；
响应于确定所述第三电阻开关装置保持在未编程状态，对处于未编程状态的所述第三电阻开关装置施加所述第二编程信号，并且
其中，响应于所述第一电阻开关装置和所述第三电阻开关装置响应于施加所述第二编程信号进入编程状态而所述第二电阻开关装置响应于施加所述第二编程信号保持在未编程状态，所述电路处于所述第一编程状态。
6.根据权利要求5所述的操作方法，进一步包括：
对处于未编程状态的第四电阻开关装置施加所述第一编程信号；
响应于施加所述第一编程信号，确定所述第四电阻开关装置是否保持在未编程状态；
响应于确定所述第四电阻开关装置保持在未编程状态，对处于未编程状态的所述第四电阻开关装置施加所述第二编程信号，并且
其中，响应于所述第二电阻开关装置和所述第四电阻开关装置响应于施加所述第二编程信号进入编程状态而所述第一电阻开关装置和所述第三电阻开关装置响应于施加所述第二编程信号保持在未编程状态，所述电路处于所述第二编程状态。
7.根据权利要求1所述的操作方法，其中，所述第二编程信号的参数相比于所述第一编程信号增加了，其中，所述参数选自由电流或电压大小、信号持续时间、脉冲计数以及占空比组成的组。
8.根据权利要求1所述的操作方法，其中，确定所述第一电阻开关装置和所述第二电阻开关装置是否保持在未编程状态进一步包括：
对所述第一电阻开关装置施加读取信号；
响应于所述读取信号，确定所述第一电阻开关装置是否处于未编程状态；
对所述第二电阻开关装置施加读取信号；以及
响应于所述读取信号，确定所述第二电阻开关装置是否处于未编程状态。
9.根据权利要求1所述的操作方法，其中，数据字包括多个电阻开关装置，所述多个电阻开关装置包括所述第一电阻开关装置和所述第二电阻开关装置，并且
所述第一电阻开关装置设置在所述数据字内的预定位置处。
10.根据权利要求9所述的操作方法，其中，所述预定位置选自由最高有效位MSB和最低有效位LSB组成的组。
11.一种包括电阻开关装置阵列的电路的操作方法，包括：
选择电阻开关装置的子集以产生标识符序列的位；
定义所述电阻开关装置的所述子集中的一组两个以上的电阻开关装置，并将所述组分配给所述标识符序列的位；
对所述组中的所述两个以上的电阻开关装置应用编程循环；
监测所述组中的所述两个以上的电阻开关装置的所述编程循环；
响应于检测所述两个以上的电阻开关装置中的电阻开关装置的编程事件，终止所述编程循环；以及
以下各项中的至少一个：
响应于所述两个以上的电阻开关装置中的第一电阻开关装置表现所述编程事件，将第一逻辑值分配给所述标识符序列的所述位；或者
响应于所述两个以上的电阻开关装置中的第二电阻开关装置表现所述编程事件，将第二逻辑值分配给所述标识符序列的所述位。
12.根据权利要求11所述的操作方法，进一步包括接收识别所述电阻开关装置的所述子集的命令输入，并响应于所述命令输入选择所述电阻开关装置的所述子集。
13.根据权利要求11所述的操作方法，进一步包括定义所述电阻开关装置的所述子集中的多组各个两个以上的电阻开关装置，并将各组分配给所述标识符序列的各个位。
14.根据权利要求13所述的操作方法，进一步包括对所述多组各个两个以上的电阻开关装置中的每一组应用编程循环，并监测各组的与每一组中的任意电阻开关装置相关联的编程事件。
15.根据权利要求14所述的操作方法，进一步包括响应于检测所述各个两个以上的电阻开关装置中的任意一个的第二编程事件，对所述多组各个两个以上的电阻开关装置中的一组终止所述编程循环。
16.根据权利要求15所述的操作方法，进一步包括确定由所述各个两个以上的电阻开关装置中的第一电阻开关装置表现所述第二编程事件，还是由所述各个两个以上的电阻开关装置中的第二电阻开关装置表现所述第二编程事件。
17.根据权利要求16所述的操作方法，进一步包括以下各项中的一个：
响应于所述各个两个以上的电阻开关装置中的所述第一电阻开关装置表现所述第二编程事件，将所述第一逻辑值分配给所述标识符序列的第二标识符位；以及
响应于所述各个两个以上的电阻开关装置中的所述第二电阻开关装置表现所述第二编程事件，将所述第二逻辑值分配给所述标识符序列的所述第二标识符位。
18.根据权利要求17所述的操作方法，进一步包括：
检测所述多组各个两个以上的电阻开关装置中的每一组的各编程事件；
将所述第一逻辑值或所述第二逻辑值分配给所述标识符序列的每个标识符位；以及
从分配给每个标识符位的每个相应逻辑值编译所述标识符序列。
19.根据权利要求11所述的操作方法，进一步包括响应于检测所述第一电阻开关装置的所述编程事件，对所述第一电阻开关装置施加一次性可编程编程信号。
20.根据权利要求11所述的操作方法，进一步包括响应于检测所述第二电阻开关装置的所述编程事件，对所述第二电阻开关装置施加一次性可编程编程信号。
CN202210660594.3A 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符 Pending CN115240735A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063005879P 2020-04-06 2020-04-06
US63/005,879 2020-04-06
PCT/US2021/025994 WO2021207224A1 (en) 2020-04-06 2021-04-06 Distinct chip identifier utilizing unclonable characteristics of on-chip resistive memory array
CN202180006606.4A CN114730794A (zh) 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202180006606.4A Division CN114730794A (zh) 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符

Publications (1)

Publication Number Publication Date
CN115240735A true CN115240735A (zh) 2022-10-25

Family

ID=75787215

Family Applications (5)

Application Number Title Priority Date Filing Date
CN202180006606.4A Pending CN114730794A (zh) 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
CN202210660594.3A Pending CN115240735A (zh) 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
CN202210683856.8A Pending CN115273934A (zh) 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
CN202210673630.XA Pending CN115273933A (zh) 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
CN202210660592.4A Pending CN115273932A (zh) 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202180006606.4A Pending CN114730794A (zh) 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202210683856.8A Pending CN115273934A (zh) 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
CN202210673630.XA Pending CN115273933A (zh) 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
CN202210660592.4A Pending CN115273932A (zh) 2020-04-06 2021-04-06 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符

Country Status (4)

Country Link
US (6) US11437100B2 (zh)
CN (5) CN114730794A (zh)
TW (1) TW202207457A (zh)
WO (1) WO2021207224A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021207224A1 (en) 2020-04-06 2021-10-14 Crossbar, Inc. Distinct chip identifier utilizing unclonable characteristics of on-chip resistive memory array
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
US11462267B2 (en) 2020-12-07 2022-10-04 Rockwell Collins, Inc. System and device including memristor material
US11631808B2 (en) * 2020-12-07 2023-04-18 Rockwell Collins, Inc. System and device including memristor material
US11469373B2 (en) 2020-09-10 2022-10-11 Rockwell Collins, Inc. System and device including memristor material
US11456418B2 (en) 2020-09-10 2022-09-27 Rockwell Collins, Inc. System and device including memristor materials in parallel

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0491105B1 (en) 1990-12-13 1996-05-01 STMicroelectronics S.r.l. Improved sense circuit for storage devices such as non-volatile memories, with enhanced sensing discrimination
EP0632464B1 (en) 1993-06-28 1999-09-08 STMicroelectronics S.r.l. Method of measuring the current of microcontroller memory cells and relative system
US5828601A (en) 1993-12-01 1998-10-27 Advanced Micro Devices, Inc. Programmed reference
US5629892A (en) 1995-10-16 1997-05-13 Advanced Micro Devices, Inc. Flash EEPROM memory with separate reference array
US6057575A (en) 1996-03-18 2000-05-02 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell, method of manufacturing and operation thereof
IT1303281B1 (it) 1998-10-30 2000-11-06 St Microelectronics Srl Cella di memoria di tipo eeprom con soglia regolata mediante impiantoe procedimento per la sua fabbricazione.
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6128226A (en) * 1999-02-04 2000-10-03 Saifun Semiconductors Ltd. Method and apparatus for operating with a close to ground signal
ITMI20011311A1 (it) 2001-06-21 2002-12-21 St Microelectronics Srl Memoria con sistema di lettura differenziale perfezionato
EP1474804A2 (en) 2002-02-06 2004-11-10 Koninklijke Philips Electronics N.V. Reading circuit for reading a memory cell
ITMI20022192A1 (it) 2002-10-16 2004-04-17 Simicroelectronics S R L Struttura per modificare un blocco di celle di memoria in un dispositivo di memoria flash con riduzione delle operazioni di cancellazione e di programmazione.
FR2846776A1 (fr) 2002-10-30 2004-05-07 St Microelectronics Sa Cellule memoire a trois etats
US7286378B2 (en) 2003-11-04 2007-10-23 Micron Technology, Inc. Serial transistor-cell array architecture
KR100708644B1 (ko) * 2004-02-26 2007-04-17 삼성에스디아이 주식회사 박막 트랜지스터, 이를 구비한 평판 표시장치, 박막트랜지스터의 제조방법, 평판 표시장치의 제조방법, 및도너 시트의 제조방법
DE102005003675A1 (de) * 2004-04-29 2005-11-24 Infineon Technologies Ag CBRAM-Zelle mit einem reversiblen Leitungsbrücken-Mechanismus
US7098721B2 (en) 2004-09-01 2006-08-29 International Business Machines Corporation Low voltage programmable eFuse with differential sensing scheme
WO2006030380A1 (en) 2004-09-15 2006-03-23 Koninklijke Philips Electronics N.V. A sonos memory device with optimized shallow trench isolation
NO20052904L (no) 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
US7362610B1 (en) 2005-12-27 2008-04-22 Actel Corporation Programming method for non-volatile memory and non-volatile memory-based programmable logic device
US7564718B2 (en) 2006-04-12 2009-07-21 Infineon Technologies Flash Gmbh & Co. Kg Method for programming a block of memory cells, non-volatile memory device and memory card device
US7495947B2 (en) 2006-07-31 2009-02-24 Sandisk 3D Llc Reverse bias trim operations in non-volatile memory
US8305793B2 (en) 2008-05-16 2012-11-06 Qimonda Ag Integrated circuit with an array of resistance changing memory cells
US7715246B1 (en) * 2008-06-27 2010-05-11 Juhan Kim Mask ROM with light bit line architecture
US7889572B2 (en) 2008-09-04 2011-02-15 Macronix International Co., Ltd. Memory with high reading performance and reading method thereof
CN102386236B (zh) * 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8279657B2 (en) 2008-12-04 2012-10-02 Panasonic Corporation Nonvolatile memory element and nonvolatile memory device
US7848130B1 (en) 2008-12-19 2010-12-07 Suvolta, Inc. Method and apparatus for improving SRAM write operations
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102511082B (zh) * 2009-09-16 2016-04-27 株式会社半导体能源研究所 半导体器件及其制造方法
EP2299450B1 (en) 2009-09-18 2013-03-27 STMicroelectronics Srl Sense-amplifier circuit for non-volatile memories that operates at low supply voltages
TWI428929B (zh) 2009-11-24 2014-03-01 Ind Tech Res Inst 控制方法
US8817521B2 (en) 2009-11-24 2014-08-26 Industrial Technology Research Institute Control method for memory cell
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
US8441836B2 (en) 2010-09-17 2013-05-14 Ovonyx, Inc. Sector array addressing for ECC management
JP5161946B2 (ja) 2010-09-30 2013-03-13 シャープ株式会社 不揮発性半導体記憶装置
US8426270B2 (en) 2011-07-22 2013-04-23 Intermolecular, Inc. Memory device with a textured lowered electrode
KR101855169B1 (ko) 2011-10-13 2018-05-09 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템
US8582381B2 (en) 2012-02-23 2013-11-12 SanDisk Technologies, Inc. Temperature based compensation during verify operations for non-volatile storage
US8711603B2 (en) * 2012-05-11 2014-04-29 Micron Technology, Inc. Permutational memory cells
JP2014027185A (ja) * 2012-07-27 2014-02-06 Toshiba Corp 不揮発性記憶装置
US8988940B2 (en) 2012-07-31 2015-03-24 International Business Machines Corporation Structure and method for narrowing voltage threshold distribution in non-volatile memories
KR101949987B1 (ko) 2012-12-18 2019-02-20 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
FR3002071B1 (fr) 2013-02-08 2016-06-24 Commissariat Energie Atomique Methode de programmation d'une memoire resistive non volatile
US20140233339A1 (en) 2013-02-18 2014-08-21 Spansion Llc. Apparatus and method to reduce bit line disturbs
US10084603B2 (en) * 2013-06-12 2018-09-25 Lookout, Inc. Method and system for rendering a stolen mobile communications device inoperative
US8995200B1 (en) 2013-09-23 2015-03-31 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with dynamically adjusted reference current
US9672102B2 (en) 2014-06-25 2017-06-06 Intel Corporation NAND memory devices systems, and methods using pre-read error recovery protocols of upper and lower pages
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US11783898B2 (en) 2014-09-18 2023-10-10 Jonker Llc Ephemeral storage elements, circuits, and systems
US9438426B2 (en) * 2014-10-03 2016-09-06 Seagate Technology Llc Key-value data storage device with hybrid architecture
US9276210B1 (en) * 2014-12-04 2016-03-01 Intermolecular, Inc. Conductive barriers for ternary nitride thin-film resistors
US20160165642A1 (en) 2014-12-05 2016-06-09 Nokia Corporation Latency Reduction for User Equipment with Bursty Interactive Traffic
US9735357B2 (en) * 2015-02-03 2017-08-15 Crossbar, Inc. Resistive memory cell with intrinsic current control
WO2016156918A1 (en) 2015-03-30 2016-10-06 Telefonaktiebolaget Lm Ericsson (Publ) Antenna buffer management for downlink physical layer
KR20160138757A (ko) 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9318196B1 (en) 2015-05-29 2016-04-19 Floadia Corporation Non-volatile semiconductor memory device
US9985791B2 (en) 2015-08-13 2018-05-29 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Physically unclonable function generating systems and related methods
US9672911B2 (en) 2015-08-25 2017-06-06 Nxp Usa, Inc. Static random access memory (SRAM) with programmable resistive elements
US9502110B1 (en) * 2015-12-09 2016-11-22 Stmicroelectronics (Rousset) Sas Modular cell for a memory array, the modular cell including a memory circuit and a read circuit
CN108701486B (zh) * 2016-01-08 2022-03-11 美商新思科技有限公司 使用反熔丝存储器阵列的puf值生成
US11270769B2 (en) 2016-01-11 2022-03-08 Crossbar, Inc. Network router device with hardware-implemented lookups including two-terminal non-volatile memory
US10115442B2 (en) 2016-01-22 2018-10-30 Microsoft Technology Licensing, Llc Demand-based provisioning of volatile memory for use as non-volatile memory
JP6495853B2 (ja) * 2016-03-16 2019-04-03 株式会社東芝 データ生成装置、電子デバイスおよび認証システム
FR3049380B1 (fr) 2016-03-22 2018-11-23 Stmicroelectronics (Rousset) Sas Amelioration des performances en lecture d'un dispositif de memoire non volatile, en particulier un dispositif de memoire non volatile avec transistor de selection enterre
US11170863B2 (en) 2016-04-14 2021-11-09 Southern University Of Science And Technology Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM)
US20180137927A1 (en) * 2016-04-16 2018-05-17 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical One-Time-Programmable Memory Comprising No Separate Diode Layer
CN107371206B (zh) 2016-05-12 2020-03-24 电信科学技术研究院 一种进行数据传输的方法和设备
WO2017196369A1 (en) 2016-05-13 2017-11-16 Adesto Technologies Corporation Static random access memories with programmable impedance elements and methods and devices including the same
WO2018017573A1 (en) 2016-07-21 2018-01-25 Sabic Global Technologies B.V. Flame retardant glass-filled polypropylene compositions and articles formed from the same
US11258599B2 (en) * 2016-08-04 2022-02-22 Macronix International Co., Ltd. Stable physically unclonable function
US10911229B2 (en) * 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
US9767901B1 (en) * 2016-08-24 2017-09-19 Hewlett Packard Enterprise Development Lp Circuits having selector devices with different I-V responses
WO2018157279A1 (zh) 2017-02-28 2018-09-07 中国科学院微电子研究所 导电桥半导体器件及其制备方法
US11127694B2 (en) 2017-03-23 2021-09-21 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with copper-silicon oxide programmable metallization cells
GB2561168B (en) 2017-03-31 2019-08-07 Ucl Business Plc A switching resistor and method of making such a device
US10708041B2 (en) * 2017-04-30 2020-07-07 Technion Research & Development Foundation Limited Memresistive security hash function
US10572190B2 (en) * 2017-05-17 2020-02-25 Winbond Electronics Corp. Physical unclonable function code providing apparatus and providing method thereof
US11449431B2 (en) 2017-05-30 2022-09-20 Seagate Technology Llc Data storage device with rewritable in-place memory
US11793093B2 (en) * 2017-09-29 2023-10-17 Crossbar, Inc. Resistive random access memory and fabrication techniques
US11127460B2 (en) * 2017-09-29 2021-09-21 Crossbar, Inc. Resistive random access memory matrix multiplication structures and methods
KR102277652B1 (ko) 2017-10-26 2021-07-14 삼성전자주식회사 워드 라인 불량 검출 회로를 포함하는 메모리 장치 및 그 구동 방법
US20190130971A1 (en) 2017-10-31 2019-05-02 Sandisk Technologies Llc Write-time prevention of data retention failures for non-volatile memory
WO2019125507A1 (en) 2017-12-20 2019-06-27 University Of Rochester Energy efficient write scheme for non-volatile resistive crossbar arrays with selectors
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
KR101989149B1 (ko) * 2018-02-09 2019-06-13 성균관대학교산학협력단 PUF(Physically Unclonable Function) 셀 재조합 방법 및 장치와, PUF 회로
US10373697B1 (en) * 2018-02-15 2019-08-06 Sandisk Technologies Llc Programming dummy memory cells in erase operation to reduce threshold voltage downshift for select gate transistors
US10705953B2 (en) 2018-03-01 2020-07-07 Futurewei Technologies, Inc. Application defined multi-tiered wear-leveling for storage class memory systems
US10998064B2 (en) 2018-03-05 2021-05-04 Crossbar, Inc. Resistive random access memory program and erase techniques and apparatus
JP6757348B2 (ja) * 2018-03-08 2020-09-16 三菱重工業株式会社 監視装置、監視方法及びプログラム
KR102445560B1 (ko) 2018-03-09 2022-09-22 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그의 동작 방법
US10460780B2 (en) * 2018-03-29 2019-10-29 Qualcomm Incorporated Magneto-resistive random access memory (MRAM) employing an integrated physically unclonable function (PUF) memory
KR102429458B1 (ko) 2018-04-03 2022-08-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 동작 방법
KR102124064B1 (ko) 2018-07-17 2020-06-17 한국과학기술연구원 플래시 메모리 시스템 및 그것의 양자화 신호 생성 방법
US11537754B1 (en) * 2018-09-18 2022-12-27 Adesto Technologies Corporation Pseudo physically unclonable functions (PUFS) using one or more addressable arrays of elements having random/pseudo-random values
US11055019B2 (en) 2018-12-11 2021-07-06 SK Hynix Inc. Storage device and method of operating the same
US20200196101A1 (en) * 2018-12-12 2020-06-18 Qualcomm Incorporated Systems and methods for location reporting with low latency for wireless networks
EP3668003A1 (en) * 2018-12-12 2020-06-17 Thales Dis Design Services Sas Method of implementing a physical unclonable function
US11074318B2 (en) 2018-12-14 2021-07-27 Western Digital Technologies, Inc. Hardware accelerated discretized neural network
US10879447B2 (en) * 2019-03-13 2020-12-29 Northrop Grumman Systems Corporation Repeating alternating multilayer buffer layer
US11868036B2 (en) * 2019-03-28 2024-01-09 Nitto Denko Corporation Transmissive screen and video image display device
KR20200132366A (ko) * 2019-05-17 2020-11-25 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
CN110401767B (zh) 2019-05-30 2021-08-31 华为技术有限公司 信息处理方法和设备
US11393529B2 (en) * 2019-08-16 2022-07-19 Crossbar, Inc. Capacitance measurement and apparatus for resistive switching memory devices
US10700878B1 (en) * 2019-09-16 2020-06-30 Winbond Electronics Corp. Physical unclonable function code generation apparatus and method thereof
KR102212513B1 (ko) * 2019-09-16 2021-02-04 성균관대학교산학협력단 PUF(physically unclonable function) 회로 및 PUF 셀을 이용한 사용자 인증 용 개인 키 생성 방법
FR3101219B1 (fr) 2019-09-23 2021-09-17 Commissariat Energie Atomique Procédé de fabrication d’un dispositif de microélectronique intégrant une fonction physique non clonable fournie par des mémoires résistives et ledit dispositif
KR20210053029A (ko) * 2019-11-01 2021-05-11 삼성전자주식회사 물리적 복제 방지 기능 셀들을 포함하는 보안 장치, 보안 장치의 동작 방법 및 물리적 복제 방지 기능 셀 장치의 동작 방법
US10910051B1 (en) 2019-11-17 2021-02-02 Winbond Electronics Corp. Method and electronic circuit for verifying operation performed by cell of RRAM
US11057224B1 (en) * 2019-12-30 2021-07-06 National Tsing Hua University Method and system for performing physical unclonable function generated by non-volatile memory write delay difference
KR20210112178A (ko) * 2020-03-04 2021-09-14 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
WO2021207224A1 (en) 2020-04-06 2021-10-14 Crossbar, Inc. Distinct chip identifier utilizing unclonable characteristics of on-chip resistive memory array
US11404139B2 (en) 2020-12-17 2022-08-02 Micron Technology, Inc. Smart sampling for block family scan

Also Published As

Publication number Publication date
US11967376B2 (en) 2024-04-23
US11423984B2 (en) 2022-08-23
US20230005538A1 (en) 2023-01-05
US20210312984A1 (en) 2021-10-07
CN115273933A (zh) 2022-11-01
US20210312983A1 (en) 2021-10-07
CN114730794A (zh) 2022-07-08
US20210314177A1 (en) 2021-10-07
CN115273932A (zh) 2022-11-01
US20210312985A1 (en) 2021-10-07
US11437100B2 (en) 2022-09-06
US11430517B2 (en) 2022-08-30
CN115273934A (zh) 2022-11-01
US11450384B2 (en) 2022-09-20
US20210312986A1 (en) 2021-10-07
US11430516B2 (en) 2022-08-30
WO2021207224A1 (en) 2021-10-14
TW202207457A (zh) 2022-02-16

Similar Documents

Publication Publication Date Title
CN115240735A (zh) 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
JP6532024B2 (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
JP6508478B2 (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
US9898598B2 (en) Authentication system having a non-volatile memory including memory cells in initial or variable states and a host computer for performing authentication therebetween
JP6617924B2 (ja) 耐タンパ性を有する不揮発性メモリ装置および集積回路カード、不揮発性メモリ装置の認証方法、個体識別情報生成方法
US9921975B2 (en) Cryptographic processing device having a non-volatile memory including memory cells in an initial or a variable state
US10410719B2 (en) Non-volatile memory device including a memory cell in a variable state and a memory cell in an initial state
US9600237B2 (en) Random number processing apparatus and random number processing method
US10049734B2 (en) Data storing method of non-volatile memory device by assigning an initial state to data
JP2017004587A (ja) 半導体装置、半導体装置の読み出し方法、及び半導体装置を搭載したｉｃカード
US11823739B2 (en) Physically unclonable function (PUF) generation involving high side programming of bits
US11790999B2 (en) Resistive random access memory erase techniques and apparatus
US11727986B2 (en) Physically unclonable function (PUF) generation involving programming of marginal bits
US20230317158A1 (en) Error correction for identifier data generated from unclonable characteristics of resistive memory
US11923005B2 (en) Cell cycling to minimize resistive memory random number correlation
US20230317157A1 (en) Reverse programmed resistive random access memory (ram) for one time programmable (otp) applications
US20230317162A1 (en) Differential programming of two-terminal memory with program detection and multi-path disablement
US20240071490A1 (en) Differential programming of two-terminal memory with intrinsic error suppression and wordline coupling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination