CN1149800C - 仿真错误添加电路 - Google Patents
仿真错误添加电路 Download PDFInfo
- Publication number
- CN1149800C CN1149800C CNB998131393A CN99813139A CN1149800C CN 1149800 C CN1149800 C CN 1149800C CN B998131393 A CNB998131393 A CN B998131393A CN 99813139 A CN99813139 A CN 99813139A CN 1149800 C CN1149800 C CN 1149800C
- Authority
- CN
- China
- Prior art keywords
- bit
- symbol data
- error
- output
- mistake
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 description 11
- 230000011664 signaling Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
- H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/241—Testing correct operation using pseudo-errors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
一种仿真错误添加电路，用于向正交调制码元数据添加仿真错误，其中基于指定误比特率的一个值被装载给计数器(11)上的计数时钟信号，计数器(11)的载波信号使PN数据生成器(21)的输出存储在移位寄存器(22)中，当所存储的数据和计数器(11)的计数值一致时PN比较电路(3)的输出被识别为错误脉冲，一旦接收到错误脉冲，比特选择器(40)根据PN数据生成器(41)的输出，在基于一个误比特率的时间间隔上，在诸如PSK调制码元数据的正交调制数据中随机地选择待添加错误的比特，从正交调制数据选择的比特在比特反转电路(5)中被反转后输出，从而添加错误。
Description
技术领域
本发明涉及一种仿真错误添加装置，更具体地说，涉及一种仿真错误添加电路，其可以模拟地生成一个在传输路径中出现的误比特，对用于解码正交调制信号的解码器的性能进行检测。
背景技术
在数字广播中作为以不同的接收载波C/N比的多个传输方式进行组合后传送的一种分级传输方式，例如使用m相相移键控(PSK)调制时间多路复用的一种分级传输方式是公知的。这种方式允许稳定的数字信号传输，但是在传输路径中载波C/N比恶化的情况下，由于误比特，这个方式必然受噪声的影响。
因此，为了测试数字广播接收机中解码器的性能，需要一种仿真错误添加电路，它模拟地生成在传输路径中出现的误比特，向解码器提供添加了仿真误比特的正交调制码元数据，以测试解码器是否具有足够强的例如纠错能力等性能。然而，至今尚未有过这样一种仿真错误添加电路。
本发明的一个目的是提供一种仿真错误添加电路，以将一个仿真错误添加到诸如PSK调制码元数据和QAM调制码元数据的各种正交调制码元数据中。
发明内容
本发明的仿真错误添加电路将一比特数据错误添加到正交调制码元数据中，并且根据本发明的仿真错误添加电路，将误比特添加到正交调制码元数据中，可以通过将添加有仿真错误的正交调制码元数据提供给解码器来检测解码器的性能。
本发明的仿真错误添加电路配备有错误脉冲生成装置，用于基于一指定的误比特率按一定比例随机生成错误脉冲，其特征在于根据错误脉冲添加误比特。因此，根据本发明的仿真错误添加电路，根据一个指定误比特率按一定比例随机生成错误脉冲，并根据这些错误脉冲将一误比特添加给正交调制码元数据，因而能够模拟传输路径中的误比特。
而且，本发明的仿真错误添加电路配备有比特选择装置，用于从正交调制码元数据中的比特中随机地选择待添加错误的比特，由于随机地选择将添加错误的正交调制码元数据中的比特位置，因此可以模拟各种传输路径中的误比特。
本发明的仿真错误添加电路基本上配备有：计数装置，用于周期性地生成一系列单调递增或递减的数值；随机信号生成装置，用于生成一系列随机数值；指示信号生成装置，在计数装置和用于生成一系列随机数值的随机信号生成装置的输出值相互进行比较，在两个输出值一致时生成一错误出现指示信号；和误比特添加装置，用于响应于正交调制码元数据序列和错误出现指示信号，在错误出现指示信号生成时向正交码元数据序列中的特定码元数据添加误比特。然后，在由计数装置输出的数字序列的每一周期更新由该随机信号生成装置输出的随机数值，并且本发明的仿真错误添加电路还配备有错误添加装置，用于响应于错误出现指示信号、随机数值序列和正交调制码元数据序列，在错误出现指示信号生成时从特定码元数据的比特中选择一个待添加错误的比特，并将错误添加给该比特。这允许从预定正交调制码元数据序列中以一平均周期(根据预先指定的误比特率)随机选择的待添加错误的码元数据，同时允许将错误添加到在码元数据中随机选择的特定比特位置上的比特。
附图说明
图1是表示根据本发明一实施例的仿真错误添加电路的结构的方框图；
图2是表示根据本发明一实施例的仿真错误添加电路中随机数生成器、可变计数器和比较器的具体结构的例子；
图3是表示根据本发明一实施例的仿真错误添加电路中调制模式选择电路和比特反转电路的具体结构的例子；
图4是在根据本发明一实施例的仿真错误添加电路中调制模式选择电路中的真值表；
图5是添加给根据本发明一实施例的仿真错误添加电路的码元数据的信号点布局的示意图；和
图6是根据本发明一实施例的仿真错误添加电路操作的示意图。
具体实施方式
下面将根据一实施例描述本发明的仿真错误添加电路。
图1是表示根据本发明一实施例的仿真错误添加电路的结构的方框图，并以根据本发明一实施例的仿真错误添加电路被配置成对应于正交相移键控(PSK)调制的8PSK调制、QPSK调制和BPSK调制的情况为例加以说明。
根据本发明实施例的仿真错误添加电路之目的在于以PSK调制码元数据为对象，并输出随机添加有仿真错误的调制码元。在采用上述的分级传送系统的数字广播中，通过对声音信号和数据信号等广播用的信息信号，添加作为外编码的纠错代码并进行交织，并施加作为内编码的卷积代码，用所得PSK调制码元数据来调制具有规定的频率的载波，将该被调制信号发送到无线电传送媒体中。本发明假设因这个无线电发射媒体中的传输恶化(即C/N比的降低)导致数字信号的误比特，而模拟该错误的产生。
如图1中的方框图所示，根据本发明一实施例的仿真错误添加电路配备有：可变计数器1，用于接收时钟信号和误比特率选择信号并根据误比特率发送计数值和载波信号；随机数生成器2，用于接收可变计数器1输出的载波信号并发送一系列的随机数值；和比较器3，用于比较可变计数器1输出的计数值和随机数生成器2输出的随机数值，并在这两个数值一致时输出错误脉冲，作为指示出现错误的定时的信号。
根据本发明一实施例的仿真错误添加电路还配备有：调制模式选择电路4，用于接收错误脉冲并根据所指示的调制模式发送反转指示信号；和比特反转电路5，用于接收反转指示信号和码元信号，选择性地将码元数据进行比特反转并向其添加仿真错误。
图2表示构成图1所示仿真错误添加电路的部分方框(下半部)的可变计数器1、随机数生成器2和比较器3的具体结构的例子。
可变计数器1由n个4比特二进制计数器10-1至10-n和n输入选择器11构成，n个4比特二进制计数器10-1至10-n全部响应于输入CLK执行0至24n-1(最大值)计数，n输入选择器11根据误比特率选择指示信号(对应于误比特率的编码0、1、2、…、n的信号)选择n个输入X1至Xn之一并作为Y输出。而且，随机数生成器2由PN数据生成器(PNG)21和锁存器22组成，PN数据生成器(PNG)21生成一系列4n比特的仿真随机数(PN)，当锁存器22被可变计数器1中的选择器11输出的载波(等同于从n个二进制计数器中的任意一个输出的载波)使能时，锁存器22存储由PN数据生成器21输出的PN数据。而且，比较器3由n个2输入比较器30-1、30-2、30-3……30-n(两个输入值一致时将发生的动作)和n输入选择器31组成，n个2输入比较器30-1、30-2、30-3、…、30-n把随机数生成器2和n个二进制计数器10-1至10-n输出的二进制4n-比特信号的低4位、低8位、低12位、…、低4n比特分别作为输入，n输入选择器31根据一误比特率选择指示信号(编码1至n)输入选择n个比较器30-1至30-n的输出之一并将该输出提取为错误出现指示信号(错误脉冲)。图2所示的电路具有在假设1/24、1/28、1/212、…、1/24n之一被选择作为误比特率的情况下的结构。可变计数器1中的n个4比特二进制计数器被垂直连接以使前一级的载波信号输出CO被依次发送到后一级的载波信号输入CI并如此继续，在整体上构成一个4n比特二进制同步计数器。在计数满时，4比特二进制计数器10-1、10-2、10-3、…、10-n中的每个分别为24、28、212、…、24n计数时，从它们各自的CO输出一个载波信号(在此为“L”信号)。下面将通过例子说明选择误比特率1/212时的操作。在这种情况下，误比特率选择指示信号的编码“3”被施加给可变计数器1中的选择器11和比较器3中的选择器31的SEL端子。此时，来自二进制计数器10-3的CO的载波信号由选择器11选择并从其Y提取，然后施加给所有二进制计数器10-1至10-n的CL，同时这个载波信号被施加给随机数生成器2中的锁存器22的EN。因此，可变计数器1在212-1上结束计数，并在下一钟脉冲时刻进行初始化(零计数)，然后重新开始相同的计数。同时，随机数生成器2中的锁存器22锁存一个新PN信号并将其输出给P1至P4n。以这种方式，直到输入可变计数器1输出载波信号，锁存器22发送在该载波信号输入之前所存储的PN数据。因而，在上述例子中，在可变计数器1计数212-1之后的时刻，锁存器22新存储PN数据生成器21输出的PN数据以替代先前存储的PN数据。
而且，在比较器3中，比较器3中的选择器31选择比较器30-3的输出(因为编码“3”被输入给选择器31的SEL)。此时，随机数生成器2输出的4n比特PN数据的低12位P1至P12和n个二进制计数器输出的4n比特计数值中的低12比特Q1至Q12被输入给比较器30-3。因此，比较器30-3将从0至212-1在时钟每次输入时递增的12比特计数值和在该计数周期内由锁存器22保存的12比特随机数值(0至212-1之一的值)进行比较。因此，当两个输入值每212次中有一次一致时则输出一个脉冲，并经选择器31将该脉冲取出作为一个错误脉冲。
因此，当误比特率被设置为1/212时，平均每212次从比较器3随机地输出一次错误脉冲。在选择另一误比特率的情况下，例如当误比特率被设置为1/28或1/24n时，情况相同，每28次(0至28-1)或每24n次(0至24n-1)随机地输出一次错误脉冲。
在上述电路结构的例子中，虽然使用4比特二进制计数器，但是显然可以使用十进制计数器，并且在这种情况下，可以将误比特率设置为1/10N(N＝1、2、3、…、n)中的任意一个。在这种情况下，平均每10N(0至999…99)次随机地输出一次错误脉冲。在上述例子中，把生成仿真随机数序列的PN信号的PNG被用作随机数生成器，但是显然可以对由热噪声生成的模拟噪声信号进行A/D变换，并提取数字随机数序列。
因此，这意味着可变计数器1、随机数生成器2和比较器3在整体上构成基于指定误比特率按一定比例随机地生成一错误脉冲的错误脉冲生成装置。
如图3所示，调制模式选择电路4由下述部件构成：PN数据生成器41，用于接收错误脉冲并输出作为PN数据的错误添加比特选择信号(错误添加比特选择信号也被记为PNSEL1和PNSEL0并以使用2个比特的情况为例加以说明)；比特选择器40，用于接收来自PN数据生成器41的输出PN数据并随机地选择添加错误的一比特；和与门46a、46b和46c，其以错误脉冲和比特选择器40的输出作为输入。
比特选择器40配备有：反相器42a，逻辑反转错误添加比特选择信号PNSEL0；反相器42b，逻辑反转错误添加比特选择信号PNSEL1；反相器42c，逻辑反转错误添加比特选择信号PNSEL1；与门43a，执行反相器42a的输出和反相器42b的输出之间的逻辑与；和与门43b，执行错误添加比特选择信号PNSEL0和反相器42c输出之间的逻辑与。
比特选择器40还配备有：与门44a，执行8PSK选择信号(8PSK选择信号也被记为8PSKSEL)和与门43a的输出之间的逻辑与；与门44b和44d，执行错误添加比特选择信号PNSEL0和QPSK选择信号(QPSK选择信号也被记为QPSKSEL)之间的逻辑与；与门44c，执行8PSK选择信号和与门43b输出之间的逻辑与；和与门44e，执行错误添加比特选择信号PNSEL1和8PSK选择信号之间逻辑与。
比特选择器40还配备有：或门45a，执行与门44a的输出、与门44b的输出和BPSK选择信号(BPSK选择信号也被记为BPSKSEL)之间的逻辑或；或门45b，执行与门44c的输出和与门44d的输出之间的逻辑或，并且或门45a的输出被发送给与门46a，或门45b的输出被发送给与门46b，与门44e的输出被发送给与门46c，错误脉冲从已经导通的与门46a、46b和46c输出。
因此，调制模式选择电路4的真值表如图4所示。即，当由调制模式选择信号选择8PSKSEL，而错误添加比特选择信号PNSEL1和PNSEL0为“00”时，这是将错误添加给8PSK码元数据的LSB的情况，或门45a的输出变成高电平，或门45b的输出变成低电平，与门44e的输出变成低电平，并且以这种方式仅与门46a保持导通状态，8PSK码元数据的LSB保持被选择状态，从而从与门46a输出一错误脉冲。
当由调制模式选择信号选择8PSKSEL，而错误添加比特选择信号PNSEL1和PNSEL0为“01”时，这是将错误添加给8PSK码元数据的第二比特的情况，或门45a的输出变成低电平，或门45b的输出变成高电平，与门44e的输出变成低电平，并且以这种方式仅与门46b保持导通状态，8PSK码元数据的第二比特保持被选择状态，从而从与门46b输出一错误脉冲。
当由调制模式选择信号选择8PSKSEL，而错误添加比特选择信号PNSEL1和PNSEL0为“1x”(x可以是“0”或“1”)时，这是将错误添加给8PSK码元数据的MSB的情况，或门45a的输出变成低电平，或门45b的输出变成低电平，与门44e的输出变成高电平，并且以这种方式仅与门46c保持导通状态，8PSK码元数据的MSB保持被选择状态，从而从与门46c输出一错误脉冲。
当由调制模式选择信号选择QPSKSEL，而错误添加比特选择信号PNSEL1和PNSEL0为“x0”时，这是将错误添加给QPSK码元数据的LSB的情况，或门45a的输出变成高电平，或门45b的输出变成低电平，与门44e的输出变成低电平，并且以这种方式仅与门46a保持导通状态，QPSK码元数据的LSB保持被选择状态，从而从与门46a输出一错误脉冲。
当由调制模式选择信号选择QPSK，而错误添加比特选择信号PNSEL1和PNSEL0为“x1”时，这是将错误添加给QPSK码元数据的MSB的情况，或门45a的输出变成低电平，或门45b的输出变成高电平，与门44e的输出变成低电平，并且以这种方式仅与门46b保持导通状态，QPSK码元数据的MSB保持被选择状态，从而从与门46b输出一错误脉冲。
当由调制模式选择信号选择BPSKSEL，而错误添加比特选择信号PNSEL1和PNSEL0是“xx”时，或门45a的输出变成高电平，或门45b的输出变成低电平，与门44e的输出变成低电平，并且以这种方式仅与门46a保持导通状态，从与门46a输出一个错误脉冲。
以这种方式，从调制模式选择电路4输出反转指示信号。这个反转指示信号根据从PN数据生成器41输出的PN数据随机地指示将被添加错误的一比特，并对所指示的比特输入一错误脉冲。
因此，调制模式选择电路4组成比特选择装置，根据PN数据生成器41输出的PN数据，在基于误比特率的时间间隔上，从基于所选择的调制模式的码元数据中的比特中随机地选择将添加错误的一比特。
如图3所示，比特反转电路5配备有：异或电路51a、51b和51c，提供有码元数据，并分别输入来自与门46a的输出、来自与门46b的输出和来自与门46c的输出，仅反转一比特并添加一错误的添加错误码元数据从异或电路51a、51b和51c被输出。
在根据本发明一实施例的仿真错误添加电路中，作为码元数据的8PSK调制基带信号被映射在如图5(a)所示的相位平面上，存在构成码元的8种比特组合方式(0，0，0)、(0，0，1)至(1，1，1)，并且这些信号被转换成I-Q平面上的信号点配置0至7。同样，图5(b)表示QPSK调制基带信号的信号点配置，存在构成码元的4种比特组合方式(0，0)、(0，1)、(0，1)和(1，1)，并且这些信号被转换成I-Q平面上的信号点配置0至3。同样，图5(c)表示BPSK调制基带信号的信号点配置，存在构成码元的比特组合(0)和(1)，并且这些信号被转换成信号点配置0，1。
现在，以选择8PSK调制和输入码元数据“101”的情况为例加以说明。在这种情况下，当错误添加比特选择信号PNSEL1和PNSEL0为“1x”，即，当选择MSB时，码元数据“101”的MSB被反转，该码元数据变成带有一错误比特的“001”。另一方面，当错误添加比特选择信号PNSEL1和PNSEL0为“01”时，即，当选择第二比特时，码元数据“101”的第二比特被反转，码元数据变成带有一错误比特的“111”。当错误添加比特选择信号PNSEL1和PNSEL0为“00”时，即，选择LSB时，码元数据“101”的LSB被反转，码元数据变成带有一错误比特的“100”。当输入其它码元数据时，可以此类推。
现在，以选择QPSK调制和输入码元数据“01”的情况为例加以说明。在这种情况下，当错误添加比特选择信号PNSEL1和PNSEL0为“x1”，即，当选择MSB时，码元数据“01”的MSB被反转，该码元数据变成带有一个错误比特的“11”。另一方面，当错误添加比特选择信号PNSEL1和PNSEL0为“x0”时，即，当选择LSB时，码元数据“01”的LSB被反转，码元数据变成带有一个错误比特的“00”。当输入其它码元数据时可以此类推。
现在，以选择BPSK调制和输入码元数据“1”的情况为例加以说明。在这种情况下，当错误添加比特选择信号PNSEL1和PNSEL0是“xx”时，码元数据“1”被反转成带有一个错误的比特“0”。另一方面，当输入码元数据“0”时，码元数据“0”被反转成带有一个错误的比特“1”。
如上所述，根据本发明一实施例的仿真错误添加电路不是直接进行调制，而是基于一个设定误比特率按一定比例将一个仿真错误添加到在基带信号上随机选择的一比特上。通过将添加有仿真错误的码元数据提供给解码器进行解码，可以执行解码器性能的检测。此结果允许在接收机研制过程中有效地设计。
以上，虽然以专用于数字广播接收机的调制方式8PSK、QPSK和BPSK码元数据添加误比特为例，对本发明的结构和动作进行了说明，然而，本发明的应用并不限制于向多相PSK码元数据添加误比特。本发明的技术范围应当不限制于上述列举的实施例，而应当被解释为在不脱离其原理的情况下可应用于向多值正交调制码元数据的错误添加。
虽然没有明说，根据本发明实施例的仿真错误添加电路显然也可以应用于蜂窝电话机。
如上所述，根据本发明的仿真错误添加电路可以根据所设定的误比特率按一定比例将仿真错误添加到在基带信号上随机选择的比特上，可以用于解码器性能的检查。
Claims (4)
1.一种仿真错误添加电路，其特征在于，包含：
计数装置，用于周期性地生成一系列单调递增或递减的数值；
随机信号生成装置，用于生成一系列随机数值；
比较装置，用于比较所述计数装置的输出值和随机信号生成装置的输出值，在两个输出值一致时，输出一个错误出现指示信号；和
用于响应于预定正交调制码元数据序列和所述错误出现指示信号，在所述错误出现指示信号生成时刻，向所述正交调制码元数据序列中的特定码元数据添加误比特的装置。
2.根据权利要求1的仿真错误添加电路，其中随机信号生成装置输出的随机数值在所述计数装置输出的数值序列的每一周期内被更新。
3.根据权利要求2的仿真错误添加电路，其中还包括：响应于所述错误出现指示信号、随机数值序列和所述正交调制码元数据序列，用于在所述错误出现指示信号被输出时刻，从特定码元数据的比特中选择待添加误比特的比特，并将错误添加给所选比特的装置。
4.一种仿真错误添加电路，用于向正交调制码元数据添加仿真错误，其特征在于，包含：
码元数据选择装置，用于从给定的正交调制码元数据的序列中根据指定误比特率以一定比例随机地选择要添加错误的码元数据；
比特选择装置，用于随机地选择组成上述随机选择的码元数据的多个比特中的至少一比特；和
反转装置，用于反转所选择的码元数据的选中的至少一比特。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP321086/1998 | 1998-11-11 | ||
| JP32108698A JP3612660B2 (ja) | 1998-11-11 | 1998-11-11 | 擬似エラー付加回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1325582A CN1325582A (zh) | 2001-12-05 |
| CN1149800C true CN1149800C (zh) | 2004-05-12 |
Family
ID=18128668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB998131393A Expired - Fee Related CN1149800C (zh) | 1998-11-11 | 1999-11-11 | 仿真错误添加电路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6772378B1 (zh) |
| EP (1) | EP1130865B1 (zh) |
| JP (1) | JP3612660B2 (zh) |
| CN (1) | CN1149800C (zh) |
| CA (1) | CA2349854C (zh) |
| DE (2) | DE1130865T1 (zh) |
| WO (1) | WO2000028709A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002022787A (ja) * | 2000-07-07 | 2002-01-23 | Dx Antenna Co Ltd | Ｃ／ｎ比測定装置及びｃ／ｎ比測定方法 |
| CN1149803C (zh) * | 2001-09-30 | 2004-05-12 | 华为技术有限公司 | 一种基于比特变换的数据重传方法 |
| TW200518074A (en) * | 2005-01-19 | 2005-06-01 | Via Tech Inc | Test compact disk and its manufacturing method |
| JP5157645B2 (ja) * | 2008-05-28 | 2013-03-06 | 日本電気株式会社 | 無線通信システム、制御用チャネル送信方法、及び、受信方法 |
| JP5101426B2 (ja) * | 2008-07-30 | 2012-12-19 | アンリツ株式会社 | ランダムエラー信号発生装置 |
| US8008748B2 (en) * | 2008-12-23 | 2011-08-30 | International Business Machines Corporation | Deep trench varactors |
| CN101761204B (zh) * | 2010-01-11 | 2011-06-15 | 南京工业大学 | 一种陶瓷墙地砖填缝方法 |
| FR3051086B1 (fr) * | 2016-05-04 | 2019-07-26 | Stmicroelectronics (Rousset) Sas | Circuit de comptage d'impulsions |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5550620B2 (zh) | 1973-01-22 | 1980-12-19 | ||
| JPS57174958A (en) | 1981-04-21 | 1982-10-27 | Nec Corp | Pseudo error pulse inserting circuit |
| JPS6020659A (ja) * | 1983-07-15 | 1985-02-01 | Fujitsu Ltd | デジタルデ−タのエラ−ビツト発生器 |
| GB8421500D0 (en) * | 1984-08-24 | 1984-09-26 | British Telecomm | Error generation |
| JPS6211317A (ja) * | 1985-07-09 | 1987-01-20 | Fujitsu Ltd | 擬似ランダム誤りパタ−ン信号発生装置 |
| JPS63248242A (ja) * | 1987-04-03 | 1988-10-14 | Fujitsu Ltd | 誤り発生回路 |
| JPH0691518B2 (ja) | 1987-10-23 | 1994-11-14 | 日本電信電話株式会社 | ディジタル無線チャネルシミュレータ |
| JPH0371740A (ja) * | 1989-08-11 | 1991-03-27 | Nec Corp | 符号誤り付加回路 |
| JP3419484B2 (ja) * | 1992-03-30 | 2003-06-23 | 株式会社東芝 | 変調器、送信器 |
| JP3195826B2 (ja) | 1992-07-27 | 2001-08-06 | アンリツ株式会社 | デジタル信号の擾乱付加装置 |
| JPH08242259A (ja) | 1995-03-01 | 1996-09-17 | Advantest Corp | デジタル機器の試験装置及びその試験方法 |
| JP3557020B2 (ja) | 1995-11-07 | 2004-08-25 | 日本無線株式会社 | ディジタル通信用フェージングシミュレータ |
| JPH09321681A (ja) * | 1996-05-31 | 1997-12-12 | Fujitsu Ltd | 送信電力制御装置 |
-
1998
- 1998-11-11 JP JP32108698A patent/JP3612660B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-11 DE DE1130865T patent/DE1130865T1/de active Pending
- 1999-11-11 US US09/807,029 patent/US6772378B1/en not_active Expired - Fee Related
- 1999-11-11 EP EP99971981A patent/EP1130865B1/en not_active Expired - Lifetime
- 1999-11-11 CN CNB998131393A patent/CN1149800C/zh not_active Expired - Fee Related
- 1999-11-11 DE DE69939835T patent/DE69939835D1/de not_active Expired - Lifetime
- 1999-11-11 WO PCT/JP1999/006295 patent/WO2000028709A1/ja active Application Filing
- 1999-11-11 CA CA002349854A patent/CA2349854C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1130865A1 (en) | 2001-09-05 |
| JP2000151730A (ja) | 2000-05-30 |
| CN1325582A (zh) | 2001-12-05 |
| JP3612660B2 (ja) | 2005-01-19 |
| DE69939835D1 (de) | 2008-12-11 |
| CA2349854C (en) | 2008-08-05 |
| EP1130865A4 (en) | 2005-09-28 |
| EP1130865B1 (en) | 2008-10-29 |
| CA2349854A1 (en) | 2000-05-18 |
| WO2000028709A1 (en) | 2000-05-18 |
| US6772378B1 (en) | 2004-08-03 |
| DE1130865T1 (de) | 2002-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Seidl et al. | Polar-coded modulation | |
| EP1878150B1 (en) | Signal space expansion for a 16 qam scheme | |
| CN1199359C (zh) | 数据的防差错传输和接收方法以及传输数据的传输系统 | |
| CN100386979C (zh) | 强健传输模式 | |
| CN100361533C (zh) | 向下兼容的dvb-s标准的系统及发射/接收机和方法 | |
| WO1996017439B1 (en) | Cyclic trellis coded modulation | |
| US20030067991A1 (en) | Multi-mode block-coded modulation/demodulation method | |
| JP2000517147A (ja) | 時間ダイバシティを用いるマルチレベル符号化 | |
| CN1149800C (zh) | 仿真错误添加电路 | |
| EP1905159A2 (en) | Adaptive multilevel block coded modulation for ofdm systems | |
| Seidl et al. | Multilevel polar-coded modulation | |
| US7130358B2 (en) | Method and apparatus for rearranging codeword sequence in a communication system | |
| US6324224B1 (en) | Apparatus and method for receiving data with bit insertion | |
| KR20080074245A (ko) | 통신 시스템에서의 훈련 시퀀스 코드의 생성/변조 방법 및 이를 이용한 데이터 송신 장치 | |
| CN111835670B (zh) | 一种n维幅度相位联合调制方法及调制器 | |
| CN1925379A (zh) | 调变机制的检测装置与方法 | |
| WO1999017509A1 (en) | Symbol mappings for coded modulations | |
| CN109547384B (zh) | 基于m序列的优化16-QAM序列的构造方法 | |
| JP3242750B2 (ja) | 信号変換装置および通信システム | |
| JP2000196559A (ja) | データ伝送方式およびその送受信装置 | |
| JPH022277A (ja) | 多値ｑａｍ通信方式 | |
| Bounaas et al. | Concatenated coded modulation schemes for the Rayleigh fading channel | |
| AU6768694A (en) | Method for encoding data | |
| JP2003163581A (ja) | 乱数発生器 | |
| Benvenuto et al. | Performance analysis of trellis coded biorthogonal sequences in a variable rate system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: RIDA ELECTRONICS CO., LTD. Free format text: FORMER OWNER: KABUSHIKI KAISHA KENWOOD TMI Effective date: 20030918 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030918 Address after: Tokyo, Japan Applicant after: Kenwood Corp. Co-applicant after: Leader Electronics Corp. Address before: Tokyo, Japan Applicant before: Kenwood Corp. Co-applicant before: TMI |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040512 Termination date: 20131111 |