JPS63248242A - 誤り発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 所定周期で桁上信号を出力する計数部と、所定種類の擬
似乱数を発生する擬似乱数発生部と、擬似乱数発生部が
特定の擬似乱数を発生する状態を検出する状態検出部と
、計数部の桁上信号出力時期と、状態検出部の特定状態
検出時期とが一致した時、入力データに誤りを発生させ
ることにより、所望の誤り率で誤りが不規則に発生する
誤り発生回路を実現する。

〔産業上の利用分野〕

本発明は、データ伝送装置の伝送試験を行う際に、伝送
路の代わりに使用される擬似伝送路装置において、伝送
されるデータに対して不規則な誤りを発生可能とする誤
り発生回路の改良に関する。

この種の擬似伝送路装置は、所望の誤り率を満足し、゛
且つ極力不規則に誤りを発生させることが、現実の伝送
路を忠実に擬似するものとして望まれる。

〔従来の技術〕

第５図は従来ある誤り発生回路の一例を示す図であり、
第６図は第５図における誤り発生過程の一例を示す図で
ある。

第５図において、誤り発生回路は、Ｎ進計数回路１と排
他論理和ゲート２とから構成されている。

Ｎ進計数回路１は、端子ＣＫに入力される入力データｄ
ｉに同期したクロック信号ｃｋを計数し、計数値ｎが（
Ｎ−１）に達する度に端子ＣＲから桁上信号ｃｒ（論理
“１”）を出ノｊし、排他論理和ゲート２の一方の入力
端子に入力する。

排他論理和ゲート十の他方の入力端子には、誤りを発生
させる対象となる入力データｄｉが入力される。

その結果、排他論理和ゲート２に入力される入力データ
ｄｉは、Ｎ進計数回路１から桁上信号Ｃ５ｒが入力され
る度に論理値が反転され（ｄｉ）、誤りを含む出力デー
タｄｏに変換されて出力される。

以上により、１／Ｎが所望の誤り率に等しくなる如くＮ
進計数回路１を設定すれば、入力データｄｉに対して所
望の誤り率で誤りが発生した出力データｄＯが得られる
。

〔発明が解決しようとする問題点〕

以上の説明から明らかな如く、従来ある誤り発生回路に
おいては、Ｎ進計数回路１が桁上信号Ｃｒを出力する度
に入力データｄｉの論理値を反転させることにより、誤
りを発生させていた。

Ｎ進計数回路１は前述の如く、クロック信号ＣｋのＮ周
期毎に桁上信号ｃｒを出力する為、誤りが周期的に発生
し、実際の伝送路に発生する誤りを充分擬似していると
は言い難い問題点があった。

〔問題点を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図において、本発明による誤り発生回路は、計数部
１００、擬似乱数発生部２００、状態検出部３００およ
び誤り発生部４００から構成される。

〔作用〕

計数部１００は、所定周期で桁上信号ｃｒを出力し、誤
り発生部４００に入力する。

擬似乱数発生部２００は、所定種類の擬似乱数ｐｎを発
生し、状態検出部３００に入力する。

状態検出部３００は、擬似乱数発生部２００が特定の擬
似乱数ｐｎを発生する状態を検出し、状態検出信号ｓｔ
を出力して誤り発生部４００に入力する。

誤り発生部４００は、計数部１００が桁上信号ｃｒを出
力する時期と、状態検出部３００が状態検出信号ｓｔを
出力する時期とが一致した場合に、入力データｄｉに誤
りを発生させる。

かかる場合に、入力データｄｉに対する誤りの発生確率
、即ち誤り率は、桁上信号ｃｒの出力頻度（周期）と、
状態検出信号ｓｔの出力頻度（擬似乱数発生部２００が
発生する擬似乱数ｐｎの種類数）との積により定まる。

また誤りの発生状態は、状態検出信号ｓｔが不規則に発
生することにより、やはり不規則に発生することとなる
。

以上により、計数部の桁上信号ｃｒ発生周期と、擬似乱
数発生部の発生擬似乱数ｐｎ種類数とを適宜設定するこ
とにより、所望の誤り率で不規則に誤りを発生する誤り
発生回路が実現可能となり、実際の伝送路をより忠実に
擬似する擬似伝送路装置が実現可能となる。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例による誤り発生回路を示す図
であり、第３図は第２図における誤り発生過程の一例を
示す図である。なお、全図を通じて同一符号は同一対象
物を示す。

第２図においては、計数部１００として３２進計数回路
１０１が設けられ、また上段シフトレジスタ２０１と排
他論理和ゲート２０２とが擬似乱数発生部２０３を構成
し、論理積ゲート３０１が状態検出部３００として設け
られ、論理積ゲート４０１と排他論理和ゲート４０２と
が誤り発生部４００を構成している。

第２図および第３図において、３２進計数回路１０１は
、端子ＣＫに入力される入力データｄｉに同期したクロ
ック信号ｃｋを計数し、３２周期毎に端子ＣＲから桁上
信号ｃｒ（論理“１”）を出力し、論理積ゲート４０１
の一方の入力端子に入力する。

七段シフトレジスタ２０１は、各段２０１−１乃至２０
１−７に入力されるクロック信号ｃｋに同期して右方向
にシフトし、六段目２０１−６および七段目２０１−７
の出力信号Ｓ６およびＳ７は、排他論理和ゲート２０２
を介して一段目２０Ｌ−１に帰還人力されており、公知
の擬似乱数発生回路を構成し、一段目２０１−１乃至五
段目２０１−５からの出力信号Ｓ１乃至Ｓ５は擬似乱数
ｐｎを構成し、論理積ゲート３０１に入力されている。

論理積ゲート３０１は、冬山力信号Ｓ１乃至Ｓ５が総て
論理“１”に設定される特定の擬似乱数ｐｎの発生状態
を検出すると、状態検出信号ｓｔ（論理“ｌ”）を出力
し、論理積ゲー）４０１の他方の入力端子に入力する。

論理積ゲート４０１は、３２進計数回路１０１から桁上
信号ｃｒが入力される時期と、論理積ゲ−）３０１から
状態検出信号ｓｔが入力される時期とが一致した場合に
、一致信号ｅ（論理“１”）を出力し、排他論理和ゲー
ト４０２の一方の入力端子に入力する。

排他論理和ゲート４０２の他方の入力端子には、第５図
と同様に入力データｄｉが入力されており、論理積ゲー
ト４０１から一致信号ｅが入力されると人力データｄｉ
の論理値を反転させ（ｄｉ）、出力データｄｏに変換し
て出力する。

七段シフトレジスタ２０１の一段目２０１−１乃至五段
目２０１−５の出力信号ｓｌ乃至ｓ５の論理値は、公知
の如く全く不規則に変化する為、冬山力信号Ｓ１乃至ｓ
５が同時に論理“１”に設定される確率は１／２’　　
（＝１／３２）となり、且つ発生間隔は全く不規則とな
る。

一方、桁上信号ｃｒの発生頻度は１／３２である為、一
致体号ｅの発生確率は１／１０２４　　（約１０４）と
なる、然し状態検出信号ｓｔは前述の如く全く不規則に
発生する為、一致信号ｅの発生時期ｔｘ、ｔｙ、・・・
も全く不規則となる。

以上の説明から明らかな如く、本実施例によれば、入力
データｄｉには、誤り率が約１０−３で、且つ不規則に
誤りが発生され、出力データｄＯとして出力されること
となる。

なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えば計数部１００および擬似乱数発生部２０
０の構成は図示されるものに限定されることは無く、所
望の誤り率により他に幾多の変形が考慮されるが、何れ
の場合にも本発明の効果は変わらない。

第４図は本発明の他の実施例による誤り発生回路を示す
図である。

第４図においては、計数部工ＯＯとして７９進計数回路
１０２が設けられ、また九段シフトレジスタ２０４およ
び排他論理和ゲート２０５により擬似乱数発生部２０６
が構成されており、更に九段シフトレジスタ２（ｌの一
段目２（１−１乃至四段目２０４−４、六段目２０４−
６、七段目２０４−７および九段目２０４−９からの出
力信号ｓｌ乃至ｓ４、Ｓ６、Ｓ７およびＳ９から構成さ
れる擬似乱数ｐｎが入力される論理積ゲート３０２が状
態検出部３００として設けられている。

論理積ゲート３０２に入力される各出力信号Ｓ１乃至Ｓ
４．８士、Ｓ７およびＳ９の論理値も全９が総て論理“
ｌ゛に設定される特定の擬似乱数ｐｎの発生状態を検出
して状態検出信号ｓｔを出力する確率は、ｌ／２７とな
る。

７９進計数回路１０２はクロック信号ｃｋの７９周期毎
に桁上信号ｃｒを出力する為、論理積ゲート４０１が桁
上信号ｃｒと状態検出信号ｓＬとの発生時期の一敗を検
出し、一致信号ｅを出力する確率は、１／１０１１２（
約１０−’）となり、また一致信号ｅの発生状況は全く
不規則である。

〔発明の効果〕

以上、本発明によれば、計数一部と擬似乱数発生部との
特性を適宜設定することにより、所望の誤り率で不規則
に誤りを発生する誤り発生回路が実現可能となり、実際
の伝送路をより忠実に擬似する擬似伝送路装置が実現可
能となる。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例による誤り発生回路を示す図、第３図は第２図にお
ける誤り発生過程の一例を示す図、第４図は本発明の他
の実施例による誤り発生回路を示す図、第５図は従来あ
る誤り発生回路の一例を示す図であり、第６図は第５図
における誤り発生過程の一例を示す図である。 図において、１はＮ進計数回路、２．２０２．２０５お
よび４０２は排他論理和ゲート、１００は計数部、１０
１は３２進計数回路、１０２は７９進計数回路、２００
．２０３および２０６は擬似乱数発生部、２０１は上段
シフトレジスタ、２０４は九段シフトレジスタ、３０１
．３０２およ本発明の＃、哩回 第　１　＠ ｃｌ−−−−−−−−−−−−−−−−−−−−−−−
−１ニニニ−二二ニに二二二二二二二ニニニニニニニニ
ニニ１ｌ−−ｉ！５２１￥ｌ　＋＝　ｈけろゐ５り兇生
遁遅第　　ろ　　圀 本牝明Ｌ＝Ｊろ訊すセ生面寄 嶌　２　阻 ホ乾＠（よる砲ｊ県−１槌も１布 Ｉ　４日 従末あろ諜り斂惺回廠 茎　５　口 ６に １１、　　　０　ｊ　　　　　　　　Ｎ−１０１Ｎ−ｌ
　０　１Ｃ？

Claims (1)

1. 【特許請求の範囲】 所定周期で桁上信号（ｃｒ）を出力する計数部（１００
   ）と、 所定種類の擬似乱数（ｐｎ）を発生する擬似乱数発生部
   （２００）と、 該擬似乱数発生部（２００）が特定の擬似乱数（ｐｎ）
   を発生する状態を検出して状態検出信号（ｓｔ）を出力
   する状態検出部（３００）と、前記計数部（１００）が
   前記桁上信号（ｃｒ）を出力する時期と、前記状態検出
   部（３００）が前記状態検出信号（ｓｔ）を出力する時
   期とが一致した場合に、入力データ（ｄｉ）に誤りを発
   生させる誤り発生部（４００）とを具備することを特徴
   とする誤り発生回路。