JP3557020B2 - ディジタル通信用フェージングシミュレータ - Google Patents
ディジタル通信用フェージングシミュレータ Download PDFInfo
- Publication number
- JP3557020B2 JP3557020B2 JP31168995A JP31168995A JP3557020B2 JP 3557020 B2 JP3557020 B2 JP 3557020B2 JP 31168995 A JP31168995 A JP 31168995A JP 31168995 A JP31168995 A JP 31168995A JP 3557020 B2 JP3557020 B2 JP 3557020B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- noise
- output
- generation circuit
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル通信装置の性能評価を行うためのシミュレータに関し、特に直交変調方式を使用するディジタル通信装置における耐フェージング
（ｆａｄｉｎｇ）性能を評価するためのディジタル通信用フェージングシミュレータに関するものである。
【０００２】
【従来の技術】
フェージングとは通信装置の受信アンテナに誘起される無線周波数電圧の時間的変化を言うが、この種のシミュレータでは無線周波数電圧の時間的変化を発生させるよりも、信号対雑音比（以下Ｓ／Ｎ比という）の時間的変化を発生させる方が容易であるので、Ｓ／Ｎ比の時間的変化を用いて等価的なフェージングを生じさせる構成となっている。
すなわち、無線通信装置の受信機には、中間周波数増幅器にＡＧＣ（自動利得制御）が備えられていて、弱い入力に対しては増幅度を上げ、強い入力に対しては増幅度を下げ、復調器の入力点ではほぼ一定の振幅になるように制御されている。従って増幅度が上がると雑音が大きくなり、増幅度が下がると雑音が小さくなることになるので、逆に、信号に大きな雑音を付加するとフェージングのために入力信号が小さくなったことと等価になり、信号に小さな雑音を加えると（または全然雑音を加えないと）フェージングが少なく、あるいは無くなった入力信号と等価になる。
【０００３】
図２は、従来のこの種のシミュレータの構成の一例を示すブロック図で、１はディジタル信号の所定のビットパターンを発生するパターン発生器、２はパターン発生器１で発生するビットパターンに基づき、信号Ｉ、信号Ｑを発生するＩＱ信号発生回路、３は評価の対象となる被評価器５の入力周波数に対応する無線周波数又は中間周波数の搬送波信号を発生させる信号発生器である。ここで信号発生器３で発生させる信号の角周波数をωとする。
信号Ｉは、信号発生器３で発生させた０度位相の搬送波を平衡変調して、
Ｉｓｉｎ ωｔの信号を発生させるためのベースバンドの信号であり、信号Ｑは信号発生器３で発生させた９０度位相の搬送波を平衡変調して、Ｑｃｏｓ ωｔの信号を発生させるためのベースバンドの信号であり、６はこのような変調を行う標準直交変調器である。すなわちＳ／Ｎ比で言えば標準直交変調器６の出力は信号Ｓとなる。
【０００４】
図２に示す従来の装置では、標準直交変調器６の出力である信号Ｓと同じ形で雑音Ｎを加える構成となっている。
すなわち、４１は第１の雑音（ディジタル）発生回路、４２は第２の雑音（ディジタル）発生回路であり、７は標準直交変調器６と同様な標準直交変調器で、信号発生器３の出力の０度位相の搬送波を、雑音発生回路４１の出力で平衡変調し、信号発生器３の出力の９０度位相の搬送波を、雑音発生回路４２の出力で平衡変調する。標準直交変調器７の出力がＮ（雑音）で、このようにして得られたＳ／Ｎ比の信号が被評価器５に入力される。
パターン発生器１で発生するビットパターンは予め定められているので、被評価器５の出力からビット誤り率を測定することができ、例えば雑音発生回路４１、４２の出力を漸次増加して、どのようなＳ／Ｎ比のとき（すなわち、どのようなフェージングのとき）どのようなビット誤り率になるかを測定することができる。
また実際に発生するフェージングの時間的変化をシミュレートするような出力変化を雑音発生回路４１、４２の出力に与えることも容易である。
【０００５】
【発明が解決しようとする課題】
従来のディジタル通信用フェージングシミュレータは以上のように構成されているので標準直交変調器が２台必要になり、装置の小型化，低価格化を妨げているという問題点があった。
【０００６】
本発明はかかる問題点を解決するためになされたものであり、従来の装置と同等の機能を持つディジタル通信用フェージングシミュレータを標準直交変調器１台の回路で構成することを目的としている。
【０００７】
【課題を解決するための手段】
本発明に係わるディジタル通信用フェージングシミュレータは、ベースバンド信号にフェージング用の雑音を付加し、これを標準直交変調器の変調信号として入力する構成とした。
【０００８】
具体的には、直交変調方式の０度位相の搬送波を平衡変調するためのベースバンドの変調信号Ｉと加算される雑音を発生させる第１の雑音発生回路、上記ベースバンドの変調信号Ｉと上記第１の雑音発生回路の出力とを加算する第１の加算器、直交変調方式の９０度位相の上記搬送波を平衡変調するためのベースバンドの変調信号Ｑと加算される雑音を発生させる第２の雑音発生回路、上記ベースバンドの変調信号Ｑと上記第２の雑音発生回路の出力とを加算する第２の加算器、上記第１及び第２の雑音発生回路と独立に設けられた信号発生器の出力の０度位相の搬送波を上記第１の加算器の出力で平衡変調し、上記信号発生器の出力の９０度位相の搬送波を上記第２の加算器の出力で平衡変調する標準直交変調器を備えたことを特徴とする。
【０００９】
また上記変調信号Ｉと変調信号Ｑとは、所定のビットパターンを発生するパターン発生器の出力を入力し、この入力を信号Ｉと信号Ｑとに変換して出力するＩＱ信号発生回路から入力される構成を特徴とする。
さらに上記第１の雑音発生回路と第２の雑音発生回路で発生させる雑音出力は、予め定められたプログラムに従い時間的に変化させる構成を特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。図１は、本発明の一実施形態を説明するための図であり、図において、１はディジタル信号の所定のビットパターンを発生するパターン発生器、２はパターン発生器１で発生するビットパターンに基づき、信号Ｉ、信号Ｑを発生するＩＱ信号発生回路、３は評価の対象となる被評価器５の入力周波数に対応する無線周波数又は中間周波数の搬送波信号を発生させる信号発生器である。ここで信号発生器３で発生させる信号の角周波数をωとする。
信号Ｉは、信号発生器３で発生させた０度位相の搬送波を平衡変調して、
Ｉｓｉｎ ωｔの信号を発生させるためのベースバンドの信号であり、信号Ｑは信号発生器３で発生させた９０度位相の搬送波を平衡変調して、Ｑｃｏｓ ωｔの信号を発生させるためのベースバンドの信号である。
【００１１】
４は本実施形態におけるフェージングシミュレータであり、４１は第１の雑音発生回路、４２は第２の雑音発生回路、４３は第１の加算器、４４は第２の加算器、４５は標準直交変調器、４６は高周波入力端子、４７は高周波出力端子、４８，４９ははベースバンド信号出力端子である。また５は被評価器である。
【００１２】
図１に示すように本実施形態のフェージングシミュレータは、ベースバンド信号にフェージングのための雑音を付加する構成とすることで、搬送波の変調からフェージング付加までを標準直交変調器１台の回路で構成することができるようになる。
なお、第１の雑音発生回路４１と第２の雑音発生回路４２とは、図示してないが、予め定められたプログラムに従い発生させる雑音が時間的に変化する構成とすることにより、より適切にフェージング状態をシミュレートできる構成とすることが可能となる。
【００１３】
【発明の効果】
本発明のディジタル通信用フェージングシミュレータは以上説明したように、ベースバンド信号にフェージングのための雑音を付加する構成とすることで、搬送波の変調からフェージング付加までを標準直交変調器１台の回路で構成することができ、装置の小型化，低価格化が図れるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すブロック図である。
【図２】従来のこの種のフェージングシミュレータを示すブロック図である。
【符号の説明】
１ パターン発生器
２ ＩＱ信号発生回路
３ 信号発生器
４ フェージングシミュレータ
５ 被評価器
４１ 第１の雑音発生回路
４２ 第２の雑音発生回路
４３ 第１の加算器
４４ 第２の加算器
４５ 標準直交変調器
４６ 高周波入力端子
４７ 高周波出力端子
４８，４９ ベースバンド信号出力端子
【発明の属する技術分野】
本発明は、ディジタル通信装置の性能評価を行うためのシミュレータに関し、特に直交変調方式を使用するディジタル通信装置における耐フェージング
（ｆａｄｉｎｇ）性能を評価するためのディジタル通信用フェージングシミュレータに関するものである。
【０００２】
【従来の技術】
フェージングとは通信装置の受信アンテナに誘起される無線周波数電圧の時間的変化を言うが、この種のシミュレータでは無線周波数電圧の時間的変化を発生させるよりも、信号対雑音比（以下Ｓ／Ｎ比という）の時間的変化を発生させる方が容易であるので、Ｓ／Ｎ比の時間的変化を用いて等価的なフェージングを生じさせる構成となっている。
すなわち、無線通信装置の受信機には、中間周波数増幅器にＡＧＣ（自動利得制御）が備えられていて、弱い入力に対しては増幅度を上げ、強い入力に対しては増幅度を下げ、復調器の入力点ではほぼ一定の振幅になるように制御されている。従って増幅度が上がると雑音が大きくなり、増幅度が下がると雑音が小さくなることになるので、逆に、信号に大きな雑音を付加するとフェージングのために入力信号が小さくなったことと等価になり、信号に小さな雑音を加えると（または全然雑音を加えないと）フェージングが少なく、あるいは無くなった入力信号と等価になる。
【０００３】
図２は、従来のこの種のシミュレータの構成の一例を示すブロック図で、１はディジタル信号の所定のビットパターンを発生するパターン発生器、２はパターン発生器１で発生するビットパターンに基づき、信号Ｉ、信号Ｑを発生するＩＱ信号発生回路、３は評価の対象となる被評価器５の入力周波数に対応する無線周波数又は中間周波数の搬送波信号を発生させる信号発生器である。ここで信号発生器３で発生させる信号の角周波数をωとする。
信号Ｉは、信号発生器３で発生させた０度位相の搬送波を平衡変調して、
Ｉｓｉｎ ωｔの信号を発生させるためのベースバンドの信号であり、信号Ｑは信号発生器３で発生させた９０度位相の搬送波を平衡変調して、Ｑｃｏｓ ωｔの信号を発生させるためのベースバンドの信号であり、６はこのような変調を行う標準直交変調器である。すなわちＳ／Ｎ比で言えば標準直交変調器６の出力は信号Ｓとなる。
【０００４】
図２に示す従来の装置では、標準直交変調器６の出力である信号Ｓと同じ形で雑音Ｎを加える構成となっている。
すなわち、４１は第１の雑音（ディジタル）発生回路、４２は第２の雑音（ディジタル）発生回路であり、７は標準直交変調器６と同様な標準直交変調器で、信号発生器３の出力の０度位相の搬送波を、雑音発生回路４１の出力で平衡変調し、信号発生器３の出力の９０度位相の搬送波を、雑音発生回路４２の出力で平衡変調する。標準直交変調器７の出力がＮ（雑音）で、このようにして得られたＳ／Ｎ比の信号が被評価器５に入力される。
パターン発生器１で発生するビットパターンは予め定められているので、被評価器５の出力からビット誤り率を測定することができ、例えば雑音発生回路４１、４２の出力を漸次増加して、どのようなＳ／Ｎ比のとき（すなわち、どのようなフェージングのとき）どのようなビット誤り率になるかを測定することができる。
また実際に発生するフェージングの時間的変化をシミュレートするような出力変化を雑音発生回路４１、４２の出力に与えることも容易である。
【０００５】
【発明が解決しようとする課題】
従来のディジタル通信用フェージングシミュレータは以上のように構成されているので標準直交変調器が２台必要になり、装置の小型化，低価格化を妨げているという問題点があった。
【０００６】
本発明はかかる問題点を解決するためになされたものであり、従来の装置と同等の機能を持つディジタル通信用フェージングシミュレータを標準直交変調器１台の回路で構成することを目的としている。
【０００７】
【課題を解決するための手段】
本発明に係わるディジタル通信用フェージングシミュレータは、ベースバンド信号にフェージング用の雑音を付加し、これを標準直交変調器の変調信号として入力する構成とした。
【０００８】
具体的には、直交変調方式の０度位相の搬送波を平衡変調するためのベースバンドの変調信号Ｉと加算される雑音を発生させる第１の雑音発生回路、上記ベースバンドの変調信号Ｉと上記第１の雑音発生回路の出力とを加算する第１の加算器、直交変調方式の９０度位相の上記搬送波を平衡変調するためのベースバンドの変調信号Ｑと加算される雑音を発生させる第２の雑音発生回路、上記ベースバンドの変調信号Ｑと上記第２の雑音発生回路の出力とを加算する第２の加算器、上記第１及び第２の雑音発生回路と独立に設けられた信号発生器の出力の０度位相の搬送波を上記第１の加算器の出力で平衡変調し、上記信号発生器の出力の９０度位相の搬送波を上記第２の加算器の出力で平衡変調する標準直交変調器を備えたことを特徴とする。
【０００９】
また上記変調信号Ｉと変調信号Ｑとは、所定のビットパターンを発生するパターン発生器の出力を入力し、この入力を信号Ｉと信号Ｑとに変換して出力するＩＱ信号発生回路から入力される構成を特徴とする。
さらに上記第１の雑音発生回路と第２の雑音発生回路で発生させる雑音出力は、予め定められたプログラムに従い時間的に変化させる構成を特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。図１は、本発明の一実施形態を説明するための図であり、図において、１はディジタル信号の所定のビットパターンを発生するパターン発生器、２はパターン発生器１で発生するビットパターンに基づき、信号Ｉ、信号Ｑを発生するＩＱ信号発生回路、３は評価の対象となる被評価器５の入力周波数に対応する無線周波数又は中間周波数の搬送波信号を発生させる信号発生器である。ここで信号発生器３で発生させる信号の角周波数をωとする。
信号Ｉは、信号発生器３で発生させた０度位相の搬送波を平衡変調して、
Ｉｓｉｎ ωｔの信号を発生させるためのベースバンドの信号であり、信号Ｑは信号発生器３で発生させた９０度位相の搬送波を平衡変調して、Ｑｃｏｓ ωｔの信号を発生させるためのベースバンドの信号である。
【００１１】
４は本実施形態におけるフェージングシミュレータであり、４１は第１の雑音発生回路、４２は第２の雑音発生回路、４３は第１の加算器、４４は第２の加算器、４５は標準直交変調器、４６は高周波入力端子、４７は高周波出力端子、４８，４９ははベースバンド信号出力端子である。また５は被評価器である。
【００１２】
図１に示すように本実施形態のフェージングシミュレータは、ベースバンド信号にフェージングのための雑音を付加する構成とすることで、搬送波の変調からフェージング付加までを標準直交変調器１台の回路で構成することができるようになる。
なお、第１の雑音発生回路４１と第２の雑音発生回路４２とは、図示してないが、予め定められたプログラムに従い発生させる雑音が時間的に変化する構成とすることにより、より適切にフェージング状態をシミュレートできる構成とすることが可能となる。
【００１３】
【発明の効果】
本発明のディジタル通信用フェージングシミュレータは以上説明したように、ベースバンド信号にフェージングのための雑音を付加する構成とすることで、搬送波の変調からフェージング付加までを標準直交変調器１台の回路で構成することができ、装置の小型化，低価格化が図れるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すブロック図である。
【図２】従来のこの種のフェージングシミュレータを示すブロック図である。
【符号の説明】
１ パターン発生器
２ ＩＱ信号発生回路
３ 信号発生器
４ フェージングシミュレータ
５ 被評価器
４１ 第１の雑音発生回路
４２ 第２の雑音発生回路
４３ 第１の加算器
４４ 第２の加算器
４５ 標準直交変調器
４６ 高周波入力端子
４７ 高周波出力端子
４８，４９ ベースバンド信号出力端子
Claims (3)
- 直交変調方式の０度位相の搬送波を平衡変調するためのベースバンドの変調信号Ｉと加算される雑音を発生させる第１の雑音発生回路、
上記ベースバンドの変調信号Ｉと上記第１の雑音発生回路の出力とを加算する第１の加算器、
直交変調方式の９０度位相の上記搬送波を平衡変調するためのベースバンドの変調信号Ｑと加算される雑音を発生させる第２の雑音発生回路、
上記ベースバンドの変調信号Ｑと上記第２の雑音発生回路の出力とを加算する第２の加算器、
上記第１及び第２の雑音発生回路と独立に設けられた信号発生器の出力の０度位相の搬送波を上記第１の加算器の出力で平衡変調し、上記信号発生器の出力の９０度位相の搬送波を上記第２の加算器の出力で平衡変調する標準直交変調器を備えたことを特徴とするディジタル通信用フェージングシミュレータ。 - 上記変調信号Ｉと変調信号Ｑとは、所定のビットパターンを発生するパターン発生器の出力を入力し、この入力を信号Ｉと信号Ｑとに変換して出力するＩＱ信号発生回路から入力される構成を特徴とする請求項第１項記載のディジタル通信用フェージングシミュレータ。
- 上記第１の雑音発生回路と第２の雑音発生回路で発生させる雑音出力は、予め定められたプログラムに従い時間的に変化させる構成を特徴とする請求項第１項または第２項記載のディジタル通信用フェージングシミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31168995A JP3557020B2 (ja) | 1995-11-07 | 1995-11-07 | ディジタル通信用フェージングシミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31168995A JP3557020B2 (ja) | 1995-11-07 | 1995-11-07 | ディジタル通信用フェージングシミュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09135274A JPH09135274A (ja) | 1997-05-20 |
| JP3557020B2 true JP3557020B2 (ja) | 2004-08-25 |
Family
ID=18020287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31168995A Expired - Fee Related JP3557020B2 (ja) | 1995-11-07 | 1995-11-07 | ディジタル通信用フェージングシミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3557020B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3612660B2 (ja) | 1998-11-11 | 2005-01-19 | 株式会社ケンウッド | 擬似エラー付加回路 |
| US7447145B2 (en) | 2003-05-27 | 2008-11-04 | Nec Corporation | Data communication device selecting modulation method with an appropriate threshold value in adaptive modulation |
| JP4803227B2 (ja) * | 2008-09-03 | 2011-10-26 | 横河電機株式会社 | テスト信号発生装置 |
| CN106843310B (zh) * | 2017-03-20 | 2018-06-26 | 南京师范大学 | 一种0℃信号发生器及其实施方法 |
-
1995
- 1995-11-07 JP JP31168995A patent/JP3557020B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09135274A (ja) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7353006B2 (en) | Closed loop power control of non-constant envelope waveforms using sample/hold | |
| KR100539874B1 (ko) | 무선 송수신장치에서 자가 보상장치 및 방법 | |
| US20060067425A1 (en) | Transmitter and transmission method | |
| US7010278B2 (en) | Sideband suppression method and apparatus for quadrature modulator using magnitude measurements | |
| KR100869456B1 (ko) | 변조신호의 상회전 방법 및 장치 | |
| US20040137856A1 (en) | Negative feedback amplifier for transmitter, transmitter, and method of correcting error in the negative feedback amplifier | |
| US6061394A (en) | Digital communication system modulated signal generation apparatus incorporating fading simulator | |
| WO2017063415A1 (zh) | 一种收发信机及工作方法 | |
| JP4343216B2 (ja) | ２つの電力検出器による自動利得制御 | |
| EP0507919B1 (en) | Controlled slew rate amplifier | |
| US7333789B2 (en) | Wide-band modulation PLL, timing error correction system of wide-band modulation PLL, modulation timing error correction method and method for adjusting radio communication apparatus having wide-band modulation PLL | |
| JP4209051B2 (ja) | 制御システム | |
| JP2007104007A (ja) | 直交変調器及び直交変調器におけるベクトル補正方法 | |
| JPH10135865A (ja) | 通信装置 | |
| JP3557020B2 (ja) | ディジタル通信用フェージングシミュレータ | |
| JP3411208B2 (ja) | デジタル無線受信装置 | |
| US20030031273A1 (en) | Quadrature gain and phase imbalance correction in a receiver | |
| US7983632B2 (en) | Feedback control loop for amplitude modulation in a polar transmitter with a translational loop | |
| KR100650425B1 (ko) | 아날로그 기저대 신호 처리 시스템 및 오프셋 수정 방법 | |
| JP3504071B2 (ja) | ダイレクトコンバージョン受信機 | |
| CA2332960A1 (en) | Radio transmission device and transmission directivity adjusting method | |
| WO1992003892A1 (en) | Dual mode automatic gain control | |
| JP2000069096A (ja) | 自動周波数制御回路 | |
| WO1994018757A1 (en) | Circuit for removing random fm noise | |
| JPH0730444A (ja) | 送信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040514 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |