CN1147993C - 母片、基片元件及其制造方法 - Google Patents
母片、基片元件及其制造方法Info
- Publication number
- CN1147993C CN1147993C CNB001049348A CN00104934A CN1147993C CN 1147993 C CN1147993 C CN 1147993C CN B001049348 A CNB001049348 A CN B001049348A CN 00104934 A CN00104934 A CN 00104934A CN 1147993 C CN1147993 C CN 1147993C
- Authority
- CN
- China
- Prior art keywords
- line
- cut
- master slice
- hole
- chip element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000009434 installation Methods 0.000 claims description 35
- 238000005520 cutting process Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 description 14
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000008393 encapsulating agent Substances 0.000 description 7
- 238000000354 decomposition reaction Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- -1 alkyl sulfonic acid Chemical compound 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- OQUKIQWCVTZJAF-UHFFFAOYSA-N phenol;sulfuric acid Chemical class OS(O)(=O)=O.OC1=CC=CC=C1 OQUKIQWCVTZJAF-UHFFFAOYSA-N 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10068—Non-printed resonator
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种用于制造基片元件的设备和方法,包含:提供母片,并在通过母片上的部分相对的第一条线和第二条线上形成多个通孔。所述部分确定了每一个所要形成的基片元件。第一条线上的通孔相对于第二条线上的通孔交错地设置。还将电极设置在母片的主平面和通孔的内部表面上。然后,按垂直和水平方向沿切割线切割母片。
Description
技术领域
本发明涉及母片、基片元件及其制造方法。尤其是,本发明涉及一种母片,用于制造包含诸如谐振器和滤波器之类的电子元件的基片元件。
背景技术
关于本发明的已知技术在例如第8-293752、58-139513、8-97674和7-335995号日本未审查专利申请公告中有揭示。
已经广泛地使用了传统的方法,其中在母片上形成电极图案,并且通过将母片切割为多片而得到基片元件。在传统的方法中,使用例如如图20所示的母片。图20所示的母片1在对应于四个角的位置上以及每一个基片元件3的横向侧的中间部分设置有通孔4。在每一个通孔4的内部表面上以及每一个基片元件3的主平面上设置电极2。通过切块机或其它类似的切割装置沿切割线切割母片1,由此得到图21所示的基片元件3。
但是,根据传统的方法,产生一个问题,即需要根据基片元件3的通孔4的数量,需要为用于形成母片的多个模子设置定位销,因此增加了模子的成本,由此增加了基片元件3的制造成本。而且,在为母片1在基片元件3的横向侧位置设置多个通孔4的方法中,当通孔4相互过于接近时,可能发生电极2之间的短路和基片的破裂,从而防碍了基片元件3的小型化。另外,在具有许多通孔4的基片元件3中,发现一个问题,即,设置密封材料和导电材料的基片元件3的面积受限制。必须如此提供这些材料,以便当基片元件3与电子装置元件或封装基片连接时不渗透到通孔4中。通过减小密封材料和导电材料的面积,生产的电子装置的可靠性降低。为了解决这些问题,基片元件3必须做得大,这阻止了基片和元件的小型化。为了克服上述问题,本发明的较佳实施例提供了一种制造由母片得到的基片元件的设备和方法,它减少和基片元件的制造成本,使基片元件的尺寸最小化,并且提高了电子装置的可靠性。
发明内容
根据本发明的第一较佳实施例,一种母片,用于通过沿多条设置得相互平行的切割线切割母片形成基片元件,所述母片包含其中设置了多个通孔的区域,所述通孔在所述多条切割线的每一条切割线上相隔一预定距离。所述多条切割线的每一条切割线上的通孔都与相邻的一条切割线上的通孔交错地设置。
根据本发明的第二较佳实施例,提供了一种母片,设置有多个沿垂直和水平方向设置的部分,其中基片元件通过沿垂直和水平方向延伸的切割线切割所述母片形成;多个沿一条线延伸的第一切割线,所述第一切割线彼此相对。在所述第一切割线上设置多个第一通孔,所述第一通孔设置得相互分开预定距离。多个在另一条线上延伸的第二切割线,所述第二切割线彼此相对。在所述第二切割线上设置多个第二通孔,所述第二通孔设置得相互分开预定的距离。错开地设置所述第一和第二通孔,从而使通过第一通孔并且垂直于所述第一切割线延伸的第一条线与通过第二通孔并垂直于所述第二切割线延伸的第二条线分开的。
根据本发明的第三较佳实施例,通过一种方法制造基片元件,这种方法包含步骤:设置用于形成基片元件的母片,在母片上的多条切割线的每一条切割线上相互分开预定距离地形成多个通孔,在多条切割线的每一条切割线上形成通孔,以设置得与相邻切割线上的通孔交错,并沿切割线切割母片。
根据本发明的第四较佳实施例,提供了一种制造基片元件的方法,包含步骤:设置具有沿垂直和水平方向设置的部分的母片,形成多个沿一条线延伸并彼此相对的第一切割线,在第一切割线上形成多个第一通孔,并设置得相互分开预定距离,形成多个沿另一条线延伸,并彼此相对的第二切割线,在第二切割线上形成多个第二通孔,并设置得相互分开预定距离,相互交错地设置所述第一和第二通孔,从而垂直于所述第一切割线延伸并通过第一通孔的第一条线与垂直于所述第二切割线延伸并通过第二通孔的第二条线分开;及沿所述切割线切割所述母片。
根据本发明的第五较佳实施例,制造基片元件的方法包括步骤:设置母片,所述母片具有多个设置在相互相对的第一条线和第二条线上的通孔,第一条线上设置的通孔与第二条线上设置的通孔交错地设置,在母片的主平面和通孔的内部表面上形成电极,并沿第一和第二条线切割母片。
根据本发明的第六较佳实施例,电子装置包括用某种方法制造的基片元件,所述方法包含步骤:提供母片用于形成,具有多个相互平行的切割线的基片元件,在多条切割线的每一条切割线上形成多个设置得相互分开预定距离的通孔,在多条切割线的每一条切割线上形成与相邻切割线上的通孔交错设置的通孔,并沿切割线切割母片。电子装置还包含安装在基片元件上的电子装置单元。
根据本发明的第七较佳实施例,提供了一种电子装置,包含用某种方法制造的基片元件,所述方法包括步骤:提供具有沿垂直和水平方向设置的部分的母片,形成多个沿一条线延伸并彼此相对的第一切割线,在第一切割线上形成多个第一通孔并设置得相互分开预定距离,形成多个沿另一条线延伸并彼此相对的第二切割线,在第二切割线上形成多个第二通孔并设置得相互分开预定距离,将第一通孔和第二通孔交错地设置,从而使垂直于所述第一切割线延伸并通过第一通孔的第一条线与沿垂直于所述第二切割线延伸并通过第二通孔的第二条线分开,并沿切割线切割母片。电子装置还包含安装在基片元件上的电子装置单元。
根据本发明的较佳实施例的母片在与基片元件联合的每一个部分的横向侧以阶级的方式设置通孔,由此整体地减少了通孔的数量,这减小了基片元件的制造成本。还有,可以使基片元件进一步小型化。另外,通过减少通孔的数量,增加了提供密封材料和导电材料的面积,由此可以提供更加可靠的电子装置。
附图说明
下面将参照本发明的较佳实施例和附图详细描述本发明的要素和优点。
图1是根据本发明的第一较佳实施例的母片的平面图;
图2是从图1所示的母片得到的基片元件的透视图;
图3是包含图2所示的基片元件的电子装置的分解透视图;
图4是包含图2所示的基片元件的另一个电子装置的分解透视图;
图5是根据本发明的第二较佳实施例的母片的平面图;
图6是从图5所示的母片得到的基片元件的透视图;
图7是包含图6所示的基片元件的电子装置的分解透视图;
图8是根据本发明的第三较佳实施例的基片元件的透视图;
图9是图8所示的基片元件沿线A-A的纵向截面图;
图10是设置在图1所示的母片上的电极图案的修改例子的平面图;
图11是从图10所示的母片得到的基片元件的透视图;
图12是图10所示的母片的修改例子的平面图;
图13是从图12所示的母片得到的基片元件的透视图;
图14是设置在图1所示的母片中的通孔的修改例子的平面图;
图15是从图14所示的母片得到的基片元件的透视图;
图16是图1所示的母片中的通孔的另一个修改例子的平面图;
图17是从图16所示的母片得到的基片元件的透视图;
图18是示出根据本发明的第四较佳实施例的基片元件制造方法的平面图;
图19是由参照图18的方法得到的基片元件的透视图;
图20是传统母片的平面图;及
图21是从图20所示的传统母片得到的基片元件的透视图。
具体实施方式
图1是根据本发明的第一较佳实施例的母片的平面图。图2是从图1所示的母片得到的基片元件的透视图。
根据图1所示的本较佳实施例的母片10最好大致上为矩形。每片10包括大致上垂直和水平地设置在其上的区域,这些区域沿着多条切割线D切割为多个基片元件14,如下所述。根据图1中的第一较佳实施例,切割线D包括水平切割线DH1和DH2以及垂直切割线DV1和DV2,这些切割线设置得确定一个网格。每一个由切割线DH1、DH2、DV1和DV2包围的区域确定一个基片元件14。
较好地,母片由诸如合成树脂或电介质之类的材料制作。如图1所示,母片10设置有多个通孔12。通孔的形状如图所示可以是圆形。通孔12沿母片10的厚度方向穿过母片10。
通孔12的配置由线状的第一切割线DH1和第二切割线DH2确定,它们设置在作为基底的母片10上,大致上相互平行地延伸,并相隔同样的距离作为基片元件14的宽度。第一切割线DH1和第二切割线DH2是在母片10上水平延伸的切割线,第一切割线DH1和第二切割线DH2沿着母片10的垂直方向以预定的距离重复设置。
在每一个第一切割线DH1上相隔预定距离设置有多个通孔12。多个通孔12还以相隔预定距离设置在置于大致上平行于第一切割线DH1的第一条第二切割线DH2上。
在确定基片元件14的区域的两个横向侧,相互交替地设置第一切割线DH1上的通孔12和第二切割线DH2上的通孔12。即,如此设置通孔12,从而第一条线L1(大致上垂直于第一切割线DH1延伸,并在位于第一切割线DH1上的通孔12上)并不设置在第二条线L2(大致上垂直于第二切割线DH2,并在第二切割线L2上的通孔12上)上。根据图1所示的本较佳实施例,第一条线L1设置在垂直切割线DV1上,而第二条线L2不设置在垂直切割线DV2上。第一条线L1和第二条线L2是假想的线,由图1中的虚线表示,它是为了清楚而设的,这些线不存在于要生产的产品上。可以通过使用具有多个凸出物的模子模制母片10,或者通过切削制备的大致上矩形的母片12来形成通孔12。
在母片10的主平面上设置多个带状的电极图案16,它们沿通孔12大致上平行延伸。还将电极图案16设置在每一个通孔12的整个内表面上。将母片10的主平面上的电极图案16电气连接到设置在通孔12的内表面上的电极图案16。通孔1 2的内表面上的电极图案16确定了基片元件14的侧表面电极。电极图案16最好由选自印刷、烧结、蒸发和电镀之类的一个方法或组合方法形成,方法或组合方法根据材料和基片的使用选择。
一种较好的形成电极图案16的方法如下。在形成电极图案16之前,通过溶剂、酸性物、碱性物或类似的物质使表面粗糙或用催化剂覆盖表面以电镀使母片10的表面活化。
然后,通过将铜薄膜无电镀到表面上,将金属薄膜沉积在母片10的整个表面上。该金属薄膜也沉积得覆盖通孔12的内表面。
注意,除了铜以外,金属薄膜的材料还可以是由银、金、钯和铝或它们的合金制成。金属薄膜可以按照需要,通过电镀由这些材料中的一种制成的其它金属薄膜覆盖。
然后将抗蚀膜覆盖在具有金属薄膜的母片10的整个表面上。将抗蚀膜设置得覆盖金属薄膜的整个外部表面。
将具有多个开口的掩模设置在母片10上。开口形成得与要生产的基片元件的部分关联,其中不形成电极。
然后,将漫射束提供给掩模,在掩模的开口下面的抗蚀膜层暴露在那里。在这种情况下,通孔12的内表面还暴露于以漫射方式提供的射束。漫射射束通过设置在光源和掩模之间的漫射器得到,方法是移动光源,从而使掩模和母片10相对,或移动掩模和母片10以便与光源相对。为此,较好地使用例如商业扫描型曝光设备。
使抗蚀膜层显影,并通过使用诸如硝酸之类的强酸去掉抗蚀膜层的曝光部分。然后通过蚀刻去掉了抗蚀膜层的部分,去掉金属薄膜。通过具有例如大约65%重量的方泾、大约20%重量的烷基磺酸和大约15%重量的硫酸羟基苯的溶剂去掉抗蚀膜层的剩余部分(没有曝光并且没有蚀刻的部分)。通过这种较好的方法,在母片10上形成电极图案16。
此后,通过切块机或其它切割设备沿切割线D将母片10切割为多个基片元件14。每一个如图2所示的基片元件14包括设置在通孔12的内表面上的端子电极16b(它在一个沿宽度方向相对的横向侧表面上大致上形成为字母U形状),并包括设置在通孔12的内表面上的端子电极16a和16c(它们在基片元件14的另一横向侧表面的两端处大致上形成为字母U形状)。将端子电极16a和16c以及端子电极16b以错开的方式安排在每一个横向侧表面上,这些端子电极沿基片元件14的宽度方向相对。换句话说,在传统母片中,如此形成多对通孔,从而如图21所示,这些通孔对沿宽度方向相对。较好地,根据本较佳实施例的基片元件14仅设置一个通孔12,位于在基片元件14的横向侧表面上沿宽度方向相对的位置,如图2所示。每一个通孔12设置有端子电极16a、16b或16c。端子电极16a、16b和16c延伸暴露在基片元件14的主平面上。可以通过切块机或其它切割设备切割母片10。
根据上述的本较佳实施例,通孔的数量和传统用于制造基片元件的方法相比,可以减少一半。结果,模制成本和切削成本大大减小,由此减小了每一个基片元件14的制造成本。根据本较佳实施例的基片元件14包含错开设置的通孔12,由此防止了多个通孔12之间的电气短路以及基片元件14的机械损坏,由此可能进一步使基片元件14小型化。
图3是使用图2所示的基片元件14的电子装置的分解透视图。图2所示的电子装置20是内装负载电容型表面安装谐振器。电子装置20包含基片元件14。基片元件14上设置有通过例如三块节一导电片22固定到那里的电容器24。电容器24包含设置在其底表面上的电极(图中未示),电极通过设置在基片元件14上的电极图案和第一导电片22,电气连接到基片元件14的端子电极16a、16b和16c。电容器24上设置有通过例如两个第二导电片22固定到那里的压电谐振器26。在有两个电极(图中未示)的底表面上设置压电谐振器26,通过第二导电片22将电极连接到设置在电容器22的上表面上的两根电极。压电谐振器26仅仅在压电谐振器26的纵向端部附近由第二导电片22支持,从而其振动不受抑制。电子装置20包含覆盖装置的盖子28。由此得到的电子装置20在底表面处用液体导电材料和密封材料涂敷,并表面安装到电子电路板上。
图4是使用图2所示的基片元件的另一种电子装置的分解透视图。图4所示的电子装置20包含如图2所示的基片元件14。在这种情况下所使用的基片元件14最好由具有高介电常数的材料制成,以形成负载电容。负载电容设置在端子电极16a和16b之间以及端子电极16b和16c之间。基片元件14上设置有通过具有例如框形的各向异性导电部件30固定到那里的压电谐振器26。各向异性导电部件30仅仅在厚度方向是导电的。设置在压电谐振器26的底表面上,纵向相对的电极(图中未示)中的一个电极电气连接到基片元件14的端子电极16a,该端子电极16a与端子电极16c是纵向相对的,设置在压电谐振器26的底表面上,纵向相对的电极(图中未示)中的另一个电极电气连接到基片元件14的端子电极16c,该端子电极16c与端子电极16a纵向相对。各向异性导电部件30设置有三个切去的部分,这些部分设置得与基片元件14的通孔12有关联。压电谐振器26上包含有通过具有框形的粘合剂32固定到那里的上部基片34。通过使各向异性导电部件30和粘合剂32形成得具有预定的厚度和框形形状,如图14所示的电子装置20在压电谐振器26的上面和下面设置有空间,由此避免抑制压电谐振器26的振动。由此得到的电子装置20的底表面上涂敷有液体导电材料和密封材料,并表面安装在电子电路板上。
如图3和4所示的电子装置20包括基片元件14,其中通孔12的数量和传统的基片元件相比减少了一半,由此虽然电子装置20小型化了,仍然可以设置大面积的导电部件和绝缘部件,由此提供高度可靠的电子装置。
图5是根据本发明的第二较佳实施例的母片的平面图。图6是由图5所示的母片得到的基片元件14的透视图。
如图5所示的母片10与图1所示的母片10的不同之处在于图5所示的母片10在其中形成有各个基片元件14的主平面区域中包含凹口36,该凹口36的平面具有大致上矩形的形状。凹口36中有诸如压电谐振器26之类的电子装置的电子装置单元。如图6所示的基片元件14可以由图5所示的母片10得到。设置有凹口36以容纳电子装置单元的基片元件14可以应用于各种用途。
图7是包含如图6所示的基片元件14的电子装置20的分解透视图。包含在图7所示的电子装置20中的基片元件14由具有高的介电常数以形成负载电容的材料制成。基片元件14的主平面上设置有凹口36。凹口36包含端子电极16a、16b和16c,它们被引出以暴露在其中。基片元件14的凹口36中容纳了压电谐振器26。每一个设置在底表面上并纵向相对的电极(图中未示)通过导电片22连接到端子电极16a或16c,端子电极16a和16c沿基片元件14的纵向相对。压电谐振器26和凹口36由端帽28覆盖。由于电子装置20包含设置在基片元件14的主平面上的凹口36,可以减小电子装置20的厚度,由此在将电子装置29安装到电路板上时减小从电路板上突出的部分。
图8是根据本发明的第三较佳实施例的基片元件的透视图。图9是沿图8所示的基片元件14的线A-A的纵向截面图。图8和9所示的基片元件14包含多层基片。
图8和9所示的基片元件14包含具有低介电常数材料制成的第一基片15a。第一基片15a在一个横向侧的纵向端设置有形成大致上为字母U形状的切去部分的通孔12。通孔12在其内表面上设置有端子电极16a和16c。第一基片15a在第一基片15a另一个横向侧的中间部分设置有形成大致上为字母U形状的切去部分的通孔12,通孔12的内表面上设置有端子电极16b。端子电极16b延伸,以便带状地暴露在第一基片15a的上表面上。第一基片15a的上表面通过端子电极16b覆盖了由具有高介电常数的材料制成的第二基片15b。端子电极16a和16c从第一基片15a的纵向端延伸,以便暴露在第二基片15b的上表面上。第二基片15b的上表面通过端子电极16a和16c覆盖了由具有低介电常数的材料制成并为框形的第三基片15c。从其中形成各个基片元件14的区域中覆盖有第一、第二和第三基片15a、15b和15c的母片10,以及沿切割线切割如此设置的母片10,得到基片元件14。
在图8和9所示的基片元件14中,以集成的形式设置由具有低介电常数的材料制成的第一和第三基片15a和15c以及由高介电常数的材料制成的第二基片15b,由此在基片元件14中形成负载电容。基片元件14包含具有框形的第三基片15c,由此,由框形的第三基片15c形成的凹口确定了一个空间,用于容纳诸如压电谐振器之类的电子装置的电子装置单元。
图10是图1所示的母片10的电极图案16的修改例子的平面图。图11是由图10所示的母片10得到的基片元件14的透视图。图10所示的母片10不同于图1所示的母片10,其不同在于图10所示的母片10的电极图案16形成为片,它们被设置在切割线DH1和DH2上的空隙分离。电极图案16可以根据基片元件14的用途修改。电极图案16在上表面上可以具有和设置在基片元件14的底表面上大体上相同的形状,或者它们可以具有相互不同的形状。
图12是图10所示的母片10的修改例子的平面图。图13是由图12所示的母片10得到的基片元件14的透视图。图12所示的母片10包含基片元件14,每一个基片单元的面积减小了,由此增加了通孔12的密度。每一个通孔12具有设置在通孔12周围和其内表面上的电极。
在如图12所示的传统的基片元件14中(其中形成有多对通孔12),每一对通孔12设置得沿基片元件14的宽度方向相对,基片元件14的尺寸需要满足关系W>3a+α,其中W表示基片元件14的总长度,a表示设置在通孔12上的电极图案的宽度,而α表示为防止基片元件14的损坏和端子电极之间的短路而设置的空隙的尺寸。
相反地,在本发明的较佳实施例的基片元件14中,通孔12以错开的方式设置,由此,只有一个通孔12设置在基片元件14的横向侧的两个位置上,这两个位置沿基片元件14的宽度方向相对。通过这样的安排,基片元件14可以具有满足关系W<3a的尺寸,如图13所示,由此根据修改例子提供进一步小型化的基片元件14。
图14是图1所示的母片10的通孔12的修改例子的平面图。图15是由图14所示的母片10得到的基片元件14的透视图。图14所示的母片10与图1所示的母片10的不同之处在于,图14所示的母片10设置有通孔12a,它具有如图所示的十字形形状,位于第一条线L1上(L1是图中垂直延伸的第一和第二切割线DV1和DV2),并且设置有大致上为矩形的通孔12b,它位于第二条线L2上(L2与第一和第二切割线DV1和DV2分离)。根据这一修改的例子,可以得到如图15所示的基片元件14,其中基片元件14设置有端子电极16b,该端子电极16b设置在切去的通孔12的内表面上,其形状大致上为U形,位于沿基片元件14的宽度方向相对的一个横向侧表面的中间部分,并设置有端子电极16a和16c,该端子电极16a和16c设置在切去的通孔12的内表面上,大致上为W形,位于沿基片元件14的宽度方向相对的另一个横向侧表面的纵向端部。通孔12的形状不限于上述形状,并且通孔12可以根据基片元件14的用途形成为各种形状,如圆形或矩形。
图16是图1所示的母片10的通孔12的另一个修改例子的平面图,其中通孔12为矩形。图17是由图16所示的母片10得到的基片元件14的透视图。图16所示的母片10与图1所示的母片10的不同在于,图16所示的母片10的通孔12大致上形成为矩形,并且用和电极图案16相同的材料填充。根据这种修改的例子得到如图17所示的基片元件14,它通过用导电材料16填充通孔12设置有电极16a、16b和16c。当表面安装包含图16所示的基片元件14的电子装置20时,不必关心渗透到通孔12中的导电材料和密封材料,因为通孔12中填充了导电材料16。通过这样的安排,可以大面积地使用导电材料和绝缘材料,由此提供了可靠的电子装置。
图18是平面图,示出根据本发明的第四较佳实施例的制造基片元件的方法。图19是由这种方法得到的基片元件14的透视图。图18所示的母片10与图1所示的母片10的不同在于,如图18所示的垂直延伸的切割线DV1和DV2以不同于图1的切割线DV1和DV2的方法设置,除此之外的配置相同。如图1所示的第一和第二切割线DV1和DV2垂直延伸,仅仅通过设置在水平延伸的第一切割线DH1上的通孔12,设置在第二切割线DH2上的通孔12未被任何垂直延伸的切割线分开。通过根据第一较佳实施例的安排,由图1所示的母片10得到图2所示的具有三个端子的基片元件14。但是,根据第四较佳实施例,如图18所示,第一垂直切割线DV1通过设置在第二水平切割线DH2上的通孔12延伸,第二垂直切割线DV2延伸通过设置在第一水平切割线DH1上的通孔12。根据第四较佳实施例,第一条线L1在第一垂直切割线DV1上,第二条线L2位于第二垂直切割线DV2上。如图19所示,通过使用已知的诸如切块机之类的切割机器,沿切割线DV1、DV2、DH1和DH2切割图18所示的母片10,提供具有两个端子的基片元件14。
根据本发明的各种较佳实施例,得到小型化的基片元件。根据本发明的较佳实施例的母片设置有通孔,通孔设置在每一条切割线上,它和相邻的切割线上的通孔是交错的,由此减少通孔数量,因而大大降低基片元件的制造成本。另外,利用根据本发明的较佳实施例的基片元件的配置,防止了在使基片元件小型化时基片的损坏以及通孔之间的短路,由此使基片元件进一步小型化。还有,通过减少通孔的数量,要施加的密封材料和导电材料的面积可以相对地增加,由此可以得到可靠的电子装置。
虽然已经参照本发明的较佳实施例具体示出和描述了本发明,熟悉本领域的人将知道,在不背离本发明的主旨和范围的条件下可以有上述和其它形式的修改。
Claims (20)
1.一种母片,用于通过沿多条设置得相互平行的切割线切割母片形成基片元件,所述母片包含:
其中形成有多个通孔的区域,所述通孔形成得相隔预定距离,并形成在所述多条切割线的每一条切割线上;
其中所述多条切割线的每一条切割线上的通孔都相对于在相邻的一条切割线上的通孔交错地设置。
2.如权利要求1所述的母片,其特征在于还包含沿所述切割线直线延伸的电极图案。
3.如权利要求2所述的母片,其特征在于所述电极图案覆盖了每一个通孔的整个内部表面。
4.如权利要求1所述的母片,其特征在于所述母片还包含在由所述切割线分界的区域内的凹口区域。
5.如权利要求1所述的母片,其特征在于还包含在所述母片上的第二基片。
6.如权利要求2所述的母片,其特征在于沿直线延伸的所述电极图案沿所述直线具有间隙。
7.如权利要求1所述的母片,其特征在于还包含设置在所述通孔周围的电极图案,所述电极图案覆盖了所述通孔的内部表面。
8.如权利要求1所述的母片,其特征在于所述通孔具有十字形、矩形和圆形中的至少一个形状。
9.一种母片,其特征在于包含:
多个沿垂直和水平方向设置的部分,其中基片元件是通过沿垂直和水平方向延伸的切割线切割所述母片形成的;
多条沿直线延伸的第一切割线,所述第一切割线彼此相对,并且所述第一切割线上具有多个第一通孔,所述第一通孔设置得相互分开预定距离;和
多条在另一直线上延伸的第二切割线,所述第二切割线彼此相对,并且所述第二切割线上具有多个第二通孔,所述第二通孔设置得相互分开预定的距离;
其中,相互错开地设置所述第一和第二通孔,从而通过设置在所述第一切割线上的第一通孔并且垂直于所述第一切割线延伸的第一条线与通过设置在所述第二切割线上的第二通孔并垂直于所述第二切割线延伸的第二条线是分开的。
10.一种制造基片元件的方法,其特征在于包含如下步骤:
提供母片,所述母片具有多个设置得相互平行的切割线;
在所述母片上形成多个通孔,并且所述通孔在所述多条切割线的每一条切割线上设置得分开预定的距离,并且所述通孔与相邻的切割线上的通孔交错地设置;及
沿所述切割线切割所述母片。
11.一种基片元件的制造方法,其特征在于包含如下步骤:
提供母片;
在所述母片上形成多条第一切割线,所述第一切割线沿直线相互平行地延伸;
在所述母片上形成多条第二切割线,所述第二切割线沿另一条线相互平行地延伸;
分别在所述第一切割线和第二切割线上形成多个第一通孔和多个第二通孔,并且相隔预定的距离交错地设置所述第一和第二通孔,从而垂直于所述第一切割线延伸并通过设置在所述第一切割线上的第一通孔的第一条线与垂直于所述第二切割线延伸并通过设置在第二切割线上的第二通孔的第二条线分开;及
沿所述第一和第二切割线切割所述母片。
12.如权利要求11所述的方法,其特征在于还包含在所述切割线上形成直线延伸的电极图案。
13.如权利要求12所述的方法,其特征在于还包含在沿所述线延伸的所述电极图案中形成间隙。
14.如权利要求11所述的方法,其特征在于还包含形成围绕所述通孔周围设置的电极图案,所述电极图案覆盖了所述通孔的内部表面。
15.一种制造基片元件的方法,其特征在于包含如下步骤:
提供母片;
在沿母片垂直方向延伸的第一条线和沿母片水平方向延伸的第二条线上形成多个通孔,所述通孔通过所述母片上的部分相对,所述部分确定了每一个所要形成的基片元件,并且所述第一条线上的通孔与所述第二条线上的通孔交错地设置;
在所述母片的主平面上以及所述通孔的内部表面上形成电极;及
沿所述第一条线和所述第二条线切割所述母片。
16.如权利要求15所述的母片,其特征在于还包含在所述部分中形成凹口区域。
17.如权利要求15所述的方法,其特征在于还包含在所述母片上设置第二基片。
18.如权利要求15所述的方法,其特征在于所述通孔具有为十字形、基本上为矩形和基本上为圆形中的至少一个形状。
19.一种电子装置,其特征在于包含:
基片元件,所述基片元件是通过包含下述步骤的方法制造的:提供具有平行的切割线的母片,在每一条所述切割线上相隔预定距离形成多个通孔,所述通孔相对于相邻的切割线上的通孔交错设置,以及沿所述切割线切割所述母片;及
安装在所述基片元件上的电子装置单元。
20.一种电子装置,其特征在于包含:
基片元件,所述基片元件是通过包含下述步骤的方法制造的:提供母片,在所述母片上形成多条沿直线延伸并相互平行的第一切割线,在所述母片上形成多条沿另一条线延伸,并相互平行的第二切割线,在所述第一切割线和所述第二切割线上分别形成多个第一通孔和多个第二通孔,并交错地将所述第一和第二通孔设置得分开预定距离,从而垂直于所述第一切割线延伸并通过设置在第一切割线上的第一通孔的第一条线与沿垂直于所述第二切割线延伸,并通过设置在所述第二切割线上的所述第二通孔的第二条线分开;和
安装在所述基片元件上的电子装置单元。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09595299A JP3614030B2 (ja) | 1999-04-02 | 1999-04-02 | マザー基板,子基板およびそれを用いた電子部品ならびにその製造方法 |
JP95952/1999 | 1999-04-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1269637A CN1269637A (zh) | 2000-10-11 |
CN1147993C true CN1147993C (zh) | 2004-04-28 |
Family
ID=14151600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB001049348A Expired - Fee Related CN1147993C (zh) | 1999-04-02 | 2000-03-31 | 母片、基片元件及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6570262B1 (zh) |
JP (1) | JP3614030B2 (zh) |
CN (1) | CN1147993C (zh) |
DE (1) | DE10016060A1 (zh) |
MY (1) | MY125238A (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3614030B2 (ja) * | 1999-04-02 | 2005-01-26 | 株式会社村田製作所 | マザー基板,子基板およびそれを用いた電子部品ならびにその製造方法 |
EP1523043B1 (en) * | 2003-10-06 | 2011-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Optical sensor and method for manufacturing the same |
JP4967707B2 (ja) * | 2006-05-01 | 2012-07-04 | セイコーエプソン株式会社 | 圧電振動子およびその製造方法 |
JP4677382B2 (ja) * | 2006-08-24 | 2011-04-27 | アルプス電気株式会社 | セラミック基板の製造方法 |
US8207589B2 (en) * | 2007-02-15 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device |
US7955893B2 (en) * | 2008-01-31 | 2011-06-07 | Alpha & Omega Semiconductor, Ltd | Wafer level chip scale package and process of manufacture |
US8373257B2 (en) * | 2008-09-25 | 2013-02-12 | Alpha & Omega Semiconductor Incorporated | Top exposed clip with window array |
US8222078B2 (en) * | 2009-07-22 | 2012-07-17 | Alpha And Omega Semiconductor Incorporated | Chip scale surface mounted semiconductor device package and process of manufacture |
JP5292491B2 (ja) * | 2010-03-09 | 2013-09-18 | 日本電波工業株式会社 | シート状セラミックベース及びその製造方法 |
JP4982602B2 (ja) | 2010-03-09 | 2012-07-25 | 日本電波工業株式会社 | 表面実装水晶振動子及びその製造方法 |
US8362606B2 (en) | 2010-07-29 | 2013-01-29 | Alpha & Omega Semiconductor, Inc. | Wafer level chip scale package |
JP2012114810A (ja) * | 2010-11-26 | 2012-06-14 | Nippon Dempa Kogyo Co Ltd | 表面実装水晶振動子及びその製造方法 |
JP5893900B2 (ja) * | 2010-12-28 | 2016-03-23 | 日本電波工業株式会社 | 表面実装水晶振動子及び基板シート |
KR101922191B1 (ko) * | 2012-03-02 | 2019-02-20 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
CN110212056A (zh) * | 2019-05-30 | 2019-09-06 | 晶澳(扬州)太阳能科技有限公司 | 切片太阳能电池片的制备方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4202007A (en) * | 1978-06-23 | 1980-05-06 | International Business Machines Corporation | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers |
JPS5561050A (en) | 1978-10-31 | 1980-05-08 | Sony Corp | Manufacture of electronic parts |
JPS5821847A (ja) * | 1981-07-31 | 1983-02-08 | Nec Corp | 電子部品取付用構成体の製造方法 |
JPS58139613A (ja) | 1982-02-10 | 1983-08-19 | 三菱電機株式会社 | ガス絶縁開閉装置 |
JP2847246B2 (ja) | 1989-08-31 | 1999-01-13 | 日本メクトロン株式会社 | 可撓性回路基板集合体及びその製造法 |
US5051869A (en) * | 1990-05-10 | 1991-09-24 | Rockwell International Corporation | Advanced co-fired multichip/hybrid package |
JP2616280B2 (ja) * | 1991-04-27 | 1997-06-04 | 株式会社村田製作所 | 発振器及びその製造方法 |
JPH0799251A (ja) * | 1992-12-10 | 1995-04-11 | Sony Corp | 半導体メモリセル |
JPH06334236A (ja) | 1993-05-20 | 1994-12-02 | Fujitsu Ltd | 積層型圧電・電歪アクチュエータの製造方法 |
US5506463A (en) | 1993-08-23 | 1996-04-09 | Rohm Co., Ltd. | Packaged piezoelectric oscillator and method of making the same |
JPH07335995A (ja) | 1994-06-13 | 1995-12-22 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
JP3252605B2 (ja) * | 1994-07-04 | 2002-02-04 | 株式会社村田製作所 | 電子部品及びその製造方法 |
JPH0897674A (ja) | 1994-09-28 | 1996-04-12 | Kyocera Corp | 表面実装型ラダー型フィルタならびに直列共振子または並列共振子の製造方法 |
JPH0897607A (ja) * | 1994-09-29 | 1996-04-12 | Tokin Corp | 誘電体フィルタ用基板 |
JP3261926B2 (ja) | 1995-04-21 | 2002-03-04 | 株式会社村田製作所 | 表面実装型電子部品の製造方法 |
JPH09181443A (ja) | 1995-12-25 | 1997-07-11 | Murata Mfg Co Ltd | 電子部品の製造方法 |
US5637916A (en) * | 1996-02-02 | 1997-06-10 | National Semiconductor Corporation | Carrier based IC packaging arrangement |
TW421980B (en) * | 1997-12-22 | 2001-02-11 | Citizen Watch Co Ltd | Electronic component device, its manufacturing process, and collective circuits |
JP3625668B2 (ja) * | 1998-10-21 | 2005-03-02 | 日本電波工業株式会社 | シート状回路基板及び表面実装用の回路基板 |
US6377464B1 (en) * | 1999-01-29 | 2002-04-23 | Conexant Systems, Inc. | Multiple chip module with integrated RF capabilities |
JP3617368B2 (ja) * | 1999-04-02 | 2005-02-02 | 株式会社村田製作所 | マザー基板および子基板ならびにその製造方法 |
JP3614030B2 (ja) * | 1999-04-02 | 2005-01-26 | 株式会社村田製作所 | マザー基板,子基板およびそれを用いた電子部品ならびにその製造方法 |
-
1999
- 1999-04-02 JP JP09595299A patent/JP3614030B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-14 US US09/525,077 patent/US6570262B1/en not_active Expired - Fee Related
- 2000-03-28 MY MYPI20001230A patent/MY125238A/en unknown
- 2000-03-31 DE DE10016060A patent/DE10016060A1/de not_active Ceased
- 2000-03-31 CN CNB001049348A patent/CN1147993C/zh not_active Expired - Fee Related
-
2003
- 2003-04-09 US US10/409,972 patent/US6835601B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6835601B2 (en) | 2004-12-28 |
US6570262B1 (en) | 2003-05-27 |
DE10016060A1 (de) | 2000-12-28 |
MY125238A (en) | 2006-07-31 |
JP2000294899A (ja) | 2000-10-20 |
CN1269637A (zh) | 2000-10-11 |
US20030207546A1 (en) | 2003-11-06 |
JP3614030B2 (ja) | 2005-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100341242C (zh) | 母片、基片元件及其制造方法 | |
CN1147993C (zh) | 母片、基片元件及其制造方法 | |
CN1225783C (zh) | 半导体器件基底及其制造方法及半导体封装件 | |
CN1099711C (zh) | 半导体器件及其制造方法 | |
CN1309283C (zh) | 电路装置的制造方法 | |
CN1798479A (zh) | 包括嵌入式芯片的印刷电路板及其制造方法 | |
CN1914699A (zh) | 电子元件的制造方法、母板和电子元件 | |
CN1236203A (zh) | 电子部件和制造这种电子部件的方法 | |
CN1411055A (zh) | 用于小电子部件的布线基板及其制造方法 | |
CN1489205A (zh) | 导线框和制造导线框的方法 | |
CN1324698C (zh) | 陶瓷多层衬底及其制造方法 | |
CN1530978A (zh) | 芯片式电容及其制造方法以及模制模具 | |
KR100443664B1 (ko) | 전기-전도성 페이스트 및 이를 이용한 다층 세라믹전자부품 제조방법 | |
CN1280370A (zh) | 柔性布线基板单元以及布线板 | |
CN1520250A (zh) | 用于互连多层印刷电路板的方法 | |
CN1479330A (zh) | 固体电解电容器及其制造方法 | |
CN1438832A (zh) | 布线基板及其制造方法 | |
WO2004015769A1 (de) | Verfahren zum herstellen eines elektrischen leiterrahmens, verfahren zum herstellen eines oberflächenmontierbaren halbleiterbauelements und leiterrahmenstreifen | |
CN1231971C (zh) | 表面安装型片式半导体器件和制造方法 | |
CN1212786A (zh) | 半导体装置及其制造方法 | |
CN1421926A (zh) | 多重布线板 | |
CN1259009A (zh) | 印刷电路板的制造方法 | |
CN1551344A (zh) | 半导体装置和层叠型半导体装置以及它们的制造方法 | |
US20050081376A1 (en) | Robust interlocking via | |
CN1620230A (zh) | 一种布线基板制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040428 Termination date: 20140331 |