JP3625668B2 - シート状回路基板及び表面実装用の回路基板 - Google Patents

シート状回路基板及び表面実装用の回路基板 Download PDF

Info

Publication number
JP3625668B2
JP3625668B2 JP31977598A JP31977598A JP3625668B2 JP 3625668 B2 JP3625668 B2 JP 3625668B2 JP 31977598 A JP31977598 A JP 31977598A JP 31977598 A JP31977598 A JP 31977598A JP 3625668 B2 JP3625668 B2 JP 3625668B2
Authority
JP
Japan
Prior art keywords
sheet
electrode
circuit board
substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31977598A
Other languages
English (en)
Other versions
JP2000133894A (ja
Inventor
精司 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP31977598A priority Critical patent/JP3625668B2/ja
Publication of JP2000133894A publication Critical patent/JP2000133894A/ja
Application granted granted Critical
Publication of JP3625668B2 publication Critical patent/JP3625668B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、実装用端子としての電極を端面に有する表面実装用の回路基板(面実装基板とする)を技術分野とし、特にこれの元となるシート状回路基板に関する。
【0002】
【従来の技術】
(発明の背景)面実装基板は、例えば水晶振動子と発振用回路素子を搭載して、表面実装用とする水晶発振器等の基板として有用さていれる。通常では、一枚のシート状基板に、多数の回路パターンを形成し、切断ラインに沿って個々の面実装基板に分割される。
【0003】
(従来技術の一例)第1図は従来技術の一例を説明するシート状基板及び面実装基板の図である。
シート状基板1は、同一とした多数の回路パターン2を表面に有する。そして、個々の面実装基板3に分割する縦横の切断ライン4(ab)上に、回路パターン2と接続する電極貫通孔部5を有する。但し、この例では電極貫通孔部5は切断ライン4b上とする。また、電極貫通孔部5は、電極貫通孔5a及びそのターミナル電極5bからなる。図中の符号9はシート状基板1の枠である。
【0004】
通常では、セラミックとしたシート状生地(グリーンシート)の表面及び電極未付与の貫通孔に、銅ペーストを印刷により塗布して、一体的な焼成により形成される。銅ペーストは、概ね、図示しない銅粒子、ガラス粉末及び混練材(バインダ)等からなる。
【0004】
このようなものでは、焼成によりバインダが飛散して収縮する。そして、ガラスが溶融(軟化)してシート状生地に結合し、銅粒子が熱によって延伸して厚膜銅とした導体層を、表面及び貫通孔に形成する。これにより、回路パターン2及び電極貫通孔5aが形成される。そして、焼成後に、切断ライン4(ab)に沿ってシート状基板1を分割することにより、端面電極6を有する複数の面実装基板3を得ている(第2図)。なお、端面電極6は裏面のターミナル電極7とともに実装端子として機能する。
【0005】
銅ペーストとしては、例えばガラス粉末の軟化温度(溶融温度)に基づき、例えば900℃あるいは600℃での焼成とするものが市販されている。一般には、高温焼成の方が、セラミックの基板表面に対する膜厚銅の剥離強度が高いとされている。また、例えば回路パターン2に回路素子を半田付けする場合、溶融半田中に膜厚銅が移動(吸着)されにくい(半田食われが生じにくい)。したがって、特に調整等によって、回路素子を交換する頻度が多い場合には、900℃焼成の銅ペーストが使用されている。
【0006】
【発明が解決しようとする課題】
(従来技術の問題点)しかしながら、上記構成のシート状基板1では、900℃とした高温焼成の銅ペーストを使用すると、切断ライン4bに沿っての分割時にいずれか一方の端面電極6aが他方の端面電極6bに引っ張られて剥離してしまう問題があった。
【0007】
すなわち、高温焼成の場合には、銅粒子間の金属間結合が強く(単結晶化)、これが下地セラミックとの結合力と同等以上のため、切断ライン4bを中心として2等分できない問題があった。したがって、この場合には、端面電極6の面積が不十分で断線や接触不良事故を起こし信頼性に欠けることになる問題を生じていた。
【0008】
(発明の目的)本発明は、分割時における端面電極の剥離を防止したシート状基板を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、シート状回路基板の回路パターンよりも電極貫通孔の銅ペーストを低温焼成としたことを基本的な解決手段とする。
【0010】
【作用】
本発明では、シート状基板の電極貫通を低温焼成としたので、銅粒子の結合強度を小さくする。以下、本発明の一実施例を説明する。
【0011】
【実施例】
本発明の一実施例を前述した第1図及び第2図を参照して説明する。シート状基板1は、前述したようにセラミックのシート状生地に銅ペーストを塗布して一体的に焼成され、表面に多数の回路パターン2及び切断ライン上に電極貫通孔部5を有してなる。
【0012】
そして、この実施例では、先ず、シート状生地の表面に900℃焼成の銅ペーストを塗布し、高温焼成により、回路パターン2を形成する。次に、シート状生地の貫通孔部に600℃焼成の銅ペーストを塗布し、低温焼成により、電極貫通孔部5を形成する。最後に、切断ライン4(ab)に沿って、個々の面実装基板3に分割する。
【0013】
このような構成であれば、回路パターン2は900℃とした高温焼成であるので、剥離強度を高く維持して、素子交換時における半田食われを防止する。また、電極貫通孔部5の膜厚銅は600℃焼成とした低温焼成であるので、銅粒子間の金属間結合が小さい。したがって、シート状基板1の分割時に膜厚銅の強度か小さく、切断ラインを中心としてきれいに2等分される。
【0014】
したがって、端面電極6を確実に形成できて、実装端子としての機能を十分に発揮し、信頼性を高めることができる。
【0016】
【他の事項】
上記実施例では、回路パターン2は市販の900℃、電極貫通孔部5は600℃焼成としたが、本発明では剥離強度を十分とした回路パターン2より電極貫通孔の焼成温度を小さくして膜厚銅の強度を小さくし、シート状基板1の分割を容易にしたことが本発明の趣旨であり、このようなものは本発明の技術的範囲に属する。
【0017】
【発明の効果】
本発明は、シート状回路基板の回路パターン2よりも電極貫通孔の銅ペーストを低温焼成としたので、分割時における端面電極の剥離を防止し、信頼性の高い面実装基板を提供できる。
【図面の簡単な説明】
【図1】本発明及び従来例を説明するシート状基板の図である。
【図2】本発明及び従来例を説明する面実装基板の図である。
【図3】従来例の問題点を説明する面実装基板の一部図である。
【符号の説明】
1 シート状基板、2 電極パターン、3 面実装基板、4 切断ライン、5電極貫通孔部、6 端面電極、7 裏面電極.

Claims (2)

  1. セラミックのシート状生地の表面に多数の回路パターンを形成し、個々の回路基板に分割する切断ライン上に前記回路パターンと接続する電極貫通孔を有し、前記回路パターン及び電極貫通孔ともに銅ペーストを塗布して焼成により形成されるシート状回路基板において、前記回路パターンは900℃焼成の銅ペーストとし、前記電極貫通孔は600℃焼成の銅ペーストとしたことを特徴とするシート状回路基板。
  2. 請求項1のシート状回路基板を前記切断ラインに沿って個々に分割し、端面に電極を有する表面実装用の回路基板。
JP31977598A 1998-10-21 1998-10-21 シート状回路基板及び表面実装用の回路基板 Expired - Fee Related JP3625668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31977598A JP3625668B2 (ja) 1998-10-21 1998-10-21 シート状回路基板及び表面実装用の回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31977598A JP3625668B2 (ja) 1998-10-21 1998-10-21 シート状回路基板及び表面実装用の回路基板

Publications (2)

Publication Number Publication Date
JP2000133894A JP2000133894A (ja) 2000-05-12
JP3625668B2 true JP3625668B2 (ja) 2005-03-02

Family

ID=18114053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31977598A Expired - Fee Related JP3625668B2 (ja) 1998-10-21 1998-10-21 シート状回路基板及び表面実装用の回路基板

Country Status (1)

Country Link
JP (1) JP3625668B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3614030B2 (ja) 1999-04-02 2005-01-26 株式会社村田製作所 マザー基板,子基板およびそれを用いた電子部品ならびにその製造方法
JP6306474B2 (ja) * 2014-08-28 2018-04-04 京セラ株式会社 配線基板、電子装置および電子モジュール

Also Published As

Publication number Publication date
JP2000133894A (ja) 2000-05-12

Similar Documents

Publication Publication Date Title
JP2004259863A (ja) チップ抵抗器
JP2000068414A (ja) リードレスパッケージの製造方法
JP2000124588A (ja) 電子回路ユニット、並びに電子回路ユニットの製造方法
JPH06177526A (ja) 接合剤の印刷方法
JP3625668B2 (ja) シート状回路基板及び表面実装用の回路基板
JP4471470B2 (ja) 半導体装置
JP2009130147A (ja) チップ状電子部品およびチップ状電子部品の実装方法
JP3841715B2 (ja) 回路基板の製造法
JP2003258408A (ja) セラミック回路基板の製造方法
JP2001210948A (ja) セラミック回路基板
JP2005340699A (ja) 表面実装型電子部品、電子部品の実装構造及び実装方法
JP4025655B2 (ja) 配線基板
JP3954912B2 (ja) セラミック回路基板の製造方法
JP3688884B2 (ja) セラミック回路基板
JP2817873B2 (ja) 混成集積回路基板及びその製造方法
JP3872600B2 (ja) 電子回路ユニットの取付方法
JP2001339155A (ja) セラミック回路基板
JP2004349413A (ja) 表面実装クランプ
JPH0485986A (ja) 印刷回路基板
JPH10149938A (ja) 電子回路装置
JP2000124587A (ja) 電子回路ユニットのプリント基板への取付構造、並びに電子回路ユニットのプリント基板への取付方法
JPH02271588A (ja) チップ部品取付用スペーサ
JP2001102694A (ja) セラミック回路基板
JP2002246714A (ja) セラミック回路基板
JPH0352288A (ja) 磁器基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees