JPH0897607A

JPH0897607A - 誘電体フィルタ用基板

Info

Publication number: JPH0897607A
Application number: JP23526094A
Authority: JP
Inventors: Atsushi Furuta; 淳古田
Original assignee: Tokin Corp
Current assignee: Tokin Corp
Priority date: 1994-09-29
Filing date: 1994-09-29
Publication date: 1996-04-12

Abstract

(57)【要約】【目的】誘電体フィルタの高さ寸法を大きくすること
なく、高さ寸法の大きい誘電体共振器を実装可能とす
る。【構成】誘電体フィルタ用基板は、複数の誘電体共振
器と複数の電気素子とから成る誘電体フィルタ本体を実
装するためのものである。本発明による誘電体フィルタ
基板は複数の誘電体共振器を落とし込んで実装するため
の共振器実装用凹部（３４）を有する。誘電体フィルタ
用基板は電気素子間および誘電体共振器を接続するため
の接続用導体パターン（１２）と、入出力端子（１３）
と、接地用端子（１４）と、接地用導体パターン（３
５）とを有する。尚、電気素子を落とし込んで実装する
ための電気素子実装用凹部を有しても良い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、誘電体フィルタ用基板
に関し、特に、主として移動体通信機器等に用いられる
マイクロ波帯等、数１００ＭＨｚ〜数ＧＨｚの高周波帯
の誘電体フィルタ用基板に関するものである。

【０００２】

【従来の技術】周知のように、誘電体フィルタは、複数
の誘電体共振器と、それらを接続するコンデンサやコイ
ル等の複数の電気素子とから構成され、複数の誘電体共
振器と複数の電気素子とは基板上に実装されている。こ
の基板を誘電体フィルタ用基板と呼び、その上に実装さ
れる複数の誘電体共振器および複数の電気素子をまとめ
て誘電体フィルタ本体と呼ぶ。

【０００３】誘電体共振器としては、例えば、共振周波
数の１／４波長の長さを有する同軸型誘電体共振器が使
用される。同軸型誘電体共振器は、その中心軸に設けら
れた内部導体とその外周側面を覆う外部導体とを有す
る。同軸型誘電体共振器は、その一端面において内部導
体と外部導体との間が短絡されており、短絡されていな
い他端面において、外部導体と内部導体との間で計った
インピーダンスは、後述するように、共振器長さが丁度
１／４波長となる周波数付近で並列共振特性を呈する。
外部導体は一般に接地される。

【０００４】図６および図７に、それぞれ、従来の誘電
体フィルタ用基板とその上に誘電体フィルタ本体を実装
した従来の誘電体フィルタとを示す。図６において、
（ａ）は誘電体フィルタ用基板の全体斜視図、（ｂ）は
その裏面図を示し、（ｃ）は入出力端子の部分を拡大し
て示す部分斜視図である。

【０００５】最初に、図６（ａ）〜（ｃ）を参照して、
従来の誘電体フィルタ用基板の構造について説明する。
誘電体フィルタ用基板は、実質的に矩形形状をした一枚
のプリント基板１１を有する。図示のプリント基板１１
の外形寸法（長さＬ、幅Ｗ、及び厚さＴ）は、それぞれ
（Ｌ×Ｗ×Ｔ）＝１１ｍｍ×１１ｍｍ×０．８ｍｍであ
る。プリント基板１１の材質はガラスエポキシである。

【０００６】プリント基板１１は、後述するように、複
数の誘電体共振器と複数の電気素子とを実装する面であ
る主面と、この主面に対向した裏面とを有する。従っ
て、プリント基板１１の主面は、複数の誘電体共振器を
実装するための共振器実装部と、複数の電気素子を実装
するための電気素子実装部とに分割される。

【０００７】プリント基板１１の主面の共振器実装部に
は接地用導体パターン１５ａが形成され、プリント基板
１１の裏面には、図６（ｂ）に示すように、接地面１５
ｂが形成されている。導体パターン１５ａと接地面１５
ｂとは６個のスルーホール１０によって互いに短絡して
いる。

【０００８】プリント基板１１の主面の電気素子実装部
には接続用導体パターン１２が形成されている。図示の
接続用導体パターン１２は４つのＨ型の導体パターン１
２ａ，１２ｂ，１２ｃ，１２ｄに分割されている。接続
用導体パターン１２の両端部（プリント基板１１の両側
面）には、図６（ａ）に示すように、それぞれ、入出力
端子１３、１３が互いに対向して形成されている。図６
（ｂ）および（ｃ）に示すように、各入出力端子１３
は、プリント基板１１の主面および裏面にそれぞれ形成
された、導体パターン１３ａおよび１３ｂと、これら導
体パターン１３ａおよび１３ｂを互いに短絡する導体パ
ターン１３ｃとから成る。導体パターン１３ｃは、プリ
ント基板１１の端部に半円柱形状にカットされた溝部の
内周面に形成されている。

【０００９】また、図６（ａ）に示すように、接地用端
子１４、１４も上述した入出力端子１３、１３と同様に
形成されている。すなわち、接地用端子１４、１４は、
プリント基板１１の両側面に互いに対向して形成されて
いる。各接地用端子１４は、導体パターン１５ａと接地
面１５ｂとを互いに短絡する導体パターンから成り、プ
リント基板１１の端部に半円柱形状にカットされた溝部
の内周面に形成されている。

【００１０】次に、図７を参照して、図６に示された誘
電体フィルタ用基板上に誘電体フィルタ本体を実装した
誘電体フィルタについて説明する。

【００１１】図示の誘電体フィルタは、２つの誘電体共
振器１６、１６を用いたバンドパスフィルタである。各
誘電体共振器１６としては、上述した共振周波数の１／
４波長の長さを有する同軸型誘電体共振器が使用され
る。

【００１２】各誘電体共振器１６は直方体の外形をして
おり、中心軸と、互いに対向する端面１６ａおよび１６
ｂと、外周側面とを有する。各誘電体共振器１６は、そ
の外周側面を覆う外部導体１７と、その中心軸に設けら
れた内部導体１８とを有する。各誘電体共振器１６は、
その一端面（図７の左上側の端面）１６ａにおいて内部
導体１８と外部導体１７との間が接続導体（図示せず）
によって短絡されている。各誘電体共振器１６の短絡さ
れていない他端面（図７の右下側の端面）１６ｂにおい
て、外部導体１７と内部導体１８との間で計ったインピ
ーダンスは、共振器長さが丁度１／４波長となる周波数
（この共振器の場合には約１．９ＧＨｚ）付近で並列共
振特性を呈する。図示の誘電体共振器１６は、縦×横寸
法□が３×３ｍｍで、比誘電率ε_sはε_s＝９０で、Ｑ
の値はＱ＝３００である。

【００１３】２つの誘電体共振器１６はプリント基板１
１の接地用導体パターン１５ａに接地されている。ま
た、３個の電気素子２０、２０、２０は導体パターン１
２に電気的に接続されている。本例では、３個の電気素
子２０、２０、２０の各々はコンデンサからなる。コン
デンサ２０のキャパシタンスは０．５ｐＦ〜１．０ｐＦ
の範囲にある。さらに、２つの誘電体共振器１６、１６
の内部導体１８は導体パターン１２に２つの端子１９に
よって電気的に接続されている。

【００１４】このように構成された誘電体フィルタの外
形寸法（長さＬ、幅Ｗ、及び高さＨ）は、それぞれ（Ｌ
×Ｗ×Ｈ）＝１１ｍｍ×１１ｍｍ×３．８ｍｍである。

【００１５】図８に図７に示した誘電体フィルタ（バン
ドパスフィルタ）の理論的な等価回路を示す。図８に示
されるように、各誘電体共振器１６はキャパシタンスＣ
₁₆とインダクタンスＬ₁₆の並列共振回路で表され、各電
気素子（コンデンサ）２０はキャパシタンスＣ₂₀で表わ
される。

【００１６】図９に図７に示した誘電体フィルタ（バン
ドパスフィルタ）の周波数特性（減衰特性）を示す。図
９において、横軸に周波数（１．５ＧＨｚ〜２．３ＧＨ
ｚ）を、縦軸に損失量（ロス）（ｄＢ）を示す。図９に
示されるように、中心周波数は１９０１ＭＨｚ、帯域幅
は１２ＭＨｚ、挿入損失は２．６６ｄＢである。

【００１７】

【発明が解決しようとする課題】移動通信機器の薄型化
が進むにつれて、それに使用される誘電体フィルタにつ
いてもより一層の薄型化が要求されている。また、電気
特性に関しては、挿入損失の小さい誘電体フィルタが求
められている。

【００１８】しかしながら、低挿入損失な誘電体フィル
タを実現するためには、誘電体共振器としてＱの値の大
きな同軸型誘電体共振器を用いる必要があり、Ｑの値は
同軸型誘電体共振器の体積に比例するので、体積の大き
な共振器を使用する必要がある。従って、誘電体フィル
タの高さ寸法が大きくなり、薄型化の要求を満たさなく
なるという問題がある。

【００１９】また、誘電体フィルタの高さ寸法Ｈを小さ
くするには、プリント基板１１を薄くするなどの方法が
考えられる。しかしながら、プリント基板１１の厚さ寸
法Ｔを薄くすると、プリント基板１１の持つ容量が大き
くなり、誘電体フィルタの周波数特性を劣化させる原因
になっていた。例えば、図１０（ａ）に示すように、プ
リント基板１１上の導体パターン１２ａ〜１２ｄと接地
面１５ｂとの結合によって不要な容量５１〜５４が生じ
る。これらの容量はプリント基板１１の厚みＴに反比例
して大きくなるので、誘電体フィルタに用いるプリント
基板１１の厚み寸法Ｔは大きい方がよい。また、図１０
（ｂ）に示すように、導体パターン１２ａと１２ｃとの
間および導体パターン１２ｂと１２ｄとの間にも、それ
ぞれ、５６および５７で示すような不要な容量が生じ
る。これらの不要な容量５６および５７はプリント基板
１１の比誘電率に比例して大きくなるので、誘電体フィ
ルタに用いる基板の比誘電率は小さい方がよい。

【００２０】図１１に、これらの不要な容量を付加した
ときの、図７に示した誘電体フィルタ（バンドパスフィ
ルタ）の実際の等価回路を示す。図１１に示されるよう
に、図８に示す理論的な等価回路に対して、不要な容量
５１〜５４、５６および５７のキャパシタンスＣ₅₁，Ｃ
₅₂，Ｃ₅₃，Ｃ₅₄，Ｃ₅₆およびＣ₅₇が付加されている。こ
れらの不要な容量５１〜５４、５６および５７は、設計
値との特性のズレや挿入損失の増加、減衰量の低下を引
き起こす原因となっていた。

【００２１】また、図１０（ｃ）に示すように、プリン
ト基板１１に導体パターン１２ｅおよび１２ｆを形成
し、これら導体パターン１２ｅおよび１２ｆ間を接続す
るようにプリント基板１１上にコイル２１を実装した場
合にも、導体パターン１２ｅおよび１２ｆ間に不要な容
量５５が生じる。この不要な容量５５も、上記不要な容
量５６および５７はプリント基板１１の比誘電率に比例
して大きくなるので、誘電体フィルタに用いる基板の比
誘電率は小さい方がよい。

【００２２】さらに、フィルタの挿入損失は基板の導体
パターン間のＱ値にも影響し、Ｑ値の低い基板を用いる
と、導体パターン間で挿入損失が生じるので、挿入損失
の大きなフィルタになってしまう。このため、Ｑ値の高
い基板を使用することが望ましい。しかしながら、一般
に、低誘電率、高Ｑな基板は高価であるという問題があ
る。

【００２３】また、誘電体共振器を基板上に実装する際
に、従来のプリント基板１１は平坦な形状であるため
に、誘電体共振器の実装位置がズレたり、リフロー等で
ハンダ付けする場合には治具で固定する必要がある。こ
の結果、誘電体フィルタ製造上で時間や工程が増えると
いう問題があった。

【００２４】また、同軸型誘電体共振器１６の内部導体
１８とプリント基板１１上の導体パターン１２とを接続
する際に、内部導体１８と導体パターン１２とは高低差
があるために、図１２に示すように、端子１９を折り曲
げるように加工する必要があり、これも生産性の面で問
題となっていた。

【００２５】またフィルタの薄型化に伴い、誘電体フィ
ルタに使用されるコンデンサやコイルといった電気素子
も、薄型化が要求されるが、それら電気素子はキャパシ
タンスやインダクタンスの値によって、大きさの制約が
あるため小型化が難しいという問題があった。

【００２６】したがって、本発明の課題は、誘電体フィ
ルタの高さ寸法を大きくすることなく、高さ寸法の大き
い誘電体共振器を実装可能な、誘電体フィルタ用基板を
提供することにある。

【００２７】本発明の他の課題は、Ｑ値が高くかつ挿入
損失の小さな、誘電体フィルタ用基板を提供することに
ある。

【００２８】本発明の更に他の課題は、挿入損失の小さ
くかつ周波数特性の良好な、誘電体フィルタ用基板を提
供することにある。

【００２９】

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の態様によれば、複数の誘電体共振器
と複数の電気素子とから成る誘電体フィルタ本体を実装
するため誘電体フィルタ基板において、前記複数の誘電
体共振器を落とし込んで実装するための共振器実装用凹
部を有することを特徴とする誘電体フィルタ用基板が得
られる。

【００３０】本発明の第２の態様によれば、複数の誘電
体共振器と複数の電気素子とから成る誘電体フィルタ本
体を実装するため誘電体フィルタ基板において、前記複
数の誘電体共振器を落とし込んで実装するための共振器
実装用凹部と、前記電気素子を落とし込んで実装するた
めの電気素子実装用凹部とを有することを特徴とする誘
電体フィルタ用基板が得られる。

【００３１】

【実施例】次に、本発明について図面を参照して詳細に
説明する。

【００３２】図１を参照して、本発明の一実施例による
誘電体フィルタ用基板について説明する。図１におい
て、（ａ）は誘電体フィルタ用基板の斜視図、（ｂ）は
その裏面図を示す。図６に示した誘電体フィルタ用基板
と同様の構成要素には同一の参照符号を付し、以下では
相違点のみを説明する。

【００３３】図示の誘電体フィルタ用基板は２層の多層
基板３１から成る。本実施例では、２層の多層基板３１
の例を示しているが、３層以上であっても構わない。ま
た、ここでは、区別のために、２層の多層基板３１の上
層部を第１のプリント基板３２と呼び、下層部を第２の
プリント基板３３と呼ぶことにする。多層基板３１に
は、共振器実装部に凹部３４が形成されている。この凹
部３４は、第１のプリント基板３２のうち、共振器実装
部を切削することにより形成されている。従って、凹部
３４の表面には、接地用導体パターンとして、第２のプ
リント基板３３の表面（主面）上に形成され露呈した導
体パターン３５が使用される。さらに、この導体パター
ン３５と接地面３７（図１（ｂ）参照）との間に容量が
生じないように、６個のスルーホール３６が形成されて
いる。第１のプリント基板３２の主面上には導体パター
ン１２が形成される。第２のプリント基板３３の裏面パ
ターンは、図１（ｂ）に示すように、従来技術で図６
（ｂ）を参照して述べたものと同様である。

【００３４】本実施例において、第１のプリント基板３
２の外形寸法（長さＬ、幅Ｗ、及び厚さＴ１）は、それ
ぞれ（Ｌ×Ｗ×Ｔ１）＝１１ｍｍ×１３ｍｍ×１．０ｍ
ｍであり、第１のプリント基板３２の材質はガラスエポ
キシである。同様に、第２のプリント基板３３の外形寸
法（長さＬ、幅Ｗ、及び厚さＴ２）は、それぞれ（Ｌ×
Ｗ×Ｔ２）＝１１ｍｍ×１３ｍｍ×０．３ｍｍであり、
第２のプリント基板３３の材質もガラスエポキシであ
る。従って、共振器実装部の凹部３４の深さは１．０ｍ
ｍである。

【００３５】次に、図２を参照して、図１に示した誘電
体フィルタ用基板上に、誘電体フィルタ本体を実装した
誘電体フィルタについて説明する。２つの同軸型誘電体
共振器１６、１６は、図２に示すように、凹部３４（図
１）に落とし込むように実装される。これにより、同軸
型誘電体共振器１６の外部導体１７は、第２のプリント
基板３３の導体パターン３５（図１）と電気的に接続さ
れる。電気素子２０は、従来技術と同様に、第１のプリ
ント基板３２上の形成された導体パターン１２に接続さ
れる。また、同軸型誘電体共振器１６の内部導体１８と
導体パターン１２も、従来技術と同様に、端子１９で接
続される。

【００３６】本実施例では、誘電体共振器１６の縦×横
寸法□が３．５×３．５ｍｍで、Ｑの値はＱ＝３５０で
ある。このように構成された誘電体フィルタの外形寸法
（長さＬ、幅Ｗ、及び高さＨ）は、それぞれ（Ｌ×Ｗ×
Ｈ）＝１１ｍｍ×１３ｍｍ×３．８ｍｍである。

【００３７】このような構成によれば、多層基板３１の
導体パターン間に生じる不要な容量は、多層基板３１の
厚さ（Ｔ１＋Ｔ２）を厚くすることによって低減するの
で、第１のプリント基板３２の厚さＴ１を厚くすれば良
い。また、誘電体共振器１６が実装される部分に凹部３
４を形成しているので、誘電体フィルタの高さＨを高く
することなく、第１のプリント基板３２の厚さＴ１を厚
くすることができる。

【００３８】また、電気素子２０接続のための導体パタ
ーン１２が形成されている第１のプリント基板３２とし
て、Ｑ値が高くかつ誘電率の低い基板（例えば、ポリイ
ミド系基板）を用いれば、不要容量を抑圧することがで
きる。さらに、凹部３４の深さ分だけ高さ寸法の大きな
誘電体共振器１６を使用するこにより、誘電体共振器１
６のＱの値が向上し、誘電体フィルタの挿入損失を小さ
くすることができる。具体的には、本実施例では高さ寸
法Ｈが従来と同様であるにも拘らず、縦横寸法が従来の
ものよりも０．５ｍｍだけ大きい誘電体共振器１６を使
用することで、誘電体共振器１６のＱの値を従来よりも
約２０％向上させことができた。

【００３９】このように本発明による誘電体フィルタ用
基板を用いることで、電気素子接続のための接続用導体
パターン１２がある部分の基板厚み寸法を厚くできるの
で、前述の不要容量を抑圧することができる。また、基
板の共振器実装部に凹部３４を形成することで、フィル
タの高さ寸法Ｈを大きくすることなく、断面積の大きな
共振器を用いることで、Ｑ値が大きい共振器を使用する
ことが可能である。

【００４０】図３に図２に示した誘電体フィルタの特性
例を示す。図３から明らかなように、誘電体共振器のＱ
値の向上及び不要容量の低減によって、フィルタ損失が
２．２８ｄＢとなり、従来に比べて０．３８ｄＢ改善さ
れていることが分かる。

【００４１】また、多層基板３１の凹部３４に誘電体共
振器１６を落とし込むように実装するので、誘電体共振
器１６の位置決めが容易となり、誘電体フィルタの生産
性を向上できる。さらに、図４に示すように、凹部３４
の深さ寸法を誘電体共振器１６の内部導体１８の位置す
る高さに合わせることで、端子１９を折り曲げることな
く、誘電体共振器１６の内部導体１８と導体パターン１
２とを接続することも可能となり、端子１９を容易に加
工できるという利点もある。

【００４２】図５に本発明による他の実施例による誘電
体フィルタ用基板の、電気素子が実装される部分（電気
素子実装部）を示す。図５（ａ）に示すように、電気素
子実装部は、接続用導体パターン４１と凹部４２とを有
する。接続用導体パターン４１は、図５（ａ）に示され
るように、凹部４２内にも入りこんで形成されている。

【００４３】図５（ｂ）および（ｃ）に示すように、凹
部４２中にコンデンサ４３やコイル４４を落とし込むこ
とにより、電気素子の見かけの高さ寸法を低く抑えるこ
とができる。また、このように凹部４２を形成している
ので、電気素子（コンデンサ４３やコイル４４）を接続
用導体パターン４１に電気的に接続するためにリフロー
等で半田付けをする際にも、電気素子の位置ズレを起こ
すことはない。これより、誘電体フィルタの生産性を非
常に向上できる。

【００４４】以上、本発明についていくつかの実施例を
挙げて説明したが、本発明は上述した実施例に限定せ
ず、本発明の要旨を逸脱しない範囲内で種々の変更が可
能なのはいうまでもない。例えば、実施例では、２つの
誘電体共振器と３個の電気素子とを有する誘電体フィル
タの例に述べているが、誘電体共振器の数や電気素子の
数がこれらの限定しないのは勿論である。また、実施例
では、誘電体共振器として同軸型のものを使用している
が、他の型、例えば、トリプレート型やダブルプレート
型のような平板型のものを使用しても良い。

【００４５】

【発明の効果】以上説明したように本発明は、基板の凹
部に誘電体共振器を落とし込んで実装することにより、
誘電体フィルタの高さ寸法を大きくすることなく、高さ
寸法の大きい誘電体共振器を実装することができる。こ
れにより、Ｑ値が高く、挿入損失の小さな誘電体フィル
タを提供することができる。また、電気素子実装部の基
板厚みを厚くすることにより、不要な容量を抑制するこ
とができる。この結果、挿入損失が小さく、周波数特性
の良好な誘電体フィルタを提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による誘電体フィルタ用基板
を示す図で、（ａ）は全体斜視図、（ｂ）は裏面図であ
る。

【図２】図１に示す誘電体フィルタ用基板上に誘電体フ
ィルタ本体を実装した誘電体フィルタを示す斜視図であ
る。

【図３】図２に示す誘電体フィルタの周波数特性を示す
図である。

【図４】図１に示した誘電体フィルタ用基板を用いたと
きの、同軸型誘電体共振器の内部導体と基板上に形成さ
れた導体パターンとを端子により接続した部分を示す側
面図である。

【図５】本発明の他の実施例による誘電体フィルタ基板
の、電気素子実装基板部分を示す図で、（ａ）はその斜
視図、（ｂ）は電気素子としてコンデンサを実装した状
態を示す斜視図、（ｃ）は電気素子としてコイルを実装
した状態を示す斜視図である。

【図６】従来の誘電体フィルタ用基板を示す図で、
（ａ）は全体斜視図、（ｂ）は裏面図、（ｃ）は入出力
端子の部分を拡大して示す部分斜視図である。

【図７】図６に示す誘電体フィルタ用基板上に誘電体フ
ィルタ本体を実装した誘電体フィルタを示す斜視図であ
る。

【図８】図７に示した誘電体フィルタの理想的な等価回
路を示す回路図である。

【図９】図７に示す誘電体フィルタの周波数特性を示す
図である。

【図１０】図７に示す誘電体フィルタにおいて生じる不
要な容量を説明するための図で、（ａ）は導体パターン
と接地面との間に生じる不要容量を示し、（ｂ）は導体
パターン間に生じる不要な容量を示し、（ｃ）は基板上
にコイルを実装したときに導体パターン間に生じる不要
な容量を示す。

【図１１】図１０（ａ）および（ｂ）に示す不要な容量
を考慮に入れた場合の、図７に示した誘電体フィルタの
実際の等価回路を示す回路図である。

【図１２】図７に示した誘電体フィルタ用基板を用いた
ときの、同軸型誘電体共振器の内部導体と基板上に形成
された導体パターンとを端子により接続した部分を示す
側面図である。

【符号の説明】

１２接続用導体パターン１３入出力端子１４接地用端子１６同軸型誘電体共振器１７外部導体１８内部導体２０コンデンサ３１多層基板３２第１のプリント基板３３第２のプリント基板３４凹部（共振器実装用凹部）３５接地用導体パターン３６スルーホール３７接地面４１接続用導体パターン４２凹部（電気素子実装用凹部）４３コンデンサ４４コイル

Claims

【特許請求の範囲】

【請求項１】複数の誘電体共振器（１６）と複数の電
気素子（２０）とから成る誘電体フィルタ本体を実装す
るため誘電体フィルタ基板において、前記複数の誘電体
共振器を落とし込んで実装するための共振器実装用凹部
（３４）を有することを特徴とする誘電体フィルタ用基
板。
【請求項２】前記複数の誘電体共振器の各々が、中心
軸に設けられた内部導体（１８）と外周側面を覆う外部
導体（１７）とを有する同軸型誘電体共振器であり、前
記共振器実装用凹部内に前記外部導体を接地するための
接地用導体パターン（３５）が形成されている、請求項
１記載の誘電体フィルタ用基板。
【請求項３】前記誘電体フィルタ用基板が互いに対向
する面に導体膜が形成された板状を呈する絶縁体を複数
枚重ね合わせてなる多層基板（３１）から成り、前記共
振器実装用凹部（３４）は前記多層基板の上層部（３
２）を切削することによって形成され、前記接地用導体
パターン（３５）として前記多層基板の下層部（３３）
の前記導体膜が露呈している、請求項２記載の誘電体フ
ィルタ用基板。
【請求項４】前記共振器実装用凹部の深さが前記内部
導体の位置する高さに合っている、請求項２記載の誘電
体フィルタ用基板。
【請求項５】複数の誘電体共振器（１６）と複数の電
気素子（２０）とから成る誘電体フィルタ本体を実装す
るため誘電体フィルタ基板において、前記複数の誘電体
共振器を落とし込んで実装するための共振器実装用凹部
（３４）と、前記電気素子を落とし込んで実装するため
の電気素子実装用凹部（４２）とを有することを特徴と
する誘電体フィルタ用基板。
【請求項６】前記電気素子実装用凹部内に前記複数の
電気素子間を接続するための接続用導体パターン（４
１）が形成されている、請求項５記載の誘電体フィルタ
用基板。