CN1146035C - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1146035C CN1146035C CNB981188044A CN98118804A CN1146035C CN 1146035 C CN1146035 C CN 1146035C CN B981188044 A CNB981188044 A CN B981188044A CN 98118804 A CN98118804 A CN 98118804A CN 1146035 C CN1146035 C CN 1146035C
- Authority
- CN
- China
- Prior art keywords
- film
- semiconductor device
- gate electrode
- manufacture method
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000005530 etching Methods 0.000 claims abstract description 62
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 48
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 62
- 239000003870 refractory metal Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 11
- 230000008020 evaporation Effects 0.000 claims description 10
- 238000001704 evaporation Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000005368 silicate glass Substances 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 4
- 125000006850 spacer group Chemical group 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 111
- 230000002950 deficient Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体器件的制造方法，可消除半导体器件制造时因对准偏差引起的工序缺陷，使工序简化。本方法包括工序：在衬底上形成栅电极，在栅电极两侧壁上形成隔离层，在栅电极两边侧衬底内部形成源-漏用有源区域，在衬底面上形成绝缘膜，对绝缘膜刻蚀处理、仅在DRAM单元形成部的栅电极间的有源区域表面自对准地留下绝缘膜，在DRAM单元形成部的栅电极表面及以外的任意区域的栅电极和有源区域表面分别形成硅化物膜。
Description
技术领域
本发明涉及一种半导体器件的制造方法，详细地说，涉及一种在形成高集成化DRAM及合并DRAM和逻辑电路的嵌入式DRAM(embededDRAM)的选择性硅化物膜时、可使工序简化的半导体器件的制造方法。
背景技术
随着半导体器件的高度集成化，接点的尺寸越来越小，所以产生了半导体器件的接点电阻变大的问题。为防止上述问题，开发了自对准硅化物(salicide：self-aligned silicide)工序，并已应用于0.35微米级的逻辑电路器件中。但是，由于在自对准硅化物工序之后必须进行热处理(heat cycle)工序的COB(capacitor on bit line：位线上电容)结构的DRAM中，在存储单元区域要求极低的结漏电流(junction leakage)，所以，在结漏电流方面相对偏弱的自对准硅化物工序尚未被应用。
在形成自对准硅化物时，以往通常使用的低电阻金属可以W-聚合物(w-polycide)作为其代表例，但在单元栅线宽度狭窄到0.2μm以下的千兆位(giga-bit)级的DRAM及合并有高密度栅逻辑电路的DRAM中，由于栅电阻问题，w-聚合物膜的应用受到了限制，目前，在需要形成选择性硅化物膜时，以TiSi或CoSi等为主的低电阻金属的使用正在普及。
在采用这样的自对准硅化物工序来制造半导体器件的情况下，虽然在半导体器件的整个区域中形成硅化物膜时没有特别的问题，但在由于器件特性上的问题，必须形成选择性的硅化物膜时，为了仅在特定部位留下硅化物封闭膜(silicide blocking layer：以下称作SBL)，需要进行另外的光刻蚀工序，所以存在工序进行本身复杂且要求严格的问题。
这一点是由于有如下难度而产生的，这种难度是：由于在存在栅极台阶差的状态下，应使硅化物膜形成部开口，所以在进行SBL刻蚀时不仅要求极限(critical)水准的光刻蚀工序，而且在进行刻蚀工序时必须考虑对准偏差度以确保所有硅化物膜形成部和SBL的两侧余量；目前有关改善这一点的研究正在积极地进行着。
图7至13为显示现有半导体器件的选择性硅化物膜形成方法的工序顺序图。参照该工序图，分7阶段说明这种制造方法。在此，作为一例对下述情况进行说明，在合并DRAM和逻辑电路的半导体器件的制造中，避开DRAM单元形成部的有源区域(尤其是储存节点形成部)的硅化物膜的形成，在逻辑电路形成部的栅电极、有源区域、及DRAM单元形成部的栅电极形成硅化物膜。所述图中A所示的部分表示半导体器件的DRAM单元的形成部，B所示的部分表示半导体器件的逻辑电路形成部。
第一阶段如图7所示，在具有栅绝缘膜(无图示)和场氧化膜12的半导体衬底(硅衬底)10上形成材料为多晶硅材料的栅电极14，以该栅电极14为掩模在衬底10上离子注入低浓度杂质，形成LDD(lightly doped drain)(无图示)。然后，在所述栅电极14的两侧壁上形成氮化膜或氧化膜材料的隔离层(Spacer)16，向衬底上离子注入高浓度杂质，在栅电极14两边侧的衬底内部形成源漏极用有源区域(无图示)。
第二阶段如图8所示，在这些形成物的整个面上形成氧化膜材料的绝缘膜18。
第三阶段如图9所示，在所述绝缘膜18上形成不反射涂覆膜(anti-reflective layer：以下称ARL)20。这样在绝缘膜18上形成ARL20是由于在进行后续光刻蚀工序(photolithography)时，U.V光在所述绝缘膜18表面产生漫反射(diffused reflection)现象，而难于无ARL地形成作为目的物的绝缘膜的微细图形SBL。
第四阶段如图10所示，在ARL20上形成感光膜22，由光刻蚀工序使硅化物膜形成部(如DRAM单元形成部A的栅电极14上侧部和逻辑电路形成部B的栅电极14及有源区域上侧部)的ARL表面露出而刻蚀其预定部分。
第五阶段如图11所示，以被刻蚀处理的所述感光膜22为掩模顺序刻蚀ARL20和绝缘膜18，在被刻蚀处理的ARL20下端形成绝缘膜材料的SBL18a。其结果，DRAM单元形成部A的栅电极14表面，逻辑电路形成部B的栅电极14表面及有源区域表面被露出。
第六阶段如图12所示，由使用HF系列刻蚀液的湿式清洗工序除去ARL20。之所以这样在硅化物形成前除去ARL20，是由于在残留有所述薄膜材料的状态下，进行硅化物膜形成工序时，在后续热处理过程中，因ARL和其上形成的高熔点金属间的粘合(adhension)不良，它们会产生剥离(lifting)现象。
第七阶段如图13所示，在包括栅电极14、隔离层16、及SBL 18a的衬底整个面上形成Co、Ti、Ni材料的高熔点金属，并进行热处理。此时，在SBL 18a被除去的区域，由硅和高熔点金属反应形成低电阻金属的硅化物膜24，相反，在留有SBL 18a的区域及形成侧壁隔离层16的区域，硅和高熔点金属不能反应，因而高熔点金属以未反应金属状态残存下来。然后，除去未反应的高熔点金属，结束本工序。
发明内容
这样进行半导体器件的选择性硅化物膜形成工序的情况，以上进行了简述，但存在下述问题点。
1、在进行只在特定部位留下SBL 18a的刻蚀工序时，由于需要ARL蒸镀工序和另外的光刻蚀工序，因而导致了工序复杂化及费用上升的问题。
2、在如逻辑电路形成部B等在整个面上形成硅化物膜的区域不会产生问题，但在如DRAM单元形成部A等仅在栅电极14的表面选择性地形成硅化物膜的区域会产生，因对准偏差而引起的在栅电极14上局部性没有形成硅化物膜或在有源区域的源-漏区域局部性形成硅化物膜的问题。这种现象在因DRAM单元的高集成化而使微细图形的尺寸变小时更加严重，因此迫切要求对此的改善对策出台。
3、在除去ARL时，因刻蚀选择比的不良，会发生SBL 18a的一部分被一起刻蚀的现象，其程度严重时，SBL 18a就不能发挥其原有攻能，导致即使在不需形成硅化物膜的区域也形成硅化物膜的缺陷。
本发明的目的就在于提供一种半导体器件的制造方法，这种半导体器件的制造方法，在仅在特定部位留下SBL时，不需另外的光刻蚀工序和ARL蒸镀工序也可以形成半导体器件的选择性硅化物膜，可以消除半导体器件制造时因对准偏差引起的工序缺陷，同时使工序简化。
为了实现上述目的，本发明提供一种半导体器件的制造方法，这种半导体器件的制造方法包括：在半导体衬底上形成栅电极的工序，在所述栅电极两侧壁上形成隔离层的工序，在所述栅电极两边侧的所述衬底内部形成源-漏用有源区域的工序，在包括所述栅电极和隔离层的所述衬底整个面上形成绝缘膜的工序，对所述绝缘膜进行蒸镀厚度以上的刻蚀处理、仅在DRAM单元形成部的所述栅电极间的所述有源区域表面自对准地留下所述绝缘膜的工序，在DRAM单元形成部的所述栅电极表面及其以外的任意区域的所述栅电极和有源区域表面分别形成硅化物膜的工序。
本发明还包括在所述有源区域形成后，形成低压化学气相淀积氧化膜的工序。
为了实现上述目的，本发明提供一种半导体器件的制造方法，这种半导体器件的制造方法包括：在半导体衬底上形成栅电极的工序，在所述栅电极两侧壁上形成隔离层的工序，在所述栅电极两边侧的所述衬底内部形成源-漏极有源区域的工序，在包括所述栅电极和隔离层的所述衬底整个面上形成刻蚀终止膜的工序，在所述刻蚀终止膜上形成绝缘膜的工序，使所述栅电极上的所述刻蚀终止膜露出、刻蚀所述绝缘膜、仅在DRAM单元形成部的所述栅电极间的所述有源区域表面自对准地留下所述绝缘膜的工序，整面刻蚀不残存所述绝缘膜的部分的所述刻蚀终止膜、使DRAM单元形成部的所述栅电极表面及其以外的任意区域的所述栅电极表面和所述有源区域表面露出的工序，在DRAM单元形成部的所述栅电极表面及其以外的任意区域的所述栅电极和所述有源区域表面分别形成硅化物膜的工序。
当如上使工序进行时，由于在刻蚀SBL所用的绝缘膜时不需要ARL蒸镀工序和另外的光刻蚀工序，因而实现了工序简化。因此，除去了在形成自对准的硅化物膜时因对准偏差引起的工序缺陷(如：在DRAM单元形成部的栅电极上局部不形成硅化物膜，或在有源区域的源-漏区域局部形成硅化物膜等缺陷)和在除去ARL时引起的工序缺陷(SBL的一部分在除去ARL时一起被刻蚀的缺陷)。
附图说明
图1至图6是表示本发明的半导体器件的选择性硅化物膜的形成方法的工序顺序图；
图7至图13是表示现有的半导体器件的选择性硅化物膜的形成方法的工序顺序图。
具体实施方式
下面，对本发明的实施例进行说明。
本发明不需要为仅在特定部分(如：DRAM单元形成部A的栅电极的有源区域)留下SBL所用的绝缘膜，而进行ARL蒸镀工序和另外的光刻蚀工序，也能够仅在所希望的部位自对准地选择性形成硅化物膜，在不损毁DRAM单元刷新特性的同时实现了工序简化及节省费用的效果。
图1至图6为显示本发明半导体器件的选择性硅化物膜形成方法的工序顺序图。参照这些附图分6个阶段进行说明。在此，作为一例对下述情况进行说明，在DRAM和逻辑电路合并的半导体器件的制造中，避免在DRAM单元形成部的有源区域(尤其是储存结点形成部)形成硅化物膜，同时在逻辑电路形成部的栅电极、有源区域、及DRAM单元形成部的栅电极形成硅化物膜。所述图中A所示的部分表示半导体器件的DRAM单元形成部，B所示的部分为半导体器件的逻辑电路形成部。
第一阶段如图1所示，应用槽式技术在半导体衬底(如：硅衬底)100内部预定部分形成STI(shallow trench isolation)102，在包含该STI 102的衬底整个面上，由氧化工序形成30-200A厚的栅绝缘膜(无图示)，然后在其上形成多晶硅材料的栅电极104。此时，器件隔离区域所用的STI102可由图8所示的场氧化膜代替。然后，以栅电极104为掩模，向衬底100上离子注入低浓度杂质，形成LDD(无图示)，在包括栅电极104的衬底100整个面上形成氧化膜或氮化膜材料的绝缘膜后，将其内刻蚀，在栅电极104的两侧壁上形成绝缘膜材料的隔离层106。尔后，以栅电极104和隔离层106为掩模，向衬底100上离子注入高浓度杂质，在栅电极104两边侧的衬底100内部形成源-漏用有源区域(无图示)。
第二阶段如图2所示，在包含栅电极104和隔离层106的衬底100整个面上形成厚20-200A的氮化膜或不掺杂多晶硅材料的刻蚀终止膜108。
第三阶段如图3所示，完全充填DRAM单元的有源区域，在刻蚀终止膜108整个面上形成USG(不掺杂硅酸盐玻璃)或CVD氧化膜材料的单层结构，或者由它们组合而成的叠层膜结构的绝缘膜110。此时，虽然图中无显示，但实际上，也可以在用于保护膜(passivation)的绝缘膜110形成前，首先形成CVD氧化膜，然后形成所述绝缘膜110的方式进行该工序。
第四阶段如图4所示，使用HF系列的化学刻蚀液，湿式刻蚀所述绝缘膜110，直至将栅电极104上的刻蚀终止膜108表面露出。结果，仅在DRAM单元形成部A的栅电极104间的有源区域表面自对准地留下SBL所用的数百A以上的绝缘膜110。此时，绝缘膜110的刻蚀工序也可以以如下方式进行，即在由干式刻蚀工序将绝缘膜110整面内刻蚀以后，再进行湿式刻蚀工序。
这样，仅在存储单元形成部A选择性留下绝缘膜110，这是由于虽然在逻辑电路部B的有源区域(源-漏区域)比DRAM单元形成部A的有源区域尺寸更宽(wide)地进行刻蚀工序时，该部分的绝缘膜110全部被除去，但DRAM单元的形成部A的绝缘膜110不全部除去、其一部分被保留的现象会发生的缘故。
第五阶段如图5所示，刻蚀存留有绝缘膜110的部分以外的区域的刻蚀终止膜108，使硅化物膜形成部(如：DRAM单元形成部A的栅电极表面及逻辑电路形成部B的栅电极表面和有源区域表面)露出。此时，刻蚀终止膜108由干式刻蚀工序及光刻蚀工序进行刻蚀，在使用后者的方法进行刻蚀工序时，要首先仅在留下绝缘膜110上选择性形成感光膜后，以其为掩模刻蚀内刻蚀终止膜，再除去感光膜，以这种方式使工序进行。
在使用后者的方法时，在刻蚀内刻蚀终止膜时需要使用标线的另外的光刻蚀工序，与前者的方法(干式刻蚀)相比，在工序简化方面，其效果多少有些降低，但此时不需要考虑对准偏差问题，不要求极限水准的光刻蚀工序，与现有情况相比，具有工序进行容易的特长。
第六阶段如图6所示，在包括栅电极104、隔离层106、及作为SBL所用的留下绝缘膜110的衬底100整个面上形成Co、Ti、Ni材料的高熔点金属，并进行热处理。此时，在除去绝缘膜110的区域，硅和高熔点金属反应，形成低电阻金属的硅化物膜112，相反，在存留有绝缘膜110的区域及形成隔离层106的区域，硅和高熔点金属不能反应，高熔点金属以未反应金属而留下。然后，用硫酸除去未反应的高熔点金属，本工序的进行结束。
在如上进行工序的情况下，由于在刻蚀作为SBL所用的绝缘膜110时，不需要ARL蒸镀工序及另外的光刻蚀工序，所以在形成选择性硅化物膜时，可使工序简化，同时，由于将掩模数减至1块，因而也得到了费用节省效果。
这种情况下，在防止于逻辑电路形成部B的有源区域(源-漏区域)上形成硅化物膜时，在第五阶段刻蚀刻蚀终止膜前，用光刻蚀工序，由感光膜保护该部分的刻蚀终止膜，仅在逻辑电路形成部B的有源区域表面局部地留下刻蚀终止膜。
在DRAM单元形成部A，在形成位线接点的部分的有源区域表面也形成硅化物膜12时，在由第一阶段形成栅电极104时，以使形成位线的部分的有源区域、比形成储存结点的部分的有源区域更宽(wide)地露出的方式进行多晶硅的刻蚀工序，只要在以后进行绝缘膜110的刻蚀时，将该部分绝缘膜110也一次除去就可以。
在本发明中，为了有助于理解所述工序，没有具体言及有关周边电路及输出、输入端的硅化物膜形成，但，在该部分选择性硅化物膜形成时，所述工序也同样适用。
另一方面，作为本发明的一个变形例，所述自对准硅化物工序也可以下述方式进行，即，不进行刻蚀终止膜108的蒸镀工序，在包括栅电极104和隔离孔106的衬底100整个面上形成绝缘膜110后，将其进行蒸镀厚度以上的湿式刻蚀(或干式刻蚀后进行湿式刻蚀)，仅在存储单元形成部A的栅电极104之间的有源区域(源-漏域区)上面自对准地留下绝缘膜110。在这样进行工序时，不需要用以除去刻蚀终止膜的另外的刻蚀工序，可得到工序简单化的效果。
以上通过实施例对本发明进行了具体说明，但本发明并不限于此，在本发明的技术构思内，利用本领域的常识可以对其进行变形及改良，这是当然的。
如上说明，本发明1、由于不需进行ARL蒸镀工序及另外的光刻蚀工序，也可以选择性刻蚀作为SBL所用的绝缘膜，所以在形成半导体器件(如：DRAM或嵌入形DRAM)的选择性硅化物膜时，可减去一次光刻蚀工序，从而实现工序简化和节省费用，2、可同时除去因对准偏差引起的工序缺陷(栅电极上局部不形成硅化物膜或活跃的源-漏区域局部形成硅化物膜等缺陷)和除去ARL时引起的工序缺陷(SBL所用的绝缘膜的刻蚀)，得到高可靠性的半导体器件。
Claims (26)
1、一种半导体器件的制造方法，其特征在于，包括如下工序：在半导体衬底上形成栅电极的工序；在所述栅电极两侧壁上形成隔离层的工序；在所述栅电极两边侧的所述衬底内部形成源-漏极用有源区域的工序；在包括所述栅电极和隔离层的所述衬底整个面上形成绝缘膜的工序；对所述绝缘膜进行蒸镀厚度以上的刻蚀处理、仅在DRAM单元形成部的所述栅电极间的所述有源区域表面自对准地留下所述绝缘膜的工序；以及在DRAM单元形成部的所述栅电极表面及其以外的任意区域的所述栅电极和有源区域表面分别形成硅化物膜的工序。
2、根据权利要求1所述的半导体器件的制造方法，其特征在于：所述绝缘膜形成为不掺杂硅酸盐玻璃的单层结构。
3、根据权利要求1所述的半导体器件的制造方法，其特征在于：所述绝缘膜形成为化学气相淀积氧化膜材料的单层结构。
4、根据权利要求1所述的半导体器件的制造方法，其特征在于：所述绝缘膜形成为由不掺杂硅酸盐玻璃和化学气相淀积氧化膜材料组合而成的叠层膜结构。
5、根据权利要求1所述的半导体器件的制造方法，其特征在于：所述绝缘膜进行湿式刻蚀。
6、根据权利要求1所述的半导体器件的制造方法，其特征在于：所述绝缘膜在干式刻蚀后进行湿式刻蚀。
7、根据权利要求5或6所述的半导体器件的制造方法，其特征在于：所述湿式刻蚀用刻蚀液进行HF系列的化学刻蚀。
8、根据权利要求1所述的半导体器件的制造方法，其特征在于：所述硅化物膜经过在包括栅电极、隔离层、及留下绝缘膜的衬底整个面上形成高熔点金属，并进行热处理的工序；除去未反应的所述高熔点金属的工序而形成。
9、根据权利要求8所述的半导体器件的制造方法，其特征在于：所述高熔点金属由自Co、Ti、Ni中选择的任一种形成。
10、根据权利要求8所述的半导体器件的制造方法，其特征在于：所述高熔点金属用硫酸除去。
11、根据权利要求1所述的半导体器件的制造方法，其特征在于：所述栅电极在DRAM单元形成部，以使形成位线的部分的有源区域比形成储存结点的部分的有源区域更宽地露出的方式形成，在形成位线的部分的有源区域表面也进一步形成所述硅化物膜。
12、根据权利要求1所述的半导体器件的制造方法，其特征在于：还包括所述有源区域形成后，形成低压化学气相淀积氧化膜的工序。
13、一种半导体器件的制造方法，其特征在于，包括如下工序：在半导体衬底上形成栅电极的工序；在所述栅电极两侧壁上形成隔离层的工序；在所述栅电极两边侧的所述衬底内部形成源-漏用有源区域的工序；在包括所述栅电极和隔离层的所述衬底整个面上形成刻蚀终止膜的工序；在所述刻蚀终止膜上形成绝缘膜的工序；刻蚀所述绝缘膜、直至使所述栅电极上的所述刻蚀终止膜露出、且仅在DRAM单元形成部的所述栅电极间的所述有源区域表面自对准地留下所述绝缘膜的工序；全面刻蚀没有留下所述绝缘膜的部分的所述刻蚀终止膜、使DRAM单元形成部的所述栅电极表面及其以外的任意区域的所述栅电极表面和所述有源区域表面露出的工序；以及在DRAM单元形成部的所述栅电极表面及其以外的任意区域的所述栅电极和所述有源区域表面分别形成硅化物膜的工序。
14、根据权利要求13所述的半导体器件的制造方法，其特征在于：所述绝缘膜形成为不掺杂硅酸盐玻璃的单层结构。
15、根据权利要求13所述的半导体器件的制造方法，其特征在于：所述绝缘膜形成为化学气相淀积氧化膜材料的单层结构。
16、根据权利要求13所述的半导体器件的制造方法，其特征在于：所述绝缘膜形成为由不掺杂硅酸盐玻璃和化学气相淀积氧化膜材料组合而成的叠层膜结构。
17、根据权利要求13所述的半导体器件的制造方法，其特征在于：所述绝缘膜进行湿式刻蚀。
18、根据权利要求13所述的半导体器件的制造方法，其特征在于：所述绝缘膜在干式刻蚀后进行湿式刻蚀。
19、根据权利要求17或18所述的半导体器件的制造方法，其特征在于：所述湿式刻蚀用刻蚀液进行HF系列的化学刻蚀。
20、根据权利要求13所述的半导体器件的制造方法，其特征在于：所述刻蚀终止膜由厚20-200A的氮化膜或不掺杂多晶硅形成。
21、根据权利要求13所述的半导体器件的制造方法，其特征在于：所述刻蚀终止膜进行湿式刻蚀。
22、根据权利要求13所述的半导体器件的制造方法，其特征在于：刻蚀所述刻蚀终止膜的工序包括：利用光刻工序仅在所述留下绝缘膜上选择性形成感光膜的工序；以所述感光膜为掩模刻蚀所述刻蚀终止膜，除去所述感光膜的工序。
23、根据权利要求13所述的半导体器件的制造方法，其特征在于：所述硅化物膜经过在包括栅电极、隔离层、及留下绝缘膜的衬底整个面上形成高熔点金属，并对其进行热处理的工序；除去未反应的所述高熔点金属的工序而形成。
24、根据权利要求23所述的半导体器件的制造方法，其特征在于：所述高熔点金属由自Co、Ti、Ni中之一种形成。
25、根据权利要求13所述的半导体器件的制造方法，其特征在于：还包括所述有源区域形成后，形成低压化学气相淀积氧化膜的工序。
26、根据权利要求13所述的半导体器件的制造方法，其特征在于：所述栅电极在DRAM单元形成部，以使形成位线的部分的有源区域比形成储存结点的部分的有源区域更宽地露出的方式形成，在形成位线的部分的有源区域表面也进一步形成所述硅化物膜。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20804/98 | 1998-06-05 | ||
| KR1019980020804A KR100286100B1 (ko) | 1998-06-05 | 1998-06-05 | 반도체 소자 및 그 제조방법 |
| KR20804/1998 | 1998-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1238558A CN1238558A (zh) | 1999-12-15 |
| CN1146035C true CN1146035C (zh) | 2004-04-14 |
Family
ID=19538420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981188044A Expired - Lifetime CN1146035C (zh) | 1998-06-05 | 1998-08-28 | 半导体器件的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6171942B1 (zh) |
| JP (1) | JP3736827B2 (zh) |
| KR (1) | KR100286100B1 (zh) |
| CN (1) | CN1146035C (zh) |
| DE (1) | DE19919939B4 (zh) |
| TW (1) | TW419814B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4199338B2 (ja) * | 1998-10-02 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP3141861B2 (ja) * | 1998-10-29 | 2001-03-07 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| KR100317532B1 (ko) * | 1999-04-22 | 2001-12-22 | 윤종용 | 반도체 소자 및 그 제조방법 |
| KR100558540B1 (ko) * | 1999-05-21 | 2006-03-10 | 삼성전자주식회사 | 반도체 소자 제조방법 |
| US6261898B1 (en) * | 2000-09-01 | 2001-07-17 | United Microelectronics Corp. | Method for fabricating a salicide gate |
| KR100374643B1 (ko) | 2000-12-26 | 2003-03-04 | 삼성전자주식회사 | 하부 단차를 이용한 무노광 패턴 형성방법 |
| KR100401494B1 (ko) * | 2000-12-28 | 2003-10-11 | 주식회사 하이닉스반도체 | 로직부와 메모리부를 포함하는 반도체 소자의 제조방법 |
| KR20020083795A (ko) * | 2001-04-30 | 2002-11-04 | 삼성전자 주식회사 | 자기정렬 실리사이드 기술을 사용하는 모스 트랜지스터의제조방법 |
| KR100447230B1 (ko) * | 2001-12-22 | 2004-09-04 | 주식회사 하이닉스반도체 | 반도체 소자의 살리사이드 형성 방법 |
| KR100492155B1 (ko) * | 2002-08-08 | 2005-06-01 | 삼성전자주식회사 | 반도체 소자의 실리사이드막 형성방법 |
| KR100567885B1 (ko) * | 2003-12-30 | 2006-04-04 | 동부아남반도체 주식회사 | 반도체 소자의 실리사이드막 제조 방법 |
| TWI302754B (en) * | 2005-02-28 | 2008-11-01 | Magnachip Semiconductor Ltd | Complementary metal-oxide-semiconductor image sensor and method for fabricating the same |
| KR100822614B1 (ko) * | 2007-05-07 | 2008-04-16 | 주식회사 하이닉스반도체 | 반도체 소자 및 이의 제조 방법 |
| KR101374317B1 (ko) | 2007-08-23 | 2014-03-14 | 삼성전자주식회사 | 저항 소자를 갖는 반도체 장치 및 그 형성방법 |
| JP2009200517A (ja) * | 2009-04-28 | 2009-09-03 | Renesas Technology Corp | 半導体装置の製造方法 |
| CN102087963B (zh) * | 2009-12-04 | 2013-08-14 | 无锡华润上华半导体有限公司 | 多晶硅层的蚀刻方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086017A (en) * | 1991-03-21 | 1992-02-04 | Industrial Technology Research Institute | Self aligned silicide process for gate/runner without extra masking |
| US5589423A (en) * | 1994-10-03 | 1996-12-31 | Motorola Inc. | Process for fabricating a non-silicided region in an integrated circuit |
| US5683941A (en) * | 1996-07-02 | 1997-11-04 | National Semiconductor Corporation | Self-aligned polycide process that utilizes a planarized layer of material to expose polysilicon structures to a subsequently deposited metal layer that is reacted to form the metal silicide |
| KR100298581B1 (ko) * | 1998-05-21 | 2001-09-06 | 윤종용 | 반도체 소자 및 그 제조방법 |
-
1998
- 1998-06-05 KR KR1019980020804A patent/KR100286100B1/ko not_active IP Right Cessation
- 1998-08-28 CN CNB981188044A patent/CN1146035C/zh not_active Expired - Lifetime
- 1998-09-24 JP JP27033498A patent/JP3736827B2/ja not_active Expired - Lifetime
- 1998-12-01 TW TW087119898A patent/TW419814B/zh not_active IP Right Cessation
-
1999
- 1999-04-01 US US09/283,226 patent/US6171942B1/en not_active Expired - Lifetime
- 1999-04-30 DE DE19919939A patent/DE19919939B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW419814B (en) | 2001-01-21 |
| DE19919939A1 (de) | 1999-12-16 |
| US6171942B1 (en) | 2001-01-09 |
| DE19919939B4 (de) | 2009-02-12 |
| KR20000000885A (ko) | 2000-01-15 |
| KR100286100B1 (ko) | 2001-05-02 |
| JPH11354735A (ja) | 1999-12-24 |
| CN1238558A (zh) | 1999-12-15 |
| JP3736827B2 (ja) | 2006-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1146035C (zh) | 半导体器件的制造方法 | |
| US6326669B1 (en) | Semiconductor device and method of making the same | |
| CN1728385A (zh) | 沟槽应变抬升源/漏结构及其制造方法 | |
| US5679595A (en) | Self-registered capacitor bottom plate-local interconnect scheme for DRAM | |
| US5536667A (en) | Method for forming a gate electrode in a semiconductor device | |
| JPH04328864A (ja) | 超高集積半導体メモリ装置の製造方法 | |
| US6339237B1 (en) | Semiconductor device having a memory cell region and peripheral circuit region and method of manufacturing the same | |
| KR100317488B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US6306760B1 (en) | Method of forming a self-aligned contact hole on a semiconductor wafer | |
| CN110767658A (zh) | 闪存器件的形成方法 | |
| KR970000717B1 (ko) | 캐패시터 제조방법 | |
| US6358798B1 (en) | Method for forming gate electrode by damascene process | |
| US6391716B1 (en) | Method for forming poly spacer electron tunnel oxide flash with electric-field enhancing corners for poly to poly erase | |
| US8030165B2 (en) | Poly gate etch method and device for sonos-based flash memory | |
| US7361580B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR0138067B1 (ko) | 반도체 소자의 산화막 스페이서 형성 방법 | |
| KR960006716B1 (ko) | 반도체 집적회로 제조 방법 | |
| KR0172768B1 (ko) | 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법 | |
| KR100399965B1 (ko) | 반도체 장치의 전하저장 전극 콘택 형성방법 | |
| KR20000044855A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR920009894B1 (ko) | 고압 반도체 소자의 제조방법 | |
| KR0172619B1 (ko) | 반도체 장치 및 그 성형방법 | |
| JP2005517285A (ja) | 薄い酸化物ライナーを含む半導体デバイスおよびその製造方法 | |
| KR100469915B1 (ko) | 듀얼게이트전극제조방법 | |
| JPH09172098A (ja) | 不揮発性メモリ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1049354 Country of ref document: HK |
|
| CX01 | Expiry of patent term |
Granted publication date: 20040414 |
|
| CX01 | Expiry of patent term |