CN113994416B - 阵列基板、显示面板以及阵列基板的驱动方法 - Google Patents

阵列基板、显示面板以及阵列基板的驱动方法 Download PDF

Info

Publication number
CN113994416B
CN113994416B CN202080000824.2A CN202080000824A CN113994416B CN 113994416 B CN113994416 B CN 113994416B CN 202080000824 A CN202080000824 A CN 202080000824A CN 113994416 B CN113994416 B CN 113994416B
Authority
CN
China
Prior art keywords
reset
pixel units
pixel unit
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000824.2A
Other languages
English (en)
Other versions
CN113994416A (zh
Inventor
赵爽
陈祯祐
杨中流
陈文波
徐卓
杨静
卢红婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113994416A publication Critical patent/CN113994416A/zh
Application granted granted Critical
Publication of CN113994416B publication Critical patent/CN113994416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

一种阵列基板、显示面板以及阵列基板的驱动方法。该阵列基板包括：多对栅线，多对栅线中的每对包括第一栅线和第二栅线；多条数据线；像素阵列，包括排布为多行多列的多个像素单元。第m行像素单元中的第n列像素单元的扫描信号端连接到第m对栅线中的第一栅线以接收第一扫描信号，m和n均为正整数；第m行像素单元中的第n+1列像素单元的扫描信号端连接到第m对栅线中的第二栅线以接收第二扫描信号；第m行像素单元中的第n+1列像素单元的复位信号端连接到第m对栅线中的第一栅线以接收第一扫描信号作为第一复位信号；每列像素单元的数据信号端连接到对应的一条数据线以接收数据信号。

Description

阵列基板、显示面板以及阵列基板的驱动方法
技术领域
本公开的实施例涉及一种阵列基板、显示面板以及阵列基板的驱动方法。
背景技术
随着显示技术的发展，各种显示面板得到了越来越广泛的应用。显示面板主要包括液晶显示(Liquid Crystal Display,LCD)面板和有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板。例如，在OLED显示面板中，包括阵列排布的多个像素单元，同一行的像素单元连接到同一条栅线，同一列的像素单元连接到同一条数据线，每个像素单元在栅线提供的扫描信号和数据线提供的数据信号的驱动下进行显示。
发明内容
本公开至少一实施例提供一种阵列基板，包括：多对栅线，多对栅线中的每对包括第一栅线和第二栅线；多条数据线；像素阵列，包括排布为多行多列的多个像素单元。其中，所述多个像素单元中的每个包括扫描信号端、数据信号端和复位信号端，多行像素单元与所述多对栅线与一一对应，每列像素单元对应于所述多条数据线中的一条数据线；第m行像素单元中的第n列像素单元的扫描信号端连接到第m对栅线中的第一栅线以接收第一扫描信号，m和n均为正整数；所述第m行像素单元中的第n+1列像素单元的扫描信号端连接到所述第m对栅线中的第二栅线以接收第二扫描信号；所述第m行像素单元中的第n+1列像素单元的复位信号端连接到所述第m对栅线中的第一栅线以接收所述第一扫描信号作为第一复位信号；所述每列像素单元的数据信号端连接到对应的一条数据线以接收数据信号。
例如，在本公开的实施例提供的阵列基板中，所述第m行像素单元中的第n列像素单元的复位信号端连接到第m-1对栅线中的第一栅线，以接收所述第m-1对栅线中的第一栅线提供的第一扫描信号作为第二复位信号；或者所述第m行像素单元中的第n列像素单元的复位信号端连接到所述第m-1对栅线中的第二栅线，以接收所述第m-1对栅线中的第二栅线提供的第二扫描信号作为所述第二复位信号，m为大于1的整数。
例如，本公开的实施例提供的阵列基板还包括多条复位信号线，其中，所述多条复位信号线与所述多行像素单元一一对应；所述第m行像素单元中的第n列像素单元的复位信号端连接到第m条复位信号线以接收第二复位信号。
例如，本公开的实施例提供的阵列基板还包括第一扫描驱动电路，其中，所述第一扫描驱动电路连接至所述多条复位信号线，且被配置为产生所述第二复位信号。
例如，本公开的实施例提供的阵列基板还包括多条发光控制信号线，其中，所述多条发光控制信号线与所述多行像素单元一一对应；所述多个像素单元每个还包括发光控制信号端，所述第m行像素单元的发光控制信号端连接到第m条发光控制信号线以接收发光控制信号。
例如，本公开的实施例提供的阵列基板还包括第二扫描驱动电路，其中，所述第二扫描驱动电路连接至所述多条发光控制信号线，且配置为产生所述发光控制信号。
例如，在本公开的实施例提供的阵列基板中，每相邻的两列像素单元对应于同一条数据线，所述第n列像素单元和所述第n+1列像素单元的数据信号端连接到同一条数据线。
例如，本公开的实施例提供的阵列基板还包括第三扫描驱动电路，所述第三扫描驱动电路连接到所述多对栅线，且被配置为产生所述第一扫描信号和所述第二扫描信号。
例如，在本公开的实施例提供的阵列基板中，所述第三扫描驱动电路包括第一扫描驱动子电路和第二扫描驱动子电路，所述第一扫描驱动子电路连接到每对栅线中的第一栅线，且被配置为产生所述第一扫描信号；所述第二扫描驱动子电路连接到每对栅线中的第二栅线，且被配置为产生所述第二扫描信号。
例如，在本公开的实施例提供的阵列基板中，所述第一扫描驱动子电路和所述第二扫描驱动子电路分别设置在所述像素阵列的彼此相对的两侧。
例如，在本公开的实施例提供的阵列基板中，所述每个像素单元包括像素电路，所述像素电路包括：复位电路、数据写入与补偿电路、驱动电路和发光控制电路。所述复位电路包括所述复位信号端，并且连接至复位电压源、所述驱动电路和发光元件，被配置为将复位电压施加至所述驱动电路和所述发光元件以对所述驱动电路和所述发光元件进行复位；所述数据写入与补偿电路包括所述扫描信号端和所述数据信号端，并且连接至所述驱动电路，被配置为将所述数据信号写入所述驱动电路并对所述驱动电路进行补偿；所述驱动电路被配置为产生驱动所述发光元件发光的驱动电流；所述发光控制电路包括发光控制信号端，并且连接至第一电压源、所述驱动电路和所述发光元件，被配置为将第一电压施加至所述驱动电路，且将所述驱动电路产生的驱动电流施加至所述发光元件。
例如，在本公开的实施例提供的阵列基板中，所述复位电路包括第一复位晶体管和第二复位晶体管；所述数据写入与补偿电路包括数据写入晶体管、补偿晶体管和存储电容；所述驱动电路包括驱动晶体管；所述发光控制电路包括第一发光控制晶体管和第二发光控制晶体管；所述第一复位晶体管的栅极连接至所述复位信号端，所述第一复位晶体管的第一极连接至所述复位电压源，所述第一复位晶体管的第二极连接至所述驱动晶体管的栅极；所述第二复位晶体管的栅极连接至所述复位信号端，所述第二复位晶体管的第一极连接至所述复位电压源，所述第二复位晶体管的第二极连接至所述发光元件的第一端；所述数据写入晶体管的栅极连接至所述扫描信号端，所述数据写入晶体管的第一极连接至所述数据信号端，所述数据写入晶体管的第二极连接至所述驱动晶体管的第一极；所述补偿晶体管的栅极连接至所述扫描信号端，所述补偿晶体管的第一极连接至所述驱动晶体管的第二极，所述补偿晶体管的第二极连接至所述驱动晶体管的栅极；所述存储电容的第一端连接至所述第一电压源，所述存储电容的第二端连接至所述驱动晶体管的栅极；所述第一发光控制晶体管的栅极连接至所述发光控制信号端，所述第一发光控制晶体管的第一极连接至所述第一电压源，所述第一发光控制晶体管的第二极连接至所述驱动晶体管的第一极；所述第二发光控制晶体管的栅极连接至所述发光控制信号端，所述第二发光控制晶体管的第一极连接至所述驱动晶体管的第二极，所述第二发光控制晶体管的第二极连接至所述发光元件的第一端。
本公开至少一实施例还提供一种显示面板，包括前述任一实施例中的阵列基板。
本公开至少一实施例还提供一种应用于前述任一实施例中的阵列基板的驱动方法，包括：对所述第m行像素单元中的第n列像素单元进行复位；对所述第m行像素单元中的第n列像素单元进行数据写入和补偿，同时对所述第m行像素单元中的第n+1列像素单元进行复位；对所述第m行像素单元中的第n+1列像素单元进行数据写入和补偿；使所述第m行像素单元中的第n列像素单元和第n+1列像素单元进行显示。
例如，在本公开的实施例提供的驱动方法中，对所述第m行像素单元中的第n列像素单元进行数据写入和补偿，同时对所述第m行像素单元中的第n+1列像素单元进行复位，包括：通过所述第m对栅线中的第一栅线向所述第m行像素单元中的第n列像素单元提供所述第一扫描信号，并通过与所述第n列像素单元相对应的一条数据线向所述第m行像素单元中的第n列像素单元提供所述数据信号，以对所述第m行像素单元中的第n列像素单元进行数据写入和补偿，同时通过所述第m对栅线中的第一栅线向第m行像素单元中的第n+1列像素单元提供所述第一扫描信号作为所述第一复位信号，以对所述第m行像素单元中的第n+1列像素单元进行复位。
例如，在本公开的实施例提供的驱动方法中，对所述第m行像素单元中的第n列像素单元进行复位，包括：通过第m-1对栅线中的第一栅线向所述第m行像素单元中的第n列像素单元提供所述第一扫描信号作为第二复位信号，以对所述第m行像素单元中的第n列像素单元进行复位；或者，通过所述第m-1对栅线中的第二栅线向所述第m行像素单元中的第n列像素单元提供所述第二扫描信号作为所述第二复位信号，以对所述第m行像素单元中的第n列像素单元进行复位。
例如，在本公开的实施例提供的驱动方法中，对所述第m行像素单元中的第n列像素单元进行复位，包括：通过第m条复位信号线向所述第m行像素单元中的第n列像素单元提供第二复位信号，以对所述第m行像素单元中的第n列像素单元进行复位。
例如，在本公开的实施例提供的驱动方法中，对所述第m行像素单元中的第n+1列像素单元进行数据写入和补偿，包括：通过所述第m对栅线中的第二栅线向所述第m行像素单元中的第n+1列像素单元提供所述第二扫描信号并通过与所述第n+1列像素单元对应的一条数据线向第m行像素单元中的第n+1列像素单元提供所述数据信号，以对所述第m行像素单元中的第n+1列像素单元进行数据写入和补偿。
例如，在本公开的实施例提供的驱动方法中，使所述第m行像素单元中的第n列像素单元和第n+1列像素单元进行显示，包括：通过第m条发光控制信号线向所述第m行像素单元中的第n列像素单元和第n+1列像素单元提供发光控制信号，以使所述第m行像素单元中的第n列像素单元和第n+1列像素单元进行显示。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种阵列基板的结构示意图；
图2A为本公开的实施例提供的一种阵列基板的结构示意图；
图2B为本公开的实施例提供的另一种阵列基板的结构示意图；
图3A是本公开的实施例提供的又一种阵列基板的结构示意图；
图3B是本公开的实施例提供的又一种阵列基板的结构示意图；
图4A为本公开的实施例提供的又一种阵列基板的结构示意图；
图4B为本公开的实施例提供的又一种阵列基板的结构示意图；
图5为本公开的实施例提供的阵列基板中的像素单元的结构示意图；
图6为图5中的像素电路中的各个电路的结构示意图；
图7为驱动图6中的像素电路的信号的时序图；
图8A为图6所示的像素电路在复位阶段的等效电路图；
图8B为图6所示的像素电路在数据写入与补偿阶段的等效电路图；
图8C为图6所示的像素电路在发光阶段的等效电路图；
图9A是本公开的实施例提供的阵列基板在包括图6中的像素电路时的一种结构示意图；
图9B是本公开的实施例提供的阵列基板在包括图6中的像素电路时的另一种结构示意图；
图10是驱动本公开的实施例提供的阵列基板的信号的时序图；
图11为本公开一实施例提供的显示面板的结构示意图；以及
图12为本公开的实施例提供的阵列基板的驱动方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1为一种阵列基板的结构示意图。如图1所示，该阵列基板包括衬底基板以及设置在衬底基板上的多条栅线S、多条数据线D和像素阵列。像素阵列包括排布为多行多列的多个像素单元P，第M行像素单元连接到第M条栅线SM以接收扫描信号，第N列像素单元连接到第N条数据线DN以接收数据信号。像素阵列的每个像素单元可以在接收到的扫描信号的控制下基于接收到的数据信号进行工作，以发出需要的灰度的光，由此实现图像显示。
在图1所示的阵列基板中，由于同一行像素单元中的多列像素单元连接到同一条栅线，因此同一行像素单元中的多列像素单元会在由同一条栅线提供的扫描信号的驱动下同时打开，同一行像素单元中的多列像素单元的打开时间一致；此外，由于同一行像素单元中的多列像素单元连接到多条不同的数据线，因此同一行像素单元中的多列像素单元会先后写入由多条不同的数据线提供的数据信号。在这种情况下，就会导致同一行像素单元中的多列像素单元具有不同的充电方式，诸如先充电后放电和边充电边放电，这进而会导致同一行像素单元中的多列像素单元的显示亮度不均匀，影响显示质量。
本公开至少一实施例提供一种阵列基板，该阵列基板包括：多对栅线，多对栅线中的每对包括第一栅线和第二栅线；多条数据线；以及，像素阵列，包括排布为多行多列的多个像素单元。多个像素单元中的每个包括扫描信号端、数据信号端和复位信号端，多行像素单元与多对栅线与一一对应，每列像素单元对应于多条数据线中的一条数据线；第m行像素单元中的第n列像素单元的扫描信号端连接到第m对栅线中的第一栅线以接收第一扫描信号，m和n均为正整数；第m行像素单元中的第n+1列像素单元的扫描信号端连接到第m对栅线中的第二栅线以接收第二扫描信号；第m行像素单元中的第n+1列像素单元的复位信号端连接到所述第m对栅线中的第一栅线以接收第一扫描信号作为第一复位信号；每列像素单元的数据信号端连接到对应的一条数据线以接收数据信号。
在本公开的实施例提供的阵列基板中，第m行像素单元中的第n列像素单元的扫描信号端可以连接到第m对栅线中的第一栅线以接收第一扫描信号，第m行像素单元中的第n+1列像素单元的扫描信号端可以连接到第m对栅线中的第二栅线以接收第二扫描信号，从而第m行像素单元中的第n列像素单元会在第m对栅线中的第一栅线提供的第一扫描信号的驱动下先打开，第n+1列像素单元会在第m对栅线中的第二栅线提供的第二扫描信号的驱动下后打开，并且可使得第m行像素单元中的第n列像素单元和第n+1列像素单元的打开时间长短一致。在这种情况下，第m行像素单元中的第n列像素单元和第n+1列像素单元的充电方式相同，避免同一行像素单元中的多列像素单元的显示亮度不均匀的问题，进而可以改善显示质量。
此外，在本公开的至少一实施例提供的阵列基板中，第m行像素单元中的第n列像素单元的扫描信号端可以连接到第m对栅线中的第一栅线，并且第m行像素单元中的第n+1列像素单元的复位信号端也可以连接到第m对栅线中的第一栅线，从而可以将第m对栅线中的第一栅线提供给第m行像素单元中的第n列像素单元的第一扫描信号作为第一复位信号施加到第m行像素单元中的第n+1列像素单元，以对第m行像素单元中的第n+1列像素单元进行复位。在这种情况下，还可以减少集成在阵列基板上的栅极驱动器(gate driver onarray，GOA)的数量，有利于采用该阵列基板的显示装置实现窄边框设计。
下面结合附图对本公开实施例提供的阵列基板进行非限制性的说明，如下面所描述的，在不相互抵触的情况下这些具体实施例中的不同特征可以相互组合，从而得到新的实施例，这些新的实施例也都属于本公开保护的范围。
图2A为本公开的实施例提供的一种阵列基板的结构示意图。图2B为本公开的实施例提供的另一种阵列基板的结构示意图。
如图2A和图2B所示，阵列基板10包括衬底基板以及设置在衬底基板上的多对栅线S、多条数据线D和像素阵列。该衬底基板可以为玻璃基板、塑料基板等，本公开的实施例对此不作限制。多对栅线S可以沿第一方向设置在衬底基板上，多对栅线S中的每对包括第一栅线So和第二栅线Se；多条数据线D可以沿第二方向设置在衬底基板上；像素阵列包括排布为多行多列的多个像素单元110，例如，多个像素单元110位于由多对栅线S和多条数据线D交叉限定出的像素区域中，每个像素单元110包括扫描信号端GA、数据信号端DA和复位信号端RST，以分别接收用于该像素单元110的扫描信号(例如，第一扫描信号或第二扫描信号)、数据信号和复位信号(例如，第一复位信号或第二复位信号)。
例如，第一方向可以与第二方向垂直，第一方向可以是像素阵列的行方向(例如，图2A和图2B中的X方向)，第二方向可以是像素阵列的列方向(例如，图2A和图2B中的Y方向)。
如图2和图2B所示，多行像素单元可以与多对栅线S一一对应，每行像素单元可以连接到与其对应的一对栅线S，例如，第m行像素单元可以对应于第m对栅线Sm，第m行像素单元中的第n列像素单元可以对应于第m对栅线Sm中的第一栅线Sem，第m行像素单元中的第n+1列像素单元可以对应于第m对栅线中Sm的第二栅线Som，第m行像素单元中的第n列像素单元的扫描信号端GA可以连接到第m对栅线Sm中的第一栅线Sem以接收第一扫描信号，第m行像素单元中的第n+1列像素单元的扫描信号端GA可以连接到第m对栅线Sm中的第二栅线Som以接收第二扫描信号，m和n均为正整数。
需要说明的是，尽管在图2A和图2B中示出第m对栅线Sm中的第一栅线Sem和第二栅线Som设置在第m行像素单元的同一侧，但是本公开的实施例显然不限于此。例如，第m对栅线Sm中的第一栅线Sem和第二栅线Som可以设置在第m行像素单元的彼此相对的两侧，例如，第m对栅线Sm中的第一栅线Sem可以设置在第m行像素单元的上侧，第m对栅线Sm中的第一栅线Sem可以设置在第m行像素单元的下侧。
如图2A和图2B所示，多列像素单元可以与多条数据线D一一对应，每列像素单元可以连接到与其对应的一条数据线D，例如，第n列像素单元可以对应于第n条数据线Dn，第n列像素单元的数据信号端DA可以连接到第n条数据线Dn以接收数据信号。
需要说明的是，尽管在图2A和图2B中示出多列像素单元与多条数据线D一一对应，但是本公开的实施例显然不限于此。例如，每列像素单元对应于多条数据线D中的一条数据线D，且每相邻的两列像素单元对应于同一条数据线D，例如，第n列像素单元和第n+1列像素单元可以对应于同一条数据线，第n+2列像素单元(未示出)和第n+3列像素单元(未示出)可以对应于同一条数据线，……，以此类推。第n列像素单元的数据信号端DA和第n+1列像素单元的数据信号端DA可以连接到同一条数据线以接收数据信号，第n+2列像素单元的数据信号端DA和第n+3列像素单元的数据信号端DA可以连接到同一条数据线以接收数据信号，……，以此类推。
需要说明的是，尽管在图2A和图2B中示出第n条数据线Dn设置在第n列像素单元的左侧，两条数据线D之间设置有一列像素单元，但是本公开的实施例显然不限于此。例如，第n条数据线Dn可以设置在第n列像素单元的右侧。此外，在相邻的两列像素单元对应于同一条数据线D的情况下，一条数据线D可以设置在与其对应的相邻的两列像素单元之间，也就是说，两条数据线D之间可以设置有两列像素单元。
如图2A和图2B所示，第m行像素单元中的第n+1列像素单元的复位信号端RST可以连接到第m对栅线Sm中的第一栅线Som以接收第一扫描信号。在这种情况下，第m对栅线Sm中的第一栅线Som提供给第m行像素单元中的第n列像素单元的第一扫描信号可以作为第一复位信号施加到第m行像素单元中的第n+1列像素单元，以对第m行像素单元中的第n+1列像素单元进行复位。
在本公开的一些实施例提供的阵列基板中，第m行像素单元中的第n列像素单元的复位信号端连接到第m-1对栅线中的第一栅线，以接收第m-1对栅线中的第一栅线提供的第一扫描信号作为第二复位信号，以对第m行像素单元中的第n列像素单元进行复位，此时，m为大于1的整数。
如图2A所示，第m行像素单元中的第n列像素单元的复位信号端RST可以连接到第m-1对栅线Sm-1中的第一栅线Som-1。在这种情况下，第m-1对栅线Sm-1中的第一栅线Som-1提供给第m-1行像素单元中的第n列像素单元的第一扫描信号可以作为第二复位信号施加到第m行像素单元中的第n列像素单元，以对第m行像素单元中的第n列像素单元进行复位。
此外，如图2A所示，在第m行像素单元中的第n列像素单元的复位信号端RST连接到第m-1对栅线Sm-1中的第一栅线Som-1的情况下，第m-1行像素单元中的第n列像素单元的复位信号端RST连接到第m-1对栅线Sm-1中的第二栅线Sem-1。在这种情况下，第m-1对栅线Sm-1中的第二栅线Sem-1提供给第m-1行像素单元中的第n+1列像素单元的第二扫描信号可以作为第二复位信号施加到第m-1行像素单元中的第n列像素单元，以对第m-1行像素单元中的第n列像素单元进行复位。
参考图2A可知，在第m行像素单元中的第n列像素单元的复位信号端RST连接到第m-1对栅线Sm-1中的第一栅线Som-1的情况下，第m-1行像素单元中的第n列像素单元的复位信号端RST连接到第m-1对栅线Sm-1中的第二栅线Sem-1，第m行像素单元中的第n+1列像素单元的复位信号端RST连接到第m对栅线Sm中的第一栅线Som。在这种情况下，第m-1行像素单元中的第n列像素单元和第n+1列像素单元的复位方式与第m行像素单元中的第n列像素单元和第n+1列像素单元的复位方式是不同的。具体地，就第m-1行像素单元和第m行像素单元各自的工作周期而言，在第m-1行像素单元中，第n列像素单元利用是利用提供给第n+1列像素单元的第二扫描信号作为第二复位信号进行复位；在第m行像素单元中，第n+1列像素单元是利用提供给第n列像素单元的第一扫描信号作为第一复位信号进行复位。
在本公开的另一些实施例提供的阵列基板中，第m行像素单元中的第n列像素单元的复位信号端连接到第m-1对栅线中的第二栅线，以接收第m-1对栅线中的第二栅线提供的第二扫描信号作为第二复位信号，以对第m行像素单元中的第n列像素单元进行复位，此时m为大于1的整数。
如图2B所示，第m行像素单元中的第n列像素单元的复位信号端RST可以连接到第m-1对栅线Sm-1中的第二栅线Sem-1。在这种情况下，第m-1对栅线Sm-1中的第二栅线Sem-1提供给第m-1行像素单元中的第n+1列像素单元的第二扫描信号可以作为第二复位信号施加到第m行像素单元中的第n列像素单元，以对第m行像素单元中的第n列像素单元进行复位。
此外，如图2B所示，在第m行像素单元中的第n列像素单元的复位信号端RST连接到第m-1对栅线Sm-1中的第二栅线Sem-1的情况下，第m-1行像素单元中的第n+1列像素单元的复位信号端RST连接到第m-1对栅线Sm-1中的第一栅线Som-1。在这种情况下，第m-1对栅线Sm-1中的第一栅线Som-1提供给第m-1行像素单元中的第n列像素单元的第一扫描信号可以作为第一复位信号施加到第m-1行像素单元中的第n+1列像素单元，以对第m-1行像素单元中的第n+1列像素单元进行复位。
参考图2B可知，在第m行像素单元中的第n列像素单元的复位信号端RST连接到第m-1对栅线Sm-1中的第二栅线Sem-1的情况下，第m-1行像素单元中的第n+1列像素单元的复位信号端RST连接到第m-1对栅线Sm-1中的第一栅线Som-1，第m行像素单元中的第n+1列像素单元的复位信号端RST连接到第m对栅线Sm中的第一栅线Som。在这种情况下，第m-1行像素单元中的第n列像素单元和第n+1列像素单元的复位方式与第m行像素单元中的第n列像素单元和第n+1列像素单元的复位方式是相同的。具体地，就第m-1行像素单元和第m行像素单元各自的工作周期而言，在第m-1行像素单元和第m行像素单元中，第n+1列像素单元都是利用提供给第n列像素单元的第一扫描信号作为第一复位信号进行复位。
需要说明的是，在本公开中，第一复位信号和第二复位信号是针对同一行像素单元中的不同列(例如，第n列和第n+1列)中的像素单元而言的，仅仅用于在描述中进行区分，而非表示时间上的先后等限制。例如，第一复位信号可以指对第n+1列像素单元进行复位的信号，第二复位信号可以指对第n列像素单元进行复位的信号。例如，在这种情况下，如图2A所示，在第m行像素单元中，第n列像素单元从第m-1对栅线Sm-1中的第一栅线Som-1接收第一扫描信号作为第二复位信号，第n+1列像素单元从第m对栅线Sm中的第一栅线Som接收第一扫描信号作为第一复位信号；在第m-1行像素单元中，第n列像素单元从第m-1对栅线Sm-1中的第二栅线Sem-1接收第二扫描信号作为第二复位信号。如图2B所示，在第m行像素单元中，第n列像素单元从第m-1对栅线Sm-1中的第二栅线Sem-1接收第二扫描信号作为第二复位信号，第n+1列像素单元从第m对栅线Sm中的第一栅线Som接收第一扫描信号作为第一复位信号；在第m-1行像素单元中，第n+1列像素单元从第m-1对栅线Sm-1中的第一栅线Som-1接收第一扫描信号作为第一复位信号。在本公开的至少一实施例提供的阵列基板中，多个像素单元中的每个像素单元还包括发光控制信号端，以接收用于该像素单元的发光控制信号。相应地，该实施例提供的阵列基板还可以包括设置在衬底基板上的多条发光控制信号线，多条发光控制信号线与多行像素单元一一对应，第m行像素单元的发光控制信号端连接到第m条发光控制信号线以接收发光控制信号。
如图2A和图2B所示，每个像素单元110还包括发光控制信号端EM。阵列基板10还包括设置在衬底基板上的多条发光控制信号线E，例如，多条发光控制信号线E可以沿第一方向设置在衬底基板上。多条发光控制信号线E可以与多行像素单元一一对应，每行像素单元可以连接到与其对应的一条发光控制信号线E。例如，第m行像素单元对应于第m条发光控制信号线Em，第m行像素单元的发光控制信号端EM可以连接到第m条发光控制信号线Em以接收发光控制信号。
需要说明的是，尽管在图2A和图2B中示出第m条发光控制信号线Em设置在第m行像素单元的下侧，但是本公开的实施例显然不限于此。例如，第m条发光控制信号线Em可以设置在第m行像素单元的上侧。
本公开的一些实施例中，阵列基板还可以包括设置在衬底基板上的多条复位信号线，多条复位信号线与多行像素单元一一对应，第m行像素单元中的第n列像素单元的复位信号端连接到第m条复位信号线以接收第二复位信号，以对第m行像素单元中的第n列像素单元进行复位。
图3A是本公开的实施例提供的又一种阵列基板的结构示意图。图3B是本公开的实施例提供的又一种阵列基板的结构示意图。
如图3A和图3B所示，阵列基板10还包括设置在衬底基板上的多条复位信号线R，例如，多条复位信号线R可以沿第一方向设置在衬底基板上。在图3A和图3B所示的阵列基板10中，第m行像素单元中的第n+1列像素单元的复位信号端RST可以连接到第m对栅线Sm中的第一栅线Som以接收第一扫描信号作为第一复位信号，以对第m行像素单元中的第n+1列像素单元进行复位。
如图3A和图3B所示，多条复位信号线R可以与多行像素单元一一对应，每行像素单元可以连接到与其对应的一条复位信号线R。例如，第m行像素单元可以对应于第m条复位信号线Rm，第m行像素单元中的第n列像素单元的复位信号端RST可以连接到第m条复位信号线Rm以接收第二复位信号，以对第m行像素单元中的第n列像素单元进行复位。
需要说明的是，尽管在图3A和图3B中示出第m条复位信号线Rm与第m对栅线Sm中的第一栅线Sem和第二栅线Som设置在第m行像素单元的同一侧，但是本公开的实施例显然不限于此。例如，第m条复位信号线Rm与第m对栅线Sm中的第一栅线Sem和第二栅线Som可以设置在第m行像素单元的彼此相对的两侧，例如，第m条复位信号线Rm可以设置在第m行像素单元的上侧，第m对栅线Sm中的第一栅线Sem和第二栅线Som可以设置在第m行像素单元的下侧。
如图3A所示，第m-1行像素单元中的第n列像素单元的复位信号端RST可以连接到第m-1条复位信号线Rm-1以接收第二复位信号，以对第m-1行像素单元中的第n列像素单元进行复位，m为大于1的整数。在这种情况下，第m-1行像素单元中的第n+1列像素单元的复位信号端RST可以连接到第m-1对栅线Sm-1中的第一栅线Som-1以接收第一扫描信号作为第一复位信号，以对第m-1行像素单元中的第n+1列像素单元进行复位。
参考图3A可知，第m-1行像素单元中的第n列像素单元和第n+1列像素单元的复位方式与第m行像素单元中的第n列像素单元和第n+1列像素单元的复位方式可以是相同的。具体地，就第m-1行像素单元和第m行像素单元各自的工作周期而言，在m-1行像素单元和第m行像素单元中，第n列像素单元是利用单独提供的第二复位信号进行复位，第n+1列像素单元是利用提供给第n列像素单元的第一扫描信号作为第二复位信号进行复位。
如图3B所示，第m-1行像素单元中的第n+1列像素单元的复位信号端RST可以连接到第m-1条复位信号线Rm-1以接收第一复位信号，以对第m-1行像素单元中的第n+1列像素单元进行复位。在这种情况下，第m-1行像素单元中的第n列像素单元的复位信号端RST可以连接到第m-1对栅线Sm-1中的第二栅线Sem-1以接收第二扫描信号作为第二复位信号，以对第m-1行像素单元中的第n列像素单元进行复位。
参考图3B可知，第m-1行像素单元中的第n列像素单元和第n+1列像素单元的复位方式与第m行像素单元中的第n列像素单元和第n+1列像素单元的复位方式可以是不同的。具体地，就第m-1行像素单元和第m行像素单元各自的工作周期而言，在m-1行像素单元中，第n列像素单元是利用提供给第n+1列像素单元的第二扫描信号作为第二复位信号进行复位，第n+1列像素单元是利用单独提供的第一复位信号进行复位；在第m行像素单元中，第n列像素单元是利用单独提供的第二复位信号进行复位，第n+1列像素单元是利用提供给第n列像素单元的第一扫描信号作为第一复位信号进行复位。
需要说明的是，在本公开的实施例中，为了进行区分，将对第n+1列像素单元进行复位的信号称做第一复位信号，并将对第n列像素单元进行复位的信号称做第二复位信号。例如，在这种情况下，如图3A和3B所示，在第m行像素单元中，第n列像素单元从第m条复位信号线Rm接收第二复位信号，第n+1列像素单元从第m对栅线Sm中的第一栅线Som接收第一扫描信号作为第一复位信号；如图3A所示，在第m-1行像素单元中，第n列像素单元从第m-1条复位信号线Rm-1接收第二复位信号，第n+1列像素单元从第m-1对栅线Sm-1中的第一栅线Som-1接收第一扫描信号作为第一复位信号；如图3B所示，在第m-1行像素单元中，第n列像素单元从第m-1对栅线Sm-1中的第二栅线Sem-1接收第二扫描信号作为第二复位信号，第n+1列像素单元从第m-1条复位信号线Rm-1接收第一复位信号。
为了简便起见，这里仅对图3A和图3B中的多条复位信号线R进行了详细描述，关于图3A和图3B中的多对栅线S、多条数据线D、多条发光控制信号线E和多个像素单元110的描述，可以参考上面对图2A和图2B中的多对栅线S、多条数据线D、多条发光控制信号线E和多个像素单元100的相关描述，这里不再赘述。
需要说明的是，尽管在图2A、图2B、图3A和图3B中，以从上到下的顺序对多对栅线S、多条复位信号线R、多条发光控制信号线E进行了编号，并以从左到右的顺序对多条数据线D进行了编号，但是这仅仅是为了方便描述，而非限定各条信号线的绝对位置关系，本公开的实施例显然也不限于此。例如，可以以从下到上的顺序对多对栅线S、多条复位信号线R、多条发光控制信号线E进行编号，和/或以从右到左的顺序对多条数据线D进行编号。
本公开的至少一实施例提供的阵列基板还可以包括设置在衬底基板上的第一扫描驱动电路，第一扫描驱动电路连接至多条复位信号线，且被配置为产生第二复位信号。
本公开的至少一实施例提供的阵列基板还可以包括设置在衬底基板上的第二扫描驱动电路，第二扫描驱动电路连接至多条发光控制信号线，且配置为产生发光控制信号。
本公开的至少一实施例提供的阵列基板还可以包括设置在衬底基板上的第三扫描驱动电路，第三扫描驱动电路连接到多对栅线，且被配置为产生第一扫描信号和第二扫描信号。
图4A为本公开的实施例提供的又一种阵列基板的结构示意图。
如图4A所示，阵列基板10还包括设置在衬底基板上的第一扫描驱动电路210、第二扫描驱动电路220和第三扫描驱动电路230。
如图4A所示，第一扫描驱动电路210可以连接到多条复位信号线R，且被配置为产生第二复位信号。例如，第一扫描驱动电路210可以通过第m条复位信号线Rm向第m行像素单元中的第n列像素单元提供第二复位信号。
如图4A所示，第二扫描驱动电路220可以连接到多条发光控制信号线E，且被配置为产生发光控制信号。例如，第二扫描驱动电路220可以通过第m条发光控制信号线Em向第m行像素单元中的第n列像素单元和第n+1列像素单元提供发光控制信号。
如图4A所示，第三扫描驱动电路230可以连接到多对栅线S，且配置为产生第一扫描信号和第二扫描信号。例如，第三扫描驱动电路230可以通过第m对栅线Sm中的第一栅线Som向第m行像素单元中的第n列像素单元提供第一扫描信号，并且可以通过第m对栅线Sm中的第二栅线Sem向第m行像素单元中的第n+1列像素单元提供第二扫描信号。
需要说明的是，尽管图4A示出第二复位信号、发光控制信号以及第一扫描信号和第二扫描信号分别由第一扫描驱动电路210、第二扫描驱动电路220和第三扫描驱动电路230提供，但是本公开的实施例显然不限于此。例如，第二复位信号、发光控制信号以及第一扫描信号和第二扫描信号可以由同一个更大的扫描驱动电路提供。
需要说明的是，尽管图4A中示出第一扫描驱动电路210、第二扫描驱动电路220和第三扫描驱动电路230均设置在像素阵列的左侧，但是本公开的实施例显然不限于此。例如，第一扫描驱动电路210、第二扫描驱动电路220和第三扫描驱动电路230可以均设置在像素阵列的右侧、上侧或下侧，或者第一扫描驱动电路210、第二扫描驱动电路220和第三扫描驱动电路230可以分别设置在像素阵列的不同侧。
例如，图4A中示出的第一扫描驱动电路210、第二扫描驱动电路220和第三扫描驱动电路230可以是栅极驱动集成电路(芯片)，从而可以通过绑定方式设置在衬底基板上，或者可以通过半导体工艺直接制备在衬底基板上，即采用GOA形式。此外，尽管图4A示出第一扫描驱动电路210、第二扫描驱动电路220和第三扫描驱动电路230是单独提供的，但是第一扫描驱动电路210、第二扫描驱动电路220和第三扫描驱动电路230可以以组合的方式提供，例如，由同一个栅极驱动集成电路提供，或者制备在衬底基板上的同一个区域中。在本公开的另一实施例提供的阵列基板中，第三扫描驱动电路包括第一扫描驱动子电路和第二扫描驱动子电路。第一扫描驱动子电路连接到每对栅线中的第一栅线，且被配置为产生第一扫描信号；第二扫描驱动子电路连接到每对栅线中的第二栅线，且被配置为产生第二扫描信号。
图4B为本公开的实施例提供的又一种阵列基板的结构示意图。
如图4B所示，第三扫描驱动电路230包括第一扫描驱动子电路231和第二扫描驱动子电路232。
如图4B所示，第一扫描驱动子电路231可以连接到每对栅线S中的第一栅线So，并被配置为产生第一扫描信号。例如，第一扫描驱动子电路231可以通过第m对栅线Sm中的第一栅线Som向第m行像素单元中的第n列像素单元提供第一扫描信号。
如图4B所示，第二扫描驱动子电路232可以连接到每对栅线S中的第二栅线Se，并被配置为产生第二扫描信号。例如，第二扫描驱动子电路232可以通过第m对栅线Sm中的第二栅线Sem向第m行像素单元中的第n+1列像素单元提供第二扫描信号。
为了简便起见，这里仅对图4B中的第一扫描驱动子电路231和第二扫描驱动子电路232进行了详细描述，关于4B中的第一扫描驱动电路210、第二扫描驱动电路220的描述，可以参考上面对图4A中的第一扫描驱动电路210、第二扫描驱动电路220的相关描述，这里不再赘述。
需要说明的是，尽管图4B中示出第一扫描驱动子电路231和第二扫描驱动子电路232分别设置在像素阵列的彼此相对的两侧(左侧和右侧)，但是本公开的实施例显然不限于此。例如，第一扫描驱动子电路231和第二扫描驱动子电路232可以设置在像素阵列的同一侧，例如，第一扫描驱动子电路231和第二扫描驱动子电路232可以均设置在像素阵列的左侧、右侧、上侧或下侧。
需要说明的是，尽管图4A和图4B中的阵列基板10中的各条连接线(例如，多对栅线S、多条数据线D、多条复位信号线R和多条发光控制线E)与像素阵列的连接方式与图3A中的阵列基板10中的连接方式相同，但是图4A和图4B中的阵列基板10中的各条连接线与像素阵列的连接方式也可以采用图3B中的阵列基板10中的连接方式。此外，图4A和图4B中的阵列基板10中的各条连接线与像素阵列的连接方式也可以采用图2A或图2B中的阵列基板10中的连接方式，在这种情况下，图4A和图4B中的阵列基板10可以不包括多条复位信号线R，相应地也不包括第一扫描驱动电路210。
在上述图2A-图4B所示的实施例中，多列像素单元与多条数据线一一对应，但是本公开的实施例显然不限于此。例如，在图2A-图4B所示的实施例的变形中还可以至少两列像素单元对应于一条数据线，例如，相邻的两列像素单元对应于同一条数据线，相邻两列像素单元的数据信号端可以连接到同一条数据线以接收同一个数据信号(参见后面图9B所示的实施例)，由此实现数据线的共享，减少数据线的数量以及数据驱动电路的数量，从而降低制造成本。
在本公开的实施例提供的阵列基板中，每个像素单元包括像素电路和发光元件，像素电路包括复位电路、数据写入与补偿电路、驱动电路和发光控制电路。复位电路包括复位信号端，并且连接至复位电压源、驱动电路和发光元件，被配置为将复位电压施加至驱动电路和发光元件以对驱动电路和发光元件进行复位；数据写入与补偿电路包括扫描信号端和数据信号端，并且连接至驱动电路，被配置为将数据信号写入驱动电路并对驱动电路进行补偿；驱动电路被配置为产生驱动发光元件发光的驱动电流；发光控制电路包括发光控制信号端，并且连接至第一电压源、驱动电路和发光元件，被配置为将第一电压施加至驱动电路，且将驱动电路产生的驱动电流施加至发光元件。
图5为本公开的实施例提供的阵列基板中的像素单元的结构示意图。如图5所示，像素单元100包括像素电路110和发光元件120。像素电路110包括复位电路111、数据写入与补偿电路112、驱动电路113和发光控制电路114。
如图5所示，复位电路111包括复位信号端RST，连接到复位电压源VINT、驱动电路113和发光元件120，并且被配置为在复位信号的控制下将从复位电压源VINT接收到的复位电压施加到驱动电路113和发光元件120，以对驱动电路113和发光元件120进行复位。例如，这里的复位信号可以是前面的实施例中所述的第一复位信号或第二复位信号，后续的实施例中提到的复位信号具有与此类似的含义，因此将不再赘述。
如图5所示，数据写入与补偿电路112包括扫描信号端GA和数据信号端DA，连接到驱动电路113，并且被配置为在扫描信号的控制下将数据信号写入到驱动电路113中，并对驱动电路113进行补偿。例如，这里的扫描信号可以是前面的实施例中所述的第一扫描信号或第二扫描信号，后续的实施例中提到的扫描信号具有与此类似的含义，因此将不再赘述。
如图5所示，驱动电路130连接至复位电路111、数据写入与补偿电路112和发光控制电路114，并且被配置为产生驱动发光元件120发光的驱动电流。
如图5所示，发光控制电路114包括发光控制信号端EM，连接到第一电压源VDD、驱动电路113和发光元件120，并且被配置为在发光控制信号的控制下将从第一电压源VDD接收到的第一电压施加至驱动电路113，并将驱动电路120产生的驱动电流施加至发光元件120。
如图5所示，发光元件120连接至第二电压源VSS、复位电路111和发光控制电路114，并且被配置为在驱动电路113产生的驱动电流的驱动下发光。
例如，发光元件120可以为发光二极管等。发光二极管可以为有机发光二极管(OLED)或量子点发光二极管(QLED)等。
在本公开的至少一实施例提供的阵列基板中，复位电路包括第一复位晶体管和第二复位晶体管，数据写入与补偿电路包括数据写入晶体管、补偿晶体管和存储电容，驱动电路包括驱动晶体管，发光控制电路包括第一发光控制晶体管和第二发光控制晶体管。数据写入晶体管的栅极连接至扫描信号端，数据写入晶体管的第一极连接至数据信号端，数据写入晶体管的第二极连接至所述驱动晶体管的第一极；补偿晶体管的栅极连接至扫描信号端，补偿晶体管的第一极连接至驱动晶体管的第二极，补偿晶体管的第二极连接至驱动晶体管的栅极；存储电容的第一端连接至第一电压源，存储电容的第二端连接至驱动晶体管的栅极；第一复位晶体管的栅极连接至复位信号端，第一复位晶体管的第一极连接至复位电压源，第一复位晶体管的第二极连接至驱动晶体管的栅极；第二复位晶体管的栅极连接至复位信号端，第二复位晶体管的第一极连接至复位电压源，第二复位晶体管的第二极连接至发光元件的第一端；第一发光控制晶体管的栅极连接至发光控制信号端，第一发光控制晶体管的第一极连接至第一电压源，第一发光控制晶体管的第二极连接至驱动晶体管的第一极；第二发光控制晶体管的栅极连接至发光控制信号端，第二发光控制晶体管的第一极连接至驱动晶体管的第二极，第二发光控制晶体管的第二极连接至发光元件的第一端。
图6为图5中的像素电路中的各个电路的结构示意图。如图6所示，复位电路111包括第一复位晶体管T1和第二复位晶体管T2；数据写入与补偿电路112包括数据写入晶体管T3、补偿晶体管T4和存储电容Cst；驱动电路113包括驱动晶体管Td；发光控制电路114包括第一发光控制晶体管T5和第二发光控制晶体管T6。
如图6所示，第一复位晶体管T1的栅极连接至复位信号端RST以接收复位信号，第一复位晶体管T1的第一极连接至第一电压源VINT以接收第一电压，第一复位晶体管T1的第二极连接至驱动晶体管Td的栅极。
如图6所示，第二复位晶体管T2的栅极连接至复位信号端RST以接收复位信号，第二复位晶体管T2的第一极连接至第一电压源VINT以接收第一电压，第二复位晶体管T2的第二极连接至发光元件120的第一端。
如图6所示，数据写入晶体管T3的栅极连接至扫描信号端GA以接收扫描信号，数据写入晶体管T3的第一极连接至数据信号端以接收数据信号，数据写入晶体管T3的第二极连接至驱动晶体管Td的第一极。
如图6所示，补偿晶体管T4的栅极连接至扫描信号端GA以接收扫描信号，补偿晶体管T4的第一极连接至驱动晶体管Td的第二极，补偿晶体管T4的第二极连接至驱动晶体管Td的栅极。
如图6所示，存储电容Cst的第一端连接到第一电压源，存储电容Cst的第二端连接到驱动晶体管Td的栅极。
如图6所示，第一发光控制晶体管T5的栅极连接至发光控制信号端EM以接收发光控制信号，第一发光控制晶体管T5的第一极连接至第一电压源VDD以接收第一电压，第一发光控制晶体管T5的第二极连接至驱动晶体管T5的第一极。
如图6所示，第二发光控制晶体管T6的栅极连接至发光控制信号端EM以接收发光控制信号，第二发光控制晶体管T6的第一极连接至驱动晶体管Td的第二极，第二发光晶体管T6的第二极连接至发光元件120的第一端。
如图6所示，发光元件120的第二端连接至第二电压源Vss以接收第二电压。例如，如图6所示，发光元件120是有机发光二极管(OLED)，OLED的阳极为发光元件120的第一端，OLED的阴极为发光元件120的第二端。
需要说明的是，本公开实施例均是以复位电压源VINT输入低电压，第一电压源VDD输入高电压，第二电压源VSS输入低电压，或将发光元件120的第二端接地为例进行的说明，并且这里的高、低仅表示输入的电压之间的相对大小关系。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
此外，需要说明的是，本公开的实施例中采用的晶体管均可以为P型晶体管或N型晶体管，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。例如，对于N型晶体管，其输入端为漏极而输出端为源极，其控制端为栅极；对于P型晶体管，其输入端为源极而输出端为漏极，其控制端为栅极。对于不同类型的晶体管，其控制端的控制信号的电平也不相同。例如，对于N型晶体管，在控制信号为高电平时，该N型晶体管处于导通状态；而在控制信号为低电平时，N型晶体管处于截止状态。对于P型晶体管时，在控制信号为低电平时，该P型晶体管处于导通状态；而在控制信号为高电平时，P型晶体管处于截止状态。当采用N型晶体管时，可以采用氧化物半导体，例如氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)，作为薄膜晶体管的有源层，相对于采用低温多晶硅(Low Temperature Poly Silicon，LTPS)或非晶硅(例如氢化非晶硅)作为薄膜晶体管的有源层，可以有效减小晶体管的尺寸以及防止漏电流。低温多晶硅通常指由非晶硅结晶得到多晶硅的结晶温度低于600摄氏度的情形。
图7为驱动图6中的像素电路的信号的时序图。如图7所示，像素电路110的工作过程包括三个阶段，分别为复位阶段P1、数据写入和补偿阶段P2以及发光阶段P3。
图8A为图6所示的像素电路在复位阶段的等效电路图。图8B为图6所示的像素电路在数据写入与补偿阶段的等效电路图。图8C为图6所示的像素电路在发光阶段的等效电路图。
在图7以及图8A、图8B和图8C中，VDD、VSS和VINT既用于表示相应的电压源，也用于表示相应的电压；RST、GA、DA、和EM既用于表示相应的信号端，也用于表示相应的信号。此外，在图8A、图8B和图8C中用“×”标识的晶体管均表示该晶体管在对应阶段内处于截止状态。
下面以第一复位晶体管T1、第二复位晶体管T2、数据写入晶体管T3、补偿晶体管T4、驱动晶体管Td、第一发光控制晶体管T5和第二发光控制晶体管T6均采用P型晶体管为例，结合图7以及图8A、图8B和图8C对图6中的像素电路的工作过程进行说明。
如图7所示，在复位阶段P1，输入低电平的复位信号RST，高电平的扫描信号GA、高电平的发光控制信号EM和低电平的数据信号DA。
在复位阶段P1，如图8A所示，第一复位晶体管T1的栅极接收到低电平的复位信号RST，第一复位晶体管T1导通，从而将复位电压VINT施加至驱动晶体管Td的栅极以对驱动晶体管Td的栅极进行复位，使得驱动晶体管Td以导通状态进入数据写入与补偿阶段P2。
在复位阶段P1，如图8A所示，第二复位晶体管T2的栅极接收低电平的复位信号RST，第二复位晶体管T2导通，从而将复位电压VINT施加至OLED的阳极以对OLED的阳极进行复位，使得OLED在发光阶段P3之前不发光。
此外，在复位阶段P1，如图8A所示，数据写入晶体管T3的栅极接收到高点平的扫描信号GA，数据写入晶体管T3截止；补偿晶体管T4的栅极接收到高电平的扫描信号GA，补偿晶体管T4截止；第一发光控制晶体管T5的栅极接收到高电平的发光控制信号EM，第一发光控制晶体管T5截止；第二发光控制晶体管T6的栅极接收到高电平的发光控制信号EM，第二发光控制晶体管T6截止。
如图7所示，在数据写入与补偿阶段P2，输入高电平的复位信号RST，低电平的扫描信号GA、高电平的发光控制信号EM和高电平的数据信号DA。
在数据写入与补偿阶段P2，如图8B所示，数据写入晶体管T3的栅极接收到低电平的扫描信号GA，数据写入晶体管T3导通，从而将数据信号写入第一节点N1(即，驱动晶体管Td的第一极)。补偿晶体管T4的栅极接收到低电平的扫描信号GA，补偿晶体管T3导通。由于数据写入晶体管T3、驱动晶体管Td和补偿晶体管T4均导通，所以数据信号DA经过数据写入晶体管T3、驱动晶体管Td和补偿晶体管T4对存储电容Cst进行充电，也就是对第二节点N2(即，驱动晶体管Td的栅极)进行充电，第三节点N3的电压逐渐升高。
容易理解，在数据写入与补偿阶段P2，由于数据写入晶体管T3导通，第一节点N1的电压保持为Vda。同时，根据驱动晶体管Td自身的特性，当第二节点N2的电压升高至Vda+Vth时，驱动晶体管Td截止，充电过程结束。这里，Vda表示数据信号DA的电压，Vth表示驱动晶体管Td的阈值电压，由于在本实施例中，驱动晶体管T1是以P型晶体管为例进行说明的，所以此处阈值电压Vth可以是负值。
经过数据写入和补偿阶段2后，第二节点N2的电压为Vdata+Vth，也就是说数据信号DA和阈值电压Vth的电压信息被存储在存储电容Cst中，以用于后续在发光阶段P3时，对驱动晶体管Td的阈值电压进行补偿。
此外，在数据写入与补偿阶段P2，如图8B所示，第一复位晶体管T1的栅极接收到高电平的复位信号RST，第一复位晶体管T1截止；第二复位晶体管T2的栅极接收到高电平的复位信号，第二复位晶体管T2截止；第一发光控制晶体管T5的栅极接收到高电平的发光控制信号EM，第一发光控制晶体管T5截止；第二发光控制晶体管T6的栅极接收到高电平的发光控制信号EM，第二发光控制晶体管T6截止。
如图7所示，在发光阶段P3，输入高电平的复位信号RST，高电平的扫描信号GA、低电平的发光控制信号EM和低电平的数据信号DA。
在发光阶段P3，如图8C所示，第一发光控制晶体管T5的栅极接收到低电平的发光控制信号EM，第一发光控制晶体管T5导通，从而将第一电压VDD施加至第一节点N1(即，驱动晶体管Td的第一极)。第二发光控制晶体管T6的栅极接收到低电平的发光控制信号EM，第二发光控制晶体管T6导通，从而将驱动晶体管Td产生的驱动电流施加至OLED。
此外，在发光阶段P3，如图8C所示，第一复位晶体管T1的栅极接收到高电平的复位信号RST，第一复位晶体管T1截止；第二复位晶体管T2的栅极接收到高电平的复位信号，第二复位晶体管T2截止；数据写入晶体管T3的栅极接收到高点平的扫描信号GA，数据写入晶体管T3截止；补偿晶体管T4的栅极接收到高电平的扫描信号GA，补偿晶体管T4截止。
容易理解，在发光阶段P3，由于第一发光控制晶体管T5导通，第一节点N1的电压为VDD，而第二节点N2的电压为Vdata+Vth，所以驱动晶体管Td也导通。
在发光阶段P3，如图8C所示，OLED的阳极和阴极分别接入了第一电压VDD(高电压)和第二电压VSS(低电压)，从而在驱动晶体管Td产生的驱动电流的驱动下发光。
基于驱动晶体管Td的饱和电流公式，驱动OLED发光的驱动电流ID可以根据下式得出：
ID＝K(VGS-Vth)2
＝K[(Vda+Vth-VDD)-Vth]2
＝K(Vda-VDD)2
在上述公式中，Vth表示驱动晶体管Td的阈值电压，VGS表示驱动晶体管Td的栅极和源极之间的电压，K为常数。从上式可以看出，流经OLED的驱动电流ID1不再与驱动晶体管Td的阈值电压Vth有关，而只与数据信号DA的电压Vda有关，由此可以实现对驱动晶体管Td的阈值电压Vth的补偿，解决了驱动晶体管Td由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流ID的影响，从而可以改善显示效果。
例如，上述公式中K可以表示为：
K＝0.5μnCox(W/L)，
其中，μn为驱动晶体管Td的电子迁移率，Cox为驱动晶体管Td的栅极单位电容量，W为驱动晶体管Td的沟道宽，L为驱动晶体管Td的沟道长。
图9A是本公开的实施例提供的阵列基板在包括图6中的像素电路时的一种结构示意图。
如图9A所示，在第m-1行像素单元中的第n列像素单元中，第一复位晶体管T1的栅极和第二复位晶体管T2的栅极连接到第m-1条复位信号线Rm-1以接收第二复位信号，数据写入晶体管T3的栅极和补偿晶体管T4的栅极连接到第m-1对栅线Sm-1中的第一栅线Som-1以接收第一扫描信号，数据写入晶体管T3的第一极连接到第n条数据线Dn以接收数据信号，第一发光控制晶体管T5的栅极和第二发光控制晶体管T6的栅极连接到第m-1条发光控制信号线Em-1以接收发光控制信号。
如图9A所示，在第m-1行像素单元中的第n+1列像素单元中，第一复位晶体管T1的栅极和第二复位晶体管T2的栅极连接到第m-1对栅线Sm中的第一栅线Som-1以接收第一扫描信号作为第一复位信号，数据写入晶体管T3的栅极和补偿晶体管T4的栅极连接到第m-1对栅线Sm-1中的第二栅线Sem-1以接收第二扫描信号，数据写入晶体管T3的第一极连接到第n+1条数据线Dn+1以接收数据信号，第一发光控制晶体管T5的栅极和第二发光控制晶体管T6的栅极连接到第m-1条发光控制信号线Em-1以接收发光控制信号。
如图9A所示，在第m行像素单元中的第n列像素单元中，第一复位晶体管T1的栅极和第二复位晶体管T2的栅极连接到第m条复位信号线Rm以接收第二复位信号，数据写入晶体管T3的栅极和补偿晶体管T4的栅极连接到第m对栅线Sm中的第一栅线Som以接收第一扫描信号，数据写入晶体管T3的第一极连接到第n条数据线Dn以接收数据信号，第一发光控制晶体管T5的栅极和第二发光控制晶体管T6的栅极连接到第m条发光控制信号线Em以接收发光控制信号。
如图9A所示，在第m行像素单元中的第n+1列像素单元中，第一复位晶体管T1的栅极和第二复位晶体管T2的栅极连接到第m对栅线Sm中的第一栅线Som以接收第一扫描信号作为第一复位信号，数据写入晶体管T3的栅极和补偿晶体管T4的栅极连接到第m对栅线Sm中的第二栅线Sem以接收第二扫描信号，数据写入晶体管T3的第一极连接到第n+1条数据线Dn+1以接收数据信号，第一发光控制晶体管T5的栅极和第二发光控制晶体管T6的栅极连接到第m条发光控制信号线Em以接收发光控制信号。
需要说明的是，尽管图9A示出的包括图6中的像素电路的阵列基板10采用了图3A中所示的阵列基板10的结构，但是本公开的实施例显然不限于此。图9A示出的阵列基板10可以采用图2A、图2B或图3B中的阵列基板10的结构。
例如，在包括图6中的像素电路的阵列基板采用图2A中的阵列基板10的结构的情况下，阵列基板可以不包括复位信号线R；在第m-1行像素单元中的第n列像素单元中，第一复位晶体管T1的栅极和第二复位晶体管T2的栅极连接到第m-1对栅线Sm-1中的第二栅线Sem-1以接收第二扫描信号作为第二复位信号；在第m行像素单元中的第n列像素单元中，第一复位晶体管T1的栅极和第二复位晶体管T2的栅极连接到第m-1对栅线Sm-1中的第一栅线Som-1以接收第一扫描信号作为第二复位信号。在这种情况下，关于第m-1行像素单元中的第n列像素单元和第n+1列像素单元中的其他晶体管的连接方式以及第m行像素单元中的第n列像素单元和第n+1列像素单元中的其他晶体管的连接方式，可以参考上面对图9A的阵列基板10(即，采用图3A中的阵列基板10的结构)所做的描述，这里不再赘述。
例如，在包括图6中的像素电路的阵列基板采用图2B中的阵列基板10的结构的情况下，阵列基板可以不包括复位信号线R；在第m行像素单元中的第n列像素单元中，第一复位晶体管T1的栅极和第二复位晶体管T2的栅极连接到第m-1对栅线Sm-1中的第二栅线Sem-1以接收第二扫描信号作为第二复位信号。在这种情况下，关于第m-1行像素单元中的第n列像素单元和第n+1列像素单元中的其他晶体管的连接方式以及第m行像素单元中的第n列像素单元和第n+1列像素单元中的其他晶体管的连接方式，可以参考上面对图9A的阵列基板10(即，采用图3A中的阵列基板10的结构)所做的描述，这里不再赘述。
例如，在包括图6中的像素电路的阵列基板采用图3B中的阵列基板10的结构的情况下，在第m-1行像素单元中的第n列像素单元中，第一复位晶体管T1的栅极和第二复位晶体管T2的栅极连接到第m-1对栅线Sm-1中的第二栅线Sem-1以接收第二扫描信号作为第二复位信号；在第m-1行像素单元中的第n+1列像素单元中，第一复位晶体管T1的栅极和第二复位晶体管T2的栅极连接到第m-1条复位信号线Rm-1。在这种情况下，关于第m-1行像素单元中的第n列像素单元和第n+1列像素单元中的其他晶体管的连接方式以及第m行像素单元中的第n列像素单元和第n+1列像素单元中的其他晶体管的连接方式，可以参考上面对图9A的阵列基板10(即，采用图3A中的阵列基板10的结构)所做的描述，这里不再赘述。
图9B是本公开的实施例提供的阵列基板在包括图6中的像素电路时的另一种结构示意图。
如图9B所示，在第m-1行像素单元中的第n列像素单元和第n+1列像素单元中，数据写入晶体管T3的第一极连接到第i条数据线Di以接收数据信号；在第m行像素单元中的第n列像素单元和第n+1列像素单元中，数据写入晶体管T3的第一极连接到第i条数据线Di以接收数据信号。对比图9A和图9B可知，在图9A所示的阵列基板10中，第n列像素单元和第n+1列像素单元连接到不同的数据线D，第n列像素单元连接到第n条数据线Dn，第n+1列像素单元连接到第n+1条数据线Dn+1；然而，在图9B所示的阵列基板10中，第n列像素单元和第n+1列像素单元连接到同一条数据线D，第n列像素单元和第n+1列像素单元均连接到第i条数据线Di。
为了简便起见，这里仅对图9B中的阵列基板中的数据写入晶体管T3与数据线的连接方式进行了详细描述，关于图9B中的阵列基板中的其他晶体管的连接方式的描述，可以参考上面对图9A中的阵列基板所做的相关描述，这里不再赘述。
图10是驱动本公开的实施例提供的阵列基板的信号的时序图。
下面参考图10，对本公开的实施例提供的阵列基板中的第m行像素单元的工作过程进行说明。
如图10所示，第m行像素单元中的第n列像素单元的工作过程分为三个阶段，分别是第一复位阶段P1n、第一数据写入与补偿阶段P2n和第一发光阶段P3n；第m行像素单元中的第n列像素单元的工作过程也分为三个阶段，分别是第二复位阶段P1n+1、第二数据写入与补偿阶段P2n+1和第三发光阶段P3n+1。
如图10所示，在第一复位阶段P1n向第m行像素单元中的第n列像素单元提供低电平的复位信号RSTn，以对第m行像素单元中的第n列像素单元进行复位。
例如，在阵列基板采用图2A中的阵列基板10的结构时，复位信号RSTn可以指第m-1对栅线Sm-1中的第一栅线Som-1提供的第一扫描信号充当的第二复位信号；在阵列基板采用图2B中的阵列基板10的结构时，复位信号RSTn可以指第m-1对栅线Sm-1中的第二栅线Sem-1提供的第二扫描信号充当的第二复位信号；在阵列基板采用图3A或图3B中的阵列基板10的结构时，复位信号RSTn可以指第m条复位信号线Rm提供的第二复位信号。
如图10所示，在第一数据写入与补偿阶段P2n向第m行像素单元中的第n列像素单元提供低电平的扫描信号GAn和高电平的数据信号DAn，以对第m行像素单元中的第n列像素单元进行数据写入和补偿。
例如，扫描信号GAn指的是第m对栅线Sm中的第一栅线Som提供的第一扫描信号。
例如，数据信号DAn指的是与第n列像素单元对应的一条数据线提供的数据信号。例如，在多条数据线与多列像素像素单元一一对应的情况下，数据信号DAn指第n条数据信号线Dn提供的数据信号。
如图10所示，在第一发光阶段P3n向第m行像素单元中的第n列像素单元提供低电平的发光控制信号EMn，以使第m行像素单元中的第n列像素单元进行显示。
例如，发光控制信号EMn指的是第m条发光控制信号线Em提供的发光控制信号。
如图10所示，在第二复位阶段P1n+1向第m行像素单元中的第n+1列像素单元提供低电平的复位信号RSTn+1，以对第m行像素单元中的第n+1列像素单元进行复位。
例如，复位信号RSTn+1指的是第m对栅线Sm中的第一栅线Som提供的第一扫描信号，也就是扫描信号GAn。
如图10所示，在第二数据写入与补偿阶段P2n+1向第m行像素单元中的第n+1列像素单元提供低电平的扫描信号GAn+1和高电平的数据信号DAn+1，以对第m行像素单元中的第n+1列像素单元进行数据写入和补偿。
例如，扫描信号GAn+1指的是第m对栅线Sm中的第二栅线Sem提供的第一扫描信号。
例如，数据信号DAn+1指的是与第n+1列像素单元对应的一条数据线提供的数据信号。例如，在多条数据线与多列像素像素单元一一对应的情况下，数据信号DAn+1指第n+1条数据信号线Dn+1提供的数据信号。
如图10所示，在第二发光阶段P3n+1向第m行像素单元中的第n+1列像素单元提供低电平的发光控制信号EMn+1，以使第m行像素单元中的第n+1列像素单元进行显示。
例如，发光控制信号EMn+1指的是第m条发光控制信号线Em提供的发光控制信号。
参考图10可知，在第m行像素单元中，第n列像素单元的扫描信号GAn可以充当第n+1列像素单元的复位信号RSTn+1。在这种情况下，在对第n列像素单元进行数据写入与补偿的同时，可以对第n+1列像素单元进行复位，也就是说，第一数据写入与补偿阶段P2n与第二复位阶段P1n+1在时间上可以是同步的。
参考图10可知，在第m行像素单元中，第n列像素单元的发光控制信号EMn与第n+1列像素单元的发光控制信号EMn+1是同一个发光控制信号，也就是说，第一发光阶段P3n与第二发光阶段P3n+1在时间上可以是同步的。
此外，参考图10可知，在第m行像素单元中，是先对第n列像素单元进行复位，在同时对第n列像素单元进行数据写入与补偿并对第n+1列像素单元进行复位，然后在对第n+1列像素单元进行数据写入与补偿，最后同时使第n列像素单元和第n+1列像素单元进行显示。在这种情况下，第一复位阶段P1n、第一数据写入与补偿阶段P2n、第一发光阶段P3n、第二复位阶段P1n+1、第二数据写入与补偿阶段P2n+1和第三发光阶段P3n+1在时间上的顺序为：P1n→P2n&P1n+1→P2n+1→P3n&P3n+1。由此可知，在第m行像素单元中，第n列像素单元和第n+1列像素单元的充电过程(第一数据写入与补偿阶段P2n和第二数据写入与补偿阶段P2n+1)分开进行且充电时长相同，并且第n列像素单元和第n+1列像素单元的发光过程(第一发光阶段P3n和第三发光阶段P3n+1)同步且发光时长相同，这可以使得第m行像素单元中的第n列像素单元和第n+1列像素单元的发光亮度均匀，改善显示质量。
需要说明的是，尽管在图10中示出第m行像素单元中的第n列像素单元和第n+1列像素单元接收不同的数据信号(第n列像素单元接收数据信号Dn，第n+1列像素单元接收数据信号Dn+1)，但是由于第m行像素单元中的第n列像素单元和第n+1列像素单元的充电过程(第一数据写入与补偿阶段P2n和第二数据写入与补偿阶段P2n+1)是分开进行的，所以第n列像素单元和第n+1列像素单元可以连接到同一条数据线以接收同一个数据信号，这个数据信号在第一数据写入与补偿阶段P2n和第二数据写入与补偿阶段P2n+1均处于高电平状态。由于在第一数据写入与补偿阶段P2n第n列像素单元打开而第n+1列像素单元关闭(扫描信号GAn处于低电平，扫描信号GAn+1处于高电平)，且在第二数据写入与补偿阶段P2n+1第n列像素单元关闭而第n+1列像素单元打开(扫描信号GAn处于高电平，扫描信号GAn+1处于低电平)，所以通过同一条数据线可以在第一数据写入与补偿阶段P2n向第n列像素单元提供高电平的数据信号，并且在第二数据写入与补偿阶段P2n+1向第n+1列像素单元提供高电平的数据信号。需要说明的是，尽管仅结合图10对本公开的实施例提供的阵列基板中的第m行像素单元的工作过程进行了说明，但是本公开的实施例提供的阵列基板中的其他行的像素单元(例如，第m-1行像素单元)的工作过程与第m行像素单元的工作过程是类似的，因此可以参考上面结合图10对第m行像素单元的工作过程所做的描述，这里不再赘述。
本公开至少一实施例还提供一种显示面板，该显示面板包括本公开任一实施例提供的阵列基板。
图11为本公开一实施例提供的显示面板的结构示意图。如图11所示，显示面板1可以包括数据驱动电路20和本公开任一实施例提供的阵列基板10。
如图11所示，数据驱动电路20连接至多条数据线D，并且被配置为产生数据信号。例如，数据驱动电路20可以通过第n条数据线Dn向阵列基板10中的第n列像素单元提供数据信号。
例如，显示面板1还可以包括其他部件，例如时序控制器、信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。
例如，显示面板1可以为矩形面板、圆形面板、椭圆形面板或多边形面板等。另外，显示面板1不仅可以为平面面板，也可以为曲面面板，甚至球面面板。例如，显示面板1还可以具备触控功能，即显示面板1可以为触控显示面板。
例如，显示面板1可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开实施例提供的显示面板具有与本公开前述实施例提供的阵列基板相同或相似的有益效果，由于阵列基板在前述实施例中已经进行了详细说明，此处不再赘述。
本公开至少一实施例还提供一种应用于本公开任一实施例提供的阵列基板的驱动方法。
图12为本公开的实施例提供的阵列基板的驱动方法的流程图。如图12所示，该驱动方法可以包括：
步骤S10：对第m行像素单元中的第n列像素单元进行复位；
步骤S20：对第m行像素单元中的第n列像素单元进行数据写入和补偿，同时对第m行像素单元中的第n+1列像素单元进行复位；
步骤S30：对第m行像素单元中的第n+1列像素单元进行数据写入和补偿；以及
步骤S40：使第m行像素单元中的第n列像素单元和第n+1列像素单元进行显示。
例如，当在第m行像素单元中的第n列像素单元的扫描信号端连接至第m对栅线中的第一栅线，第m行像素单元中的第n列像素单元的数据信号端连接至与第n列像素单元对应的一条数据线，且第m行像素单元中的第n+1列像素单元的复位信号端连接至第m对栅线中的第一栅线时，步骤S20可以包括：通过第m对栅线中的第一栅线向第m行像素单元中的第n列像素单元提供第一扫描信号，并通过与第n列像素单元相对应的一条数据线向第m行像素单元中的第n列像素单元提供数据信号，以对第m行像素单元中的第n列像素单元进行数据写入和补偿，同时通过第m对栅线中的第一栅线向第m行像素单元中的第n+1列像素单元提供第一扫描信号作为第一复位信号，以对第m行像素单元中的第n+1列像素单元进行复位。
例如，当第m行像素单元中的第n列像素单元的复位信号端连接至第m-1对栅线中的第一栅线时，步骤S10可以包括：通过第m-1对栅线中的第一栅线向第m行像素单元中的第n列像素单元提供第一扫描信号作为第二复位信号，以对第m行像素单元中的第n列像素单元进行复位。
例如，当第m行像素单元中的第n列像素单元的复位信号端连接至第m-1对栅线中的第二栅线时，步骤S10可以包括：通过第m-1对栅线中的第二栅线向第m行像素单元中的第n列像素单元提供第二扫描信号作为第二复位信号，以对第m行像素单元中的第n列像素单元进行复位。
例如，在阵列基板包括多条复位信号线的情况下，当第m行像素单元中的第n列像素单元的复位信号端连接至第m条复位信号线时，步骤S10可以包括：通过第m条复位信号线向第m行像素单元中的第n列像素单元提供第二复位信号，以对第m行像素单元中的第n列像素单元进行复位。
例如，当第m行像素单元中的第n+1列像素单元的扫描信号端连接至第m对栅线中的第二栅线，且第m行像素单元中的第n+1列像素单元的数据信号端连接到与第n+1列像素单元相对应的一条数据线时，步骤S30可以包括：通过第m对栅线中的第二栅线向第m行像素单元中的第n+1列像素单元提供第二扫描信号并通过与第n+1列像素单元对应的一条数据线向第m行像素单元中的第n+1列像素单元提供数据信号，以对第m行像素单元中的第n+1列像素单元进行数据写入和补偿。
例如，在阵列基板包括多条发光控制信号线的情况下，当第m行像素单元中的第n列像素单元和第n+1列像素单元的发光控制信号端连接至第m条发光控制信号线时，步骤S40可以包括：通过第m条发光控制信号线向第m行像素单元中的第n列像素单元和第n+1列像素单元提供发光控制信号，以使第m行像素单元中的第n列像素单元和第n+1列像素单元进行显示。
本公开的实施例提供的阵列基板的驱动方法可以先对第m行像素单元中的第n列像素单元进行充电，再对第m行像素单元中的第n+1列像素单元进行充电，最后使第m行像素单元中的第n列像素单元和第n+1列像素单元进行显示，由此可使得第m行像素单元中的第n列像素单元和第n+1列像素单元的充电方式一致，且使得第m行像素单元中的第n列像素单元和第n+1列像素单元显示亮度均匀。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (19)

1.一种阵列基板，包括：
多对栅线，多对栅线中的每对包括第一栅线和第二栅线；
多条数据线；和
像素阵列，包括排布为多行多列的多个像素单元，
其中，所述多个像素单元中的每个包括扫描信号端、数据信号端和复位信号端，多行像素单元与所述多对栅线与一一对应，每列像素单元对应于所述多条数据线中的一条数据线；
第m行像素单元中的第n列像素单元的扫描信号端连接到第m对栅线中的第一栅线以接收第一扫描信号，m和n均为正整数；
所述第m行像素单元中的第n+1列像素单元的扫描信号端连接到所述第m对栅线中的第二栅线以接收第二扫描信号；
所述第m行像素单元中的第n+1列像素单元的复位信号端连接到所述第m对栅线中的第一栅线以接收所述第一扫描信号作为第一复位信号；
所述每列像素单元的数据信号端连接到对应的一条数据线以接收数据信号。
2.根据权利要求1所述的阵列基板，其中，
所述第m行像素单元中的第n列像素单元的复位信号端连接到第m-1对栅线中的第一栅线，以接收所述第m-1对栅线中的第一栅线提供的第一扫描信号作为第二复位信号，或者
所述第m行像素单元中的第n列像素单元的复位信号端连接到所述第m-1对栅线中的第二栅线，以接收所述第m-1对栅线中的第二栅线提供的第二扫描信号作为所述第二复位信号，
m为大于1的整数。
3.根据权利要求1所述的阵列基板，还包括多条复位信号线，
其中，所述多条复位信号线与所述多行像素单元一一对应；
所述第m行像素单元中的第n列像素单元的复位信号端连接到第m条复位信号线以接收第二复位信号。
4.根据权利要求3所述的阵列基板，还包括第一扫描驱动电路，
其中，所述第一扫描驱动电路连接至所述多条复位信号线，且被配置为产生所述第二复位信号。
5.根据权利要求1-4中任一项所述的阵列基板，还包括多条发光控制信号线，
其中，所述多条发光控制信号线与所述多行像素单元一一对应；
所述多个像素单元每个还包括发光控制信号端，所述第m行像素单元的发光控制信号端连接到第m条发光控制信号线以接收发光控制信号。
6.根据权利要求5所述的阵列基板，还包括第二扫描驱动电路，
其中，所述第二扫描驱动电路连接至所述多条发光控制信号线，且配置为产生所述发光控制信号。
7.根据权利要求1-4中任一项所述的阵列基板，其中，每相邻的两列像素单元对应于同一条数据线，
所述第n列像素单元和所述第n+1列像素单元的数据信号端连接到同一条数据线。
8.根据权利要求1-4中任一项所述的阵列基板，还包括第三扫描驱动电路，
所述第三扫描驱动电路连接到所述多对栅线，且被配置为产生所述第一扫描信号和所述第二扫描信号。
9.根据权利要求8所述的阵列基板，其中，所述第三扫描驱动电路包括第一扫描驱动子电路和第二扫描驱动子电路，
所述第一扫描驱动子电路连接到每对栅线中的第一栅线，且被配置为产生所述第一扫描信号；
所述第二扫描驱动子电路连接到每对栅线中的第二栅线，且被配置为产生所述第二扫描信号。
10.根据权利要求9所述的阵列基板，其中，所述第一扫描驱动子电路和所述第二扫描驱动子电路分别设置在所述像素阵列的彼此相对的两侧。
11.根据权利要求1-4中任一项所述的阵列基板，其中，所述每个像素单元包括像素电路，所述像素电路包括：复位电路、数据写入与补偿电路、驱动电路和发光控制电路，
所述复位电路包括所述复位信号端，并且连接至复位电压源、所述驱动电路和发光元件，被配置为将复位电压施加至所述驱动电路和所述发光元件以对所述驱动电路和所述发光元件进行复位；
所述数据写入与补偿电路包括所述扫描信号端和所述数据信号端，并且连接至所述驱动电路，被配置为将所述数据信号写入所述驱动电路并对所述驱动电路进行补偿；
所述驱动电路被配置为产生驱动所述发光元件发光的驱动电流；
所述发光控制电路包括发光控制信号端，并且连接至第一电压源、所述驱动电路和所述发光元件，被配置为将第一电压施加至所述驱动电路，且将所述驱动电路产生的驱动电流施加至所述发光元件。
12.根据权利要求11所述的阵列基板，其中，所述复位电路包括第一复位晶体管和第二复位晶体管；
所述数据写入与补偿电路包括数据写入晶体管、补偿晶体管和存储电容；
所述驱动电路包括驱动晶体管；
所述发光控制电路包括第一发光控制晶体管和第二发光控制晶体管；
所述第一复位晶体管的栅极连接至所述复位信号端，所述第一复位晶体管的第一极连接至所述复位电压源，所述第一复位晶体管的第二极连接至所述驱动晶体管的栅极；
所述第二复位晶体管的栅极连接至所述复位信号端，所述第二复位晶体管的第一极连接至所述复位电压源，所述第二复位晶体管的第二极连接至所述发光元件的第一端；
所述数据写入晶体管的栅极连接至所述扫描信号端，所述数据写入晶体管的第一极连接至所述数据信号端，所述数据写入晶体管的第二极连接至所述驱动晶体管的第一极；
所述补偿晶体管的栅极连接至所述扫描信号端，所述补偿晶体管的第一极连接至所述驱动晶体管的第二极，所述补偿晶体管的第二极连接至所述驱动晶体管的栅极；
所述存储电容的第一端连接至所述第一电压源，所述存储电容的第二端连接至所述驱动晶体管的栅极；
所述第一发光控制晶体管的栅极连接至所述发光控制信号端，所述第一发光控制晶体管的第一极连接至所述第一电压源，所述第一发光控制晶体管的第二极连接至所述驱动晶体管的第一极；
所述第二发光控制晶体管的栅极连接至所述发光控制信号端，所述第二发光控制晶体管的第一极连接至所述驱动晶体管的第二极，所述第二发光控制晶体管的第二极连接至所述发光元件的第一端。
13.一种显示面板，包括权利要求1-12中任一所述的阵列基板。
14.一种如权利要求1所述的阵列基板的驱动方法，包括：
对所述第m行像素单元中的第n列像素单元进行复位；
对所述第m行像素单元中的第n列像素单元进行数据写入和补偿，同时对所述第m行像素单元中的第n+1列像素单元进行复位；
对所述第m行像素单元中的第n+1列像素单元进行数据写入和补偿；
使所述第m行像素单元中的第n列像素单元和第n+1列像素单元进行显示。
15.根据权利要求14所述的驱动方法，其中，对所述第m行像素单元中的第n列像素单元进行数据写入和补偿，同时对所述第m行像素单元中的第n+1列像素单元进行复位，包括：
通过所述第m对栅线中的第一栅线向所述第m行像素单元中的第n列像素单元提供所述第一扫描信号，并通过与所述第n列像素单元相对应的一条数据线向所述第m行像素单元中的第n列像素单元提供所述数据信号，以对所述第m行像素单元中的第n列像素单元进行数据写入和补偿，同时通过所述第m对栅线中的第一栅线向第m行像素单元中的第n+1列像素单元提供所述第一扫描信号作为所述第一复位信号，以对所述第m行像素单元中的第n+1列像素单元进行复位。
16.根据权利要求15所述的驱动方法，其中，对所述第m行像素单元中的第n列像素单元进行复位，包括：
通过第m-1对栅线中的第一栅线向所述第m行像素单元中的第n列像素单元提供所述第一扫描信号作为第二复位信号，以对所述第m行像素单元中的第n列像素单元进行复位；或者
通过所述第m-1对栅线中的第二栅线向所述第m行像素单元中的第n列像素单元提供所述第二扫描信号作为所述第二复位信号，以对所述第m行像素单元中的第n列像素单元进行复位。
17.根据权利要求16所述的驱动方法，其中，所述阵列基板还包括多条发光复位信号线，
对所述第m行像素单元中的第n列像素单元进行复位，包括：
通过第m条复位信号线向所述第m行像素单元中的第n列像素单元提供第二复位信号，以对所述第m行像素单元中的第n列像素单元进行复位。
18.根据权利要求14-17中任一项所述的驱动方法，其中，对所述第m行像素单元中的第n+1列像素单元进行数据写入和补偿，包括：
通过所述第m对栅线中的第二栅线向所述第m行像素单元中的第n+1列像素单元提供所述第二扫描信号并通过与所述第n+1列像素单元对应的一条数据线向第m行像素单元中的第n+1列像素单元提供所述数据信号，以对所述第m行像素单元中的第n+1列像素单元进行数据写入和补偿。
19.根据权利要求14-17中任一项所述的驱动方法，其中，所述阵列基板还包括多条发光控制信号线，
使所述第m行像素单元中的第n列像素单元和第n+1列像素单元进行显示，包括：
通过第m条发光控制信号线向所述第m行像素单元中的第n列像素单元和第n+1列像素单元提供发光控制信号，以使所述第m行像素单元中的第n列像素单元和第n+1列像素单元进行显示。
CN202080000824.2A 2020-05-27 2020-05-27 阵列基板、显示面板以及阵列基板的驱动方法 Active CN113994416B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/092573 WO2021237505A1 (zh) 2020-05-27 2020-05-27 阵列基板、显示面板以及阵列基板的驱动方法

Publications (2)

Publication Number Publication Date
CN113994416A CN113994416A (zh) 2022-01-28
CN113994416B true CN113994416B (zh) 2023-12-12

Family

ID=78745234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000824.2A Active CN113994416B (zh) 2020-05-27 2020-05-27 阵列基板、显示面板以及阵列基板的驱动方法

Country Status (5)

Country Link
US (1) US20220199027A1 (zh)
EP (1) EP4002336A4 (zh)
JP (1) JP2023536014A (zh)
CN (1) CN113994416B (zh)
WO (1) WO2021237505A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023178570A1 (zh) * 2022-03-23 2023-09-28 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700346A (zh) * 2013-12-27 2014-04-02 合肥京东方光电科技有限公司 像素驱动电路、阵列基板、显示装置和像素驱动方法
US9269428B2 (en) * 2014-06-12 2016-02-23 Windbond Electronics Corp. RRAM memory device and method thereof
CN110599971A (zh) * 2019-08-02 2019-12-20 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646386B (zh) * 2011-05-13 2014-08-06 京东方科技集团股份有限公司 一种像素单元电路、像素阵列、面板及面板驱动方法
JP5939076B2 (ja) * 2012-07-31 2016-06-22 ソニー株式会社 表示装置、駆動回路、駆動方法、および電子機器
CN203325406U (zh) * 2013-07-03 2013-12-04 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器电路及显示装置
CN103390392B (zh) * 2013-07-18 2016-02-24 合肥京东方光电科技有限公司 Goa电路、阵列基板、显示装置及驱动方法
KR102257941B1 (ko) * 2014-06-17 2021-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치
CN205507290U (zh) * 2016-04-11 2016-08-24 京东方科技集团股份有限公司 触控显示模组、触控显示面板和装置
KR102570986B1 (ko) * 2016-11-15 2023-08-28 삼성디스플레이 주식회사 표시 패널 및 표시 장치
CN109389937B (zh) * 2017-08-03 2020-03-31 上海和辉光电有限公司 一种像素电路、显示装置及像素电路的驱动方法
CN107680537B (zh) * 2017-11-21 2019-11-29 上海天马微电子有限公司 一种像素电路的驱动方法
KR102571661B1 (ko) * 2018-11-09 2023-08-28 엘지디스플레이 주식회사 표시패널 및 표시장치
CN109637453B (zh) * 2019-01-31 2021-03-09 上海天马微电子有限公司 显示面板及其驱动方法、显示装置
CN110660360B (zh) * 2019-10-12 2021-05-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN110969989B (zh) * 2019-12-20 2021-03-30 京东方科技集团股份有限公司 像素电路的驱动方法和控制驱动方法
CN210627878U (zh) * 2020-01-02 2020-05-26 京东方科技集团股份有限公司 像素电路和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700346A (zh) * 2013-12-27 2014-04-02 合肥京东方光电科技有限公司 像素驱动电路、阵列基板、显示装置和像素驱动方法
US9269428B2 (en) * 2014-06-12 2016-02-23 Windbond Electronics Corp. RRAM memory device and method thereof
CN110599971A (zh) * 2019-08-02 2019-12-20 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
CN113994416A (zh) 2022-01-28
JP2023536014A (ja) 2023-08-23
WO2021237505A1 (zh) 2021-12-02
EP4002336A4 (en) 2022-08-24
EP4002336A1 (en) 2022-05-25
US20220199027A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
CN110660360B (zh) 像素电路及其驱动方法、显示面板
CN110268465B (zh) 像素电路、显示面板及像素电路的驱动方法
CN110176213B (zh) 像素电路及其驱动方法、显示面板
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US11341919B2 (en) Drive circuit, driving method therefor, and display device
US10565933B2 (en) Pixel circuit, driving method thereof, array substrate, display device
US20210312861A1 (en) Pixel circuit and driving method thereof, array substrate, and display device
US20240062721A1 (en) Pixel Circuit and Driving Method Thereof, and Display Panel
US11417280B2 (en) Pixel circuit and driving method therefor, and display substrate and display device
CN107331351B (zh) 一种像素补偿电路、其驱动方法、显示面板及显示装置
US20220335891A1 (en) Pixel circuit and method of driving the same, display panel
US11450270B2 (en) Pixel circuit and method of driving the same, display device
US20220301506A1 (en) Pixel circuit and driving method therefor, array substrate and display apparatus
CN114586091B (zh) 像素驱动电路及显示面板
US11922881B2 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
CN110827765A (zh) 显示面板及其驱动方法、显示装置
CN113950715A (zh) 像素电路及其驱动方法、显示装置
CN110100275A (zh) 像素阵列基板及其驱动方法、显示面板、显示装置
CN113851083A (zh) 像素驱动电路及显示面板
WO2019047701A1 (zh) 像素电路及其驱动方法、显示装置
CN113990259A (zh) 像素驱动电路及显示面板
US20210210013A1 (en) Pixel circuit and driving method, display panel, display device
CN113994416B (zh) 阵列基板、显示面板以及阵列基板的驱动方法
CN112037714A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN113056783B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant