CN117203697A - 显示基板及其驱动方法、显示装置 - Google Patents

显示基板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN117203697A
CN117203697A CN202280000527.7A CN202280000527A CN117203697A CN 117203697 A CN117203697 A CN 117203697A CN 202280000527 A CN202280000527 A CN 202280000527A CN 117203697 A CN117203697 A CN 117203697A
Authority
CN
China
Prior art keywords
circuit
coupled
line
data
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000527.7A
Other languages
English (en)
Inventor
翁祖伟
翁彬
黄宇鹏
刘葆
黄巧红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117203697A publication Critical patent/CN117203697A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Abstract

一种显示基板及其驱动方法、显示装置，属于显示技术领域。显示基板包括位于显示区(AA)的多个发光元件(L1)和多个像素电路组(Z1)。其中，至少一个像素电路组(Z1)可以包括沿第一方向(X1)排布的多个像素电路子组(Z11)，每个像素电路子组(Z11)可以包括沿第二方向(X2)排布的多个像素电路(02)，第一方向(X1)与第二方向(X2)可以交叉。每个像素电路(02)包括的数据写入电路(021)均分别与第一扫描线(Scan1)、开关控制线(MUX1)、数据信号线(Data)和驱动电路(022)耦接，并能够在第一扫描线(Scan1)和开关控制线(MUX1)的控制下，向驱动电路(022)传输数据信号线(Data)提供的数据信号，使驱动电路(022)驱动耦接的发光元件(L1)发光。同一个像素电路组(Z1)中，各个像素电路子组(Z11)与不同的开关控制线(MUX1)耦接，且耦接的多条数据信号线(Data)与同一条数据线(S1)耦接，以接收来自数据线(S1)的数据信号。各个像素电路(02)均可以在其耦接的开关控制线(MUX1)控制下，接收数据线(S1)向其耦接的数据信号线(Data)提供的数据信号。进而，各个像素电路(02)从共用的一条数据线(S1)接收到的数据信号均一性较好，显示基板的显示均一性较好。

Description

显示基板及其驱动方法、显示装置 技术领域
本公开涉及显示技术领域，特别涉及一种显示基板及其驱动方法、显示装置。
背景技术
显示基板一般包括多个像素电路和多个发光元件。每个像素电路分别与扫描信号线、数据信号线、电源端和一个发光元件耦接，并被配置为基于扫描信号线提供的扫描信号、数据信号线提供的数据信号和电源端提供的电源信号，向发光元件提供发光驱动信号，以驱动发光元件发光。
发明内容
本公开实施例提供了一种显示基板及其驱动方法、显示装置，所述技术方案如下：
一方面，提供了一种显示基板，包括：
衬底，具有显示区和至少部分围绕所述显示区的非显示区；
多个发光元件，位于所述显示区；
多个像素电路组，位于所述显示区，至少一个所述像素电路组包括沿第一方排布的多个像素电路子组，每个所述像素电路子组包括沿第二方向排布的多个像素电路，所述第一方向和所述第二方向交叉；
多条第一扫描线和多条数据信号线，位于所述显示区和所述非显示区，且与所述多个像素电路组中的多个像素电路子组耦接；
多条开关控制线和多条数据线，位于所述非显示区，且与所述多个像素电路组中的多个像素电路子组耦接；
其中，至少一个所述像素电路包括数据写入电路和驱动电路，所述数据写入电路分别与所述第一扫描线、所述开关控制线、所述数据信号线和所述驱动电路耦接，所述数据写入电路被配置为响应于所述第一扫描线提供的第一扫描信号和所述开关控制线提供的开关控制信号，控制所述数据信号线与所述驱动 电路的通断，所述驱动电路还与所述发光元件耦接，所述驱动电路被配置为基于所述数据写入电路提供的数据信号驱动所述发光元件发光；
以及，同一个像素电路子组与同一条开关控制线耦接，且与同一条数据信号线耦接；同一个像素电路组中的多个像素电路子组与不同的开关控制线耦接，且与同一个像素电路组中的多个像素电路子组耦接的多条数据信号线与同一条数据线耦接，并接收来自所述数据线的数据信号。
可选的，不同的像素电路组中，至少有两个像素电路子组共用所述多条开关控制线中的一条开关控制线。
可选的，所述多个像素电路组中，各个像素电路组包括的多个像素电路子组共用所述多条开关控制线。
可选的，每个所述像素电路组包括的像素电路子组的数量大于等于2且小于等于5。
可选的，所述多条开关控制线和所述多条第一扫描线沿所述第一方向延伸；
所述多条数据信号线和所述多条数据线沿所述第二方向延伸。
可选的，所述第一方向与所述第二方向垂直。
可选的，所述多条开关控制线被配置为在不同时段向不同像素电路子组的数据写入电路提供开关控制信号。
可选的，所述数据写入电路包括：数据写入子电路和开关子电路；
所述数据写入子电路分别与所述第一扫描线、所述数据信号线和所述开关子电路耦接，所述数据写入子电路被配置为响应于所述第一扫描信号，控制所述数据信号线与所述开关子电路的通断；
所述开关子电路还分别与所述开关控制线和所述驱动电路耦接，所述开关子电路被配置为响应于所述开关控制信号，控制所述数据写入子电路与所述驱动电路的通断。
可选的，所述数据写入子电路包括：数据写入晶体管；
所述数据写入晶体管的栅极与所述第一扫描线耦接，所述数据写入晶体管的第一极与所述数据信号线耦接，所述数据写入晶体管的第二极与所述开关子电路耦接。
可选的，所述开关子电路包括：开关晶体管；
所述开关晶体管的栅极与所述开关控制线耦接，所述开关晶体管的第一极与所述数据写入子电路耦接，所述开关晶体管的第二极与所述驱动电路耦接。
可选的，所述显示基板还包括：多条第一发光控制线、多条第二发光控制线、多条第二扫描线、多条初始化信号线和多条第一电源线，位于所述显示区和所述非显示区，且与所述多个像素电路组中的多个像素电路子组耦接；所述驱动电路包括：初始化电路和发光驱动电路；
所述初始化电路分别与所述第二扫描线、所述初始化信号线、所述发光驱动电路和所述发光元件的第一极耦接，所述初始化电路被配置为响应于所述第二扫描线提供的第二扫描信号，控制所述初始化信号线与所述发光驱动电路和所述发光元件的第一极的通断；
所述发光驱动电路还分别与所述数据写入电路、所述第一电源线、所述第一发光控制线、所述第二发光控制线和所述发光元件的第一极耦接，所述发光驱动电路被配置为响应于所述数据写入电路提供的数据信号、所述第一发光控制线提供的第一发光控制信号、所述第二发光控制线提供的第二发光控制信号和所述第一电源线提供的第一电源信号，向所述发光元件的第一极传输发光驱动信号；
所述发光元件的第二极被配置为与第二电源线耦接，所述发光元件被配置为基于所述发光驱动信号和所述第二电源线提供的第二电源信号发光。
可选的，所述发光驱动电路包括：存储子电路、发光控制子电路和驱动子电路；
所述存储子电路分别与所述数据写入电路和所述发光控制子电路耦接，所述存储子电路被配置为调节耦接点处的电位；
所述发光控制子电路还分别与所述第一发光控制线、所述第二发光控制线、所述第一电源线、所述数据写入电路和所述驱动子电路耦接，所述发光控制子电路被配置为响应于所述第一发光控制信号和所述第二发光控制信号，控制所述第一电源线与所述驱动子电路的通断；
所述驱动子电路还与所述发光元件的第一极耦接，所述驱动子电路被配置为响应于所述发光控制子电路提供的信号，向所述发光元件的第一极传输发光驱动信号。
可选的，所述发光控制子电路包括：第一发光控制晶体管、第二发光控制晶体管和第三发光控制晶体管；
所述第一发光控制晶体管的栅极与所述第一发光控制线耦接，所述第一发光控制晶体管的第一极与所述第一电源线耦接，所述第一发光控制晶体管的第 二极与所述第三发光控制晶体管的第一极耦接；
所述第二发光控制晶体管的栅极与所述第一发光控制线耦接，所述第二发光控制晶体管的第一极与所述数据写入电路耦接，所述第二发光控制晶体管的第二极与所述驱动子电路和所述初始化电路耦接；
所述第三发光控制晶体管的栅极与所述第二发光控制线耦接，所述第三发光控制晶体管的第二极与所述驱动子电路耦接。
可选的，所述驱动子电路包括：驱动晶体管；
所述驱动晶体管的栅极分别与所述发光控制子电路和所述初始化电路耦接，所述驱动晶体管的第一极与所述发光控制子电路耦接，所述驱动晶体管的第二极与所述发光元件的第一极耦接。
可选的，所述存储子电路包括：存储电容；
所述存储电容的第一端与所述数据写入电路耦接，所述存储电容的第二端与所述发光控制子电路耦接。
可选的，所述初始化电路包括：第一初始化晶体管和第二初始化晶体管；
所述第一初始化晶体管的栅极和所述第二初始化晶体管的栅极均与所述第二扫描线耦接，所述第一初始化晶体管的第一极和所述第二初始化晶体管的第一极均与所述初始化信号线耦接，所述第一初始化晶体管的第二极与所述发光驱动电路耦接，所述第二初始化晶体管的第二极与所述发光元件的第一极耦接。
另一方面，提供了一种显示基板的驱动方法，被配置为驱动如上述方面所述的显示基板，所述方法包括：
多条开关控制线在不同时段提供开关控制信号，多条第一扫描线在不同时段提供第一扫描信号，不同像素电路子组包括的多个像素电路中的数据写入电路分时响应于所述第一扫描信号和所述开关控制信号，控制数据信号线与驱动电路导通，以使所述数据信号线将来自数据线的数据信号传输至所述驱动电路。
又一方面，提供了一种显示装置，所述显示装置包括：第一驱动电路，第二驱动电路，以及如上述方面所述的显示基板；
所述第一驱动电路与所述显示基板中的多条开关控制线耦接，所述第一驱动电路被配置为向所述多条开关控制线提供开关控制信号；
所述第二驱动电路与所述显示基板中的多条数据线耦接，所述第二驱动电路被配置为向所述多条数据线提供数据信号。
可选的，所述第一驱动电路与所述第二驱动电路集成设置。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种显示基板的结构示意图；
图2是本公开实施例提供的一种像素电路的结构示意图；
图3是本公开实施例提供的另一种显示基板的结构示意图；
图4是本公开实施例提供的又一种显示基板的结构示意图；
图5是本公开实施例提供的另一种像素电路的结构示意图；
图6是本公开实施例提供的又一种像素电路的结构示意图；
图7是本公开实施例提供的再一种像素电路的结构示意图；
图8是本公开实施例提供的再一种像素电路的结构示意图；
图9是本公开实施例提供的又一种显示基板的结构示意图；
图10是本公开实施例提供的一种像素电路所耦接信号端的时序图；
图11是本公开实施例提供的一种目前的显示基板结构示意图；
图12是本公开实施例提供的一种显示基板的驱动方法流程图；
图13是本公开实施例提供的一种像素电路的驱动方法流程图；
图14是本公开实施例提供的一种显示装置的结构示意图。
具体实施方式
为了使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本公开的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本公开实施例中，将其中源极称为第一极，漏极称为第二极，或者将其中漏极称为第一极，源极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本公开实施例所采用的开关晶体管可以包括P型晶体管和N型晶体管中的任一种或者其组合，其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N 型晶体管在栅极为高电平时导通，在栅极为低电平时截止。此外，本公开各个实施例中的多个信号都对应有第一电位和第二电位，第一电位和第二电位仅代表该信号的电位有2个不同的状态量，不代表全文中第一电位或第二电位具有特定的数值。此外，本公开实施例中记载的“耦接”可以是指电连接。
因有机发光二极管(organic light-emitting diode，OLED)显示装置相对于液晶显示(liquid crystal display，LCD)装置而言，具有色域广、对比度高、节能和可折叠等优点，故在新世纪的显示装置中具有较强的竞争力。在此基础上，由OLED显示装置引申出的有源矩阵有机发光二极管(active-matrix organic light-emitting diode，AMOLED)显示装置也逐渐成为柔性显示的重点发展方向之一。将OLED显示装置和AMOLED装置可以称为OLED类显示装置。
目前，OLED类显示装置中，每个像素包括多个不同颜色的子像素，每个子像素包括一个像素电路和一个发光元件。像素电路一般包括一个开关晶体管，一个驱动晶体管和一个存储电容，即为2T1C(包括2个晶体管和1个电容)结构。像素电路被配置为基于所耦接的数据信号线提供的数据信号，向发光元件传输驱动电流，以驱动发光元件发光。其中，驱动电流I 0＝(Vgs-Vth) 2。Vgs是指驱动晶体管的栅源电压差，Vth为驱动晶体管的阈值电压。但是，因驱动晶体管的阈值电压Vth易发生漂移，且像素电路耦接的信号线存在电压降(IR)问题，故结合驱动电流公式可知，目前像素电路向发光元件传输的驱动电流稳定性较差，进而容易导致显示基板的显示均一性较差，影响显示画质。
另外，对于分辨率较大的显示产品而言，若各列像素电路耦接一条数据信号线，则被配置为与数据信号线耦接，以向数据信号线提供数据信号的源极驱动电路(Driver integrated circuit，Driver IC)需要设置较多的通道(channel)数。如，以8K显示产品为例，其分辨率一般为4320*7680个像素，即包括4320行7680列像素。若每个像素均包括3个子像素，则该显示产品共包括：
7680*3＝23040列子像素。相应的，Driver IC需要设置23040个Channel。考虑到模组绑定工艺限制(如，封装间隙cof pitch较小)和成本要求，希望可以减少Driver IC需要设置的通道数量，也可以认为是减小Driver IC的数量。
基于此，目前通常会在显示基板的非显示区设置多路复用(multiplex，MUX)电路，并设置多条数据信号线通过该MUX电路与同一条数据线耦接，该数据线再与Driver IC耦接，以将Driver IC提供的数据信号经MUX电路传输至多条 数据信号线。这样，Driver IC所需耦接的数据线数量则减少，相应的，Driver IC上所需设置的通道数量减少。但是，经测试，因数据信号线上寄生电容的存在，造成共用一条数据线的多条数据信号线最终向像素电路传输的数据信号存在差异，进而造成各列发光元件的发光亮度不同，影响显示基板的显示均一性。
本公开实施例提供了一种新的显示基板，可以在减少Driver IC所需设置通道数量的前提下，解决目前显示基板因阈值电压漂移，IR压降和寄生电容导致的显示均一性较差问题，该显示基板的显示画质较好。
图1是本公开实施例提供的一种显示基板的结构示意图。如图1所示，该显示基板包括：衬底01，具有显示区AA和至少部分围绕显示区AA的非显示区BB。示例的，图1示出的非显示区BB位于显示区AA的下侧，与该显示区AA临接，即部分围绕该显示区AA。当然，该非显示区BB不限于位于显示区AA的下侧，如，该非显示区BB也可以位于显示区AA的上侧，或者该非显示区BB围绕显示区AA。
需要说明的是，显示区AA的面积一般远大于非显示区BB的面积，附图仅是示意性说明，不对显示区AA和非显示区BB的面积进行限定。继续参考图1可以看出，本公开实施例记载的显示基板还包括：
位于显示区AA的多个发光元件L1和多个像素电路组Z1。其中，至少一个像素电路组Z1可以包括沿第一方向X1排布的多个像素电路子组Z11，每个像素电路子组Z11可以包括沿第二方向X2排布的多个像素电路02，该第一方向X1与第二方向X2可以交叉。如，图1中示出的每个像素电路组Z1均包括多个像素电路子组Z11，且第一方向X1与第二方向X2相互垂直。在此基础上，可以认为是显示基板中的多个像素电路02按行和列阵列排布，即包括多行多列个像素电路02。第一方向X1可以是指行方向，第二方向X2可以是指列方向。
位于显示区AA和非显示区BB的多条第一扫描线Scan1和多条数据信号线Data，且多条第一扫描线Scan1和多条数据信号线Data可以与多个像素电路组Z1中的多个像素电路子组Z11耦接。
以及，位于所述非显示区BB的多条开关控制线MUX1和多条数据线S1，且多条开关控制线MUX1和多条数据线S1可以与多个像素电路组Z1中的多个像素电路子组Z11耦接。
其中，结合图2所示结构可知，本公开实施例记载的至少一个像素电路02 可以包括数据写入电路021和驱动电路022。数据写入电路021分别与第一扫描线Scan1、开关控制线MUX1、数据信号线Data和驱动电路022耦接，数据写入电路021被配置为响应于第一扫描线Scan1提供的第一扫描信号和开关控制线MUX1提供的开关控制信号，控制数据信号线Data与驱动电路022的通断。驱动电路022还与发光元件L1耦接，驱动电路022被配置为基于数据信号线Data提供的数据信号驱动发光元件L1发光。图2中将数据写入电路021和驱动电路022的耦接节点标识为第一节点P1。
例如，数据写入电路021可以在第一扫描线Scan1提供的第一扫描信号的电位和开关控制线MUX1提供的开关控制信号的电位均为第一电位时，控制数据信号线Data与驱动电路022(即，第一节点P1)导通。此时，数据信号线Data即可以向第一节点P1传输数据信号。驱动电路022可以基于写入至第一节点P1的数据信号，向发光元件L1传输发光驱动信号(如，驱动电流)以驱动发光元件L1发光。以及数据写入电路021可以在第一扫描信号的电位和/或开关控制信号的电位为第二电位时，控制数据信号线Data与驱动电路022断开耦接。此时，数据信号线Data即无法向第一节点P1传输数据信号。
可选的，在本公开实施例中，第一电位可以为有效电位，第二电位可以为无效电位，且第一电位相对于无效电位可以为低电位。当然，在一些其他实施例中，第一电位相对于第二电位也可以为高电位。
以及结合图1和图2可以看出，本公开实施例记载的同一个像素电路子组Z11(即，位于同一列的各个像素电路02)与同一条开关控制线MUX1耦接，且与同一条数据信号线Data耦接。同一个像素电路组Z1中的多个像素电路子组Z11(即，属于同一个像素电路组Z1中的各列像素电路02)与不同的开关控制线MUX1耦接，且与同一个像素电路组Z1中的多个像素电路子组Z11耦接的多条数据信号线Data与同一条数据线S1耦接，并接收来自数据线S1的数据信号。并且，位于同一行的各个像素电路02共用一条第一扫描线Scan1。可选的，数据线S1可以与Driver IC耦接，以接收Driver IC提供的数据信号。
即，在本公开实施例中，不同的像素电路02可以通过其包括的数据写入电路021共用同一条数据线S1，可以认为是将MUX电路集成于各个像素电路02中。且，在包括多列像素电路02(即，多个像素电路子组Z11)的一个像素电路组Z1与一条数据线S1耦接，显示基板中的数据线S1数量可以等于像素电路组Z1的数量，小于数据信号线Data的数量。如此，不仅确保了Driver IC所 需设置的通道数量可以较少，而且避免了因数据信号线Data上存在的寄生电容，而导致经同一条数据线S1传输至各列像素电路02的数据信号存在差异。进而，本公开实施例提供的显示基板的显示均一性可以较好。
综上所述，本公开实施例提供了一种显示基板。该显示基板中，每个像素电路包括的数据写入电路均分别与第一扫描线、开关控制线、数据信号线和驱动电路耦接，以基于第一扫描线提供的第一扫描信号和开关控制线提供的开关控制信号，向驱动电路传输数据信号线提供的数据信号，使得驱动电路驱动耦接的发光元件发光。同一个像素电路组中，各个像素电路子组与不同的开关控制线耦接，且各个像素电路子组耦接的多条数据信号线与同一条数据线耦接，以接收来自该数据线的数据信号。如此，各个像素电路均可以在其耦接的开关控制线控制下，接收数据线向其耦接的数据信号线提供的数据信号。进而，各个像素电路从共用的一条数据线接收到的数据信号均一性较好，各个发光元件的发光亮度较为均一，显示基板的显示均一性较好。
可选的，在本公开实施例中，多条开关控制线MUX1可以被配置为在不同时段向不同像素电路子组Z1的数据写入电路021提供开关控制信号。此处提供开关控制信号可以是指提供有效电位的开关控制信号。
换言之，在同一时段内，一条开关控制线MUX1提供有效电位的开关控制信号时，除该开关控制线MUX1之外的其余各条开关控制线MUX1均提供无效电位的开关控制信号。如此，对于每个像素电路组Z1而言，其包括的各个像素电路子组Z11(即，各列像素电路02)中，数据写入电路021可以依次将共用的一条数据线S1提供的数据信号分时传输至耦接的驱动电路022。即，各列发光元件L1可以依次发光，可以确保显示基板的显示效果较好。
可选的，图3是本公开实施例提供的另一种显示基板的结构示意图。结合图1和图3可知，本公开实施例记载的每个像素电路组Z1包括的各个像素电路子组Z11可以相邻，即属于同一个像素电路组Z1的多列像素电路02可以相邻。如此，可以认为是每相邻的多列像素电路02(如，第1列像素电路02、第2列像素电路02和第3列像素电路02)共用一条数据线S1。该设置方式可以便于布线，简化结构，节省成本。
当然，在一些其他实施例中，参考图4所示的又一种显示基板可知，也可以是不相邻的多列像素电路02(如，第1列像素电路02、第3列像素电路02 和第5列像素电路02)属于一个像素电路组Z1，并共用同一条数据线S1。
可选的，在本公开实施例中，每个像素电路组Z1包括的像素电路子组Z11的数量可以大于等于2且小于等于5。即，每个像素电路组Z1可以包括两列至五列像素电路02。
例如，参考图3和图4可以看出，其示出的每个像素电路组Z1可以包括：三个像素电路子组Z11，即三列像素电路02。在此基础上，即可以认为是每三列像素电路02共用一条数据线S1，且可以是每相邻的三列像素电路02共用一条数据线S1。即，采用了1:3(可以理解为：每3列像素电路02通过3条数据信号线Data与1条数据线S1耦接)的MUX电路架构。当然，在一些其他实施例中，每个像素电路组Z1也可以包括更多列像素电路02，如6列。
可选的，本公开实施例记载的不同的像素电路组Z1中，至少有两个像素电路子组Z11可以共用多条开关控制线MUX1中的一条开关控制线MUX1。
如，依然参考图3和图4可以看出，显示基板包括的多个像素电路组Z1中，各个像素电路组Z1包括的多个像素电路子组Z11可以共用显示基板包括的多条开关控制线MUX1。如，在每个像素电路组Z1包括的三个像素电路子组Z11(即，每三列像素电路02)共用一条数据线S1的基础上，显示基板可以共包括三条开关控制线MUX1，图3和图4为了区分该三条开关控制线MUX1，将其分别标识为：MUX11、MUX12和MUX13。该三条开关控制线MUX11、MUX12和MUX13可以在不同时段提供开关控制信号。如此，可以进一步简化布线，节省成本，且利于显示装置的窄边框设计。
可选的，结合图1、图3和图4可以看出，本公开实施例记载的显示基板中，衬底01所具有的显示区AA和非显示区BB可以沿第一方向X1排布。
多条开关控制线MUX1和多条第一扫描线Scan1可以沿第一方向X1延伸。
多条数据信号线Data和多条数据线S1可以沿第二方向X2延伸。
并且，每条数据信号线Data可以包括位于非显示区BB的第一线段D11和位于显示区AA的第二线段D12。其中，第一线段D11分别与数据线S1和第二线段D12耦接，第二线段D12还与像素电路02耦接。即，耦接像素电路02的第二线段D12可以通过位于非显示区BB的第一线段D11与数据线S1间接耦接。基于此，第一线段D11也可以称为数据线引线。
此外，从图3和图4可以看出，因各条信号线延伸方向的不同，数据信号线Data包括的第一线段D11和开关控制线MUX1会不可避免的存在交叠。基 于此，为避免两者之间产生信号串扰，第一线段D11和开关控制线MUX1可以位于不同层，即可以由位于不同层的金属制成。
图5是本公开实施例提供的另一种像素电路的结构示意图。参考图5可以看出，数据写入电路021可以包括：数据写入子电路0211和开关子电路0212。
其中，数据写入子电路0211可以分别与第一扫描线Scan1、数据信号线Data和开关子电路0212耦接，数据写入子电路0211可以被配置为响应于第一扫描信号，控制数据信号线Data与开关子电路0212的通断。
例如，数据写入子电路0211可以在第一扫描信号的电位为第一电位时，控制数据信号线Data与开关子电路0212导通。此时，数据信号线Data从数据线S1接收到的数据信号即可以传输至开关子电路0212。以及，数据写入子电路0211可以在第一扫描信号的电位为的第二电位时，控制数据信号线Data与开关子电路0212断开耦接。此时，数据信号即无法传输至开关子电路0212。
开关子电路0212还可以分别与开关控制线MUX1和驱动电路022(即，图5中所示的第一节点P1)耦接，开关子电路0212可以被配置为响应于开关控制信号，控制数据写入子电路0211与驱动电路022的通断。
例如，开关子电路0212可以在开关控制信号的电位为第一电位时，控制数据写入子电路0211与驱动电路022导通。此时，数据写入子电路0211传输至开关子电路0212的数据信号即可以进一步传输至驱动电路022。以及，开关子电路0212可以在开关控制信号的电位为第二电位时，控制数据写入子电路0211与驱动电路022断开耦接。此时，数据信号即无法进一步传输至驱动电路022。
当然，在一些实施例中，数据写入子电路0211与开关子电路0212也可以满足其他耦接方式。如，开关子电路0212分别与第一扫描线Scan1、数据信号线Data和数据写入子电路0211耦接，数据写入子电路0211再分别与开关控制线MUX1和驱动电路022耦接。或者，开关子电路0212分别与第一扫描线Scan1、开关控制线MUX1和数据写入子电路0211耦接，并响应于开关控制信号，向数据写入子电路0211传输第一扫描信号。数据写入子电路0211再分别与数据信号线Data和驱动电路022耦接，并响应于第一扫描信号，向驱动电路022传输数据信号。本公开实施例对数据写入子电路0211和开关子电路0212的耦接方式和控制原理不做限定。
图6是本公开实施例提供的又一种像素电路的结构示意图。结合图1和图6可知，显示基板还可以包括：位于显示区AA和非显示区BB的多条第一发光 控制线EM1、多条第二发光控制线EM2、多条第二扫描线Scan2、多条初始化信号线Vinit和多条第一电源线ELVDD。多条第一发光控制线EM1、多条第二发光控制线EM2、多条第二扫描线Scan2、多条初始化信号线Vinit和多条第一电源线ELVDD可以与多个像素电路组Z1中的多个像素电路子组Z11耦接。并且，驱动电路022可以包括：初始化电路0221和发光驱动电路0222。
其中，初始化电路0221可以分别与第二扫描线Scan2、初始化信号线Vinit、发光驱动电路0222和发光元件L1的第一极耦接，初始化电路0221可以被配置为响应于第二扫描线Scan2提供的第二扫描信号，控制初始化信号线Vinit与发光驱动电路0222和发光元件L1的第一极的通断。图6中将初始化电路0221与发光驱动电路0222的耦接节点标识为第三节点P3，将初始化电路0221与发光元件L1的第一极的耦接节点标识为第五节点P5。
例如，初始化电路0221可以在第二扫描线Scan2提供的第二扫描信号的电位为第一电位时，控制初始化信号线Vinit与第三节点P3和第五节点P5均导通。此时，初始化信号线Vinit即可以分别向第三节点P3和第五节点P5传输初始化信号，以对第三节点P3和第五节点P5进行复位。以及初始化电路0221可以在第二扫描信号的电位为第二电位时，控制初始化信号线Vinit与第三节点P3和第五节点P5均断开耦接。此时，初始化信号线Vinit即无法向第三节点P3和第五节点P5传输初始化信号。
发光驱动电路0222还分别与数据写入电路021(即，第一节点P1)、第一电源线ELVDD、第一发光控制线EM1、第二发光控制线EM2和发光元件L1的第一极(即，第五节点P5)耦接，发光驱动电路0222可以被配置为响应于数据写入电路021提供的数据信号、第一发光控制线EM1提供的第一发光控制信号、第二发光控制线EM2提供的第二发光控制信号和第一电源线ELVDD提供的第一电源信号，向发光元件L1的第一极传输发光驱动信号(如，驱动电流)。
发光元件L1的第二极可以被配置为与第二电源线ELVSS耦接，发光元件L1可以被配置为基于发光驱动电路0222传输的发光驱动信号和第二电源线ELVSS提供的第二电源信号发光。如，发光元件L1可以在发光驱动信号和第二电源信号的压差作用下发光。基于此也可以确定，显示基板除包括上述信号线之外，还可以包括一条第二电源线ELVSS，以供发光元件L1的第二极搭接。
可选的，结合图6，发光元件L1的第一极可以为阳极，相应的，发光元件 L1的第二极可以为阴极。或者，在一些其他实施例中，发光元件L1的第一极也可以为阴极，相应的，发光元件L1的第二极即可以为阳极。
可选的，在本公开实施例中，第一电源信号的电位可以大于第二电源信号的电位。如，第一电源信号的电位可以为正电位(即，大于0)，第二电源信号的电位可以为负电位(即，小于0)，初始化信号的电位可以为负电位。
图7是本公开实施例提供的另一种像素电路的结构示意图。如图7所示，发光驱动电路0222可以包括：存储子电路02221、发光控制子电路02222和驱动子电路02223。
其中，存储子电路02221分别与数据写入电路021和发光控制子电路02222耦接，存储子电路02221可以被配置为调节耦接点处的电位。图7中将存储子电路02221与数据写入电路021的耦接节点标识为第一节点P1，将存储子电路02221与发光控制子电路02222的耦接节点标识为第二节点P2。即，在本公开实施例中，存储子电路02221可以被配置为调节第一节点P1的电位和第二节点P2的电位。
发光控制子电路02222还可以分别与第一发光控制线EM1、第二发光控制线EM2、第一电源线ELVDD、数据写入电路021和驱动子电路02223耦接，发光控制子电路02222可以被配置为响应于第一发光控制信号和第二发光控制信号，控制第一电源线ELVDD与驱动子电路02223的通断。图7中将发光控制子电路02222与数据写入电路021的耦接节点标识为第一节点P1，且将发光控制子电路02222与驱动子电路02223的耦接节点分别标识为第三节点P3和第四节点P4。再结合上述实施例中初始化电路0221的耦接方式可知，发光控制子电路02222其实也可以通过该第三节点P3与初始化电路0221耦接。
例如，发光控制子电路02222可以在第一发光控制信号的电位为第一电位时，控制第一电源线ELVDD与第二节点P2导通，且控制第一节点P1和第三节点P3导通。此时，第一电源线ELVDD即可以向第二节点P2传输第一电源信号，且第一节点P1的电位和第三节点P3的电位即可以相互影响，如，第一节点P1的电位可以传输至第三节点P3。以及，发光控制子电路02222可以在第一发光控制信号的电位为第二电位时，控制第一电源线ELVDD与第二节点P2断开耦接，且控制第一节点P1和第三节点P3断开耦接。此时，第一电源线ELVDD即无法向第二节点P2传输第一电源信号，且第一节点P1的电位和第三节点P3的电位即相互独立。如，第一节点P1的电位无法传输至第三节点P3。
同理，发光控制子电路02222可以在第二发光控制信号的电位为第一电位时，控制第二节点P2与第四节点P4导通。此时，第二节点P2的电位和第四节点P4的电位即可以相互影响。如，第二节点P2的电位即可以传输至第四节点P4。以及，发光控制子电路02222可以在第二发光控制信号的电位为第二电位时，控制第二节点P2与第四节点P4断开耦接。此时，第二节点P2的电位和第四节点P4的电位即相互独立。如，第二节点P2的电位无法传输至第四节点P4。
驱动子电路02223还可以与发光元件L1的第一极(即，第五节点P5)耦接，驱动子电路02223可以被配置为响应于发光控制子电路02222提供的信号，向发光元件L1的第一极传输发光驱动信号。即，参考图7，驱动子电路02223可以基于第三节点P3的电位和第四节点P4的电位，向第五节点P5传输发光驱动信号。
图8是本公开实施例提供的再一种像素电路的结构示意图。如图8所示，数据写入子电路0211可以包括：数据写入晶体管T1。开关子电路0212可以包括：开关晶体管T2。发光控制子电路02222可以包括：第一发光控制晶体管T3和第二发光控制晶体管T4和第三发光控制晶体管T5。初始化电路0221可以包括：第一初始化晶体管T6和第二初始化晶体管T7。驱动子电路02223可以包括：驱动晶体管T8。存储子电路02221可以包括：存储电容C1。
其中，数据写入晶体管T1的栅极可以与第一扫描线Scan1耦接，数据写入晶体管T1的第一极可以与数据信号线Data耦接，数据写入晶体管T1的第二极可以与开关子电路0212耦接。
开关晶体管T2的栅极可以与开关控制线MUX1耦接，开关晶体管T2的第一极可以与数据写入电路0211耦接，开关晶体管T2的第二极可以与驱动电路022(即，图8中所示的第一节点P1)耦接。
换言之，参考图8，数据写入晶体管T1的第二极与开关子电路0212耦接，以及开关晶体管T2的第一极与数据写入电路0211耦接可以是指：开关晶体管T2的第一极与数据写入晶体管T1的第二极耦接。
第一发光控制晶体管T3的栅极可以与第一发光控制线EM1耦接，第一发光控制晶体管T3的第一极可以与第一电源线ELVDD耦接，第一发光控制晶体管T3的第二极可以与第三发光控制晶体管T3的第一极(即，图8中所示的第二节点P2)耦接。
第二发光控制晶体管T4的栅极可以与第一发光控制线EM1耦接，第二发光控制晶体管T4的第一极可以与数据写入电路021(即，图8中所示的第一节点P1)耦接，第二发光控制晶体管T4的第二极可以与驱动子电路02223和初始化电路0221(即，图8中所示的第三节点P3)耦接。
第三发光控制晶体管T5的栅极可以与第二发光控制线EM2耦接，第三发光控制晶体管T5的第二极可以与驱动子电路02223(即，图8中所示的第四节点P4)耦接。
第一初始化晶体管T6的栅极和第二初始化晶体管T7的栅极均可以与第二扫描线Scan2耦接。第一初始化晶体管T6的第一极和第二初始化晶体管T7的第一极均可以与初始化信号线Vinit耦接。第一初始化晶体管T6的第二极可以与发光驱动电路0222(即，图8中所示的第三节点P3)耦接。第二初始化晶体管T7的第二极可以与发光元件L1的第一极(即，图8中所示的第五节点P5)耦接。
存储电容C1的第一端可以与数据写入电路021(即，图8中所示的第一节点P1)耦接，存储电容C1的第二端可以与发光控制子电路02222(即，图8中所示的第二节点P2)耦接。
驱动晶体管T8的栅极可以分别与发光控制子电路02222和初始化电路0221(即，图8中所示的第三节点P3)耦接，驱动晶体管T8的第一极可以与发光控制子电路02222(即，图8中所示的第四节点P4)耦接，驱动晶体管T8的第二极可以与发光元件L1的第一极(即，图8中所示的第五节点P5)耦接。
需要说明的是，在满足上述功能前提下，本公开实施例记载的像素电路02除了可以为图8所示的8T1C(即，包括8个晶体管和1个电容)的结构之外，还可以为其他结构。如可以为6T1C结构。该6T1C结构中至少包括：图8所示的数据写入晶体管T1和开关晶体管T2。
还需要说明的是，本公开实施例记载的像素电路02中，各个晶体管可以均为P型晶体管，相应的，如上述实施例记载，第一电位为相对于第二电位可以为低电位。当然，在一些其他实施例中，各个晶体管也可以均为N型晶体管，相应的，第一电位为相对于第二电位可以为高电位。或者，各个像素电路中，既可以包括N型晶体管，又可以包括P型晶体管。以及，N型晶体管的材料可以为氧化物(oxide)材料，P型晶体管的材料为低温多晶硅(low temperature poly-silicon，LTPS)材料。包括N型晶体管和P型晶体管的显示面板可以称为 低温多晶硅氧化物(low temperature polycrystalline oxide，LTPO)显示面板。其中，晶体管的材料一般是指晶体管中有源层的材料。
以图3和图8所示结构为例，图9示出了又一种显示基板的结构。图9中，示出了数据写入晶体管T1和开关晶体管T2，且用“矩形块”代表每个像素电路02中除数据写入晶体管T1和开关晶体管T2之外的其他结构。其中，开关晶体管T2可以认为是集成于像素电路02中的MUX电路部分。
以图3和图8所示结构，且像素电路中晶体管均为P型晶体管，第一电位相对于第二电位为低电位为例，对本公开实施例中像素电路的驱动原理进行如下介绍。图10是本公开实施例提供的一种像素电路中各信号端的时序图。如图10所示，整个过程可以包括：初始化阶段t1、数据写入阶段t2和发光阶段t3。
在初始化阶段t1，第一扫描线Scan1提供的第一扫描信号的电位，开关控制线MUX1提供的开关控制信号的电位和第二发光控制线EM2提供的第二发光控制信号的电位均为第二电位(即，高电位)。第二扫描线Scan2提供的第二扫描信号的电位和第一发光控制线EM1提供的第一发光控制信号的电位均为第一电位(即，低电位)。进而，数据写入晶体管T1、开关晶体管T2和第三发光控制晶体管T5均关断，且第一初始化晶体管T6、第二初始化晶体管T7、第一发光控制晶体管T3和第二发光控制晶体管T4均开启。相应的，初始化信号线Vinit提供的初始化信号可以经第一初始化晶体管T6传输至第三节点P3，且可以经第二初始化晶体管T7传输至发光元件L1的第一极，从而实现对第三节点P3和发光元件L1的第一极的初始化(即，复位)。因第三节点P3是与驱动晶体管T8的栅极耦接，故也即是实现对驱动晶体管T8的栅极的复位，驱动晶体管T8开启。复位也可以称为电压重置。第一电源线ELVDD提供的第一电源信号可以经第一发光控制晶体管T3传输至第二节点P2。且传输至第三节点P3的初始化信号可以经第二发光控制晶体管T4传输至第一节点P1。
其中，初始化信号的电位可以为低电位，第一电源信号的电位可以为高电位。假设初始化信号的电位为Vinit0，第一电源信号的电位为Elvdd。则，参考下述表1可知，在初始化阶段t1，第一节点P1的电位Vp1、第三节点P3的电位和Vp3和第五节点P5的电位Vp5均为：Vinit0。第二节点P2的电位Vp2为：Elvdd。
表1
P1(Vp1) P2(Vp2) P3(Vp3) P5(Vp5)
t1阶段 Vinit0 Elvdd Vinit0 Vinit0
以耦接MUX11的像素电路02为例，在数据写入阶段t2，其耦接的第一扫描线Scan1提供的第一扫描信号的电位，第二扫描线Scan2提供的第二扫描信号的电位，第二发光控制线EM2提供的第二发光控制信号的电位，以及开关控制线MUX11提供的开关控制信号的电位均为第一电位。仅第一发光控制线EM1提供的第一发光控制信号的电位为第二电位。进而，数据写入晶体管T1、开关晶体管T2、第三发光控制晶体管T5、第一初始化晶体管T6和第二初始化晶体管T7均开启，且第一发光控制晶体管T3和第二发光控制晶体管T4均关断。相应的，数据信号线Data提供的数据信号可以经数据写入晶体管T1和开关晶体管T2传输至第一节点P1。初始化信号线Vinit提供的初始化信号可以经第一初始化晶体管T6传输至第三节点P3，且可以经第二初始化晶体管T7传输至发光元件L1的第一极。第二节点P2的电位可以经第三发光控制晶体管T5传输至第四节点P4，即此时第四节点P4的电位与第二节点P2的电位相同。
其中，在数据写入阶段t2，第二节点P2的电位Vp2首先维持在初始化阶段t1的电位(即，Elvdd)。因存储电容C1第一端和第二端的压差不能突变，故当第一节点P1由初始化信号变为数据信号后，第二节点P2的电位Vp2先变化为Elvdd-Vinit0+Vdata，Vdata可以是指数据信号的电位。相应的可以确定，第四节点P4的电位Vp4也为Elvdd-Vinit0+Vdata。因第三节点P3是与驱动晶体管T8的栅极(g)耦接，第四节点P4是与驱动晶体管T8的源极(s)耦接，故可以确定，在数据写入阶段t2，驱动晶体管T8的栅源电压差Vgs可以满足：
Vgs＝Vg-Vs＝Vp3-Vp4＝Vinit0-(Elvdd-Vinit0+Vdata)公式(1)；
因Vinit0为低电位，Elvdd和Vdata一般为高电位，故结合上述公式(1)可知，驱动晶体管T8的栅源电压差Vgs应该为低电位，且一般小于驱动晶体管T8的阈值电压Vth。因对于P型晶体管而言，Vth一般为小于0的低电位，故可以确定，在数据写入阶段t2中，驱动晶体管T8可以保持开启，直至将第二节点P2的电位Vp2持续放电至Vinit0-Vth，驱动晶体管T8截止。
示例的，结合上述实施例记载，表2示出了数据写入阶段t2中，第一节点P1的电位Vp1、第二节点P2的电位Vp2、第三节点P3的电位Vp3和发光元件L1的第一极的电位Vp5。参考下述表2可以看出，在数据写入阶段t2，第 一节点P1的电位Vp1为：Vdata，第二节点P2的电位Vp2为：Vinit0-Vth，第三节点P3的电位Vp3和第五节点P5的电位Vp5均为：Vinit0。
表2
P1(Vp1) P2(Vp2) P3(Vp3) P5(Vp5)
t2阶段 Vdata Vinit0-Vth Vinit0 Vinit0
需要说明的是，图10将耦接开关控制线MUX11的像素电路02所处的数据写入阶段t2标识为t2-1，将耦接开关控制线MUX12的像素电路02所处的数据写入阶段t2标识为t2-2，以及将耦接开关控制线MUX13的像素电路02所处的数据写入阶段t2标识为t2-3。参考图10可以进一步看出，在t2-1阶段，开关控制线MUX11提供第一电位的开关控制信号，且开关控制线MUX12和开关控制线MUX13均提供第二电位的开关控制信号。在t2-2阶段，开关控制线MUX12提供第一电位的开关控制信号，且开关控制线MUX11和开关控制线MUX13均提供第二电位的开关控制信号。在t2-3阶段，开关控制线MUX13提供第一电位的开关控制信号，且开关控制线MUX11和开关控制线MUX12均提供第二电位的开关控制信号。即，从t2-1阶段至t2-3阶段，开关控制线MUX11、MUX12和MUX13分时依次提供有效电位的开关控制信号。如此，即可以使得一条数据线S1提供的数据信号经该三个像素电路02耦接的数据信号线Data，分时传输至各个像素电路02所包括的驱动电路022，确保该三个像素电路02对应耦接的三个发光元件L1依次发光，而不会同时发光。
在发光阶段(也可以称为显示阶段)t3，第一扫描线Scan1提供的第一扫描信号的电位，第二扫描线Scan2提供的第二扫描信号的电位，以及开关控制线MUX1提供的开关控制信号的电位均为第二电位。第一发光控制线EM1提供的第一发光控制信号的电位和第二发光控制线EM2提供的第二发光控制信号的电位均为第一电位。进而，数据写入晶体管T1、开关晶体管T2、第一初始化晶体管T6和第二初始化晶体管T7均关断，且第一发光控制晶体管T3、第二发光控制晶体管T4和第三发光控制晶体管T5均开启。相应的，第一电源信号可以经第一发光控制晶体管T3传输至第二节点P2，即第二节点P2的电位Vp2为Elvdd。因存储电容C1第一端和第二端的压差不能突变，故第一节点P1的电位Vp1此时为Vdata-Vinit0+Vth+Elvdd。第一节点P1的电位Vp1经第二发光控制晶体管T4传输至第三节点P3，第三节点P3的电位Vp3与第一节点P1的电位Vp1相同，也为Vdata-Vinit0+Vth+Elvdd。以及，第二节点P2的 电位Vp2经第三发光控制晶体管T5传输至第四节点P4，第四节点P4的电位Vp4与第二节点P2的电位Vp2相同，也为Elvdd。
因第三节点P3是与驱动晶体管T8的栅极(g)耦接，第四节点P4是与驱动晶体管T8的源极(s)耦接，故可以确定，在发光阶段t3，驱动晶体管T8的栅源电压差Vgs可以满足：
Vgs＝Vg-Vs＝Vp3-Vp4
＝Vdata-Vinit0+Vth+Elvdd-Elvdd＝Vdata-Vinit0+Vth 公式(2)
由公式(2)可知，此时，驱动晶体管T8的栅源电压差Vgs大于驱动晶体管T8的阈值电压Vth。相应的，驱动晶体管T8开启，驱动晶体管T8可以基于第三节点P3的电位Vp3和第四节点P4的电位Vp4，向发光元件L1的第一极传输驱动电流，以驱动发光元件L1发光。
示例的，结合上述实施例记载，表3示出了发光阶段t3中，第一节点P1的电位Vp1、第二节点P2的电位Vp2和第三节点P3的电位Vp3。参考下述表3可以看出，在发光阶段t3，第一节点P1的电位Vp1第三节点P3的电位Vp3的电位均为：Vdata-Vinit0+Vth+Elvdd，第二节点P2的电位Vp2为：Elvdd。
表3
P1(Vp1) P2(Vp2) P3(Vp3)
t3阶段 Vdata-Vinit0+Vth+Elvdd Elvdd Vdata-Vinit0+Vth+Elvdd
基于驱动电流公式：I 0＝k*(Vgs-Vth) 2可知，本公开实施例中，驱动晶体管T8产生的驱动电流I 0可以满足：
I 0＝k*[(Vdata-Vinit0+Vth)-Vth] 2＝k*(Vdata-Vinit0) 2公式(3)；
其中，k＝1/2*Cox*μW/L，Cox是指驱动晶体管T8单位面积的沟道电容，W/L是指驱动晶体管T8的宽长比，μ是指驱动晶体管T8的沟道迁移率。由此可知，k由驱动晶体管T8自身的特性决定。进而可以确定驱动晶体管T8产生的驱动电流I 0的大小仅与数据信号线Data提供的数据信号和初始化信号线Vinit提供的初始化信号有关，而与驱动晶体管T8的阈值电压Vth无关。相应的，传输至发光元件L1的驱动电流不会受驱动晶体管T8阈值电压Vth漂移的影响。另外，因初始化信号线Vinit只是初始化参考电源，无需产生驱动发光元件L1发光的发光电流，故通过初始化信号线Vinit所耦接信号线(即，Vinit线)的电流基本为0，Vinit线上的压降(IR)较小，几乎对驱动电流无影响。由此可知，本公开实施例提供的像素电路，对阈值电压Vth和IR压降同时进行 了补偿，可以有效改善阈值电压Vth漂移或IR压降带来的显示不均问题。数据写入阶段t2也可以称为数据写入补偿阶段。
再者，以1:3的MUX电路架构为例，图11示出了相关技术中一种显示基板的结构示意图。参考图11可以看出，显示区AA中，每个像素电路02仅包括耦接数据信号线Data和第一扫描线Scan1的数据写入晶体管T1。非显示区BB中再设置开关晶体管T2。其中，每个开关晶体管T2分别与一条开关控制线MUX1、一条数据线S1和一条数据信号线Data耦接，并响应于开关控制信号，向数据信号线Data传输来自数据线S1的数据信号。多个开关晶体管T2(如，三个开关晶体管T2)共用同一条数据线S1。但是，从图11可以看出，每条数据信号线Data上均不可避免的存在寄生电容C0，该寄生电容C0会造成每条数据线S1配合开关晶体管T2工作时，向共用该数据线S1的各条数据信号线Data传输的数据信号的电位存在差异。
如，以图11所示三条数据信号线Data1、Data2和Data3通过三个开关晶体管T2耦接一条数据线S1，且三个开关晶体管T2分别耦接三条开关控制线MUX11、MUX12和MUX13为例，结合图10所示时序图可知，在t2-1阶段跳变为t2-2阶段后，即在t2-2阶段内，因寄生电容C0的存在，导致即便开关控制线MUX11提供无效电位的开关控制信号，寄生电容C0上存储的数据信号依然会经数据信号线Data1传输至其所耦接的像素电路02。即，在向数据信号线Data2耦接的像素电路02写入数据信号同时，还误向数据信号线Data1耦接的像素电路02写入数据信号。以及，在t2-2阶段跳变为t2-3阶段后，即在t2-3阶段内，因寄生电容C0的存在，导致即便开关控制线MUX11和MUX12均提供无效电位的开关控制信号，寄生电容C0上存储的数据信号依然会经数据信号线Data1传输至其所耦接的像素电路02，且经数据信号线Data2传输至其所耦接的像素电路02。即，在向数据信号线Data3耦接的像素电路02写入数据信号同时，还误向数据信号线Data1耦接的像素电路02和数据信号线Data2耦接的像素电路02写入数据信号。进而，可以看出经一条数据线S1向共用该数据线S1的三条数据信号线Data1、Data2和Data3传输数据信号的时长不同，即向三条数据信号线Data1、Data2和Data3所耦接像素电路02的充电时长不同。相应的，各个像素电路02耦接的发光元件L1发光亮度不同，造成显示基板显示均一性较差。
再结合图10可知，在采用本公开实施例提供的显示基板时，因将开关晶体 管T2集成于每个像素电路02内，故避免了数据信号线Data上寄生电容C0对各个像素电路02充电时长的影响。即，针对共用一条数据线S1的各个像素电路02的充电时长可以相同。示例的，以t2-2阶段为例，结合图8和图9可知，虽然数据信号线Data上依然存在寄生电容C0，但因开关控制线MUX11提供的开关控制信号跳变为无效电位，故像素电路02中，耦接该开关控制线MUX11的数据写入电路021包括的开关晶体管T2可靠处于截止状态，寄生电容C0存储的数据信号无法传输至第一节点P1。t2-3阶段同理，在此不再赘述。
由此可知，本公开实施例在对阈值电压Vth和IR压降同时进行补偿的基础上，还有效改善了相关技术中MUX电路带来的显示不均问题。本公开实施例提供的显示基板的显示均一性较好，显示画质较高。
综上所述，本公开实施例提供了一种显示基板。该显示基板中，每个像素电路包括的数据写入电路均分别与第一扫描线、开关控制线、数据信号线和驱动电路耦接，以基于第一扫描线提供的第一扫描信号和开关控制线提供的开关控制信号，向驱动电路传输数据信号线提供的数据信号，使得驱动电路驱动耦接的发光元件发光。同一个像素电路组中，各个像素电路子组与不同的开关控制线耦接，且各个像素电路子组耦接的多条数据信号线与同一条数据线耦接，以接收来自该数据线的数据信号。如此，各个像素电路均可以在其耦接的开关控制线控制下，接收数据线向其耦接的数据信号线提供的数据信号。进而，各个像素电路从共用的一条数据线接收到的数据信号均一性较好，各个发光元件的发光亮度较为均一，显示基板的显示均一性较好。
图12是本公开实施例提供的一种显示基板的驱动方法流程图，可以用于驱动如图1、图3、图4和图9任一所示的显示基板。如图12所示，该方法包括：
步骤1201、多条开关控制线在不同时段提供开关控制信号，多条第一扫描线在不同时段提供第一扫描信号，不同像素电路子组包括的多个像素电路中的数据写入电路分时响应于第一扫描信号和开关控制信号，控制数据信号线与驱动电路导通，以使数据信号线将来自数据线的数据信号传输至驱动电路。
本公开实施例提供了一种像素电路。可选的，参考图2，该像素电路02可以包括：数据写入电路021和驱动电路022。
其中，数据写入电路021可以分别与第一扫描线Scan1、开关控制线MUX1、 数据信号线Data和驱动电路022耦接。数据写入电路021可以被配置为响应于第一扫描线Scan1提供的第一扫描信号和开关控制线MUX1提供的开关控制信号，控制数据信号线Data与驱动电路022的通断。
驱动电路022还可以与发光元件L1耦接。驱动电路022可以被配置为基于数据写入电路021提供的数据信号驱动发光元件L1发光。
可选的，参考图5，数据写入电路021可以包括：数据写入子电路0211和开关子电路0212。
数据写入子电路0211可以分别与第一扫描线Scan1、数据信号线Data和开关子电路0212耦接。数据写入子电路0211可以被配置为响应于第一扫描信号，控制数据信号线Data与开关子电路0212的通断。
开关子电路0212还可以分别与开关控制线MUX1和驱动电路022耦接。开关子电路0212并可以被配置为响应于开关控制信号，控制数据写入子电路0211与驱动电路022的通断。
可选的，参考图6，显示基板还可以包括：多条第一发光控制线EM1、多条第二发光控制线EM2、多条第二扫描线Scan2、多条初始化信号线Vinit和多条第一电源线ELVDD，位于显示区AA和非显示区BB，且与多个像素电路组Z1中的多个像素电路子组Z11耦接。驱动电路022可以包括：初始化电路0221和发光驱动电路0222。
初始化电路0221可以分别与第二扫描线Scan2、初始化信号线Vinit、发光驱动电路0222和发光元件L1的第一极耦接。初始化电路0221可以被配置为响应于第二扫描线Scan2提供的第二扫描信号，控制初始化信号线Vinit与发光驱动电路0222和发光元件L1的第一极的通断。
发光驱动电路0222还可以分别与数据写入电路021、第一电源线ELVDD、第一发光控制线EM1、第二发光控制线EM2和发光元件L1的第一极耦接。发光驱动电路0222可以被配置为响应于数据写入电路021提供的数据信号、第一发光控制线EM1提供的第一发光控制信号、第二发光控制线EM2提供的第二发光控制信号和第一电源线ELVDD提供的第一电源信号，向发光元件L1的第一极传输发光驱动信号。
发光元件L1的第二极可以被配置为与第二电源线ELVSS耦接，发光元件L1可以被配置为基于发光驱动信号和第二电源线ELVSS提供的第二电源信号发光。基于此也可以确定，显示基板除包括上述信号线之外，还可以包括一条 第二电源线ELVSS，以供发光元件L1的第二极搭接。
可选的，参考图7，发光驱动电路0222可以包括：存储子电路02221、发光控制子电路02222和驱动子电路02223。
存储子电路02221可以分别与数据写入电路021和发光控制子电路02222耦接。存储子电路02221可以被配置为调节耦接点处的电位。
发光控制子电路02222还可以分别与第一发光控制线EM1、第二发光控制线EM2、第一电源线ELVDD、数据写入电路021和驱动子电路02223耦接。发光控制子电路02222可以被配置为响应于第一发光控制信号和第二发光控制信号，控制第一电源线ELVDD与驱动子电路02223的通断。
驱动子电路02223还可以与发光元件L1的第一极耦接。驱动子电路02223可以被配置为响应于发光控制子电路02222提供的信号，向发光元件L1的第一极传输发光驱动信号。
可选的，参考图8，数据写入子电路0211可以包括：数据写入晶体管T1。数据写入晶体管T1的栅极可以与第一扫描线Scan1耦接，数据写入晶体管T1的第一极可以与数据信号线Data耦接，数据写入晶体管T1的第二极可以与开关子电路0212耦接。
开关子电路0212可以包括：开关晶体管T2。开关晶体管T2的栅极可以与开关控制线MUX1耦接，开关晶体管T2的第一极可以与数据写入子电路0211耦接，开关晶体管T2的第二极可以与驱动电路022耦接。
发光控制子电路02222可以包括：第一发光控制晶体管T3、第二发光控制晶体管T4和第三发光控制晶体管T5。
第一发光控制晶体管T3的栅极可以与第一发光控制线EM1耦接，第一发光控制晶体管T3的第一极可以与第一电源线ELVDD耦接，第一发光控制晶体管T3的第二极可以与第三发光控制晶体管T5的第一极耦接。
第二发光控制晶体管T4的栅极可以与第一发光控制线EM1耦接，第二发光控制晶体管T4的第一极可以与数据写入电路021耦接，第二发光控制晶体管T4的第二极可以与驱动子电路02223和初始化电路0221耦接。
第三发光控制晶体管T5的栅极可以与第二发光控制线EM2耦接，第三发光控制晶体管T5的第二极可以与驱动子电路02223耦接。
驱动子电路02223可以包括：驱动晶体管T8。
驱动晶体管T8的栅极可以分别与发光控制子电路02222和初始化电路 0221耦接，驱动晶体管T8的第一极可以与发光控制子电路02222耦接，驱动晶体管T8的第二极可以与发光元件L1的第一极耦接。
存储子电路02221可以包括：存储电容C1，存储电容C1的第一端可以与数据写入电路021耦接，存储电容C1的第二端可以与发光控制子电路02222耦接。
初始化电路0221可以包括：第一初始化晶体管T6和第二初始化晶体管T7。
第一初始化晶体管T6的栅极和第二初始化晶体管T7的栅极可以均与第二扫描线Scan2耦接，第一初始化晶体管T6的第一极和第二初始化晶体管T7的第一极可以均与初始化信号线Vinit耦接，第一初始化晶体管T6的第二极可以与发光驱动电路0222耦接，第二初始化晶体管T7的第二极可以与发光元件L1的第一极耦接。
需要说明的是，像素电路02中各个电路和各个子电路的具体结构和工作原理可以参考上述显示基板中实施例对应的内容，在此不再赘述。
图13是本公开实施例提供的一种像素电路的驱动方法的流程图，用于驱动如图2、图5至图8任一所示的像素电路。如图13所示，该方法包括：
步骤1301、初始化阶段，第二扫描线提供的第二扫描信号的电位和第一发光控制线提供的第一发光控制信号的电位均为第一电位，第一扫描线提供的第一扫描信号的电位、开关控制线提供的开关控制信号的电位和第二发光控制线提供的第二发光控制信号的电位均为第二电位，初始化电路响应于第二扫描信号，控制初始化信号线与第三节点和发光元件的第一极均导通，以使初始化信号线向第三节点和发光元件的第一极传输初始化信号，发光控制子电路响应于第一发光控制信号，控制第一节点与第三节点导通，且控制第一电源线与第二节点导通，以使第一电源线向第二节点传输第一电源信号。
步骤1302、数据写入阶段，第一扫描信号的电位、第二扫描信号的电位、开关控制信号的电位和第二发光控制线提供的第二发光控制信号的电位均为第一电位，第一发光控制信号的电位为第二电位，初始化电路响应于第二扫描信号，控制初始化信号线与第三节点和发光元件的第一极均导通，数据写入电路响应于第一扫描信号和开关控制信号，控制数据信号线与第一节点导通，以使数据信号线将来自数据线的数据信号传输至第一节点，发光控制子电路响应于第二发光控制信号，控制第二节点与第四节点导通。
步骤1303、发光阶段，第一发光控制信号的电位和第二发光控制信号的电位均为第一电位，第一扫描信号的电位、第二扫描信号的电位和开关控制信号的电位均为第二电位，发光控制子电路响应于第一发光控制信号，控制第一电源线与第二节点导通，且控制第一节点与第三节点导通，以及响应于第二发光控制信号，控制第二节点与第四节点导通，驱动子电路基于第三节点的电位和第四节点的电位，向发光元件的第一极传输发光驱动信号，以驱动发光元件发光。
需要说明的是，步骤1301至步骤1303的具体实现方式可以参考上述显示基板中实施例对应的内容，在此不再赘述。
图14是本公开实施例提供的一种显示装置的结构示意图。如图14所示，显示装置包括：第一驱动电路10，第二驱动电路20，以及如图1、图3、图4和图9任一所示的显示基板00。
其中，第一驱动电路10可以与显示基板00中的多条开关控制线MUX1耦接，第一驱动电路10可以被配置为向多条开关控制线MUX1提供开关控制信号。第二驱动电路20可以与显示基板00中的多条数据线Data耦接，第二驱动电路20可以被配置为向多条数据线Data提供数据信号。
可选的，第一驱动电路和第二驱动电路可以集成设置，如可以集成为上述实施例记载的源极驱动电路Driver IC。或，第一驱动电路和第二驱动电路也可以相互独立设置。
可选的，本公开实施例记载的显示装置可以为：OLED显示装置、AMOLED装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
本公开的实施方式部分使用的术语仅用于对本公开的实施例进行解释，而非旨在限定本公开。除非另作定义，本公开的实施方式使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。
如，本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”或者“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。
同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。
“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。
“上”、“下”、“左”或者“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
“和/或”，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的栅极驱动电路、移位寄存器单元、各电路和子电路的具体工作过程，可以参考方法实施例中的对应过程，在此不再赘述。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (19)

  1. 一种显示基板，包括：
    衬底，具有显示区和至少部分围绕所述显示区的非显示区；
    多个发光元件，位于所述显示区；
    多个像素电路组，位于所述显示区，至少一个所述像素电路组包括沿第一方排布的多个像素电路子组，每个所述像素电路子组包括沿第二方向排布的多个像素电路，所述第一方向和所述第二方向交叉；
    多条第一扫描线和多条数据信号线，位于所述显示区和所述非显示区，且与所述多个像素电路组中的多个像素电路子组耦接；
    多条开关控制线和多条数据线，位于所述非显示区，且与所述多个像素电路组中的多个像素电路子组耦接；
    其中，至少一个所述像素电路包括数据写入电路和驱动电路，所述数据写入电路分别与所述第一扫描线、所述开关控制线、所述数据信号线和所述驱动电路耦接，所述数据写入电路被配置为响应于所述第一扫描线提供的第一扫描信号和所述开关控制线提供的开关控制信号，控制所述数据信号线与所述驱动电路的通断，所述驱动电路还与所述发光元件耦接，所述驱动电路被配置为基于所述数据写入电路提供的数据信号驱动所述发光元件发光；
    以及，同一个像素电路子组与同一条开关控制线耦接，且与同一条数据信号线耦接；同一个像素电路组中的多个像素电路子组与不同的开关控制线耦接，且与同一个像素电路组中的多个像素电路子组耦接的多条数据信号线与同一条数据线耦接，并接收来自所述数据线的数据信号。
  2. 根据权利要求1所述的显示基板，其中，不同的像素电路组中，至少有两个像素电路子组共用所述多条开关控制线中的一条开关控制线。
  3. 根据权利要求2所述的显示基板，其中，所述多个像素电路组中，各个像素电路组包括的多个像素电路子组共用所述多条开关控制线。
  4. 根据权利要求1至3任一所述的显示基板，其中，每个所述像素电路组包括的像素电路子组的数量大于等于2且小于等于5。
  5. 根据权利要求1至4任一所述的显示基板，其中，所述多条开关控制线和所述多条第一扫描线沿所述第一方向延伸；
    所述多条数据信号线和所述多条数据线沿所述第二方向延伸。
  6. 根据权利要求1至5任一所述的显示基板，其中，所述第一方向与所述第二方向垂直。
  7. 根据权利要求1至6任一所述的显示基板，其中，所述多条开关控制线被配置为在不同时段向不同像素电路子组的数据写入电路提供开关控制信号。
  8. 根据权利要求1至7任一所述的显示基板，其中，所述数据写入电路包括：数据写入子电路和开关子电路；
    所述数据写入子电路分别与所述第一扫描线、所述数据信号线和所述开关子电路耦接，所述数据写入子电路被配置为响应于所述第一扫描信号，控制所述数据信号线与所述开关子电路的通断；
    所述开关子电路还分别与所述开关控制线和所述驱动电路耦接，所述开关子电路被配置为响应于所述开关控制信号，控制所述数据写入子电路与所述驱动电路的通断。
  9. 根据权利要求8所述的显示基板，其中，所述数据写入子电路包括：数据写入晶体管；
    所述数据写入晶体管的栅极与所述第一扫描线耦接，所述数据写入晶体管的第一极与所述数据信号线耦接，所述数据写入晶体管的第二极与所述开关子电路耦接。
  10. 根据权利要求8所述的显示基板，其中，所述开关子电路包括：开关晶体管；
    所述开关晶体管的栅极与所述开关控制线耦接，所述开关晶体管的第一极与所述数据写入子电路耦接，所述开关晶体管的第二极与所述驱动电路耦接。
  11. 根据权利要求1至10任一所述的显示基板，其中，所述显示基板还包括：多条第一发光控制线、多条第二发光控制线、多条第二扫描线、多条初始化信号线和多条第一电源线，位于所述显示区和所述非显示区，且与所述多个像素电路组中的多个像素电路子组耦接；所述驱动电路包括：初始化电路和发光驱动电路；
    所述初始化电路分别与所述第二扫描线、所述初始化信号线、所述发光驱动电路和所述发光元件的第一极耦接，所述初始化电路被配置为响应于所述第二扫描线提供的第二扫描信号，控制所述初始化信号线与所述发光驱动电路和所述发光元件的第一极的通断；
    所述发光驱动电路还分别与所述数据写入电路、所述第一电源线、所述第一发光控制线、所述第二发光控制线和所述发光元件的第一极耦接，所述发光驱动电路被配置为响应于所述数据写入电路提供的数据信号、所述第一发光控制线提供的第一发光控制信号、所述第二发光控制线提供的第二发光控制信号和所述第一电源线提供的第一电源信号，向所述发光元件的第一极传输发光驱动信号；
    所述发光元件的第二极被配置为与第二电源线耦接，所述发光元件被配置为基于所述发光驱动信号和所述第二电源线提供的第二电源信号发光。
  12. 根据权利要求11所述的显示基板，其中，所述发光驱动电路包括：存储子电路、发光控制子电路和驱动子电路；
    所述存储子电路分别与所述数据写入电路和所述发光控制子电路耦接，所述存储子电路被配置为调节耦接点处的电位；
    所述发光控制子电路还分别与所述第一发光控制线、所述第二发光控制线、所述第一电源线、所述数据写入电路和所述驱动子电路耦接，所述发光控制子电路被配置为响应于所述第一发光控制信号和所述第二发光控制信号，控制所述第一电源线与所述驱动子电路的通断；
    所述驱动子电路还与所述发光元件的第一极耦接，所述驱动子电路被配置为响应于所述发光控制子电路提供的信号，向所述发光元件的第一极传输发光驱动信号。
  13. 根据权利要求12所述的显示基板，其中，所述发光控制子电路包括： 第一发光控制晶体管、第二发光控制晶体管和第三发光控制晶体管；
    所述第一发光控制晶体管的栅极与所述第一发光控制线耦接，所述第一发光控制晶体管的第一极与所述第一电源线耦接，所述第一发光控制晶体管的第二极与所述第三发光控制晶体管的第一极耦接；
    所述第二发光控制晶体管的栅极与所述第一发光控制线耦接，所述第二发光控制晶体管的第一极与所述数据写入电路耦接，所述第二发光控制晶体管的第二极与所述驱动子电路和所述初始化电路耦接；
    所述第三发光控制晶体管的栅极与所述第二发光控制线耦接，所述第三发光控制晶体管的第二极与所述驱动子电路耦接。
  14. 根据权利要求12所述的显示基板，其中，所述驱动子电路包括：驱动晶体管；
    所述驱动晶体管的栅极分别与所述发光控制子电路和所述初始化电路耦接，所述驱动晶体管的第一极与所述发光控制子电路耦接，所述驱动晶体管的第二极与所述发光元件的第一极耦接。
  15. 根据权利要求12所述的显示基板，其中，所述存储子电路包括：存储电容；
    所述存储电容的第一端与所述数据写入电路耦接，所述存储电容的第二端与所述发光控制子电路耦接。
  16. 根据权利要求11至15任一所述的显示基板，其中，所述初始化电路包括：第一初始化晶体管和第二初始化晶体管；
    所述第一初始化晶体管的栅极和所述第二初始化晶体管的栅极均与所述第二扫描线耦接，所述第一初始化晶体管的第一极和所述第二初始化晶体管的第一极均与所述初始化信号线耦接，所述第一初始化晶体管的第二极与所述发光驱动电路耦接，所述第二初始化晶体管的第二极与所述发光元件的第一极耦接。
  17. 一种显示基板的驱动方法，被配置为驱动如权利要求1至16任一所述的显示基板，所述方法包括：
    多条开关控制线在不同时段提供开关控制信号，多条第一扫描线在不同时 段提供第一扫描信号，不同像素电路子组包括的多个像素电路中的数据写入电路分时响应于所述第一扫描信号和所述开关控制信号，控制数据信号线与驱动电路导通，以使所述数据信号线将来自数据线的数据信号传输至所述驱动电路。
  18. 一种显示装置，所述显示装置包括：第一驱动电路，第二驱动电路，以及如权利要求1至16任一所述的显示基板；
    所述第一驱动电路与所述显示基板中的多条开关控制线耦接，所述第一驱动电路被配置为向所述多条开关控制线提供开关控制信号；
    所述第二驱动电路与所述显示基板中的多条数据线耦接，所述第二驱动电路被配置为向所述多条数据线提供数据信号。
  19. 根据权利要求18所述的显示装置，其中，所述第一驱动电路与所述第二驱动电路集成设置。
CN202280000527.7A 2022-03-23 2022-03-23 显示基板及其驱动方法、显示装置 Pending CN117203697A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/082596 WO2023178570A1 (zh) 2022-03-23 2022-03-23 显示基板及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN117203697A true CN117203697A (zh) 2023-12-08

Family

ID=88099432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000527.7A Pending CN117203697A (zh) 2022-03-23 2022-03-23 显示基板及其驱动方法、显示装置

Country Status (2)

Country Link
CN (1) CN117203697A (zh)
WO (1) WO2023178570A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102291491B1 (ko) * 2015-01-15 2021-08-20 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
US10311791B2 (en) * 2015-07-10 2019-06-04 Sharp Kabushiki Kaisha Pixel circuit, display device, and method for driving same
WO2018179077A1 (ja) * 2017-03-28 2018-10-04 シャープ株式会社 表示装置およびその駆動方法
CN106940990B (zh) * 2017-04-24 2019-05-03 武汉华星光电技术有限公司 显示面板的充放电方法及驱动装置、显示器
CN110148384B (zh) * 2019-06-28 2021-08-03 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板和像素驱动电路的驱动方法
CN110379372B (zh) * 2019-08-30 2021-01-26 京东方科技集团股份有限公司 像素驱动单元、电路、方法、显示面板和显示装置
JP2023536014A (ja) * 2020-05-27 2023-08-23 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示パネル及びアレイ基板の駆動方法
CN111899684A (zh) * 2020-08-07 2020-11-06 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN112687237B (zh) * 2020-12-28 2022-03-29 武汉天马微电子有限公司 显示面板及其显示控制方法、显示装置

Also Published As

Publication number Publication date
WO2023178570A1 (zh) 2023-09-28

Similar Documents

Publication Publication Date Title
US10885878B2 (en) Image display
US10453387B2 (en) Display panel, display device, pixel driving circuit, and control method for the same
KR100612392B1 (ko) 발광 표시 장치 및 발광 표시 패널
KR100536235B1 (ko) 화상 표시 장치 및 그 구동 방법
WO2016169369A1 (zh) 一种显示装置及其像素电路
US9368064B2 (en) Display panel, display apparatus, and electronic system
US8344975B2 (en) EL display device with voltage variation reduction transistor
KR20200002050A (ko) 유기 발광 표시 장치
US20050264498A1 (en) Pixel circuit and display device
KR101986852B1 (ko) 표시 장치 및 전자 기기, 및 표시 패널의 구동 방법
KR20050021960A (ko) 전자 회로의 구동 방법, 전자 회로, 전자 장치, 전기 광학장치, 전자 기기 및 전자 장치의 구동 방법
US20230080385A1 (en) Display substrate and driving method therefor, and display device
US20200135114A1 (en) A pixel circuit, a driving method thereof, and a display apparatus
KR20140132275A (ko) 화소 회로 및 그 구동 방법
CN112289269A (zh) 一种像素电路及其控制方法和显示面板
CN111354315B (zh) 显示面板及显示装置、像素驱动方法
CN113470556A (zh) 显示装置
CN113096600A (zh) 折叠显示面板、装置及其驱动方法、电子设备
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
EP4145436A1 (en) Display panel and display device including the same
CN117203697A (zh) 显示基板及其驱动方法、显示装置
KR20090104721A (ko) 표시 장치
EP4207166A1 (en) Array substrate and display apparatus
KR100599606B1 (ko) 발광 표시 장치
CN114975563A (zh) 阵列基板、显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination