CN110379372B - 像素驱动单元、电路、方法、显示面板和显示装置 - Google Patents

Abstract

本发明提供一种像素驱动单元、电路、方法、显示面板和显示装置。像素驱动单元包括第一发光控制电路、第一存储电容、第一驱动电路、第一数据写入电路、数据写入控制电路和数据存储电容；所述数据存储电容的第一端与数据写入节点电连接，数据存储电容的第二端与第三电压端电连接；数据写入控制电路用于在栅线提供的栅极驱动信号和发光控制线提供的发光控制信号的控制下，控制数据线与数据写入节点之间连通。本发明使得数据线数目减半的同时不增加栅线的数量，增加开口率、降低功耗并使得驱动方式简洁。

Description

像素驱动单元、电路、方法、显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素驱动单元、电路、方法、显示面板和显示装置。

背景技术

在显示装置中，传统的减少数据驱动通道的方法是像素驱动电路包括第一像素驱动单元和第二像素驱动单元，所述第一像素驱动单元和所述第二像素驱动单元与同一列数据线连接，所述第一像素驱动单元与一行栅线连接，所述第二像素驱动单元与另一行栅线连接。然而，现有的像素驱动电路在减少数据线的同时，增加了栅线的数目，这种设计会造成开口率增加以及功耗增加。

发明内容

本发明的主要目的在于提供一种像素驱动单元、电路、方法、显示面板和显示装置，解决现有的像素驱动电路在减少数据线的同时，增加了栅线的数目，会造成开口率增加以及功耗增加的问题。

为了达到上述目的，本发明提供了一种像素驱动单元，包括第一发光控制电路、第一存储电容、第一驱动电路、第一数据写入电路、数据写入控制电路和数据存储电容；所述第一存储电容的第一端与所述第一驱动电路的控制端电连接，所述第一存储电容的第二端与第一电压端电连接；

所述第一发光控制电路用于在发光控制线提供的发光控制信号的控制下，控制第二电压端与所述第一驱动电路的第一端之间连通；

所述第一驱动电路的第二端与第一发光元件电连接；所述第一驱动电路用于在其控制端的电位的控制下，控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通；

所述第一数据写入电路用于在栅线提供的栅极驱动信号的控制下，控制第一驱动电路的第一端与数据写入节点之间连通，并控制所述第一驱动电路的控制端与所述第一驱动电路的第二端之间连通；

所述数据存储电容的第一端与所述数据写入节点电连接，所述数据存储电容的第二端与第三电压端电连接；

所述数据写入控制电路用于在栅线提供的栅极驱动信号和所述发光控制线提供的发光控制信号的控制下，控制数据线与所述数据写入节点之间连通。

实施时，所述数据写入控制电路包括第一控制晶体管和第二控制晶体管；

所述第一控制晶体管的控制极与所述栅线电连接，所述第一控制晶体管的第一极与所述第二控制晶体管的第二极电连接，所述第一控制晶体管的第二极与所述数据线电连接；

所述第二控制晶体管的控制极与所述发光控制线电连接，所述第二控制晶体管的第一极与所述数据写入节点电连接。

实施时，所述第一发光控制电路还用于在所述发光控制信号的控制下，控制所述第一驱动电路的第二端与所述第一发光元件之间连通。

实施时，本发明所述的像素驱动单元还包括第一初始化电路；

所述第一初始化电路用于在所述栅极驱动信号的控制下，控制将第一初始化电压写入所述第一发光元件的第一极，并用于在初始化控制线提供的初始化控制信号的控制下，将第二初始化电压写入所述第一驱动电路的控制端；所述第一发光元件的第二极与第四电压端电连接。

实施时，所述第一初始化电路包括第一初始化晶体管和第二初始化晶体管；

所述第一初始化晶体管的控制极与所述栅线电连接，所述第一初始化晶体管的第一极与所述第一发光元件的第一极电连接，所述第一初始化晶体管的第二极与第一初始化电压端电连接；所述第一初始化电压端用于提供所述第一初始化电压；

所述第二初始化晶体管的控制极与所述初始化控制线电连接，所述第二初始化晶体管的第一极与所述第一驱动电路的控制端电连接，所述第二初始化晶体管的第二极与第二初始化电压端电连接；所述第二初始化电压端用于提供所述第二初始化电压。

实施时，所述第一数据写入电路包括第一数据写入晶体管和第二数据写入晶体管；

所述第一数据写入晶体管的控制极与所述栅线电连接，所述第一数据写入晶体管的第一极与所述第一驱动电路的第一端电连接，所述第一数据写入晶体管的第二极与所述第一数据写入节点电连接；

所述第二数据写入晶体管的控制极与所述栅线电连接，所述第二数据写入晶体管的第一极与所述第一驱动电路的控制端电连接，所述第二数据写入晶体管的第二极与所述第一驱动电路的第二端电连接。

本发明还提供了一种像素驱动电路，包括第一像素驱动单元和第二像素驱动单元，所述第一像素驱动单元为上述的像素驱动单元；

所述第一像素驱动单元和所述第二像素驱动单元都与同一数据线电连接，所述第一像素驱动单元和所述第二像素驱动单元都与同一栅线电连接。

实施时，所述第二像素驱动单元包括第二发光控制电路、第二存储电容、第二驱动电路和第二数据写入电路；所述第二存储电容的第一端与所述第二驱动电路的控制端电连接，所述第二存储电容的第二端与第一电压端电连接；

所述第二发光控制电路用于在发光控制线提供的发光控制信号的控制下，控制第二电压端与所述第二驱动电路的第一端之间连通，并控制所述第二驱动电路的第二端与第二发光元件之间连通；

所述第二驱动电路的第二端与第二发光元件电连接；所述第二驱动电路用于在其控制端的电位的控制下，控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通；

所述第二数据写入电路用于在所述栅线提供的栅极驱动信号的控制下，控制第二驱动电路的第一端与所述数据线之间连通，并控制所述第二驱动电路的控制端与所述第二驱动电路的第二端之间连通。

实施时，所述第二像素驱动单元还包括第二初始化电路；

所述第二初始化电路用于在所述栅极驱动信号的控制下，控制将第一初始化电压写入所述第二发光元件的第一极，并用于在初始化控制线提供的初始化控制信号的控制下，将第二初始化电压写入所述第二驱动电路的控制端；所述第二发光元件的第二极与第四电压端电连接。

本发明还提供了一种像素驱动方法，用于驱动如上述的像素驱动电路，所述像素驱动方法包括：

在第一阶段，数据线提供第一数据电压，在栅极驱动信号和发光控制信号的控制下，数据写入控制电路控制数据线与数据写入节点之间连通，以将所述第一数据电压提供至所述数据写入节点，并将所述第一数据电压存储于所述数据存储电容中；

在第二阶段，在所述栅极驱动信号的控制下，第一数据写入电路控制第一驱动电路的第一端与所述数据写入节点之间连通，并控制第一驱动电路的第二端与第一存储电容的第一端之间连通；所述第一驱动电路在其控制端的电位的控制下，控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通，以将所述第一数据电压转移至第一存储电容中；

在第三阶段，在发光控制信号的控制下，第一发光控制电路控制第二电压端与所述第一驱动电路的第一端之间连通，所述第一驱动电路在其控制端的电位的控制下，控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通，以驱动第一发光元件发光。

实施时，第一像素驱动单元还包括第一初始化电路；所述像素驱动方法还包括：

在第一阶段，在初始化控制线提供的初始化控制信号的控制下，所述第一初始化电路将第二初始化电压写入所述第一驱动电路的控制端，以使得在所述第二阶段，所述第一驱动电路能够在其控制端的电位下，控制控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通；

在第二阶段，在所述栅极驱动信号的控制下，所述第一初始化电路控制将第一初始化电压写入第一发光元件的第一极，以控制所述第一发光元件不发光。

实施时，所述第二像素驱动单元包括第二发光控制电路、第二存储电容、第二驱动电路和第二数据写入电路；所述像素驱动方法还包括：

在第二阶段，数据线提供第二数据电压；在栅极驱动信号的控制下，所述第二数据写入电路控制第二驱动电路的第一端与所述数据线之间连通，并控制所述第二驱动电路的控制端与所述第二驱动电路的第二端之间连通；所述第二驱动电路在其控制端的电位的控制下，控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通，以将所述第二数据电压存储至所述第二存储电容中；

在第三阶段，在发光控制信号的控制下，第二发光控制电路控制第二电压端与所述第二驱动电路的第一端之间连通，所述第二驱动电路在其控制端的电位的控制下，控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通，以驱动第二发光元件发光。

实施时，第二像素驱动单元还包括第二初始化电路；所述像素驱动方法还包括：

在第一阶段，在初始化控制线提供的初始化控制信号的控制下，所述第二初始化电路将第二初始化电压写入所述第二驱动电路的控制端，以使得在所述第二阶段，所述第二驱动电路能够在其控制端的电位下，控制控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通；

在第二阶段，在所述栅极驱动信号的控制下，所述第二初始化电路控制将第一初始化电压写入第二发光元件的第一极，以控制所述第二发光元件不发光。

本发明还提供了一种显示面板，包括上述的像素驱动电路。

本发明还提供了一种显示装置，包括上述的显示面板。

与现有技术相比，本发明所述的像素驱动单元、电路、方法、显示面板和显示装置增加了数据存储电容和数据写入控制电路，以能够与同一行相邻的像素驱动单元共用一数据线和一栅线即可完成像素充电和驱动，使得数据线数目减半的同时不增加栅线的数量，可以在减少数据驱动IC(Integrated Circuit，集成电路)的数量及成本的同时，增加开口率、降低功耗并使得驱动方式简洁。

附图说明

图1是本发明实施例所述的像素驱动单元的结构图；

图2是本发明另一实施例所述的像素驱动单元的结构图；

图3是本发明又一实施例所述的像素驱动单元的结构图；

图4是本发明所述的像素驱动单元的一具体实施例的电路图；

图5是本发明实施例所述的像素驱动单元的工作时序图；

图6是本发明实施例所述的像素驱动电路的结构图；

图7是本发明实施例所述的像素驱动电路包括的第二像素驱动单元的一实施例的结构图；

图8是所述第二像素驱动单元的另一实施例的结构图；

图9是所述第二像素驱动单元的一具体实施例的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

如图1所示，本发明实施例所述的像素驱动单元包括第一发光控制电路11、第一存储电容Cst1、第一驱动电路12、第一数据写入电路13、数据写入控制电路14和数据存储电容Cst3；所述第一存储电容Cst1的第一端与所述第一驱动电路12的控制端电连接，所述第一存储电容Cst1的第二端与第一电压端电连接；所述第一电压端用于提供第一电压V1；

所述第一发光控制电路11分别与发光控制线EM、第二电压端和所述第一驱动电路12的第一端电连接，用于在发光控制线EM提供的发光控制信号的控制下，控制第二电压端与所述第一驱动电路12的第一端之间连通；所述第二电压端用于提供第二电压V2；

所述第一驱动电路12的第二端与第一发光元件EL1电连接；所述第一驱动电路12用于在其控制端的电位的控制下，控制所述第一驱动电路12的第一端与所述第一驱动电路12的第二端之间连通；

所述第一数据写入电路13分别与栅线Gate、第一驱动电路12的第一端与数据写入节点N1、所述第一驱动电路12的控制端和所述第一驱动电路12的第二端电连接，用于在栅线Gate提供的栅极驱动信号的控制下，控制第一驱动电路12的第一端与数据写入节点N1之间连通，并控制所述第一驱动电路12的控制端与所述第一驱动电路12的第二端之间连通；

所述数据存储电容Cst3的第一端与所述数据写入节点N1电连接，所述数据存储电容Cst3的第二端与第三电压端电连接；所述第三电压端用于提供第三电压V3；

所述数据写入控制电路14分别与栅线Gate、发光控制线EM、数据线Data和所述数据写入节点N1电连接，用于在栅线Gate提供的栅极驱动信号和所述发光控制线EM提供的发光控制信号的控制下，控制数据线Data与所述数据写入节点N1之间连通。

本发明实施例所述的像素驱动单元增加了数据存储电容Cst3和数据写入控制电路14，以能够与同一行相邻的像素驱动单元共用一数据线和一栅线即可完成像素充电和驱动，使得数据线数目减半的同时不增加栅线的数量，可以在减少数据驱动IC(IntegratedCircuit，集成电路)的数量及成本的同时，增加开口率、降低功耗并使得驱动方式简洁。

在本发明实施例中，所述第一电压V1可以为高电压VDD，所述第二电压V2可以为高电压VDD，所述第三电压V3可以为低电压VSS，但不以此为限。

并在本发明实施例中，所述第一发光元件EL1可以为第一有机发光二极管，所述第一有机发光二极管的阳极与所述第一驱动电路12的第二端电连接，所述第一有机发光二极管的阴极可以接入低电压VSS，但不以此为限。

本发明如图1所示的像素驱动单元的实施例在工作时，显示周期可以包括依次设置的第一阶段、第二阶段和第三阶段；

在第一阶段，数据线Data提供第一数据电压Vdata，在栅极驱动信号和发光控制信号的控制下，数据写入控制电路14控制数据线Data与数据写入节点N1之间连通，以将所述第一数据电压Vdata1提供至所述数据写入节点N1，并将所述第一数据电压Vdata1存储于所述数据存储电容Cst3中；

在第二阶段，在所述栅极驱动信号的控制下，第一数据写入电路13控制第一驱动电路12的第一端与所述数据写入节点N1之间连通，并控制第一驱动电路12的第二端与第一存储电容Cst1的第一端之间连通；所述第一驱动电路12在其控制端的电位的控制下，控制所述第一驱动电路12的第一端与所述第一驱动电路12的第二端之间连通，以将所述第一数据电压Vdata1转移至第一存储电容Cst1中；

在第三阶段，在发光控制信号的控制下，第一发光控制电路11控制第二电压端与所述第一驱动电路12的第一端之间连通，所述第一驱动电路12在其控制端的电位的控制下，控制所述第一驱动电路12的第一端与所述第一驱动电路12的第二端之间连通，以驱动第一发光元件EL1发光。

具体的，所述数据写入控制电路可以包括第一控制晶体管和第二控制晶体管；

所述第一控制晶体管的控制极与所述栅线电连接，所述第一控制晶体管的第一极与所述第二控制晶体管的第二极电连接，所述第一控制晶体管的第二极与所述数据线电连接；

所述第二控制晶体管的控制极与所述发光控制线电连接，所述第二控制晶体管的第一极与所述数据写入节点电连接。

如图2所示，在图1所示的像素驱动单元的实施例的基础上，所述数据写入控制电路14包括第一控制晶体管S1和第二控制晶体管S2；

所述第一控制晶体管S1的栅极与栅线Gate电连接，所述第一控制晶体管S1的源极与第二控制晶体管S2的漏极电连接，所述第一控制晶体管S1的漏极与数据线Data电连接；

所述第二控制晶体管S2的栅极与发光控制线EM电连接，所述第二控制晶体管S2的源极与所述数据写入节点N1电连接。

在图2所示的实施例中，所述第一控制晶体管S1和所述第二控制晶体管都为NMOS管(N型金属-氧化物-半导体晶体管)，但不以此为限。

本发明如图2所述的像素驱动单元的实施例在工作时，在第一阶段，Gate和EM都输出高电平，S1和S2打开，Data输入第一数据电压Vdata1，以将Vata1写入数据写入节点N1；在第二阶段，EM输出低电平，S2关闭，确保Data输入的数据电压不会一直往复的向Cst3充电而带来的功耗增加。

在具体实施时，所述第一发光控制电路还可以分别与所述第一驱动电路的第二端和所述第一发光元件电连接，用于在所述发光控制信号的控制下，控制所述第一驱动电路的第二端与所述第一发光元件之间连通。

具体的，所述第一发光控制电路可以包括第一发光控制晶体管和第二发光控制晶体管；

所述第一发光控制晶体管的控制极与所述发光控制线电连接，所述第一发光控制晶体管的第一极与所述第二电压端电连接，所述第一发光控制晶体管的第二极与所述第一驱动电路的第一端电连接；

所述第二发光控制晶体管的控制极与所述发光控制线电连接，所述第二发光控制晶体管的第一极与所述第一驱动电路的第二端电连接，所述第二发光控制晶体管的第二极与所述第一发光元件EL1电连接。

优选的，本发明实施例所述的像素驱动单元还可以包括第一初始化电路；

所述第一初始化电路用于在所述栅极驱动信号的控制下，控制将第一初始化电压写入所述第一发光元件的第一极，并用于在初始化控制线提供的初始化控制信号的控制下，将第二初始化电压写入所述第一驱动电路的控制端；所述第一发光元件的第二极与第四电压端电连接。

在优选情况下，本发明实施例所述的像素驱动单元还可以包括第一初始化电路，在栅极驱动信号的控制下，对第一发光元件的第一极的电位进行初始化，以使得第一发光元件不发光；并在初始化控制信号的控制下，对第一驱动电路的控制端的电位进行复位，以使得在第二阶段，第一驱动电路能够在其控制端的电位的控制下，控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通，以能够将第一数据单元存储于第一存储电容中。

在本发明实施例中，所述第四电压端可以为低电压端，但不以此为限。

如图3所示，在图1所示的像素驱动单元的实施例的基础上，本发明实施例所述的像素驱动单元还包括第一初始化电路15；

所述第一初始化电路15分别与栅线Gate、初始化控制线RST、第一初始电压端、第二初始电压端、所述第一发光元件EL1的第一极和所述第一驱动电路12的控制端电连接，用于在所述栅极驱动信号的控制下，控制将第一初始化电压Vi1写入所述第一发光元件EL1的第一极，并在所述初始化控制线RST提供的初始化控制信号的控制下，将第二初始化电压Vi2写入所述第一驱动电路12的控制端；所述第一发光元件EL1的第二极接入低电压VSS。

在图3所示的实施例中，第四电压端为低电压端，所述第一初始电压端用于提供第一初始电压Vi1，所述第二初始电压端用于提供第二初始电压Vi2。

具体的，所述第一初始化电路可以包括第一初始化晶体管和第二初始化晶体管；

所述第一初始化晶体管的控制极与所述栅线电连接，所述第一初始化晶体管的第一极与所述第一发光元件的第一极电连接，所述第一初始化晶体管的第二极与第一初始化电压端电连接；所述第一初始化电压端用于提供所述第一初始化电压；

所述第二初始化晶体管的控制极与所述初始化控制线电连接，所述第二初始化晶体管的第一极与所述第一驱动电路的控制端电连接，所述第二初始化晶体管的第二极与第二初始化电压端电连接；所述第二初始化电压端用于提供所述第二初始化电压。

在具体实施时，所述第一数据写入电路可以包括第一数据写入晶体管和第二数据写入晶体管；

所述第一数据写入晶体管的控制极与所述栅线电连接，所述第一数据写入晶体管的第一极与所述第一驱动电路的第一端电连接，所述第一数据写入晶体管的第二极与所述第一数据写入节点电连接；

所述第二数据写入晶体管的控制极与所述栅线电连接，所述第二数据写入晶体管的第一极与所述第一驱动电路的控制端电连接，所述第二数据写入晶体管的第二极与所述第一驱动电路的第二端电连接。

下面通过一具体实施例来说明本发明所述的像素驱动单元。

如图4所示，本发明所述的像素驱动单元的一具体实施例包括第一发光控制电路、第一存储电容Cst1、第一驱动电路、第一数据写入电路、数据写入控制电路14、第一初始化电路和数据存储电容Cst3；所述第一驱动电路包括第一驱动晶体管M51；

所述第一存储电容Cst1的第一端与所述第一驱动晶体管M51的栅极电连接，所述第一存储电容Cst1的第二端与高电压端电连接；所述高电压端用于提供高电压VDD；

所述数据写入控制电路14包括第一控制晶体管S1和第二控制晶体管S2；

所述第一控制晶体管S1的栅极与栅线Gate电连接，所述第一控制晶体管S1的源极与第二控制晶体管S2的漏极电连接，所述第一控制晶体管S1的漏极与数据线Data电连接；

所述第二控制晶体管S2的栅极与发光控制线EM电连接，所述第二控制晶体管S2的源极与所述数据写入节点N1电连接；

所述第一发光控制电路包括第一发光控制晶体管M52和第二发光控制晶体管M53；

所述第一发光控制晶体管M52的栅极与所述发光控制线EM电连接，所述第一发光控制晶体管M52的源极与所述高电压端电连接，所述第一发光控制晶体管M52的漏极与所述第一驱动晶体管M51的源极电连接；

所述第二发光控制晶体管M53的栅极与所述发光控制线EM电连接，所述第二发光控制晶体管M53的源极与所述第一驱动晶体管M51的漏极电连接，所述第二发光控制晶体管M53的漏极与第一有机发光二极管OLED1的阳极电连接；OLED1的阴极接入低电压VSS；

所述第一初始化电路包括第一初始化晶体管M54和第二初始化晶体管M55；

所述第一初始化晶体管M54的栅极与所述栅线Gate电连接，所述第一初始化晶体管M54的源极与所述第一有机发光二极管OLED1的阳极电连接，所述第一初始化晶体管M54的漏极与第一初始化电压端电连接；所述第一初始化电压端用于提供所述第一初始化电压Vi1；

所述第二初始化晶体管M55的栅极与初始化控制线RST电连接，所述第二初始化晶体管M55的源极与所述第一驱动晶体管M51的栅极电连接，所述第二初始化晶体管M55的漏极与第二初始化电压端电连接；所述第二初始化电压端用于提供所述第二初始化电压Vi2；

所述第一数据写入电路包括第一数据写入晶体管M56和第二数据写入晶体管M57；

所述第一数据写入晶体管M56的栅极与所述栅线Gate电连接，所述第一数据写入晶体管M56的源极与所述第一驱动晶体管M51的源极电连接，所述第一数据写入晶体管M56的漏极与所述第一数据写入节点N1电连接；

所述第二数据写入晶体管M57的栅极与所述栅线Gate电连接，所述第二数据写入晶体管M57的源极与所述第一驱动晶体管M51的栅极电连接，所述第二数据写入晶体管M57的漏极与所述第一驱动晶体管M51的漏极电连接。

在图4所示的像素驱动单元的具体实施例中，S1和S2为NMOS管(N型金属-氧化物-半导体晶体管)，M51、M52、M53、M54、M55、M56和M57都为PMOS管(P型金属-氧化物-半导体晶体管)，但不以此为限。

在图4所示的像素驱动单元的具体实施例中，第一发光元件为第一有机发光二极管，但不以此为限。

在图4所示的像素驱动单元的具体实施例中，第二初始化电压Vi2可以为0V，但不以此为限。

如图5所示，本发明如图4所示的像素驱动单元的具体实施例在工作时，显示周期包括第一阶段T1、第二阶段T2和第三阶段T3；

在第一阶段T1，Gate输入高电平，EM输入高电平，S1和S2打开，Data输入第一数据电压Vdata1，将Vdata1写入N1，并通过Vdata1向Cst3充电，将Vdata1存储于Cst3中；在第一阶段T1，M51、M52、M53、M54、M56和M57都关闭；并在第一阶段T1，RST输入低电平，M55打开，以使得M51的栅极电压为0V；

在第二阶段T2，Gate输入低电平，EM输入高电平，RST输入高电平，S1关闭，M56和M57打开，Vdata1写入M51的源极，Vdata1为正，M51打开，以将Cst3中存储的电压转移到Cst1中，以将Vdata1存储于Cst1中；M54打开，以将Vi1写入OLED1的阳极，以控制OLED1不发光；在第二阶段T2，S1关闭，以隔断Data与Cst3；

在第三阶段T3，EM输入低电平，Gate输入高电平，RST输入高电平，S2关闭，以使得后续数据线Data提供的电压无法转移到Cst3上，从而避免了一直给Cst3充放电而导致的功耗增加；M54、M55、M56和M57都关闭，M52和M53打开，以使得M51打开以驱动OLED1发光。

本发明如图4所示的像素驱动单元的具体实施例在工作时，在第一阶段T1和第二阶段T2，EM输入高电平，M52和M53关闭。

如图6所示，本发明实施例所述的像素驱动电路包括第一像素驱动单元61和第二像素驱动单元62，所述第一像素驱动单元为上述的像素驱动单元61；

所述第一像素驱动单元61和所述第二像素驱动单元62都与同一数据线Data电连接，所述第一像素驱动单元61和所述第二像素驱动单元62都与同一栅线Gate电连接。

本发明实施例所述的像素驱动电路中的两个像素驱动单元共用一数据线和一栅线即可完成像素充电和驱动，使得数据线数目减半的同时不增加栅线的数量，可以在减少数据驱动IC(Integrated Circuit，集成电路)的数量及成本的同时，增加开口率、降低功耗并使得驱动方式简洁。

具体的，所述第二像素驱动单元可以包括第二发光控制电路、第二存储电容、第二驱动电路和第二数据写入电路；所述第二存储电容的第一端与所述第二驱动电路的控制端电连接，所述第二存储电容的第二端与第一电压端电连接；

所述第二发光控制电路用于在发光控制线提供的发光控制信号的控制下，控制第二电压端与所述第二驱动电路的第一端之间连通，并控制所述第二驱动电路的第二端与第二发光元件之间连通；

所述第二驱动电路的第二端与第二发光元件电连接；所述第二驱动电路用于在其控制端的电位的控制下，控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通；

所述第二数据写入电路用于在所述栅线提供的栅极驱动信号的控制下，控制第二驱动电路的第一端与所述数据线之间连通，并控制所述第二驱动电路的控制端与所述第二驱动电路的第二端之间连通。

在本发明实施例中，所述第二发光元件可以为第二有机发光二极管，但不以此为限。

如图7所示，所述第二像素驱动单元可以包括第二发光控制电路71、第二存储电容Cst2、第二驱动电路72和第二数据写入电路73；所述第二存储电容Cst2的第一端与所述第二驱动电路72的控制端电连接，所述第二存储电容Cst2的第二端与高电压端电连接；所述高电压端用于提供高电压VDD；

所述第二发光控制电路71分别与发光控制线EM、所述高电压端、所述第二驱动电路72的第一端、所述第二驱动电路72的第二端和所述第二发光元件EL2电连接，用于在发光控制线EM提供的发光控制信号的控制下，控制所述高电压端与所述第二驱动电路72的第一端之间连通，并控制所述第二驱动电路72的第二端与第二发光元件EL2之间连通；

所述第二驱动电路72的第二端与第二发光元件EL2电连接；所述第二驱动电路72用于在其控制端的电位的控制下，控制所述第二驱动电路72的第一端与所述第二驱动电路72的第二端之间连通；

所述第二数据写入电路73分别与栅线Gate、第二驱动电路72的第一端、数据线Data、第二驱动电路72的控制端和所述第二驱动电路72的第二端电连接，用于在所述栅线Gate提供的栅极驱动信号的控制下，控制第二驱动电路72的第一端与所述数据线Data之间连通，并控制所述第二驱动电路72的控制端与所述第二驱动电路72的第二端之间连通。

如图7所示的第二像素驱动单元的实施例在工作时，显示周期包括依次设置的第一阶段、第二阶段和第三阶段；

在第二阶段，数据线Data提供第二数据电压Vdata2；在栅极驱动信号的控制下，所述第二数据写入电路73控制第二驱动电路72的第一端与所述数据线Data之间连通，并控制所述第二驱动电路72的控制端与所述第二驱动电路72的第二端之间连通；所述第二驱动电路72在其控制端的电位的控制下，控制所述第二驱动电路72的第一端与所述第二驱动电路72的第二端之间连通，以将所述第二数据电压Vdata2存储至所述第二存储电容Cst2中；

在第三阶段，在发光控制信号的控制下，第二发光控制电路71控制所述高电压端与所述第二驱动电路72的第一端之间连通，所述第二驱动电路72在其控制端的电位的控制下，控制所述第二驱动电路72的第一端与所述第二驱动电路72的第二端之间连通，以驱动第二发光元件EL2发光。

优选的，所述第二像素驱动单元还可以包括第二初始化电路；

所述第二初始化电路用于在所述栅极驱动信号的控制下，控制将第一初始化电压写入所述第二发光元件的第一极，并用于在初始化控制线提供的初始化控制信号的控制下，将第二初始化电压写入所述第二驱动电路的控制端；所述第二发光元件的第二极与第四电压端电连接。

在优选情况下，所述第二像素驱动单元还可以包括第二初始化电路，在栅极驱动信号的控制下，对第二发光元件的第一极的电位进行初始化，以使得第二发光元件不发光；并在初始化控制信号的控制下，对第二驱动电路的控制端的电位进行复位，以使得在第二阶段，第二驱动电路能够在其控制端的电位的控制下，控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通，以能够将第二数据电压存储于第二存储电容中。

如图8所示，在如图7所示的第二像素驱动单元的实施例的基础上，所述第二像素驱动单元的实施例还包括第二初始化电路74；

所述第二初始化电路74分别与栅线Gate、初始化控制线RST、所述第二发光元件EL2的第一极、所述第二驱动电路72的控制端、第一初始化电压端和第二初始化电压端电连接，用于在所述栅极驱动信号的控制下，控制将第一初始化电压Vi1写入所述第二发光元件EL2的第一极，并用于在初始化控制线RST提供的初始化控制信号的控制下，将第二初始化电压Vi2写入所述第二驱动电路72的控制端；所述第二发光元件EL2的第二极接入低电压VSS；

所述第一初始电压端用于提供第一初始电压Vi1，所述第二初始化电压端用于提供第二初始电压Vi2。

如图9所示，所述第二像素驱动单元的一具体实施例包括第二发光控制电路、第二存储电容Cst2、第二驱动电路、第二数据写入电路和第二初始化电路；所述第二驱动电路包括第二驱动晶体管M91；

所述第二存储电容Cst2的第一端与所述第二驱动晶体管M91的栅极电连接，所述第二存储电容Cst2的第二端与高电压端电连接；所述高电压端用于提供高电压VDD；

所述第二发光控制电路包括第三发光控制晶体管M92和第四发光控制晶体管M93；

所述第三发光控制晶体管M92的栅极与所述发光控制线EM电连接，所述第三发光控制晶体管M92的源极与所述高电压端电连接，所述第三发光控制晶体管M92的漏极与所述第二驱动晶体管M91的源极电连接；

所述第四发光控制晶体管M93的栅极与所述发光控制线EM电连接，所述第四发光控制晶体管M93的源极与所述第二驱动晶体管M91的漏极电连接，所述第四发光控制晶体管M93的漏极与第二有机发光二极管OLED2的阳极电连接；OLED2的阴极接入低电压VSS；

所述第二初始化电路包括第三初始化晶体管M94和第四初始化晶体管M95；

所述第三初始化晶体管M94的栅极与所述栅线Gate电连接，所述第三初始化晶体管M94的源极与所述第二有机发光二极管OLED2的阳极电连接，所述第三初始化晶体管M94的漏极与第一初始化电压端电连接；所述第一初始化电压端用于提供所述第一初始化电压Vi1；

所述第四初始化晶体管M95的栅极与初始化控制线RST电连接，所述第四初始化晶体管M95的源极与所述第二驱动晶体管M91的栅极电连接，所述第四初始化晶体管M95的漏极与第二初始化电压端电连接；所述第二初始化电压端用于提供所述第二初始化电压Vi2；

所述第二数据写入电路包括第三数据写入晶体管M96和第四数据写入晶体管M97；

所述第三数据写入晶体管M96的栅极与所述栅线Gate电连接，所述第三数据写入晶体管M96的源极与所述第二驱动晶体管M91的源极电连接，所述第三数据写入晶体管M96的漏极与所述数据线Data电连接；

所述第四数据写入晶体管M97的栅极与所述栅线Gate电连接，所述第四数据写入晶体管M97的源极与所述第二驱动晶体管M91的栅极电连接，所述第四数据写入晶体管M97的漏极与所述第二驱动晶体管M91的漏极电连接。

在图9所示的第二像素驱动单元的具体实施例中，M91、M92、M93、M94、M95、M96和M97都为PMOS管(P型金属-氧化物-半导体晶体管)，但不以此为限。

在图9所示的第二像素驱动单元的具体实施例中，第二初始化电压Vi2可以为0V，但不以此为限。

图9所示的第二像素驱动单元的具体实施例在工作时，如图5所示，显示周期包括依次设置的第一阶段T1、第二阶段T2和第三阶段T3；

在第一阶段T1，Gate输入高电平，EM输入高电平，M91、M92、M93、M94、M96和M97都关闭；并在第一阶段T1，RST输入低电平，M95打开，以使得M91的栅极电压为0V；

在第二阶段T2，Data写入第二数据电压Vdata2；Gate输入低电平，EM输入高电平，RST输入高电平，M96和M97打开，Vdata2写入M91的源极，Vdata2为正，M91打开，以通过Vdata2为Cst2充电，以将Vdata2存储于Cst2中；M94打开，以将Vi1写入OLED2的阳极，以控制OLED2不发光；

在第三阶段T3，EM输入低电平，Gate输入高电平，RST输入高电平，M94、M95、M96和M97都关闭，M92和M93打开，以使得M91打开以驱动OLED2发光。

本发明如图9所示的第二像素驱动单元的具体实施例在工作时，在第一阶段T1和第二阶段T2，EM输入高电平，M92和M93关闭。

本发明所述的像素驱动电路的一具体实施例包括如图4所示的第一像素驱动单元的具体实施例和如图9所示的第二像素驱动单元的具体实施例；

如图5所示，本发明所述的像素驱动电路的该具体实施例在工作时，显示周期包括第一阶段T1、第二阶段T2和第三阶段T3；

在第一阶段T1，Gate输入高电平，EM输入高电平，S1和S2打开，Data输入第一数据电压Vdata1，将Vdata1写入N1，并通过Vdata1向Cst3充电，将Vdata1存储于Cst3中；在第一阶段T1，M51、M52、M53、M54、M56和M57都关闭；并在第一阶段T1，RST输入低电平，M55打开，以使得M51的栅极电压为0V；M91、M92、M93、M94、M96和M97都关闭；并在第一阶段T1，RST输入低电平，M95打开，以使得M91的栅极电压为0V；

在第二阶段T2，Gate输入低电平，EM输入高电平，RST输入高电平，S1关闭，M56和M57打开，Vdata1写入M51的源极，Vdata1为正，M51打开，以将Cst3中存储的电压转移到Cst1中，以将Vdata1存储于Cst1中；M54打开，以将Vi1写入OLED1的阳极，以控制OLED1不发光；在第二阶段T2，S1关闭，以隔断Data与Cst3；Data写入第二数据电压Vdata2；M96和M97打开，Vdata2写入M91的源极，Vdata2为正，M91打开，以通过Vdata2为Cst2充电，以将Vdata2存储于Cst2中；M94打开，以将Vi1写入OLED2的阳极，以控制OLED2不发光；

在第三阶段T3，EM输入低电平，Gate输入高电平，RST输入高电平，S2关闭，以使得后续数据线Data提供的电压无法转移到Cst3上，从而避免了一直给Cst3充放电而导致的功耗增加；M54、M55、M56和M57都关闭，M52和M53打开，以使得M51打开以驱动OLED1发光；M94、M95、M96和M97都关闭，M92和M93打开，以使得M91打开以驱动OLED2发光。

本发明实施例所述的像素驱动方法，用于驱动上述的像素驱动电路，所述像素驱动方法可以包括：

在第一阶段，数据线提供第一数据电压，在栅极驱动信号和发光控制信号的控制下，第一数据写入控制电路控制数据线与数据写入节点之间连通，以将所述第一数据电压提供至所述数据写入节点，并将所述第一数据电压存储于所述数据存储电容中；

在第二阶段，在所述栅极驱动信号的控制下，第一数据写入电路控制第一驱动电路的第一端与所述数据写入节点之间连通，并控制第一驱动电路的第二端与第一存储电容的第一端之间连通；所述第一驱动电路在其控制端的电位的控制下，控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通，以将所述第一数据电压转移至第一存储电容中；

在第三阶段，在发光控制信号的控制下，第一发光控制电路控制第二电压端与所述第一驱动电路的第一端之间连通，所述第一驱动电路在其控制端的电位的控制下，控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通，以驱动第一发光元件发光。

本发明实施例所述的像素驱动方法的驱动方式简洁，在第一阶段，将第一数据电压存储于数据存储电容中，在第二阶段将第一数据电压转移至第一存储电容中，在第三阶段驱动第一发光元件发光。

本发明实施例所述的像素驱动方法能够在仅在一根栅线提供的栅极驱动信号的控制下即能实现两个像素驱动单元的数据电压写入，驱动方式简单。

优选的，第一像素驱动单元还可以包括第一初始化电路；所述像素驱动方法还可以包括：

在第一阶段，在初始化控制线提供的初始化控制信号的控制下，所述第一初始化电路将第二初始化电压写入所述第一驱动电路的控制端，以使得在所述第二阶段，所述第一驱动电路能够在其控制端的电位下，控制控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通；

在第二阶段，在所述栅极驱动信号的控制下，所述第一初始化电路控制将第一初始化电压写入第一发光元件的第一极，以控制所述第一发光元件不发光。

在优选情况下，第一像素驱动单元还可以包括第一初始化电路，在栅极驱动信号的控制下，对第一发光元件的第一极的电位进行初始化，以使得第一发光元件不发光；并在初始化控制信号的控制下，对第一驱动电路的控制端的电位进行复位，以使得在第二阶段，第一驱动电路能够在其控制端的电位的控制下，控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通，以能够将第一数据单元存储于第一存储电容中。

在具体实施时，所述第二像素驱动单元可以包括第二发光控制电路、第二存储电容、第二驱动电路和第二数据写入电路；所述像素驱动方法还包括：

在第二阶段，数据线提供第二数据电压；在栅极驱动信号的控制下，所述第二数据写入电路控制第二驱动电路的第一端与所述数据线之间连通，并控制所述第二驱动电路的控制端与所述第二驱动电路的第二端之间连通；所述第二驱动电路在其控制端的电位的控制下，控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通，以将所述第二数据电压存储至所述第二存储电容中；

在第三阶段，在发光控制信号的控制下，第二发光控制电路控制第二电压端与所述第二驱动电路的第一端之间连通，所述第二驱动电路在其控制端的电位的控制下，控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通，以驱动第二发光元件发光。

在本发明实施例所述的像素驱动方法中，在第二阶段，同时将第二数据电压存储于第二存储电容中，在第三阶段，第二驱动电路驱动第二发光元件发光，驱动方式简单。

优选的，第二像素驱动单元还可以包括第二初始化电路；所述像素驱动方法还可以包括：

在第一阶段，在初始化控制线提供的初始化控制信号的控制下，所述第二初始化电路将第二初始化电压写入所述第二驱动电路的控制端，以使得在所述第二阶段，所述第二驱动电路能够在其控制端的电位下，控制控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通；

在第二阶段，在所述栅极驱动信号的控制下，所述第二初始化电路控制将第一初始化电压写入第二发光元件的第一极，以控制所述第二发光元件不发光。

在优选情况下，所述第二像素驱动单元还可以包括第二初始化电路，在栅极驱动信号的控制下，对第二发光元件的第一极的电位进行初始化，以使得第二发光元件不发光；并在初始化控制信号的控制下，对第二驱动电路的控制端的电位进行复位，以使得在第二阶段，第二驱动电路能够在其控制端的电位的控制下，控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通，以能够将第二数据电压存储于第二存储电容中。

本发明实施例所述的显示面板包括上述的像素驱动电路。

本发明实施例所述的显示装置包括上述的显示面板。

本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种像素驱动单元，其特征在于，包括第一发光控制电路、第一存储电容、第一驱动电路、第一数据写入电路、数据写入控制电路和数据存储电容；所述第一存储电容的第一端与所述第一驱动电路的控制端电连接，所述第一存储电容的第二端与第一电压端电连接；

所述第一发光控制电路用于在发光控制线提供的发光控制信号的控制下，控制第二电压端与所述第一驱动电路的第一端之间连通；

所述第一驱动电路的第二端与第一发光元件电连接；所述第一驱动电路用于在其控制端的电位的控制下，控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通；

所述第一数据写入电路用于在栅线提供的栅极驱动信号的控制下，控制第一驱动电路的第一端与数据写入节点之间连通，并控制所述第一驱动电路的控制端与所述第一驱动电路的第二端之间连通；

所述数据存储电容的第一端与所述数据写入节点电连接，所述数据存储电容的第二端与第三电压端电连接；

所述数据写入控制电路用于在栅线提供的栅极驱动信号和所述发光控制线提供的发光控制信号的控制下，控制数据线与所述数据写入节点之间连通；

所述像素驱动单元和同一行相邻的像素驱动单元共用一数据线和一栅线。

2.如权利要求1所述的像素驱动单元，其特征在于，所述数据写入控制电路包括第一控制晶体管和第二控制晶体管；

所述第一控制晶体管的控制极与所述栅线电连接，所述第一控制晶体管的第一极与所述第二控制晶体管的第二极电连接，所述第一控制晶体管的第二极与所述数据线电连接；

所述第二控制晶体管的控制极与所述发光控制线电连接，所述第二控制晶体管的第一极与所述数据写入节点电连接。

3.如权利要求1所述的像素驱动单元，其特征在于，所述第一发光控制电路还用于在所述发光控制信号的控制下，控制所述第一驱动电路的第二端与所述第一发光元件之间连通。

4.如权利要求1至3中任一权利要求所述的像素驱动单元，其特征在于，还包括第一初始化电路；

所述第一初始化电路用于在所述栅极驱动信号的控制下，控制将第一初始化电压写入所述第一发光元件的第一极，并用于在初始化控制线提供的初始化控制信号的控制下，将第二初始化电压写入所述第一驱动电路的控制端；所述第一发光元件的第二极与第四电压端电连接。

5.如权利要求4所述的像素驱动单元，其特征在于，所述第一初始化电路包括第一初始化晶体管和第二初始化晶体管；

所述第一初始化晶体管的控制极与所述栅线电连接，所述第一初始化晶体管的第一极与所述第一发光元件的第一极电连接，所述第一初始化晶体管的第二极与第一初始化电压端电连接；所述第一初始化电压端用于提供所述第一初始化电压；

所述第二初始化晶体管的控制极与所述初始化控制线电连接，所述第二初始化晶体管的第一极与所述第一驱动电路的控制端电连接，所述第二初始化晶体管的第二极与第二初始化电压端电连接；所述第二初始化电压端用于提供所述第二初始化电压。

6.如权利要求1至3中任一权利要求所述的像素驱动单元，其特征在于，所述第一数据写入电路包括第一数据写入晶体管和第二数据写入晶体管；

所述第一数据写入晶体管的控制极与所述栅线电连接，所述第一数据写入晶体管的第一极与所述第一驱动电路的第一端电连接，所述第一数据写入晶体管的第二极与所述第一数据写入节点电连接；

所述第二数据写入晶体管的控制极与所述栅线电连接，所述第二数据写入晶体管的第一极与所述第一驱动电路的控制端电连接，所述第二数据写入晶体管的第二极与所述第一驱动电路的第二端电连接。

7.一种像素驱动电路，其特征在于，包括第一像素驱动单元和第二像素驱动单元，所述第一像素驱动单元为如权利要求1至6中任一权利要求所述的像素驱动单元；

所述第一像素驱动单元和所述第二像素驱动单元都与同一数据线电连接，所述第一像素驱动单元和所述第二像素驱动单元都与同一栅线电连接。

8.如权利要求7所述的像素驱动电路，其特征在于，所述第二像素驱动单元包括第二发光控制电路、第二存储电容、第二驱动电路和第二数据写入电路；所述第二存储电容的第一端与所述第二驱动电路的控制端电连接，所述第二存储电容的第二端与第一电压端电连接；

所述第二发光控制电路用于在发光控制线提供的发光控制信号的控制下，控制第二电压端与所述第二驱动电路的第一端之间连通，并控制所述第二驱动电路的第二端与第二发光元件之间连通；

所述第二驱动电路的第二端与第二发光元件电连接；所述第二驱动电路用于在其控制端的电位的控制下，控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通；

所述第二数据写入电路用于在所述栅线提供的栅极驱动信号的控制下，控制第二驱动电路的第一端与所述数据线之间连通，并控制所述第二驱动电路的控制端与所述第二驱动电路的第二端之间连通。

9.如权利要求8所述的像素驱动电路，其特征在于，所述第二像素驱动单元还包括第二初始化电路；

所述第二初始化电路用于在所述栅极驱动信号的控制下，控制将第一初始化电压写入所述第二发光元件的第一极，并用于在初始化控制线提供的初始化控制信号的控制下，将第二初始化电压写入所述第二驱动电路的控制端；所述第二发光元件的第二极与第四电压端电连接。

10.一种像素驱动方法，用于驱动如权利要求7至9中任一权利要求所述的像素驱动电路，其特征在于，所述像素驱动方法包括：

在第一阶段，数据线提供第一数据电压，在栅极驱动信号和发光控制信号的控制下，数据写入控制电路控制数据线与数据写入节点之间连通，以将所述第一数据电压提供至所述数据写入节点，并将所述第一数据电压存储于所述数据存储电容中；

在第二阶段，在所述栅极驱动信号的控制下，第一数据写入电路控制第一驱动电路的第一端与所述数据写入节点之间连通，并控制第一驱动电路的第二端与第一存储电容的第一端之间连通；所述第一驱动电路在其控制端的电位的控制下，控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通，以将所述第一数据电压转移至第一存储电容中；

在第三阶段，在发光控制信号的控制下，第一发光控制电路控制第二电压端与所述第一驱动电路的第一端之间连通，所述第一驱动电路在其控制端的电位的控制下，控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通，以驱动第一发光元件发光。

11.如权利要求10所述的像素驱动方法，其特征在于，第一像素驱动单元还包括第一初始化电路；所述像素驱动方法还包括：

在第一阶段，在初始化控制线提供的初始化控制信号的控制下，所述第一初始化电路将第二初始化电压写入所述第一驱动电路的控制端，以使得在所述第二阶段，所述第一驱动电路能够在其控制端的电位下，控制控制所述第一驱动电路的第一端与所述第一驱动电路的第二端之间连通；

在第二阶段，在所述栅极驱动信号的控制下，所述第一初始化电路控制将第一初始化电压写入第一发光元件的第一极，以控制所述第一发光元件不发光。

12.如权利要求10所述的像素驱动方法，其特征在于，所述第二像素驱动单元包括第二发光控制电路、第二存储电容、第二驱动电路和第二数据写入电路；所述像素驱动方法还包括：

在第二阶段，数据线提供第二数据电压；在栅极驱动信号的控制下，所述第二数据写入电路控制第二驱动电路的第一端与所述数据线之间连通，并控制所述第二驱动电路的控制端与所述第二驱动电路的第二端之间连通；所述第二驱动电路在其控制端的电位的控制下，控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通，以将所述第二数据电压存储至所述第二存储电容中；

在第三阶段，在发光控制信号的控制下，第二发光控制电路控制第二电压端与所述第二驱动电路的第一端之间连通，所述第二驱动电路在其控制端的电位的控制下，控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通，以驱动第二发光元件发光。

13.如权利要求12所述的像素驱动方法，其特征在于，第二像素驱动单元还包括第二初始化电路；所述像素驱动方法还包括：

在第一阶段，在初始化控制线提供的初始化控制信号的控制下，所述第二初始化电路将第二初始化电压写入所述第二驱动电路的控制端，以使得在所述第二阶段，所述第二驱动电路能够在其控制端的电位下，控制控制所述第二驱动电路的第一端与所述第二驱动电路的第二端之间连通；

在第二阶段，在所述栅极驱动信号的控制下，所述第二初始化电路控制将第一初始化电压写入第二发光元件的第一极，以控制所述第二发光元件不发光。

14.一种显示面板，其特征在于，包括如权利要求7至9中任一权利要求所述的像素驱动电路。

15.一种显示装置，其特征在于，包括如权利要求14所述的显示面板。

Images