CN113872749A - 一种具有4簇保守混沌流的系统及电路 - Google Patents
一种具有4簇保守混沌流的系统及电路 Download PDFInfo
- Publication number
- CN113872749A CN113872749A CN202111148536.4A CN202111148536A CN113872749A CN 113872749 A CN113872749 A CN 113872749A CN 202111148536 A CN202111148536 A CN 202111148536A CN 113872749 A CN113872749 A CN 113872749A
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- multiplier
- output
- resistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000739 chaotic effect Effects 0.000 title claims abstract description 47
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 238000004088 simulation Methods 0.000 abstract description 2
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010587 phase diagram Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/122—Hardware reduction or efficient architectures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
本发明公开一种具有4簇保守混沌流的系统及电路,该电路由三个通道电路组成,其中第一、第二通道电路均由直流电压源、运算放大器、乘法器、电阻、电容及模拟地组成,第三通道电路由直流电压源、电池组、运算放大器、乘法器、电阻、电容及模拟地组成。针对耗散混沌系统中具有丰富复杂拓扑吸引子的现状,本发明提出一种具有4簇保守混沌流的系统,并给出了该系统的电路实现,旨在丰富保守混沌系统领域。通过电路仿真发现新系统可以产生4簇保守混沌流,这将对提高信息加密技术的安全性具有重要意义。
Description
技术领域
本发明涉及保守混沌的领域范畴,特别涉及一种具有4簇保守混沌流的系统及电路。
背景技术
自1963年Lorenz系统被提出以来,耗散混沌已经得到了深入研究。而保守混沌系统在20世纪末才开始得到学者的关注,由于保守混沌系统不具有吸引子结构,因为在信息加密领域具有更高的安全性。目前,越来越多的具有复杂拓扑结构吸引子(多涡卷吸引子、多翼吸引子)的耗散系统被提出,并被应用于信息、图像等加密领域。然而,目前关于具有复杂拓扑结构保守混沌流的系统却鲜有人提出。
针对以上现状,本发明提出一种可以产生4簇保守混沌流的系统及电路。通过本发明提出的保守混沌系统及电路可以产生具有复杂拓扑结构的保守混沌流,这将对提高信息加密技术的安全性具有重要意义。
发明内容
本发明的目的是提出一种具有4簇保守混沌流的系统及电路。
为了达成上述目的,本发明的解决方案是:
1.一种具有4簇保守混沌流的系统及电路,其特征是在于,包括以下步骤:
(1)一种具有4簇保守混沌流的系统(i)为:
式中x,y,z为状态变量;
(2)基于系统(i)构造的电路,其特征是在于,该系统由三个通道电路组成:第一通道电路由直流电压源VCC、直流电压源VDD、运算放大器U1A、运算放大器U4A、电阻R1、电阻R2、电阻R3、电阻R4、乘法器A1、乘法器A2、乘法器A3、电容C1及模拟地组成;第二通道电路由直流电压源VCC、直流电压源VDD、运算放大器U2A、运算放大器U5A、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、乘法器A4、乘法器A5、乘法器A6、乘法器A7、乘法器A8、乘法器A9、乘法器A10、电容C2及模拟地组成;第三通道电路由直流电压源VCC、直流电压源VDD、电池组V1、运算放大器U3A、运算放大器U6A、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、乘法器A11、乘法器A12、电容C3及模拟地组成;
(3)所述第一通道电路中乘法器A1的输出通过电阻R2与运算放大器U1A的负输入端相连;乘法器A1的输出与乘法器A3的Y输入端相连;乘法器A2的输出与乘法器A3的X输入端相连;乘法器A3的输出通过电阻R1与运算放大器U1A的负输入端相连;运算放大器U1A的输出通过电容C1与运算放大器U1A的负输入端相连;运算放大器U1A的输出端输出x信号;运算放大器U1A的输出通过电阻R3与运算放大器U4A的负输入端相连;运算放大器U1A的输出与第二通道电路中乘法器A7的X输入端相连;运算放大器U1A的输出与第二通道电路中乘法器A8的两个输入端相连;运算放大器U1A的输出与第二通道电路中乘法器A9的Y输入端相连;运算放大器U1A的正输入端接地;运算放大器U1A的正电源端接直流电压源VCC;运算放大器U1A的负电源端接直流电压源VDD;运算放大器U4A的输出通过电阻R4与运算放大器U4A的负输入端相连;运算放大器U4A的输出端输出-x信号;运算放大器U4A的正输入端接地;运算放大器U4A的正电源端接直流电压源VCC;运算放大器U4A的负电源端接直流电压源VDD;
(4)所述第二通道电路中乘法器A4的输出通过电阻R8与运算放大器U2A的负输入端相连;乘法器A4的输出与乘法器A6的Y输入端相连;乘法器A5的输出与乘法器A6的X输入端相连;乘法器A6的输出通过电阻R7与运算放大器U2A的负输入端相连;乘法器A7的输出通过电阻R6与运算放大器U2A的负输入端相连;乘法器A8的输出与乘法器A10的X输入端相连;乘法器A9的输出与乘法器A10的Y输入端相连;乘法器A10的输出通过电阻R5与运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电容C2与运算放大器U2A的负输入端相连;运算放大器U2A的输出端输出y信号;运算放大器U2A的输出通过电阻R10与运算放大器U5A的负输入端相连;运算放大器U2A的输出与第一通道电路中乘法器A1的X输入端相连;运算放大器U2A的输出与第一通道电路中乘法器A2的Y输入端相连;运算放大器U2A的输出通过电阻R9与运算放大器U2A的负输入端相连;运算放大器U2A的输出与第二通道电路中乘法器A4的Y输入端相连;运算放大器U2A的输出与第三通道电路中乘法器A11的Y输入端相连;运算放大器U2A的正输入端接地;运算放大器U2A的正电源端接直流电压源VCC;运算放大器U2A的负电源端接直流电压源VDD;运算放大器U5A的输出通过电阻R11与运算放大器U5A的负输入端相连;运算放大器U5A的输出端输出-y信号;运算放大器U5A的输出与第一通道电路中乘法器A2的X输入端相连;运算放大器U5A的输出与第三通道电路中乘法器A11的X输入端相连;运算放大器U5A的正输入端接地;运算放大器U5A的正电源端接直流电压源VCC;运算放大器U5A的负电源端接直流电压源VDD;
(5)所述第三通道电路中乘法器A11的输出通过电阻R13与运算放大器U3A的负输入端相连;乘法器A11的输出与乘法器A12的两个输入端相连;乘法器A12的输出通过电阻R12与运算放大器U3A的负输入端相连;电池组V1的正极接地;电池组V1的负极通过电阻R14与运算放大器U3A的负输入端相连;运算放大器U3A的输出通过电容C3与运算放大器U3A的负输入端相连;运算放大器U3A的输出端输出z信号;运算放大器U3A的输出通过电阻R15与运算放大器U6A的负输入端相连;运算放大器U3A的输出与第一通道电路中乘法器A1的Y输入端相连;运算放大器U3A的输出与第二通道电路中乘法器A4的X输入端相连;运算放大器U3A的输出与第二通道电路中乘法器A5的Y输入端相连;运算放大器U3A的输出与第二通道电路中乘法器A9的X输入端相连;运算放大器U3A的正输入端接地;运算放大器U3A的正电源端接直流电压源VCC;运算放大器U3A的负电源端接直流电压源VDD;运算放大器U6A的输出通过电阻R16与运算放大器U6A的负输入端相连;运算放大器U6A的输出端输出-z信号;运算放大器U6A的输出与第二通道电路中乘法器A5的X输入端相连;运算放大器U6A的输出与第二通道电路中乘法器A7的Y输入端相连;运算放大器U6A的正输入端接地;运算放大器U6A的正电源端接直流电压源VCC;运算放大器U6A的负电源端接直流电压源VDD。
2.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述运算放大器U1A、U2A、U3A、U4A、U5A、U6A的型号均为LF347N。
3.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述乘法器A1、A2、A3、A4、A5、A6、A7、A8、A9、A10、A11、A12的型号均为AD633。
4.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述直流电压源VCC均为15V,VDD均为-15V。
5.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述电池组V1的电压为0.1V,电阻为0.1Ω。
6.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述电容C1、C2、C3的电容值均为10nF。
7.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、R16的阻值均为10kΩ。
采用上述方案后,本发明设有三个通道电路,三个通道电路的输入端与输出端相互连接,构成一种具有4簇保守混沌流的系统电路。该电路具有如下有益效果:
(1)电路结构简单,易于实现;
(2)具有复杂拓扑结构保守混沌流的发现,有益于提高信息加密技术的安全性。
附图说明
图1为本发明的电路图。
图2为本发明的X-Y相图。
图3为本发明的X-Z相图。
图4为本发明的Y-Z相图。
具体实施方式
下面结合附图,对本发明的技术方案及有益效果进行详细说明,参见图1-图4。
1.本发明提出一种具有4簇保守混沌流的系统及电路,该系统共有9项,其中有1个一次项,4个二次项,4个四次项。
(1)本发明所涉及的保守混沌系统模型如下:
式中x,y,z为状态变量。
(2)如图1所示,本发明所涉及的仿真电路由三个通道电路组成:第一通道电路由直流电压源VCC、直流电压源VDD、运算放大器U1A、运算放大器U4A、电阻R1、电阻R2、电阻R3、电阻R4、乘法器A1、乘法器A2、乘法器A3、电容C1及模拟地组成;第二通道电路由直流电压源VCC、直流电压源VDD、运算放大器U2A、运算放大器U5A、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、乘法器A4、乘法器A5、乘法器A6、乘法器A7、乘法器A8、乘法器A9、乘法器A10、电容C2及模拟地组成;第三通道电路由直流电压源VCC、直流电压源VDD、电池组V1、运算放大器U3A、运算放大器U6A、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、乘法器A11、乘法器A12、电容C3及模拟地组成;
(3)所述第一通道电路中乘法器A1的输出通过电阻R2与运算放大器U1A的负输入端相连;乘法器A1的输出与乘法器A3的Y输入端相连;乘法器A2的输出与乘法器A3的X输入端相连;乘法器A3的输出通过电阻R1与运算放大器U1A的负输入端相连;运算放大器U1A的输出通过电容C1与运算放大器U1A的负输入端相连;运算放大器U1A的输出端输出x信号;运算放大器U1A的输出通过电阻R3与运算放大器U4A的负输入端相连;运算放大器U1A的输出与第二通道电路中乘法器A7的X输入端相连;运算放大器U1A的输出与第二通道电路中乘法器A8的两个输入端相连;运算放大器U1A的输出与第二通道电路中乘法器A9的Y输入端相连;运算放大器U1A的正输入端接地;运算放大器U1A的正电源端接直流电压源VCC;运算放大器U1A的负电源端接直流电压源VDD;运算放大器U4A的输出通过电阻R4与运算放大器U4A的负输入端相连;运算放大器U4A的输出端输出-x信号;运算放大器U4A的正输入端接地;运算放大器U4A的正电源端接直流电压源VCC;运算放大器U4A的负电源端接直流电压源VDD;
(4)所述第二通道电路中乘法器A4的输出通过电阻R8与运算放大器U2A的负输入端相连;乘法器A4的输出与乘法器A6的Y输入端相连;乘法器A5的输出与乘法器A6的X输入端相连;乘法器A6的输出通过电阻R7与运算放大器U2A的负输入端相连;乘法器A7的输出通过电阻R6与运算放大器U2A的负输入端相连;乘法器A8的输出与乘法器A10的X输入端相连;乘法器A9的输出与乘法器A10的Y输入端相连;乘法器A10的输出通过电阻R5与运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电容C2与运算放大器U2A的负输入端相连;运算放大器U2A的输出端输出y信号;运算放大器U2A的输出通过电阻R10与运算放大器U5A的负输入端相连;运算放大器U2A的输出与第一通道电路中乘法器A1的X输入端相连;运算放大器U2A的输出与第一通道电路中乘法器A2的Y输入端相连;运算放大器U2A的输出通过电阻R9与运算放大器U2A的负输入端相连;运算放大器U2A的输出与第二通道电路中乘法器A4的Y输入端相连;运算放大器U2A的输出与第三通道电路中乘法器A11的Y输入端相连;运算放大器U2A的正输入端接地;运算放大器U2A的正电源端接直流电压源VCC;运算放大器U2A的负电源端接直流电压源VDD;运算放大器U5A的输出通过电阻R11与运算放大器U5A的负输入端相连;运算放大器U5A的输出端输出-y信号;运算放大器U5A的输出与第一通道电路中乘法器A2的X输入端相连;运算放大器U5A的输出与第三通道电路中乘法器A11的X输入端相连;运算放大器U5A的正输入端接地;运算放大器U5A的正电源端接直流电压源VCC;运算放大器U5A的负电源端接直流电压源VDD;
(5)所述第三通道电路中乘法器A11的输出通过电阻R13与运算放大器U3A的负输入端相连;乘法器A11的输出与乘法器A12的两个输入端相连;乘法器A12的输出通过电阻R12与运算放大器U3A的负输入端相连;电池组V1的正极接地;电池组V1的负极通过电阻R14与运算放大器U3A的负输入端相连;运算放大器U3A的输出通过电容C3与运算放大器U3A的负输入端相连;运算放大器U3A的输出端输出z信号;运算放大器U3A的输出通过电阻R15与运算放大器U6A的负输入端相连;运算放大器U3A的输出与第一通道电路中乘法器A1的Y输入端相连;运算放大器U3A的输出与第二通道电路中乘法器A4的X输入端相连;运算放大器U3A的输出与第二通道电路中乘法器A5的Y输入端相连;运算放大器U3A的输出与第二通道电路中乘法器A9的X输入端相连;运算放大器U3A的正输入端接地;运算放大器U3A的正电源端接直流电压源VCC;运算放大器U3A的负电源端接直流电压源VDD;运算放大器U6A的输出通过电阻R16与运算放大器U6A的负输入端相连;运算放大器U6A的输出端输出-z信号;运算放大器U6A的输出与第二通道电路中乘法器A5的X输入端相连;运算放大器U6A的输出与第二通道电路中乘法器A7的Y输入端相连;运算放大器U6A的正输入端接地;运算放大器U6A的正电源端接直流电压源VCC;运算放大器U6A的负电源端接直流电压源VDD。
2.所述三个通道电路中,运算放大器U1A、U2A、U3A、U4A、U5A、U6A的型号均为LF347N;乘法器A1、A2、A3、A4、A5、A6、A7、A8、A9、A10、A11、A12的型号均为AD633;直流电压源VCC均为15V,VDD均为-15V;电池组V1的电压为0.1V,电阻为0.1Ω;电容C1、C2、C3的电容值均为10nF;电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、R16的阻值均为10kΩ。
当然,上述说明并非对发明的限制,本发明也不仅限于上述举例,本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换,也属于本发明的保护范围。
Claims (7)
1.一种具有4簇保守混沌流的系统及电路,其特征是在于,包括以下步骤:
(1)一种具有4簇保守混沌流的系统(i)为:
式中x,y,z为状态变量;
(2)基于系统(i)构造的电路,其特征是在于,该系统由三个通道电路组成:第一通道电路由直流电压源VCC、直流电压源VDD、运算放大器U1A、运算放大器U4A、电阻R1、电阻R2、电阻R3、电阻R4、乘法器A1、乘法器A2、乘法器A3、电容C1及模拟地组成;第二通道电路由直流电压源VCC、直流电压源VDD、运算放大器U2A、运算放大器U5A、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、乘法器A4、乘法器A5、乘法器A6、乘法器A7、乘法器A8、乘法器A9、乘法器A10、电容C2及模拟地组成;第三通道电路由直流电压源VCC、直流电压源VDD、电池组V1、运算放大器U3A、运算放大器U6A、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、乘法器A11、乘法器A12、电容C3及模拟地组成;
(3)所述第一通道电路中乘法器A1的输出通过电阻R2与运算放大器U1A的负输入端相连;乘法器A1的输出与乘法器A3的Y输入端相连;乘法器A2的输出与乘法器A3的X输入端相连;乘法器A3的输出通过电阻R1与运算放大器U1A的负输入端相连;运算放大器U1A的输出通过电容C1与运算放大器U1A的负输入端相连;运算放大器U1A的输出端输出x信号;运算放大器U1A的输出通过电阻R3与运算放大器U4A的负输入端相连;运算放大器U1A的输出与第二通道电路中乘法器A7的X输入端相连;运算放大器U1A的输出与第二通道电路中乘法器A8的两个输入端相连;运算放大器U1A的输出与第二通道电路中乘法器A9的Y输入端相连;运算放大器U1A的正输入端接地;运算放大器U1A的正电源端接直流电压源VCC;运算放大器U1A的负电源端接直流电压源VDD;运算放大器U4A的输出通过电阻R4与运算放大器U4A的负输入端相连;运算放大器U4A的输出端输出-x信号;运算放大器U4A的正输入端接地;运算放大器U4A的正电源端接直流电压源VCC;运算放大器U4A的负电源端接直流电压源VDD;
(4)所述第二通道电路中乘法器A4的输出通过电阻R8与运算放大器U2A的负输入端相连;乘法器A4的输出与乘法器A6的Y输入端相连;乘法器A5的输出与乘法器A6的X输入端相连;乘法器A6的输出通过电阻R7与运算放大器U2A的负输入端相连;乘法器A7的输出通过电阻R6与运算放大器U2A的负输入端相连;乘法器A8的输出与乘法器A10的X输入端相连;乘法器A9的输出与乘法器A10的Y输入端相连;乘法器A10的输出通过电阻R5与运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电容C2与运算放大器U2A的负输入端相连;运算放大器U2A的输出端输出y信号;运算放大器U2A的输出通过电阻R10与运算放大器U5A的负输入端相连;运算放大器U2A的输出与第一通道电路中乘法器A1的X输入端相连;运算放大器U2A的输出与第一通道电路中乘法器A2的Y输入端相连;运算放大器U2A的输出通过电阻R9与运算放大器U2A的负输入端相连;运算放大器U2A的输出与第二通道电路中乘法器A4的Y输入端相连;运算放大器U2A的输出与第三通道电路中乘法器A11的Y输入端相连;运算放大器U2A的正输入端接地;运算放大器U2A的正电源端接直流电压源VCC;运算放大器U2A的负电源端接直流电压源VDD;运算放大器U5A的输出通过电阻R11与运算放大器U5A的负输入端相连;运算放大器U5A的输出端输出-y信号;运算放大器U5A的输出与第一通道电路中乘法器A2的X输入端相连;运算放大器U5A的输出与第三通道电路中乘法器A11的X输入端相连;运算放大器U5A的正输入端接地;运算放大器U5A的正电源端接直流电压源VCC;运算放大器U5A的负电源端接直流电压源VDD;
(5)所述第三通道电路中乘法器A11的输出通过电阻R13与运算放大器U3A的负输入端相连;乘法器A11的输出与乘法器A12的两个输入端相连;乘法器A12的输出通过电阻R12与运算放大器U3A的负输入端相连;电池组V1的正极接地;电池组V1的负极通过电阻R14与运算放大器U3A的负输入端相连;运算放大器U3A的输出通过电容C3与运算放大器U3A的负输入端相连;运算放大器U3A的输出端输出z信号;运算放大器U3A的输出通过电阻R15与运算放大器U6A的负输入端相连;运算放大器U3A的输出与第一通道电路中乘法器A1的Y输入端相连;运算放大器U3A的输出与第二通道电路中乘法器A4的X输入端相连;运算放大器U3A的输出与第二通道电路中乘法器A5的Y输入端相连;运算放大器U3A的输出与第二通道电路中乘法器A9的X输入端相连;运算放大器U3A的正输入端接地;运算放大器U3A的正电源端接直流电压源VCC;运算放大器U3A的负电源端接直流电压源VDD;运算放大器U6A的输出通过电阻R16与运算放大器U6A的负输入端相连;运算放大器U6A的输出端输出-z信号;运算放大器U6A的输出与第二通道电路中乘法器A5的X输入端相连;运算放大器U6A的输出与第二通道电路中乘法器A7的Y输入端相连;运算放大器U6A的正输入端接地;运算放大器U6A的正电源端接直流电压源VCC;运算放大器U6A的负电源端接直流电压源VDD。
2.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述运算放大器U1A、U2A、U3A、U4A、U5A、U6A的型号均为LF347N。
3.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述乘法器A1、A2、A3、A4、A5、A6、A7、A8、A9、A10、A11、A12的型号均为AD633。
4.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述直流电压源VCC均为15V,VDD均为-15V。
5.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述电池组V1的电压为0.1V,电阻为0.1Ω。
6.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述电容C1、C2、C3的电容值均为10nF。
7.根据权利要求1所述的一种具有4簇保守混沌流的系统及电路,其特征是在于:所述电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、R16的阻值均为10kΩ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111148536.4A CN113872749B (zh) | 2021-09-29 | 2021-09-29 | 一种具有4簇保守混沌流的系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111148536.4A CN113872749B (zh) | 2021-09-29 | 2021-09-29 | 一种具有4簇保守混沌流的系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113872749A true CN113872749A (zh) | 2021-12-31 |
CN113872749B CN113872749B (zh) | 2023-12-29 |
Family
ID=78992283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111148536.4A Active CN113872749B (zh) | 2021-09-29 | 2021-09-29 | 一种具有4簇保守混沌流的系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113872749B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114726501A (zh) * | 2022-04-25 | 2022-07-08 | 兰州大学 | 一种基于四维保守混沌系统的模拟电路 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016029618A1 (zh) * | 2014-08-30 | 2016-03-03 | 李敏 | 基于Rikitake系统的四维无平衡点超混沌系统及模拟电路 |
WO2016029616A1 (zh) * | 2014-08-31 | 2016-03-03 | 王忠林 | 基于五项最简混沌系统的无平衡点四维超混沌系统及模拟电路 |
AU2020101601A4 (en) * | 2020-07-31 | 2020-09-10 | Binzhou University | Circuit Implementation of a Multi-memristive and Multi-wing Chaotic System |
CN112152774A (zh) * | 2019-06-28 | 2020-12-29 | 天津科技大学 | 一种能产生四涡卷混沌流的非哈密顿系统及其电路实现 |
CN112152573A (zh) * | 2019-06-28 | 2020-12-29 | 天津科技大学 | 一种具有四簇混沌流的保守系统及其电路实现 |
CN112422263A (zh) * | 2019-08-23 | 2021-02-26 | 天津科技大学 | 一种具有三维3×2×2簇保守混沌流的广义Sprott-A系统及其电路实现 |
CN112422261A (zh) * | 2019-08-23 | 2021-02-26 | 天津科技大学 | 一种具有四簇保守混沌流的广义Sprott-A系统及其电路实现 |
CN113242117A (zh) * | 2021-05-31 | 2021-08-10 | 南开大学 | 一种带有耗散项的保守混沌系统及电路 |
-
2021
- 2021-09-29 CN CN202111148536.4A patent/CN113872749B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016029618A1 (zh) * | 2014-08-30 | 2016-03-03 | 李敏 | 基于Rikitake系统的四维无平衡点超混沌系统及模拟电路 |
WO2016029616A1 (zh) * | 2014-08-31 | 2016-03-03 | 王忠林 | 基于五项最简混沌系统的无平衡点四维超混沌系统及模拟电路 |
CN112152774A (zh) * | 2019-06-28 | 2020-12-29 | 天津科技大学 | 一种能产生四涡卷混沌流的非哈密顿系统及其电路实现 |
CN112152573A (zh) * | 2019-06-28 | 2020-12-29 | 天津科技大学 | 一种具有四簇混沌流的保守系统及其电路实现 |
CN112422263A (zh) * | 2019-08-23 | 2021-02-26 | 天津科技大学 | 一种具有三维3×2×2簇保守混沌流的广义Sprott-A系统及其电路实现 |
CN112422261A (zh) * | 2019-08-23 | 2021-02-26 | 天津科技大学 | 一种具有四簇保守混沌流的广义Sprott-A系统及其电路实现 |
AU2020101601A4 (en) * | 2020-07-31 | 2020-09-10 | Binzhou University | Circuit Implementation of a Multi-memristive and Multi-wing Chaotic System |
CN113242117A (zh) * | 2021-05-31 | 2021-08-10 | 南开大学 | 一种带有耗散项的保守混沌系统及电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114726501A (zh) * | 2022-04-25 | 2022-07-08 | 兰州大学 | 一种基于四维保守混沌系统的模拟电路 |
CN114726501B (zh) * | 2022-04-25 | 2024-04-12 | 兰州大学 | 一种基于四维保守混沌系统的模拟电路 |
Also Published As
Publication number | Publication date |
---|---|
CN113872749B (zh) | 2023-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113872749A (zh) | 一种具有4簇保守混沌流的系统及电路 | |
CN113242117A (zh) | 一种带有耗散项的保守混沌系统及电路 | |
CN111859837B (zh) | 基于压控忆阻器的隐藏吸引子混沌系统及电路 | |
CN113872750A (zh) | 一种带有耗散项的具有2簇保守混沌流的系统及电路 | |
CN112329365B (zh) | 一种耦合双忆阻器高维隐藏信号发生系统 | |
CN112152573B (zh) | 一种具有四簇混沌流的保守系统及其电路实现 | |
CN112422263B (zh) | 一种具有三维3×2×2簇保守混沌流的广义Sprott-A系统及其电路实现 | |
CN108337081A (zh) | 一种含有常数项三维三次混沌电路 | |
CN104104343B (zh) | 应用于d类音频放大器的三角波产生方法及电路 | |
CN109474416B (zh) | 一种含有隐藏吸引子的超混沌信号发生电路 | |
CN112422258B (zh) | 一种具有单簇保守混沌流的改进型Sprott-A系统的构建方法 | |
CN112152774B (zh) | 一种能产生四涡卷混沌流的非哈密顿系统的构建方法 | |
CN112422261B (zh) | 一种具有四簇保守混沌流的广义Sprott-A系统及其构建方法 | |
CN110943822A (zh) | 一种基于正弦控制的多涡卷混沌信号发生器 | |
CN112422766B (zh) | 一种具有三维2×2×1簇保守混沌流的广义Sprott-A系统及其电路实现 | |
CN105866483B (zh) | 一种用dsp控制器生成正弦波信号的实现方法 | |
CN110224809A (zh) | 一种基于pi型忆阻器的三阶非自治混沌信号发生器 | |
CN112422260B (zh) | 一种具有三维2×2×2簇保守混沌流的非哈密顿系统的构建方法 | |
CN106936564B (zh) | 一种含有光滑型忆阻器的分数阶混沌电路 | |
CN112422264B (zh) | 一种具有三簇保守混沌流的广义Sprott-A系统及其电路实现 | |
CN110175384B (zh) | 一种二次光滑流控忆阻器模拟电路 | |
CN108649596B (zh) | 一种适于负荷建模的电池储能系统动态模型 | |
CN207753729U (zh) | 五阶压控忆阻蔡氏混沌信号发生器 | |
CN109543313B (zh) | 基于忆阻器反馈的超混沌系统的电路模型 | |
CN112422259B (zh) | 一种具有八簇保守混沌流的广义Sprott-A系统的构建方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |