CN113242117A - 一种带有耗散项的保守混沌系统及电路 - Google Patents

一种带有耗散项的保守混沌系统及电路 Download PDF

Info

Publication number
CN113242117A
CN113242117A CN202110595608.3A CN202110595608A CN113242117A CN 113242117 A CN113242117 A CN 113242117A CN 202110595608 A CN202110595608 A CN 202110595608A CN 113242117 A CN113242117 A CN 113242117A
Authority
CN
China
Prior art keywords
operational amplifier
resistor
output
circuit
channel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110595608.3A
Other languages
English (en)
Inventor
王付永
李月
刘忠信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nankai University
Original Assignee
Nankai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nankai University filed Critical Nankai University
Priority to CN202110595608.3A priority Critical patent/CN113242117A/zh
Publication of CN113242117A publication Critical patent/CN113242117A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种带有耗散项的保守混沌系统及电路,该电路由三个主通道电路以及一个辅助通道电路组成,其中第一、第二主通道电路均由直流电压源、运算放大器、电阻、电容及模拟地组成,第三主通道电路由直流电压源、电池组、运算放大器、电阻、电容及模拟地组成,辅助通道电路由乘法器组成。本发明提出一种带有耗散项的保守混沌系统,并给出了该系统的电路实现。通过电路仿真发现新系统可以产生保守混沌现象,这将对提高信息加密技术的安全性具有重要意义。

Description

一种带有耗散项的保守混沌系统及电路
技术领域
本发明涉及保守混沌的领域范畴,特别涉及一种带有耗散项的保守混沌系统及电路。
背景技术
由于保守混沌系统不具有吸引子结构,通过一般重构吸引子的方法很难破解基于保守混沌的信息加密技术,因此探究保守混沌成为近年来国内外学者研究的热点。与耗散混沌不同,保守混沌仅能在哈密顿系统以及天文学、分子动力学、流体力学领域的一些模型中发现。目前,相关学者已在仅含保守项和外部干扰的三维系统、仅含保守项的四维系统中发现了保守混沌的存在,但是还没有在含有耗散项的系统中发现保守混沌。
本发明的目的是提出一种带有耗散项的保守混沌系统及电路。通过本发明提出的保守混沌系统及电路可以产生保守混沌,这对提高信息加密技术的安全性具有重要意义。
发明内容
本发明的目的是提供一种带有耗散项的保守混沌系统及电路。
为了达成上述目的,本发明的解决方案是:
1.一种带有耗散项的保守混沌系统及电路,其特征是在于,包括以下步骤:
(1)一种带有耗散项的保守混沌系统(i)为:
Figure BSA0000243373170000011
式中x,y,z为状态变量;
(2)基于系统(i)构造的电路,其特征是在于,该电路由三个主通道电路以及一个辅助通道电路组成:第一主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U1A、运算放大器U1B以及电阻R1、电阻R2、电阻R3、电容C1、模拟地组成;第二主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U2A、运算放大器U2B以及电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电容C2、模拟地组成;第三主通道电路由直流电压源VCC、直流电压源VDD、电池组V1、运算放大器U3A、运算放大器U3B以及电阻R9、电阻R10、电阻R11、电阻R12、电容C3、模拟地组成;辅助通道电路由乘法器A1、乘法器A2以及乘法器A3组成;
(3)所述第一主通道电路中运算放大器U1A的输出通过电容C1与运算放大器U1A的负输入端相连;运算放大器U1A的输出通过电阻R2与运算放大器U1B的负输入端相连;运算放大器U1A的输出端输出x信号;运算放大器U1A的输出与辅助通道电路中乘法器A3的一个输入端相连;运算放大器U1A的正输入端接地;运算放大器U1B的输出通过电阻R3与运算放大器U1B的负输入端相连;运算放大器U1B的输出端输出-x信号;运算放大器U1B的正输入端接地;运算放大器U1B的正电源端接直流电压源VCC;运算放大器U1B的负电源端接直流电压源VDD;
(4)所述第二主通道电路中运算放大器U2A的输出通过电容C2与运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电阻R7与运算放大器U2B的负输入端相连;运算放大器U2A的输出端输出y信号;运算放大器U2A的输出通过电阻R6与第二主通道电路中U2A的负输入端相连;运算放大器U2A的正输入端接地;运算放大器U2B的输出通过电阻R8与运算放大器U2B的负输入端相连;运算放大器U2B的输出端输出-y信号;运算放大器U2B的输出与辅助通道电路中乘法器A1的两个输入端相连;运算放大器U2B的输出与辅助通道电路中乘法器A2的一个输入端相连;运算放大器U2B的正输入端接地;运算放大器U2B的正电源端接直流电压源VCC;运算放大器U2B的负电源端接直流电压源VDD;
(5)所述第三主通道电路中运算放大器U3A的输出通过电容C3与运算放大器U3A的负输入端相连;运算放大器U3A的输出通过电阻R11与运算放大器U3B的负输入端相连;运算放大器U3A的输出端输出z信号;运算放大器U3A的输出与辅助通道电路中乘法器A2的一个输入端相连;运算放大器U3A的输出与辅助通道电路中乘法器A3的一个输入端相连;运算放大器U3A的正输入端接地;运算放大器U3B的输出通过电阻R12与运算放大器U3B的负输入端相连;运算放大器U3B的输出端输出-z信号;运算放大器U3B的正输入端接地;运算放大器U3B的正电源端接直流电压源VCC;运算放大器U3B的负电源端接直流电压源VDD;电池组V1负极通过电阻R9与第三通道电路中的运算放大器U3A的负输入端相连;电池组V1正极接地;
(6)所述辅助通道电路中乘法器A1的输出端输出0.1y2信号;乘法器A1的输出通过电阻R10与第三主通道电路中运算放大器U3A的负输入端相连;乘法器A2的输出端输出-0.1yz信号;乘法器A2的输出通过电阻R1与第一主通道电路中运算放大器U1A的负输入端相连;乘法器A2的输出通过电阻R5与第二主通道电路中运算放大器U2A的负输入端相连;乘法器A3的输出端输出0.1xz信号;乘法器A3的输出通过电阻R4与第二主通道电路中运算放大器U2A的负输入端相连。
2.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述运算放大器U1A、U1B、U2A、U2B、U3A、U3B的型号均为LF347N。
3.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述乘法器A1、A2、A3的型号均为AD633。
4.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述直流电压源VCC均为15V,VDD均为-15V。
5.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述电池组V1的电压为0.3V,电阻为0.1Ω。
6.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述电容C1、C2的电容均为100nF,电容C3的电容为10nF。
7.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述电阻R1、R2、R3、R4、R5、R7、R8、R9、R11、R12的阻值均为10kΩ,电阻R6、R10的阻值为100kΩ。
采用上述方案后,本发明设有三个主通道电路及一个辅助通道电路,四个通道电路的输入端与输出端相互连接,构成一种带有耗散项的保守混沌系统电路。该电路具有如下有益效果:
(1)电路结构简单,易于实现;
(2)保守混沌的发现,有益于提高信息加密技术的安全性。
附图说明
图1为本发明的电路图。
图2为本发明的X-Y相图。
图3为本发明的X-Z相图。
图4为本发明的Y-Z相图。
具体实施方式
下面结合附图,对本发明的技术方案及有益效果进行详细说明,参见图1-图4。
1.本发明提出一种带有耗散项的保守混沌系统,该系统共有6项,其中一次项1个,二次项4个,常数项1个。
(1)本发明所涉及的保守混沌系统模型如下:
Figure BSA0000243373170000031
式中x,y,z为状态变量。
(2)如图1所示,本发明所涉及的仿真电路由三个主通道电路以及一个辅助通道电路组成:第一主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U1A、运算放大器U1B以及电阻R1、电阻R2、电阻R3、电容C1、模拟地组成;第二主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U2A、运算放大器U2B以及电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电容C2、模拟地组成;第三主通道电路由直流电压源VCC、直流电压源VDD、电池组V1、运算放大器U3A、运算放大器U3B以及电阻R9、电阻R10、电阻R11、电阻R12、电容C3、模拟地组成;辅助通道电路由乘法器A1、乘法器A2以及乘法器A3组成;
(3)所述第一主通道电路中运算放大器U1A的输出通过电容C1与运算放大器U1A的负输入端相连;运算放大器U1A的输出通过电阻R2与运算放大器U1B的负输入端相连;运算放大器U1A的输出端输出x信号;运算放大器U1A的输出与辅助通道电路中乘法器A3的一个输入端相连;运算放大器U1A的正输入端接地;运算放大器U1B的输出通过电阻R3与运算放大器U1B的负输入端相连;运算放大器U1B的输出端输出-x信号;运算放大器U1B的正输入端接地;运算放大器U1B的正电源端接直流电压源VCC;运算放大器U1B的负电源端接直流电压源VDD;
(4)所述第二主通道电路中运算放大器U2A的输出通过电容C2与运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电阻R7与运算放大器U2B的负输入端相连;运算放大器U2A的输出端输出y信号;运算放大器U2A的输出通过电阻R6与第二主通道电路中U2A的负输入端相连;运算放大器U2A的正输入端接地;运算放大器U2B的输出通过电阻R8与运算放大器U2B的负输入端相连;运算放大器U2B的输出端输出-y信号;运算放大器U2B的输出与辅助通道电路中乘法器A1的两个输入端相连;运算放大器U2B的输出与辅助通道电路中乘法器A2的一个输入端相连;运算放大器U2B的正输入端接地;运算放大器U2B的正电源端接直流电压源VCC;运算放大器U2B的负电源端接直流电压源VDD;
(5)所述第三主通道电路中运算放大器U3A的输出通过电容C3与运算放大器U3A的负输入端相连;运算放大器U3A的输出通过电阻R11与运算放大器U3B的负输入端相连;运算放大器U3A的输出端输出z信号;运算放大器U3A的输出与辅助通道电路中乘法器A2的一个输入端相连;运算放大器U3A的输出与辅助通道电路中乘法器A3的一个输入端相连;运算放大器U3A的正输入端接地;运算放大器U3B的输出通过电阻R12与运算放大器U3B的负输入端相连;运算放大器U3B的输出端输出-z信号;运算放大器U3B的正输入端接地;运算放大器U3B的正电源端接直流电压源VCC;运算放大器U3B的负电源端接直流电压源VDD;电池组V1负极通过电阻R9与第三通道电路中的运算放大器U3A的负输入端相连;电池组V1正极接地;
(6)所述辅助通道电路中乘法器A1的输出端输出0.1y2信号;乘法器A1的输出通过电阻R10与第三主通道电路中运算放大器U3A的负输入端相连;乘法器A2的输出端输出-0.1yz信号;乘法器A2的输出通过电阻R1与第一主通道电路中运算放大器U1A的负输入端相连;乘法器A2的输出通过电阻R5与第二主通道电路中运算放大器U2A的负输入端相连;乘法器A3的输出端输出0.1xz信号;乘法器A3的输出通过电阻R4与第二主通道电路中运算放大器U2A的负输入端相连。
2.所述三个主通道电路中,运算放大器U1A、U1B、U2A、U2B、U3A、U3B的型号均为LF347N;直流电压源VCC均为15V,VDD均为-15V;电池组V1的电压为0.3V,电阻为0.1Ω;电容C1、C2的电容均为100nF,电容C3的电容为10nF;电阻R1、R2、R3、R4、R5、R7、R8、R9、R11、R12的阻值均为10kΩ,电阻R6、R10的阻值为100kΩ。
3.所述辅助通道电路中乘法器A1、A2、A3的型号均为AD633。
当然,上述说明并非对发明的限制,本发明也不仅限于上述举例,本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换,也属于本发明的保护范围。

Claims (7)

1.一种带有耗散项的保守混沌系统及电路,其特征是在于,包括以下步骤:
(1)一种带有耗散项的保守混沌系统(i)为:
Figure FSA0000243373160000011
式中x,y,z为状态变量;
(2)基于系统(i)构造的电路,其特征是在于,该电路由三个主通道电路以及一个辅助通道电路组成:第一主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U1A、运算放大器U1B以及电阻R1、电阻R2、电阻R3、电容C1、模拟地组成;第二主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U2A、运算放大器U2B以及电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电容C2、模拟地组成;第三主通道电路由直流电压源VCC、直流电压源VDD、电池组V1、运算放大器U3A、运算放大器U3B以及电阻R9、电阻R10、电阻R11、电阻R12、电容C3、模拟地组成;辅助通道电路由乘法器A1、乘法器A2以及乘法器A3组成;
(3)所述第一主通道电路中运算放大器U1A的输出通过电容C1与运算放大器U1A的负输入端相连;运算放大器U1A的输出通过电阻R2与运算放大器U1B的负输入端相连;运算放大器U1A的输出端输出x信号;运算放大器U1A的输出与辅助通道电路中乘法器A3的一个输入端相连;运算放大器U1A的正输入端接地;运算放大器U1B的输出通过电阻R3与运算放大器U1B的负输入端相连;运算放大器U1B的输出端输出-x信号;运算放大器U1B的正输入端接地;运算放大器U1B的正电源端接直流电压源VCC;运算放大器U1B的负电源端接直流电压源VDD;
(4)所述第二主通道电路中运算放大器U2A的输出通过电容C2与运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电阻R7与运算放大器U2B的负输入端相连;运算放大器U2A的输出端输出y信号;运算放大器U2A的输出通过电阻R6与第二主通道电路中U2A的负输入端相连;运算放大器U2A的正输入端接地;运算放大器U2B的输出通过电阻R8与运算放大器U2B的负输入端相连;运算放大器U2B的输出端输出-y信号;运算放大器U2B的输出与辅助通道电路中乘法器A1的两个输入端相连;运算放大器U2B的输出与辅助通道电路中乘法器A2的一个输入端相连;运算放大器U2B的正输入端接地;运算放大器U2B的正电源端接直流电压源VCC;运算放大器U2B的负电源端接直流电压源VDD;
(5)所述第三主通道电路中运算放大器U3A的输出通过电容C3与运算放大器U3A的负输入端相连;运算放大器U3A的输出通过电阻R11与运算放大器U3B的负输入端相连;运算放大器U3A的输出端输出z信号;运算放大器U3A的输出与辅助通道电路中乘法器A2的一个输入端相连;运算放大器U3A的输出与辅助通道电路中乘法器A3的一个输入端相连;运算放大器U3A的正输入端接地;运算放大器U3B的输出通过电阻R12与运算放大器U3B的负输入端相连;运算放大器U3B的输出端输出-z信号;运算放大器U3B的正输入端接地;运算放大器U3B的正电源端接直流电压源VCC;运算放大器U3B的负电源端接直流电压源VDD;电池组V1负极通过电阻R9与第三通道电路中的运算放大器U3A的负输入端相连;电池组V1正极接地;
(6)所述辅助通道电路中乘法器A1的输出端输出0.1y2信号;乘法器A1的输出通过电阻R10与第三主通道电路中运算放大器U3A的负输入端相连;乘法器A2的输出端输出-0.1yz信号;乘法器A2的输出通过电阻R1与第一主通道电路中运算放大器U1A的负输入端相连;乘法器A2的输出通过电阻R5与第二主通道电路中运算放大器U2A的负输入端相连;乘法器A3的输出端输出0.1xz信号;乘法器A3的输出通过电阻R4与第二主通道电路中运算放大器U2A的负输入端相连。
2.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述运算放大器U1A、U1B、U2A、U2B、U3A、U3B的型号均为LF347N。
3.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述乘法器A1、A2、A3的型号均为AD633。
4.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述直流电压源VCC均为15V,VDD均为-15V。
5.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述电池组V1的电压为0.3V,电阻为0.1Ω。
6.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述电容C1、C2的电容均为100nF,电容C3的电容为10nF。
7.根据权利要求1所述的一种带有耗散项的保守混沌系统及电路,其特征是在于:所述电阻R1、R2、R3、R4、R5、R7、R8、R9、R11、R12的阻值均为10kΩ,电阻R6、R10的阻值为100kΩ。
CN202110595608.3A 2021-05-31 2021-05-31 一种带有耗散项的保守混沌系统及电路 Pending CN113242117A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110595608.3A CN113242117A (zh) 2021-05-31 2021-05-31 一种带有耗散项的保守混沌系统及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110595608.3A CN113242117A (zh) 2021-05-31 2021-05-31 一种带有耗散项的保守混沌系统及电路

Publications (1)

Publication Number Publication Date
CN113242117A true CN113242117A (zh) 2021-08-10

Family

ID=77135618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110595608.3A Pending CN113242117A (zh) 2021-05-31 2021-05-31 一种带有耗散项的保守混沌系统及电路

Country Status (1)

Country Link
CN (1) CN113242117A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113872750A (zh) * 2021-09-29 2021-12-31 南开大学 一种带有耗散项的具有2簇保守混沌流的系统及电路
CN113872749A (zh) * 2021-09-29 2021-12-31 南开大学 一种具有4簇保守混沌流的系统及电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015123802A1 (zh) * 2014-02-22 2015-08-27 梅增霞 一种分数阶次不同的经典Lorenz型混沌切换系统方法及电路
WO2016029618A1 (zh) * 2014-08-30 2016-03-03 李敏 基于Rikitake系统的四维无平衡点超混沌系统及模拟电路
CN112422258A (zh) * 2019-08-23 2021-02-26 天津科技大学 一种具有单簇保守混沌流的改进型Sprott-A系统及其电路实现

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015123802A1 (zh) * 2014-02-22 2015-08-27 梅增霞 一种分数阶次不同的经典Lorenz型混沌切换系统方法及电路
WO2016029618A1 (zh) * 2014-08-30 2016-03-03 李敏 基于Rikitake系统的四维无平衡点超混沌系统及模拟电路
CN112422258A (zh) * 2019-08-23 2021-02-26 天津科技大学 一种具有单簇保守混沌流的改进型Sprott-A系统及其电路实现

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113872750A (zh) * 2021-09-29 2021-12-31 南开大学 一种带有耗散项的具有2簇保守混沌流的系统及电路
CN113872749A (zh) * 2021-09-29 2021-12-31 南开大学 一种具有4簇保守混沌流的系统及电路
CN113872749B (zh) * 2021-09-29 2023-12-29 南开大学 一种具有4簇保守混沌流的系统
CN113872750B (zh) * 2021-09-29 2024-03-15 南开大学 一种带有耗散项的具有2簇保守混沌流的系统

Similar Documents

Publication Publication Date Title
CN113242117A (zh) 一种带有耗散项的保守混沌系统及电路
CN105681021B (zh) 一种三维广义耗散Hamilton系统的混沌电路
CN106130713B (zh) 一种具有双忆阻器的最简四维自治混沌系统及实现电路
Sun Chaotic secure communication: principles and technologies
CN112329365B (zh) 一种耦合双忆阻器高维隐藏信号发生系统
CN113872749B (zh) 一种具有4簇保守混沌流的系统
CN112422263B (zh) 一种具有三维3×2×2簇保守混沌流的广义Sprott-A系统及其电路实现
CN112152573B (zh) 一种具有四簇混沌流的保守系统及其电路实现
CN113872750B (zh) 一种带有耗散项的具有2簇保守混沌流的系统
CN112422258B (zh) 一种具有单簇保守混沌流的改进型Sprott-A系统的构建方法
CN112422260B (zh) 一种具有三维2×2×2簇保守混沌流的非哈密顿系统的构建方法
CN112422261B (zh) 一种具有四簇保守混沌流的广义Sprott-A系统及其构建方法
CN109002602B (zh) 一种浮地磁控忆感器仿真器电路
CN112152774B (zh) 一种能产生四涡卷混沌流的非哈密顿系统的构建方法
CN109474416B (zh) 一种含有隐藏吸引子的超混沌信号发生电路
CN110943822A (zh) 一种基于正弦控制的多涡卷混沌信号发生器
CN110611560B (zh) 一种三维非自治混沌模型及电路
CN106936564B (zh) 一种含有光滑型忆阻器的分数阶混沌电路
CN112422262B (zh) 一种具有双簇保守混沌流的广义Sprott-A系统及其构建方法
CN108649596B (zh) 一种适于负荷建模的电池储能系统动态模型
CN112152983B (zh) 一种具有六簇混沌流的非哈密顿系统及其构建方法
CN111162895B (zh) 一种基于余弦控制的多涡卷混沌信号发生器
CN112422264B (zh) 一种具有三簇保守混沌流的广义Sprott-A系统及其电路实现
CN112422766A (zh) 一种具有三维2×2×1簇保守混沌流的广义Sprott-A系统及其电路实现
CN112422259B (zh) 一种具有八簇保守混沌流的广义Sprott-A系统的构建方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210810

WD01 Invention patent application deemed withdrawn after publication