CN1138300C - 氮氧化物栅介质及其制作方法 - Google Patents

氮氧化物栅介质及其制作方法 Download PDF

Info

Publication number
CN1138300C
CN1138300C CNB991274482A CN99127448A CN1138300C CN 1138300 C CN1138300 C CN 1138300C CN B991274482 A CNB991274482 A CN B991274482A CN 99127448 A CN99127448 A CN 99127448A CN 1138300 C CN1138300 C CN 1138300C
Authority
CN
China
Prior art keywords
nitrogen
layer
semiconductor device
oxide
oxynitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991274482A
Other languages
English (en)
Other versions
CN1261726A (zh
Inventor
道格拉斯・A・布查南
道格拉斯·A·布查南
W・克博
马修·W·克博
克・R・瓦卡浦
帕特里克·R·瓦卡浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1261726A publication Critical patent/CN1261726A/zh
Application granted granted Critical
Publication of CN1138300C publication Critical patent/CN1138300C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

制作半导体器件中的氮氧化物栅介质的方法。在硅表面上制作氮氧化物层，用含有氧和至少一种卤化物的气体混合物再氧化，获得具有可控氮分布的氮氧化物层和下方的基本上是二氧化硅的层。可以借助于使硅表面与至少一种含有氮和氧的气体或气体混合物在不低于500℃的温度下相接触，或借助于化学汽相淀积技术，来制作氮氧化物膜层。可以借助于在含有氧和卤化物的氧化的卤化气氛中的热处理工艺，来执行再氧化工序。

Description

氮氧化物栅介质及其制作方法
本发明一般涉及到半导体器件的栅介质及其制作方法，更确切地说是涉及到用于半导体器件中的含有氮浓度可控的氮化区的氮氧化物栅介质结构。
用于半导体存储器器件中的常规栅介质由SiO2薄层组成。半导体工艺的当前发展方向是在栅介质层中包含低浓度的氮。已经发现，氮提供了减小沟道热电子损伤和减小硼从多晶硅栅外扩散进入沟道的有利效应。氮的存在还提高了介电常数，使被氮化了的膜的漏电流低于具有同等电容的纯氧化膜。虽然氮对栅绝缘体具有有利的作用，但过大的氮浓度也可能是不可取的。大的氮浓度会引起无法接受的Vfb偏移以及介质其它性能的退化。
在将氮引入SiO2的大多数方法中，对氮的浓度和深度分布的控制的灵活性很小。引入氮的化学方法依赖于诸如NO或NH3之类的氮化剂与硅衬底或预先生长的氧化物之间的反应。得到的薄膜在发生化学反应的Si/SiO2界面处具有高的氮浓度。由于氮化层对氧起扩散势垒的作用从而阻止其它气体粒子到达Si/SiO2界面，故此反应是受氮自限的。这提高了在氮化工艺中使用氮的额外的好处，亦即，氮化膜的厚度均匀性比常规氧化物更好。在例如用NO氧化处理过的晶片表面上不同位置处测得的电学特性的更小的分散，表明了厚度的均匀性。
其他研究人员曾经试图对氮的深度分布进行某些有限的控制。其中一种方法是控制起始氮化条件。例如，已经发现，借助于将硅暴露于气态NO而在氮氧化物层中产生的氮的含量依赖于氮化温度。借助于在较低的温度下进行反应，引入了比较小量的氮，虽然得到的介质的质量可能由于反应温度比较低而受到损害。控制氮的深度分布的另一种方法是对氮氧化物重新进行氧化。例如，已经发现，借助于在提高的温度下将样品暴露于气态O2，可以在氮氧化物层与硅衬底之间插入一个纯SiO2间隔层。氧通过介质扩散并与硅衬底反应形成下方的SiO2层而不干扰氮氧化物薄膜。还发现，在被N2O再氧化时，可以清除氮，虽然可能更希望在氮氧化物层中留下数量可控的氮而不是完全清除，使之可以保持氮的所希望的好处。因此，希望有一种方法能够有效地控制用作栅介质的氮氧化物层中的氮浓度的分布，同时又在对氮氧化物层进行再氧化之后能够在介质下方形成基本上纯的SiO2层。
因此，本发明的目的是提供一种制作半导体器件中的氮氧化物栅介质的方法，此方法没有常规方法的缺点或不足。
本发明的另一目的是提供一种制作半导体器件中的氮氧化物栅介质的方法，此方法能够在氮氧化物中获得可控的氮浓度分布。
本发明的又一个目的是提供一种制作半导体器件中的氮氧化物栅介质的方法，此方法在氮氧化物的再氧化工艺之后，能够在介质下方产生基本上纯的SiO2层。
本发明的再一个目的是提供一种制作半导体器件中的氮氧化物栅介质的方法，此方法借助于使硅表面与至少一种含有氮和/或氧的气体接触以首先形成层，而在氮氧化物层中具有可控的氮分布。
本发明的另一目的是提供一种制作半导体器件中的氮氧化物栅介质的方法，此方法借助于化学汽相淀积技术在硅表面上首先形成氮氧化物层，而具有可控的氮浓度分布。
本发明的另一目的是提供一种制作半导体器件中的氮氧化物栅介质的方法，此方法借助于首先形成氮氧化物层，然后用含有氧和至少一种卤化物的气体混合物对其进行处理，以便在氮氧化物层下方形成主要是二氧化硅的层。
本发明的另一目的是提供一种借助于使硅表面与至少一种含有氮和/或氧的选自NO、N2O、NH3和O2的气体接触而制作半导体器件中的氮氧化物栅介质的方法。
本发明的另一目的是提供一种位于半导体器件中的栅介质，它包括覆盖硅衬底的基本上是SiO2的间隔层、覆盖间隔层的氮氧化物层、以及覆盖氮氧化物层的SiO2层。
本发明的另一目的是提供一种位于半导体存储器器件中的栅叠层，它包括覆盖硅衬底的基本上是SiO2的间隔层、覆盖间隔层的氮氧化物层、覆盖氮氧化物层的二氧化硅层、以及覆盖二氧化硅层的导电栅。
根据本发明，提供了一种制作半导体器件中的具有可控氮分布的氮氧化物栅介质的方法和用此方法制作的栅介质。
在最佳实施例中，可以借助于下列步骤来执行制作半导体器件中的氮氧化物栅介质的方法：首先提供具有顶表面的硅衬底，并在不低于500℃的温度下，使硅衬底的顶表面与至少一种含有氮和氧的气体或气体混合物相接触，形成覆盖硅衬底的氮氧化物层，并使硅衬底和氮氧化物层与包括氧和至少一种卤化物的气体混合物相接触，致使在氮氧化物层与硅衬底之间形成一个基本上是二氧化硅的层。
这一含有氮和氧的至少一种气体或气体混合物，可以选自NO、N2O、NH3和O2。此至少一种气体或气体混合物(以下，简称为至少一种气体)可以流入反应室，以便在大约1毫乇到大约20大气压之间的压力下发生反应。此至少一种气体可以以足够高的流速和反应室温度流入反应室，致使能够制作氮浓度在大约0.1-50原子百分比范围内的富氮的氮氧化物。此至少一种气体可以流入反应室，以便在大约500-1200℃之间的温度下维持与硅表面的反应。
制作氮氧化物栅介质的方法，还可以包括用至少一种含氮的气体和至少一种含氧的气体接触硅衬底的顶表面的步骤。此方法还可以包括使硅衬底的顶表面与至少一种选自NO、N2O、NH3的气体和至少一种选自O2和N2O的气体接触的步骤。制作的氮氧化物层的厚度可以在大约1-40埃之间。此至少一种卤化物可以选自HCl、CH2Cl2、C2H3Cl3、C2H2Cl2、CH3Cl和CHCl3。基本上是二氧化硅的层可以由纯度为90％的SiO2组成。
在另一个最佳实施例中，可以借助下列步骤来执行制作氮氧化物栅介质的方法：首先提供具有顶表面的硅衬底，用化学汽相淀积技术在硅衬底的顶表面上淀积一层氮氧化物，然后借助于使氮氧化物层与含有氧和至少一种卤化物的气体混合物相接触而在氮氧化物层与硅衬底之间形成一个基本上是二氧化硅的层。
所采用的化学汽相淀积(CVD)技术，可以是等离子体CVD、间接等离子体CVD、快速热CVD和低压CVD。淀积的氮氧化物层的厚度可以在大约1-40埃之间。此至少一种卤化物可以选自HCl、CH2Cl2、C2H3Cl3、C2H2Cl2、CH3Cl和CHCl3。基本上是二氧化硅的层可以由纯度为90％的SiO2组成。
本发明的目的还在于半导体器件中的栅介质，它包括硅衬底、覆盖硅衬底的间隔层(此间隔层可以主要由SiO2组成)、覆盖间隔层的氮氧化物层、以及覆盖氮氧化物层的SiO2。
在氮浓度范围为大约0.1-50原子百分比的栅介质富氮的氮氧化物中，间隔层、氮氧化物层和SiO2的厚度可以在大约1-40埃之间。制作的间隔层可以含有纯度为90％的SiO2。
本发明的目的还在于一种位于半导体存储器器件中的栅叠层，它包括硅衬底、覆盖硅衬底的间隔层(其中的间隔层可以主要由纯SiO2组成)、覆盖间隔层的氮氧化物层、覆盖氮氧化物层的二氧化硅层、以及覆盖二氧化硅层的导电栅。
制作在半导体存储器器件中的栅叠层中，导电栅可以是多晶硅栅。氮氧化物层可以是氮浓度在大约0.1-50原子百分比范围内的富氮的氮氧化物。间隔层、氮氧化物层和SiO2层的厚度可以在大约1-40埃之间。间隔层可以由基本上是SiO2的材料组成。
从下列详细描述和附图中，本发明的这些和其它的目的、特点和优点将变得明显，其中：
图1是组合有本发明氮氧化物栅介质的半导体栅叠层的放大剖面图。
图2A是首先在硅衬底上制作氮氧化物层之后的本发明栅介质的放大剖面图。
图2B是在进行再氧化工艺以便在氮氧化物层与硅衬底之间形成二氧化硅层之后的图2所示的本发明的栅介质的放大剖面图。
图3示出了在本发明氮氧化物层上得到的中等能量离子散射谱(MEIS)。
图4示出了本发明氮氧化物层的薄膜均匀性的柱形图。
本发明公开了一种制作半导体器件中的氮氧化物栅介质的方法，在该氮氧化物层中具有可控的氮浓度分布。此方法还使得能够在存在氧和卤化物的情况下，在再氧化过程中在氮氧化物层与硅衬底之间形成基本上纯的二氧化硅层。可以借助于在硅衬底表面上通过至少一种含有氮和氧的气体或气体混合物，或借助于在化学汽相淀积技术中的淀积来制作氮氧化物层。此至少一种含有氮和氧的气体或气体混合物，可以以足够高的流速和反应室温度流入反应室，致使能够制作氮浓度在大约0.1-50原子百分比范围内的富氮的氮氧化物层。此至少一种气体或气体混合物(以下，简称为至少一种气体)可以是NO、N2O、NH3或O2。此至少一种气体可以流入反应室，以便在大约1毫乇到20大气压之间的压力下与硅表面发生反应。硅表面的温度可以保持在大约500-1200℃之间。此至少一种气体也可以含有选自NO、N2O和NH3中的一种气体和选自O2和N2O中的一种气体。
借助于首先制作氮氧化物膜，然后在含有诸如HCl、CH2Cl2、C2H3Cl3、C2H2Cl2、CH3Cl和CHCl3之类的卤化物的O2之类的氧化气氛中对薄膜进行再氧化，可以执行制作CMOS器件中的栅介质的方法。制作得到的结构包括氮氧化物层顶部上的氧化层，该氮氧化物层在形成于硅衬底上的另一个氧化层的顶部上具有可控的氮含量。这些层的厚度可以在大约1-40埃之间变化。
利用诸如NO、N2O、NH3与硅衬底之间的反应之类的标准热处理，也可能结合诸如O2或N2O之类的氧化气体，可以制作氮氧化物膜。作为变通，可以用包括但不局限于等离子体CVD、间接等离子体CVD、快速热CVD和低压CVD的CVD方法来制作氮氧化物膜。
在最佳实施例中，可以在大约1毫乇到20大气压之间的压力和大约500-1200℃之间的温度下的清洁硅表面与NO气体的反应中制作氧化膜。此工序形成一个氮浓度在大约0.1-50原子百分比范围内的富氮的氮氧化物膜。此工序形成一个在晶片表面上均匀的膜，其标准厚度偏离比用N2O制作的膜小10倍。可以在诸如O2+CH2Cl2之类的氧化的卤化气氛中，于大约1毫乇到20大气压之间的压力和大约500-1200℃之间的温度下，以热处理工序的形式来执行再氧化工序。再氧化工序的目的是优化氮氧化物层中的氮分布。氧引起基本上纯的SiO2在氮氧化物层下方生长。基本上纯意味着SiO2层至少含有90％的SiO2。卤素粒子用来协助从氮氧化物中清除氮。因此，借助于优化氧和含卤素的粒子的流速、压力、温度等，本发明的新颖方法能够优化氮氧化物膜层中的氮分布，从而得到薄膜厚度均匀性、Vfb、沟道热载流子可靠性之间的所希望的最佳平衡。
本发明的方法在二个主要方面不同于另一种氮优化方法，后者利用N2O退火来从氮氧化物中清除N。首先，在N2O再氧化方法中，在再氧化工序中，氮被完全从氮氧化物层中清除。在本发明的方法中，依赖于再氧化条件而在氮氧化物层中留下数量可控的氮。其次，在N2O再氧化方法中，在氮氧化物层与硅衬底之间将形成第二氮氧化物层。在本发明的方法中，基本上纯的SiO2层被插入在介质下方。因此，本发明的方法提出了消除氮氧化物薄膜的氮含量与薄膜厚度和均匀性之间的相互关系的问题。例如，为了获得良好的器件性质(例如Vfb偏离)，Si/SiO2界面处的低的氮浓度可能是可取的。然而，可能需要窄的厚度分布和厚的氧化物间隔层二者。在这种情况下，可以用850℃温度下的NO氧化方法来引入氮，导致大约为6×1014/cm2的浓度。这一氮浓度高得足以阻止氧化粒子的扩散，从而有助于介质层的空间均匀性。在再氧化步骤过程中，本发明借助于将诸如氯代甲烷之类的含卤素的粒子添加到气氛中，选择性地从薄膜中清除氮原子。这一添加用来减小Vfb的偏离和氮的其它有害的影响，同时保持氮化的氧化物特有的窄厚度分布。
现参照图1，其中示出了组合有本发明的栅介质20的栅叠层10的放大剖面图。栅介质20制作在硅衬底12上，然后在栅介质20的顶部制作多晶硅栅14。在硅衬底12的顶表面18中，还配备有源区16。
图2A和2B示出了本发明的栅介质结构20的放大剖面图。可以用二个方法中的一个来制作氮氧化物膜22。在作为标准热处理工序的第一方法中，NO、N2O或NH3中的至少一种气体与硅衬底12进行反应，也可以与诸如O2或N2O之类的氧化气体结合。例如，在制作氮氧化物膜22的最佳实施例中，清洁的硅表面在大约1毫乇到20大气压之间的压力和大约500-1200℃之间的温度下，与NO气体反应。反应温度的最佳范围在大约650-950℃之间。在制作氮氧化物膜的第二方法中，诸如等离子体CVD、间接等离子体CVD、快速热CVD或低压CVD之类的CVD工艺，被用来制作氮氧化物膜。利用二种方法之一，制作了氮浓度在大约0.1-50原子百分比范围内的富氮的氮氧化物层。如比用N2O反应得到的膜小10倍的厚度标准偏离所指出的那样，制得的氮氧化物膜在晶片表面上的厚度更均匀。此氮氧化物膜层22可以具有或不具有诸如氮氧化物层22顶部上的基本上纯的SiO2层26之类的其它组成部分。
在制作氮氧化物膜22之后，在含有氧化和卤化物的气氛中，于提高的温度，亦即大约500-1200℃之间的温度下，对硅衬底12进行再氧化。诸如O2或N2O之类的氧化剂通过氮氧化物层22扩散以产生氮氧化物层22下方的氧化物间隔层32。诸如HCl、CH2Cl2、C2H3Cl3、C2H2Cl2、CH3Cl和CHCl3之类的卤化物同时起作用以降低氮氧化物层22中的氮含量，从而得到可控的氮分布。可以在提供氧化的卤化气氛的情况下，于大约1毫乇到20大气压之间的压力和大约500-1200℃之间的温度下，以热处理工序的形式来执行再氧化工序。因此，再氧化工序的目的是优化氮氧化物膜层中的氮分布。氧引起基本上纯的SiO2在氮氧化物膜层22下方生长，同时，卤素粒子用来协助从氮氧化物层22中部分地清除氮。
图3示出了本发明方法的效果，这是用中等能量离子散射(MEIS)技术得到的谱线。此谱线示出了从不同的介质层背散射的200keV He离子的氧峰和氮峰。此图还包含一个含有放大5倍的氮峰的插图。仅仅经历850℃下的NO氧化而没有进一步加工的样品(示为“生长后”)，在大约155keV处具有氧峰，并在大约147keV处具有氮峰。氮峰的大小和形状表明了氮的深度分布和浓度。在850℃下的纯氧气氛中再氧化之后，氧峰加宽，表明介质更厚了(图3中示为“氧再氧化”)，而氮峰的幅度和位置均未改变。这表明再氧化工序未干扰氮，且插入了一个下方的SiO2层而没有清除任何氮。当这一谱线与在含有氯代甲烷的气氛中再氧化得到的谱线(图3中示为“氧+氯代甲烷”)进行比较时，氮峰幅度出现明显的下降，表明膜中的氮量降低了一半。
在图4中，以8英寸晶片上的膜均匀性的柱形图进一步说明了本发明方法的效果。右边是N2O氧化物的结果，示出了平均厚度为21.3埃和标准偏离为0.20埃。左边示出了平均厚度为20.9埃和标准偏离为0.035埃的NO再氧化样品的结果。厚度标准偏离的降低大大改善了由硅晶片不同区域制成的IC芯片的电学结果的均匀性。
因此，在上述描述和附图1-4中，已经详细地显示了本发明的新颖方法。虽然用示例的方式已经描述了本发明，但应该理解的是，所使用的术语是为了描述的目的而不是限制的目的。而且，虽然已经用最佳实施例描述了本发明，但需要理解的是，本技术领域的熟练人员能够将这些技术容易地应用于本发明的其它可能的改变中。

Claims (19)

1.一种制作半导体器件中的氮氧化物栅介质的方法，它包含下列步骤：
提供具有顶表面的硅衬底，
在500℃～1200℃的温度下，使至少一种含有氮和氧的气体或气体混合物流入反应室，以便在1毫乇到20大气压之间的压力下与硅衬底的所述顶表面接触，形成覆盖所述硅衬底且氮浓度在0.1-50原子百分比范围内的富氮的氮氧化物层，以及
使所述硅衬底和所述氮氧化物层与包含氧和至少一种卤化物的气体混合物接触，致使在所述氮氧化物层与所述硅衬底之间形成一个基本上是二氧化硅的层，
其中所述至少一种卤化物选自HCl、CH2Cl2、C2H3Cl3、C2H2Cl2、CH3Cl和CHCl3构成的组。
2.根据权利要求1的制作半导体器件中的氮氧化物栅介质的方法，其中所述含有氮和氧的至少一种气体或气体混合物，选自NO、N2O、NH3和O2构成的组。
3.根据权利要求1的制作半导体器件中的氮氧化物栅介质的方法，其中所述含有氮和氧的至少一种气体或气体混合物以反应室温度流入反应室，以便维持与硅表面的反应。
4.根据权利要求1的制作半导体器件中的氮氧化物栅介质的方法，还包含使硅衬底的所述顶表面与至少一种含氮的气体和至少一种含氧的气体接触的步骤。
5.根据权利要求1的制作半导体器件中的氮氧化物栅介质的方法，还包含使硅衬底的所述顶表面与至少一种选自NO、N2O、NH3的气体和至少一种选自O2和N2O的气体接触的步骤。
6.根据权利要求1的制作半导体器件中的氮氧化物栅介质的方法，其中制作的所述氮氧化物层的厚度在1-40埃之间。
7.根据权利要求1的制作半导体器件中的氮氧化物栅介质的方法，其中所述基本上是二氧化硅的层由至少90％的SiO2组成。
8.一种制作半导体器件中的氮氧化物栅介质的方法，它包含下列步骤：
提供具有顶表面的硅衬底，
用化学汽相淀积(CVD)技术在硅衬底的所述顶表面上淀积氮氧化物层，以及
在1毫乇到20大气压之间的压力和500℃～1200℃的温度下，借助于使所述氮氧化物层与含有氧和至少一种卤化物的气体混合物相接触，在所述氮氧化物层与所述硅衬底之间形成一个基本上是二氧化硅的层，
其中所述至少一种卤化物选自HCl、CH2Cl2、C2H3Cl3、C2H2Cl2、CH3Cl和CHCl3构成的组。
9.根据权利要求8的制作半导体器件中的氮氧化物栅介质的方法，其中所述CVD技术选自等离子体CVD、间接等离子体CVD、快速热CVD和低压CVD构成的组。
10.根据权利要求8的制作半导体器件中的氮氧化物栅介质的方法，其中所述淀积的氮氧化物层的厚度在1-40埃之间。
11.根据权利要求8的制作半导体器件中的氮氧化物栅介质的方法，其中所述基本上是二氧化硅的层由至少90％的SiO2组成。
12.一种位于半导体器件中的栅介质，它包含：
硅衬底，
覆盖所述硅衬底的间隔层，所述间隔层为基本上是二氧化硅的层，以及
覆盖所述间隔层的氮氧化物层，
其中所述氮氧化物层是氮浓度范围为0.1-50原子百分比的富氮的氮氧化物。
13.根据权利要求12的位于半导体器件中的栅介质，其中所述间隔层和所述氮氧化物层的厚度在1-40埃之间。
14.根据权利要求12的位于半导体器件中的栅介质，其中所述间隔层由至少含有90％的SiO2的材料组成。
15.根据权利要求12的位于半导体器件中的栅介质，还包含覆盖所述氮氧化物层的SiO2层。
16.一种位于半导体器件中的栅叠层，它包含：
硅衬底，
覆盖所述硅衬底的间隔层，所述间隔层为基本上是二氧化硅的层，
覆盖所述间隔层的氮氧化物层，
覆盖所述氮氧化物层的二氧化硅层，以及
覆盖所述二氧化硅层的导电栅，
其中所述氮氧化物层是氮浓度在0.1-50原子百分比范围内的富氮的氮氧化物。
17.根据权利要求16的位于半导体器件中的栅叠层，其中所述导电栅是多晶硅栅。
18.根据权利要求16的位于半导体器件中的栅叠层，其中所述间隔层、所述氮氧化物层和所述SiO2层中每一层的厚度在1-40埃之间。
19.根据权利要求16的位于半导体器件中的栅叠层，其中所述间隔层由至少含有90％的SiO2的材料组成。
CNB991274482A 1999-01-06 1999-12-30 氮氧化物栅介质及其制作方法 Expired - Fee Related CN1138300C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/226,369 1999-01-06
US09/226,369 US6245616B1 (en) 1999-01-06 1999-01-06 Method of forming oxynitride gate dielectric

Publications (2)

Publication Number Publication Date
CN1261726A CN1261726A (zh) 2000-08-02
CN1138300C true CN1138300C (zh) 2004-02-11

Family

ID=22848652

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991274482A Expired - Fee Related CN1138300C (zh) 1999-01-06 1999-12-30 氮氧化物栅介质及其制作方法

Country Status (6)

Country Link
US (2) US6245616B1 (zh)
JP (1) JP3377480B2 (zh)
KR (1) KR100390686B1 (zh)
CN (1) CN1138300C (zh)
DE (1) DE19963674B4 (zh)
TW (1) TW454253B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
KR100471405B1 (ko) * 2000-06-30 2005-03-08 주식회사 하이닉스반도체 반도체소자의 게이트절연막 형성 방법
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6492240B1 (en) * 2000-09-14 2002-12-10 United Microelectronics Corp. Method for forming improved high resistance resistor by treating the surface of polysilicon layer
DE60005541T2 (de) * 2000-12-20 2004-07-01 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Kontrollierung von Zwischenoxyd bei einer monokristallinischen/polykristallinischen Silizium-Zwischenschicht
CN100359701C (zh) * 2001-08-10 2008-01-02 斯平内克半导体股份有限公司 具有改进的驱动电流特性的晶体管及其制作方法
US6878585B2 (en) * 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US20050181625A1 (en) * 2001-09-28 2005-08-18 Grider Douglas T. Method for transistor gate dielectric layer with uniform nitrogen concentration
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6803330B2 (en) * 2001-10-12 2004-10-12 Cypress Semiconductor Corporation Method for growing ultra thin nitrided oxide
US6723599B2 (en) * 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US7365403B1 (en) 2002-02-13 2008-04-29 Cypress Semiconductor Corp. Semiconductor topography including a thin oxide-nitride stack and method for making the same
US7622402B2 (en) * 2002-03-29 2009-11-24 Tokyo Electron Limited Method for forming underlying insulation film
JP2004014875A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法
US7122454B2 (en) * 2002-06-12 2006-10-17 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers
JP3538679B2 (ja) * 2002-06-24 2004-06-14 沖電気工業株式会社 電界効果型トランジスタの製造方法
KR100447324B1 (ko) * 2002-07-03 2004-09-07 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
US6649538B1 (en) * 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides
US20040070046A1 (en) * 2002-10-15 2004-04-15 Hiroaki Niimi Reliable dual gate dielectrics for MOS transistors
WO2004070816A1 (ja) * 2003-02-06 2004-08-19 Tokyo Electron Limited プラズマ処理方法，半導体基板及びプラズマ処理装置
US20040224524A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Maintaining the dimensions of features being etched on a lithographic mask
US7612366B2 (en) * 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US7598515B2 (en) * 2003-06-26 2009-10-06 Mears Technologies, Inc. Semiconductor device including a strained superlattice and overlying stress layer and related methods
US20070020860A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US7531828B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US20070015344A1 (en) * 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
US20070020833A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US7235440B2 (en) * 2003-07-31 2007-06-26 Tokyo Electron Limited Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
US7202186B2 (en) * 2003-07-31 2007-04-10 Tokyo Electron Limited Method of forming uniform ultra-thin oxynitride layers
CN1331211C (zh) * 2003-08-06 2007-08-08 中芯国际集成电路制造(上海)有限公司 利用检测闸门氧化硅层中氮化物含量的半导体元件制成方法
US7314812B2 (en) * 2003-08-28 2008-01-01 Micron Technology, Inc. Method for reducing the effective thickness of gate oxides by nitrogen implantation and anneal
KR101006511B1 (ko) 2003-09-09 2011-01-07 매그나칩 반도체 유한회사 반도체 소자의 제조방법
JP3887364B2 (ja) 2003-09-19 2007-02-28 株式会社東芝 半導体装置の製造方法
US7022626B2 (en) * 2003-12-02 2006-04-04 International Business Machines Corporation Dielectrics with improved leakage characteristics
US20050130448A1 (en) * 2003-12-15 2005-06-16 Applied Materials, Inc. Method of forming a silicon oxynitride layer
US7166525B2 (en) * 2004-01-15 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer
KR20070004881A (ko) * 2004-03-26 2007-01-09 세키스이가가쿠 고교가부시키가이샤 산질화막 및 질화막의 형성 방법, 형성 장치, 산질화막,질화막 및 기재
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
US7834405B2 (en) * 2005-07-15 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including I/O oxide and nitrided core oxide on substrate
US20070038805A1 (en) * 2005-08-09 2007-02-15 Texas Instruments Incorporated High granularity redundancy for ferroelectric memories
JP2007288069A (ja) * 2006-04-19 2007-11-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法
CN103189768B (zh) * 2010-11-03 2016-08-24 英派尔科技开发有限公司 光波导的形成
CN105161525B (zh) * 2015-07-30 2018-12-18 上海华力微电子有限公司 一种栅介质层的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
CA1252372A (en) * 1985-01-21 1989-04-11 Joseph P. Ellul Nitsinitride and oxidized nitsinitride dielectrics on silicon
KR100247904B1 (ko) * 1992-10-20 2000-03-15 윤종용 반도체 장치의 제조방법
US5407870A (en) * 1993-06-07 1995-04-18 Motorola Inc. Process for fabricating a semiconductor device having a high reliability dielectric material
US5580815A (en) * 1993-08-12 1996-12-03 Motorola Inc. Process for forming field isolation and a structure over a semiconductor substrate
US5478765A (en) * 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
US5455204A (en) * 1994-12-12 1995-10-03 International Business Machines Corporation Thin capacitor dielectric by rapid thermal processing
JP2871530B2 (ja) 1995-05-10 1999-03-17 日本電気株式会社 半導体装置の製造方法
US5674788A (en) * 1995-06-06 1997-10-07 Advanced Micro Devices, Inc. Method of forming high pressure silicon oxynitride gate dielectrics
US5880040A (en) * 1996-04-15 1999-03-09 Macronix International Co., Ltd. Gate dielectric based on oxynitride grown in N2 O and annealed in NO
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics

Also Published As

Publication number Publication date
JP2000208510A (ja) 2000-07-28
DE19963674A1 (de) 2000-07-20
KR20000053372A (ko) 2000-08-25
TW454253B (en) 2001-09-11
KR100390686B1 (ko) 2003-07-10
DE19963674B4 (de) 2006-06-29
US20030190780A1 (en) 2003-10-09
CN1261726A (zh) 2000-08-02
JP3377480B2 (ja) 2003-02-17
US6756646B2 (en) 2004-06-29
US6245616B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
CN1138300C (zh) 氮氧化物栅介质及其制作方法
EP0617461B1 (en) Oxynitride dielectric process for IC manufacture
JP3976282B2 (ja) 信頼できる極薄酸窒化物形成のための新規なプロセス
KR101058882B1 (ko) 초-저압에서 암모니아를 이용한 급속 열 어닐링을 통한 실리콘 옥시질화물의 질소 프로파일 테일러링
US7544996B2 (en) Methods of fabricating a semiconductor device having a metal gate pattern
US8575677B2 (en) Semiconductor device and its manufacturing method
US6365519B2 (en) Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
TWI455251B (zh) 製造非揮發性電荷擷取記憶體裝置之單一晶圓程序
US7790627B2 (en) Semiconductor device, method of manufacturing the same, and method of manufacturing metal compound thin film
US20040033678A1 (en) Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
CN1822330A (zh) 用于产生栅极叠层侧壁隔片的方法
CN1894781A (zh) 制造氮化氧化硅栅极介质的方法
US8415723B2 (en) Spacer structure wherein carbon-containing oxide film formed within
US20020146914A1 (en) In-situ steam generation process for nitrided oxide
US20030017670A1 (en) Method of manufacturing a semiconductor memory device with a gate dielectric stack
US7148109B2 (en) Method for manufacturing flash memory device
US20080128833A1 (en) High-Dielectric-Constant Film, Field-Effect Transistor and Semiconductor Integrated Circuit Device Using the Same, and Method for Producing High-Dielectric-Constant Film
US7358198B2 (en) Semiconductor device and method for fabricating same
KR19990088398A (ko) 예정된종의입자를고체속에위치시키는방법및생성된구조물
JPH06349821A (ja) 半導体装置とその製造方法
US20020177327A1 (en) Method for forming a gate dielectric layer by a single wafer process
KR20010008427A (ko) 금속 게이트전극 형성방법
JP2001156186A (ja) 破壊電圧及び漏れ率が改善された、半導体メモリー装置用ゲート構造の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171109

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171109

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040211

Termination date: 20181230

CF01 Termination of patent right due to non-payment of annual fee