CN1135684A - 数字锁相环中计算分频比的方法和装置 - Google Patents

数字锁相环中计算分频比的方法和装置 Download PDF

Info

Publication number
CN1135684A
CN1135684A CN96103913A CN96103913A CN1135684A CN 1135684 A CN1135684 A CN 1135684A CN 96103913 A CN96103913 A CN 96103913A CN 96103913 A CN96103913 A CN 96103913A CN 1135684 A CN1135684 A CN 1135684A
Authority
CN
China
Prior art keywords
error signal
divisor
comparator
feedback
wide threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96103913A
Other languages
English (en)
Other versions
CN1068741C (zh
Inventor
小詹姆斯W·格登欧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1135684A publication Critical patent/CN1135684A/zh
Application granted granted Critical
Publication of CN1068741C publication Critical patent/CN1068741C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1972—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for reducing the locking time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

数字锁相环路(10)含有第一比较器(12)、第二比较器(14)、第三比较器(16)、调整器(18)、反馈分频器(20)、阈值单元(21)、数字振荡器(23)和环路滤波器(24)。第一比较器(12)、环路滤波器(24)数字振荡器(23)和反馈分频器(20)工作产生一个受控制的振荡。第二比较器(14)、第三比较器(16)和调整器(18)工作向反馈分频器(20)提供一个除数，可使该锁相环路与具有各种频率的未知系统时钟(22)一起操作。

Description

数字锁相环中计算分频比的方法和装置
本发明涉及信号处理系统，具体涉及信号处理系统内所使用的数字锁相环控制。
数字锁相环(DPLL)通常用来产生与一个基准振荡同相且倍频的振荡信号。模/数(A/D)转换器中应用DPLL来产生高频振荡，用于∑-△转换过程中的过取样。对串行数字数据取样并将该数据转换成模拟格式的数据转换器，也需要一个高频取样振荡，以使其取样与输入的数字数据速率同步。
使用DPLL的一个具体应用是数字电话系统。在数字电话系统中，含有数字数据的射频信号在基站单元与便携单元之间传输。耦合到模拟信号的数字数据一般含有以串行格式组织成数据帧的数字数据。数据帧在周期性基础上从基站单元传输到便携单元中，使便携单元能以数据帧为基础产生出一个基准振荡，从而能始终如一地接收数据。以数据帧为基础，便携单元中的一个DPLL可产生出取样信号，它基于该基准振荡，但频率高得多。便携单元内的一个通信处理器应用此取样信号使数据在数字格式与模拟格式之间转换。一般，数字数据含有话音数据，该通信处理器使数据在模拟格式与数字格式之间转换，模拟格式信号传输到用户和从用户接收的信号，数字格式信号是接收来自基站单元和传输往基站单元的信号。
DPLL通常包含一个鉴相器、一个环路滤波器、一个数字振荡器和一个反馈分频器。运行中，数字振荡器根据一个固定频率时钟建立起一个第一振荡。通常，该固定频率时钟在大约10MHz范围内，该第一振荡在1MHz范围内，但这些频率会随装置的不同而有变化。第一振荡输入到分频器，分频器产生反馈振荡和取样信号，取样信号由通信处理器应用在取样过程中。鉴相器和环路滤波器工作使反馈振荡与基准振荡同相。这样，第一振荡和取样信号也与基准振荡同相。
传统上，DPLL的技术规范要求固定频率时钟为某一确定的频率，并有一定的容差，以便产生准确的反馈信号和取样信号。为此，具体的固定频率时钟的选择十分重要。现在普遍应用具有不同频率的时钟，来作为该固定频率时钟。可是，由于迄今将DPLL设计成在一个特定的固定频率时钟工作下产生反馈振荡，这个限制便成为一个缺点。
据此，本技术领域现在需要一种容许DPLL能合适地以各种固定频率的时钟频率工作的装置和方法，以使单一的DPLL设计能应用于各种各样的设备中。
图1示出按照本发明的一个数字锁相环和除数(divisor)确定器的方框图；
图2示出按照本发明的数字锁相环和除数确定器的振荡信号、误差信号、阈值信号与调整信号；
图3示出按照本发明的除数选择逻辑图；
图4示出按照本发明的第一方法用以确定数字锁相环的除数的逻辑程序图；
图5示出按照本发明的第二方法用以确定数字锁相环的除数的逻辑程序图。
总的说来，本发明提供一种用以在一个数字锁相环(“DPLL”)中确定反馈分频比的装置和方法。这是通过连续地监视DPLL的工作以判定是否由一个不合适的反馈分频比造成了反馈信号的漂移或者简单地由该DPLL所关联的一个或多个固定频率信号的漂移造成了反馈信号的漂移来实现的。在检测到这种漂移后，DPLL随之调整反馈分频比，由之将产生的振荡牵引到给定的容差之内。鉴此，本发明允许一个单一的DPLL与各种各样的固定频率时钟配合工作，并能校正频率漂移。
图1示出DPLL10，它包括：第一比较器或鉴相器12、第二比较器14、第三比较器16、调整器18、反馈分频器20、阈值单元21、数字振荡器23、以及环路滤波器24。DPLL10的工作除了本发明叙述中所引入的那些部分外，其它部分与先有技术的DPLL基本相同。因此，本领域的技术人员知道那些部分的工作原理，这里不再详述它们的操作。
第一比较器12对基准振荡26与反馈振荡28之间的相对相位进行比较，基于此种比较产生一个输出信号。当反馈振荡28同相地引导基准振荡26时，第一比较器12在接收基准振荡26时就产生一个早误差信号30。然而，当基准振荡26同相地引导反馈振荡28时，第一比较器12在收到基准振荡26时就产生一个晚误差信号32。为此，早误差信号30或晚误差信号32在每一周基准振荡26内产生一次。
环路滤波器24接收该早误差信号30和该晚误差信号32，将这种信号的递增计数和递减计数的状态进行累积，借以，判定是否要调整由DPLL10产生的第一振荡的相位。当环路滤波器24确定出反馈振荡28同相地引导基准振荡26而超过一个预定的界限时，环路滤波器24产生一个延滞信号58给数字振荡器23。当环路滤波器24确定出反馈振荡28同相地滞后基准振荡26而超过一个预定的界限时，环路滤波器24产生一个超前信号60给数字振荡器23。一般，早误差信号30起递增计数的作用而输入给一个计数器(未示出)，同时，晚误差信号32起递减计数的作用而输入给该计数器。当计数器达到一个正计数极限时，环路滤波器24产生一个延滞信号58。反之，当计数器达到一个负计数极限时，环路滤波器24产生一个超前信号60。
数字振荡器23以一个未知系统时钟22为基础建立第一振荡25。未知系统时钟22可以是通常可应用的许多频率中的任一个。数字振荡器23最好包含有一个计数器(未示出)和一个译码器(未示出)。在一个正常的周期内，计数器递增计数到某一个数值时，产生一周第一振荡25，然后由译码予以复位。例如，在一种典型设备中，数字振荡器23在未知系统时钟22每10周的产生出第一振荡25的一个脉冲上升沿。然而，当数字振荡器23接收到一个延滞信号28时，在它产生出一个第一振荡25的上升沿之前，它将计数到11周的未知系统钟22。另一方面，当数字振荡器23接收到一个超前信号60时，在它产生出一个第一振荡25的上升沿之前，它仅计数到9周的未知系统时钟22。为此，除了始终一致地建立第一振荡25外，数字振荡器23还依赖于延滞信号58和超前信号60，选择性地超前或延滞第一振荡25的相位。
反馈分频器20对第一振荡25进行分频，产生出反馈振荡28。最好，反馈分频器20内含计数器52和译码器54。在操作中，计数器52不断计数到一个除数值时译码器54使计数器52复位，并输出一个反馈振荡28的上升沿。由调整器18向译码器54提供该除数值，并可由调整器18根据需要进行调整。反馈分频器20还含有一个或门56，它能使调整器18在一个DPLL10的复位周期内连续地复位计数器52。当连续地复位时，计数器52不会继续计数，因而反馈分频器20不产生出反馈振荡28。
第二比较器14、第三比较器16和调整器18用来调整反馈分频器20所应用的除数，迫使反馈振荡28的频率与基准振荡26的频率相匹配。按照这种方式，这些电路部补偿未知系统时钟22的不同工作频率，容许本发明的DPLL能配用于具有各种各样工作频率中的任何频率的未知系统时钟22。
第二比较器14优选地将误差信号34与一个粗阈值36进行比较，当误差信号34与粗阈值36的比较结果为不利时，产生出一个粗调整指示40。最好的是，误差信号34含有早误差信号30和晚误差信号32两者，这类信号优选地与基准振荡26同相，在每一周基准振荡26上产生一次。本发明的实施例中，当误差信号34超过粗阈值36时，误差信号34与粗阈值36的比较结果就为不利的。
第三比较器16将误差信号34与一个细阈值38进行比较，当误差信号34与细阈值38的比较结果为不利时，产生出一个细调整指示42。最好的是，当误差信号34超过细阈值38时，误差信号与细阈值38的比较结果就为不利的。误差信号34中最好含有由第一比较器12产生出的早误差信号30和晚误差信号32两者，这使得在每一周基准振荡26上作出一次比较。
阈值单元21建立起粗阈值36和细阈值38两者。最好的是，阈值单元21利用反馈分频器20中计数器52的输出来产生粗阈值36和细阈值38。实质上，阈值36和38都是方波脉冲，有固定的持续期，并与计数器52的输出同步。该阈值的边沿与误差信号34的边沿相对照。当误差信号34的边沿超出阈值的边沿时，该比较就为不利的，产生一个调整指示40或42。最好，粗调整指示40和细调整指示42两者都包含2个比特的数据，使得基准振荡26与反馈振荡28之间的相对相位位置和差值能传输给调整器18。关于阈值的更详细讨论将在下面参考图2来给出。
调整器18接收到粗调整指示40、细调整指示42、早误差信号30和晚误差信号32作为其输入。最好的是，调整器18含有：调整发生单元(AGU)44、内含可能的除数的存储器46、内含当前的除数的寄存器48以及一个锁定指示器50。调整器18在工作中从多个可能的除数中选择出一个合适的除数，将此除数提供给反馈分频器20，使得反馈振荡28的频率与基准振荡26的频率相匹配。这样，本发明的DPLL10可以与各种各样的未知系统时钟22之中的任一个配合工作。
在操作中，调整器18初始地从各种各样的粗阈值中选择一个第一粗阈值，并启动DPLL10的工作，以产生出反馈振荡28。开始时，环路滤波器24、数字振荡器23和反馈分频器20最好是全部复位，使DPLL10从一个基准点出发进入运行。然后，根据由调整器18向反馈分频器20提供的第一粗除数初始地产生出反馈振荡28。
在基准振荡26的每个周期时误差信号34与粗阈值36和细阈值38两者进行比较。如果误差信号34与粗阈值36的比较为不利时，由第二比较器14产生一个粗调整指示40。如果误差信号34与细阈值38的比较为不利时，由第三比较器16产生一个细调整指示42。最好，当误差信号34超过阈值信号时，就判定为误差信号34与阈值信号的比较结果为不利的。
在产生出粗调整指示40时，亦可能产生出细调整指示42，但调整器18对细调整指示42予以忽略。在此情况下，通过优选地从存储器46中选择一个新的粗除数，将该新的粗除数放入寄存器48中变为当前的除数，以使AGU44判定当前的除数不正确，并根据粗调整指示量40调整该粗除数。因粗调整指示40提供出了关于相对相位的信息，故AGU44可以确定选择一个大些的还是选择一个小些的除数。产生出一个粗调整指示40之后，锁定指示器50阻塞或门56，以将DPLL10置于复位状态，直至接收到下一个基准振荡26。在这复位状态下，计数器52持续地复位，以防止产生出反馈振荡28。然而，一接收到下个基准信号26，便利用该新的粗除数48启动DPLL10工作。
当未产生粗调整指示40而产生细调整指示42时，AGU44便会优选地选择一个新的细除数并将它放入寄存器48来调整该除数。然而，在产生细调整指示42时，计数器52断续工作，并不被锁定指示器50复位。为此，允许DPLL10连续地产生反馈振荡28。
当既不产生粗调整指示40，也不产生细调整指示42时，存储在寄存器48内的除数值保持不变，而DPLL10继续工作。鉴此，本发明公开了一种DPLL10，它可以与各种各样的未知系统时钟22的频率配合使用。该DPLL10开始工作之后确定一个正确的除数，校正频率漂移，并能在多噪声的环境中工作。
图2示例出振荡信号、误差信号、阈值信号与调整信号之间的逻辑关系图。如前所讨论的，反馈振荡100是由DPLL10产生的，理想上，它由给DPLL10外来的、的基准振荡102锁定相位和锁定频率。如图所示，误差信号104最好含有早误差信号30和晚误差信号32，它们在每一周基准振荡102内产生，并与基准振荡102同相。粗调整阈值106、细调整阈值108和无调整阈值110等信号均由阈值单元21产生，并为调整器18提供一个基础，以便确定是否要调整除数。当对于粗阈值106接收到一个误差信号104而与该粗阈值106相比较为不利时，执行粗除数调整。最好的是，当误差信号104超过粗阈值106(该粗阈值信号为逻辑高电平)时，误差信号104的比较结果为不利的。最好的还是，通过选择一个新的粗除数来实现粗阈值调整。图2中左面大部分里的波形序列就是这样的情况。于是，产生出粗调整信号112，调整器18接收此信号，并选择一个新的粗除数。当一个早误差信号30起误差信号104的作用时，优选地选择下一个较大的粗除数，而当一个晚误差信号32起误差信号104的作用时，优选地选择下一个较小值的细除数。
参看图2的中间部分，当误差信号104和细阈值108都为逻辑高电平时，产生一个细调整信号114。调整器18接收到此细调整信号114随之选择一个新的细除数。当一个早误差信号30起误差信号104的作用时，优选地选择下一个较大的细除数，而当一个晚误差信号32起误差信号104的作用时，优选地选择下一个较小的细除数。
现在，参看图2的右面大部分，在无调整阈值信号110的有激活高电平期间产生误差信号104时，既无粗调整信号112产生，也无细调整信号114产生。为此，至少在下一周的反馈振荡100内，先前所应用的除数保持不变。
图3示出除数的优选组织，在存储器46中存储如所列的除数1到43，并示出对DPLL10所使用的除数进行访问的一种优选技术。如图所示，诸多除数优选地以除数值为基础按顺序方式驻留在诸多除数组内。例如，第一个除数组120可包含5个除数，第二个除数组122可包含4个除数，第三个除数组124可包含4个除数。每个除数组内的一个特定除数最好指定作一个粗除数。例如，除数组120内的除数1和除数组122内的除数20指定作粗除数。
在一个具体例子中，一开始，从第一除数组20中选择出第一粗除数126(除数1)，DPLL10据此进行工作。当AGU44接收到一个粗调整指示量40时，它从一个不同的除数组122中选择出一个新粗除数128(除数20)。另一方面，当AGU44接收到一个细调整指示42时，它从粗除数126所在的同一个除数组120内最好选择出相邻一个除数位置上的新的细除数130(除数2)。在随后的一周振荡内，如果AGU44接收到另一个细调整指示42，则将在同一个除数组120内再选择一个新的细除数。
图4示出本发明的第一个优选方法。本发明中的第一步骤在方框150选择一个粗除数。本方法从方框150前进到方框152，在那里，随着一个触发的出现，通过基准振荡26与反馈振荡28之间的鉴相而产生出一个误差信号。触发事件可能开始，基准振荡有变化，电源中断和/或未知系统时钟摆动。然后，在方框154上该误差信号与一个粗阈值进行比较。在判决框156判定方框154中的比较结果是否有利。如果比较结果为不利，则本方法前进到方框158，在那里对一个反馈分频器20提供出粗除数的调整。本方法从方框158前进到方框152，在那里产生出另一个误差信号。在判决框156，如果比较结果为有利，本方法前进到方框160，在那里误差信号与一个细阈值进行比较。随后，在方框162判定该误差信号与细阈值之间的的比较结果是否有利。如果比较结果为不利，同本方法前进到方框164，在那里，对反馈分频器20提供出细除数的调整。本方法从方框164返回到方框152。在方框162，如果比较结果为有利，则本方法中返回到方框152，在那里产生出另一个误差信号。本发明的这个方法允许单一的DPLL10与各种各样不同未知系统时钟22配合应用。这样，比之本技术领域内先前已知的装置，DPLL10的工作要灵活得多。
图5示出本发明的另一个优选方法。本发明的这另一种方法第一步骤是方框170，从第一除数组中选择出一个粗除数。下一步骤是方框172，随着一个触发的出现，通过基准振荡26与反馈振荡28之间的鉴相产生出一个误差信号。随后，在方框174，该误差信号与一个粗阈值进行比较。在判决框176判定比较结果是否有利。如果比较结果为不利，本方法前进到方框178，在那里，从一个新的除数组中选择出一个新的粗除数。程序从方框178返回到方框172。在方框176，如果比较结果为有利，则本方法前进到方框180。在方框180，该误差信号与一个细阈值进行比较。随后，在判决框182，判定比较果是否有利。如果比较结果为不利，本方法前进到方框184，在那里选择一个新的除数，该新除数处在先前的除数所在的同一个除数组中。本方法从方框184返回到方框172。在方框182，如果比较结果为有利，本方法中亦返回到方框172。最好的是，在方框176和方框182上实施的比较是将误差信号与阈值进行比较，而只当该误差信号并不超过被比较的具体阈值时，才判定比较结果为有利的。
上面所述的优选实施例意在示例出本发明的原理，它们并不限制本发明的范畴。本领域内的技术人员可对这些优选实施例作出各种其它的实施例的修改，但它们偏离不开下面权利要求书中规定的范围。

Claims (10)

1.一种用以从一个未知基准时钟在一个锁相环中确定出反馈分频比的方法，其特征在于，该方法包括以下步骤：
(a)随着一个触发的出现，将一个基准振荡与一个反馈振荡进行鉴相，产生出一个误差信号；
(b)将该误差信号与一个粗阈值进行比较；
(c)当该误差信号与粗阈值的比较结果为不利时，对一个反馈分频器提供出一个粗除数调整。
2.权利要求1的方法，其特征在于，包括以下步骤：
(d)当该误差信号与粗阈值的比较结果为有利时，将该误差信号与一个细阈值进行比较；
(e)当该误差信号与细阈值的比较结果为不利时，对该反馈分频器提供出一个细除数的调整。
3.权利要求1的方法，其特征在于，包括以下步骤：
(d)接收一个随后的反馈振荡，这里，该随后的反馈振荡是基于该未知基准时钟和该粗除数的调整而产生出的；
(e)将该随后的反馈振荡与该基准振荡进行鉴相，以产生出一个第二误差信号；
(f)将该第二误差信号与该粗阈值进行比较；
(g)当第二误差信号与粗阈值的比较结果为不利时，对一个反馈分频器提供出一个第二粗除数的调整。
4.一种用以从一个未知基准时钟在一个锁相环中确定出反馈分频比的方法，其特征在于，该方法包括以下步骤：
(a)随着一个触发的出现，将一个基准振荡与一个反馈振荡进行鉴相，产生出一个误差信号，这里，该反馈振荡是应用一个第一除数产生出的；
(b)将该误差信号与一个粗阈值进行比较；
(c)当该误差信号与粗阈值的比较结果为不利时，选择一个第二除数，这里，该第二除数处在不同于第一除数所在的另一个除数组中。
5.一种用以从一个未知基准时钟在一个锁相环中确定出反馈分频比的装置，其特征在于：
一个第一比较器，随着一个触发的出现，该第一比较器对一个基准振荡与一个反馈振荡进行鉴相，产生出一个误差信号；
一个第二比较器，该第二比较器将该误差信号与一个粗阈值进行比较；
一个调整器，这里，当误差信号与粗阈值的比较结果为不利时，该调整器对一个反馈分频器提供出一个粗除数的调整。
6.权利要求5的装置，其特征在于，第二比较器的第一输入端接收误差信号，第二输入端上接收粗阈值，当误差信号超过粗阈值时，就判定误差信号与粗阈值的比较结果为不利的。
7.一种用以从一个未知基准时钟在一个锁相环中确定出反馈分频比的装置，其特征在于：
一个第一比较器，随着一个触发的出现，该第一比较器对一个基准振荡与一个反馈振荡进行鉴相，产生出一个误差信号，该反馈振荡是应用一个第一除数产生出的；
一个第二比较器，该第二比较器将该误差信号与一个粗阈值进行比较；
一个调整器，当误差信号与粗阈值的比较结果为不利时，该调整器选择一个第二除数，该第二除数处在不同于第一除数所在的另一个除数组中。
8.权利要求7的装置，其特征在于：
一个第三比较器，当误差信号与粗阈值的比较结果为有利时，该第三比较器将该误差信号与一个细阈值进行比较，当该误差信号与细阈值的比较结果为不利时，由调整器选择一个第一细除数，该第一细除数处在第一除数所在的同一个除后组内。
9.权利要求7的装置，其特征在于：
一个随后的反馈振荡，该随后的反馈振荡是基于未知基准时钟和第二除数而产生的，第一比较器将该随后的反馈振荡与基准振荡进行鉴相，产生出一个第二误差信号，第二比较器将该第二误差信号与粗阈值进行比较，当该第二误差信号与粗阈值的比较结果为不利时，由调整器对一个反馈分频器提供出一个第三粗除数。
10.权利要求7的装置，其特征在于，第二比较器的第一输入端接收误差信号，第二输入端上接收粗阈值，当误差信号超过粗阈值时，就判定误差信号与粗阈值的比较结果为不利的。
CN96103913A 1995-03-06 1996-03-05 数字锁相环中计算分频比的方法和装置 Expired - Fee Related CN1068741C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/399,006 US5486792A (en) 1995-03-06 1995-03-06 Method and apparatus for calculating a divider in a digital phase lock loop
US399,006 1995-03-06
US399006 1995-03-06

Publications (2)

Publication Number Publication Date
CN1135684A true CN1135684A (zh) 1996-11-13
CN1068741C CN1068741C (zh) 2001-07-18

Family

ID=23577724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96103913A Expired - Fee Related CN1068741C (zh) 1995-03-06 1996-03-05 数字锁相环中计算分频比的方法和装置

Country Status (5)

Country Link
US (1) US5486792A (zh)
EP (1) EP0731564A3 (zh)
JP (1) JP3850063B2 (zh)
KR (1) KR100396926B1 (zh)
CN (1) CN1068741C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318212C (zh) * 2004-07-30 2007-05-30 深圳市东方宇之光电子科技有限公司 用于激光照排机中校正图像几何误差的方法及装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891149B2 (ja) * 1995-11-20 1999-05-17 日本電気株式会社 位相制御ループ方式
JP2924765B2 (ja) * 1996-02-29 1999-07-26 日本電気株式会社 ディジタルサンプリング型位相同期回路
US5663992A (en) * 1996-03-14 1997-09-02 Trimble Navigation Limited Method and apparatus for correction of GPS carrier phase measurement
US5907253A (en) * 1997-11-24 1999-05-25 National Semiconductor Corporation Fractional-N phase-lock loop with delay line loop having self-calibrating fractional delay element
US6125158A (en) * 1997-12-23 2000-09-26 Nortel Networks Corporation Phase locked loop and multi-stage phase comparator
US6566967B1 (en) * 2002-02-26 2003-05-20 Applied Micro Circuits Corporation Configurable triple phase-locked loop circuit and method
US8284886B2 (en) * 2003-01-17 2012-10-09 Texas Instruments Incorporated Radio frequency built-in self test for quality monitoring of local oscillator and transmitter
US6803827B1 (en) * 2003-04-09 2004-10-12 Analog Devices, Inc. Frequency acquisition system
JP2007521698A (ja) * 2003-11-04 2007-08-02 トムソン ライセンシング スプレッドスペクトルシステムのためのインテリジェントコードトラッキング
GB2409383B (en) 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
US7053719B2 (en) * 2004-03-11 2006-05-30 Agilent Technologies, Inc. Controlling a voltage controlled oscillator in a bang-bang phase locked loop
DE102004030841A1 (de) * 2004-06-25 2006-01-26 Siemens Ag Verringerung der Einschwingzeit und Kompensation von Phasenfeldern von auf Phasenregelkreisen basierenden Frequenzsynthesizern
US7583152B2 (en) * 2008-01-04 2009-09-01 Qualcomm Incorporated Phase-locked loop with self-correcting phase-to-digital transfer function
JP5463246B2 (ja) * 2010-09-01 2014-04-09 株式会社日立製作所 位相同期回路、ｃｄｒ回路及び受信回路
CN103404031B (zh) * 2010-12-01 2016-01-20 爱立信(中国)通信有限公司 锁相环控制电压确定

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120942B2 (ja) * 1985-11-27 1995-12-20 株式会社日立製作所 Ｐｌｌ回路
JPS6315530A (ja) * 1986-07-08 1988-01-22 Sumitomo Electric Ind Ltd デイジタル位相同期ル−プ
US4827225A (en) * 1988-06-13 1989-05-02 Unisys Corporation Fast locking phase-locked loop utilizing frequency estimation
US5371480A (en) * 1992-12-04 1994-12-06 Telefonaktiebolaget L M Ericsson Step controlled signal generator
JP3033654B2 (ja) * 1993-08-23 2000-04-17 日本電気株式会社 Ｐｌｌ周波数シンセサイザ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318212C (zh) * 2004-07-30 2007-05-30 深圳市东方宇之光电子科技有限公司 用于激光照排机中校正图像几何误差的方法及装置

Also Published As

Publication number Publication date
CN1068741C (zh) 2001-07-18
JPH08265140A (ja) 1996-10-11
JP3850063B2 (ja) 2006-11-29
US5486792A (en) 1996-01-23
EP0731564A2 (en) 1996-09-11
KR100396926B1 (ko) 2003-11-17
KR960036402A (ko) 1996-10-28
EP0731564A3 (en) 1996-12-04

Similar Documents

Publication Publication Date Title
CN1068741C (zh) 数字锁相环中计算分频比的方法和装置
JP2944607B2 (ja) ディジタルｐｌｌ回路とクロックの生成方法
CN1315077A (zh) 同步通信网的从属时钟发生系统与方法
US5731741A (en) Receiver frequency synthesizer-tuner providing high speed tuning
US5577080A (en) Digital phase-locked loop circuit with filter coefficient generator
JPH0744449B2 (ja) デイジタル・フエ−ズロツクル−プ回路
JP3538994B2 (ja) ディジタルカウンタおよびディジタルｐｌｌ回路
US6757349B1 (en) PLL frequency synthesizer with lock detection circuit
EP0459446B1 (en) Numerical controlled oscillator
EP0999491A2 (en) Timer assembly for generating a PWM signal
KR100701970B1 (ko) 디지털 신호를 샘플링하는 경우에 샘플링 클럭을 동기화하기 위한 디바이스
JP3507854B2 (ja) デジタルフェーズロックループ
US6025743A (en) PLL circuit having forcible pull-in function
JP2531269B2 (ja) 同期検出方式
JP3142205B2 (ja) フレーム同期装置
JPH0884071A (ja) 完全２次系ｄｐｌｌおよびそれを用いたデスタッフ回路
JP3725869B2 (ja) クロック再生回路
JP2661590B2 (ja) 情報処理装置の内蔵時計
JP3246459B2 (ja) 刻時同期方法及び刻時同期回路
KR100224578B1 (ko) 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치
EP0688117A1 (en) Signal detection device and clock recovery using the same
US20040008732A1 (en) Frame boundary discriminator
RU2167493C1 (ru) Устройство синхронизации
JPH11338573A (ja) クロック生成回路
JP3655798B2 (ja) 回転位相信号生成装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040813

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040813

Address after: Texas in the United States

Patentee after: FreeScale Semiconductor

Address before: Illinois USA

Patentee before: Motorola, Inc.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20010718

Termination date: 20120305