CN113078259B - 可变电阻式存储器装置及其制造方法 - Google Patents

可变电阻式存储器装置及其制造方法 Download PDF

Info

Publication number
CN113078259B
CN113078259B CN202011481172.7A CN202011481172A CN113078259B CN 113078259 B CN113078259 B CN 113078259B CN 202011481172 A CN202011481172 A CN 202011481172A CN 113078259 B CN113078259 B CN 113078259B
Authority
CN
China
Prior art keywords
variable resistance
memory cells
members
memory device
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011481172.7A
Other languages
English (en)
Other versions
CN113078259A (zh
Inventor
矢野胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN113078259A publication Critical patent/CN113078259A/zh
Application granted granted Critical
Publication of CN113078259B publication Critical patent/CN113078259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/18—Memory cell being a nanowire having RADIAL composition
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种具有经改良的三维结构的可变电阻式存储器装置及其制造方法。本发明的可变电阻式存储器包括：多个柱，在基板的主面的垂直方向延伸；多个位线，在水平方向延伸；以及存储器单元，形成在多个柱与多个位线的交叉部；存储器单元包含形成在柱的外周的栅极绝缘膜、形成在栅极绝缘膜的外周并提供通道区域的半导体膜、及形成在半导体膜的外周的一部分的可变电阻元件。可变电阻元件的外周的电极区域与邻接的一对位线的一个连接，半导体膜与邻接的一对位线的另一个连接。

Description

可变电阻式存储器装置及其制造方法
技术领域
本发明涉及一种使用可变电阻式的存储器单元的可变电阻式存储器装置及其制造方法，尤其涉及一种包含可变电阻式的存储器单元的阵列的三维结构。
背景技术
可变电阻式随机存取存储器(以下，略记为可变电阻式存储器)可按照列地址及行地址而随机地选择存储器单元，从经选择的存储器单元中读出数据、或将数据写入经选择的存储器单元。为了谋求高积集化而利用三维结构制造可变电阻式存储器的技术例如由专利文献(美国专利申请公开第2017/0330916号公报)公开。如图1所示，专利文献的可变电阻式存储器包含作为位线的在垂直方向延伸的导电性柱10，在水平方向延长的字线30A、字线30B，以及形成在柱10与字线30A、字线30B的交叉部的互补型的电阻存储器元件20A、电阻存储器元件20B来构成。互补型的电阻存储器元件20A、电阻存储器元件20B分别包含第一半导体氧化膜21、作为中间电极的导电膜22、第二半导体氧化膜23。将互补型的电阻存储器元件20A、电阻存储器元件20B物理式地分离，由此抑制在存储器元件间产生不期望的潜行电流(sneak current)。但为了保持作为可变电阻元件的可靠性，必须以固定的膜厚均质地且再现性良好地形成这些半导体氧化膜。但是，为了所述目的的制造步骤并不容易，作为结果，存在导致制造成本的增加或良率的下降的担忧。
发明内容
本发明是解决此种现有的问题者，其目的在于提供一种具有经改善的三维结构的可变电阻式存储器装置。
本发明的可变电阻式存储器装置包括：多个垂直构件，在基板的主面的垂直方向延伸，包含第一导电型的半导体材料；多个水平构件，在所述基板的主面的水平方向延伸，包含半导电材料；以及存储器单元，形成在所述多个垂直构件与所述多个水平构件的各个交叉部；所述存储器单元包含形成在所述垂直构件的外周的栅极绝缘膜、形成在所述栅极绝缘膜的外周的包含第二导电型的半导体材料的半导体膜、及形成在所述半导体膜的外周的一部分的可变电阻膜，所述可变电阻膜的外周的电极区域与邻接的一对水平构件的一个连接，所述半导体膜与邻接的一对水平构件的另一个连接。
根据本发明，在多个垂直构件与多个水平构件的各交叉部形成存储器单元，并以可变电阻膜的外周的电极区域与一个水平构件电连接，半导体膜与另一个水平构件电连接的方式构成存储器单元，由此可提供使存储器单元阵列的三维结构与现有相比变得简易、且使制造步骤变得容易的可变电阻式存储器装置。
附图说明
图1是表示现有的三维结构的可变电阻式存储器的概略构成的图；
图2是表示本发明的实施例的可变电阻式存储器的整体构成的图。
图3(A)以及图3(B)是表示本发明的实施例的可变电阻式存储器的存储器单元阵列的一部分的概略构成的图，图3(A)表示立体图，图3(B)表示平面图；
图4是图3(B)的A-A线的概略剖面图；
图5(A)～图5(J)是说明本实施例的存储器单元阵列的制造步骤的图；
图6(A)以及图6(B)是表示在本实施例中选择了存储器单元时的存取用晶体管与可变电阻元件的连接关系的图；
图7(A)以及图7(B)是表示根据本发明第二实施例的存储器单元阵列的构成的图；
图8是示意性地表示根据本发明第二实施例的存储器单元阵列的三维结构的图；
图9是表示根据本发明第二实施例的柱与字线的连接例的图；
图10是表示将本发明的实施例的存储器单元阵列的三维结构层叠在基板上的例子的概略剖面图。
[符号的说明]
10：导电性柱
20A、20B：电阻存储器元件
21：第一半导体氧化膜
22：导电膜
23：第二半导体氧化膜
30A、30B、WL、WL0、WL1、WL2、WL3、WL4、WL5：字线
100：可变电阻式存储器
110：存储器单元阵列
120：列选择/驱动电路
130：行选择/驱动电路
140：传感电路
150：写入/读出偏压电路
160：控制电路
170：内部数据总线
200：柱
210、210A、210B、BL、BL0、BL1、BL2、BL3、BL4、BL0＿0、BL0＿1、BL1＿0、BL1＿1、BL2＿0、BL2＿1：位线
220：存储器单元
222：栅极绝缘膜
224：半导体膜
226：可变电阻元件
230、232、234：层间绝缘膜
240：开口
250：材料层
260、280：多晶硅材料
270：绝缘材料
300：硅基板
310：存储器单元阵列
320：周边电路
330：绝缘层
340：导电层
GND：接地
K0、K1：电流路径
MC0：存储器单元(选择存储器单元)
MC1：存储器单元(非选择存储器单元)
MC2、MC3、MC1＿0、MC1＿1、MC2＿0、MC2＿1：存储器单元
R0：电阻成分
Vr：重置写入电压
Vread、Vbl：读出电压
Vs：设置写入电压
Vset、Vrset：写入电压
具体实施方式
本发明提供一种包含经堆叠的存储器单元阵列，即具有三维结构的存储器单元阵列的可变电阻式存储器。本发明的可变电阻式存储器除随机存取存储器单元的功能以外，还具备同时存取多个存储器单元的功能。以三维结构形成的存储器单元在一对位线间包含一个存取用晶体管、及形成在存取用晶体管的一侧的可变电阻元件。列方向的存储器单元在邻接的存储器单元间共有位线，以当选择一个存储器单元时，另一个存储器单元变成非选择的方式进行存储器单元的选择，防止在与选择存储器单元连接的选择位线形成不期望的潜通路(sneak path)。
另外，本发明的三维结构的存储器单元阵列可应用于交叉阵列或交叉存储器。交叉阵列用作用于构成作为人工智能(Artificial Intelligence，AI)硬件的神经网络的器件。
图2是表示本实施例的可变电阻式存储器的整体构成的图。本实施例的可变电阻式存储器100包含具有三维结构的存储器单元阵列110、列选择/驱动电路120、行选择/驱动电路130、传感电路140、写入/读出偏压电路150、控制电路160、将各部连接的内部数据总线170来构成。
图3(A)是示意性地表示本实施例的存储器单元阵列110的一部分的立体图，图3(B)是其概略平面图。图式例示有四个存储器单元。存储器单元阵列110包含相对于在未图示的基板(例如，硅基板)的主面的垂直方向延伸的多个柱200(在图式中，四根柱)、水平方向延伸且与多个柱200交叉的多个位线210(在图式中，六根位线)、以及形成在多个柱200与多个位线210的交叉部的可变电阻式的存储器单元220来构成。
柱200例如包含N型的多晶硅材料，柱200与对应的字线电连接。如图3(B)所示，在柱200的外周的整体，以固定的膜厚形成栅极绝缘膜222(例如，氧化硅膜等)，在栅极绝缘膜222的外周的整体形成包含P型的多晶硅材料的半导体膜224。半导体膜224作为存取用晶体管的通道区域，当从柱200施加了电场时形成反转层。在半导体膜224的外周的一部分形成可变电阻元件226。可变电阻元件226以覆盖半导体膜224的一部分的方式形成为扇状，在图的例子中，以覆盖半导体膜224的约半周的方式形成可变电阻元件226。可变电阻元件226包含内侧的电极层、外侧的电极层、以及形成在这些电极层之间的转换层。转换层的材料为金属氧化物，例如HFO2。
位线210例如包含N型的多晶硅材料，在与柱200的交叉部，一个位线210与可变电阻元件226的外侧的电极层电连接，另一个位线210与未由可变电阻元件226覆盖的半导体膜224连接。图4表示图3(B)的存储器单元阵列的A-A线剖面图。
参照图5(A)～图5(J)对图3(A)以及图3(B)中所示的存储器单元的制造方法的一例进行说明。首先，如图5(A)所示，在基板(省略图示)上依次形成层间绝缘膜230、下层侧的位线210A、层间绝缘膜232、上层侧的位线210B、层间绝缘膜234。位线210A、位线210B为N+的多晶硅层，层间绝缘膜230、层间绝缘膜232、层间绝缘膜234例如为氧化硅膜或氮化硅膜等。
接着，利用微影步骤在层间绝缘膜234上形成掩膜层(省略图示)。掩膜层的形状及尺寸规定柱200的外形，例如若柱200为圆柱状，则掩膜层的预定形成柱200的部位形成有圆形的开口图案。使用掩膜层，通过各向异性蚀刻来对经层叠的层间绝缘膜230、层间绝缘膜232、层间绝缘膜234及位线210A、位线210B进行蚀刻，而形成如图5(B)所示的圆筒状的开口240。
接着，将掩膜层去除，如图5(C)所示，全面地形成可变电阻元件的材料层250。所述材料层250包含外侧的电极层、转换层(例如氧化铪(HfOx))及内侧的电极层的层叠。接着，形成掩膜层(省略图示)，使用所述掩膜层对材料层250进行各向异性蚀刻和/或各向同性蚀刻，如图5(D)所示，在开口240的侧壁的一部分(例如，开口240的半周)形成可变电阻元件226。
接着，将掩膜层去除，如图5(E)所示，全面地形成P+的多晶硅材料260，接着，形成掩膜层(省略图示)，使用所述掩膜层对多晶硅材料260进行各向异性蚀刻和/或各向同性蚀刻，如图5(F)所示，在开口240的侧壁、且可变电阻元件226的内侧形成半导体膜224。由此，可变电阻元件226由半导体膜224覆盖。
接着，将掩膜层去除，如图5(G)所示，全面地形成SiO2等的绝缘材料270，接着，形成掩膜层(省略图示)，使用所述掩膜层对绝缘材料270进行各向异性蚀刻和/或各向同性蚀刻，如图5(H)所示，在开口240的侧壁、且半导体膜224的内侧形成栅极绝缘膜222。
接着，将掩膜层去除，如图5(I)所示，全面地形成N+的多晶硅材料280，对多晶硅材料280进行回蚀或平坦化，形成如图5(J)所示的柱200。另外，所述制造步骤是先形成位线210A、位线210B，其后形成柱200，但并不限定于此，也可以在形成柱200与其周围的栅极绝缘膜222、半导体膜224及可变电阻元件226后，形成位线210。另外，本实施例的存储器单元阵列并不限定于所述制造方法，也可以是使用其它制造步骤来制造者。
再次参照图2。列选择/驱动电路120根据来自控制电路160的列地址来选择字线，并对经选择的字线施加电压。在列方向延伸的多个字线与对应的柱200电连接。行选择/驱动电路130根据来自控制电路160的行地址来选择位线。传感电路140在读出操作时，对在由列选择/驱动电路120及行选择/驱动电路130所选择的存储器单元的位线对中流动的电流或电压进行传感，并经由内部数据总线170而朝控制电路160输出表示其传感结果的数据。写入/读出偏压电路150在读出操作时，对选择存储器单元的位线对施加用于读出操作的偏压，另外，在写入操作时，根据已从控制电路160接收的写入数据，对选择存储器单元的位线对施加设置或重置的偏压。
控制电路160包含硬件和/或软件，控制各部的运行。在某一实施方式中，控制电路160包括包含唯读存储器(Read Only Memory，ROM)/随机存取存储器(Random AccessMemory，RAM)的微控制器、微处理器、或状态机(state machine)等，例如通过执行已被存放在ROM/RAM的软件来控制读出操作、写入操作(设置、重置)等。另外，控制电路160通过内部数据总线170来与各部连接，朝各部供给已从外部接收的数据(包含地址)，另外，朝外部输出已从传感电路140接收的读出数据。
对本实施例的可变电阻式存储器的详细的运行进行说明。图6(A)以及图6(B)表示选择了某一存储器单元时的存取用晶体管与可变电阻元件的连接关系。此处，设为通过列选择/驱动电路120来选择与存储器单元MC0的柱200连接的字线WL0，通过行选择/驱动电路130来选择位线对BL0/BL1者。若对字线WL0施加正的某一电压，则经由栅极绝缘膜222而对半导体膜224施加电场，半导体膜224的整体反转成N型，形成通道区域。其结果，半导体膜224经由可变电阻元件226的外侧的电极区域而与位线BL0电连接，另外，在与可变电阻元件226的电极区域相向的区域中，已反转成N型的通道区域与作为N型的多晶硅层的位线BL1电连接。
在位线BL0与半导体膜224之间的电流路径K0，形成由可变电阻元件226所形成的电阻成分R0，位线BL1与半导体膜224之间的电流路径K1是由N型的多晶硅所形成的低电阻区域。图6(B)是图6(A)的等效电路图，选择存储器单元MC0在一对位线BL0/BL1间包含一个存取用晶体管、且在其一者包含电阻成分R0，构成1R1T的存储器单元。
在列方向与选择存储器单元MC0邻接的存储器单元MC1和选择存储器单元MC0共有位线BL1，但字线WL1为非选择(对字线WL1施加GND电位或比阈值低的电压)，在半导体膜224未形成反转层，存储器单元MC1的存取用晶体管保持关闭。因此，位线BL1事实上与非选择存储器单元MC1隔离，而避免潜行电流通路的形成。
另外，在行方向与选择存储器单元MC0邻接的存储器单元MC2和选择存储器单元MC0共有位线对BL0/BL1，但字线WL2为非选择，在位线对BL0/BL1与半导体膜224之间形成PN障壁，存取用晶体管保持关闭。因此，位线对BL0/BL1事实上与非选择存储器单元MC2(在行方向共有位线对BL0/BL1的其它非选择存储器单元也一样)隔离，而避免潜行电流通路的形成。
对选择存储器单元MC0的写入操作进行说明。写入/读出偏压电路150根据来自控制电路160的写入数据，对选择存储器单元MC0进行设置或重置的写入。在设置写入中，列选择/驱动电路120对选择字线WL0施加写入电压Vset，对非选择字线施加GND。写入/读出偏压电路150对一个选择位线BL0施加设置写入电压Vs(Vset＞Vs)，对另一个选择位线BL1施加GND。由此，从位线BL0朝位线BL1施加电压，可变电阻元件226即电流路径K0上的电阻成分R0被编程为低电阻状态。
在重置写入中，对位线对BL0/BL1施加与设置写入时不同的极性的电压。即，列选择/驱动电路120对选择字线WL0施加写入电压Vrset，对非选择字线施加GND。写入/读出偏压电路150对一个选择位线BL0施加GND，对另一个选择位线BL1施加重置写入电压Vr(Vrset＞Vr)。由此，从位线BL1朝位线BL0施加电压，可变电阻元件226即电流路径K0上的电阻成分R0被编程为高电阻状态。
在选择存储器单元MC0的读出操作中，列选择/驱动电路120对选择字线WL0施加读出电压Vread，对非选择字线施加GND。写入/读出偏压电路150对一个选择位线BL0施加读出电压Vbl，对另一个选择位线BL1施加GND。若可变电阻元件226为低电阻状态(设置)，则从选择位线BL0朝选择位线BL1流入大的电流，若可变电阻元件为高电阻状态(重置)，则从选择位线BL0朝选择位线BL1流入小的电流。传感电路140对选择位线对BL0/BL1间的电流或电压进行传感，并将对应于传感结果的数据“0”、数据“1”作为读出数据经由内部数据总线170而朝控制电路160输出。
在所述实施例中，将可变电阻元件226形成为大致半圆状，但其为一例，可变电阻元件226只要是至少包括与位线BL0电接触的区域的形状即可。另外，在所述实施例中，将可变电阻元件226与位线BL0连接，将半导体膜224与位线BL1连接，但其为一例，也可以将半导体膜224与位线BL0连接，将可变电阻元件226与位线BL1连接。
对本发明的第二实施例进行说明。所述实施例表示了随机存取一个存储器单元的例子，但第二实施例涉及一种可同时存取多个存储器单元的阵列构成。此种阵列构成适合于所谓的交叉阵列。
图7(A)以及图7(B)中表示第二实施例的存储器单元阵列的一部分的电路构成。配置在列方向的存储器单元MC0～存储器单元MC3交替地连接在字线WL0、字线WL1，当选择了字线WL0时，如图7(A)所示，存储器单元MC0、存储器单元MC2的存取用晶体管开启(即，在半导体膜224形成反转层)。另一方面，当选择了字线WL1时，如图7(B)所示，存储器单元MC1、存储器单元MC3的存取用晶体管开启。写入/读出偏压电路150对经选择的位线对的一个位线施加读出电压Vbl、设置写入电压Vs、重置写入电压Vr，使另一个位线虚拟接地。
当通过列选择/驱动电路120而选择了一个字线时，与选择字线连接的多个存储器单元的存取用晶体管被同时开启，可一次性读出已被储存在多个存储器单元的多个数据、或将多个数据一次性写入多个存储器单元。例如，此种多个数据的输入/输出可用于交叉阵列的矩阵运算。
即便在列方向邻接的存储器单元间共有位线，由于在选择存储器单元之间存在非选择存储器单元，且非选择存储器单元的存取用晶体管关闭，因此选择存储器单元的位线对不被非选择存储器单元干涉，可施加所期望的偏压。另外，虽然在此处省略图示，但在行方向共有位线的非选择存储器的存取用晶体管也关闭，因此选择存储器单元的选择位线对不被非选择存储器单元干涉，而抑制形成不期望的潜行电流通路。
图8是立体地表示图7(A)以及图7(B)中所示的阵列构成者，此处，表示经堆叠的垂直方向的两段的位线。阵列的基本的操作与图7(A)以及图7(B)时相同。当通过选择字线WL0而选择了存储器单元MC2＿0、存储器单元MC2＿1时，存储器单元MC2＿0、存储器单元MC2＿1的存取用晶体管被开启，位线对BL1＿0/BL2＿0与位线对BL1＿1/BL2＿1被选择。当通过选择字线WL1而选择了存储器单元MC1＿0、存储器单元MC1＿1时，存储器单元MC1＿0、存储器单元MC1＿1的存取用晶体管被开启，位线对BL0＿0/BL1＿0与位线对BL0＿1/BL1＿1被选择。
图9是表示存储器单元阵列的柱与字线的优选的连接例的概略立体图。字线WL0与配置在列方向的多个柱200的上端部每隔一个来连接，字线WL1与未由字线WL0连接的柱200的下端部每隔一个来连接。字线WL0、字线WL1可为导电性的多晶硅或金属层。将柱200从柱200的上下方向交替地连接在字线WL0、字线WL1，由此与将字线WL0、字线WL1配线在同一平面的情况相比，可谋求存储器单元阵列的高集积化，并削减存储器单元阵列的水平方向的占有面积。
图10是表示将本实施例的存储器单元阵列层叠在基板上的例子的概略剖面图。作为基板，例如使用硅基板300，在所述硅基板300上形成三维结构的存储器单元阵列310。在硅基板300的表面或其内部形成列选择/驱动电路120、行选择/驱动电路130、传感电路140、写入/读出偏压电路150及控制电路160等的周边电路320。存储器单元阵列310的经选择的柱200、经选择的位线210及经选择的字线等经由多层配线结构而与周边电路320的列选择/驱动电路120、行选择/驱动电路130、传感电路140、写入/读出偏压电路150及控制电路160电连接。多层配线结构包含多个导电层(多晶硅层及金属层)、多个层间绝缘膜、形成在层间绝缘膜的通孔(或接触孔)、形成在通孔内的插塞等，可将在垂直方向层叠的位线或字线与周边电路320电连接。
在某一实施方式中，在硅基板300上形成绝缘层330，在绝缘层330上形成导电层340，在导电层340上形成存储器单元阵列310。导电层340例如提供存储器单元阵列310的共同的源极(GND电位)或电源线。导电层340例如包含N型的多晶硅层、或金属层与N型的多晶硅层的层叠。如此，在硅基板300形成周边电路320，在其上方层叠存储器单元阵列310，由此可减小存储器晶片的二维的面积。
对本发明的优选的实施方式进行了详述，但本发明并不限定于特定的实施方式，可在权利要求中记载的本发明的主旨的范围内进行各种变形及变更。

Claims (12)

1.一种可变电阻式存储器装置，包括：
多个垂直构件，在基板的主面的垂直方向延伸，包含第一导电型的半导体材料；
多个水平构件，在所述基板的主面的水平方向延伸以作为位线，包含半导电材料；以及
存储器单元，形成在所述多个垂直构件与所述多个水平构件的各个交叉部；
所述存储器单元包含形成在所述垂直构件的外周的栅极绝缘膜、形成在所述栅极绝缘膜的外周的包含第二导电型的半导体材料的半导体膜、及形成在所述半导体膜的外周的一部分的可变电阻膜，所述可变电阻膜的外周的电极区域与邻接的一对水平构件的一个连接，未由所述可变电阻膜覆盖的所述半导体膜与邻接的一对水平构件的另一个接触。
2.根据权利要求1所述的可变电阻式存储器装置，其中当从所述垂直构件经由所述栅极绝缘膜而对所述半导体膜施加了电压时，在所述半导体膜形成通道，经由所述电极区域及所述通道而电连接所述一对水平构件。
3.根据权利要求1所述的可变电阻式存储器装置，其中所述多个垂直构件、所述多个水平构件及所述半导体膜包含多晶硅材料。
4.根据权利要求1所述的存储器装置，其中所述多个垂直构件二维地配置，所述多个水平构件配置在垂直方向，多个存储器单元三维地配置。
5.根据权利要求1所述的可变电阻式存储器装置，其中可变电阻式存储器装置还包括：
列选择部件，根据列地址信号来选择所述垂直构件；
行选择部件，根据行地址信号来选择所述水平构件；以及
控制部件，对由所述列选择部件及所述行选择部件所选择的存储器单元的读出或写入进行控制；
所述控制部件对与选择存储器单元连接的所述一对水平构件的一个施加读出电压或写入电压，对另一个施加基准电压或接地。
6.根据权利要求5所述的可变电阻式存储器装置，其中所述多个垂直构件与对应的字线连接，所述多个水平构件与对应的位线连接，
所述列选择部件选择字线，所述行选择部件选择位线，由此选择存储器单元，
列方向的第奇数个垂直构件的一个端部与在水平方向延伸的第一字线电连接，列方向的第偶数个垂直构件的与所述一个端部相向的另一个端部和在水平方向延伸的第二字线电连接。
7.根据权利要求5所述的可变电阻式存储器装置，其中所述多个垂直构件与对应的字线连接，所述多个水平构件与对应的位线连接，
所述列选择部件选择字线，所述行选择部件选择位线，由此选择存储器单元，
列方向的存储器单元共有位线，同一列的多个存储器单元包含第一组的存储器单元与第二组的存储器单元，第一组的存储器单元与第二组的存储器单元交替地设置，
第一组的存储器单元与第一字线电连接，第二组的存储器单元与第二字线连接，
当选择了第一组的存储器单元时，第二组的存储器单元为非选择，当选择了第二组的存储器单元时，第一组的存储器单元为非选择。
8.根据权利要求1所述的可变电阻式存储器装置，其中可变电阻式存储器装置还包括基板、及形成在所述基板的表面或基板内的周边电路，
在所述周边电路上形成所述多个垂直构件及所述多个水平构件，
所述多个垂直构件及所述多个水平构件经由多层配线结构而与所述周边电路电连接，
所述周边电路包含根据列地址信号来选择垂直构件的列选择部件、及根据行地址信号来选择水平构件的行选择部件。
9.根据权利要求1所述的可变电阻式存储器装置，其中所述可变电阻膜包含内侧的电极层、外侧的电极层以及形成在所述电极层之间的转换层，且所述转换层的材料为金属氧化物。
10.根据权利要求1所述的可变电阻式存储器装置，其中所述多个垂直构件为圆柱状，且所述可变电阻膜形成为半圆状。
11.一种可变电阻式存储器装置的制造方法，是如权利要求1所述的可变电阻式存储器装置的制造方法，包括如下的步骤：
准备基板，在该基板上形成有所述多个水平构件及分别与所述多个水平构件电绝缘的层间绝缘膜，形成贯穿所述水平构件及所述层间绝缘膜的开口，
在所述开口的侧壁的一部分形成所述可变电阻膜，
在所述可变电阻膜的内侧以及所述开口的侧壁形成所述半导体膜，使得未由所述可变电阻膜覆盖的所述半导体膜与所述水平构件接触，
在所述半导体膜的开口内形成所述栅极绝缘膜，
在所述栅极绝缘膜的开口内形成所述垂直构件。
12.根据权利要求11所述的可变电阻式存储器装置的制造方法，其中所述基板包含硅基板与绝缘层，在所述硅基板表面形成列选择部件、行选择部件及控制部件的周边电路，在所述绝缘层上形成所述多个水平构件、所述垂直构件及包含所述可变电阻膜的存储器单元；
所述列选择部件，根据列地址信号来选择所述垂直构件；
所述行选择部件，根据行地址信号来选择所述水平构件；以及
所述控制部件，对由所述列选择部件及所述行选择部件所选择的存储器单元的读出或写入进行控制。
CN202011481172.7A 2020-01-06 2020-12-15 可变电阻式存储器装置及其制造方法 Active CN113078259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-000217 2020-01-06
JP2020000217A JP6908738B1 (ja) 2020-01-06 2020-01-06 抵抗変化型記憶装置

Publications (2)

Publication Number Publication Date
CN113078259A CN113078259A (zh) 2021-07-06
CN113078259B true CN113078259B (zh) 2023-12-01

Family

ID=76609245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011481172.7A Active CN113078259B (zh) 2020-01-06 2020-12-15 可变电阻式存储器装置及其制造方法

Country Status (5)

Country Link
US (1) US11342381B2 (zh)
JP (1) JP6908738B1 (zh)
KR (1) KR102468482B1 (zh)
CN (1) CN113078259B (zh)
TW (1) TWI753663B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023105763A1 (ja) * 2021-12-10 2023-06-15 キオクシア株式会社 メモリデバイス
TWI848697B (zh) * 2023-04-25 2024-07-11 旺宏電子股份有限公司 記憶裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012185884A (ja) * 2011-03-04 2012-09-27 Hitachi Ltd 半導体記憶装置
TW201407841A (zh) * 2012-06-07 2014-02-16 Samsung Electronics Co Ltd 三維電阻性隨機存取記憶體元件、其操作方法以及其製造方法
CN108666417A (zh) * 2017-03-27 2018-10-16 三星电子株式会社 包括可变电阻材料层的存储器件

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655859B2 (ja) * 1988-02-03 1997-09-24 株式会社日立製作所 半導体記憶装置
DE102004047655A1 (de) 2004-09-14 2006-04-06 Infineon Technologies Ag Charge-trapping-Halbleiterspeicherbauelement
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US10157909B2 (en) * 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) * 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) * 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US20110297912A1 (en) 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
JP2013187336A (ja) * 2012-03-07 2013-09-19 Toshiba Corp 不揮発性半導体記憶装置
US9093369B2 (en) * 2012-06-07 2015-07-28 Samsung Electronics Co., Ltd. Three-dimensional resistive random access memory devices, methods of operating the same, and methods of fabricating the same
US9853053B2 (en) * 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
KR20140068627A (ko) * 2012-11-28 2014-06-09 삼성전자주식회사 가변저항막을 갖는 저항 메모리 소자 및 그 제조방법
US10600657B2 (en) * 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10224279B2 (en) * 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9054308B1 (en) * 2014-03-04 2015-06-09 Sandisk 3D Llc Plasma reduction method for modifying metal oxide stoichiometry in ReRAM
KR101646365B1 (ko) * 2014-10-27 2016-08-08 한양대학교 산학협력단 3차원 크로스바-포인트 수직 다층 구조의 상보적 저항 스위칭 메모리 소자
US9825100B2 (en) * 2015-08-31 2017-11-21 Toshiba Memory Corporation Nonvolatile semiconductor memory device
US10847540B2 (en) * 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
JP2017168698A (ja) * 2016-03-17 2017-09-21 東芝メモリ株式会社 半導体記憶装置
US9859002B2 (en) * 2016-03-17 2018-01-02 Toshiba Memory Corporation Semiconductor memory device
US9859338B2 (en) * 2016-03-21 2018-01-02 Winbond Electronics Corp. Three-dimensional resistive memory
CN107799546B (zh) 2016-09-07 2022-01-04 东芝存储器株式会社 存储装置及其制造方法
WO2018100790A1 (ja) * 2016-11-30 2018-06-07 国立研究開発法人科学技術振興機構 ニューロン回路、システムおよびスイッチ回路
KR102683413B1 (ko) * 2017-02-02 2024-07-10 삼성전자주식회사 비휘발성 메모리 장치, 비휘발성 메모리 장치의 소프트 이레이즈 방법 및 프로그램 방법
WO2018144957A1 (en) * 2017-02-04 2018-08-09 Monolithic 3D Inc. 3d semiconductor device and structure
JP6563988B2 (ja) * 2017-08-24 2019-08-21 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
US10672490B2 (en) * 2018-01-17 2020-06-02 International Business Machines Corporation One-time-programmable memory in a high-density three-dimensional structure
JP2019165114A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 抵抗変化型記憶装置
US10497752B1 (en) * 2018-05-11 2019-12-03 International Business Machines Corporation Resistive random-access memory array with reduced switching resistance variability
US10700129B2 (en) * 2018-06-22 2020-06-30 International Business Machines Corporation Vertical array of resistive switching devices having a tunable oxygen vacancy concentration
US20200194668A1 (en) * 2018-12-14 2020-06-18 Sandisk Technologies Llc Interfacial resistive memory gate stack transistor cell and methods of manufacturing the same
KR20210091583A (ko) * 2020-01-14 2021-07-22 삼성전자주식회사 메모리 셀 스트링을 포함하는 수직형 비휘발성 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012185884A (ja) * 2011-03-04 2012-09-27 Hitachi Ltd 半導体記憶装置
TW201407841A (zh) * 2012-06-07 2014-02-16 Samsung Electronics Co Ltd 三維電阻性隨機存取記憶體元件、其操作方法以及其製造方法
CN108666417A (zh) * 2017-03-27 2018-10-16 三星电子株式会社 包括可变电阻材料层的存储器件

Also Published As

Publication number Publication date
JP6908738B1 (ja) 2021-07-28
US11342381B2 (en) 2022-05-24
TWI753663B (zh) 2022-01-21
JP2021111634A (ja) 2021-08-02
KR102468482B1 (ko) 2022-11-18
TW202127657A (zh) 2021-07-16
US20210210555A1 (en) 2021-07-08
KR20210089075A (ko) 2021-07-15
CN113078259A (zh) 2021-07-06

Similar Documents

Publication Publication Date Title
US9595530B1 (en) Methods and apparatus for vertical bit line structures in three-dimensional nonvolatile memory
JP7370387B2 (ja) メモリアレイの復号および相互接続
CN113078183B (zh) 可变电阻式存储装置及其制造方法
US11257865B2 (en) Resistive memory
US20100219392A1 (en) Nonvolatile semiconductor memory device and manufacturing method for same
US9768180B1 (en) Methods and apparatus for three-dimensional nonvolatile memory
JP2018181395A (ja) 抵抗変化型ランダムアクセスメモリ
US10355129B2 (en) Vertical transistors with sidewall gate air gaps and methods therefor
US9391120B2 (en) Semiconductor memory device having unequal pitch vertical channel transistors used as selection transistors
CN113078259B (zh) 可变电阻式存储器装置及其制造方法
US9673304B1 (en) Methods and apparatus for vertical bit line structures in three-dimensional nonvolatile memory
US10411071B2 (en) Semiconductor storage device
JP4004103B2 (ja) マスクｒｏｍ
US9646880B1 (en) Monolithic three dimensional memory arrays formed using sacrificial polysilicon pillars
US10541273B2 (en) Vertical thin film transistors with isolation
JPH0878635A (ja) 半導体記憶装置
JP5700602B1 (ja) 不揮発性半導体メモリ
CN114639773A (zh) 一种半导体结构、存储单元及存储阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant