CN113056788A - 用于多位工作循环监视器的设备和方法 - Google Patents

用于多位工作循环监视器的设备和方法 Download PDF

Info

Publication number
CN113056788A
CN113056788A CN201980076389.9A CN201980076389A CN113056788A CN 113056788 A CN113056788 A CN 113056788A CN 201980076389 A CN201980076389 A CN 201980076389A CN 113056788 A CN113056788 A CN 113056788A
Authority
CN
China
Prior art keywords
duty cycle
signal
bit
state
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980076389.9A
Other languages
English (en)
Inventor
D·D·甘斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113056788A publication Critical patent/CN113056788A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开的实施例针对用于多位工作循环监视器的设备和方法。可将时钟信号提供到存储器以便使所述存储器的一或多个操作同步。所述时钟信号可具有由所述存储器的工作循环调整器调整的工作循环。调整后的时钟信号的所述工作循环可由多位工作循环监视器监视。所述多位工作循环监视器可提供多位信号，所述多位信号指示所述调整后的时钟信号的所述工作循环是高于还是低于目标工作循环值(或所述工作循环是否在所述目标工作循环周围的容差之外)。所述多位工作循环监视器可在发生所述存储器的存取操作时提供所述多位信号。

Description

用于多位工作循环监视器的设备和方法
相关申请的交叉引用
本申请要求2019年11月21日申请的美国申请第16/198,433号的优先权，所述申请出于任何目的以全文引用的方式并入本文中。
背景技术
半导体装置可用于各种应用，如用于在计算机系统中存储和检索信息的半导体存储器装置。可将时钟信号提供到半导体装置(和/或由半导体装置产生)以使各种组件的操作与共同计时信号同步。调整时钟信号以便实现半导体装置的可靠操作可能是重要的。
时钟信号可具有工作循环，其表示时钟信号处于某一状态的时间百分比。举例来说，时钟信号可在逻辑高电平(例如，高电压电平)与逻辑低电平(例如，低电压电平)之间交替。工作循环可以是信号处于逻辑高电平的时间百分比(在一个周期中)。半导体装置可调整时钟信号的工作循环，以便确保时钟信号匹配所需工作循环(例如，50％)。然而，在一些情形中，可能难以确定调整工作循环的量。
发明内容
在至少一个方面中，本公开涉及一种设备，其包含工作循环调整器和工作循环监视器。所述工作循环调整器调整时钟信号的工作循环。所述工作循环监视器耦合到调整后的时钟信号且基于所述时钟信号的所述工作循环来提供多位信号。所述多位信号在所述工作循环小于下限阈值时处于第一状态，在所述工作循环大于上限阈值时处于第二状态，且在所述工作循环在所述上限阈值与所述下限阈值之间时处于第三状态。
所述工作循环监视器可包含具有正偏移的第一比较器和具有负偏移的第二比较器。所述上限阈值可基于所述正偏移且所述下限阈值可基于所述负偏移。所述多位信号可包含第一位和第二位，且所述第一状态和所述第二状态可包含所述第一位与所述第二位是相同值，且所述第三状态可包含所述第一位与所述第二位是不同值。
所述上限阈值可大于目标工作循环且所述下限阈值可低于所述目标工作循环。所述上限阈值和所述下限阈值可以是可编程值。所述工作循环调整器可按响应于所述多位信号的量调整所述时钟信号的所述工作循环。所述工作循环调整器和所述工作循环监视器可以是存储器的组件。所述存储器可进行存取操作，且所述工作循环监视器可在进行所述存取操作时接收所述多位信号。
在至少一个方面中，本公开可涉及一种设备，其包含第一比较器、第二比较器、第三比较器、第一时钟信号和第二时钟信号。所述第一比较器具有第一偏移且提供第一信号。所述第二比较器具有第二偏移且提供第二信号。所述第三比较器具有第三偏移且提供第三信号。所述第一时钟信号耦合到所述第一比较器、所述第二比较器和所述第三比较器中的每一个的正输入。所述第二时钟信号耦合到所述第一比较器、所述第二比较器和所述第三比较器中的每一个的负输入。所述第一偏移大于所述第三偏移，且所述第二偏移在所述第一偏移与所述第三偏移之间。
所述设备可包含可响应于所述第一信号、所述第二信号和所述第三信号而产生两位信号的一或多个逻辑门。所述第三信号可以是所述两位信号中的第一位。所述两位信号中的第二位可基于所述第一信号和所述第二信号。所述第一偏移可确定上限阈值且所述第三偏移可确定下限阈值。
在至少一个方面中，本公开可涉及一种设备，其包含存储器、工作循环调整器和工作循环监视器。所述存储器至少部分地基于时钟信号来进行存取操作。所述工作循环调整器基于工作代码来调整所述时钟信号的所述工作循环。所述工作循环监视器耦合到调整后的时钟信号且响应于所述调整后的时钟信号的所述工作循环而提供具有状态的多位信号。在进行所述存取操作时更新所述多位信号的所述状态，且所述工作代码响应于所述多位信号处于第一状态而增大，且响应于所述多位信号处于第二状态而减小。
所述设备可包含配置成存储所述工作代码和所述多位信号的模式寄存器。所寄存的模式可存储启用信号，且可响应于所述启用信号处于活动状态而激活所述工作循环监视器。所述设备可包含耦合到所述模式寄存器的逻辑，所述逻辑可响应于所述多位信号的所述状态而调整所述工作代码的值。
所述工作代码可响应于所述多位信号处于第三状态而不改变。所述多位信号可在所述工作循环高于上限阈值时处于所述第一状态，可在所述工作循环低于下限阈值时处于所述第二状态，且可在所述工作循环在所述上限阈值与所述下限阈值之间时处于所述第三状态。所述工作监视器可包含具有第一偏移的第一比较器和具有小于所述第一偏移的第二偏移的第二比较器，所述上限阈值可基于所述第一偏移且所述下限阈值可基于所述第二偏移。所述多位信号可包含第一位和第二位，且所述多位信号的所述第一状态和所述第二状态可包含所述第一位与所述第二位具有相同逻辑电平。
在至少一个方面中，本公开可涉及一种方法。所述方法包含对存储器装置进行存取操作。所述存取操作的计时至少部分地基于时钟信号。所述方法包含基于工作代码来调整所述时钟信号的工作循环。所述方法包含在进行所述存取操作时，至少部分地基于所述时钟信号的所述工作循环和目标工作循环值来产生指示对所述工作代码的调整的方向的信号。
所述信号可以是多位信号，所述多位信号指示所述工作代码在第一状态中低于下限阈值，在第二状态中高于上限阈值，且在第三状态中在所述上限阈值与所述下限阈值之间。所述方法可包含当所述信号处于所述第一状态时增大所述工作代码的值，当所述信号处于所述第二状态时减小所述工作代码，且当所述信号处于所述第三状态时保持所述工作代码的所述值相同。
在至少一个方面中，本公开可涉及一种设备，其包含存储器装置、第一比较器、第二比较器、第三比较器和模式寄存器。所述存储器装置至少部分地基于时钟信号来进行存取操作。所述第一比较器基于所述时钟信号的工作循环高于上限阈值来提供具有值的第一输出。所述第二比较器基于所述时钟信号的所述工作循环高于或低于目标工作循环来提供具有值的第二输出。所述第三比较器基于所述时钟信号的所述工作循环低于下限阈值来提供具有值的第三输出。所述模式寄存器存储多位信号的状态。所述多位信号的所述状态是基于所述第一输出、所述第二输出和所述第三输出。
可在进行所述存取操作时更新所述多位信号的所述状态。所述设备可包含耦合到所述第一输出、所述第二输出和所述第三输出中的一或多个的至少一个逻辑门。所述至少一个逻辑门可提供所述多位信号的所述状态。
所述设备可包含可基于工作代码的值来调整所述时钟信号的所述工作循环的工作循环调整器。所述模式寄存器可存储所述工作代码的所述值。所述设备可包含逻辑电路，所述逻辑电路可读取所述模式寄存器中的所述多位信号的所述状态，且基于所述多位信号的读取值将所述工作代码的新值写入到所述模式寄存器。所述多位信号的所述状态可由所述位中的每一个的值确定，且所述多位信号中的第一位的值可基于所述第二输出，且所述多位信号中的第二位的值可基于所述第一输出和所述第二输出。
附图说明
图1是根据本公开的实施例的系统的框图。
图2是根据本公开的实施例的半导体装置的框图。
图3是根据本公开的实施例的时钟信号路径的框图。
图4是根据本公开的实施例的多位工作循环监视器(DCM)的示意图。
图5是描绘根据本公开的实施例的调整工作代码的方法的流程图。
具体实施方式
如半导体存储器装置的半导体装置可使用时钟信号来使一或多个组件的操作同步。由于组件的精确计时可能为存储器的可靠操作所需，因此存储器可监视和调整时钟信号以便确保其匹配预期值(如目标工作循环(例如，50％))或其落在预期值的容差内(例如，50％的+/-5％内)。当初始化存储器时(例如，当装置通电时)，存储器装置可确定时钟信号的工作循环，且可确定调整时钟信号的工作循环以便匹配目标工作循环(例如，50％)的量。所述调整可确定为初始化期间的训练过程的部分。训练过程可涉及测试对工作循环的一系列不同的可能调整，和确定每一调整是比当前调整更好还是更差(例如，更接近还是更远离目标工作循环)。由于训练过程可包含随时间推移调整工作循环，因此其可不适合在装置处于操作中(例如，进行如读取/写入的存取操作)时使用。
调整可作为工作代码存储(例如，在装置的模式寄存器中)。工作代码可以是可各自与对时钟信号的不同调整电平对应的一系列值(例如，-7到7)。尽管将装置初始化以使得调整时钟信号的工作循环以匹配目标工作循环，但随时间推移，时钟信号的工作循环可能移位且初始工作代码可能不再实现目标工作循环。确定初始化上的工作代码的过程可以是冗长的过程，这可使其不适合于在存储器正进行存取操作(例如，实施读取和/或写入操作)时使用。
因此本公开描述用于多位工作循环监视器(DCM)的设备和方法。工作循环监视器可耦合到存储器中的时钟信号且可测量时钟信号的工作循环。DCM可提供由信息的多个位组成的信号。多位DCM可提供关于基于接收到的时钟信号的工作循环来调整工作循环的信息。代替测试对时钟的不同调整且确定其是比时钟信号的当前调整(例如，当前工作代码)更好还是更差，多位DCM可允许存储器基于当前时钟信号自身基于多位DCM的内部极限(例如，容差)来确定或选择调整。由于多位DCM可在不需要调整的情况下基于时钟信号来确定所需调整，因此多位DCM可在存储器装置处于操作中(例如，进行存取操作)时确定调整。
对于时钟循环的每一接收到的周期(或周期群组)，多位DCM可比较时钟信号的接收到的周期的工作循环与目标工作循环值(例如，50％)周围的一系列容差。多位DCM可提供指示时钟信号的当前工作循环是否在目标工作循环周围的上限和下限容差内、当前工作循环是否高于上限容差或当前工作循环是否低于下限容差的信号。容差的值可为多位DCM所固有的(例如，基于电路属性)和/或可以是可编程值。在一些实施例中，多位DCM可连续(例如，尽可能快地)提供指示工作代码是否需要调整的信号。
存储器可响应于这一信息而调整工作代码。如果DCM指示工作循环高于上限容差，那么可向下调整工作代码。如果DCM指示工作循环低于下限容差，那么可向上调整工作代码。如果DCM指示工作循环在上限和下限容差内，那么工作代码可保持不变。以这种方式，可监视调整后的时钟信号，且可在发生存取操作(例如，读取和/或写入操作)时确定对工作代码的调整。
尽管本公开相对于半导体存储器装置作为特定实例而描述，但所属领域的技术人员应理解，本公开可与任何半导体装置的时钟信号一起使用。
图1是根据本公开的实施例的系统100的框图。系统100包含控制器102和存储器系统104。存储器系统104包含存储器106(0)到106(p)(例如，“装置0”到“装置p”)，其中p是非零整数。在本公开的一些实施例中，存储器106可以是动态随机存取存储器(DRAM)，如低功率双数据速率(LPDDR)DRAM。存储器106(0)到106(p)各自耦合到命令/地址、数据和时钟总线。控制器102和存储器系统104在若干总线上通信。举例来说，命令和地址由存储器系统104在命令/地址总线108上接收，且数据经由数据总线109提供于控制器102与存储器系统104之间。可经由时钟总线110在控制器与存储器系统104之间提供各种时钟信号。时钟总线110可包含信号线，用于提供由存储器系统104接收到的系统时钟信号CK_t和CK_c、由存储器系统104接收到的数据时钟WCK_t和WCK_c，和由存储器系统104提供到控制器102的存取数据时钟信号RDQS_t和RDQS_c。总线中的每一个可包含在其上提供信号的一或多个信号线。
由控制器102提供到存储器系统104的CK_t和CK_c时钟信号用于对命令和地址的提供和接收进行计时。WCK_t和WCK_c时钟信号和RDQS_t和RDQS_c时钟信号用于对数据的提供进行计时。CK_t和CK_c时钟信号是互补的，WCK_t和WCK_c时钟信号是互补的，且RDQS_t和RDQS_c时钟信号是互补的。当第一时钟信号的上升边沿与第二时钟信号的下降边沿同时发生时，时钟信号是互补的，且当第二时钟信号的上升边沿与第一时钟信号的下降边沿同时发生时，时钟信号是互补的。由控制器102提供到存储器系统104的WCK_t和WCK_c时钟信号可与也由控制器102提供到存储器系统104的CK_t和CK_c时钟信号同步。另外，WCK_t和WCK_c时钟信号可具有比CK_t和CK_c时钟信号更高的时钟频率。举例来说，在本公开的一些实施例中，WCK_t和WCK_c时钟信号具有为CK_t和CK_c时钟信号的时钟频率的四倍的时钟频率。
控制器102将命令提供到存储器系统104以进行存储器操作。存储器命令的非限制性实例包含用于控制各种操作的计时的计时命令、用于存取存储器的存取命令(如用于进行读取操作的读取命令和用于进行写入操作的写入命令)、用于进行模式寄存器写入和读取操作的模式寄存器写入和读取命令，以及其它命令和操作。由控制器102提供到存储器系统104的命令信号进一步包含选择信号(例如，片选CS信号CS0、CS1、CSp)。虽然向所有存储器106提供命令、地址、数据和时钟信号，但在相应选择信号线上提供的选择信号用于选择存储器106中的哪一个将响应于命令且进行对应操作。在本公开的一些实施例中，将相应选择信号提供到存储器系统104的每一存储器106。控制器102提供活动选择信号以选择对应存储器106。当相应选择信号为活动的时，选择对应存储器106以接收在命令/地址总线108上提供的命令和地址。
在操作中，当读取命令和相关联地址由控制器102提供到存储器系统104时，由选择信号选择的存储器106接收读取命令和相关联地址，且进行读取操作以向控制器102提供来自对应于相关联地址的存储器位置的读取数据。根据相对于读取命令的接收的计时，由选定存储器106将读取数据提供到控制器102。
在选定存储器106准备将读取数据提供到控制器102时，控制器将活动WCK_t和WCK_c时钟信号提供到存储器系统104。WCK_t和WCK_c时钟信号可由选定存储器106使用以产生存取数据时钟信号RDQS_t和RDQS_c。当时钟信号周期性地在低时钟电平与高时钟电平之间转变时，时钟信号是活动的。相反，当时钟信号维持恒定时钟电平且不周期性地转变时，时钟信号是非活动的。RDQS_t和RDQS_c时钟信号由进行读取操作的存储器106提供到控制器10以用于对将读取数据提供到控制器102进行计时。控制器102可使用RDQS_t和RDQS_c时钟信号来接收读取数据。
在操作中，当写入命令和相关联地址由控制器102提供到存储器系统104时，由选择信号选择的存储器106接收写入命令和相关联地址，且进行写入操作以将数据从控制器102写入到对应于相关联地址的存储器位置。根据相对于写入命令的接收的计时，由控制器102将写入数据提供到选定存储器106。
在选定存储器106准备从控制器102接收写入数据时，控制器将活动WCK_t和WCK_c时钟信号提供到存储器系统104。WCK_t和WCK_c时钟信号可由选定存储器106使用以产生内部时钟信号，用于对电路接收写入数据的操作进行计时。数据由控制器102提供，且选定存储器106根据WCK_t和WCK_c时钟信号接收写入数据，所述写入数据被写入到对应于存储器地址的存储器。
存储器106(0)到106(p)中的每一个可具有模式寄存器，其可存储与存储器106的操作相关的一或多个值。值可存储在模式寄存器的不同寄存器中，且可用于存储存储器设定，例如，启用信号、测量值、反馈和/或与存储器106的操作相关的其它信息。控制器102可通过模式寄存器读取(MRR)操作存取特定寄存器中的数据，且可在模式寄存器写入(MRW)操作中将数据写入到寄存器。在一个实例中，可能需要在存储器106中的一或多个内调整时钟信号WCK_t和WCK_c。如本文中所描述，存储器106可监视时钟信号WCK_t和WCK_c且在模式寄存器中存储关于时钟信号的所需调整的信息。控制器102可经由MRR操作检索这一信息，且可确定应调整时钟信号的量。这一调整值接着可经由MRW操作写入到模式寄存器的寄存器。调整值可充当存储器106的时钟调整电路的设定。在另一实例中，监视和调整时钟电路的过程可在存储器106上是自动的，且控制器102可改变模式寄存器的启用寄存器的值以便激活过程。
图2是根据本公开的实施例的设备的框图。设备可以是半导体存储器200，且将如此提及。在一些实施例中，例如，存储器200可包含但不限于DRAM装置，如集成到单个半导体芯片中的低功率DDR(LPDDR)存储器。在一些实施例中，存储器200可以是图1的存储器106中的一或多个的实施方案。
存储器200包含存储器阵列228。存储器阵列228展示为包含多个存储器组。在图2的实施例中，存储器阵列228展示为包含八个存储器组BANK0到BANK7。每一存储器组包含多个字线WL、多个位线BL和/BL，和布置在所述多个字线WL与所述多个位线BL和/BL的交叉点处的多个存储器单元MC。字线WL的选择由行解码器224进行，且位线BL和/BL的选择由列解码器226进行。在图2的实施例中，行解码器224包含用于每一存储器组的相应行解码器，且列解码器226包含用于每一存储器组的相应列解码器。位线BL和/BL耦合到相应感测放大器(SAMP)。来自位线BL或/BL的读取数据由感测放大器SAMP放大，且经由互补本地数据线(LIOT/B)、传送门(TG)和互补主数据线(MIOT/B)传送到读取/写入放大器230。相反地，从读取/写入放大器230输出的写入数据经由互补主数据线MIOT/B、传送门TG和互补本地数据线LIOT/B传送到感测放大器SAMP，且写入耦合到位线BL或/BL的存储器单元MC中。
存储器200可采用多个外部端子，所述外部端子包含耦合到接收命令和地址的命令和地址总线和CS信号的命令和地址和片选(CA/CS)端子、接收时钟信号CK_t和CK_c和数据时钟信号WCK_t和WCK_c且提供存取数据时钟信号RDQS_t和RDQS_c的时钟端子、数据端子DQ和DM，和接收电源电位VDD、VSS、VDDQ和VSSQ的电源端子。
为时钟端子供应外部时钟信号CK_t和CK_c，所述外部时钟信号提供到输入缓冲器218。外部时钟信号可以是互补的。输入缓冲器218基于CK_t和CK_c时钟信号来产生内部时钟ICLK。将ICLK时钟提供到命令解码器216且提供到内部时钟产生器220。内部时钟产生器220基于ICLK时钟来提供各种内部时钟信号LCLK。LCLK时钟信号可用于各种内部电路的计时操作。还将数据时钟信号WCK_t和WCK_c提供到外部时钟端子。将WCK_t和WCK_c时钟信号提供到数据时钟电路236，所述数据时钟电路236基于WCK_t和WCK_c时钟信号来产生内部数据时钟信号。将内部数据时钟信号提供到输入/输出电路232以对包含于输入/输出电路232中的电路的操作进行计时，例如提供到数据接收器以对写入数据的接收进行计时。
数据时钟电路236可在将WCK_t和WCK_c时钟信号分配到存储器的其它组件和/或基于WCK_t和WCK_c时钟信号产生的内部数据时钟信号之前监视和/或调整WCK_t和WCK_c时钟信号的属性。数据时钟电路236可按存储为模式寄存器222的寄存器中的工作代码的量来调整WCK_t和WCK_c时钟信号。可在存储器200开始操作(例如，通电)之前的存储器200的初始化期间将工作代码的值设定为初始值。在操作期间(例如，当发生存取操作(如读取和/或写入操作)时)，数据时钟电路236可监视时钟信号的工作循环。可基于工作循环的当前状态来产生多位工作结果信号。可基于时钟信号的当前工作循环与上限和下限阈值(例如，上限和下限容差)的比较来产生多位工作结果信号。工作结果信号的位的状态可指示当前工作循环是低于下限阈值、高于上限阈值还是在上限阈值与下限阈值之间。工作结果信号的位可存储在模式寄存器222中。可基于存储在模式寄存器222中的工作结果的值来周期性地调整工作代码的值。以这种方式，可调整时钟信号以将工作循环保持在上限阈值与下限阈值之间。
CA/CS端子可供应有存储器地址。经由命令/地址输入电路212将供应到CA/CS端子的存储器地址传送到地址解码器214。地址解码器214接收地址且将已解码行地址XADD供应到行解码器224，且将已解码列地址YADD供应到列解码器226。CA/CS端子可供应有命令。命令的实例包含用于控制各种操作的计时的计时命令、用于存取存储器的存取命令(如用于进行读取操作的读取命令和用于进行写入操作的写入命令)、用于进行模式寄存器写入和读取操作的模式寄存器写入和读取命令，以及其它命令和操作。
命令可经由命令/地址输入电路212作为内部命令信号提供到命令解码器216。命令解码器216包含用以对内部命令信号进行解码以产生用于进行操作的各种内部信号和命令的电路。举例来说，命令解码器216可提供行命令信号ACT以选择字线和列命令信号R/W以选择位线。
命令解码器216可存取编程有用于设定用于存储器200的各种操作模式和特征的信息的模式寄存器222。举例来说，模式寄存器222可编程有用于与监视基于WCK_t和WCK_c时钟信号由数据时钟电路236产生的内部数据时钟信号相关的模式的信息以及用于与改变内部数据时钟信号的计时(如内部数据时钟信号的工作循环)相关的模式的信息。可例如针对由数据时钟电路236的电路引起的工作循环失真来监视内部数据时钟信号，且可调整数据时钟信号的计时以补偿例如由数据时钟电路236的电路引起的工作循环错误。可存储在模式寄存器222中的实例信息包含用于激活数据时钟电路236的一或多个组件的启用信息、用于调整WCK_t和WCK_c的工作循环的工作代码值，和/或与工作循环监视和/或调整相关的其它信号。
可通过将使得存储器200进行模式寄存器写入操作的模式寄存器写入(MRW)命令提供给存储器200来编程模式寄存器222中的信息。命令解码器216存取模式寄存器222，且基于已编程信息连同内部命令信号一起提供内部信号以相应地控制存储器200的电路。在模式寄存器222中编程的信息可由存储器200使用模式寄存器读取(MRR)命令外部地提供，所述命令使得存储器200存取模式寄存器222且提供已编程信息。
当接收到读取命令且及时向行地址和列地址供应读取命令时，从存储器阵列228中的对应于行地址和列地址的存储器单元读取读取数据。由命令解码器216接收到读取命令，所述命令解码器216提供内部命令，使得将来自存储器阵列228的读取数据提供到读取/写入放大器230。经由输入/输出电路232将读取数据从数据端子DQ输出到外部。从时钟端子外部地提供RDQS_t和RDQS_c时钟信号，用于对由输入/输出电路232提供读取数据进行计时。外部端子DQ包含若干单独端子，每一端子提供与RDQS_t和RDQS_c时钟信号的时钟边沿同步的数据位。外部端子DQ的数目对应于数据宽度，也就是说，与RDQS_t和RDQS_c时钟信号的时钟边沿同时提供的数据位的数目。在本公开的一些实施例中，存储器200的数据宽度是8位。在本公开的其它实施例中，存储器200的数据宽度是16位，其中16位分离成数据的下部字节(包含8位)和数据的上部字节(包含8位)。
当接收到写入命令且及时向行地址和列地址供应写入命令时，将供应到数据端子DQ的写入数据写入到存储器阵列228中的对应于行地址和列地址的存储器单元。可将数据掩码提供到数据端子DM以在写入到存储器时掩蔽数据的部分。写入命令由命令解码器216接收，所述命令解码器216提供内部命令，使得写入数据由输入/输出电路232中的数据接收器接收。还将WCK_t和WCK_c时钟信号提供到外部时钟端子以用于对由输入/输出电路232的数据接收器接收写入数据进行计时。写入数据经由输入/输出电路232供应到读取/写入放大器230，且由读取/写入放大器230供应到存储器阵列228以写入到存储器单元MC中。如先前所描述，外部端子DQ包含若干单独端子。参考写入操作，每一外部端子DQ接收数据位，且外部端子DQ的数目对应于与WCK_t和WCK_c时钟信号的时钟边沿同步同时接收到的数据位的数据宽度。本公开的一些实施例包含8位的数据宽度。在本公开的其它实施例中，数据宽度是16位，其中16位分离成8位数据的下部字节和8位数据的上部字节。
电源端子供应有电源电位VDD和VSS。将电源电位VDD和VSS供应到内部电压产生器电路234。内部电压产生器电路234基于供应到电源端子的电源电位VDD和VSS来产生各种内部电位VPP、VOD、VARY、VPERI和其类似物。内部电位VPP主要在行解码器224中使用，内部电位VOD和VARY主要在包含于存储器阵列228中的感测放大器SAMP中使用，且内部电位VPERI在许多外围电路块中使用。
电源端子还供应有电源电位VDDQ和VSSQ。将电源电位VDDQ和VSSQ供应到输入/输出电路232。在本公开的实施例中，供应到电源端子的电源电位VDDQ和VSSQ可以是与供应到所述电源端子的电源电位VDD和VSS相同的电位。在本公开的另一实施例中，供应到电源端子的电源电位VDDQ和VSSQ可以是与供应到电源端子的电源电位VDD和VSS不同的电位。供应到电源端子的电源电位VDDQ和VSSQ用于输入/输出电路232，使得由输入/输出电路232产生的电源噪声不传播到其它电路块。
图3是根据本公开的实施例的时钟信号路径300的框图。在一些实施例中，时钟信号路径300可实施于图2的存储器200上。时钟信号路径300可包含于存储器306中，在一些实施例中，所述存储器306可以是图2的存储器200和/或图1的存储器106。在一些实施例中，工作循环路径300的一或多个组件可实施于图2的数据时钟电路236中。时钟信号路径300可包含：多位工作循环监视器(MB DCM)344，其可监视时钟信号的工作循环；和工作循环调整器(DCA)340，其可调整时钟信号的工作循环。MB DCM 344可确定对工作循环的调整而不需要测试对工作循环的不同的可能调整(例如，如在初始化过程中)。MB DCM 344可在存储器306正实施存取操作(例如，读取和写入操作)时确定对工作循环的调整。
系统302用传输器348a将时钟信号WCK_t和WCK_c提供到存储器306。将时钟信号WCK_t和WCK_c提供到接收器349a，所述接收器349a提供用于存储器306的内部时钟信号iWCK。可存在两个内部时钟信号iWCK(例如，一个内部时钟信号对应于WCK_t和WCK_c中的每一个)。在一些实施例中，两个时钟信号iWCK可彼此互补。出于清楚起见，除在其经历单独操作或耦合的情形中之外，iWCK可通常用于描述时钟信号中的一或多个。接收器349a将iWCK时钟信号提供到DCA 340，所述DCA 340基于可存储在模式寄存器322的一或多个寄存器中的工作代码的值来调整时钟信号iWCK。
工作循环调整器340将调整后的时钟信号提供到分频器350，所述分频器350可基于调整后的时钟信号来产生一或多个额外时钟信号iWCKn。由于iWCKn时钟信号是基于来自DCA 340的调整后的时钟信号，因此iWCKn时钟信号还可视为调整后的时钟信号。可存在多个不同的时钟信号iWCKn，其可由‘n’的值(例如，iWCK1、iWCK2等)标示。如图3的实例中所展示，可存在四个时钟信号iWCKn，其中的每一个可具有从由分频器350提供的其它相邻时钟信号偏移90°的相位(例如，iWCK1可在iWCK2前方90°，且在iWCK4后方90°)。在本公开的一些实施例中，可存在两对互补iWCKn时钟信号(例如，iWCK1和iWCK3是互补的且iWCK2和iWCK4是互补的)。分频器350将iWCKn时钟信号提供到驱动器352，所述驱动器352可修改iWCKn时钟信号的一或多个特性(例如，可增加其电压和/或电流)。
驱动器352将iWCKn时钟信号提供到WCK时钟树342，所述WCK时钟树342继而可将调整后的时钟信号iWCKn提供到存储器306的一或多个组件，如包含传输器348b的RDQS时钟路径。WCK时钟树342可以是将WCK时钟信号分配到存储器306的一或多个组件的导电元件的网络。传输器348b可用于经由接收器349b将RDQS时钟信号(基于iWCKn时钟信号)提供回到系统302。WCK时钟树342还将iWCKn时钟信号中的一或多个提供到MB DCM 344。
MB DCM 344可耦合到模式寄存器322。可基于可存储在模式寄存器322的一或多个寄存器中的启用信息的值来激活MB DCM 344。虽然活动，但MB DCM 344可测量由WCK时钟树342提供的iWCKn时钟信号的工作循环。MB DCM 344可基于在时钟信号用于时间存取操作时所述时钟信号的工作循环的当前值来比较时钟信号的当前工作循环与内部容差(例如，阈值)，且确定时钟信号的工作循环是否需要调整。MB DCM 344可接着基于这一比较来提供多位工作结果信号，所述多位工作结果信号的值可写入到模式寄存器322的一或多个寄存器。在图3中，工作结果值由具有n位的多位信号表示。在一些实施例中，n可以是2。在其它实施例中，n可以是更大数目的位。位中的每一个可具有值(例如，逻辑高或逻辑低)，且工作结果可基于位中的每一个的值来具有状态。
在一些实施例中，可沿着对应于位数的数个导电路径(例如，并行地)同时提供工作结果信号的位。在一些实施例中，可沿着小于位数的数个导电路径提供工作结果信号的位，且可依序(例如，串行地)提供所述位。
可将工作结果信号的值写入到模式寄存器322的一或多个寄存器中。在一些实施例中，工作结果信号的当前值可覆写模式寄存器322中的先前所存储的值。工作结果的状态可由多个位的信息组成。通过使用多个位，与仅指示当前工作循环匹配或不匹配目标工作循环值的情况相比，MB DCM 344可能够指示更多信息。举例来说，MB DCM 344可提供指示当前工作循环是高于、低于还是等于目标工作循环的工作结果信号。
模式寄存器322耦合到逻辑346，所述逻辑346监视模式寄存器322的寄存器的值，且响应于所监视寄存器的值(例如，响应于工作结果信号的状态)而更新模式寄存器322中的一或多个寄存器。特定来说，逻辑346可基于如下文更详细地描述的工作结果的状态来调整工作代码的值。在一些实例实施例中，工作结果的第一状态可指示工作代码应增大，而工作结果的第二状态可指示工作代码应减小。工作结果的第三状态指示工作代码应保持在其当前值。
DCA 340可响应于存储在模式寄存器322中的工作代码的值而调整iWCK时钟信号的工作循环。举例来说，DCA 340可将时间延迟应用于iWCK时钟信号中的一或两个，以便延长或缩短iWCK时钟信号在高逻辑状态中花费的时间。工作代码可以是表示工作循环的调整的数值(例如，整数值)。DCA 340可将工作代码的值转换成应用于iWCK时钟的实际延迟时间。由DCA 340使用的调整时间与工作代码的值相比可以是非线性或线性的。在一些实施例中，工作代码可具有正值和负值两者，其中正值可指示增加信号处于高逻辑状态的时间，而负值可指示减少信号处于高逻辑状态的时间。工作代码可以是数值(例如，从-7到+7)。在一些实施例中，工作代码可仅具有一个极性(例如，正)的值，但调整仍可包含增加和减少时钟信号处于高逻辑状态的时间两者。
MB DCM 344可从WCK时钟树342接收iWCKn时钟信号。iWCKn时钟信号可反映DCA340应用于iWCK时钟信号的调整。MB DCM 344可测量接收到的iWCKn时钟信号的工作循环，且可将工作结果信号提供到模式寄存器322。在一些实施例中，MB DCM 344可仅耦合到来自WCK时钟树342的iWCKn时钟信号中的一些。举例来说，MB DCM 344可耦合到iWCKn时钟信号的互补对(例如，iWCK1和iWCK3)。
MB DCM 344可响应于存储在模式寄存器322中的启用信息的值而选择性地操作。举例来说，当启用信息处于低逻辑值时，MB DCM 344可以是非活动的，且可能不提供工作结果信号。当启用信号处于高逻辑值时，MB DCM 344可响应于iWCKn时钟信号而提供工作结果信号。
在一些实施例中，MB DCM 344可具有来自目标工作循环的可允许偏差的容差。容差可设计到MB DCM 344的组件中和/或可以是可编程值(例如，存储在模式寄存器322中的值)。容差可表达为处于上限阈值(表示最大容差)与下限阈值(表示最小容差)之间的一系列可接受工作循环。在实例操作中，MB DCM 344可确定当前工作循环是否在上限阈值与下限阈值之间(例如，50％的+/-5％内)、当前工作循环是否高于上限阈值，或当前工作循环是否低于下限阈值。MB DCM 344可在工作循环大于上限阈值时提供处于第一状态的工作结果，在工作循环在上限阈值与下限阈值之间时提供处于第二状态的工作结果，且在工作循环低于下限阈值时提供处于第三状态的工作结果。
逻辑346可能够读取和写入模式寄存器322中的值，以及基于模式寄存器322的值来进行一或多个操作。在一些实施例中，逻辑346可以是存储器306的组件。在一些实施例中，逻辑346可位于存储器306外。举例来说，逻辑346可位于图1的控制器102或图3的系统302中。在本公开的这种实施例中，逻辑346可使用模式寄存器写入(MRW)操作来改变模式寄存器322中的启用信号的值，以便开始(或停止)MB DCM 344的操作。在一些实施例中，逻辑346可周期性地激活MB DCM 344。在一些实施例中，逻辑346可激活MB DCM 344，使得所述MBDCM 344在存储器306处于操作中时持续地运行。
当逻辑346位于控制器/系统中时，逻辑346可使用模式寄存器读取(MRR)操作来确定存储在模式寄存器322中的工作结果代码的每一位的值。基于工作结果的状态，逻辑346可接着使用MRW操作来改变模式寄存器322中的工作代码的值。可在存储器306中发生存取操作(例如，读取和写入操作)时更新工作结果的状态。在一些实施例中，当发生存取操作时，MB DCM 344可保持将工作结果信号的新状态持续地(例如，尽可能快地)提供到模式寄存器322。逻辑346可等待更新工作代码的值，直到存储器306中的存取操作(例如，读取和写入操作)中断为止。在一些实施例中，逻辑346可暂停存储器306的操作以便更新工作代码。
在实例操作中，如果工作代码的值指示工作循环低于下限容差，那么逻辑346可使用MRW来递增工作代码的值(例如，从+3到+4)。如果工作代码的值指示工作循环高于上限容差，那么逻辑346可使用MRW操作来递减工作代码的值(例如，从+3到+2)。如果工作代码指示工作循环在上限容差与下限容差之间，那么逻辑346可保持工作代码的当前值不变。以这种方式，MB DCM 344可在存储器306处于操作中(例如，进行存取操作)时监视时钟信号的工作循环，且可响应于所述监视而更新工作代码。
在一些实施例中，可存在上部和下部数据路径。虽然为简洁起见，仅展示和论述单个时钟信号路径300，但应理解，在一些实施例中，可针对上部和下部字节重复路径300的某些组件。举例来说，可存在上部工作循环调整器(DCAU)和下部工作循环调整器(DCAL)以及对应的上部和下部MB DCM。
以这种方式，可在不需要在确定调整之前调整时钟信号的工作循环的情况下确定对工作代码的调整。MB DCM 344可基于沿着WCK时钟树342提供的当前时钟信号的工作循环来确定对工作代码的调整。将工作循环与可以是例如MB DCM 344的可编程值和/或MB DCM344的一或多个组件的物理属性的MB DCM 344的上限和下限阈值进行比较。基于与上限和下限阈值的比较，MB DCM 344可提供具有指示对时钟信号的工作代码的调整的状态的工作结果信号，以便使工作代码更接近上限阈值与下限阈值之间。
图4是根据本公开的实施例的多位工作循环监视器(MB DCM)的示意图。在一些实施例中，MB DCM 400可以是图3的MB DCM 344的实施方案。MB DCM 400是两位DCM，其接收时钟信号iWCKa和iWCKb，且提供由两个位Y[0]和Y[1]组成的工作结果信号。时钟信号iWCKa耦合到三个比较器460a到460c中的每一个的负输入(-)。时钟信号iWCKb耦合到三个比较器460a到460c中的每一个的正输入(+)。时钟信号iWCKa和iWCKb可由WCK时钟树(例如，图3的WCK时钟树342)提供。时钟信号iWCKa和iWCKb可表示彼此互补的一对时钟信号iWCKn。时钟信号iWCKa和iWCKb可先前已由DCA(例如，图3的DCA 340)调整。
MB DCM 400包含三个比较器460a到460c，其中的每一个基于输入信号的值的比较来提供结果信号。三个比较器460a到460c可耦合到一或多个逻辑门，所述逻辑门可基于比较器460a到460c的输出来确定工作结果信号的值。在图4的实例中，比较器460b提供信号B，其是输出位Y[1]的值。比较器460a和460c分别提供耦合到NOR门462的输出A和C。NOR门462耦合到反相器464，所述反相器464提供输出位Y[0]。
一般来说，当正输入(+)上的值小于负输入(-)的值时，比较器460a到460c可提供低逻辑值(例如，0)，且当正输入(+)上的值大于负输入(-)的值时，可提供高逻辑值(例如，1、高电压)。比较器460a到460c中的每一个可具有正输入与负输入之间的不同偏移电压。偏移电压可以是比较器460a到460c中的每一个的固有属性，且可模型化为施加在比较器460a到460c中的每一个的正输入与负输入之间的额外电压。特定来说，在MB DCM 400中，比较器460a可具有负偏移，比较器460c可具有正偏移，且比较器460b可具有中性偏移(例如，接近0的偏移电压)。
比较器460a和460c的偏移的量值可确定目标工作循环周围的上限和下限阈值(例如，容差)。在实例MB DCM 400中，目标工作循环是50％。在一些实施例中，上限和下限容差可相对于目标工作循环为相同量(例如，上限容差可以是目标工作循环加容差值，而下限容差可以是目标工作循环减容差值)。在一些实施例中，上限和下限容差可不同。比较器460a和460c的偏移可由比较器电路的物理属性确定。在一些实施例中，比较器中的每一个的偏移的量可需要模型化和/或测量。在一些实施例中，上限和下限容差可以是可编程值，其可基于比较器460a和460c的可编程偏移。可基于模式寄存器(例如，图1的模式寄存器122)中的值来设定可编程偏移(且因此设定上限和下限阈值)。
正偏移比较器460c上的偏移可表示上限阈值。负偏移比较器460a上的偏移可表示下限阈值。中性比较器460b的中性偏移可表示目标工作循环。因此，如果比较器460c返回高逻辑电平(指示iWCKb具有比iWCKa加比较器460c的偏移更高的工作循环)，那么由MB DCM400提供的信号可指示工作循环高于上限阈值且需要减小。类似地，如果比较器460a返回低逻辑电平(指示iWCKb具有比iWCKa减比较器460a的偏移更低的工作循环)，那么由MB DCM400提供的信号可指示工作循环低于下限阈值且需要增大。如果比较器460c返回低逻辑电平，而比较器460a返回高逻辑电平，那么其可指示时钟信号具有上限阈值与下限阈值之间的工作循环。
MB DCM 400是两位DCM且因此可具有四个不同状态。每一状态可对应于当前工作循环与三个比较器460a到460c的关系。第一状态可在时钟信号iWCKa和iWCKb的工作循环低于下限阈值时，在此情况下，输出A、B和C中的所有三个可处于低逻辑状态，这是由于工作循环低于将使得比较器460a到460c中的任一个提供高逻辑电平输出的电平。第二状态可在工作循环高于下限阈值(如由负偏移比较器460a的偏移所确定)但具有小于50％的工作循环时。在第二状态中，输出A可以是高逻辑电平，但输出B和C可以是低逻辑电平。在第三状态中，工作循环可大于50％但小于上限阈值(如由正偏移比较器460c的偏移所确定)。输出A和B可处于高逻辑电平，而输出C处于低逻辑电平。在第四状态中，工作循环可大于上限阈值，且所有三个输出A、B和C可处于高逻辑电平。
MB DCM 400的逻辑门可基于输出A、B和C的状态来提供多位工作结果信号。由于存在四个可能的状态，因此MB DCM 400的工作结果信号可表达为两位信号。可使用MB DCM400的逻辑门(例如，NOR门462和反相器464)将A、B和C的状态转换成工作结果信号的两个位。其它实例多位DCM可具有多于两个位，且因此可具有更多比较器和更多状态。举例来说，在一些实施例中，可使用更多比较器(例如，来确定工作循环高于或低于目标工作循环的不同电平)且因此，可使用更多位来表示工作结果信号。
在另一实例实施例中，可使用一或多个不同逻辑门代替NOR门462和/或反相器464以实现特定所需结果。(下)表1展示用于修改图4的MB DCM 400的逻辑表。前三个列展示三个比较器460a到460c的输出。输出可表示为1(对于高逻辑值)或0(对于低逻辑值)。某些行可标记有‘X’以表示其中位的值由给定情形确定的情形。举例来说，在输出C是‘1’(指示工作循环高于上限阈值)的情形中，那么输出A和B也将是1，这是由于所述输出A和B切换到在低于上限阈值的工作循环下提供高逻辑电平。类似地，当输出A处于低逻辑电平(指示工作循环低于下限阈值)时，那么输出B和C也将处于低逻辑电平。
C B A Y
X X 0 00
X 0 1 01
0 1 X 10
1 X X 11
表1.两位DCM的逻辑表
在第一实例操作中，MB DCM 400可接收具有低于下限容差的工作循环的WCK时钟。比较器460a到460c中的所有三个将返回低逻辑值。作为响应，MB DCM可提供为00的信号。当工作循环高于下限容差但低于50％时，MB DCM可提供为01的信号。当工作循环高于50％但低于上限阈值时，MB DCM可提供为10的工作结果信号。当工作循环高于上限容差时，MB DCM可提供为11的工作结果信号。
耦合到存储器的逻辑(例如，图3的逻辑346和/或图1的控制器102)可响应于工作结果的值而调整工作代码的值。举例来说，当工作结果的两个位不同时(例如，10或01)，其可指示工作代码在上限容差与下限容差之间，且不需要调整当前工作代码。当两个位相同时，其可指示需要调整。如果工作结果是00，那么可向上调整工作代码，而如果工作结果是11，那么可向下调整工作代码。
图5是描绘根据本公开的实施例的调整工作代码的方法的流程图。在一些实施例中，方法500可由图1至4中所描述的组件中的一或多个实施。方法500可通常以框510开始，所述框510描述以基于时钟信号的计时对存储器装置进行存取操作。框510可通常后接框520，所述框520描述基于工作代码来调整时钟信号的工作循环。框520可通常后接框530，所述框530描述在进行存取操作时产生指示对工作代码的进一步调整的信号。
框510描述以基于时钟信号的计时对存储器装置(例如，图1的存储器106、图2的存储器200和/或图3的存储器306)进行存取操作。在一些实例中，存取操作可以是存储器的读取或写入操作。存取操作可与时钟信号(和/或基于时钟信号与一或多个信号)同步。时钟信号可以基于时钟信号处于高逻辑电平的时间百分比的工作循环在高逻辑电平与低逻辑电平之间切换。
框520描述基于工作代码来调整时钟信号的工作循环。存储器可包含工作循环调整器(例如，图3的DCA 340)，其可调整时钟信号的工作循环。DCA调整时钟信号的量可基于可存储于存储器的模式寄存器(例如，图3的模式寄存器322)中的工作代码的值。工作代码可具有一系列可能值，其中的每一个可与对时钟信号的工作循环的不同调整量相关联。当初始化存储器(例如，通电)时，训练过程可用于确定对工作代码的初始值，使得DCA调整时钟信号的工作循环以匹配(或接近)目标工作循环。
框530描述在进行存取操作时产生指示对工作代码的进一步调整的信号。存储器可包含工作循环监视器(例如，图3的DCM 344)，其可监视时钟信号的工作循环。工作循环监视器可产生工作结果信号，所述工作结果信号可以是多位信号，其可指示时钟信号的当前工作循环。特定来说，DCM可比较时钟信号的工作循环的当前值与目标工作循环周围的上限和下限阈值。工作结果信号可在工作循环低于下限阈值时处于第一状态，在工作循环高于上限阈值时处于第二状态，且在工作循环在上限阈值与下限阈值之间时处于第三状态。可在发生存取操作时改变工作结果信号的值(例如，其处于哪一状态)。
基于工作结果信号的当前值(例如，状态)，可改变工作代码的值。当工作结果信号处于第一状态时，可增大工作代码的值。这可增加时钟信号的工作循环。当工作结果信号处于第二状态时，可减小工作代码的值。这可减少时钟信号的工作循环。当工作结果信号处于第三状态时，工作代码的值可保持相同。这还可保持时钟信号的工作循环相同。可迭代这一过程，使得例如只要工作结果信号(例如，通过第一状态)指示时钟信号的工作循环低于下限阈值，就将随着每一迭代增大工作代码的值，直到工作结果信号指示工作循环在上限容差与下限容差之间(例如，改变到第三状态)为止。以这种方式，可在发生存取操作时确定对工作代码的调整。
当然，应了解，本文中所描述的实例、实施例或过程中的任一个可与一或多个其它实例、实施例和/或过程组合或分离和/或在根据本发明系统、装置和方法的单独装置或装置部分当中进行。
本文中对某些实施例的描述本质上是示范性的，且绝不意图限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的前述详细描述中，参考形成本文的一部分的附图，且通过说明其中可实践所描述的系统和方法的具体实施例来展示附图。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且可在不脱离本公开的精神和范围的情况下进行结构和逻辑改变。此外，出于清晰性的目的，当所属领域的技术人员将清楚某些特征时可能不再论述其详细描述，以免混淆对本公开的实施例的描述。因此前述详细描述不是以限制性意义作出。
重申，以上论述意图说明本发明系统，且不应理解为将所附权利要求书限制于任何特定实施例或实施例的群组。因此，虽然已参考示范性实施例详细描述了本发明系统，但还应了解，在不脱离如在所附权利要求书中阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计许多修改和替代性实施例。因此，说明书和附图应以说明性方式看待，且并不意图限制所附权利要求书的范围。

Claims (30)

1.一种设备，其包括：
工作循环调整器，其配置成调整时钟信号的工作循环；以及
工作循环监视器，其耦合到调整后的时钟信号且配置成基于所述时钟信号的所述工作循环来提供多位信号，其中所述多位信号在所述工作循环小于下限阈值时处于第一状态，在所述工作循环大于上限阈值时处于第二状态，且在所述工作循环在所述上限阈值与所述下限阈值之间时处于第三状态。
2.根据权利要求1所述的设备，其中所述工作循环监视器包括具有正偏移的第一比较器以及具有负偏移的第二比较器，其中所述上限阈值是基于所述正偏移且其中所述下限阈值是基于所述负偏移。
3.根据权利要求1所述的设备，其中所述多位信号包括第一位以及第二位，其中所述第一状态以及所述第二状态包括所述第一位与所述第二位是相同值，且其中所述第三状态包括所述第一位与所述第二位是不同值。
4.根据权利要求1所述的设备，其中所述上限阈值大于目标工作循环且所述下限阈值低于所述目标工作循环。
5.根据权利要求1所述的设备，其中所述上限阈值以及所述下限阈值是可编程值。
6.根据权利要求1所述的设备，其中所述工作循环调整器配置成按响应于所述多位信号的量调整所述时钟信号的所述工作循环。
7.根据权利要求1所述的设备，其中所述工作循环调整器以及所述工作循环监视器是存储器的组件。
8.根据权利要求7所述的设备，其中所述存储器配置成进行存取操作，且其中所述工作循环监视器配置成在进行所述存取操作时接收所述多位信号。
9.一种设备，其包括：
具有第一偏移的第一比较器，其中所述第一比较器提供第一信号；
具有第二偏移的第二比较器，其中所述第二比较器提供第二信号；
具有第三偏移的第三比较器，其中所述第三比较器提供第三信号；
第一时钟信号，其耦合到所述第一比较器、所述第二比较器以及所述第三比较器中的每一个的正输入；以及
第二时钟信号，其耦合到所述第一比较器、所述第二比较器以及所述第三比较器中的每一个的负输入，其中所述第一偏移大于所述第三偏移，且所述第二偏移在所述第一偏移与所述第三偏移之间。
10.根据权利要求9所述的设备，其进一步包括配置成响应于所述第一信号、所述第二信号以及所述第三信号而产生两位信号的一或多个逻辑门。
11.根据权利要求10所述的设备，其中所述第三信号是所述两位信号中的第一位。
12.根据权利要求10所述的设备，其中所述两位信号中的第二位是基于所述第一信号以及所述第二信号。
13.根据权利要求9所述的设备，其中所述第一偏移确定上限阈值且所述第三偏移确定下限阈值。
14.一种设备，其包括：
存储器，其配置成至少部分地基于时钟信号来进行存取操作；
工作循环调整器，其配置成基于工作代码来调整所述时钟信号的所述工作循环；以及
工作循环监视器，其耦合到调整后的时钟信号且配置成响应于所述调整后的时钟信号的所述工作循环而提供具有状态的多位信号，
其中在进行所述存取操作时更新所述多位信号的所述状态，且其中所述工作代码响应于所述多位信号处于第一状态而增大，且响应于所述多位信号处于第二状态而减小。
15.根据权利要求14所述的设备，其进一步包括配置成存储所述工作代码以及所述多位信号的模式寄存器。
16.根据权利要求15所述的设备，其中所寄存的模式配置成存储启用信号，且其中响应于所述启用信号处于活动状态而激活所述工作循环监视器。
17.根据权利要求15所述的设备，其进一步包括耦合到所述模式寄存器且配置成响应于所述多位信号的所述状态而调整所述工作代码的值的逻辑。
18.根据权利要求14所述的设备，其中所述工作代码响应于所述多位信号处于第三状态而不改变。
19.根据权利要求18所述的设备，其中所述多位信号在所述工作循环高于上限阈值时处于所述第一状态，在所述工作循环低于下限阈值时处于所述第二状态，且在所述工作循环在所述上限阈值与所述下限阈值之间时处于所述第三状态。
20.根据权利要求19所述的设备，其中所述工作监视器包括具有第一偏移的第一比较器以及具有小于所述第一偏移的第二偏移的第二比较器，其中所述上限阈值是基于所述第一偏移且所述下限阈值是基于所述第二偏移。
21.根据权利要求14所述的设备，其中所述多位信号包括第一位以及第二位，且其中所述多位信号的所述第一状态以及所述第二状态包括所述第一位与所述第二位具有相同逻辑电平。
22.一种方法，其包括：
对存储器装置进行存取操作，其中所述存取操作的计时至少部分地基于时钟信号；
基于工作代码来调整所述时钟信号的工作循环；
在进行所述存取操作时，至少部分地基于所述时钟信号的所述工作循环以及目标工作循环值来产生指示对所述工作代码的调整的方向的信号。
23.根据权利要求22所述的方法，其中所述信号是多位信号，所述多位信号指示所述工作代码在第一状态中低于下限阈值，在第二状态中高于上限阈值，且在第三状态中在所述上限阈值与所述下限阈值之间。
24.根据权利要求22所述的方法，其进一步包括当所述信号处于所述第一状态时增大所述工作代码的值，当所述信号处于所述第二状态时减小所述工作代码，且当所述信号处于所述第三状态时保持所述工作代码的所述值相同。
25.一种设备，其包括：
存储器装置，其配置成至少部分地基于时钟信号来进行存取操作；
第一比较器，其配置成基于所述时钟信号的工作循环高于上限阈值来提供具有值的第一输出；
第二比较器，其配置成基于所述时钟信号的所述工作循环高于或低于目标工作循环来提供具有值的第二输出；
第三比较器，其配置成基于所述时钟信号的所述工作循环低于下限阈值来提供具有值的第三输出；以及
模式寄存器，其配置成存储多位信号的状态，其中所述多位信号的所述状态是基于所述第一输出、所述第二输出以及所述第三输出。
26.根据权利要求25所述的设备，其中在进行所述存取操作时更新所述多位信号的所述状态。
27.根据权利要求25所述的设备，其进一步包括耦合到所述第一输出、所述第二输出以及所述第三输出中的一或多个的至少一个逻辑门，其中所述至少一个逻辑门配置成提供所述多位信号的所述状态。
28.根据权利要求25所述的设备，其进一步包括配置成基于工作代码的值来调整所述时钟信号的所述工作循环的工作循环调整器，其中所述模式寄存器进一步配置成存储所述工作代码的所述值。
29.根据权利要求28所述的设备，其进一步包括逻辑电路，所述逻辑电路配置成读取所述模式寄存器中的所述多位信号的所述状态，且基于所述多位信号的读取值将所述工作代码的新值写入到所述模式寄存器。
30.根据权利要求25所述的设备，其中所述多位信号的所述状态由所述位中的每一个的值确定，且其中所述多位信号中的第一位的值是基于所述第二输出，且所述多位信号中的第二位的值是基于所述第一输出以及所述第二输出。
CN201980076389.9A 2018-11-21 2019-11-20 用于多位工作循环监视器的设备和方法 Pending CN113056788A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/198,433 2018-11-21
US16/198,433 US11189334B2 (en) 2018-11-21 2018-11-21 Apparatuses and methods for a multi-bit duty cycle monitor
PCT/US2019/062379 WO2020106819A1 (en) 2018-11-21 2019-11-20 Apparatuses and methods for a multi-bit duty cycle monitor

Publications (1)

Publication Number Publication Date
CN113056788A true CN113056788A (zh) 2021-06-29

Family

ID=70726680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980076389.9A Pending CN113056788A (zh) 2018-11-21 2019-11-20 用于多位工作循环监视器的设备和方法

Country Status (5)

Country Link
US (2) US11189334B2 (zh)
EP (1) EP3884488A4 (zh)
KR (1) KR102625427B1 (zh)
CN (1) CN113056788A (zh)
WO (1) WO2020106819A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230029968A1 (en) * 2021-08-02 2023-02-02 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102519572B1 (ko) 2018-05-11 2023-04-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210000740A (ko) 2018-05-29 2021-01-05 마이크론 테크놀로지, 인크. 클럭 듀티 사이클 개선을 위한 듀티 사이클 조절기 설정 장치 및 방법
US10715127B2 (en) 2018-11-21 2020-07-14 Micron Technology, Inc. Apparatuses and methods for using look-ahead duty cycle correction to determine duty cycle adjustment values while a semiconductor device remains in operation
US11189334B2 (en) * 2018-11-21 2021-11-30 Micron Technology, Inc. Apparatuses and methods for a multi-bit duty cycle monitor
US11139010B2 (en) 2018-12-11 2021-10-05 SK Hynix Inc. Memory system and operating method of the memory system
KR20200126666A (ko) 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11404097B2 (en) 2018-12-11 2022-08-02 SK Hynix Inc. Memory system and operating method of the memory system
KR20200137548A (ko) 2019-05-30 2020-12-09 에스케이하이닉스 주식회사 메모리 장치 및 이의 테스트 동작 방법
KR20200124045A (ko) 2019-04-23 2020-11-02 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200126678A (ko) * 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11132015B2 (en) * 2019-02-08 2021-09-28 Micron Technology, Inc. Powering clock tree circuitry using internal voltages
CN114499506A (zh) 2020-10-28 2022-05-13 长鑫存储技术有限公司 振荡器及时钟产生电路
EP4044187B1 (en) 2020-10-28 2024-01-24 Changxin Memory Technologies, Inc. Memory
KR20220131979A (ko) 2020-10-28 2022-09-29 창신 메모리 테크놀로지즈 아이엔씨 교정 회로, 메모리 및 교정 방법
EP4044434B1 (en) 2020-10-28 2024-01-10 Changxin Memory Technologies, Inc. Clock generation circuit, memory, and clock duty cycle calibration method
US11424745B2 (en) 2020-10-28 2022-08-23 Changxin Memory Technologies, Inc. Oscillation circuit and clock generation circuit
KR20230006325A (ko) 2021-07-02 2023-01-10 삼성전자주식회사 클록 트레이닝 시간을 줄이기 위한 장치, 메모리 장치 및 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847589A (en) * 1996-02-22 1998-12-08 Honda Giken Kogyo Kabushiki Kaisha Pulse signal generating device
US20080036509A1 (en) * 2006-08-10 2008-02-14 Samsung Electronics Company, Ltd. Methods of Reducing Skew Between Multiphase Signals and Related Phase Correction Circuits
US20100105448A1 (en) * 2008-10-28 2010-04-29 Skyworks Solutions, Inc. Power amplifier saturation detection
US20100109729A1 (en) * 2008-11-04 2010-05-06 Dong-Suk Shin Duty detecting circuit and duty cycle corrector including the same
CN101789773A (zh) * 2010-01-20 2010-07-28 无锡圆芯微电子有限公司 占空比偏移检测和补偿电路
US20150097605A1 (en) * 2013-10-08 2015-04-09 SK Hynix Inc. Duty correction circuit and method
CN104518760A (zh) * 2013-10-03 2015-04-15 三星显示有限公司 用于占空比校正中的偏移消除的装置和方法
US20150295564A1 (en) * 2014-04-09 2015-10-15 United Memories, Inc. Dual-complementary integrating duty cycle detector with dead band noise rejection

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601951B2 (ja) * 1991-01-11 1997-04-23 株式会社東芝 半導体集積回路
JPH04306917A (ja) 1991-04-03 1992-10-29 Mitsubishi Electric Corp クロック分配装置
JPH0554640A (ja) 1991-08-21 1993-03-05 Nec Corp 半導体記憶装置
JP3705842B2 (ja) 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
KR0154726B1 (ko) 1995-09-19 1998-12-01 김광호 프리페치방식의 컬럼디코더 및 이를 구비한 반도체 메모리 장치
US6870419B1 (en) 1997-08-29 2005-03-22 Rambus Inc. Memory system including a memory device having a controlled output driver characteristic
WO1999012259A2 (en) 1997-09-05 1999-03-11 Rambus Incorporated Duty cycle correction circuit using two differential amplifiers
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6396329B1 (en) 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US6321282B1 (en) 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
WO2001037285A1 (en) * 1999-11-15 2001-05-25 Hitachi, Ltd. Method for testing semiconductor memory
CA2313948A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated Low delay, conditional differential data sense and capture scheme for a high speed dram
JP3838939B2 (ja) 2002-05-22 2006-10-25 エルピーダメモリ株式会社 メモリシステムとモジュール及びレジスタ
US6847244B2 (en) * 2002-07-22 2005-01-25 Cirrus Logic, Inc. Variable duty cycle clock generation circuits and methods and systems using the same
US6967514B2 (en) * 2002-10-21 2005-11-22 Rambus, Inc. Method and apparatus for digital duty cycle adjustment
US6700814B1 (en) 2002-10-30 2004-03-02 Motorola, Inc. Sense amplifier bias circuit for a memory having at least two distinct resistance states
DE102005036559B3 (de) 2005-08-03 2007-01-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Synchronisation von Taktsignalen und Regelung des duty cycles des Taktsignals
US20070075753A1 (en) * 2005-09-30 2007-04-05 Rachael Parker Duty cycle measurement circuit
US7322001B2 (en) 2005-10-04 2008-01-22 International Business Machines Corporation Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance
US7227809B2 (en) 2005-10-14 2007-06-05 Micron Technology, Inc. Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration
US20070271052A1 (en) 2006-05-16 2007-11-22 Abel Christopher J Method and apparatus for measuring duty cycle based on data eye monitor
US7548467B2 (en) 2006-12-28 2009-06-16 Samsung Electronics Co., Ltd. Bias voltage generator and method generating bias voltage for semiconductor memory device
US8553473B2 (en) 2007-08-23 2013-10-08 Rambus Inc. Clock generator circuits with non-volatile memory for storing and/or feedback-controlling phase and frequency
US8032850B2 (en) 2007-11-12 2011-10-04 International Business Machines Corporation Structure for an absolute duty cycle measurement circuit
US7609583B2 (en) 2007-11-12 2009-10-27 Micron Technology, Inc. Selective edge phase mixing
KR101262224B1 (ko) 2007-11-30 2013-05-15 삼성전자주식회사 듀티 검출기 및 그를 구비하는 듀티 싸이클 정정기
JP2010088108A (ja) 2008-09-08 2010-04-15 Elpida Memory Inc Ｄｌｌ回路及びその制御方法
US8332876B2 (en) 2008-11-20 2012-12-11 Ati Technologies Ulc Method, system and apparatus for tri-stating unused data bytes during DDR DRAM writes
JP5231289B2 (ja) 2009-03-02 2013-07-10 ルネサスエレクトロニクス株式会社 デューティ比補正回路及びデューティ比補正方法
KR20110003189A (ko) 2009-07-03 2011-01-11 삼성전자주식회사 듀티 사이클 에러 보정 회로
KR20110003743A (ko) 2009-07-06 2011-01-13 삼성전자주식회사 고속 선형 차동 증폭기
KR101030275B1 (ko) 2009-10-30 2011-04-20 주식회사 하이닉스반도체 듀티 보정 회로 및 이를 포함하는 클럭 보정 회로
KR101051944B1 (ko) 2010-05-31 2011-07-26 주식회사 하이닉스반도체 듀티 감지 회로 및 이를 포함하는 듀티 보정 회로
US8324949B2 (en) 2010-10-08 2012-12-04 Texas Instruments Incorporated Adaptive quadrature correction for quadrature clock path deskew
KR20120053783A (ko) * 2010-11-18 2012-05-29 삼성전자주식회사 발광 다이오드 구동회로, 발광 다이오드 구동방법 및 이를 포함하는 발광 다이오드 시스템
CN102075167B (zh) 2010-11-22 2014-03-12 西安电子科技大学 时钟调整电路和时钟电路的调整方法
KR101212774B1 (ko) 2011-01-31 2012-12-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 듀티 보정 방법
US8665665B2 (en) 2011-03-30 2014-03-04 Mediatek Inc. Apparatus and method to adjust clock duty cycle of memory
WO2012145117A2 (en) 2011-04-22 2012-10-26 Rambus Inc. Memory components and controllers that calibrate multiphase synchronous timing references
US8542046B2 (en) 2011-05-04 2013-09-24 Intel Corporation Apparatus, system, and method for voltage swing and duty cycle adjustment
US9042152B2 (en) 2011-08-25 2015-05-26 Samsung Electronics Co., Ltd. Data read circuit, a non-volatile memory device having the same, and a method of reading data from the non-volatile memory device
WO2013085695A1 (en) * 2011-12-05 2013-06-13 Rambus Inc. Event-driven clock duty cycle control
TWI602181B (zh) * 2012-02-29 2017-10-11 三星電子股份有限公司 記憶體系統以及使用測試元件傳輸失效位址至記憶體元件的操作方法
CN103427825B (zh) 2012-05-15 2017-03-15 深圳市中兴微电子技术有限公司 时钟信号转换方法和装置
KR101331442B1 (ko) 2012-06-29 2013-11-21 포항공과대학교 산학협력단 듀티 싸이클 보정기능이 루프 내에 내장된 지연고정루프
US9484894B2 (en) 2012-07-09 2016-11-01 International Business Machines Corporation Self-adjusting duty cycle tuner
KR101982492B1 (ko) 2013-01-25 2019-05-27 삼성전자 주식회사 듀티 코드를 주기 코드에 정규화하여 클락 신호 생성 방법과 장치들
US9444442B2 (en) 2013-03-06 2016-09-13 Rambus Inc. Open-loop correction of duty-cycle error and quadrature phase error
KR20140112927A (ko) 2013-03-15 2014-09-24 삼성전자주식회사 디지털 듀티 사이클 보정 회로
US9306547B2 (en) 2013-12-12 2016-04-05 International Business Machines Corporation Duty cycle adjustment with error resiliency
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
US9236853B2 (en) 2014-02-04 2016-01-12 Fujitsu Limited Digital duty cycle correction
JP2015162052A (ja) 2014-02-27 2015-09-07 日本電気株式会社 デューティ補正装置ならびにデューティ補正方法
US9178521B2 (en) 2014-02-28 2015-11-03 Intel Corporation Fast settling mixed signal phase interpolator with integrated duty cycle correction
US9202561B1 (en) 2014-06-05 2015-12-01 Integrated Silicon Solution, Inc. Reference current generation in resistive memory device
KR20150142852A (ko) 2014-06-12 2015-12-23 에스케이하이닉스 주식회사 다중 위상 클럭을 생성하는 반도체 시스템 및 이의 트레이닝 방법
US20160261193A1 (en) * 2014-06-18 2016-09-08 Telefonaktiebolaget L M Ericsson (Publ) Switched mode power supply and method of operating a switched mode power supply
US9263107B1 (en) 2014-11-06 2016-02-16 Qualcomm Incorporated Load isolation for pad signal monitoring
US10038324B2 (en) * 2015-01-06 2018-07-31 Eaton Intelligent Power Limited Methods, circuits and articles of manufacture for controlling wireless power transfer responsive to controller circuit states
US9553540B2 (en) * 2015-01-21 2017-01-24 Ford Global Technologies, Llc Power converter with pre-compensation for dead-time insertion
CN104851402B (zh) 2015-05-27 2017-03-15 深圳市华星光电技术有限公司 一种多相位时钟产生电路及液晶显示面板
KR102432873B1 (ko) 2016-02-05 2022-08-17 에스케이하이닉스 주식회사 리시버 회로 및 이를 이용하는 시스템
CN105577142A (zh) 2016-02-26 2016-05-11 昆腾微电子股份有限公司 时钟占空比调整装置及方法
KR102451996B1 (ko) 2016-03-31 2022-10-07 삼성전자주식회사 기준 전압의 셀프 트레이닝을 수행하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템
US9805773B1 (en) 2016-05-23 2017-10-31 Intel Corporation Dual-range clock duty cycle corrector
US10437472B2 (en) * 2016-06-21 2019-10-08 Sandisk Technologies Llc Storage system and method for dynamic duty cycle correction
US10284182B2 (en) 2016-12-20 2019-05-07 Sandisk Technologies Llc Duty cycle correction scheme for complementary signals
KR102665713B1 (ko) 2016-12-21 2024-05-14 에스케이하이닉스 주식회사 듀티 보정 회로 및 듀티 보정 방법
US9818462B1 (en) 2017-01-19 2017-11-14 Micron Technology, Inc. Apparatuses and methods for providing internal clock signals of different clock frequencies in a memory device
US10482935B2 (en) 2017-06-01 2019-11-19 Samsung Electronics Co., Ltd. Nonvolatile memory including duty correction circuit and storage device including the nonvolatile memory
US10241537B2 (en) 2017-06-14 2019-03-26 Apple Inc. Digital on-chip duty cycle monitoring device
US10269397B2 (en) 2017-08-31 2019-04-23 Micron Technology, Inc. Apparatuses and methods for providing active and inactive clock signals
KR102327498B1 (ko) 2017-09-12 2021-11-17 에스케이하이닉스 주식회사 듀티 싸이클 보정 회로 및 이를 포함하는 클럭 보정 회로
US10437744B2 (en) * 2017-12-18 2019-10-08 Intel Corporation Reconfigurable camera serial interface
US10395704B2 (en) 2017-12-22 2019-08-27 Micron Technology, Inc. Apparatuses and methods for duty cycle error correction of clock signals
US10923175B2 (en) 2018-01-31 2021-02-16 Samsung Electronics Co., Ltd. Memory device adjusting duty cycle and memory system having the same
US10249354B1 (en) 2018-02-23 2019-04-02 Micron Technology, Inc. Apparatuses and methods for duty cycle distortion correction of clocks
US10699669B2 (en) 2018-03-02 2020-06-30 Samsung Display Co., Ltd. Method and apparatus for duty-cycle correction in a serial data transmitter
KR20210000740A (ko) 2018-05-29 2021-01-05 마이크론 테크놀로지, 인크. 클럭 듀티 사이클 개선을 위한 듀티 사이클 조절기 설정 장치 및 방법
US10367493B1 (en) 2018-06-14 2019-07-30 Sandisk Technologies Llc Duty cycle and skew correction for output signals generated in source synchronous systems
JP7066556B2 (ja) * 2018-07-11 2022-05-13 キオクシア株式会社 メモリシステム
KR20200049985A (ko) * 2018-10-30 2020-05-11 삼성전자주식회사 복수의 트레이닝들을 동시에 수행하는 시스템 온 칩, 시스템 온 칩의 동작 방법, 및 시스템 온 칩을 포함하는 전자 장치
KR20200048607A (ko) * 2018-10-30 2020-05-08 삼성전자주식회사 모드 레지스터 쓰기 명령을 이용하여 쓰기 클럭의 듀티 사이클의 트레이닝을 수행하는 시스템 온 칩, 시스템 온 칩의 동작 방법, 및 시스템 온 칩을 포함하는 전자 장치
US11189334B2 (en) 2018-11-21 2021-11-30 Micron Technology, Inc. Apparatuses and methods for a multi-bit duty cycle monitor
US10715127B2 (en) * 2018-11-21 2020-07-14 Micron Technology, Inc. Apparatuses and methods for using look-ahead duty cycle correction to determine duty cycle adjustment values while a semiconductor device remains in operation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847589A (en) * 1996-02-22 1998-12-08 Honda Giken Kogyo Kabushiki Kaisha Pulse signal generating device
US20080036509A1 (en) * 2006-08-10 2008-02-14 Samsung Electronics Company, Ltd. Methods of Reducing Skew Between Multiphase Signals and Related Phase Correction Circuits
US20100105448A1 (en) * 2008-10-28 2010-04-29 Skyworks Solutions, Inc. Power amplifier saturation detection
US20100109729A1 (en) * 2008-11-04 2010-05-06 Dong-Suk Shin Duty detecting circuit and duty cycle corrector including the same
CN101789773A (zh) * 2010-01-20 2010-07-28 无锡圆芯微电子有限公司 占空比偏移检测和补偿电路
CN104518760A (zh) * 2013-10-03 2015-04-15 三星显示有限公司 用于占空比校正中的偏移消除的装置和方法
US20150097605A1 (en) * 2013-10-08 2015-04-09 SK Hynix Inc. Duty correction circuit and method
US20150295564A1 (en) * 2014-04-09 2015-10-15 United Memories, Inc. Dual-complementary integrating duty cycle detector with dead band noise rejection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230029968A1 (en) * 2021-08-02 2023-02-02 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same
US11869574B2 (en) * 2021-08-02 2024-01-09 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same

Also Published As

Publication number Publication date
WO2020106819A1 (en) 2020-05-28
KR20210079390A (ko) 2021-06-29
KR102625427B1 (ko) 2024-01-17
US11189334B2 (en) 2021-11-30
US20220148640A1 (en) 2022-05-12
US20200160902A1 (en) 2020-05-21
EP3884488A4 (en) 2022-10-05
EP3884488A1 (en) 2021-09-29
US11894044B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
US11894044B2 (en) Apparatuses and methods for a multi-bit duty cycle monitor
CN113168857B (zh) 用于半导体装置的占空比调节的设备和方法
US11200931B2 (en) Apparatuses and methods for setting a duty cycle adjuster for improving clock duty cycle
CN118116426A (zh) 用于设置用于改进时钟工作循环的工作循环调整器的设备及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination