CN112992223B - 一种存内计算单元、阵列及装置 - Google Patents

一种存内计算单元、阵列及装置 Download PDF

Info

Publication number
CN112992223B
CN112992223B CN202110548637.4A CN202110548637A CN112992223B CN 112992223 B CN112992223 B CN 112992223B CN 202110548637 A CN202110548637 A CN 202110548637A CN 112992223 B CN112992223 B CN 112992223B
Authority
CN
China
Prior art keywords
transistor
tube
gate
memory computing
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110548637.4A
Other languages
English (en)
Other versions
CN112992223A (zh
Inventor
乔树山
史万武
尚德龙
周玉梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Nanjing Intelligent Technology Research Institute
Original Assignee
Nanjing Institute Of Intelligent Technology Institute Of Microelectronics Chinese Academy Of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Institute Of Intelligent Technology Institute Of Microelectronics Chinese Academy Of Sciences filed Critical Nanjing Institute Of Intelligent Technology Institute Of Microelectronics Chinese Academy Of Sciences
Priority to CN202110548637.4A priority Critical patent/CN112992223B/zh
Publication of CN112992223A publication Critical patent/CN112992223A/zh
Application granted granted Critical
Publication of CN112992223B publication Critical patent/CN112992223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Abstract

本发明涉及一种存内计算单元、阵列及装置，存内计算单元包括静态随机存取存储器和计算电路，管T8和管T9构成传输门，管T7的栅极、管T7的源极和反相器的输入共点连接并用于连接输入信号，反相器的输出连接管T10的栅极，管T10的源极接地，管T7的漏极和管T10的漏极均连接传输门的输入，管T8的栅极连接静态随机存取存储器的权重存储点Q，管T9的栅极连接静态随机存取存储器的权重存储点QB，传输门的输出与耦合电容的第一端连接，耦合电容的第二端用于输出计算电路的输出信号；权重存储点QB和权重存储点Q用于存储权重值，计算电路用于输入信号与权重值的乘累加计算。本发明提高了运算效率。

Description

一种存内计算单元、阵列及装置
技术领域
本发明涉及存内计算技术领域，特别是涉及一种存内计算单元、阵列及装置。
背景技术
深度神经网络（DNNs）和卷积神经网络（CNNs）在大规模识别任务中的精度得到了前所未有的提高。为了解决算法复杂度和内存访问限制的问题，在最近的算法中，权重和神经元激活被二进制化为+1或者−1，使得权重和输入激活之间的乘法成为XNOR运算，XNOR运算的累积成为这些XNOR结果的比特数。
传统单bit输入乘单bit权重的计算方式效率较低，计算吞吐量没有相对优势；在计算过程中，传统计算方式会存在输入与为0权重相乘的无效计算。
发明内容
本发明的目的是提供一种存内计算单元、阵列及装置，提高了计算效率。
为实现上述目的，本发明提供了如下方案：
一种存内计算单元，包括静态随机存取存储器和计算电路，所述计算电路包括管T7、管T8、管T9、管T10、反相器和耦合电容；
所述管T8和所述管T9构成传输门，所述管T7的栅极和源极相连形成二极管，管T7的栅极和所述反相器的输入共点连接并用于连接输入信号，所述反相器的输出连接所述管T10的栅极，所述管T10的源极接地，所述管T7的漏极和所述管T10的漏极均连接所述传输门的输入，所述管T8的栅极连接所述静态随机存取存储器的权重存储点Q，所述管T9的栅极连接所述静态随机存取存储器的权重存储点QB，所述传输门的输出与所述耦合电容的第一端连接，所述耦合电容的第二端用于输出所述计算电路的输出信号；
权重存储点QB和权重存储点Q用于存储权重值，所述计算电路用于所述输入信号与权重值的乘累加计算。
可选地，所述管T7、所述管T8和管T10为NMOS管，所述管T9为PMOS管。
可选地，所述静态随机存取存储器为6T静态随机存取存储器，所述6T静态随机存取存储器包括管T1、管T2、管T3、管T4、管T5、管T6、位线、位线反和字线；
所述管T1的源极和所述管T2的源极均连接电源VDD，所述管T1的栅极分别与所述管T2的漏极、所述管T3的栅极、所述管T4的漏极、所述管T6的源极、所述管T10的栅极和所述管T8的栅极连接，所述管T2的栅极分别与所述管T1的漏极、所述管T3的漏极、所述管T4的栅极、所述管T5的源极、所述管T9的栅极和所述管T7的栅极连接，所述管T3的源极和所述管T4的源极均与公共端VSS连接，所述管T5的栅极和所述管T6的栅极均与所述字线连接，所述管T5的漏极与所述位线连接，所述管T6的漏极与所述位线反连接，所述管T5的源极为权重存储点Q，所述管T6的源极为权重存储点QB，差分的权重值分别存储于所述权重存储点Q和权重存储点QB。
可选地，所述管T1和所述管T2为PMOS管。
可选地，所述管T3、所述管T4、所述管T5和所述管T6为NMOS管。
本发明还公开了一种存内计算阵列，所述存内计算阵列包括上述的存内计算单元；多个所述存内计算单元呈矩阵式排列；
各列所述存内计算单元的位线共线连接；各列所述存内计算单元的位线反共线连接；所述耦合电容的第二端与所述读位线连接，各列所述存内计算单元的读位线共线连接；
各行所述存内计算单元的字线共线连接，各行所述存内计算单元的输入共线连接。
本发明还公开了一种存内计算装置，所述存内计算装置包括上述的存内计算阵列、输入译码驱动模块、预充及读写位线控制模块、字线地址译码模块和模数转换器阵列模块；
所述输入译码驱动模块用于为所述存内计算阵列提供输入信号，所述预充及读写位线控制模块用于为对控制位线和位线反进行控制，所述字线地址译码模块用于提供字线，所述模数转换器阵列模块包括多个模数转换器，模数转换器与所述存内计算阵列中各列的读位线一一对应连接，各所述模数转换器用于将读位线的乘累加结果转换为数字信号后输出
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明公开了一种存内计算单元，通过权重存储点QB和权重存储点Q控制传输门，只有当权重为1时计算单元的电路导通进行充放电操作，而在权重为0时电路不导通，从而节约了运算律，减低了功耗同时提高了运算效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种存内计算单元结构示意图；
图2为本发明一种存内计算单元详细结构示意图；
图3为本发明一种存内计算装置结构示意图；
图4为本发明一种存内计算单元充电状态示意图；
图5为本发明一种存内计算单元放电状态示意图；
图6为本发明一种存内计算单元保持状态示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种存内计算单元、阵列及装置，提高了计算效率。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明一种存内计算单元结构示意图，图2为本发明一种存内计算单元详细结构示意图，如图1和图2所示，一种存内计算单元包括静态随机存取存储器和计算电路，所述计算电路包括管T7、管T8、管T9、管T10、反相器和耦合电容。
所述管T8和所述管T9构成传输门，所述管T7的栅极和源极相连形成二极管，管T7的栅极和所述反相器的输入共点连接并用于连接输入信号，所述反相器的输出连接所述管T10的栅极，所述管T10的源极接地，所述管T7的漏极和所述管T10的漏极均连接所述传输门的输入，所述管T8的栅极连接所述静态随机存取存储器的权重存储点Q，所述管T9的栅极连接所述静态随机存取存储器的权重存储点QB，所述传输门的输出与所述耦合电容的第一端连接，所述耦合电容的第二端用于输出所述计算电路的输出信号。
权重存储点QB和权重存储点Q用于存储权重值，所述计算电路用于所述输入信号与权重值的乘累加计算。
所述管T7、所述管T8和管T10为NMOS管，所述管T9为PMOS管。
本发明还公开了一种存内计算阵列，所述存内计算阵列包括上述的存内计算单元；多个所述存内计算单元呈矩阵式排列。存内计算阵列如图3中④部分所示。
各列所述存内计算单元的位线共线连接；各列所述存内计算单元的位线反共线连接；所述耦合电容的第二端与所述读位线连接，各列所述存内计算单元的读位线共线连接。
各行所述存内计算单元的字线共线连接，各行所述存内计算单元的输入共线连接。
图3为本发明一种存内计算装置结构示意图，如图3所示，一种存内计算装置包括上述的存内计算阵列(图3中的①部分)、输入译码驱动模块（图3中的②部分）、预充及读写位线控制模块(图3中的④部分)、字线地址译码模块(图3中的③部分)和模数转换器阵列模块(图3中的⑤部分)。存内计算阵列为256行64列的存内计算阵列；输入包括输入[0]，输入[1]，...，输入[255]；字线包括字线[0]，字线[1]，...，字线[255]；读位线（RBL）包括读位线[0]，读位线[1]，...，读位线[63]；读位线对应的输出包括输出[0]，输出[1]，...，输出[63]；位线包括位线[0]，位线[1]，...，位线[63]；位线反包括位线反[0]，位线反[1]，...，位线反[63]。图3中的④部分虚线框内为单个存内计算单元。
所述输入译码驱动模块用于为所述存内计算阵列提供输入信号，所述预充及读写位线控制模块用于为对控制位线和位线反进行控制，所述字线地址译码模块用于对字线进行控制，所述模数转换器阵列模块包括多个模数转换器，模数转换器与所述存内计算阵列中各列的读位线一一对应连接，各所述模数转换器用于将读位线的乘累加结果转换为数字信号后输出。
所述静态随机存取存储器为6T静态随机存取存储器，所述6T静态随机存取存储器包括管T1、管T2、管T3、管T4、管T5、管T6、位线、位线反和字线。
所述管T1的源极和所述管T2的源极均连接电源VDD，所述管T1的栅极分别与所述管T2的漏极、所述管T3的栅极、所述管T4的漏极、所述管T6的源极、所述管T10的栅极和所述管T8的栅极连接，所述管T2的栅极分别与所述管T1的漏极、所述管T3的漏极、所述管T4的栅极、所述管T5的源极、所述管T9的栅极和所述管T7的栅极连接，所述管T3的源极和所述管T4的源极均与公共端VSS连接，所述管T5的栅极和所述管T6的栅极均与所述字线连接，所述管T5的漏极与所述位线连接，所述管T6的漏极与所述位线反连接，所述管T5的源极为权重存储点Q，所述管T6的源极为权重存储点QB，差分的权重值分别存储于所述权重存储点Q和权重存储点QB。
所述管T1和所述管T2为PMOS管。
所述管T3、所述管T4、所述管T5和所述管T6为NMOS管。
其中管T1—管T6构成的SRAM（Static Random-Access Memory，静态随机存取存储器）存储单元用于存储权重值。其中差分的权重值分别存储于Q点和QB点。字线连接至管T5和管T6的栅极控制传输管T5和管T6的通断，位线分别连接管T5和管T6的源极、漏极，将通过“预充&&读/写控制”模块将当前列的位线预充到1V，则位线反为0，通过“字线地址译码”模块将当前行字线置为高电平后，管T5和管T6管导通，则位线将与Q点导通，Q点充为高电平，且经过管T2和管T4组成的反相器后，QB点值成为低电平，同时由于位线反为低电平，也加速了QB点的放电速度。这个过程完成了Q点高点平，QB点低电平的权重写入。
在6T单元下面部分的管T7、管T8、管T9、管T10以及耦合电容C构成计算电路。其中管T7栅源相接作为单向导通的二极管使用，管T8和管T9构成传输门，管T10栅极连接输入信号的反信号，源极接地用于放电，耦合电容C用于充电。基本计算原理如表1所示：
表1 计算原理操作表
Figure DEST_PATH_IMAGE002
如表1所示，具体电路的工作过程分为充电、放电以及保持三个状态，在计算选中的当前列时，读位线通过预充&&读/写控制模块（预充及读写控制模块）预充至0.5V。
充电部分原理如图4所示，当输入译码驱动模块选中的当前行输入为高电平（即1V时），且权重为+1时(表现为Q=1，QB=0，即传输门导通)，完成1×1=+1，在电路中体现为输入端由二极管T7通过传输门（由管T8和管T9组成）向耦合电容C充电，则耦合电容C两端电压会随输入端的充电而升高，表现结果即为电压在读位线上积累。
放电部分原理如图5所示，当“输入译码驱动”模块选中的当前行输入为低电平（即0V时），且权重为+1时(表现为Q=1，QB=0，即传输门导通)，完成0×1=0，在电路中体现为输入端的反信号为高，导通管T10，在读位线预充的0.5V电压将通过导通的传输管经由管T10向地放电，具体表现为读位线上电压的下降。（注：管T7的连接方式表现为单向二极管，故放电电流不会通过管T7干扰输入）。
保持部分原理如图6所示，当权重为0时(表现为Q=0，QB=1，即传输门不导通)，NMOS管T8和PMOS管T9完全处于截止状态，输入无论为0或是1均无法向耦合电容C进行充放电，读位线上电压处于保持状态，这种保持状态简化了无效的乘累加计算，因为任何输入与为0权重相乘均为0。
通过计算电路，在读位线上进行电压的积累后，将读位线连接至模数转换器阵列模块（模数转换模块）进行模拟电压转数字信号的量化。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (6)

1.一种存内计算单元，其特征在于，包括静态随机存取存储器和计算电路，所述计算电路包括管T7、管T8、管T9、管T10、反相器和耦合电容；
所述静态随机存取存储器为6T静态随机存取存储器，所述6T静态随机存取存储器包括管T1、管T2、管T3、管T4、管T5、管T6、位线、位线反和字线；
所述管T1的源极和所述管T2的源极均连接电源VDD，所述管T1的栅极分别与所述管T2的漏极、所述管T3的栅极、所述管T4的漏极、所述管T6的源极、所述管T10的栅极和所述管T8的栅极连接，所述管T2的栅极分别与所述管T1的漏极、所述管T3的漏极、所述管T4的栅极、所述管T5的源极、所述管T9的栅极和所述管T7的栅极连接，所述管T3的源极和所述管T4的源极均与公共端VSS连接，所述管T5的栅极和所述管T6的栅极均与所述字线连接，所述管T5的漏极与所述位线连接，所述管T6的漏极与所述位线反连接，所述管T5的源极为权重存储点Q，所述管T6的源极为权重存储点QB，差分的权重值分别存储于所述权重存储点Q和权重存储点QB；
所述管T8和所述管T9构成传输门，所述管T7的栅极和源极相连形成二极管，管T7的栅极和所述反相器的输入共点连接并用于连接输入信号，所述反相器的输出连接所述管T10的栅极，所述管T10的源极接地，所述管T7的漏极和所述管T10的漏极均连接所述传输门的输入，所述管T8的栅极连接所述静态随机存取存储器的权重存储点Q，所述管T9的栅极连接所述静态随机存取存储器的权重存储点QB，所述传输门的输出与所述耦合电容的第一端连接，所述耦合电容的第二端用于输出所述计算电路的输出信号；
权重存储点QB和权重存储点Q用于存储权重值，所述计算电路用于所述输入信号与权重值的乘累加计算。
2.根据权利要求1所述的存内计算单元，其特征在于，所述管T7、所述管T8和管T10为NMOS管，所述管T9为PMOS管。
3.根据权利要求1所述的存内计算单元，其特征在于，所述管T1和所述管T2为PMOS管。
4.根据权利要求1所述的存内计算单元，其特征在于，所述管T3、所述管T4、所述管T5和所述管T6为NMOS管。
5.一种存内计算阵列，其特征在于，所述存内计算阵列包括权利要求1-4任意一项所述的存内计算单元；多个所述存内计算单元呈矩阵式排列；
各列所述存内计算单元的位线共线连接；各列所述存内计算单元的位线反共线连接；所述耦合电容的第二端与读位线连接，各列所述存内计算单元的读位线共线连接；
各行所述存内计算单元的字线共线连接，各行所述存内计算单元的输入共线连接。
6.一种存内计算装置，其特征在于，所述存内计算装置包括权利要求5所述的存内计算阵列、输入译码驱动模块、预充及读写位线控制模块、字线地址译码模块和模数转换器阵列模块；
所述输入译码驱动模块用于为所述存内计算阵列提供输入信号，所述预充及读写位线控制模块用于为对控制位线和位线反进行控制，所述字线地址译码模块用于提供字线，所述模数转换器阵列模块包括多个模数转换器，模数转换器与所述存内计算阵列中各列的读位线一一对应连接，各所述模数转换器用于将读位线的乘累加结果转换为数字信号后输出。
CN202110548637.4A 2021-05-20 2021-05-20 一种存内计算单元、阵列及装置 Active CN112992223B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110548637.4A CN112992223B (zh) 2021-05-20 2021-05-20 一种存内计算单元、阵列及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110548637.4A CN112992223B (zh) 2021-05-20 2021-05-20 一种存内计算单元、阵列及装置

Publications (2)

Publication Number Publication Date
CN112992223A CN112992223A (zh) 2021-06-18
CN112992223B true CN112992223B (zh) 2021-09-14

Family

ID=76337038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110548637.4A Active CN112992223B (zh) 2021-05-20 2021-05-20 一种存内计算单元、阵列及装置

Country Status (1)

Country Link
CN (1) CN112992223B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113258910B (zh) * 2021-06-25 2021-10-19 中科院微电子研究所南京智能技术研究院 基于脉宽调制的计算装置
CN113936717B (zh) * 2021-12-16 2022-05-27 中科南京智能技术研究院 一种复用权重的存算一体电路
CN114327368B (zh) * 2022-03-09 2022-06-17 中科南京智能技术研究院 一种xnor运算的存算电路
CN114676834B (zh) * 2022-05-26 2022-08-02 中科南京智能技术研究院 一种用于存内计算阵列的位线电压钳制电路
CN114783482B (zh) * 2022-06-20 2022-09-16 中科南京智能技术研究院 一种存内计算装置
CN115083473B (zh) * 2022-07-25 2022-11-29 中科南京智能技术研究院 一种三值化存内计算单元
CN115691613B (zh) * 2022-12-30 2023-04-28 北京大学 一种基于忆阻器的电荷型存内计算实现方法及其单元结构
CN117636945B (zh) * 2024-01-26 2024-04-09 安徽大学 5bit带符号位的同或与同或累加运算电路、CIM电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058839A (zh) * 2019-03-21 2019-07-26 安徽大学 一种基于静态随机存储器内存内减法的电路结构
CN110277121A (zh) * 2019-06-26 2019-09-24 电子科技大学 基于衬底偏置效应的多位存算一体sram及实现方法
CN112151092A (zh) * 2020-11-26 2020-12-29 中科院微电子研究所南京智能技术研究院 一种基于4管存储的存储单元、存储阵列及存内计算装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11500960B2 (en) * 2019-10-29 2022-11-15 Qualcomm Incorporated Memory cell for dot product operation in compute-in-memory chip
US11776608B2 (en) * 2019-11-04 2023-10-03 Qualcomm Incorporated Static random-access memory (SRAM) compute in-memory integration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058839A (zh) * 2019-03-21 2019-07-26 安徽大学 一种基于静态随机存储器内存内减法的电路结构
CN110277121A (zh) * 2019-06-26 2019-09-24 电子科技大学 基于衬底偏置效应的多位存算一体sram及实现方法
CN112151092A (zh) * 2020-11-26 2020-12-29 中科院微电子研究所南京智能技术研究院 一种基于4管存储的存储单元、存储阵列及存内计算装置

Also Published As

Publication number Publication date
CN112992223A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
CN112992223B (zh) 一种存内计算单元、阵列及装置
CN112133348B (zh) 一种基于6t单元的存储单元、存储阵列和存内计算装置
CN112151091B (zh) 一种8t sram单元及存内计算装置
CN112558919B (zh) 一种存内计算位单元及存内计算装置
US11322195B2 (en) Compute in memory system
CN109979503B (zh) 一种在内存中实现汉明距离计算的静态随机存储器电路结构
CN113255904B (zh) 电压裕度增强型电容耦合存算一体单元、子阵列及装置
CN112151092B (zh) 一种基于4管存储的存储单元、存储阵列及存内计算装置
CN111816232B (zh) 一种基于4管存储结构的存内计算阵列装置
CN112036562B (zh) 一种应用于存内计算的位单元及存算阵列装置
CN113035251B (zh) 一种数字存内计算阵列装置
CN112185447B (zh) 一种8管双分裂控制存储单元、存储阵列及存内计算装置
CN112884140B (zh) 一种多位存内计算单元、阵列及装置
CN113257306B (zh) 一种基于静态随机存取存储器的存算一体阵列及加速装置
CN111816231A (zh) 一种双-6t sram结构的存内计算装置
CN112992232B (zh) 一种多位正负单比特存内计算单元、阵列及装置
CN110176264B (zh) 一种基于内存内计算的高低位合并电路结构
CN114300012B (zh) 一种解耦合sram存内计算装置
CN114627930A (zh) 一种单比特差分sram存算一体阵列及装置
CN112233712B (zh) 一种6t sram存算装置、存算系统及存算方法
CN114038492A (zh) 一种多相采样存内计算电路
CN114895869B (zh) 一种带符号的多比特存内计算装置
CN112558922A (zh) 一种基于分离字线的四管存内计算装置
CN114944180B (zh) 一种基于复制列的可配权重脉冲发生装置
CN114882921B (zh) 一种多比特计算装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 5 / F, building 1, Qilin artificial intelligence Industrial Park, 266 Chuangyan Road, Jiangning District, Nanjing City, Jiangsu Province

Patentee after: Zhongke Nanjing Intelligent Technology Research Institute

Address before: 5 / F, building 1, Qilin artificial intelligence Industrial Park, 266 Chuangyan Road, Jiangning District, Nanjing City, Jiangsu Province

Patentee before: Nanjing Institute of intelligent technology, Institute of microelectronics, Chinese Academy of Sciences

CP01 Change in the name or title of a patent holder