CN112885830A - 堆叠神经元器件结构及其制作方法 - Google Patents

堆叠神经元器件结构及其制作方法 Download PDF

Info

Publication number
CN112885830A
CN112885830A CN201911204781.5A CN201911204781A CN112885830A CN 112885830 A CN112885830 A CN 112885830A CN 201911204781 A CN201911204781 A CN 201911204781A CN 112885830 A CN112885830 A CN 112885830A
Authority
CN
China
Prior art keywords
semiconductor channel
stacked
array
modulation
neuron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911204781.5A
Other languages
English (en)
Other versions
CN112885830B (zh
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN201911204781.5A priority Critical patent/CN112885830B/zh
Priority to TW109124532A priority patent/TWI719921B/zh
Priority to US17/091,356 priority patent/US20210167075A1/en
Publication of CN112885830A publication Critical patent/CN112885830A/zh
Application granted granted Critical
Publication of CN112885830B publication Critical patent/CN112885830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Neurology (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种堆叠神经元器件结构及其制作方法，结构包括：衬底，衬底中具有外围电路；阻挡层；神经元晶体管阵列，包括阵列排布的多个神经元晶体管；其中，神经元晶体管包括半导体沟道、调制叠层及栅阵列，半导体沟道两端分别与外围电路连接，通过外围电路控制相应的神经元晶体管的选通或关闭，调制叠层位于半导体沟道上，其包括依次层叠的第一介电层、权重浮栅层和第二介电层，栅阵列位于调制叠层上，用于调制权重浮栅的电位，实现权重浮栅的电位加权。本发明实现了一种在平面上阵列排布，在纵向上垂直堆叠的无结型神经元器件结构及制作方法，各神经元晶体管的选通与关闭通过衬底中的外围电路控制，大大提高了神经元器件的集成度。

Description

堆叠神经元器件结构及其制作方法
技术领域
本发明属于半导体设计及制造领域，特别是涉及一种堆叠神经元器件结构及其制作方法。
背景技术
随着集成电路的发展及其集成度的提高，传统的基于单一晶体管功能的硅集成电路，出现了很多困难的、急待解决的问题，而神经元MOS晶体管(Neuron MOSFET，简写为neuMOS或vMOS)作为一种具有强大功能的单元晶体管，为解决集成电路中晶体管数目及互连线增多带来的问题提供了一种有效的途径。
神经元器件在功能上相当于构成人类大脑、眼睛等部位利用电路实现信息传导的神经细胞(神经元)。具体地说，一个神经元器件可以分别对多个输入信号进行加权，并且当加权信号的相加结果达到阈值时，输出一个预定的信号。这种神经元器件加权输入信号的方式是通过其中的神经元晶体管来实现的，神经元晶体管具有多个输入电极的栅极结构，当多输入栅极的输入电压之和达到一个预定值时，源极和漏极之间才会导通。神经元器件的加权方式相当于神经细胞突触，可以是由一个电阻和一个场效应晶体管组成，而神经元晶体管就相当于这个神经细胞的细胞体。神经元晶体管在栅上的求和过程可以利用电容耦合效应的电压模式，除电容充放电电流外，没有其它电流，因此基本上没有功耗。
2010年以来，由于大数据产业的发展，数据量呈现爆炸性增长态势，而传统的计算架构又无法支撑深度学习的大规模并行计算需求，于是研究界对AI芯片进行了新一轮的技术研发与应用研究。AI芯片是人工智能时代的技术核心之一，决定了平台的基础架构和发展生态。
类脑芯片不采用经典的冯·诺依曼架构，而是基于神经形态架构设计，以IBMTruenorth为代表。IBM研究人员将存储单元作为突触、计算单元作为神经元、传输单元作为轴突搭建了神经芯片的原型。目前，Truenorth用三星28nm功耗工艺技术，由54亿个晶体管组成的芯片构成的片上网络有4096个神经突触核心，实时作业功耗仅为70mW。由于神经突触要求权重可变且要有记忆功能，IBM采用与CMOS工艺兼容的相变非挥发存储器(PCM)的技术实验性的实现了新型突触，加快了商业化进程。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种堆叠神经元器件结构及其制作方法，以实现一种多层堆叠高集成密度的神经元器件结构，且该结构的神经元晶体管采用无结结构，可大大增强器件的可靠性，降低工艺难度。
为实现上述目的及其他相关目的，本发明提供一种堆叠神经元器件结构，所述神经元器件结构包括：衬底，所述衬底中具有外围电路；阻挡层，位于所述衬底上；神经元晶体管阵列，位于所述阻挡层上，包括阵列排布的多个神经元晶体管；其中，所述神经元晶体管包括半导体沟道、调制叠层及栅阵列，所述半导体沟道两端分别与所述外围电路连接，通过所述外围电路控制相应的神经元晶体管的选通或关闭，所述调制叠层位于所述半导体沟道上，其包括依次层叠的第一介电层、权重浮栅层和第二介电层，所述栅阵列位于所述调制叠层上，用于调制所述权重浮栅的电位，实现权重浮栅的电位加权。
可选地，还包括多个交替堆叠的阻挡层及神经元晶体管阵列，且所述神经元晶体管阵列中各所述神经元晶体管均与所述外围电路连接，通过所述外围电路控制相应的神经元晶体管的选通或关闭。
可选地，所述神经元晶体管阵列中，多个所述神经元晶体管平行排布，所述栅阵列包括多根栅线，每根栅线同时与多个所述神经元晶体管的半导体沟道交叉。
可选地，所述半导体沟道的两端部显露于所述调制叠层两侧，该两端部通过导电通孔与所述外围电路连接。
可选地，所述半导体沟道及所述调制叠层的两侧具有侧墙结构。
可选地，所述半导体沟道的两端定义为源区及漏区，所述半导体沟道、源区及漏区的导电类型均为N型，或所述半导体沟道、源区及漏区的导电类型均为P型。
可选地，所述半导体沟道的材料包括多晶硅，所述权重浮栅层的材料包括多晶硅，所述第一介电层的材料包括二氧化硅，所述第二介电层的材料包括高k介质。
可选地，所述栅阵列的材料包括铜。
可选地，所述栅阵列的栅线之间通过超低k介质隔离。
本发明还提供一种堆叠神经元器件结构的制作方法，所述制作方法包括以下步骤：1)提供一衬底，所述衬底中具有外围电路；2)于所述衬底上形成阻挡层；3)于所述阻挡层上依次形成半导体层及调制叠层，并刻蚀以形成多个半导体沟道及位于所述半导体沟道上的调制叠层，所述调制叠层包括依次层叠的第一介电层、权重浮栅层和第二介电层；4)刻蚀所述调制叠层以显露所述半导体沟道的两端；5)沉积间隔层，并在所述间隔层中形成栅窗口阵列以及半导体沟道两端的接触窗口；6)于所述栅窗口阵列中形成栅阵列，于所述接触窗口中形成连接金属，所述栅阵列用于调制所述权重浮栅的电位，实现权重浮栅的电位加权，所述连接金属通过导电通孔与所述外围电路连接，通过所述外围电路控制相应的半导体沟道的选通或关闭；7)重复进行步骤2)～步骤6)，形成多层堆叠的神经元器件结构。
可选地，步骤3)中，多个所述半导体沟道及位于所述半导体沟道上的调制叠层平行排布，步骤6)中，所述栅阵列包括多根栅线，每根栅线同时与多个所述半导体沟道交叉。
可选地，步骤4)与步骤5)之间还包括步骤：于所述半导体沟道及所述调制叠层的两侧形成侧墙结构。
可选地，所述半导体沟道的两端定义为源区及漏区，所述半导体沟道、源区及漏区的导电类型均为N型，或所述半导体沟道、源区及漏区的导电类型均为P型。
可选地，所述半导体沟道的材料包括多晶硅，所述权重浮栅层的材料包括多晶硅，所述第一介电层的材料包括二氧化硅，所述第二介电层的材料包括高k介质。
可选地，所述间隔层包括超低k介质，所述栅阵列的材料包括铜。
如上所述，本发明的堆叠神经元器件结构及其制作方法，具有以下有益效果：
本发明实现了一种在平面上阵列排布，在纵向上垂直堆叠的神经元器件结构及其制作方法，神经元器件结构中的各神经元晶体管的选通与关闭通过衬底中的外围电路控制，大大提高了神经元器件的集成度。
本发明采用的神经元晶体管的采用无结晶体管结构，一方面可以免除源区及漏区的注入步骤，大大降低工艺难度，另一方面载流子可以避开了不完整的栅氧化层与半导体沟道界面，沟道内的多数载流子半导体沟道内而非表面移动，载流子受到界面散射影响有限，提高了载流子迁移率，降低了误差并提高了器件的响应速度。
附图说明
图1～图8显示为本发明实施例的堆叠神经元器件结构的制作方法各步骤所呈现的结构示意图。
元件标号说明
101 衬底
102 外围电路
103 绝缘结构
104 导电结构
201 阻挡层
202 半导体沟道
203 第一介电层
204 权重浮栅层
205 第二介电层
206 侧墙结构
207 超低k介质
208 栅窗口阵列
209 接触窗口
210 栅阵列
211 连接金属
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图8所示，本实施例提供一种堆叠神经元器件结构的制作方法，所述制作方法包括以下步骤：
如图1所示，首先进行步骤1)，提供一衬底101，所述衬底101中具有外围电路102。
所述衬底101材料选自单晶硅、多晶硅或非晶硅；所述衬底101也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底101还可以选自具有外延层或外延层上硅结构；所述衬底101还可以是其他半导体材料，本发明对此不作任何限定。本实施例中所述衬底101材料为硅。所述衬底101中具有外围电路102，所述外围电路102例如包括多个外围器件，如NMOS、PMOS、CMOS、二极管、三极管、电容等，由以上外围器件组成相应功能的电路结构，如SRAM、PLL、CPU、FPGA等，以实现对堆叠神经元器件结构的控制。
如图1所示，所述衬底101上还形成有绝缘结构103以及在绝缘结构103中的导电结构104，用以实现所述外围电路102的引出。
如图1所示，然后进行步骤2)，于所述衬底101上形成阻挡层201。
所述阻挡层201一方面用于隔离半导体沟道202与其下方的导电结构104，另一方面可以防止后续形成的互连金属，如铜等的扩散，提高器件的稳定性。在本实施例中，所述阻挡层201可以但不限于为氮掺杂的碳氧化物层(NDC)等。
如图2～图3b所示，然后进行步骤3)，于所述阻挡层201上依次形成半导体层及调制叠层，并刻蚀以形成多个半导体沟道202及位于所述半导体沟道202上的调制叠层，所述调制叠层包括依次层叠的第一介电层203、权重浮栅层204和第二介电层205。
例如，可以采用如化学气相沉积工艺(CVD)、原子层沉积工艺(ALD)等于所述阻挡层201上依次形成半导体层及调制叠层，所述半导体层的材料包括多晶硅，所述权重浮栅层204的材料包括多晶硅，所述第一介电层203的材料包括二氧化硅，所述第二介电层205的材料包括高k介质，所述高k介质可以为氧化铝等。
接着，采用光刻工艺及干法刻蚀工艺刻蚀以形成多个半导体沟道202及位于所述半导体沟道202上的调制叠层，多个所述半导体沟道202及位于所述半导体沟道202上的调制叠层平行排布。
如图2～图3b所示，接着进行步骤4)，刻蚀所述调制叠层以显露所述半导体沟道202的两端。
例如，可以采用光刻工艺及干法刻蚀工艺刻蚀所述调制叠层以显露所述半导体沟道202的两端。在本实施例中，所述半导体沟道202的两端定义为源区及漏区，所述半导体沟道202、源区及漏区的导电类型均为N型，或所述半导体沟道202、源区及漏区的导电类型均为P型，形成无结型半导体沟道202。
然后，如图4a及图4b所示，于所述半导体沟道202及所述调制叠层的两侧形成侧墙结构206，所述侧墙结构206可以防止后续的金属与权重浮栅层204或与所述半导体沟道202之间的接触。
如图5～图6所示，接着进行步骤5)，沉积间隔层，并在所述间隔层中形成栅窗口阵列208以及半导体沟道202两端的接触窗口209，该刻蚀可以同时去除部分的所述阻挡层201，显露所述衬底101上的所述导电结构104，用于后续的半导体沟道202与外围电路102之间的互连。
所述间隔层包括超低k介质207，所述超低k介质207的介电常数小于2.5，所述间隔层采用超低k介质207，可以有效降低后续栅阵列210中，各栅线之间的电容值，降低各栅线之间的相互影响，提高器件的精度。
如图7a～图7b所示，接着进行步骤6)，于所述栅窗口阵列208中形成栅阵列210，于所述接触窗口209中形成连接金属211，所述栅阵列210用于调制所述权重浮栅的电位，实现权重浮栅的电位加权，所述连接金属211通过导电通孔与所述外围电路102连接，通过所述外围电路102控制相应的半导体沟道202的选通或关闭。
在本实施例中，所述栅阵列210的材料包括铜。具体地，首先在所述栅窗口阵列208中形成Ta/TaN层，作为铜扩散阻隔层，然后，于所述Ta/TaN层表面形成铜种子层，接着，采用电化学镀膜方法于所述栅窗口阵列208中填充铜，最后通过化学机械抛光法去除表面多余的铜，形成栅阵列210。
具体地，如图7b所示，所述栅阵列210包括多根栅线，每根栅线同时与多个所述半导体沟道202交叉，该栅阵列210结构仅需一次填充便可完成多个半导体沟道202上的栅极的制作，可以有效提高工艺效率，降低工艺难度。
如图8所示，最后进行步骤7)，重复进行步骤2)～步骤6)，形成多层堆叠的神经元器件结构。本发明实现了一种在平面上阵列排布，在纵向上垂直堆叠的神经元器件结构及其制作方法，神经元器件结构中的各神经元晶体管的选通与关闭通过衬底101中的外围电路102控制，大大提高了神经元器件的集成度。
如图7a、图7b及8所示，本实施例还提供一种堆叠神经元器件结构，所述神经元器件结构包括：衬底101、阻挡层201以及神经元晶体管阵列。
所述衬底101中具有外围电路102。所述衬底101材料选自单晶硅、多晶硅或非晶硅；所述衬底101也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底101还可以选自具有外延层或外延层上硅结构；所述衬底101还可以是其他半导体材料，本发明对此不作任何限定。本实施例中所述衬底101材料为硅。所述衬底101中具有外围电路102，所述外围电路102例如包括多个外围器件，如NMOS、PMOS、CMOS、二极管、三极管、电容等，由以上外围器件组成相应功能的电路结构，如SRAM、PLL、CPU、FPGA等，以实现对堆叠神经元器件结构的控制。
所述衬底101上还形成有绝缘结构103以及在绝缘结构103中的导电结构104，用以实现所述外围电路102的引出。
所述阻挡层201位于所述衬底101上。所述阻挡层201一方面用于隔离半导体沟道202与其下方的导电结构104，另一方面可以防止后续形成的互连金属，如铜等的扩散，提高器件的稳定性。在本实施例中，所述阻挡层201可以但不限于为氮掺杂的碳氧化物层(NDC)等。
所述神经元晶体管阵列位于所述阻挡层201上，包括阵列排布的多个神经元晶体管；其中，所述神经元晶体管包括半导体沟道202、调制叠层及栅阵列210，所述半导体沟道202两端分别与所述外围电路102连接，通过所述外围电路102控制相应的神经元晶体管的选通或关闭，所述调制叠层位于所述半导体沟道202上，其包括依次层叠的第一介电层203、权重浮栅层204和第二介电层205，所述栅阵列210位于所述调制叠层上，用于调制所述权重浮栅的电位，实现权重浮栅的电位加权。
所述神经元晶体管阵列中，多个所述神经元晶体管平行排布，所述栅阵列210包括多根栅线，每根栅线同时与多个所述神经元晶体管的半导体沟道202交叉。
所述半导体沟道202的两端定义为源区及漏区，所述半导体沟道202、源区及漏区的导电类型均为N型，或所述半导体沟道202、源区及漏区的导电类型均为P型。本发明采用的神经元晶体管的采用无结晶体管结构，一方面可以免除源区及漏区的注入步骤，大大降低工艺难度，另一方面载流子可以避开了不完整的栅氧化层与半导体沟道202界面，沟道内的多数载流子半导体沟道202内而非表面移动，载流子受到界面散射影响有限，提高了载流子迁移率，降低了误差并提高了器件的响应速度。
所述半导体沟道202的两端部显露于所述调制叠层两侧，该两端部通过导电通孔与所述外围电路102连接。所述半导体沟道202及所述调制叠层的两侧具有侧墙结构206。所述侧墙结构206可以防止金属与权重浮栅层204或与所述半导体沟道202之间的接触。
所述半导体沟道202的材料包括多晶硅，所述权重浮栅层204的材料包括多晶硅，所述第一介电层203的材料包括二氧化硅，所述第二介电层205的材料包括高k介质，如氧化铝等。
所述栅阵列210的材料包括铜。所述栅阵列210的栅线之间通过超低k介质207隔离。所述超低k介质207的介电常数小于2.5，所述间隔层采用超低k介质207，可以有效降低后续栅阵列210中，各栅线之间的电容值，降低各栅线之间的相互影响，提高器件的精度。
如图8所示，所述堆叠神经元器件结构还包括多个交替堆叠的阻挡层201及神经元晶体管阵列，且所述神经元晶体管阵列中各所述神经元晶体管均与所述外围电路102连接，通过所述外围电路102控制相应的神经元晶体管的选通或关闭。
如上所述，本发明的堆叠神经元器件结构及其制作方法，具有以下有益效果：
本发明实现了一种在平面上阵列排布，在纵向上垂直堆叠的神经元器件结构及其制作方法，神经元器件结构中的各神经元晶体管的选通与关闭通过衬底101中的外围电路102控制，大大提高了神经元器件的集成度。
本发明采用的神经元晶体管的采用无结晶体管结构，一方面可以免除源区及漏区的注入步骤，大大降低工艺难度，另一方面载流子可以避开了不完整的栅氧化层与半导体沟道202界面，沟道内的多数载流子半导体沟道202内而非表面移动，载流子受到界面散射影响有限，提高了载流子迁移率，降低了误差并提高了器件的响应速度。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种堆叠神经元器件结构，其特征在于，所述神经元器件结构包括：
衬底，所述衬底中具有外围电路；
阻挡层，位于所述衬底上；
神经元晶体管阵列，位于所述阻挡层上，包括阵列排布的多个神经元晶体管；其中，所述神经元晶体管包括半导体沟道、调制叠层及栅阵列，所述半导体沟道两端分别与所述外围电路连接，通过所述外围电路控制相应的神经元晶体管的选通或关闭，所述调制叠层位于所述半导体沟道上，其包括依次层叠的第一介电层、权重浮栅层和第二介电层，所述栅阵列位于所述调制叠层上，用于调制所述权重浮栅的电位，实现权重浮栅的电位加权。
2.根据权利要求1所述的堆叠神经元器件结构，其特征在于：还包括多个交替堆叠的阻挡层及神经元晶体管阵列，且所述神经元晶体管阵列中各所述神经元晶体管均与所述外围电路连接，通过所述外围电路控制相应的神经元晶体管的选通或关闭。
3.根据权利要求1所述的堆叠神经元器件结构，其特征在于：所述神经元晶体管阵列中，多个所述神经元晶体管平行排布，所述栅阵列包括多根栅线，每根栅线同时与多个所述神经元晶体管的半导体沟道交叉。
4.根据权利要求1所述的堆叠神经元器件结构，其特征在于：所述半导体沟道的两端部显露于所述调制叠层两侧，该两端部通过导电通孔与所述外围电路连接。
5.根据权利要求4所述的堆叠神经元器件结构，其特征在于：所述半导体沟道及所述调制叠层的两侧具有侧墙结构。
6.根据权利要求1所述的堆叠神经元器件结构，其特征在于：所述半导体沟道的两端定义为源区及漏区，所述半导体沟道、源区及漏区的导电类型均为N型，或所述半导体沟道、源区及漏区的导电类型均为P型。
7.根据权利要求1所述的堆叠神经元器件结构，其特征在于：所述半导体沟道的材料包括多晶硅，所述权重浮栅层的材料包括多晶硅，所述第一介电层的材料包括二氧化硅，所述第二介电层的材料包括高k介质。
8.根据权利要求1所述的堆叠神经元器件结构，其特征在于：所述栅阵列的材料包括铜。
9.根据权利要求1所述的堆叠神经元器件结构，其特征在于：所述栅阵列的栅线之间通过超低k介质隔离。
10.一种堆叠神经元器件结构的制作方法，其特征在于，包括步骤：
1)提供一衬底，所述衬底中具有外围电路；
2)于所述衬底上形成阻挡层；
3)于所述阻挡层上依次形成半导体层及调制叠层，并刻蚀以形成多个半导体沟道及位于所述半导体沟道上的调制叠层，所述调制叠层包括依次层叠的第一介电层、权重浮栅层和第二介电层；
4)刻蚀所述调制叠层以显露所述半导体沟道的两端；
5)沉积间隔层，并在所述间隔层中形成栅窗口阵列以及半导体沟道两端的接触窗口；
6)于所述栅窗口阵列中形成栅阵列，于所述接触窗口中形成连接金属，所述栅阵列用于调制所述权重浮栅的电位，实现权重浮栅的电位加权，所述连接金属通过导电通孔与所述外围电路连接，通过所述外围电路控制相应的半导体沟道的选通或关闭；
7)重复进行步骤2)～步骤6)，形成多层堆叠的神经元器件结构。
11.根据权利要求10所述的堆叠神经元器件结构的制作方法，其特征在于：步骤3)中，多个所述半导体沟道及位于所述半导体沟道上的调制叠层平行排布，步骤6)中，所述栅阵列包括多根栅线，每根栅线同时与多个所述半导体沟道交叉。
12.根据权利要求10所述的堆叠神经元器件结构的制作方法，其特征在于：步骤4)与步骤5)之间还包括步骤：于所述半导体沟道及所述调制叠层的两侧形成侧墙结构。
13.根据权利要求10所述的堆叠神经元器件结构的制作方法，其特征在于：所述半导体沟道的两端定义为源区及漏区，所述半导体沟道、源区及漏区的导电类型均为N型，或所述半导体沟道、源区及漏区的导电类型均为P型。
14.根据权利要求10所述的堆叠神经元器件结构的制作方法，其特征在于：所述半导体沟道的材料包括多晶硅，所述权重浮栅层的材料包括多晶硅，所述第一介电层的材料包括二氧化硅，所述第二介电层的材料包括高k介质。
15.根据权利要求10所述的堆叠神经元器件结构的制作方法，其特征在于：所述间隔层包括超低k介质，所述栅阵列的材料包括铜。
CN201911204781.5A 2019-11-29 2019-11-29 堆叠神经元器件结构及其制作方法 Active CN112885830B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911204781.5A CN112885830B (zh) 2019-11-29 2019-11-29 堆叠神经元器件结构及其制作方法
TW109124532A TWI719921B (zh) 2019-11-29 2020-07-21 堆疊神經元件結構及其製作方法
US17/091,356 US20210167075A1 (en) 2019-11-29 2020-11-06 Stacked neural device structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911204781.5A CN112885830B (zh) 2019-11-29 2019-11-29 堆叠神经元器件结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112885830A true CN112885830A (zh) 2021-06-01
CN112885830B CN112885830B (zh) 2023-05-26

Family

ID=75745962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911204781.5A Active CN112885830B (zh) 2019-11-29 2019-11-29 堆叠神经元器件结构及其制作方法

Country Status (3)

Country Link
US (1) US20210167075A1 (zh)
CN (1) CN112885830B (zh)
TW (1) TWI719921B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826190B (zh) * 2022-12-16 2023-12-11 力晶積成電子製造股份有限公司 高頻電晶體

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587668A (en) * 1991-03-21 1996-12-24 Shibata; Tadashi Semiconductor devices utilizing neuron MOS transistors
JPH09237307A (ja) * 1996-11-18 1997-09-09 Sunao Shibata 半導体装置
US5981335A (en) * 1997-11-20 1999-11-09 Vanguard International Semiconductor Corporation Method of making stacked gate memory cell structure
US20010025981A1 (en) * 1997-03-05 2001-10-04 Yoo Jong-Weon Methods of fabricating nonvolatile memory devices including bird's beak oxide
CN1401140A (zh) * 2000-08-14 2003-03-05 矩阵半导体公司 密集阵列和电荷存储器件及其制造方法
JP2003078047A (ja) * 2001-09-04 2003-03-14 Toshiba Corp 半導体装置およびその製造方法
CN102237315A (zh) * 2010-04-20 2011-11-09 美光科技公司 具有受限电荷扩散的电荷捕集存储器及其形成方法
CN102237314A (zh) * 2010-04-20 2011-11-09 美光科技公司 具有多层级架构的快闪存储器
CN105990372A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN106684123A (zh) * 2015-11-06 2017-05-17 上海新昇半导体科技有限公司 高压无结场效应器件及其形成方法
CN107431071A (zh) * 2015-04-15 2017-12-01 桑迪士克科技有限责任公司 用于增强在三维存储器结构中的开态电流的金属‑半导体合金区域
CN108258044A (zh) * 2016-12-28 2018-07-06 上海新昇半导体科技有限公司 一种神经元晶体管结构及其制备方法
CN108305877A (zh) * 2017-01-13 2018-07-20 上海新昇半导体科技有限公司 一种后栅无结与非门闪存存储器及其制作方法
KR20180098199A (ko) * 2018-08-23 2018-09-03 에스케이하이닉스 주식회사 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
CN108934183A (zh) * 2017-03-24 2018-12-04 桑迪士克科技有限责任公司 含有分开形成的漏极侧选择晶体管的三维存储器器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684875B1 (ko) * 2004-11-24 2007-02-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5858020B2 (ja) * 2013-10-03 2016-02-10 株式会社デンソー 群情報記憶認識装置
US10552510B2 (en) * 2018-01-11 2020-02-04 Mentium Technologies Inc. Vector-by-matrix multiplier modules based on non-volatile 2D and 3D memory arrays
TWI682388B (zh) * 2018-01-17 2020-01-11 旺宏電子股份有限公司 半導體元件
CN112909009B (zh) * 2019-12-03 2022-12-20 芯恩（青岛）集成电路有限公司 三维无结型神经元网络器件及其制作方法
KR20230081418A (ko) * 2021-11-30 2023-06-07 에스케이하이닉스 주식회사 3차원 적층 구조를 갖는 뉴로모픽 소자 및 그 제조 방법

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587668A (en) * 1991-03-21 1996-12-24 Shibata; Tadashi Semiconductor devices utilizing neuron MOS transistors
JPH09237307A (ja) * 1996-11-18 1997-09-09 Sunao Shibata 半導体装置
US20010025981A1 (en) * 1997-03-05 2001-10-04 Yoo Jong-Weon Methods of fabricating nonvolatile memory devices including bird's beak oxide
US5981335A (en) * 1997-11-20 1999-11-09 Vanguard International Semiconductor Corporation Method of making stacked gate memory cell structure
CN1401140A (zh) * 2000-08-14 2003-03-05 矩阵半导体公司 密集阵列和电荷存储器件及其制造方法
JP2003078047A (ja) * 2001-09-04 2003-03-14 Toshiba Corp 半導体装置およびその製造方法
CN102237315A (zh) * 2010-04-20 2011-11-09 美光科技公司 具有受限电荷扩散的电荷捕集存储器及其形成方法
CN102237314A (zh) * 2010-04-20 2011-11-09 美光科技公司 具有多层级架构的快闪存储器
CN105990372A (zh) * 2015-02-17 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107431071A (zh) * 2015-04-15 2017-12-01 桑迪士克科技有限责任公司 用于增强在三维存储器结构中的开态电流的金属‑半导体合金区域
CN106684123A (zh) * 2015-11-06 2017-05-17 上海新昇半导体科技有限公司 高压无结场效应器件及其形成方法
CN108258044A (zh) * 2016-12-28 2018-07-06 上海新昇半导体科技有限公司 一种神经元晶体管结构及其制备方法
CN108305877A (zh) * 2017-01-13 2018-07-20 上海新昇半导体科技有限公司 一种后栅无结与非门闪存存储器及其制作方法
CN108934183A (zh) * 2017-03-24 2018-12-04 桑迪士克科技有限责任公司 含有分开形成的漏极侧选择晶体管的三维存储器器件及其制造方法
KR20180098199A (ko) * 2018-08-23 2018-09-03 에스케이하이닉스 주식회사 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
TWI719921B (zh) 2021-02-21
CN112885830B (zh) 2023-05-26
TW202121696A (zh) 2021-06-01
US20210167075A1 (en) 2021-06-03

Similar Documents

Publication Publication Date Title
WO2020211322A1 (en) Unified semiconductor devices having programmable logic device and heterogeneous memories and methods for forming the same
US11055606B2 (en) Vertically integrated neuro-processor
Chang et al. Memcomputing (memristor+ computing) in intrinsic SiO x-based resistive switching memory: Arithmetic operations for logic applications
EP3891807A1 (en) Unified semiconductor devices having programmable logic device and heterogeneous memories and methods for forming the same
CN111312747B (zh) 一种阻变存储器单元及制备方法
US20220069131A1 (en) Multi-metal lateral layer devices with internal bias generation
US20190148560A1 (en) Synaptic semiconductor device and neural networks using the same
US20220231026A1 (en) Hybrid memory device and method of forming the same
CN112447849A (zh) 半导体器件和形成包括铁电场效应晶体管的器件的方法
Noh et al. Synaptic devices based on 3-D AND flash memory architecture for neuromorphic computing
KR20230014087A (ko) 3차원 반도체 디바이스 내의 온칩 커패시터 및 이를 형성하는 방법
US20210167075A1 (en) Stacked neural device structure and manufacturing method thereof
TWI741566B (zh) 半導體元件及形成包括鐵電場效電晶體的元件的方法
CN112909009B (zh) 三维无结型神经元网络器件及其制作方法
Park et al. Ferro‐floating memory: Dual‐mode ferroelectric floating memory and its application to in‐memory computing
US20220231050A1 (en) Memory device and method of forming the same
CN110635026A (zh) 一种1TnR存算阵列单元的制备方法
CN111834371A (zh) 一种浮栅型flash突触器件结构及其制备方法
Miao et al. Modeling and design of a 3D interconnect based circuit cell formed with 3D SiP techniques mimicking brain neurons for neuromorphic computing applications
CN109728160B (zh) 一种氧化物忆阻器及其集成方法
US20230014841A1 (en) Three-dimensional array device
TWI807457B (zh) 具有三維電晶體的儲存裝置
TWI808513B (zh) 具有三維電晶體的儲存裝置
TWI806506B (zh) 記憶體元件
노유현 Synaptic Devices Based on 3-D AND Flash Memory Architecture for Neuromorphic Computing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant