TWI826190B - 高頻電晶體 - Google Patents

高頻電晶體 Download PDF

Info

Publication number
TWI826190B
TWI826190B TW111148587A TW111148587A TWI826190B TW I826190 B TWI826190 B TW I826190B TW 111148587 A TW111148587 A TW 111148587A TW 111148587 A TW111148587 A TW 111148587A TW I826190 B TWI826190 B TW I826190B
Authority
TW
Taiwan
Prior art keywords
frequency transistor
gate
transistor according
discontinuous
gates
Prior art date
Application number
TW111148587A
Other languages
English (en)
Inventor
林鑫成
艾維 達
邱冠穎
劉致為
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW111148587A priority Critical patent/TWI826190B/zh
Application granted granted Critical
Publication of TWI826190B publication Critical patent/TWI826190B/zh

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

一種高頻電晶體,包括基板、多個閘極、多個源/汲極、第一金屬層、多個源/汲極接觸窗與多個第一閘極接觸窗。閘極沿第一方向延伸在於基板的表面,源/汲極則設置於每一個閘極的兩側的基板內。第一金屬層具有沿所述第一方向延伸的第一部分與沿第二方向延伸的第二部分,所述第一方向垂直於所述第二方向,其中所述第一部分是在所述第二方向具有不連續區域的不連續線段,且所述第二部分為穿過所述不連續區域的連續線段。源/汲極接觸窗分別連接所述第一部分與源/汲極。第一閘極接觸窗分別連接所述第二部分與閘極。

Description

高頻電晶體
本發明是有關於一種半導體電晶體,且特別是有關於一種高頻電晶體。
目前的電晶體在佈局方面通常是採用單邊閘極接觸(One-sided gate contact)的方式連接閘極,因而導致高閘極電阻(gate resistance,Rg)。若是電晶體應用在高頻元件,高Rg會導致最大震盪頻率(f MAX )變小,如下式(1)。
Figure 111148587-A0305-02-0004-1
式(1)中的R s 代表源極電阻、C gd 代表閘極-汲極電容、g d 代表輸出電導、f T 為下式(2)。
Figure 111148587-A0305-02-0004-2
式(2)中的C par 代表寄生電容、g m 代表轉導、C gg 代表閘極電容(這裡代表的是閘極總共的電容)、C ox 代表閘極氧化層電容。
因此,採用兩側式(Double-sided)的閘極接觸方式,來降低閘極電阻,然而這樣的方式會隨著元件主動區的長度變大, 仍舊有閘極電阻增加的間題產生。
另外,也有改良後段製程(back-end-of-the-line)金屬內連線,來直接連接主動區內的閘極,以降低閘極電阻。然而,由於在主動區內的連接閘極的金屬層之間的距離非常小,會導致閘極到源汲極之寄生電容增加,所以導致C gg 變大,不利於高頻應用。
本發明提供一種高頻電晶體,能降低閘極電阻(Rg)的同時達到低寄生電容(Cpar)的效果。
本發明的高頻電晶體包括基板、多個閘極、多個源/汲極、第一金屬層(M1)、多個源/汲極接觸窗與多個第一閘極接觸窗。閘極沿第一方向延伸在於基板的表面,源/汲極則設置於每一個閘極的兩側的基板內。第一金屬層具有沿所述第一方向延伸的第一部分與沿第二方向延伸的第二部分,所述第一方向垂直於所述第二方向,其中所述第一部分是在所述第二方向具有不連續區域的不連續線段,且所述第二部分為穿過所述不連續區域的連續線段。源/汲極接觸窗分別連接所述第一部分與源/汲極。第一閘極接觸窗分別連接所述第二部分與閘極。
在本發明的一實施例中,上述第一金屬層還可包括環狀部分與多個第二閘極接觸窗,包圍上述閘極並與第二部分的兩端直接接觸。
在本發明的一實施例中,上述高頻電晶體還可包括多個 第二閘極接觸窗,分別連接所述環狀部分至所述多個閘極的每一個閘極的兩端。
在本發明的一實施例中,上述第二部分的連續線段的數量為一個以上。
在本發明的一實施例中,上述高頻電晶體還包括後段製程(back-end-of-the-line)金屬內連線,設置於所述第一金屬層上方。
在本發明的一實施例中,上述後段製程金屬內連線的層數在6層以下。
在本發明的一實施例中,上述後段製程金屬內連線的材料包括鉑、鈦、氮化鈦、鋁、鎢、氮化鎢、釕、氧化釕、鉭、鎳、鈷、銅、銀或金。
在本發明的一實施例中,上述高頻電晶體的種類包括平面MOSFET、FinFET、奈米片(nanosheet)電晶體或奈米線(nanowire)場效電晶體。
在本發明的一實施例中,上述閘極的數量沿所述第二方向計算是每微米50個以下。
在本發明的一實施例中,上述第一部分的不連續區域的數量沿所述第一方向計算是每微米50個以下。
在本發明的一實施例中,每一個閘極的長度在20nm~200μm之間,且每一個閘極的寬度在10nm~500nm之間。
在本發明的一實施例中,上述第一部分的長度在20 nm~200μm之間,且上述第一部分的寬度在10nm~500nm之間。
在本發明的一實施例中,不連續區域內的上述連續線段與上述不連續線段之間的距離在5nm~5μm之間。
在本發明的一實施例中,上述基板內定義有主動區。
在本發明的一實施例中,上述主動區的長度在20nm~200μm之間,且上述主動區的寬度在20nm~200μm之間。
基於上述,本發明的高頻電晶體採用新穎的陣列佈局,使電性連接源/汲極的第一部分金屬層與電性連接閘極的第二部分金屬層互相垂直分佈,且上述第二部分金屬層穿過主動區之上,因此具有實現高頻應用的低寄生電容與低閘極電阻。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、600:基板
100a、600a:表面
102:第一部分
102a、102b、102c、606:不連續線段
104:第二部分
106:不連續區域
300、400:環狀部分
402:延伸部
602:間隙壁
604:連續線段
AA:主動區
BEOL:後段製程金屬內連線
d:距離
G:閘極
G_C1:第一閘極接觸窗
G_C2:第二閘極接觸窗
L1、L2、L3:長度
M1:第一金屬層
M2:第二金屬層
M3:第三金屬層
S/D:源/汲極
S/D_C:源/汲極接觸窗
V1、V2:介層窗
W1、W2、W3:寬度
圖1是依照本發明的第一實施例的一種高頻電晶體的立體圖。
圖2是圖1的高頻電晶體的分解圖。
圖3是第二實施例的一種高頻電晶體的立體圖。
圖4是第三實施例的一種高頻電晶體的立體圖。
圖5是第四實施例的一種高頻電晶體的立體圖。
圖6A至圖6D是依照本發明的第五實施例的一種高頻電晶體 的製造流程示意圖。
下面的描述提供了用於實現本發明的不同特徵的多個實施例。此外,這些實施例僅是示例性的,並不用以限制本發明的範圍和應用。而且,為了清楚起見,區域或結構部件的相對尺寸(例如,長度、厚度、間距等)和相對位置可能被減小或擴大。另外,在不同圖中使用的相似或相同的元件符號來表示相似或相同的構件或特徵。
圖1是依照本發明的第一實施例的一種高頻電晶體的立體圖。圖2是圖1的高頻電晶體的分解圖。
請參照圖1與圖2,第一實施例的高頻電晶體包括基板100、多個閘極G、多個源/汲極S/D、第一金屬層M1、多個源/汲極接觸窗S/D_C與多個第一閘極接觸窗G_C1。閘極G沿第一方向延伸在於基板100的表面100a,雖然圖1僅顯示4條閘極G,但本發明並不限於此;在一實施例中,閘極G的數量沿第二方向計算可為每微米50個以下,例如50個、40個、30個等。每一個閘極G的長度L1例如在20nm~200μm之間,且每一個閘極G的寬度W1例如在10nm~500nm之間。源/汲極S/D則設置於每一個閘極G的兩側的基板100內。
在圖1中,第一金屬層M1具有沿第一方向延伸的第一部分102與沿第二方向延伸的第二部分104,所述第一方向垂直於所 述第二方向。所述第一部分102是在第二方向具有不連續區域106的不連續線段102a、102b與102c,且所述第二部分104為穿過不連續區域106的連續線段。在本實施例中,第二部分104的連續線段的數量為兩個,但本發明並不限於此;在其他實施例中,第二部分104的連續線段的數量為一個或大於一個,取決於高頻電晶體的大小。同樣地,圖1中的第一部分102有兩個不連續區域106,然而本發明並不限於此;在一實施例中,第一部分102的不連續區域106的數量沿第一方向計算可為每微米50個以下,例如50個、40個、30個等。上述第一部分102的長度L2例如在20nm~200μm之間,且上述第一部分102的寬度W2例如在10nm~500nm之間。
請繼續參照圖1與圖2,源/汲極接觸窗S/D_C分別連接第一部分102與源/汲極S/D;第一閘極接觸窗G_C1分別連接第二部分104與閘極G。由於連接閘極G的第二部分104相隔一段距離,所以能避免產生寄生電容或者只有極小的寄生電容,且第二部分104在主動區AA內直接通過第一閘極接觸窗G_C1與閘極G連接,所以閘極電阻也很小。此外,因為第一部分102與第二部分104的延伸方向不同,所以在佈局上的裕度較大。舉例來說,不連續區域106內的連續線段(即第二部分104)與不連續線段102a之間的距離d可在5nm~5μm之間。在圖2中以虛線表示的區域是在基板100內定義的主動區AA,而源/汲極S/D則是形成在閘極G的兩側的主動區AA內。在一實施例中,主動區AA的長度 L3例如在20nm~200μm之間,且主動區AA的寬度W3例如在20nm~200μm之間。在本實施例中,高頻電晶體的種類除了圖1顯示的平面MOSFET,還可以是FinFET、奈米片(nanosheet)電晶體或奈米線(nanowire)場效電晶體等。
圖3是第二實施例的一種高頻電晶體的立體圖,其中使用與第一實施例相同的元件符號來表示相同或近似的部分與構件,且相同或近似的部分與構件的相關內容也可參照第一實施例的內容,不再贅述。
在圖3中,除了第一實施例的結構,第一金屬層M1還包括環狀部分300,包圍閘極G並與第二部分104的兩端直接接觸。閘極G超出主動區AA的長度可比第一實施例的閘極G要長。另外,多個第二閘極接觸窗G_C2被設置在每一個閘極G的兩端,以連接環狀部分300至每一個閘極G的兩端。因此,閘極G的電流分布更為均勻,可進一步降低閘極電阻。
圖4是第三實施例的一種高頻電晶體的立體圖,其中使用與第二實施例相同的元件符號來表示相同或近似的部分與構件,且相同或近似的部分與構件的相關內容也可參照第二實施例的內容,不再贅述。
在圖4中,第一金屬層M1的環狀部分400比較大並且具有延伸部402,延伸部402在平面圖與閘極G的兩端重疊,且第二閘極接觸窗G_C2分別連接環狀部分400的延伸部402至每一個閘極G的兩端。
圖5是第四實施例的一種高頻電晶體的立體圖,其中使用與第二實施例相同的元件符號來表示相同或近似的部分與構件,且相同或近似的部分與構件的相關內容也可參照第二實施例的內容,不再贅述。
在圖5中,除了第二實施例的結構,高頻電晶體還包括後段製程金屬內連線BEOL,設置於第一金屬層M1上方。在本實施例中,後段製程金屬內連線BEOL的層數在3層以下,例如第二金屬層M2、第三金屬層M3以及前述金屬層之間的介層窗V1和V2。然而本發明並不限於此;在另一實施例中,後段製程金屬內連線BEOL的層數可在6層以下。介層窗V1連接第一部分102的不連續線段、介層窗V2連接第二金屬層M2與第三金屬層M3,且一條第三金屬層M3可連至源/汲極S/D中的一個(如源極);另一條第三金屬層M3可連至源/汲極S/D中的另一個(如汲極)。然而,本發明並不限於此,第一金屬層M1上方的後段製程金屬內連線BEOL也可採用其他設計,例如4層以上的金屬層。在一實施例中,上述後段製程金屬內連線BEOL的材料包括鉑、鈦、氮化鈦、鋁、鎢、氮化鎢、釕、氧化釕、鉭、鎳、鈷、銅、銀或金。
圖6A至圖6D是依照本發明的第五實施例的一種高頻電晶體的製造流程示意圖。
請參照圖6A,在基板600內定義主動區AA,例如在基板600內形成元件隔離結構(如STI等)包圍主動區AA。然後,在基板600的表面600a形成沿第一方向延伸的多條閘極G,並在 閘極G側壁形成間隙壁602。隨後,在主動區AA內形成源/汲極S/D,所形成的源/汲極S/D會位在閘極G的兩側的主動區AA內。
然後,請參照圖6B,在源/汲極S/D上形成源/汲極接觸窗S/D_C,在閘極G上形成第一閘極接觸窗G_C1。源/汲極接觸窗S/D_C與第一閘極接觸窗G_C1可同時製作或分開製作。雖然圖6B僅顯示源/汲極接觸窗S/D_C與第一閘極接觸窗G_C1,但應知其製程是先在基板600的表面600a形成介電層(未示出),再於介電層中形成多個開口並露出底下的源/汲極S/D與閘極G,之後在開口中形成上述源/汲極接觸窗S/D_C與上述第一閘極接觸窗G_C1,依此類推。
接著,請參照圖6C,形成第一金屬層M1。第一金屬層M1由連續線段604與不連續線段606組成。不連續線段606沿第一方向延伸並連接第一閘極接觸窗G_C1、連續線段604沿第二方向延伸並連接源/汲極接觸窗S/D_C。第一金屬層M1的詳細構造還可參考以上實施例,圖6C顯示的是其中一種態樣。
然後,請參照圖6D,可在第一金屬層M1上形成後段製程金屬內連線BEOL。後段製程金屬內連線BEOL可採用現有的後段製程,且在圖中顯示第二金屬層M2、第三金屬層M3以及前述金屬層之間的介層窗V1和V2。然而,本發明並不限於此。
以上步驟除了必要的步驟外,均可根據需求增減,且所使用的製程與方法也可改用現有的技術,而不侷限於以上內容。
雖然本發明已以實施例揭露如上,然其並非用以限定本 發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基板
100a:表面
102:第一部分
102a、102b、102c:不連續線段
104:第二部分
106:不連續區域
d:距離
G:閘極
G_C1:第一閘極接觸窗
L1、L2:長度
M1:第一金屬層
S/D:源/汲極
S/D_C:源/汲極接觸窗
W1、W2:寬度

Claims (15)

  1. 一種高頻電晶體,包括:基板;多數個閘極,沿第一方向延伸在於所述基板的表面;多數個源/汲極,設置於所述多數個閘極中的每一個閘極的兩側的所述基板內;第一金屬層,具有沿所述第一方向延伸的第一部分與沿第二方向延伸的第二部分,所述第一方向垂直於所述第二方向,其中所述第一部分是在所述第二方向具有不連續區域的不連續線段,且所述第二部分為穿過所述不連續區域的連續線段;多數個源/汲極接觸窗,分別連接所述第一部分與所述多數個源/汲極;以及多數個第一閘極接觸窗,分別連接所述第二部分與所述多數個閘極。
  2. 如請求項1所述的高頻電晶體,其中所述第一金屬層更包括環狀部分,包圍所述多數個閘極並與所述第二部分的兩端直接接觸。
  3. 如請求項2所述的高頻電晶體,更包括多數個第二閘極接觸窗,分別連接所述環狀部分至所述多數個閘極的每一個閘極的兩端。
  4. 如請求項1所述的高頻電晶體,其中所述第二部分的所述連續線段的數量為一個以上。
  5. 如請求項1所述的高頻電晶體,更包括後段製程金屬內連線,設置於所述第一金屬層上方。
  6. 如請求項5所述的高頻電晶體,其中所述後段製程金屬內連線的層數在6層以下。
  7. 如請求項5所述的高頻電晶體,其中所述後段製程金屬內連線的材料包括鉑、鈦、氮化鈦、鋁、鎢、氮化鎢、釕、氧化釕、鉭、鎳、鈷、銅、銀或金。
  8. 如請求項1所述的高頻電晶體,其中所述高頻電晶體的種類包括平面MOSFET、FinFET、奈米片(nanosheet)電晶體或奈米線(nanowire)場效電晶體。
  9. 如請求項1所述的高頻電晶體,其中所述多數個閘極的數量沿所述第二方向計算是每微米50個以下。
  10. 如請求項1所述的高頻電晶體,其中所述第一部分的所述不連續區域的數量沿所述第一方向計算是每微米50個以下。
  11. 如請求項1所述的高頻電晶體,其中所述多數個閘極中的每一個閘極的長度在20nm~200μm之間,且所述多數個閘極中的每一個閘極的寬度在10nm~500nm之間。
  12. 如請求項1所述的高頻電晶體,其中所述第一部分的長度在20nm~200μm之間,且所述第一部分的寬度在10nm~500nm之間。
  13. 如請求項1所述的高頻電晶體,其中所述不連續區域內的所述連續線段與所述不連續線段之間的距離在5nm~5μm之間。
  14. 如請求項1所述的高頻電晶體,其中所述基板內定義有主動區。
  15. 如請求項14所述的高頻電晶體,其中所述主動區的長度在20nm~200μm之間,且所述主動區的寬度在20nm~200μm之間。
TW111148587A 2022-12-16 2022-12-16 高頻電晶體 TWI826190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111148587A TWI826190B (zh) 2022-12-16 2022-12-16 高頻電晶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111148587A TWI826190B (zh) 2022-12-16 2022-12-16 高頻電晶體

Publications (1)

Publication Number Publication Date
TWI826190B true TWI826190B (zh) 2023-12-11

Family

ID=90053295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111148587A TWI826190B (zh) 2022-12-16 2022-12-16 高頻電晶體

Country Status (1)

Country Link
TW (1) TWI826190B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201436218A (zh) * 2013-03-12 2014-09-16 Taiwan Semiconductor Mfg 金屬閘極金屬絕緣層金屬結構的新穎結構
US20160254373A1 (en) * 2015-02-27 2016-09-01 D3 Semiconductor LLC Surface devices within a vertical power device
US20170271258A1 (en) * 2016-03-17 2017-09-21 Cree, Inc. High power mmic devices having bypassed gate transistors
TW201740562A (zh) * 2016-05-04 2017-11-16 世界先進積體電路股份有限公司 高壓半導體裝置及其製造方法
US20190164971A1 (en) * 2017-11-30 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof
US20200321458A1 (en) * 2016-03-17 2020-10-08 Cree, Inc. Bypassed gate transistors having improved stability
TW202042291A (zh) * 2019-05-06 2020-11-16 世界先進積體電路股份有限公司 半導體裝置結構
TW202114065A (zh) * 2019-07-11 2021-04-01 日商東京威力科創股份有限公司 透過選擇性沉積高介電常數金屬閘極(hkmg)膜堆疊的閾值電壓調諧方法
TW202121696A (zh) * 2019-11-29 2021-06-01 大陸商芯恩(青島)積體電路有限公司 堆疊神經元件結構及其製作方法
US20220359745A1 (en) * 2020-06-01 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device and Method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201436218A (zh) * 2013-03-12 2014-09-16 Taiwan Semiconductor Mfg 金屬閘極金屬絕緣層金屬結構的新穎結構
US20160254373A1 (en) * 2015-02-27 2016-09-01 D3 Semiconductor LLC Surface devices within a vertical power device
US20170271258A1 (en) * 2016-03-17 2017-09-21 Cree, Inc. High power mmic devices having bypassed gate transistors
US20200321458A1 (en) * 2016-03-17 2020-10-08 Cree, Inc. Bypassed gate transistors having improved stability
TW201740562A (zh) * 2016-05-04 2017-11-16 世界先進積體電路股份有限公司 高壓半導體裝置及其製造方法
US20190164971A1 (en) * 2017-11-30 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof
TW202042291A (zh) * 2019-05-06 2020-11-16 世界先進積體電路股份有限公司 半導體裝置結構
TW202114065A (zh) * 2019-07-11 2021-04-01 日商東京威力科創股份有限公司 透過選擇性沉積高介電常數金屬閘極(hkmg)膜堆疊的閾值電壓調諧方法
TW202121696A (zh) * 2019-11-29 2021-06-01 大陸商芯恩(青島)積體電路有限公司 堆疊神經元件結構及其製作方法
US20220359745A1 (en) * 2020-06-01 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device and Method

Similar Documents

Publication Publication Date Title
JP4879444B2 (ja) 高スイッチングスピードのための横方向パワーmosfet
US10410965B2 (en) Layout technique for middle-end-of-line
TWI309080B (en) Lateral double-diffused field effect transistor and integrated circuit having same
TWI677074B (zh) 具有隔離閘的半導體裝置及其形成方法
JP5285874B2 (ja) 半導体装置の製造方法
JPWO2005091374A1 (ja) 半導体装置及びその製造方法
JP2007335887A (ja) 半導体装置及びその製造方法
US4916508A (en) CMOS type integrated circuit and a method of producing same
TW201017451A (en) Semiconductor integrated circuit device and a method of manufacturing the same
TW201622145A (zh) 半導體裝置
KR940009352B1 (ko) 반도체 소자
TWI826190B (zh) 高頻電晶體
CN101176210A (zh) 半导体装置及其制造方法
TWI648722B (zh) 畫素結構及其製造方法
JPH08250605A (ja) 半導体集積回路装置
JP2997179B2 (ja) パワーmosトランジスタ
TW202133321A (zh) 多閘極之半導體結構及其製造方法
JPWO2009075031A1 (ja) 半導体装置
JP3137840B2 (ja) 半導体装置
KR100611743B1 (ko) 멀티플 게이트 박막 트랜지스터
JP2008251565A (ja) 半導体装置
TWI705565B (zh) 半導體元件
JPH057003A (ja) 半導体装置
JP2004335778A (ja) 半導体装置
KR20230169844A (ko) 고이동도 박막 트랜지스터 구동 소자 및 이의 제조방법