CN108258044A - 一种神经元晶体管结构及其制备方法 - Google Patents
一种神经元晶体管结构及其制备方法 Download PDFInfo
- Publication number
- CN108258044A CN108258044A CN201611235603.5A CN201611235603A CN108258044A CN 108258044 A CN108258044 A CN 108258044A CN 201611235603 A CN201611235603 A CN 201611235603A CN 108258044 A CN108258044 A CN 108258044A
- Authority
- CN
- China
- Prior art keywords
- carbon nanotube
- grid
- current potential
- mos transistor
- neuron mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 210000002569 neuron Anatomy 0.000 title claims abstract description 56
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 80
- 239000002041 carbon nanotube Substances 0.000 claims abstract description 75
- 229910021393 carbon nanotube Inorganic materials 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 239000000463 material Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052961 molybdenite Inorganic materials 0.000 claims description 4
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 239000002071 nanotube Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- NCMAYWHYXSWFGB-UHFFFAOYSA-N [Si].[N+][O-] Chemical class [Si].[N+][O-] NCMAYWHYXSWFGB-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910021404 metallic carbon Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种神经元晶体管结构及其制备方法，该结构包括：半导体衬底；位于所述半导体衬底之上的绝缘层；位于所述绝缘层上采用二维半导体材料的半导体沟道；位于所述半导体沟道上的栅电位调制结构；位于所述栅电位调制结构之上的碳纳米管栅阵列；分别位于所述碳纳米管栅阵列两端并分别与所述半导体沟道连接的源接触电极和漏接触电极；以及所述碳纳米管栅阵列和栅电位调制结构与所述源接触电极和所述漏接触电极之间的侧墙隔离结构。本发明的神经元晶体管结构，以二维半导体材料为沟道，以金属碳纳米管栅阵列作为多输入栅电极，可使沟道电荷更易控制，显著减小栅极尺寸，有利于解决集成电路中晶体管数目及互连线增多带来的诸多问题。
Description
技术领域
本发明涉及集成电路技术领域，特别是涉及一种神经元晶体管结构及其制备方法。
背景技术
为了解决在芯片上增加元件密度的问题，一种在输入端采用浮栅连接电容器的神经元MOS晶体管(Neuron MOSFET，简写为neuMOS或vMOS)，因其简单的结构和特殊的功能而引起了越来越多的关注。
神经元器件在功能上相当于构成人类大脑、眼睛等部位利用电路实现信息传导的神经细胞(神经元)。具体地说，一个神经元器件可以分别对多个输入信号进行加权，并且当加权信号的相加结果达到阈值时，输出一个预定的信号。这种神经元器件加权输入信号的方式是通过其中的神经元晶体管来实现的，神经元晶体管具有多个输入电极的栅极结构，当多输入栅极的输入电压之和达到一个预定值时，源极和漏极之间才会导通。神经元器件的加权方式相当于神经细胞突触，可以是由一个电阻和一个场效应晶体管组成，而神经元晶体管就相当于这个神经细胞的细胞体。神经元晶体管在栅上的求和过程可以利用电容耦合效应的电压模式，除电容充放电电流外，没有其它电流，因此基本上没有功耗。
随着集成电路的发展及其集成度的提高，传统的基于单一晶体管功能的硅集成电路，出现了很多困难的、急待解决的问题，而神经元MOS晶体管作为一种具有强大功能的单元晶体管，为解决集成电路中晶体管数目及互连线增多带来的问题提供了一种有效的途径。
发明内容
鉴于以上所述现有技术，本发明的目的在于提供一种神经元晶体管结构及其制备方法，用于解决现有技术中的种种问题。
为实现上述目的及其他相关目的，本发明提供一种神经元晶体管结构，包括：
半导体衬底；
绝缘层，位于所述半导体衬底之上；
半导体沟道，位于所述绝缘层上，采用二维半导体材料；
栅电位调制结构，位于所述半导体沟道上，由下至上依次包括第一介电层、电位调制层和第二介电层；
碳纳米管栅阵列，位于所述栅电位调制结构之上，包括多个碳纳米管以及分别引出所述多个碳纳米管的多个栅接触电极；
源接触电极和漏接触电极，分别位于所述碳纳米管栅阵列两端，并分别与所述半导体沟道连接。
可选地，在所述源接触电极与所述碳纳米管栅阵列和栅电位调制结构之间以及在所述漏接触电极与所述碳纳米管栅阵列和栅电位调制结构之间分别设有侧墙隔离结构。
可选地，所述半导体衬底为硅衬底。
可选地，所述绝缘层为氧化硅。
可选地，所述半导体沟道采用的二维半导体材料为MoS2、WS2、ReS2或SnO。
可选地，所述栅电位调制结构中，所述第一介电层和所述第二介电层的材料为硅氧化物。
可选地，所述栅电位调制结构中，所述电位调制层的材料为多晶硅。
可选地，所述栅电位调制结构的厚度为2-100nm。
可选地，所述碳纳米管栅阵列采用金属性碳纳米管，每个碳纳米管的管径为0.75～3nm，长度为100nm～50μm。
可选地，所述碳纳米管栅阵列的多个碳纳米管表面覆盖有钝化层。
可选地，所述碳纳米管的数量为3个以上。
为实现上述目的及其他相关目的，本发明还提供一种神经元晶体管结构的制备方法，包括如下步骤：
提供半导体衬底；
在所述半导体衬底上形成绝缘层；
在所述绝缘层上采用二维半导体材料形成半导体沟道；
在所述半导体沟道上形成栅电位调制结构，所述栅电位调制结构由下至上依次包括第一介电层、电位调制层和第二介电层；
在所述栅电位调制结构上形成碳纳米管栅阵列的多个碳纳米管；
在所述多个碳纳米管上覆盖钝化层；
在所述碳纳米管栅阵列两端分别形成开口露出所述半导体沟道的顶部；
在所述开口紧邻所述碳纳米管栅阵列的一侧形成侧墙隔离结构；
在所述开口处填充导电材料形成分别与所述半导体沟道连接的源接触电极和漏接触电极；以及形成分别引出所述多个碳纳米管的多个栅接触电极；
其中，所述侧墙隔离结构使所述碳纳米管栅阵列和所述栅电位调制结构分别与所述源接触电极和漏接触电极隔开。
可选地，形成多个栅接触电极的方法包括步骤：刻蚀所述钝化层形成多个通孔以分别露出所述多个碳纳米管，然后在所述通孔中填充导电材料，形成多个栅接触电极。
如上所述，本发明的神经元晶体管结构及其制备方法，具有以下有益效果：
本发明的神经元晶体管结构，以二维半导体材料沟道代替传统的硅掺杂沟道，使沟道电荷更易控制，采用金属碳纳米管栅阵列作为神经元晶体管的多输入栅电极，可显著减小栅极尺寸，相对于现有的神经元MOS晶体管，本发明的神经元晶体管使器件性能得到了进一步提升，器件尺寸进一步缩小，有利于解决集成电路中晶体管数目及互连线增多带来的诸多问题。
附图说明
图1显示为本发明实施例提供的神经元晶体管结构的示意图。
图2显示为本发明实施例提供的神经元晶体管的原理示意图。
图3a-3i显示为本发明实施例提供的神经元晶体管结构的制备流程示意图。
元件标号说明
100 半导体衬底
200 绝缘层
300 半导体沟道
400 栅电位调制结构
401 第一介电层
402 第二介电层
403 电位调制层
500 碳纳米管栅阵列
501 碳纳米管
502 栅接触电极
503 钝化层
600 源接触电极
700 漏接触电极
800 侧墙隔离结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例将提供一种以二维半导体材料为沟道，以金属碳纳米管栅阵列作为多输入栅电极的神经元晶体管结构，在沟道与栅阵列之间设有电位调制层，通过改变电位调制层的状态来调制沟道电位。相对于现有的神经元MOS晶体管，沟道电荷更易控制，栅极尺寸也可显著减小，有利于解决集成电路中晶体管数目及互连线增多带来的诸多问题。
请参阅图1，本实施例提供的一种神经元晶体管结构，包括：
半导体衬底100；
绝缘层200，位于所述半导体衬底100之上；
半导体沟道300，位于所述绝缘层200上，采用二维半导体材料；
栅电位调制结构400，位于所述半导体沟道300上，由下至上依次包括第一介电层401、电位调制层403和第二介电层402；
碳纳米管栅阵列500，位于所述栅电位调制结构400之上，包括多个碳纳米管501以及分别引出所述多个碳纳米管501的多个栅接触电极502；
源接触电极600和漏接触电极700，分别位于所述碳纳米管栅阵列500两端，并分别与所述半导体沟道300连接。
本实施例中，在所述源接触电极600与所述碳纳米管栅阵列500和栅电位调制结构400之间以及在所述漏接触电极700与所述碳纳米管栅阵列500和栅电位调制结构400之间分别设有侧墙隔离结构800。
本实施例中，所述半导体衬底100可以为硅衬底或其他适合的半导体材料衬底。所述绝缘层200可以为氧化硅或其他适合的绝缘材料。
本实施例中，所述半导体沟道300采用的二维半导体材料可以是MoS2、WS2、ReS2、SnO等材料。
本实施例中，所述栅电位调制结构400采用了两层绝缘材料中间夹电位调制层的“三明治”结构，包括第一介电层401、电位调制层403和第二介电层402，其中所述第一介电层401和所述第二介电层402的材料为绝缘材料，例如可以为硅氧化物。所述电位调制层403用于调制沟道电位，其材料可以是多晶硅或其他适合用于调制电位的材料。具体地，所述栅电位调制结构400的厚度可以为2-100nm。
本实施例中，所述碳纳米管栅阵列500采用金属性碳纳米管。其中，每个碳纳米管501的管径为0.75～3nm，长度为100nm～50μm。由于神经元晶体管通常至少包括3个输入电极，本实施例中，所述碳纳米管栅阵列500作为神经元晶体管的多输入栅电极，所述碳纳米管501的数量应为3个以上，具体地，可根据实际需要设计排布更多数量的碳纳米管501。
本实施例中，所述碳纳米管栅阵列500的多个碳纳米管501表面覆盖有钝化层503。具体地，钝化层503的材料可以是诸如硅氧化物、硅氮化物或硅氮氧化物等绝缘材料。钝化层503的厚度可以根据实际需要设计，应当将碳纳米管501表面完全包裹覆盖，以实现碳纳米管501与周围环境的隔离。
图2为本实施例提供的神经元晶体管结构的原理示意图，源接触电极接Vss，漏接触电极接Vdd，分别连接半导体沟道两端；栅极采用多输入的栅电极阵列，分别接Vg1、Vg2、Vg3、……Vgn，在栅电极阵列与半导体沟道之间设有电位调制层，通过改变电位调制层的状态来调制半导体沟道电位，从而可实现神经元晶体管在栅上的加权功能。
下面结合附图进一步详细说明本实施例提供的神经元晶体管结构的制备方法。
请参阅图3a-3i，本实施例提供一种神经元晶体管结构的制备方法，包括如下步骤：
首先，如图3a所示，提供半导体衬底100。所述半导体衬底100可以是任何适合的半导体材料，例如可采用硅衬底。
如图3b所示，在所述半导体衬底100上形成绝缘层200。所述绝缘层200可以是氧化硅或其他适合的绝缘材料，例如，可采用在硅衬底上生长氧化层的方式形成绝缘层200。
如图3c所示，在所述绝缘层200上采用二维半导体材料形成半导体沟道300。所述半导体沟道300采用的二维半导体材料可以是MoS2、WS2、ReS2、SnO等材料。形成所述半导体沟道300的方法可以是化学气相沉积(CVD)、物理气相沉积(PVD)、金属有机化合物化学气相沉积(MOCVD)、原子层沉积(ALD)等沉积方法，或其他适合的工艺。
如图3d所示，在所述半导体沟道300上形成栅电位调制结构400，所述栅电位调制结构400由下至上依次包括第一介电层401、电位调制层403和第二介电层402。其中，所述第一介电层401和所述第二介电层402的材料为绝缘材料，例如可以采用硅氧化物形成。所述电位调制层403用于调制沟道电位，可以采用多晶硅或其他适合用于调制电位的材料制作。形成所述栅电位调制结构400的方法可以选自CVD、MOCVD、ALD、分子束外延(MBE)中的一种或多种，或其他适合的工艺。形成的栅电位调制结构400的厚度可以为2-50nm。
如图3e所示，在所述栅电位调制结构400上形成碳纳米管栅阵列500的多个碳纳米管501。每个碳纳米管501的管径范围可以是0.75～3nm，长度范围可以是100nm～50μm。优选地，采用金属性的碳纳米管。形成多个碳纳米管501的方法可以是电弧法、激光蒸发法、化学气相沉积法、热解聚合法等。
然后，如图3f所示，在所述多个碳纳米管501上覆盖钝化层503。具体地，钝化层503的材料可以是诸如硅氧化物、硅氮化物或硅氮氧化物等介电材料。钝化层503的厚度可以根据实际需要设计。钝化层503应当将每个碳纳米管501的表面完全包裹覆盖，以实现碳纳米管501与周围环境的隔离。形成所述钝化层503的方法可以选自化学气相沉积、物理气相沉积、金属有机化合物化学气相沉积、原子层沉积中的一种或多种或其他适合的工艺。
如图3g所示，在所述碳纳米管栅阵列500两端分别形成开口露出所述半导体沟道300的顶部。形成左右两个开口时，去除了所述碳纳米管栅阵列500两端多余的钝化层503和其两端下方多余的部分栅电位调制结构400，以便在所述碳纳米管栅阵列500的左右两端露出埋于下方的半导体沟道300。形成开口的方法可以为干法刻蚀、原子层刻蚀(ALE)或其他适合的方法。
然后，如图3h所示，在所述开口紧邻所述碳纳米管栅阵列500的一侧形成侧墙隔离结构800。具体地，在左右两个开口内均形成有侧墙隔离结构800。侧墙隔离结构800可采用侧墙隔离(Spacer)工艺制作，其制作方法、材料和结构形态等为本领域技术人员所习知，故在此不作赘述。
最后，如图3i所示，在所述开口处填充导电材料形成分别与所述半导体沟道300连接的源接触电极600和漏接触电极700；以及形成分别引出所述多个碳纳米管501的多个栅接触电极502；其中，所述侧墙隔离结构800使所述碳纳米管栅阵列500和所述栅电位调制结构400分别与所述源接触电极600和漏接触电极700隔开。具体地，形成多个栅接触电极502的方法可以包括步骤：刻蚀所述钝化层503形成多个通孔以分别露出所述多个碳纳米管501，然后在所述通孔中填充导电材料，形成多个栅接触电极502。其中形成通孔的方法可以为干法刻蚀、原子层刻蚀(ALE)或其他适合的方法。栅接触电极502、源接触电极600和漏接触电极700可以采用Ti、Al、Ni、Au等导电材料，或其他适合的金属接触材料和结构。
综上所述，本发明的神经元晶体管结构，以二维半导体材料沟道代替传统的硅掺杂沟道，使沟道电荷更易控制，采用金属碳纳米管栅阵列作为神经元晶体管的多输入栅电极，可显著减小栅极尺寸。相对于现有的神经元MOS晶体管，本发明的神经元晶体管使器件性能得到了进一步提升，器件尺寸进一步缩小，有利于解决集成电路中晶体管数目及互连线增多带来的诸多问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种神经元晶体管结构，其特征在于，包括：
半导体衬底；
绝缘层，位于所述半导体衬底之上；
半导体沟道，位于所述绝缘层上，采用二维半导体材料；
栅电位调制结构，位于所述半导体沟道上，由下至上依次包括第一介电层、电位调制层和第二介电层；
碳纳米管栅阵列，位于所述栅电位调制结构之上，包括多个碳纳米管以及分别引出所述多个碳纳米管的多个栅接触电极；
源接触电极和漏接触电极，分别位于所述碳纳米管栅阵列两端，并分别与所述半导体沟道连接。
2.根据权利要求1所述的神经元晶体管结构，其特征在于：在所述源接触电极与所述碳纳米管栅阵列和栅电位调制结构之间以及在所述漏接触电极与所述碳纳米管栅阵列和栅电位调制结构之间分别设有侧墙隔离结构。
3.根据权利要求1所述的神经元晶体管结构，其特征在于：所述半导体衬底为硅衬底。
4.根据权利要求1所述的神经元晶体管结构，其特征在于：所述绝缘层为氧化硅。
5.根据权利要求1所述的神经元晶体管结构，其特征在于：所述半导体沟道采用的二维半导体材料为MoS2、WS2、ReS2或SnO。
6.根据权利要求1所述的神经元晶体管结构，其特征在于：所述栅电位调制结构中，所述第一介电层和所述第二介电层的材料为硅氧化物。
7.根据权利要求1所述的神经元晶体管结构，其特征在于：所述栅电位调制结构中，所述电位调制层的材料为多晶硅。
8.根据权利要求1所述的神经元晶体管结构，其特征在于：所述栅电位调制结构的厚度为2-100nm。
9.根据权利要求1所述的神经元晶体管结构，其特征在于：所述碳纳米管栅阵列采用金属性碳纳米管，每个碳纳米管的管径为0.75～3nm，长度为100nm～50μm。
10.根据权利要求1所述的神经元晶体管结构，其特征在于：所述碳纳米管栅阵列的多个碳纳米管表面覆盖有钝化层。
11.根据权利要求1所述的神经元晶体管结构，其特征在于：所述碳纳米管的数量为3个以上。
12.一种神经元晶体管结构的制备方法，其特征在于，所述方法包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成绝缘层；
在所述绝缘层上采用二维半导体材料形成半导体沟道；
在所述半导体沟道上形成栅电位调制结构，所述栅电位调制结构由下至上依次包括第一介电层、电位调制层和第二介电层；
在所述栅电位调制结构上形成碳纳米管栅阵列的多个碳纳米管；
在所述多个碳纳米管上覆盖钝化层；
在所述碳纳米管栅阵列两端分别形成开口露出所述半导体沟道的顶部；
在所述开口紧邻所述碳纳米管栅阵列的一侧形成侧墙隔离结构；
在所述开口处填充导电材料形成分别与所述半导体沟道连接的源接触电极和漏接触电极；以及形成分别引出所述多个碳纳米管的多个栅接触电极；
其中，所述侧墙隔离结构使所述碳纳米管栅阵列和所述栅电位调制结构分别与所述源接触电极和漏接触电极隔开。
13.根据权利要求12所述的神经元晶体管结构的制备方法，其特征在于：形成多个栅接触电极的方法包括步骤：刻蚀所述钝化层形成多个通孔以分别露出所述多个碳纳米管，然后在所述通孔中填充导电材料，形成多个栅接触电极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611235603.5A CN108258044B (zh) | 2016-12-28 | 2016-12-28 | 一种神经元晶体管结构及其制备方法 |
| TW106118147A TWI661562B (zh) | 2016-12-28 | 2017-06-01 | 一種神經元電晶體結構及其製備方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611235603.5A CN108258044B (zh) | 2016-12-28 | 2016-12-28 | 一种神经元晶体管结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108258044A true CN108258044A (zh) | 2018-07-06 |
| CN108258044B CN108258044B (zh) | 2020-12-15 |
Family
ID=62720129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611235603.5A Active CN108258044B (zh) | 2016-12-28 | 2016-12-28 | 一种神经元晶体管结构及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108258044B (zh) |
| TW (1) | TWI661562B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473549A (zh) * | 2018-10-29 | 2019-03-15 | 北京大学 | 一种基于二维半导体材料的突触晶体管及其制备方法 |
| CN112885830A (zh) * | 2019-11-29 | 2021-06-01 | 芯恩（青岛）集成电路有限公司 | 堆叠神经元器件结构及其制作方法 |
| CN112909009A (zh) * | 2019-12-03 | 2021-06-04 | 芯恩（青岛）集成电路有限公司 | 三维无结型神经元网络器件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090250742A1 (en) * | 2007-03-26 | 2009-10-08 | Atsuhiro Kinoshita | Neuron device |
| CN102339735A (zh) * | 2011-10-12 | 2012-02-01 | 北京大学 | 一种石墨烯晶体管的制备方法 |
| CN102569396A (zh) * | 2010-12-29 | 2012-07-11 | 中国科学院微电子研究所 | 晶体管及其制造方法 |
| CN105810750A (zh) * | 2014-12-29 | 2016-07-27 | 中芯国际集成电路制造(上海)有限公司 | 一种碳纳米管神经元器件及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI222742B (en) * | 2003-05-05 | 2004-10-21 | Ind Tech Res Inst | Fabrication and structure of carbon nanotube-gate transistor |
| US8232561B2 (en) * | 2006-06-29 | 2012-07-31 | University Of Florida Research Foundation, Inc. | Nanotube enabled, gate-voltage controlled light emitting diodes |
| US8698226B2 (en) * | 2008-07-31 | 2014-04-15 | University Of Connecticut | Semiconductor devices, methods of manufacture thereof and articles comprising the same |
| CN106910687B (zh) * | 2015-12-23 | 2019-11-26 | 上海新昇半导体科技有限公司 | 垂直真空密封碳纳米管场效应晶体管及其制造方法 |
-
2016
- 2016-12-28 CN CN201611235603.5A patent/CN108258044B/zh active Active
-
2017
- 2017-06-01 TW TW106118147A patent/TWI661562B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090250742A1 (en) * | 2007-03-26 | 2009-10-08 | Atsuhiro Kinoshita | Neuron device |
| CN102569396A (zh) * | 2010-12-29 | 2012-07-11 | 中国科学院微电子研究所 | 晶体管及其制造方法 |
| CN102339735A (zh) * | 2011-10-12 | 2012-02-01 | 北京大学 | 一种石墨烯晶体管的制备方法 |
| CN105810750A (zh) * | 2014-12-29 | 2016-07-27 | 中芯国际集成电路制造(上海)有限公司 | 一种碳纳米管神经元器件及其制作方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109473549A (zh) * | 2018-10-29 | 2019-03-15 | 北京大学 | 一种基于二维半导体材料的突触晶体管及其制备方法 |
| CN112885830A (zh) * | 2019-11-29 | 2021-06-01 | 芯恩（青岛）集成电路有限公司 | 堆叠神经元器件结构及其制作方法 |
| CN112909009A (zh) * | 2019-12-03 | 2021-06-04 | 芯恩（青岛）集成电路有限公司 | 三维无结型神经元网络器件及其制作方法 |
| TWI747388B (zh) * | 2019-12-03 | 2021-11-21 | 大陸商芯恩（青島）積體電路有限公司 | 三維無接面型神經元網路元件及其製作方法 |
| US11398490B2 (en) | 2019-12-03 | 2022-07-26 | Sien (Qingdao) Integrated Circuits Co., Ltd | Stacked neural device structure and manufacturing method thereof |
| CN112909009B (zh) * | 2019-12-03 | 2022-12-20 | 芯恩（青岛）集成电路有限公司 | 三维无结型神经元网络器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108258044B (zh) | 2020-12-15 |
| TW201838189A (zh) | 2018-10-16 |
| TWI661562B (zh) | 2019-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7838389B2 (en) | Enclosed void cavity for low dielectric constant insulator | |
| CN104040693B (zh) | 一种金属氧化物tft器件及制造方法 | |
| CN108258038A (zh) | 神经元晶体管结构及其制备方法 | |
| CN103972303A (zh) | 二极管、esd保护电路及其制造方法 | |
| CN107615493A (zh) | 具有减小的寄生电容的绝缘体器件 | |
| CN108258044A (zh) | 一种神经元晶体管结构及其制备方法 | |
| CN104183601A (zh) | 具有氧化物薄膜晶体管的平板显示装置及其制造方法 | |
| CN108242469A (zh) | 直立2d fet器件 | |
| CN110459602A (zh) | 具有纵向浮空场板的器件及其制造方法 | |
| CN105336746B (zh) | 一种双栅极薄膜晶体管及其制作方法、以及阵列基板 | |
| CN111755512A (zh) | 一种半导体器件及其制备方法 | |
| CN109979939A (zh) | 半导体存储器件结构及其制作方法 | |
| US20170148889A1 (en) | Metal oxide semiconductor field effect transistor power device with multi gates connection | |
| KR100919576B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US9502583B2 (en) | Complementary high mobility nanowire neuron device | |
| US11227948B2 (en) | Lateral double-diffused metal oxide semiconductor component and manufacturing method therefor | |
| CN102645811B (zh) | 电子纸有源基板及其制造方法和电子纸显示屏 | |
| CN104282751B (zh) | 高集成度高迁移率源漏栅辅控型无结晶体管 | |
| CN106024637A (zh) | 薄膜晶体管及其制作方法 | |
| CN102376750B (zh) | 边缘端接区 | |
| US20100276810A1 (en) | Semiconductor device and fabrication method thereof | |
| CN107221500A (zh) | 双沟槽场效应管及其制备方法 | |
| CN108257961A (zh) | 一种栅阵列无结半导体沟道存储器结构及其制备方法 | |
| CN109712878B (zh) | 场效应管及半导体器件的制造方法 | |
| CN103956383B (zh) | 一种基于多顶栅结构的晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |