CN102376750B - 边缘端接区 - Google Patents
边缘端接区 Download PDFInfo
- Publication number
- CN102376750B CN102376750B CN201110230833.3A CN201110230833A CN102376750B CN 102376750 B CN102376750 B CN 102376750B CN 201110230833 A CN201110230833 A CN 201110230833A CN 102376750 B CN102376750 B CN 102376750B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- gate
- area
- edge
- finger piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 238000002955 isolation Methods 0.000 claims abstract description 36
- 230000005669 field effect Effects 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 210000001503 joint Anatomy 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
在具有深沟槽(20、34)边缘端接区(2)和中心区(4)之间形成隔离区(14)。隔离区包括从边缘栅极沟槽区(28)延伸至中心区(4)中的栅极沟槽(6)的栅极指状物(18)，以将边缘栅极沟槽区与中心区中的栅极沟槽(6)电连接。隔离区也包括从边缘端接区朝着中心区(4)延伸的隔离指状物(22、24)以及栅极指状物(18)之间的栅极，用于利用RESURF效应减小击穿电压。
Description
技术领域
本发明涉及半导体器件的边缘端接区(edge termination region)及其制造方法。
背景技术
多种方法用于处理半导体器件的边缘。一般来说，本发明是为了避免由于边缘效应导致的半导体器件的击穿。
在US2010／0001362中教导了使用已知为“减小的表面场(reduced surface field)”效应的现有技术方法实现边缘端接。“减小的表面场”通常缩写为RESURF。
发明内容
根据本发明，提出了一种具有边缘端接区的半导体器件。
本发明的发明人旨在有效地提供一种边缘端接区中的RESURF结构，以与不具有RESURF结构的布置相比，增加器件的击穿电压。
如上所述，在US2010／0001362中教导了实现这种RESURF结构的一种方法。这种方法使用柱子(pillar)来实现合适的结构。
当将这种柱子集成到传统工艺中时，执行集成的一种便利步骤是在已知为接触开口的掩模步骤之后，即在沉积绝缘体(例如正硅酸乙酯，TEOS)和在绝缘体中产生开口之后。可以在此时使用绝缘体来执行离子注入，产生多个柱子用作RESURF结构，以保护半导体器件的其余部分。这种方法的问题当然在于注入只发生在绝缘体中存在开口的区域中。这在有源区中很好，但是在边缘端接区中不容易实现。具体地，为了隔离的目的，在栅极金属和源极金属之间需要间隙，并且在这种间隙中不可能放置触点。因此，柱子不能设置在这种间隙中，其结果是在这一区域中可能在较低的电压下就发生击穿。
为了解决这一问题，本发明的发明人所采用的方案是在中间区中使用不同的RESURF效应，即通过在这一区域中栅极沟槽的两侧均结合隔离指状物。栅极沟槽用于将边缘栅极沟槽与中心有源区中半导体器件的栅极相连。
另一个原因在于为了节省硅面积，确实是节省一个掩模，便利方式是在半导体器件的边缘区上沉积栅极金属，并且将栅极金属与这一区域中沟槽中的边缘栅极导体相连。在这种情况下，栅极金属可以导致显著地增加栅极-漏极电容，所述栅极-漏极电容会严重地影响器件的性能。
通过提供与栅极指状物相交替的隔离指状物，可以在这一区域中实现“减小的表面场”(“RESURF”)效应。这可以改善电容效应，尤其减小栅极-漏极电容。
在另一方面，本发明涉及一种制造半导体器件的方法。
附图说明
为了更好理解本发明，现在将参考附图并且只作为示例描述实施例，其中：
图1示出了本发明第一实施例的顶视图；
图2示出了本发明第一实施例的制造阶段，沿图1的A-A线得到的侧面截面图；
图3示出了本发明第一实施例的后续制造阶段，沿图1的A-A线得到的侧面截面图；
图4示出了本发明的第二实施例；
图5示出了本发明的第三实施例；以及
图6示出了本发明的第四实施例。
相同的参考数字在不同的附图中用于相同或相应的特征，并且不必重复涉及这些特征的描述。附图是示意性的，并且没有按比例绘制。
具体实施方式
参考图1至图3，图1示出了根据第一实施例的半导体器件在沉积栅极和源极金属化物(metallisation)之前的制造阶段的顶视图，尽管图1确实用虚线示出了其中沉积这些金属化物的相关区域，以及图2是这一阶段的半导体器件的侧视图。图3示出了在沉积栅极和源极金属化物之后的情况。
半导体器件包括边缘端接区2和中心区4。因此，图1的左侧边缘是半导体器件的边缘，图1的右侧是中心区，在该实施例中，中心区包括高压半导体器件。因此，图1中从顶部到底部的方向是圆周方向，绕着器件的周长，而从左到右的方向是径向，从边缘朝着中心区4。
半导体器件的中心区4包括栅极沟槽6，栅极沟槽6与半导体本体区8相交替。用垂直线示出了栅极沟槽。在所述示例中，栅极沟槽的深度是0.4μm到1.2μm，在一些情况下高至1.8μm。栅极沟槽包括绝缘的侧壁(insulated sidewall)，并且填充有导电栅极。提供了源极区52和漏极区60，漏极区由衬底构成。如现有技术已知的，栅极沟槽6中的栅极控制源极52和漏极60之间的垂直传导。
在半导体本体中形成各种部件之后，沉积绝缘体层(在示例中是TEOS)54和通过单个掩模限定各种接触区。在中心区4中，将源极接触区10限定在半导体本体区8的顶部处，以提供源极接触。
源极金属12设置在这一区域上(图3)，向源极接触区提供电接触。半导体器件从而在中心区4中包括垂直高压场效应晶体管，源极52位于顶部且漏极60是衬底，这一示例中的高压场效应晶体管由单一的场效应晶体管构成，该场效应晶体管配置作为具有器件单元间距的重复单元，在该示例中器件单元间距是1.7μm。
本领域普通技术人员应该理解的是存在可以在中心区中形成的其他类型的器件。例如，也可以形成横向(lateral)场效应晶体管。中心区也可以包括具有多个部件的集成电路。
在边缘端接区2中形成的边缘端接按照不要求太多附加掩模或工艺的方式形成。边缘端接包括例如延伸1.0μm到8.0μm深度的深沟槽20、34，在该示例中深度是2μm。
隔离区14形成于边缘端接区2和中心区4之间。隔离区14包括沿径向延伸的隔离指状物22、24。
中间半导体区36保持将隔离指状物22、24与栅极指状物18相分离。
栅极沟槽6具体地包括在边缘端接区中的边缘栅极沟槽28和在边缘栅极沟槽中限定的栅极接触30。按照与源极接触10相同的方式和相同的工艺定义栅极接触30。与隔离指状物22、24相交替的栅极指状物18将边缘栅极沟槽28与中心区4中的栅极沟槽6相连。
栅极金属32在边缘端接区上延伸，并且提供与栅极接触30的电连接，从而提供与边缘栅极沟槽28的电连接，并且提供经由栅极指状物18至栅极沟槽6的电连接。按照这种方式，栅极端接区2用于栅极连接，从而避免了需要分离的区域来连接栅极。
隔离指状物包括：第一隔离指状物22，从深沟槽20向内延伸，从这些沟槽经过边缘栅极沟槽28；以及第二隔离指状物24，所述第二隔离指状物没有与深沟槽20相连，但是与边缘栅极沟槽28对齐、从边缘栅极沟槽28向内朝着中心区4延伸。注意，深沟槽20、第一隔离指状物22和第二隔离指状物24在单一工艺中形成。
深沟槽20、34以及第一和第二隔离指状物22、24具有厚的氧化物侧壁，并且填充有导电多晶硅。导电多晶硅可以是p型或n型的，但是方便的是掺杂浓度足够高，使得多晶硅有效地用作导体。
在隔离指状物22、24上限定了沟槽接触26，这些沟槽接触以与源极接触10和栅极接触30相同的工艺形成。沟槽接触26与源极金属12相连，源极金属因此不只与中心区4中的源极接触10交叠，而且也与隔离区14交叠，使得配置成深沟槽20和隔离指状物22、24与源极相连。注意：是第一隔离指状物22与深沟槽20相连，提供与这些深沟槽20的源极连接。还应该注意的是存在不与源极相连的外部深沟槽34，这不会引起什么问题。
通过边缘栅极沟槽28和包含有源器件的中心区4之间的源极相连隔离指状物22、24，通过隔离区14中减小的表面场效应将边缘区中的边缘栅极沟槽的电容从器件屏蔽。
为了制造这种器件，在中心区4中的器件制造是相对标准的，因此将不再详细描述。具体地，具有栅极沟槽6、本体8以及源极和漏极52、60的垂直场效应晶体管的形成是已知的。
制造的一个方面是值得指出的。通过比本体8更高的n型载流子密度的注入区形成源极52。通过使用具有源极-n掩模边缘50的源极-n掩模(图1)对其进行图案化，使得源极52不会到达源极接触10的外边缘。这种掩模确保了在边缘端接区中不存在源极52，而在边缘端接区中可能产生寄生npn晶体管，如果高的雪崩电流流过其中时可能会引起故障。
在替代的实施例中，消除了源极-n掩模，并且在半导体器件的整个表面上执行源极52的注入，这依赖于通过所述结构实现的改善的击穿。
在有源区中栅极沟槽6的制造期间，将相同的掩模和工艺步骤用于形成如上所述和如图1所示的边缘栅极沟槽28和栅极指状物18。
隔离限定掩模用于在单次操作中形成深沟槽隔离结构的深沟槽20、34、以及指状物22、24。原理上来说，这一步骤可以在制造栅极沟槽之前或之后进行。
在形成半导体本体和本体中的结构之后，将TEOS层54沉积到整个结构上，并且形成接触开口30、26、10。在这一阶段，p型柱子56沉积穿过中心区4中的源极接触开口10。这些提供了中心区4中的RESURF效应。p型柱子从而与源极接触开口10对齐。注意：源极、本体和漏极的半导体器件的结构保持与栅极沟槽6相邻，因为源极接触开口10不会延伸到远至栅极沟槽。因此，维持了半导体器件的功能。
通过相同的开口30、26、10执行(未示出)另外的刻蚀，壕沟刻蚀(moat etch)，这种壕沟刻蚀与深沟槽相比相对较浅。然后，沉积金属层，并且使用另外的掩模对该层进行图案化以形成栅极金属32和源极金属12，栅极金属与栅极接触30相连，而源极金属与源极接触10和沟槽接触26相连。壕沟刻蚀意味着金属层不只在表面而且也在壕沟的侧面处接触多晶硅，这可以用于改善栅极金属32和源极金属12的连接。如果不要求这种改善，则也可以省略壕沟刻蚀。
应该注意的是附图没有按比例绘制，实际上在图3的金属化物层顶 部中所示的略微下降(slight dips)在实际生活中可以是相对较深的沟槽，深度与宽度的量级相同或者深度是宽度的两倍。如果需要，可以用钨插塞填充这些沟槽。
这种结构的多种其他方面是值得注意的。
首先，边缘栅极沟槽28和隔离指状物22、24的区域中的边缘单元间距(edge cell pitch)与中心区4中的器件单元间距不相同。边缘栅极沟槽的间距相当大，这允许足够的空间用于屏蔽隔离指状物22、24。
中心区中的器件的栅极沟槽6与边缘栅极沟槽28处的栅极金属32相连，边缘栅极沟槽28比所述结构中其他地方的栅极沟槽更宽。这改善了与栅极的连接。
这种结构包括浮置的中间半导体区36。在许多示例中，这不会引起问题，因为面积非常小，并且这些区域由深沟槽、隔离指状物22、24所包围。
然而，在图4所示的替代实施例中的器件结构的变化确保了这些中间半导体区不是浮置的，而是源极连接的中间半导体区38。这是通过将中间半导体区38与中心区4中的源极区8相连的桥接40来确保的。
在图5中示出了图1的器件结构的用于实现相同结果的替代变化。
在这种情况下，隔离指状物22、24每一个一分为二，即外部区44、内部区46以及外部区和内部区之间的桥接42。源极接触47设置在外部区44、内部区46和所述桥接的每一个中，以将它们的每一个都与源极金属12相连。因此在该实施例中，桥接42提供隔离区中半导体的源极连接。
在图6中示出了另外的变体。在这种情况下，用与边缘栅极沟槽28简单地交替的单组隔离指状物22来代替第一和第二隔离指状物22、24。在这种情况下，边缘栅极沟槽取向为朝着中心区4延伸，而不是如图1至图3实施例那样圆周地延伸。
另外在所示示例中，隔离指状物22、24与源极相连，但是在替代实施例中，隔离指状物可以保留为浮置的。
本领域普通技术人员应该认识到修改是可能的。例如，术语“源极金属”和“栅极金属”中的术语“金属”并非意欲排除并非严格意义上的纯金属的金属导电结构。
Claims (13)
1.一种半导体器件，具有边缘端接区，所述器件包括：
中心有源区，形成具有半导体本体的至少一个场效应晶体管，所述场效应晶体管具有源极、漏极和栅极；
边缘端接区，包括至少一个深沟槽区和多个边缘栅极沟槽区；所述深沟槽区具有绝缘的侧壁并填充有导电材料；所述边缘栅极沟槽区包括沟槽中的绝缘栅极；以及
边缘端接区和中心有源区之间的隔离区，所述隔离区包括从边缘栅极沟槽区延伸至中心有源区中的栅极沟槽的栅极指状物，以将边缘栅极沟槽区与中心有源区中的栅极沟槽电连接，并且所述隔离区还包括从边缘端接区朝着中心有源区延伸、并位于栅极指状物之间的导电隔离指状物；其中导电隔离指状物与栅极指状物各包括具有绝缘侧壁并由导电材料填充的沟槽。
2.根据权利要求1所述的半导体器件，其中所述源极是第一导电类型的，所述源极通过多个源极接触与源极金属相连，所述半导体器件还包括：第二导电类型的区域，从所述源极接触延伸到半导体本体中，用于减小中心有源区中的击穿电压。
3.根据权利要求2所述的半导体器件，其中所述源极金属还与隔离指状物上的沟槽接触相连，以将所述隔离指状物与源极相连。
4.根据权利要求1到3中任一项所述的半导体器件，还包括边缘栅极沟槽区上的栅极金属，所述栅极金属通过边缘栅极沟槽区上的栅极接触与边缘栅极沟槽区相连，以向半导体器件提供栅极连接。
5.根据权利要求1到3中任一项所述的半导体器件，其中所述中心有源区包括具有源极间距的多个源极接触，并且所述多个边缘栅极沟槽区的间距大于所述源极间距。
6.根据权利要求1到3中任一项所述的半导体器件，还包括所述边缘端接区中的n阱。
7.根据权利要求1到3中任一项所述的半导体器件，还包括边缘端接区上的栅极金属，所述栅极金属与边缘栅极沟槽区中的栅极接触直接接触，以向半导体器件提供栅极连接。
8.根据权利要求1到3中任一项所述的半导体器件，其中所述隔离指状物包括：
第一组隔离指状物，是深沟槽区的延伸；以及
第二组隔离指状物，通过边缘栅极沟槽区与深沟槽区相分离，并且与第一组隔离指状物相交替。
9.根据权利要求1至3中任一项所述的半导体器件，其中所述隔离指状物各自是深沟槽区的延伸，以及
所述隔离指状物与边缘栅极沟槽区相交替。
10.根据权利要求1到3中任一项所述的半导体器件，其中至少一些隔离指状物具有外部区和内部区，所述外部区是深沟槽区的延伸，所述内部区通过指状物半导体区与外部区相分离；
所述半导体器件还包括在至少一些所述隔离指状物的外部区、指状物半导体区和内部区的每一个中的源极接触，所述源极接触与源极金属相连。
11.一种制造半导体器件的方法，包括：
(a)形成具有至少一个场效应晶体管的中心有源区，所述场效应晶体管具有第一导电类型的半导体本体，所述场效应晶体管具有源极、漏极和栅极；
(b)形成边缘端接区，所述边缘端接区包括至少一个深沟槽区和多个边缘栅极沟槽区；所述深沟槽区具有绝缘的侧壁并填充有导电材料；所述边缘栅极沟槽区包括沟槽中的绝缘栅极；
(c)在边缘端接区和中心有源区之间形成隔离区，所述隔离区包括栅极指状物，所述栅极指状物从边缘栅极沟槽区延伸至中心有源区中的栅极沟槽，并且所述隔离区还包括从边缘端接区朝着中心有源区延伸、并位于栅极指状物之间的导电隔离指状物；其中导电隔离指状物与栅极指状物各包括具有绝缘侧壁并由导电材料填充的沟槽；
其中步骤(a)、(b)和(c)能够按照任意顺序执行和/或并发执行，所述方法还包括：
(d)沉积绝缘层；
(e)在绝缘层中形成接触开口；以及
(f)通过接触开口注入与第一导电类型相反的第二导电类型的区域，用于减小所述器件的击穿电压。
12.根据权利要求11所述的方法，包括：在整个半导体器件上注入比半导体本体掺杂浓度高的掺杂浓度的第一导电类型的区域，以在中心有源区中形成源极。
13.根据权利要求11或12所述的方法，还包括：在边缘端接区中注入第二导电类型的反掺杂，以减小边缘端接区中的半导体表面处的第一导电类型的掺杂。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP10172933.3A EP2421044B1 (en) | 2010-08-16 | 2010-08-16 | Edge Termination Region for Semiconductor Device |
| EP10172933.3 | 2010-08-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102376750A CN102376750A (zh) | 2012-03-14 |
| CN102376750B true CN102376750B (zh) | 2015-04-08 |
Family
ID=43568183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110230833.3A Active CN102376750B (zh) | 2010-08-16 | 2011-08-12 | 边缘端接区 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8513733B2 (zh) |
| EP (1) | EP2421044B1 (zh) |
| CN (1) | CN102376750B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1401755B1 (it) | 2010-08-30 | 2013-08-02 | St Microelectronics Srl | Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione. |
| IT1401754B1 (it) | 2010-08-30 | 2013-08-02 | St Microelectronics Srl | Dispositivo elettronico integrato e relativo metodo di fabbricazione. |
| IT1401756B1 (it) * | 2010-08-30 | 2013-08-02 | St Microelectronics Srl | Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione. |
| CN103928460B (zh) * | 2014-04-21 | 2017-06-30 | 上海联星电子有限公司 | 一种射频横向扩散金属氧化物半导体版图结构 |
| US9589847B1 (en) * | 2016-02-18 | 2017-03-07 | International Business Machines Corporation | Metal layer tip to tip short |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000042665A1 (de) * | 1999-01-11 | 2000-07-20 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Mos-leistungsbauelement und verfahren zum herstellen desselben |
| GB9917099D0 (en) * | 1999-07-22 | 1999-09-22 | Koninkl Philips Electronics Nv | Cellular trench-gate field-effect transistors |
| DE10350684B4 (de) * | 2003-10-30 | 2008-08-28 | Infineon Technologies Ag | Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung |
| WO2006126164A2 (en) | 2005-05-24 | 2006-11-30 | Nxp B.V. | Edge termination for semiconductor device |
| US7799642B2 (en) * | 2007-10-02 | 2010-09-21 | Inpower Semiconductor Co., Ltd. | Trench MOSFET and method of manufacture utilizing two masks |
| JP5165995B2 (ja) * | 2007-11-07 | 2013-03-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US8304314B2 (en) * | 2008-09-24 | 2012-11-06 | Semiconductor Components Industries, Llc | Method of forming an MOS transistor |
-
2010
- 2010-08-16 EP EP10172933.3A patent/EP2421044B1/en active Active
-
2011
- 2011-08-12 CN CN201110230833.3A patent/CN102376750B/zh active Active
- 2011-08-15 US US13/210,308 patent/US8513733B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8513733B2 (en) | 2013-08-20 |
| US20120037980A1 (en) | 2012-02-16 |
| EP2421044A1 (en) | 2012-02-22 |
| CN102376750A (zh) | 2012-03-14 |
| EP2421044B1 (en) | 2015-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9153676B2 (en) | Insulated gate bipolar transistor | |
| JP5985624B2 (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
| JP2014060386A (ja) | 半導体装置 | |
| JP2014060387A (ja) | 半導体装置 | |
| JP2015179707A (ja) | 半導体装置およびその製造方法 | |
| US20210242342A1 (en) | Semiconductor device and method for manufacturing same | |
| CN102376750B (zh) | 边缘端接区 | |
| US20170179266A1 (en) | Semiconductor device and manufacturing method for semiconductor device | |
| JP7327672B2 (ja) | 半導体装置 | |
| CN103681668A (zh) | 半导体装置 | |
| JP2019024133A (ja) | 半導体装置 | |
| JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| CN113540215B (zh) | 一种高可靠性功率mosfet及其制造方法 | |
| CN105514166A (zh) | Nldmos器件及其制造方法 | |
| US20100276810A1 (en) | Semiconductor device and fabrication method thereof | |
| CN209298120U (zh) | 在soi衬底上形成的半导体器件 | |
| JP2017212462A (ja) | 半導体装置 | |
| TW201448210A (zh) | 具有汲極在頂部的功率電晶體及其形成方法 | |
| KR20050009797A (ko) | 셀로우 트렌치 소자 분리막을 갖는 고전압 트랜지스터의구조 | |
| CN112864248A (zh) | Sgtmosfet器件及制造方法 | |
| US11799024B2 (en) | Semiconductor device and preparation method therefor | |
| US10535765B2 (en) | Power semiconductor device | |
| KR101216866B1 (ko) | 절연형 게이트 바이폴라 트랜지스터 | |
| US11862676B2 (en) | Semiconductor device and preparation method thereof | |
| CN102867848A (zh) | 沟槽式功率半导体元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160913 Address after: Holland Ian Deho Finn Patentee after: Naizhiya Co., Ltd. Address before: Holland Ian Deho Finn Patentee before: Koninkl Philips Electronics NV |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Nijmegen Patentee after: Yasuyo Co. Ltd. Address before: Holland Ian Deho Finn Patentee before: Naizhiya Co., Ltd. |