CN102867848A - 沟槽式功率半导体元件及其制造方法 - Google Patents

Abstract

一种沟槽式功率半导体元件，具有一第一导电型的轻掺杂基板、至少二个沟槽、一栅极结构、一第二导电型的阱区、一第一导电型的第一掺杂区、至少二个沟槽底部重掺杂区、一接触窗与一导电结构，其中，沟槽位于所述轻掺杂基板上；并且，这些沟槽中包括至少一个栅极沟槽；栅极结构位于前述栅极沟槽内；阱区环绕栅极结构；第一掺杂区是位于所述阱区上方；沟槽底部重掺杂区形成于这些沟槽的底部，并且这个沟槽底部重掺杂区是互相连接；接触窗位于轻掺杂基板上，并与前述沟槽保持一预设距离；导电结构填入接触窗，以电性连接沟槽底部重掺杂区。本发明提出一种沟槽式功率半导体元件以及此沟槽式功率半导体元件的制造方法，简化了制造工艺，降低了制造成本。

Description

沟槽式功率半导体元件及其制造方法

技术领域

本发明涉及一种功率半导体元件及其制造方法，特别涉及一种沟槽式功率半导体元件及其制造方法。

背景技术

平面型功率半导体元件(例如功率金氧半场效晶体管(MOSFET))将栅极设置于基板表面，其电流通道沿着平行基材表面的走向流动，会占据基板的面积，而导致相邻单元(cell)的间隔距离无法任意缩减。相较之下，沟槽式功率半导体元件将栅极设置于沟槽内，使电流通道改为垂直走向，因而可以缩短单元间的间隔距离，提高集成度(integration)。

图1为一典型沟槽式金氧半场效晶体管的剖面示意图。如图1所示，此沟槽式金氧半场效晶体管具有一N型重掺杂基板10(以N+示意為N型重掺杂)、一N型轻掺杂外延层12(以N-示意為N型轻掺杂)、多个栅极沟槽14、多个栅极结构16、多个P型阱区17、多个源极掺杂区18与一层间介电层19。其中，N型轻掺杂外延层12位于N型重掺杂基板10上，栅极沟槽14位于N型轻掺杂外延层12中。栅极结构16位于栅极沟槽14内。P型阱区17位于N型轻掺杂外延层12的上部分，并且环绕栅极沟槽14。栅极结构16的周围包覆有一栅极介电层15，借以与P型阱区17及N型轻掺杂外延层12相区隔。源极掺杂区18位于P型阱区17的表面层，并且环绕栅极沟槽14。层间介电层19覆盖于栅极结构16上方。此层间介电层19内并制造有多个源极接触窗，以裸露源极掺杂区18。

一般而言，此沟槽式金氧半场效晶体管的源极电压通过一形成于层间介电层19上方的源极金属层(图未示)施加于源极掺杂区18，栅极电压通过一形成于层间介电层19上方的栅极金属层(图未示)施加于栅极结构16，漏极电压则是通过一形成于N型重掺杂基板10下方的漏极金属层(图未示)施加于N型重掺杂基板10。因此，芯片封装时需同时连接基板上下表面的电极，而造成封装技术上的限制。

由此可见，如何简化现有的沟槽式功率半导体元件的结构与制造方法，是本技术领域一个重要的课题。

发明内容

本发明的主要目的是提出一种沟槽式功率半导体元件以及此沟槽式功率半导体元件的制造方法，可以简化制造工艺，降低制造成本。

为达到上述目的，本发明提供一种沟槽式功率半导体元件。此沟槽式功率半导体元件具有一第一导电型的轻掺杂基板、至少二个沟槽、一栅极结构、一第二导电型的阱区、一第一导电型的第一掺杂区、至少二个沟槽底部重掺杂区、一接触窗与一导电结构。其中，沟槽位于所述轻掺杂基板上。并且，这些沟槽中包括至少一个栅极沟槽。栅极结构位于前述栅极沟槽内。阱区环绕栅极结构。表面掺杂区则是位于所述阱区上方。沟槽底部重掺杂区形成于这些沟槽的底部，并且这个沟槽底部重掺杂区互相连接。接触窗位于轻掺杂基板上，并与前述沟槽保持一预设距离。导电结构填入接触窗，以电性连接沟槽底部重掺杂区。

换句话说，本发明提供一种沟槽式功率半导体元件，包括：一第一导电型的轻掺杂基板；至少二个沟槽，位于所述轻掺杂基板上，所述沟槽包括至少一个栅极沟槽；一栅极结构，位于所述栅极沟槽内；一第二导电型的阱区，环绕所述栅极结构；一第一导电型的第一掺杂区，位于所述阱区上方；至少二个沟槽底部重掺杂区，形成于所述沟槽底部，并且所述沟槽底部重掺杂区互相连接；一接触窗，位于所述轻掺杂基板上，并与所述沟槽保持一预设距离；以及一导电结构，填入所述接触窗以电性连接所述沟槽底部重掺杂区。

在本发明的一实施例中，前述沟槽包括至少一个第一沟槽与至少一第二沟槽，第一沟槽用以容纳一栅极导线，第二沟槽用以容纳一终端结构。

在本发明的一实施例中，更包括一第一导电型的接触窗底部重掺杂区形成于接触窗底部，导电结构通过此接触窗底部重掺杂区电性连接至沟槽底部重掺杂区。

在本发明的一实施例中，更包括至少二个重掺杂磊晶结构，分别填入沟槽的一下部分，以形成相对应的沟槽底部重掺杂区于轻掺杂基板内。

在本发明的一实施例中，更包括至少二个第二导电型的重掺杂磊晶结构，分别填入沟槽的一下部分，栅极结构位于此重掺杂磊晶结构上方。

在本发明的一实施例中，接触窗与沟槽的开口位于轻掺杂基板的一上表面。

在本发明的一实施例中，接触窗位于轻掺杂基板的一侧边。

在本发明的一实施例中，沟槽底部重掺杂区为第一导电型，以制造一功率金氧半场效晶体管。

在本发明的一实施例中，沟槽底部重掺杂区为第二导电型，以制造一绝缘栅极双极晶体管。

依据前述槽式功率半导体元件，本发明亦提供一制造方法。此制造方法至少包括下列步骤：

一种沟槽式功率半导体元件的制造方法，至少包括下列步骤：(a)提供一第一导电型的轻掺杂基板；(b)形成至少二个沟槽于轻掺杂基板上，这些沟槽包括至少一个栅极沟槽；(c)形成一接触窗于轻掺杂基板上；(d)形成至少二个沟槽底部重掺杂区于相对应的沟槽底部；(e)施以热扩散制造工艺使沟槽底部重掺杂区互相连接；(f)形成一栅极结构于栅极沟槽内；(g)形成一第二导电型的阱区环绕栅极结构；(h)形成一第一导电型的第一掺杂区于阱区上方；以及(i)填入一导电结构于接触窗内，以电性连接沟槽底部重掺杂区。

本发明所提供的沟槽式功率半导体元件的制造方法，可以省却外延层的制造，有助于降低制造成本；并且源极导电结构、栅极导电结构与漏极导电结构，均位于基板的上表面，有利于后续的封装工艺的进行；可以缩短阱区与导电通道区间的轻掺杂区的厚度，有助于降低导通电阻。

关于本发明的优点与精神可以借助于以下的发明详述及所附附图得到进一步的了解。

附图说明

图1为一典型沟槽式金氧半场效晶体管的剖面示意图；

图2A至图2G为本发明沟槽式金氧半场效晶体管的制造方法的第一实施例；

图3A与图3B为本发明沟槽式金氧半场效晶体管的制造方法的第二实施例；

图4A与图4B为本发明沟槽式金氧半场效晶体管的制造方法的第三实施例；

图5A与图5B为本发明沟槽式金氧半场效晶体管的制造方法和的第四实施例；

图6为本发明应用于绝缘栅极双极晶体管的一较佳实施例；

图7为本发明沟槽式金氧半场效晶体管的漏极接触窗的设置位置的一较佳实施例。

【主要元件附图标记说明】

重掺杂基板10

轻掺杂外延层12

栅极沟槽14

栅极介电层15

栅极结构16

阱区17

源极掺杂区18

层间介电层19

轻掺杂基板110

图案层115

栅极沟槽122

第一沟槽124

第二沟槽126

接触窗128

沟槽底部重掺杂区132，232，532

接触窗底部重掺杂区134，534

导电通道区130，530

栅极结构150，250，350，450

栅极导线160，260，360，460

终端结构170，270，370，470

阱区152

表面掺杂区154，554

重掺杂区156

层间介电层180

导电结构192，194，196，592，594，596

重掺杂磊晶结构231

磊晶结构336

厚氧化层440

导电结构442

介电层443

元件区A1

导线区A2

终端区A3

具体实施方式

本发明的沟槽式功率半导体元件的主要技术特征是通过沟槽底部重掺杂区的制造，取代传统制造方法所需的重掺杂基板，同时可以省却形成重掺杂基板上的外延层，借以达到简化结构，降低制造成本的目的。

图2A至图2G为本发明沟槽式功率半导体元件的制造方法的第一实施例。本实施例以一功率金氧半场效晶体管为例。但是，本发明并不限于此。本发明亦可适用于其他功率半导体元件，如绝缘栅极双极性晶体管(IGBT)的制造。

如图2A所示，首先，不同于传统的金氧半场效晶体管的制造方法，于一N型重掺杂基板上制作N型外延层作为底材，本实施例直接利用一N型轻掺杂基板110作为底材(以N-示意為N型轻掺杂)，以省却N型外延层的制作。随后，在此N型轻掺杂基板110上制造一图案层115，以定义沟槽的位置。在本实施例中，此图案层115于此N型轻掺杂基板110上，由内而外依序定义栅极结构、栅极导线、终端(termination)结构与一接触窗的位置。

接下来，如图2B所示，通过图案层115蚀刻N型轻掺杂基板110，以形成至少一个栅极沟槽122、至少一个第一沟槽124以容纳栅极导线、至少一个第二沟槽126以容纳终端结构以及至少一接触窗128于N型轻掺杂基板110上。前述接触窗128可为一完整的沟槽，或是呈现阶梯状结构。随后，如图2C所示，通过图案层115，植入高浓度的N型掺杂于栅极沟槽122、第一沟槽124、第二沟槽126以及接触窗128底部，以形成多个沟槽底部重掺杂区132(以N+示意N型重掺杂)于前述各个沟槽122，124，126底部与一接触窗底部重掺杂区134于接触窗128底部。然后，施以一热扩散制造工艺，使各个沟槽底部重掺杂区132与接触窗底部重掺杂区134互相连接，以形成一导电通道130。在本实施例中，此导电通道区130即用以通入漏极电位。

随后，如图2D所示，于栅极沟槽122、第一沟槽124与第二沟槽126内，分别制造栅极结构150、栅极导线160与终端结构170。本实施例在形成栅极结构150、栅极导线160与终端结构170于各个沟槽122，124，126内的步骤前，先形成一介电层140覆盖各个沟槽122，124，126的内侧表面，以隔绝栅极结构150、栅极导线160、终端结构170与其下方的导电通道区130。本实施例以同一道步骤制造栅极结构150、栅极导线160与终端结构170，不过，本发明并不限于此。就一较佳实施例而言，终端结构170亦可以采取不同于栅极结构150的设计。

然后，如图2E所示，以离子植入方式植入P型掺杂于N型轻掺杂基板110，以形成P型阱区152于相邻的栅极结构150间。值得注意的是，此P型阱区152需与其下方的导电通道区130维持一定距离，以维持足够的崩溃电压。接下来，如图2F所示，形成一N型表面掺杂区154于P型阱区152内，以通入源极电位。然后，形成一层间介电层180于N型轻掺杂基板110上。此层间介电层180具有多个开口，以裸露阱区152、N型表面掺杂区154、栅极导线160与接触窗128。随后，形成P型重掺杂区156于阱区152中。值得注意的是，在制造开口于层间介电层180的步骤中，原本覆盖于接触窗128的内侧表面的介电层140同时被去除，以裸露位于接触窗128底部的导电通道区130。

然后，如图2G所示，形成三个各自独立的导电结构192，194与196于层间介电层180上，这些导电结构192，194，196通过层间介电层的开口，分别电性连接至表面掺杂区154、栅极导线160与导电信道区130，以通入源极、栅极与漏极的电位。

值得注意的是，本实施例所描述的P型与N型仅为例示，而非用以限定本发明。本发明制造方法亦可适用于制造沟槽式金氧半场效晶体管于一P型轻掺杂基板上。

其次，如图2B与图2C所示，本实施例在蚀刻制造沟槽122，124，126的步骤中，同时在轻掺杂基板110的边缘处制造接触窗128。而在后续利用离子植入方式形成沟槽底部重掺杂区132的步骤中，同时在接触窗128底部形成接触窗底部重掺杂区134。沟槽底部重掺杂区132通过接触窗底部重掺杂区134电性连接至导电结构196。不过，本发明并不限于此。举例来说，接触窗128可以在完成栅极结构150后，再形成于轻掺杂基板110上。此外，适当调整接触窗128的位置，亦可使接触窗128直接延伸至沟槽底部重掺杂区132内，而不需另外在接触窗128底部制造接触窗底部重掺杂区134。举例来说，由轻掺杂基板110的侧边向内削除部分基板110的材料，即可形成接触窗以裸露沟槽底部重掺杂区。

相较于现有的沟槽式金氧半场效晶体管的制造方法，本实施例利用N型轻掺杂基板110取代传统制造方法所需的N型外延层，并以沟槽底部重掺杂区132作为源漏极间的导电通道，因而可以省却形成N型外延层的制造，同时，也不需在基板背面制造导电金属层。其次，本实施例的用来通入漏极电位的导电通道区130紧接于沟槽122，124，126的底部，因此可以缩短表面掺杂区154与导电通道区130间的N型轻掺杂区的厚度，有助于降低导通电阻(On-resistance)。此外，本实施例亦将原本位于基板背面的漏极导电结构，改为形成于基板正面，有助于后续封装工艺的进行。

根据上述沟槽式金氧半场效晶体管的制造方法，本发明制作出如图2G所示的一种沟槽式功率半导体组件。此沟槽式功率半导体组件具有一第一导电型的轻掺杂基板110、至少二个沟槽122，124，126、一栅极结构150、一第二导电型的阱区152、一第一导电型的第一掺杂区154、至少二个沟槽底部重掺杂区132、一接触窗128与一导电结构196。其中，沟槽122，124，126位于轻掺杂基板110上。并且，这些沟槽122，124，126中包括至少一个栅极沟槽122。栅极结构150位于前述栅极沟槽122内。阱区152环绕栅极结构150。第一导电型的第一掺杂区154则是位于所述阱区152上方。沟槽底部重掺杂区132形成于这些沟槽122，124，126的底部，并且各个沟槽底部重掺杂区132互相连接，形成一个导电通道区130。接触窗128位于轻掺杂基板110上，并与前述沟槽122，124，126保持一预设距离。导电结构196填入接触窗128，以电性连接沟槽底部重掺杂区132。

图3A与图3B为本发明沟槽式金氧半场效晶体管的制造方法的第二实施例。图3A的制造步骤接续图2B的制造步骤。不同于本发明的第一实施例以离子植入方式在栅极沟槽122、第一沟槽124与第二沟槽126的底部分别形成沟槽底部重掺杂区132，本实施例先在各个沟槽122，124，126的下部分填入N型重掺杂磊晶结构231。随后，再施以热扩散制造工艺使重掺杂磊晶结构231内的掺杂物向外扩散，以形成多个互相连接的沟槽底部重掺杂区232于N型轻掺杂基板110内。接下来，如图3B所示，直接于栅极沟槽122、第一沟槽124与第二沟槽126内，分别形成栅极结构250、栅极导线260与终端结构270。后续制造步骤与前述本发明第一实施例相类似，在此不予赘述。相較於图2G的沟槽式金氧半场效晶体管，本实施例制造出的沟槽式金氧半场效晶体管包括至少二个重掺杂磊晶结构231，填入沟槽122，124，126的下部分，以形成相对应的沟槽底部重掺杂区232于轻掺杂基板110内。

图4A与图4B为本发明沟槽式金氧半场效晶体管的制造方法的第三实施例。图4A的制造步骤接续图2C的制造步骤。在以热扩散制造工艺形成导电通道区130于N型轻掺杂基板110内的步骤后，在各个沟槽122，124，126的下部分填入磊晶结构336。此磊晶结构336可以为P型掺杂或是N型轻掺杂。随后，如图4B所示，直接于磊晶结构336上方形成栅极结构350、栅极导线360与终端结构370。后续制造步骤与前述本发明第一实施例相类似，在此不予赘述。相較於图2G的沟槽式金氧半场效晶体管，本实施例制造出的沟槽式金氧半场效晶体管包括至少二个磊晶结构336，填入沟槽122，124，126的下部分。栅极结构350則是位于磊晶结构336上方。前述磊晶结构336可为第二导电型或第一导电型轻掺杂。

图5A与图5B为本发明沟槽式金氧半场效晶体管的制造方法的第四实施例。图5A的制造步骤接续图2C的制造步骤。在以热扩散制造工艺形成导电通道区130于N型轻掺杂基板110内的步骤后，在各个沟槽122，124，126的底部制造一厚氧化层440。此厚氧化层440可以采用湿式氧化方式选择性成长于各个沟槽122，124，126的底部，亦可先在各个沟槽122，124，126内填入氧化硅，然后再以回蚀的方式形成此厚氧化层440。随后，如图5B所示，形成一导电结构442于沟槽122，124，126的下部分。此导电结构442的侧面通过一介电层443与导电通道区130相分隔。然后，在栅极沟槽122、第一沟槽124与第二沟槽126的上部分，分别形成栅极结构450、栅极导线460与终端结构470。所述位于栅极沟槽122内的导电结构442的电位会随着其上方的栅极结构450的电位产生偏移。

相较于图2G的沟槽式金氧半场效晶体管，本实施例制造出的沟槽式金氧半场效晶体管包括一厚氧化层440与一导电结构442。厚氧化层440位于沟槽122，124，126的底部。导电结构442位于沟槽122，124，126的下部分，并且位于厚氧化层440上方。

图6为本发明应用于绝缘栅极双极晶体管的制造的一较佳实施例。相较于本发明的第一实施例，沟槽122，124，126底部所形成的沟槽底部重掺杂区132为N型重掺杂，其导电型与轻掺杂基板110相同；在本实施例中，沟槽122，124，126底部所形成的沟槽底部重掺杂区532与接触窗128底部所形成的接触窗底部重掺杂区534均是P型重掺杂。因此，在导电通道区530与形成于P型阱区152上方的N型表面掺杂区554间形成PNPN交替的绝缘栅极双极晶体管结构。在此绝缘栅极双极晶体管结构中，N型表面掺杂区554通过导电结构592电性连接至一射极(emitter)，沟槽底部重掺杂区532则是通过形成于接触窗128内的导电结构596电性连接至一集极(collector)。

其次，所述沟槽式金氧半场效晶体管的制造方法的各个实施例，均可依图6所揭露的方式调整沟槽底部重掺杂区的导电型，应用于制造绝缘栅极双极晶体管。但是，在图4A与图4B的实施例中，填入沟槽122，124，126下部分的磊晶结构336受限于沟槽底部重掺杂区532，仅能为N型掺杂。

图7为本发明沟槽式金氧半场效晶体管的漏极接触窗的设置位置的一较佳实施例。图中显示轻掺杂基板110的角落。在本实施例中，元件区A1位于轻掺杂基板110的中央处，导线区A2与终端区A3依序位于元件区A1的外侧。接触窗128则是呈阶梯状，环绕轻掺杂基板110的四周。不过，本发明并不限于此。接触窗128可以仅仅环绕轻掺杂基板的部分侧边，亦可以形成于轻掺杂基板110的表面。

其次，请参照图2G所示，在前述各实施例中，位于栅极结构150下方的沟槽底部重掺杂区132依序通过位于栅极导线160与终端结构170下方的沟槽底部重掺杂区132，电性连接至导电结构196。不过，本发明并不限于此。随着轻掺杂基板上，元件、栅极导线160、终端结构170与接触窗128的配置位置的改变，位于栅极结构150下方的沟槽底部重掺杂区132亦可以直接电性连接至导电结构196，而不通过位于栅极导线160与终端结构170下方的沟槽底部重掺杂区132。

此外，请参照图2G所示，在前述各实施例中，接触窗128的开口与各个沟槽122，124，126的开口，位于轻掺杂基板110的同一侧。不过，本发明并不限于此。此接触窗128亦可以形成于轻掺杂基板110的下表面，或是形成于轻掺杂基板110的侧边。

相较于现有的沟槽式金氧半场效晶体管，本发明具有下列优点：

一、本发明所提供的沟槽式功率半导体元件的制造方法，可以省却外延层的制造，有助于降低制造成本。

二、本发明的沟槽式功率半导体元件可以使晶体管的各个电极，就功率金氧半场效晶体管而言，即为源极导电结构192、栅极导电结构194与漏极导电结构196，均位于基板的上表面，有利于后续的封装工艺的进行。

三、本发明所提供的沟槽式功率半导体元件，可以缩短阱区152与导电通道区130间的轻掺杂区的厚度，有助于降低导通电阻。

但是以上所述，仅为本发明的较佳实施例而已，不能以此限定本发明的保护范围，即凡依本发明内容所作的简单的等效变化与修改，皆仍属本发明保护范围内。另外本发明的任一实施例或权利要求保护范围不须达到本发明所揭示的全部目的或优点或特点。

Claims (17)

1.一种沟槽式功率半导体元件，其特征在于，包括：

一第一导电型的轻掺杂基板；

至少二个沟槽，位于所述轻掺杂基板上，所述沟槽包括至少一个栅极沟槽；

一栅极结构，位于所述栅极沟槽内；

一第二导电型的阱区，环绕所述栅极结构；

一第一导电型的第一掺杂区，位于所述阱区上方；

至少二个沟槽底部重掺杂区，形成于所述沟槽底部，并且所述沟槽底部重掺杂区互相连接；

一接触窗，位于所述轻掺杂基板上，并与所述沟槽保持一预设距离；以及

一导电结构，填入所述接触窗以电性连接所述沟槽底部重掺杂区。

2.如权利要求1所述的沟槽式功率半导体元件，其特征在于，其中，所述沟槽包括至少一个第一沟槽，以容纳一栅极导线。

3.如权利要求1所述的沟槽式功率半导体元件，其特征在于，其中，所述沟槽包括至少一个第二沟槽，以容纳一终端结构。

4.如权利要求1所述的沟槽式功率半导体元件，其特征在于，其中，更包括一接触窗底部重掺杂区，形成于所述接触窗底部。

5.如权利要求1所述的沟槽式功率半导体元件，其特征在于，更包括至少二个重掺杂磊晶结构，填入所述沟槽之一底部，所述重掺杂磊晶结构内的掺杂物向外扩散，以形成相对应的所述沟槽底部重掺杂区于所述轻掺杂基板内。

6.如权利要求1所述的沟槽式功率半导体元件，其特征在于，更包括至少二个磊晶结构，填入所述沟槽的一下部分，所述栅极结构位于所述磊晶结构上方，所述磊晶结构为所述第二导电型或所述第一导电型轻掺杂。

7.如权利要求1所述的沟槽式功率半导体元件，其特征在于，其中，所述接触窗环绕所述轻掺杂基板的至少一侧边。

8.如权利要求1所述的沟槽式功率半导体元件，其特征在于，其中，所述沟槽底部重掺杂区为所述第一导电型，且通过所述导电结构连接至一漏极。

9.如权利要求1所述的沟槽式功率半导体元件，其特征在于，其中，所述沟槽底部重掺杂区为所述第二导电型，且通过所述导电结构连接至一集极。

10.一种沟槽式功率半导体元件的制造方法，其特征在于，至少包括下列步骤：

提供一第一导电型的轻掺杂基板；

形成至少二个沟槽于所述轻掺杂基板上，所述沟槽包括至少一个栅极沟槽；

形成一接触窗于所述轻掺杂基板上；

形成至少二个沟槽底部重掺杂区于相对应的所述沟槽底部；

施以热扩散制造工艺使所述沟槽底部重掺杂区互相连接；

形成一栅极结构于所述栅极沟槽内；

形成一第二导电型的阱区环绕所述栅极结构；

形成一第一导电型的第一掺杂区于所述阱区上方；以及

填入一导电结构于所述接触窗内，以电性连接所述沟槽底部重掺杂区。

11.如权利要求10所述的沟槽式功率半导体元件的制造方法，其特征在于，其中，所述沟槽包括至少一个第一沟槽，以容纳一栅极导线，并且，所述栅极结构与所述栅极导线同时形成于所述栅极沟槽与所述第一沟槽内。

12.如权利要求10所述的沟槽式功率半导体元件的制造方法，其特征在于，其中，所述沟槽包括至少一个第二沟槽，以容纳一终端结构，并且，所述栅极结构与所述终端结构同时形成于所述栅极沟槽与所述第二沟槽内。

13.如权利要求10所述的沟槽式功率半导体元件的制造方法，其特征在于，其中，形成所述沟槽底部重掺杂区于相对应的所述沟槽底部的步骤中，同时形成一接触窗底部重掺杂区于所述接触窗底部。

14.如权利要求10所述的沟槽式功率半导体元件的制造方法，其特征在于，其中，所述沟槽底部重掺杂区是以离子植入方式形成于相对应的所述沟槽底部。

15.如权利要求10所述的沟槽式功率半导体元件的制造方法，其特征在于，其中，形成所述沟槽底部重掺杂区于相对应的所述沟槽底部的步骤包括：

形成至少二个重掺杂磊晶结构于所述沟槽的一底部；以及

施以热扩散制造工艺，使所述重掺杂磊晶结构内的掺杂物向外扩散，以形成相对应的所述重掺杂区于所述轻掺杂基板内。

16.如权利要求10所述的沟槽式功率半导体元件的制造方法，其特征在于，在形成所述栅极结构于所述栅极沟槽的步骤前，更包括形成至少二个磊晶结构于所述沟槽的一下部分，所述磊晶结构为所述第二导电型或所述第一导电型轻掺杂。

17.如权利要求10所述的沟槽式功率半导体元件的制造方法，其特征在于，其中，所述接触窗与所述沟槽同时形成于所述轻掺杂基板。

Images