KR20180098199A - 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 - Google Patents
무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20180098199A KR20180098199A KR1020180098672A KR20180098672A KR20180098199A KR 20180098199 A KR20180098199 A KR 20180098199A KR 1020180098672 A KR1020180098672 A KR 1020180098672A KR 20180098672 A KR20180098672 A KR 20180098672A KR 20180098199 A KR20180098199 A KR 20180098199A
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- substrate
- impurity
- forming
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H01L27/10841—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
-
- H01L27/10864—
-
- H01L27/10885—
-
- H01L29/4236—
-
- H01L29/42376—
-
- H01L29/66666—
-
- H01L29/7828—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
- H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법을 개시한다.
본 발명에 따른 반도체 소자는 기판에 수직으로 돌출되며, 하부로부터 제1 불순물 영역, 제2 불순물 영역 및 제3 불순물 영역을 포함하는 활성 기둥; 상기 제2 불순물 영역의 측벽에 형성된 게이트 전극; 및 상기 게이트 전극과 교차하며, 상기 제1 불순물 영역과 접촉하는 비트라인;을 포함하며, 상기 제1 내지 제3 불순물 영역은 동일한 극성의 불순물을 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자는 기판에 수직으로 돌출되며, 하부로부터 제1 불순물 영역, 제2 불순물 영역 및 제3 불순물 영역을 포함하는 활성 기둥; 상기 제2 불순물 영역의 측벽에 형성된 게이트 전극; 및 상기 게이트 전극과 교차하며, 상기 제1 불순물 영역과 접촉하는 비트라인;을 포함하며, 상기 제1 내지 제3 불순물 영역은 동일한 극성의 불순물을 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법에 관한 것이다.
반도체 소자의 집적도가 높아지면서 디자인 룰(design rule)은 감소하고 있다. 이러한 디자인 룰이 감소하면서 고집적화된 반도체 소자의 기술 개발이 한계에 이르고 있는 상황이다.
이에 따라, 최근, 동일한 디자인 룰을 적용할 경우, 현 수준보다 획기적으로 고집적화된 셀 형성이 가능한 4F2(F; minimum feature size) 트랜지스터에 대한 연구가 진행되고 있다. 그 중, 1F2 내에 소스(source)부와 드레인(drain)부의 형성이 가능한 수직채널(vertical channel) 트랜지스터에 대한 연구가 검토되고 있다.
그러나, 최근 채널 영역이 30nm 이하로 작아지면서 공정상의 어려움과 소자의 사이즈가 작아지면서 생기는 누설전류(Leakage Current)의 증가 등으로 인해 그 집적도를 향상시키기가 더욱더 어려워지고 있다.
관련 선행문헌으로는 대한민국 등록특허 제10-0784930호(2007.12.11. 공고)가 있으며, 상기 문헌에는 NPN접합의 활성 영역을 가지는 수직채널 이중 게이트 구조를 갖는 메모리 셀에 대하여 개시하고 있다.
본 발명의 하나의 목적은 소스, 드레인 및 바디(Body) 영역에 각각 다른 불순물을 주입함으로써 생기는 소자의 누설전류를 해결할 수 있는 반도체 소자를 제공하는 것이다.
또한, 본 발명의 다른 목적은 불순물 주입 공정의 복잡성 및 난이도를 해결할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
상기 하나의 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 기판에 수직으로 돌출되며, 하부로부터 제1 불순물 영역, 제2 불순물 영역 및 제3 불순물 영역을 포함하는 활성 기둥; 상기 제2 불순물 영역의 측벽에 형성된 게이트 전극; 및 상기 게이트 전극과 교차하며, 상기 제1 불순물 영역과 접촉하는 비트라인;을 포함하며, 상기 제1 내지 제3 불순물 영역은 동일한 극성의 불순물을 포함하는 것을 특징으로 한다.
또한, 상기 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 기판에 제1 불순물 영역과 상기 제1 불순물 영역 상에 차례로 형성된 제2 불순물 영역, 제3 불순물 영역을 포함하는 다수의 활성 기둥을 형성하는 단계; 상기 활성 기둥 사이의 상기 기판상에 상기 기판과 전기적으로 분리되고 상기 제1 불순물 영역의 일측면과 접촉하는 비트라인을 형성하는 단계; 및 상기 제2 불순물 영역의 측벽에 상기 비트라인과 교차되도록 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 다른 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법은 기판 내에 매립된 다수의 비트라인을 형성하는 단계; 상기 비트라인 상에, 상기 비트라인과 접촉하는 제1 불순물 영역과 상기 제1 불순물 영역 상에 차례로 형성된 제2 불순물 영역 및 제3 불순물 영역을 포함하는 활성 기둥을 형성하는 단계; 및 상기 제 2 불순물 영역의 측벽에 상기 비트라인과 교차되도록 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자는 소스, 드레인 및 바디에 동일한 불순물이 동일한 농도로 주입되어 접합누설전류의 발생이 없는 무접합 수직 게이트 트랜지스터를 채용함으로써 전기적 특성 및 신뢰성이 우수하고, 4F2의 셀 구조를 형성할 수 있어 소자의 고집적화가 가능하다.
또한, 본 발명에 따른 반도체 소자는 소스와 바디 및 드레인과 바디 간의 도핑 농도의 차이가 없어 소스와 바디 사이 및 드레인과 바디 사이의 접합부분에서 전기장이 기존의 접합 트랜지스터를 이용할 때 보다 상대적으로 약해지므로 충격 이온화(Impact Ionization)나 게이트 유기 드레인 누설(Gate Induced Drain Leakage; GIDL)의 영향이 적다.
또한, 본 발명에 따른 반도체 소자는 무접합 수직 게이트 트랜지스터를 적용하므로 바디콘택(Body Contact)의 부재에도 불구하고 소자의 동작 중 생성된 홀에 의해 바디 전압이 올라가는 플로팅 바디 효과(Flating Body Effect)가 발생하지 않는다.
본 발명에 따른 반도체 소자의 제조 방법은 하나의 불순물을 소스, 드레인 및 바디에 주입하는 불순물 이온 주입 공정을 실시하므로 소자의 불순물 주입 공정의 복잡성 및 난이도를 해결할 수 있어 생산성 및 제조 수율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자의 일부를 도시한 사시도이다.
도 2는 도 1을 도시한 평면도이다.
도 3은 도 2를 선 A-A'로 절취한 단면도이다.
도 4는 도 2를 선 B-B'로 절취한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자의 일부를 도시한 사시도이다.
도 6은 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 활성 영역에 주입된 불순물의 도핑 농도에 따른 게이트 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 7은 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 활성 영역의 실리콘 두께에 따른 게이트 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 8은 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 게이트 절연막의 두께에 따른 게이트 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 9는 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 일정 두께의 활성 영역에서 게이트 전압의 증가에 따른 드레인 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 10은 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 활성 영역의 실리콘 두께에 따른 드레인 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 11은 본 발명의 또 다른 실시예에 따른 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자의 일부를 도시한 단면도이다.
도 12, 15, 18, 21, 24, 27, 30은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 순차적으로 도시한 평면도들이다.
도 13, 16, 19, 22, 25, 28, 31은 도 12, 15, 18, 21, 24, 27, 30 각각을 선 A-A'로 절취한 공정 단면도들이다.
도 14, 17, 20, 23, 26, 29, 32는 도 12, 15, 18, 21, 24, 27, 30 각각을 선 B-B'로 절취한 공정 단면도들이다.
도 33은 도 31의 활성 영역 상에 스토리지노드 콘택 플러그 및 커패시터를 형성한 것을 도시한 단면도이다.
도 34 및 도 35는 본 발명에 따른 반도체 소자의 제조 방법 중 불순물 주입 공정의 다른 실시예를 도시한 공정 단면도들이다.
도 36 및 도 37은 본 발명에 따른 반도체 소자의 제조 방법 중 불순물 주입 공정의 또 다른 실시예를 도시한 공정 단면도들이다.
도 38은 본 발명에 따른 디램 소자에 대한 전압 대 전류 간 특성을 나타낸 그래프이다.
도 39는 본 발명에 따른 디램 소자의 동작에 따른 데이터의 충전 및 방전 특성을 나타낸 그래프이다.
도 40은 본 발명에 따른 디램 소자와 종래의 이형 불순물이 주입된 소스/드레인을 포함하는 디램 소자의 에너지 밴드를 나타낸 그래프이다.
도 2는 도 1을 도시한 평면도이다.
도 3은 도 2를 선 A-A'로 절취한 단면도이다.
도 4는 도 2를 선 B-B'로 절취한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자의 일부를 도시한 사시도이다.
도 6은 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 활성 영역에 주입된 불순물의 도핑 농도에 따른 게이트 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 7은 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 활성 영역의 실리콘 두께에 따른 게이트 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 8은 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 게이트 절연막의 두께에 따른 게이트 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 9는 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 일정 두께의 활성 영역에서 게이트 전압의 증가에 따른 드레인 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 10은 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 활성 영역의 실리콘 두께에 따른 드레인 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 11은 본 발명의 또 다른 실시예에 따른 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자의 일부를 도시한 단면도이다.
도 12, 15, 18, 21, 24, 27, 30은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 순차적으로 도시한 평면도들이다.
도 13, 16, 19, 22, 25, 28, 31은 도 12, 15, 18, 21, 24, 27, 30 각각을 선 A-A'로 절취한 공정 단면도들이다.
도 14, 17, 20, 23, 26, 29, 32는 도 12, 15, 18, 21, 24, 27, 30 각각을 선 B-B'로 절취한 공정 단면도들이다.
도 33은 도 31의 활성 영역 상에 스토리지노드 콘택 플러그 및 커패시터를 형성한 것을 도시한 단면도이다.
도 34 및 도 35는 본 발명에 따른 반도체 소자의 제조 방법 중 불순물 주입 공정의 다른 실시예를 도시한 공정 단면도들이다.
도 36 및 도 37은 본 발명에 따른 반도체 소자의 제조 방법 중 불순물 주입 공정의 또 다른 실시예를 도시한 공정 단면도들이다.
도 38은 본 발명에 따른 디램 소자에 대한 전압 대 전류 간 특성을 나타낸 그래프이다.
도 39는 본 발명에 따른 디램 소자의 동작에 따른 데이터의 충전 및 방전 특성을 나타낸 그래프이다.
도 40은 본 발명에 따른 디램 소자와 종래의 이형 불순물이 주입된 소스/드레인을 포함하는 디램 소자의 에너지 밴드를 나타낸 그래프이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 무접합 수직 게이트 트랜지스터(junctionless vertical gate transistor)를 이용한 반도체 소자 및 그 제조 방법에 관하여 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자의 일부를 도시한 사시도이고, 도 2는 도 1을 도시한 평면도이고, 도 3은 도 2를 선 A-A'로 절취한 단면도이고, 도 4는 도 2를 선 B-B'로 절취한 단면도이고, 도 7은 본 발명의 다른 실시예에 따른 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자의 일부를 도시한 사시도이며, 도 11은 본 발명의 또 다른 실시예에 따른 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자의 일부를 도시한 단면도로서, 일례로 디램(DRAM; Dynamic Random Access Memory) 소자를 도시하였다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 소자(100)는, 기판(110)에 수직으로 돌출되며, 하부로부터 제1 불순물 영역(120a), 제2 불순물 영역(120b) 및 제3 불순물 영역(120c)을 포함하는 다수의 활성 기둥(120)과, 제2 불순물 영역(120b)의 양 측벽에 형성된 이중의 게이트 전극(160), 및 게이트 전극(160)과 교차하며, 제1 불순물 영역(120a)의 측벽들 중 어느 하나의 측벽과 접촉하는 비트라인(130)을 포함하며, 제1 불순물 영역(120a), 제2 불순물 영역(120b) 및 제3 불순물 영역(120c)은 동일한 극성의 불순물을 동일한 농도로 포함한다.
먼저, 도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 반도체 소자(100)에 이용되는 무접합 수직 게이트 트랜지스터(Junctionless Vertical Gate Transistor)에 관하여 설명하기로 한다.
본 발명에 따른 무접합 수직 게이트 트랜지스터는, 기판(110)에 수직으로 돌출되며, 하부로부터 차례로 제1 불순물 영역(120a), 제2 불순물 영역(120b) 및 제3 불순물 영역(120c)을 포함하는 다수의 활성 기둥(120), 및 제2 불순물 영역(120b)의 양 측벽에 형성된 게이트 전극(160)을 포함한다.
기판(110)은 실리콘(Si) 기판, 실리콘 게르마늄(SiGe) 기판, 게르마늄(Ge) 기판, Ⅲ-V족 화합물 반도체 기판 등으로 형성될 수 있으며, 나노 와이어(nano wire) 또는 나노 리본(nano ribbon) 등의 나노 구조(nano structure)를 포함할 수 있다.
활성 기둥(120)은 기판(110) 표면에 대해 수직한 방향으로 돌출된 필라(Pillar), 일례로, 실리콘 기둥에 형성된다. 활성 기둥(120)은 기판(110)과 일체형으로 형성될 수 있다. 이와는 다르게, 활성 기둥(120)은 기판(110)과 분리된 별도의 반도체 기판 또는 반도체 성장층으로 형성될 수도 있다. 활성 기둥(120)은 트렌치(미도시)가 형성되지 않는 부분에 해당된다. 각각의 활성 기둥(120)은 트렌치(미도시) 내에 형성된 제1 소자분리막(125), 제2 소자분리막(140) 및 제3 소자분리막(170)에 의해 분리된다.
활성 기둥(120)은 하부로부터 차례로 제1 불순물 영역(120a), 제2 불순물 영역(120b) 및 제3 불순물 영역(120c)을 포함한다. 이때, 제1 불순물 영역(120a)과 제3 불순물 영역(120c)은 기판(110) 표면에 대해 수직한 방향으로 일정 거리를 두고 형성되고, 제2 불순물 영역(120b)은 제1 불순물 영역(120a)과 제3 불순물 영역(120c) 사이에 개재된다.
본 발명의 경우, 제1 불순물 영역(120a)은, 비트라인(130)으로 전하를 흘려보내는 드레인(Drain)에 대응될 수 있다. 제2 불순물 영역(120b)은 바디(Body) 또는 게이트 전극(160)이 턴 온/턴 오프(turn on/turn off)될 때 소스(Source) 영역으로부터 신호가 지나가는 채널(Channel)에 대응될 수 있다. 제3 불순물 영역(120c)은 스토리지노드 콘택플러그와 커패시터 하부전극을 전기적으로 연결시키는 소스에 대응될 수 있다.
이러한, 제1 불순물 영역(120a), 제2 불순물 영역(120b) 및 제3 불순물 영역(120c)은 동일한 극성의 불순물을 동일한 농도로 포함할 수 있다. 이때, 제1 불순물 영역(120a), 제2 불순물 영역(120b) 및 제3 불순물 영역(120c)은 균일한 도핑 프로파일(Doping Profile)을 가질 수 있다. 그리고, 제1 불순물 영역(120a)과 제3 불순물 영역(120c) 사이에는 기판(110) 표면에 대해 수직한 방향의 수직 채널(Vertical channel)이 형성된다.
이때, 기판(110)이 실리콘 기판일 경우, 불순물은 N형 불순물일 수 있다. N형 불순물은 V족 불순물로서, 비소(As), 인(120a), 비스무스(Bi), 안티몬(Sb) 등을 사용할 수 있으며, 이들을 단독 또는 2종 이상 혼합하여 사용할 수 있다.
이와는 다르게, 기판(110)이 실리콘 게르마늄(SiGe) 기판, 게르마늄(Ge) 기판, Ⅲ-V족 화합물 반도체 기판일 경우, 불순물은 P형 불순물일 수 있다. P형 불순물은 Ⅲ족 불순물로서, 알루미늄(Al), 붕소(B), 인듐(In), 갈륨(Ga) 등을 사용할 수 있으며, 이들을 단독 또는 2종 이상 혼합하여 사용할 수 있다.
도 5는 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 활성 기둥에 주입된 불순물의 도핑 농도에 따른 게이트 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 5에서는 활성 기둥의 두께(Tsi) 10nm, 게이트 절연막(Tox)의 두께 5nm 및 일함수(Workfunction)가 5.25eV인 몰리브덴(Mo) 재질의 이중 게이트 전극을 기준으로 하였으며, 불순물의 도핑 농도를 각각 1×1020atom/㎤, 5×1019atom/㎤, 4×1019atom/㎤, 3×1019atom/㎤, 2×1019atom/㎤, 1×1019atom/㎤, 9×1018atom/㎤ 및 8 ×1018atom/㎤로 하여 게이트 전압 대 드레인 전류 간 온/오프 비(on/off ratio)를 시뮬레이션하였다. 단, 본 발명의 명세서 전체에 걸쳐, 활성 기둥의 두께(Tsi)는 활성 기둥을 사이에 둔 게이트 전극와 게이트 전극 간 거리에 해당하는 실리콘 기둥의 두께로 정의하기로 한다.
도 5를 참조하면, 불순물의 도핑 농도가 각각 2×1019atom/㎤, 1×1019atom/㎤, 9×1018atom/㎤ 및 8×1018atom/㎤일 경우에는 온/오프 비가 컸고, 특히 불순물의 도핑 농도가 가장 낮은 8×1018atom/㎤의 경우가 온/오프 비가 가장 컸다. 그러나, 불순물의 도핑 농도가 각각 1×1020atom/㎤, 5×1019atom/㎤, 4×1019atom/㎤ 및 3×1019atom/㎤일 경우에는 온/오프 비가 아주 작았다.
일반적으로, 디램 등의 반도체 소자로 사용 시 충분한 쓰기와 읽기를 위해서는 온/오프 비가 큰 것이 동작에 유리하다. 특히, 본 발명에 따른 무접합 수직 게이트 트랜지스터를 디램 등의 반도체 소자로 이용하기 위해서는 충분한 온 전류(on current)를 유지하면서 충분한 온/오프 비를 위하여 활성 기둥(120)에 도핑된 불순물의 농도가 8×1019atom/cm3 내지 3×1019atom/cm3 범위를 가질 수 있다. 활성 기둥(120)에 도핑된 불순물의 농도가 8×1019atom/cm3 미만일 경우, 문턱 전압이 높아질 수 있고, 소스와 드레인의 저항이 높아지기 때문에 소자의 동작 시 빠른 동작을 할 수가 없다. 반면, 활성 기둥(120)에 도핑된 불순물의 농도가 3×1019atom/cm3를 초과하는 경우, 소자의 동작에 필요한 온 전류와 오프 전류(off current)의 충분한 차이를 얻을 수 없다.
도 6은 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 활성 기둥의 실리콘 두께에 따른 게이트 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 6에서는 게이트 절연막(Tox)의 두께 5nm, 1×1019atom/㎤의 도핑 농도, 일함수가 5.25eV인 몰리브덴(Mo) 재질의 이중 게이트 전극을 기준으로 하였으며, 활성 기둥의 두께(Tsi)를 각각 5nm, 10nm, 20nm, 30nm, 40nm 및 50nm로 하여 게이트 전압 대 드레인 전류 간 온/오프 비를 시뮬레이션하였다.
도 6을 참조하면, 활성 기둥의 두께(Tsi)가 증가할수록 온/오프 비가 감소하였다. 특히, 활성 기둥의 두께(Tsi)가 20nm 이하일 때는 게이트를 통한 충분한 온/오프 비를 얻을 수 있었지만, 활성 영역의 두께(Tsi)가 20nm를 초과하는 경우에는 게이트를 통한 충분한 온/오프 비를 얻을 수 없었다.
따라서, 본 발명에 따른 활성 기둥의 두께, 즉 활성 기둥(120)을 사이에 둔 게이트 전극과 게이트 전극 간 거리,는 디램 등과 같은 반도체 소자로 사용 시 상기한 불순물의 농도 범위에서 게이트 전극(160)을 통한 충분한 온/오프 비를 얻을 수 있도록 10nm 내지 20nm의 두께로 형성되는 것이 바람직하다. 본 발명에 따른 활성 기둥(120)의 두께가 10nm 미만일 경우, 공정상 구현이 어렵고, 반면에 20nm를 초과하는 경우, 게이트를 통한 충분한 온/오프 비를 얻을 수 없다.
게이트 전극(160)은 공정 편리상 제2 불순물 영역(120b)의 양 측벽에 라인 타입(Line Type)의 이중 게이트(dual gate)로 형성될 수 있다. 이때, 게이트 전극(160)은 기판(110) 표면에 대해 수직한 방향으로 형성되므로, 수직 게이트로 불리워진다.
게이트 전극(160)은 전도성 물질, 일례로 p+가 주입된 폴리실리콘과 같은 일함수(대략 5.25eV)를 가지는 금속 재질로 형성될 수 있다. 일례로, 게이트 전극(160)은 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 산화 루테늄(RuO2) 등으로 형성될 수 있다. 도면에 도시하지는 않았으나, 게이트 전극(160)은 일 방향으로 연장되어 워드라인(Word Line)으로 형성된다.
한편, 도 7에 도시된 바와 같이, 게이트 전극(160)은 제2 불순물 영역(120b)의 양 측벽 중 어느 하나의 측벽에, 이들 사이에 게이트 절연막(150)을 개재하여 형성될 수도 있다. 이때에도, 도 1의 이중 게이트(160)를 형성하는 경우처럼 큰 온/오프 비를 얻을 수 있다.
또한, 도면으로 도시하지는 않았으나, 게이트 전극은 제2 불순물 영역의 측벽을 에워싸는 서라운딩 게이트(surrounding gate)로 형성될 수도 있음은 물론이며, 이때에는 이중 게이트에 비해 보다 큰 온/오프 비를 얻을 수 있다는 장점이 있다.
계속해서, 도 1 내지 도 4를 참조하면, 제2 불순물 영역(120b)과 게이트 전극(160) 사이에는 게이트 절연막(150)이 개재된다. 예를 들어, 게이트 절연막(150)은 실리콘 산화막(SiO2), 또는 실리콘 산화막(SiO2)에 비해 상대적으로 높은 유전율을 갖는 고유전체(high-k)막으로 형성될 수 있다.
게이트 절연막(150)은 제2 불순물 영역(120b)의 측벽에 형성된 수직 절연부(150a) 및 수직 절연부(150a)의 하부와 연결되어 제2 불순물 영역(120b)들 사이의 제1 불순물 영역(120a) 표면에 형성된 수평 절연부(150b)를 포함하여 형성될 수 있다. 게이트 절연막(150)은 게이트 전극(160)과 제2 불순물 영역(120b) 사이에 개재되기만 한다면, 제2 불순물 영역(120b)의 양 측벽 중 어느 하나의 측벽에만 형성되거나 제2 불순물 영역(120c)의 측벽까지 연장되어 형성되어도 무관하다.
도 8은 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 게이트 절연막의 두께에 따른 게이트 전압 대 드레인 전류 간 특성을 나타낸 그래프이다. 단, 도 8뿐만 아니라 본 명세서 전체에 걸쳐, 게이트 절연막의 두께는 제2 불순물 영역과 게이트 전극 사이에 개재된 게이트 절연막의 수직 절연부의 두께로 정의한다.
도 8에서는 활성 기둥의 두께(Tsi) 10nm 및 일함수가 5.25eV인 몰리브덴(Mo) 재질의 이중 게이트 전극을 기준으로 하였으며, 게이트 절연막(Tox)의 두께를 각각 2nm, 3nm, 4nm, 5nm 및 7nm로 하여 게이트 전압 대 드레인 전류 간 온/오프 비를 시뮬레이션하였다
도 8을 참조하면, 게이트 절연막(Tox)은 두께가 증가할수록 온/오프 비가 작아졌으며, 특히, 게이트 절연막(Tox)의 두께가 2nm일 경우, 충분한 온/오프를 하면서 디램의 동작에 적절한 문턱전압을 얻을 수 있었다.
따라서, 본 발명에 따른 게이트 절연막(150)은 활성 기둥(120)에 도핑된 상기한 불순물의 농도 범위에서 게이트 전극(160)으로 충분한 온/오프를 하면서 소자 동작에 적절한 문턱 전압을 얻기 위하여, 수직 절연부(150a)의 두께가 3nm이하, 보다 바람직하게 1nm 내지 3nm로 형성되는 것이 바람직하다.
본 발명에 따른 게이트 절연막(150)의 수직 절연부(150a) 두께가 1nm 미만일 경우, 게이트 전극(160)과 활성 영역(120) 간 단락이 발생될 수 있고, 반면에 3nm를 초과하는 경우, 상기한 불순물의 농도 범위에서 게이트 전극(160)을 통한 충분한 on/off를 얻을 수 없어 소자 동작에 어려움이 있다.
여기서, 활성 영역(120), 게이트 절연막(150) 및 게이트 전극(160)은 트랜지스터로 형성된다. 이러한 트랜지스터는 활성 영역(120)의 제1 내지 제3 불순물 영역(120a, 120b, 120c)에 동일한 극성(동종)의 불순물을 동일한 농도로 포함하고, 게이트 전극(160)이 기판(110) 표면에 대해 수직으로 형성됨에 따라 무접합 수직 게이트 트랜지스터로 명명될 수 있다.
도 9는 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 일정 두께의 활성 기둥에서 게이트 전압의 증가에 따른 드레인 전압 대 드레인 전류 간 특성을 나타낸 그래프이고, 도 10은 본 발명에 따른 무접합 수직 게이트 트랜지스터를 갖는 디램 소자의 활성 기둥의 실리콘 두께에 따른 드레인 전압 대 드레인 전류 간 특성을 나타낸 그래프이다.
도 9에서는 활성 기둥의 두께(Tsi) 40nm, 1×1019atom/㎤의 도핑 농도, 일함수가 5.25eV인 몰리브덴(Mo) 재질의 이중 게이트 전극(p+ poly gate 수준)을 기준으로 하였으며, 게이트 전압이 각각 0.05V, 1V, 2V 및 3V일 때의 드레인 전압 대 드레인 전류 간 특성을 시뮬레이션하였다.
도 9를 참조하면, 본 발명의 무접합 수직 게이트 트랜지스터를 갖는 디램 소자에서는 게이트 전압을 증가시켜 드레인 전압 대 드레인 전류 간 특성을 확인한 결과, 드레인 전압이 증가하면서 드레인 전류가 포화(saturation)되지 않고 다시 증가하는 킹크(kink)가 보이지 않았다.
기존의 수직 게이트 트랜지스터를 가지고 디램 셀을 구현한다면 바디콘택의 부재에 의해 플로팅 바디 효과를 신경써야 한다.
하지만, 본 발명에 따른 무접합 수직 게이트 트랜지스터의 경우, 제3 불순물 영역(120c)과 제2 불순물 영역(120b) 사이 및 제1 불순물 영역(120a)과 제2 불순물 영역(120b) 사이, 즉 소스와 바디 사이 및 드레인과 바디 사이의 접합이 없기 때문에 기존의 수직 게이트보다 소스와 바디의 전기적 장벽이 낮아서 정공이 소스로 빠져 나가므로 디램 셀로 장점이 된다.
또한, 제3 불순물 영역(120c)과 제2 불순물 영역(120b) 사이 및 제1 불순물 영역(120a)과 제2 불순물 영역(120b) 사이, 즉 소스와 바디 사이 및 드레인과 바디 사이에 도핑 농도의 차이가 없어 제3 불순물 영역(120c)과 제2 불순물 영역(120b) 사이 및 제1 불순물 영역(120a)과 제2 불순물 영역(120b) 사이, 즉 소스와 바디 및 드레인과 바디의 접합부분에서 전기장이 상대적으로 약해지므로 충격 이온화나 게이트 유기 드레인 누설(Gate Induced Drain Leakage; GIDL)의 영향이 적다.
도 10에서는 게이트 절연막(Tox)의 두께 5nm, 1×1019atom/㎤의 도핑 농도, 일함수가 5.25eV인 몰리브덴(Mo) 재질의 이중 게이트 전극(p+ poly gate 수준)을 기준으로 하였으며, 활성 기둥의 두께(Tsi)를 각각 5nm, 10nm, 20nm, 30nm, 40nm 및 50nm로 하여 활성 기둥의 두께(Tsi)에 따른 정공의 농도를 시뮬레이션하였다.
도 10에 도시된 바와 같이, 활성 기둥의 두께(Tsi)가 50nm에서 10nm로 얇아질 때에도 바디의 정공 농도가 증가하지 않음을 확인할 수 있었다.
본 발명에 따른 무접합 수직 게이트 트랜지스터는 게이트 전극(160)이 오프 상태, 즉 Vg≤Vt일때 채널이 공핍(deplection)상태가 되므로 트랜지스터에 전류가 흐르지 않은 상태로 동작을 한다. 반면에, 온 상태, 즉 Vg≥Vt 일때는 채널 영역이 축적(accumulation)상태여서 드레인에 전압이 가해지면 전류가 흐르는 상태가 된다. 소자의 동작시 무접합 수직 게이트 트랜지스터가 축적상태일 때 쓰기 동작을 하고 공핍상태일 때 스탠바이(stand-by) 상태가 된다.
이렇듯, 본 발명에 따른 무접합 수직 게이트 트랜지스터는 소스, 드레인 및 바디에 동일한 불순물이 동일한 농도로 도핑되어 접합누설전류의 발생이 없기 때문에 메모리용 트랜지스터의 특성을 효과적으로 얻을 수 있으므로 우수한 특성의 고집적화된 디램 소자와 같은 반도체 소자 등을 제조할 수 있는 기반기술을 제공하는 효과가 있다.
본 발명의 일 실시예에 따른 반도체 소자(100)는 전술한 바와 같이 트랜지스터의 특성이 우수한 무접합 수직 게이트 트랜지스터를 포함한다.
다시, 도 1 내지 도 4를 참조하면, 비트라인(130)은, 인접한 제1 불순물 영역(120a)들 사이의 제1 소자 분리막(125) 내에 매립되어, 워드라인(미도시)과 교차하여 제1 불순물 영역(120a)의 측벽들 중 어느 하나의 측벽과 접촉된다. 즉, 비트라인(130)은 제1 불순물 영역(120a)과 전기적으로 연결된다.
이때, 비트라인(130)은 게이트 절연막(150)의 수평 절연부(150b)의 두께만큼 워드라인과 격리된다. 게이트 절연막(150)의 수평 절연부(150b)는 비트라인(130)과 워드라인 간 단락 방지를 위해 50nm 내지 100nm의 두께로 형성될 수 있다. 게이트 절연막(150)의 수평 절연부(150b) 두께가 50nm 미만일 경우, 비트라인(130)과 워드라인 간 단락이 발생될 수 있고, 반면에 100nm를 초과하는 경우, 소자의 고집적화가 저해될 수 있다.
이러한, 비트라인(130)은 저항 감소를 위해 낮은 저항을 갖는 전도성 재질로 형성되는 것이 바람직하다. 비트라인(130)은 금속 물질로 형성될 수 있으며, 예를 들어, 텅스텐(W)으로 형성될 수 있다. 또한, 비트라인(130)은 실리사이드(Silicide)막으로 형성될 수 있다. 예를 들어, 실리사이드막은 텅스텐 실리사이드, 티타늄 실리사이드, 코발트 실리사이드, 니켈 실리사이드 등을 포함할 수 있다. 이외에도, 비트라인(130)은 폴리실리콘 재질로 형성될 수 있다.
반도체 소자(100)는 비트라인(130) 아래 및 비트라인(130)과 제1 불순물 영역(120a) 사이의 기판(110) 노출 부분에 제1 소자분리막(125)이 형성된다. 그리고, 비트라인(130) 상부 및 제1 소자분리막(125) 상부의 활성 기둥(120)의 측벽에 제2 소자분리막(140)이 형성된다. 또한, 게이트 전극(160) 사이 및 게이트 전극(160) 상부의 게이트 절연막(150) 사이에, 인접한 게이트 전극(160)들 간의 단락을 방지하는 제3 소자분리막(170)이 형성된다. 이러한, 제1 내지 제3 소자분리막(125, 140, 170)에 의해 인접한 활성 기둥(120)들이 전기적으로 절연되고, 이를 통해 인접한 셀들이 전기적으로 절연된다.
제1 소자분리막(125), 제2 소자분리막(140) 및 제3 소자분리막(170)은 이종 또는 동종의 재질로 형성될 수 있다. 제1 내지 제3 소자분리막(125, 140, 170)은 통상의 절연 물질이면 특별히 한정되지 않으며, 예를 들어, 실리콘 산화막, 실리콘 질화막, BPSG(Borophosphosilicate Glass)막, PSG(phosphosilicate Glass)막, SOG(Spin On Glass)막, PSZ(polysilazane)막, O3-TEOS(Tetrahydroxysilane)막, HDP(High Density Plasma) 산화막, ALD(Atomic Layer Deposition) 산화막 등으로 형성될 수 있으며, 이들 막 중 하나 이상을 포함하여 형성될 수 있다.
한편, 도 11에 도시된 바와 같이, 비트라인(130)은 제1 불순물 영역(120a) 아래에서, 기판(110) 내에 매립되어 형성될 수 있다. 이 경우, 비트라인(130)은 기판(110) 내 리세스의 저면 및 측벽들을 따라 형성된 라이너 절연막(172) 상에 형성된다. 이에 따라, 비트라인(130)은 상면이 제1 불순물 영역(120a)과 접촉하고, 저면과 측벽들은 라이너 절연막(172)에 의해 에워싸여져 기판(110)과의 단락이 방지된다. 여기서, 비트라인(130)은 전도성 물질, 예컨대, 금속, 금속실리사이드, 폴리실리콘 등의 재질 중 어느 하나로 형성될 수 있다. 이와는 다르게, 비트라인(130)은 기판(110)에 불순물이 이온주입되어 형성될 수도 있다.
인접한 제1 불순물 영역(120a)들 사이는 제2 소자 분리막(140)에 의해 갭필(gap-fill)된다. 이때에는, 워드라인과 비트라인(130) 간에 단락이 예방된다는 장점이 있다.
본 발명에 따른 반도체 소자(100)는 제1 불순물 영역(120a)과 제2 불순물 영역(120b) 사이 및 제3 불순물 영역(120c)과 제2 불순물 영역(120b) 사이의 접합누설전류의 발생이 없어 트랜지스터의 특성을 효과적으로 얻을 수 있는 무접합 수직 게이트 트랜지스터를 채용함에 따라 4F2 셀 구조를 통한 고집적화와 더불어 전기적 특성 및 신뢰성이 우수하다.
한편, 본 발명에서는 설명의 편의를 위하여 무접합 수직 게이트 트랜지스터를 갖는 디램 소자에 한정하여 설명하였으나, 이에 한정되는 것은 아니며, 본 발명에 따른 무접합 수직 게이트 트랜지스터는 디램 소자 외에도 다른 반도체 소자들에 적용될 수 있음은 물론이다.
이하, 본 발명의 일 실시예에 따른 무접합 수직 게이트 트랜지스터를 이용한 반도체 소자의 제조방법을 설명하기로 한다.
도 12, 15, 18, 21, 24, 27, 30은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 순차적으로 도시한 평면도들이고, 도 13, 16, 19, 22, 25, 28, 31은 도 12, 15, 18, 21, 24, 27, 30 각각을 선 A-A'로 절취한 공정 단면도들이며, 도 14, 17, 20, 23, 26, 29, 32는 도 12, 15, 18, 21, 24, 27, 30 각각을 선 B-B'로 절취한 공정 단면도들이다.
도 12 내지 도 14를 참조하면, 기판(110)을 원하는 활성 영역의 높이와 폭만큼 제1 방향으로 일정 깊이 식각하여 일정 간격 이격 배치된 다수의 제1 트렌치(T1)에 의해 분리된 다수의 필라(P)를 형성한다.
기판(110)은 실리콘(Si) 기판, 실리콘 게르마늄(SiGe) 기판, 게르마늄(Ge) 기판, Ⅲ-V족 화합물 반도체 기판 등으로 형성될 수 있으며, 나노 와이어(nano wire) 또는 나노 리본(nano ribbon) 등의 나노 구조(nano structure)를 포함할 수 있다. 일례로, 기판(110)이 실리콘 기판일 경우, 필라(P)는 실리콘 기둥일 수 있다.
필라(P)는 기판(110)에 수직으로 돌출되는 기둥 구조로서 제1 트렌치(T1)가 형성되지 않는 부분에 형성되어 트랜지스터의 활성 영역을 제공하는 영역이다.
이러한, 필라(P)는 활성 영역에 도핑된 불순물의 농도 범위에서 게이트 전극을 통한 충분한 온(on)/오프(off)를 얻을 수 있도록 가로 방향의 두께를 10nm 내지 20nm로 형성할 수 있다.
상기한 제1 트렌치(T1)는 통상의 공지된 사진식각(Photolithography) 기술을 통해 형성할 수 있다. 예를 들어, 제1 트렌치(T1)는 기판(110) 상에 감광물질을 도포하여 감광막(미도시)을 형성한 후 기 설계된 마스크를 이용한 패터닝을 통해 제1 방향으로 라인 패턴의 감광막 패턴(미도시)을 형성한 다음 이 감광막 패턴을 식각 마스크로 하여 기판(110)을 상면으로부터 원하는 활성 영역의 높이와 폭만큼 식각하여 형성할 수 있다.
하지만, 제1 트렌치(T1)의 종횡비가 크기 때문에 마스크만으로 기판(110)을 식각하게 되면 기판(110)의 상부가 손상될 수 있다. 따라서, 감광막을 형성하기 전에 기판(110) 상에 질화물, 산화물, SiON, 아모퍼스 카본(Amorphous Carbon) 중에서 2종 이상을 포함하는 하드 마스크막(미도시)을 추가로 형성하는 것이 바람직하다.
일례로, 기판(110)이 실리콘 기판일 경우, 필라(P)를 형성하기 위한 식각 공정은 염소(Cl2) 가스 또는 HBr 가스를 단독으로 사용하거나, Cl2와 HBr 가스의 혼합 가스를 이용하는 건식 식각(dry etch) 방식으로 실시할 수 있다.
도 15 내지 도 17를 참조하면, 제1 트렌치(T1, 도 14 참조) 저면과 제1 트렌치(T1, 도 14 참조) 하부의 일 측벽에 제1 소자분리막(125)을 형성하고, 제1 트렌치(T1, 도 14 참조) 하부에 필라(P)의 일 측벽과 접촉하며 제1 소자 분리막(125)에 매립되는 비트라인(130)을 형성한다.
먼저, 제1 트렌치(T1, 도 14 참조)의 일부가 채워지도록 제1 트렌치(T1, 도 14 참조)의 내벽을 따라 절연 물질을 증착하여 절연막(미도시)을 형성한 후 이 절연막을 필라(P)의 일측벽이 노출되도록 선택적으로 식각하여 제1 트렌치(T1, 도 14 참조) 하부에 제1 트렌치(T1, 도 14 참조)의 저면 및 필라(P)의 측벽들 중 어느 하나의 측벽에 제1 소자분리막(125)을 형성한다. 제1 소자분리막(125) 형성을 위한 절연막은 통상의 화학기상증착(Chemical Vapor Deposition; CVD) 방법 또는 원자층 증착(Atomic Layer Deposition; ALD) 방법 등을 사용하여 형성할 수 있다.
이후, 제1 트렌치(T1, 도 14 참조)가 채워지도록 제1 소자 분리막(125) 상에 낮은 저항을 갖는 금속 물질을 통상의 물리기상증착(Physical Vapor Deposition; PVD), 화학기상증착(CVD), 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition; MOCVD) 등의 방법을 사용하여 금속층(미도시)을 증착한 후 이 금속층을 제1 소자분리막(125)의 상면이 노출되는 시점까지 선택적 식각공정을 실시하여 식각하여 제1 소자분리막(125) 상에 필라(P)의 일측벽과 접촉하는 비트라인(130)을 형성한다.
비트라인(130)은 실리사이드 공정을 추가로 실시하여 텅스텐 실리사이드, 티타늄 실리사이드, 코발트 실리사이드, 니켈 실리사이드 등으로 형성할 수도 있다.
제1 소자분리막(125)에 의해 비트라인(130)은 필라(P)의 측벽들 중 어느 하나의 측벽의 하부에 접촉하게 된다. 이러한 비트라인(130)은 매립비트라인(buried bitline)이 된다.
한편, 도면에서는 비트라인(130)을 라인 타입으로 도시하였으나, 비트라인(130)은 제1 불순물 영역이 형성될 필라(P) 하부의 일 측벽과 접촉되기만 한다면 어떠한 형상으로 형성되어도 무관하다.
도 18 내지 도 20를 참조하면, 다수의 필라(P, 도 17 참조)에 불순물을 주입한다.
필라(P, 도 17 참조)에 불순물을 주입하기 위한 공정은 불순물을 8×1018atom/㎤ 내지 3×1019atom/㎤의 도핑 농도로 하여 다단계 이온 주입 (Multi ion implanting) 공정, 틸트 이온 주입(Tilt ion implanting) 공정 또는 기판(110)을 전·후·좌·우 방향으로 회전시킬 수 있는 오리엔트 이온 주입(orient ion implanting) 공정을 단독 또는 병행하여 수행할 수 있다.
이온 주입 주입 공정은 필라(P, 도 17 참조)에 불순물이 도핑된 제1 불순물 영역(120a)을 성장(activation)시키고, 제1 불순물 영역(120a) 상에 인시츄(in-situ)로 불순물이 도핑된 제2 불순물 영역(120b) 및 불순물이 도핑된 제3 불순물 영역(120c)을 성장시켜 형성한다.
이때, 이온 주입 공정은 필라(P, 도 17 참조)의 하부부터 상부까지 동일한 극성의 불순물이 동일한 농도를 가지고 균일하게 주입될 수 있도록 이온화 에너지를 변화시켜가면서 최적화하는 것도 고려될 수 있다.
기판(110)이 실리콘 기판일 경우, 이온 주입 공정은 비소(As), 인(120a), 비스무스(Bi), 안티몬(Sb) 등의 N형 불순물을 사용하여 수행할 수 있다. 이와는 다르게, 기판(110)이 실리콘 게르마늄(SiGe) 기판, 게르마늄(Ge) 기판 또는 Ⅲ-V족 화합물 반도체 기판 등일 경우, 이온 주입 공정은 알루미늄(Al), 붕소(B), 인듐(In), 갈륨(Ga) 등의 P형 불순물을 사용하여 수행할 수 있다.
이로써, 필라(P, 도 17 참조)의 하부로부터 차례로 동일한 극성의 불순물을 8×1018atom/㎤ 내지 3×1019atom/㎤ 범위의 동일한 농도로 포함하는 제1 불순물 영역(120a), 제2 불순물 영역(120b) 및 제3 불순물 영역(120c)을 포함하는 활성 기둥(120)이 형성될 수 있다.
여기서는, 불순물의 주입에 의해 활성 기둥(120)이 제1 내지 제3 불순물 영역(120a 120b, 120c)을 포함하는 것으로 설명하였으나, 실질적으로 활성 기둥(120)의 제1 내지 제3 불순물 영역(120a, 120b, 120c)은 후속한 공정에서 형성되는 게이트 전극의 위치에 따라 정해질 수 있을 것이다.
이때, 제1 불순물 영역(120a)은 비트라인(130)과 전기적으로 연결될 드레인에 대응될 수 있다. 제2 불순물 영역(120b)은 제1 불순물 영역(120a)과 제3 불순물 영역(120c) 사이에 개재되어 바디(Body) 또는 채널(Channel)에 대응될 수 있고, 제3 불순물 영역(120c)은 이후에 형성될 스토리지노드 콘택플러그와 커패시터 하부전극과 전기적으로 연결될 소스에 대응될 수 있다.
제1 불순물 영역(120a)과 제3 불순물 영역(120c)은 수직 방향으로 일정 거리를 두고 형성됨에 따라 제1 불순물 영역(120a)과 제3 불순물 영역(120c) 사이에 수직 채널이 형성된다.
이러한 제1 내지 제3 불순물 영역(120a, 120b, 120c)은 하나의 불순물이 균일하게 주입되어 형성되므로 균일한 도핑 프로파일(Doping profile)을 가질 수 있다. 그리고, 소스 및 드레인 영역 각각에 다른 불순물을 주입하던 종래와 달리, 도핑 농도 구배에 대한 고려, 돌변하는 도핑 프로파일에 대한 문제 및 기판(110)의 실리콘 영역에 존재하는 불순물로 인한 도펀트 변이 문제 등을 고려하지 않아도 되기 때문에 불순물 주입 공정의 복잡성 및 난이도를 해결할 수 있어 생산성 및 제조 수율을 향상시킬 수 있다.
더욱이, 제1 불순물 영역(120a), 제2 불순물 영역(120b) 및 제3 불순물 영역(120c)은 동종의 물질이 주입됨에 따라 제1 불순물 영역(120a)과 제2 불순물 영역(120b) 사이 및 제3 불순물 영역(120c)과 제2 불순물 영역(120b) 사이의 접합이 없는 무접합 상태가 된다. 따라서, 트랜지스터 제작 시 접합누설전류의 발생이 없다.
한편, 이온 주입 공정 후 주입된 불순물을 충분히 활성화시키고, 주입된 불순물이 활성 영역(120) 내에서 균일하게 퍼질 수 있도록 하기 위하여 900℃ 내지 1100℃ 온도의 어닐링(Annealing), 예를 들어, 급속 어닐링(Rapid Thermal Annealing; RTA) 공정을 추가로 실시하는 것이 바람직하다.
도 21 내지 도 23을 참조하면, 비트라인(130) 및 제1 소자분리막(125) 상부의 노출된 활성 기둥(120)들 사이를 갭필하는 제2 소자분리막(140)을 형성한다. 이 경우, 제2 소자분리막(140)이 제2 및 제3 불순물 영역(120b, 120c)의 측벽에 형성된다.
제2 소자분리막(140)은 비트라인(130) 상부 및 제1 소자분리막(125) 상부를 갭필(gap-fill)하도록 실리콘 산화막, 실리콘 질화막, BPSG막, PSG막, SOG막, PSZ막, O3-TEOS막, HDP 산화막, ALD 산화막 등을 CVD 또는 ALD 방법을 사용하여 증착한 후에 활성 영역(120)의 상면이 노출되는 시점까지 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정 또는 에치백 공정을 실시하여 활성 기둥(120)의 상면과 평탄화하여 형성할 수 있다.
도 24 내지 도 26을 참조하면, 비트라인(130)과 교차하는 제2 방향으로 활성 기둥(120) 중의 일부 영역을 제1 불순물 영역(120a)의 상면에 대응되는 깊이만큼 식각하여 일정 간격 이격된 다수의 제2 트렌치(T2)를 형성한다.
일례로, 기판(110)이 실리콘 기판일 경우, 제2 트렌치(T2)를 형성하기 위한 식각 공정은 염소(Cl2) 가스 또는 HBr 가스를 단독으로 사용하거나, Cl2와 HBr 가스의 혼합 가스를 이용하는 건식 식각 방식으로 실시할 수 있다.
도 27 내지 도 29를 참조하면, 비트라인(130)과 교차하는 제2 방향의 제2 및 제3 불순물 영역(120b, 120c)의 측벽 및 제2 트렌치(T2) 저부에 게이트 절연막(150)을 형성한다.
게이트 절연막(150)은 라디칼 산화(Radical oxidation) 공정을 사용하여 형성한 후 이를 선택적 식각하여 실리콘 산화막(SiO2)으로 형성하거나, 실리콘 산화막(SiO2)보다 고유전율을 갖는 고유전물질을 CVD 방법을 사용하여 고유전물질막으로 증착한 후 이를 선택적 식각하여 고유전체(high-k)막으로 형성할 수 있다.
특히, 라디칼 산화 공정이나 CVD 방법을 이용할 경우 증착 원리에 의해 활성 영역(120)의 측벽에서보다 제2 트렌치(T2)의 저면에서 절연막이 더 두껍게 형성될 수 있다. 이에 따라, 게이트 절연막(150)은 제2 및 제3 불순물 영역(120b, 120c)의 측벽에 형성된 수직 절연부(150a)에서보다 제2 트렌치(T2) 저부에 형성되어 수직 절연부(150a)에 수직한 수평 절연부(150b)에서 보다 두껍게 형성된다.
이후, 제2 불순물 영역(120b)의 양 측벽에 대응되는 게이트 절연막(150) 상에 기판(110) 표면에 대해 수직하도록 게이트 전극(160)을 형성한다. 게이트 전극(160)은 제2 불순물 영역(120b)의 양 측벽에 형성하여 이중 게이트(dual gate)로 형성한다.
게이트 전극(160)은 전도성 물질, 예컨대 p+가 주입된 폴리실리콘과 같은 일함수(대략 5.25eV)를 가지는 금속 재질로 형성할 수 있다. 일례로, 게이트 전극(160)은 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 산화 루테늄(RuO2) 등으로 형성할 수 있다. 게이트 전극(160)은 통상의 게이트 스페이서 에치백(Spacer etchback) 공정을 이용한 식각으로 패터닝하여 형성할 수 있다. 이 경우, 게이트 절연막(150) 상에 인접한 활성 영역(120)들 사이의 일부를 갭필하도록 금속층을 형성한 후 활성 영역(120) 상면이 노출되는 시점까지 금속층을 CMP한 다음 평탄화된 금속층의 일부를 선택적 식각하여 게이트 절연막(150)의 상부를 노출시킨다. 그리고 나서, 선택적 식각된 금속층을 포함한 결과물의 표면을 따라 금속층과 식각 선택비를 갖는 유전체막을 형성한 후 유전체막을 스페이서로 하여 유전체막 사이에 대응되는 금속층을 에치백하여 게이트 전극(160)을 형성한다. 이때, 게이트 전극(160)은 비트라인(130)과 교차하는 제2 방향으로 연장하여 워드라인으로 형성한다.
한편, 도면으로 도시하지는 않았으나, 게이트 스페이서 에치백 공정시 게이트 전극(160) 상에 유전체막이 일부 잔류될 수 있으며, 이는 소자 분리막으로 작용한다.
또한, 게이트 전극(160)은 이중 게이트가 아닌 제2 불순물 영역(120b)의 측벽 중 어느 하나의 측벽에 수직한 단일 게이트로 형성하여도 무관하고, 게이트 절연막(150) 상에, 통상의 공지된 방법을 사용하여 제2 불순물 영역(120b)의 측벽을 에워싸는 서라운딩 게이트로 형성하여도 무관하다.
도 30 내지 도 32를 참조하면, 인접한 활성 영역(120) 사이의 게이트 전극(160) 사이 및 게이트 전극(160 상에 제2 트렌치(도 25의 T2 참조)를 갭필하는 제3 소자분리막(170)을 형성한다.
제3 소자분리막(170)은 제2 트렌치(도 25의 T2 참조)를 갭필하도록 게이트 전극(160) 상에 실리콘 산화막, 실리콘 질화막, BPSG막, PSG막, SOG막, PSZ막, O3-TEOS막, HDP 산화막, ALD 산화막 등을 CVD 또는 ALD 방법을 사용하여 증착한 후에 활성 영역(120)의 상면이 노출되는 시점까지 CMP 공정 또는 에치백 공정을 실시하여 활성 영역(120)의 상면과 평탄화하여 형성할 수 있다.
이로써, 제1 소자분리막(125), 제2 소자 분리막(140) 및 제3 소자 분리막(170)에 의해 인접한 활성 기둥(120)들이 서로 단락된다.
도 33은 도 31의 활성 영역 상에 스토리지노드 콘택 플러그 및 커패시터를 형성한 것을 도시한 단면도이다.
도 33을 참조하면, 도 31의 제3 소자분리막(170)까지 형성한 후, 활성 영역(120) 상의 층간 절연막(175) 내 콘택홀(CH)에 채워진 스토리지노드 콘택플러그(180)를 통해 제3 불순물 영역(120c)과 전기적으로 연결되는 커패시터(190)를 형성하여 4F2 셀 구조의 디램 소자를 형성한다.
이러한, 커패시터(190)는 하부로부터 실린더(cylinder) 구조의 커패시터 하부전극(191), 유전막(193) 및 커패시터 상부전극(195)를 포함할 수 있다. 상기한 층간 절연막(175), 콘택홀(CH), 스토리지노드 콘택플러그(180) 및 커패시터(190)는 통상적으로 공지된 방법을 이용하여 형성할 수 있으므로 이에 대한 설명은 생략하기로 한다.
한편, 전술한 반도체 소자의 제조 방법에서는 비트 라인(130)을 형성한 후 불순물 주입 공정을 실시하였으나 하기한 바와 같이 불순물 주입 공정 단계를 달리하여 실시할 수도 있다.
도 34 및 도 35는 본 발명에 따른 반도체 소자의 제조 방법 중 불순물 주입 공정의 다른 실시예를 도시한 공정 단면도들이다.
도 34를 참조하면, 상술한 도 14의 제1 트렌치(T1)에 의해 분리된 다수의 필라(P)를 형성한 후 필라(P)에 불순물을 주입하여 필라(P)의 하부부터 상부까지 동일한 극성의 불순물이 동일한 농도로 주입된 제1 불순물 영역(120a), 제2 불순물 영역(120b) 및 제3 불순물 영역(120c)을 포함하는 활성 기둥(120)을 형성한다.
여기서는, 불순물 주입에 의해 활성 기둥(120)이 제1 내지 제3 불순물 영역(120a 120b, 120c)을 포함하는 것으로 설명하였으나, 실질적으로 활성 기둥 (120)의 제1 내지 제3 불순물 영역(120a, 120b, 120c)은 후속한 공정에서 형성되는 게이트 전극(160)의 위치에 따라 정해질 수 있을 것이다.
활성 기둥(120)을 형성하기 위한 불순물 주입 공정은 전술한 본 발명의 일 실시예와 동일할 수 있으므로, 이에 대한 중복된 설명은 생략하기로 한다.
도 35를 참조하면, 제1 트렌치(T1, 도 14 참조) 저면과 제1 트렌치(T1, 도 14 참조) 하부의 일 측벽에 제1 소자분리막(125)을 형성하고, 제1 트렌치(T1, 도 14 참조) 하부에 필라(P)의 일 측벽과 접촉하며 제1 소자 분리막(125)에 매립되는 비트라인(130)을 형성한다. 매립형 비트라인(130) 및 제1 소자분리막(125)의 형성 물질 및 형성 방법은 전술한 도 15 내지 도 17에서와 동일할 수 있으므로, 이에 대한 중복된 설명은 생략하기로 한다.
이때에도, 활성 기둥(120)에 주입된 불순물을 충분히 활성화시키고, 주입된 불순물이 활성 기둥(120) 내에서 균일하게 퍼질 수 있도록 900℃ 내지 1100℃ 온도의 어닐링, 예를 들어, 급속 어닐링(RTA) 공정을 추가로 실시할 수 있다.
이렇듯, 불순물 주입을 통해 활성 기둥(120)을 형성한 후 비트라인(130)을 형성할 경우에는 전술한 본 발명의 일 실시예의 효과뿐만 아니라 활성 기둥(120)이 보다 균일한 도핑 프로파일을 가질 수 있다는 장점이 있다.
도 36 및 도 37는 본 발명에 따른 반도체 소자의 제조 방법 중 불순물 주입 공정의 또 다른 실시예를 도시한 공정 단면도들이다.
도 36을 참조하면, 기판(110) 전체에 걸쳐 활성 기둥이 형성될 기판(110)의 일정 깊이까지 불순물을 주입한다. 불순물은 이온 주입 공정을 수행하여 주입할 수 있다. 이로써, 기판(110)의 일 영역이 예비 활성 기둥(120A)으로 형성된다. 이러한 불순물 주입 공정은 불순물의 도핑 농도를 8×1018atom/㎤ 내지 3×1019atom/㎤로 하는 통상의 이온 주입 공정으로 실시할 수 있다. 그 외에도 전술한 다단계 이온 주입 공정, 틸트 이온 주입 공정 또는 기판(110)을 전·후·좌·우 방향으로 회전시킬 수 있는 오리엔트 이온 주입 공정 등을 병행하여 수행할 수 있다.
도 37을 참조하면, 기판(110)을 예비 활성 기둥(도 36의 120A 참조)의 저면이 노출되도록 통상의 사진식각 공정을 사용하여 제1 방향(예를 들어, 워드라인과 교차하는 방향)으로 식각하여 다수의 트렌치(미도시)에 의해 분리된 다수의 활성 기둥(120)을 형성한다.
이때, 활성 기둥(120)은 기판(110)에 수직으로 돌출되는 기둥 구조로서, 하부로부터 차례로 제1 불순물 영역(120a), 제2 불순물 영역(120b) 및 제3 불순물 영역(120c)을 포함한다. 실질적으로, 활성 기둥(120)의 제1 내지 제3 불순물 영역(120a 120b, 120c)은 후속한 공정에서 형성되는 게이트 전극(160)의 위치에 따라 정해질 수 있을 것이다.
기판(110) 전체에 걸쳐 불순물을 주입한 후 기판(110) 식각을 통해 트렌치에 의해 분리되는 활성 기둥(120)을 형성하는 것을 제외하고는 나머지 공정은 도 12 내지 도 32에서 언급한 바와 동일할 수 있으므로 이에 대한 설명은 생략하기로 한다.
이렇듯, 기판(110) 전체에 걸쳐 불순물을 주입한 후 기판(110) 식각을 통해 트렌치에 의해 분리되는 활성 기둥(120)을 형성한 다음 비트라인을 형성하는 경우에는 전술한 본 발명의 일 실시예의 효과뿐만 아니라 활성 기둥(120)이 보다 균일한 도핑 프로파일을 가질 수 있다는 장점이 있다.
또한, 도면으로 도시하지는 않았으나, 도 11에서와 같이 비트라인(130)이 제1 불순물 영역(120a) 아래에 형성될 경우에는, 기판(110) 내 저면 및 측벽들을 구비한 다수의 리세스를 형성하고, 리세스의 저면 및 측벽들의 표면을 따라 라이너 절연막(172)을 형성하고, 라이너 절연막(172) 상에 금속, 금속실리사이드, 폴리실리콘 등의 전도성 재질로 매립형 비트라인(130)을 형성한 후, 저면은 비트라인(130)과 접촉하고, 상면 및 측벽들이 노출된 반도체 기둥에 동종의 불순물 이온 주입 공정을 통해 아래로부터 차례로 제1 내지 제3 불순물 영역(120a, 120b, 120c)을 포함하는 활성 기둥(120)을 형성하는 것이 고려될 수 있음은 물론이다.
이 경우, 활성 기둥(120)은, 기판(110) 상에 제1영역층 내지 제3영역층을 포함하는 반도체 기판을 적층하거나 반도체 성장층을 형성한 후, 각 영역층에 동일한 극성의 불순물을 주입한 다음, 기판(110) 상의 불술물이 주입된 반도체 기판 또는 반도체 성장층을 제거하여 형성할 수 있다. 이러한 활성 기둥(120) 형성 방법은 도 1, 도 7 및 서라운딩 게이트를 포함하는 반도체 소자에도 적용 가능한데, 이때에는 기판(110) 상의 불술물이 주입된 반도체 기판 또는 반도체 성장층을 제거하는 과정을 불순물이 주입된 반도체 기판 또는 반도체 성장층을 패터닝하여 제거하는 것으로 변경하여 적용할 수 있다.
또한, 도 11에서의 비트라인(130)은 기판(110)에 불순물을 이온 주입하여 형성할 수 있다. 이 경우, 비트라인(130)은 기판(110)과 다른 극성을 갖는 불순물을 기판(110)에 이온 주입하여 형성하거나, 기판(110)에 질소를 주입하여 절연막을 구축한 후 구축된 절연막 상에 불순물을 이온 주입하여 형성할 수도 있다. 그 외, 나머지 게이트 전극 형성 공정이나 불순물 주입 공정 등은 전술한 바와 동일할 수 있으므로 이에 대한 설명은 생략하기로 한다.
이하, 본 발명에 따른 디램 소자에 대한 전압-전류 특성 및 디램 소자의 동작에 따른 데이터의 충전 및 방전 특성을 평가하였다.
상술한 본 발명에 따른 디램 소자를 이용하여 게이트 전압에 따른 드레인 전류를 시뮬레이션하여 하기의 도 38에 도시하였으며, 시뮬레이션은 Synopy사의 TCAD tool sentaurus를 이용하여 수행하였다.
도 38은 본 발명에 따른 디램 소자에 대한 전압-전류 특성을 나타낸 그래프이다.
도 38에 도시된 바와 같이, 문턱전압은 -0.2V이고, 오프 전류와 온 전류가 충분히 차이 나는 것을 확인할 수 있었다.
이를 통해, 무접합 수직 게이트 트랜지스터를 구성하여도 기존의 소스와 드레인에 바디와 이형의 불순물을 주입한 트랜지스터와 비슷하게 온/오프를 구현할 수 있으므로 무접합 수직 게이트 트랜지스터가 DRAM용 셀에 적용 가능함을 확인하였다.
본 발명에 따른 디램 소자의 동작에 따른 데이터의 충전 및 방전 특성을 시뮬레이션하여 하기의 도 39에 도시하였으며, 시뮬레이션은 Synopy사의 TCAD tool sentaurus를 이용하여 수행하였다. 이때, 과도 시간은 10ns였다.
도 39는 본 발명에 따른 디램 소자의 동작에 따른 데이터의 충전 및 방전 특성을 나타낸 그래프이다.
도 39에 도시된 바와 같이, 본 발명에 따른 디램 소자에 캐패시터를 소스쪽에 연결하여 게이트 전압과 드레인 전압에 변화를 주어서 캐패시터에 전하가 저장되는 것(충전)과 방전되는 것을 확인할 수 있었다.
도 40는 본 발명에 따른 디램 소자와 종래의 소스 및 드레인에 바디와 이형의 불순물을 포함하는 디램 소자의 에너지 밴드를 나타낸 그래프이다. 여기서, 본 발명에 따른 디램 소자는 무접합 수직 게이트 트랜지스터를 포함하고, 종래의 디램 소자는 반전 모드 수직 게이트 트랜지스터를 포함하는 것으로 도시하였다.
도 40을 참조하면, 본 발명의 DRAM 소자의 소스, 바디, 드레인의 에너지 장벽의 높이가 종래의 DRAM 소자의 소스, 바디, 드레인의 에너지 장벽의 높이보다 낮음을 확인할 수 있었다.
이를 통해, 무접합 수직 게이트를 포함하는 본 발명의 디램 소자의 누설전류 특성이 종래의 접합 수직 게이트를 포함하는 디램 소자보다 향상됨을 확인할 수 있었다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 반도체 소자
110 : 기판
120 : 활성 기둥 120a : 제1 불순물 영역
120b : 제2 불순물 영역 120c : 제3 불순물 영역
120A : 예비 활성 기둥 125 : 제1 소자분리막
130 : 비트라인 140 : 제2 소자분리막
150 : 게이트 절연막 160 : 게이트 전극
170 : 제3 소자분리막 172 : 라이너 절연막
175 : 층간절연막 180 : 스토리지노드 콘택플러그
190 : 커패시터 191 : 커패시터 하부전극
193 : 유전막 195 : 커패시터 상부전극
P : 필라 T1 : 제1 트렌치
T2 : 제2 트렌치 CH : 콘택홀
120 : 활성 기둥 120a : 제1 불순물 영역
120b : 제2 불순물 영역 120c : 제3 불순물 영역
120A : 예비 활성 기둥 125 : 제1 소자분리막
130 : 비트라인 140 : 제2 소자분리막
150 : 게이트 절연막 160 : 게이트 전극
170 : 제3 소자분리막 172 : 라이너 절연막
175 : 층간절연막 180 : 스토리지노드 콘택플러그
190 : 커패시터 191 : 커패시터 하부전극
193 : 유전막 195 : 커패시터 상부전극
P : 필라 T1 : 제1 트렌치
T2 : 제2 트렌치 CH : 콘택홀
Claims (18)
- 기판에 수직으로 돌출되며, 하부로부터 제1 불순물 영역, 제2 불순물 영역 및 제3 불순물 영역을 포함하는 활성 기둥;
상기 제2 불순물 영역의 측벽에 형성된 게이트 전극; 및
상기 게이트 전극과 교차하며, 상기 제1 불순물 영역과 접촉하는 비트라인;을 포함하며,
상기 비트라인은 상기 기판에 매립되어 상기 제1 불순물 영역의 하부에 형성되고,
상기 비트라인의 상부면은 상기 제1 불순물 영역의 하부면과 직접 접촉하고,
상기 제1 내지 제3 불순물 영역은 동일한 농도 및 동일한 극성의 불순물을 포함하고,
상기 기판은 상기 불순물을 포함하지 않는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,
상기 제1 내지 제3 불순물 영역은
8×1018atom/㎤ 내지 3×1019atom/㎤의 불순물 농도를 갖는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,
상기 제1 불순물 영역은 드레인, 상기 제2 불순물 영역은 바디, 상기 제3 불순물 영역은 소스인 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,
상기 게이트 전극은
상기 제2 불순물 영역의 측벽을 에워싸는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,
상기 반도체 소자는
상기 기판과 상기 비트라인 사이에 형성된 절연막을 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,
상기 기판은 실리콘(Si) 기판이고,
상기 활성 기둥은 N형 불순물을 포함하는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,
상기 기판은 Si-Ge 기판, Ge 기판 또는 Ⅲ-V족 화합물 반도체 기판이고, 상기 활성 기둥은 P형 불순물을 포함하는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,
상기 기판은
나노 와이어(nano wire) 또는 나노 리본(nano ribbon) 중에서 선택되는 나노 구조를 포함하는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서,
상기 반도체 소자는
상기 게이트 전극과 상기 제2 불순물 영역 사이에 형성되는 수직 절연부 및 상기 수직 절연부의 하부와 연결되어 상기 제1 불순물 영역의 노출면과 상기 게이트 전극 사이에 형성되는 수평 절연부를 포함하는 게이트 절연막을 더 포함하며,
상기 수평 절연부는 상기 수직 절연부보다 두껍게 형성되는 것을 특징으로 하는 반도체 소자.
- 기판 내에 매립된 다수의 비트라인을 형성하는 단계;
상기 비트라인 상에, 상기 비트라인과 접촉하는 제1 불순물 영역과 상기 제1 불순물 영역 상에 차례로 형성된 제2 불순물 영역 및 제3 불순물 영역을 포함하는 활성 기둥을 형성하는 단계; 및
상기 제 2 불순물 영역의 측벽에 상기 비트라인과 교차되도록 게이트 전극을 형성하는 단계를 포함하고,ㅡ
상기 비트라인의 상부면은 상기 제1 불순물 영역의 하부면과 직접 접촉하고,
상기 제1 내지 제3 불순물 영역은 동일한 농도 및 동일한 극성의 불순물을 포함하고,
상기 기판은 상기 불순물을 포함하지 않는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제10항에 있어서, 상기 게이트 전극을 형성하는 단계는,
상기 활성 기둥 사이를 채우는 소자 분리막을 형성하는 단계;
상기 활성 기둥과 상기 소자 분리막상에 비트라인과 교차하며 저면 및 상기 활성 기둥의 일부를 노출시키는 측벽들을 가지는 트렌치를 형성하는 단계;
상기 트렌치의 저면 및 측벽들에 게이트 절연막을 형성하는 단계; 및
상기 제2 불순물 영역과 대응하는 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제10항에 있어서, 상기 활성 기둥을 형성하는 단계는,
상기 비트라인 및 상기 기판 상에 제1 영역층, 제2 영역층 및 제3 영역층을 포함하는 반도체 성장층을 형성하는 단계;
상기 반도체 성장층의 각 영역층에 동일한 극성의 불순물을 주입하는 단계; 및
상기 기판 상에 형성된 상기 반도체 성장층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제10항에 있어서. 상기 활성 기둥을 형성하는 단계는,
상기 비트라인 및 상기 기판 상에 제1 불순물 영역 내지 3 불순물 영역으로 적층된 반도체 기판을 적층하는 단계; 및
상기 기판 상에 형성된 상기 반도체 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제10항에 있어서,
상기 불순물을 주입하는 단계는,
다단계 이온 주입 공정, 틸트 이온 주입 공정 및 오리엔트 이온 주입 공정 중에서 어느 하나 이상을 사용하여 주입하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제12항에 있어서,
상기 불순물을 주입하는 단계는
8×1018atom/㎤ 내지 3×1019atom/㎤의 도핑 농도로 주입하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제10항에 있어서, 상기 비트라인을 형성하는 단계는,
상기 기판에 이온 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제10항에 있어서, 상기 비트라인을 형성하는 단계는,
상기 기판 상에 저면 및 측벽들을 구비한 다수의 리세스를 형성하는 단계;
상기 리세스의 저면 및 측벽들의 표면을 따라 절연막을 형성하는 단계; 및
상기 절연막 상에 전도성 물질을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제17항에 있어서, 상기 전도성 물질을 형성하는 단계는,
금속, 금속실리사이드 및 폴리실리콘 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180098672A KR101950146B1 (ko) | 2018-08-23 | 2018-08-23 | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180098672A KR101950146B1 (ko) | 2018-08-23 | 2018-08-23 | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20120024991A Division KR20130103942A (ko) | 2012-03-12 | 2012-03-12 | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180098199A true KR20180098199A (ko) | 2018-09-03 |
| KR101950146B1 KR101950146B1 (ko) | 2019-02-19 |
Family
ID=63601025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180098672A Active KR101950146B1 (ko) | 2018-08-23 | 2018-08-23 | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101950146B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112885830A (zh) * | 2019-11-29 | 2021-06-01 | 芯恩（青岛）集成电路有限公司 | 堆叠神经元器件结构及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150687A (en) * | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
| US20070018206A1 (en) * | 2005-07-06 | 2007-01-25 | Leonard Forbes | Surround gate access transistors with grown ultra-thin bodies |
| KR20110035686A (ko) * | 2009-09-30 | 2011-04-06 | 주식회사 하이닉스반도체 | 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법 |
-
2018
- 2018-08-23 KR KR1020180098672A patent/KR101950146B1/ko active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150687A (en) * | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
| US20070018206A1 (en) * | 2005-07-06 | 2007-01-25 | Leonard Forbes | Surround gate access transistors with grown ultra-thin bodies |
| KR20110035686A (ko) * | 2009-09-30 | 2011-04-06 | 주식회사 하이닉스반도체 | 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112885830A (zh) * | 2019-11-29 | 2021-06-01 | 芯恩（青岛）集成电路有限公司 | 堆叠神经元器件结构及其制作方法 |
| CN112885830B (zh) * | 2019-11-29 | 2023-05-26 | 芯恩（青岛）集成电路有限公司 | 堆叠神经元器件结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101950146B1 (ko) | 2019-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10892262B2 (en) | Semiconductor device having junctionless vertical gate transistor and method of manufacturing the same | |
| US12543301B2 (en) | Semiconductor device | |
| US8987108B2 (en) | Methods of forming semiconductor structures including bodies of semiconductor material | |
| US11233059B2 (en) | Construction of integrated circuitry, DRAM circuitry, a method of forming a conductive line construction, a method of forming memory circuitry, and a method of forming DRAM circuitry | |
| US20240265950A1 (en) | Semiconductor device structure | |
| JP2010034191A (ja) | 半導体記憶装置とその製造方法 | |
| US11222681B2 (en) | 3D stacked high-density memory cell arrays and methods of manufacture | |
| US10770465B1 (en) | Method used in forming integrated circuitry | |
| US9231066B2 (en) | Semiconductor device having vertical channel | |
| US20090152613A1 (en) | Semiconductor memory device having a floating body capacitor and method of manufacturing the same | |
| KR101950146B1 (ko) | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 | |
| US20230090769A1 (en) | Semiconductor device | |
| US12327592B2 (en) | Vertical memory devices and methods for operating the same | |
| EP4218055B1 (en) | Vertical memory devices and methods for forming the same | |
| KR101074232B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20240170574A1 (en) | Semiconductor device including vertical channel transistor, bit line and peripheral gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| PA0107 | Divisional application |
St.27 status event code: A-0-1-A10-A18-div-PA0107 St.27 status event code: A-0-1-A10-A16-div-PA0107 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| U11 | Full renewal or maintenance fee paid |
Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE) Year of fee payment: 8 |