CN112002801B - 半导体器件和半导体器件的制造方法 - Google Patents

半导体器件和半导体器件的制造方法 Download PDF

Info

Publication number
CN112002801B
CN112002801B CN202010697207.4A CN202010697207A CN112002801B CN 112002801 B CN112002801 B CN 112002801B CN 202010697207 A CN202010697207 A CN 202010697207A CN 112002801 B CN112002801 B CN 112002801B
Authority
CN
China
Prior art keywords
layer
electrode metal
metal layer
oxygen
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010697207.4A
Other languages
English (en)
Other versions
CN112002801A (zh
Inventor
邱泰玮
沈鼎瀛
钱鹤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Original Assignee
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Semiconductor Industry Technology Research And Development Co ltd filed Critical Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority to CN202010697207.4A priority Critical patent/CN112002801B/zh
Publication of CN112002801A publication Critical patent/CN112002801A/zh
Priority to TW110123655A priority patent/TWI799905B/zh
Priority to PCT/CN2021/103130 priority patent/WO2022017137A1/zh
Priority to US18/009,525 priority patent/US12102021B2/en
Priority to KR1020227043424A priority patent/KR20230040949A/ko
Application granted granted Critical
Publication of CN112002801B publication Critical patent/CN112002801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体器件及半导体器件的制造方法,该半导体器件包括:半导体衬底;位于所述半导体衬底上的底部电极金属层和顶部电极金属层;位于所述底部电极金属层和顶部电极金属层之间的阻变层,所述阻变层的横向宽度大于所述底部电极金属层和/或顶部电极金属层的横向宽度,所述阻变层具有可变电阻;位于所述底部电极金属层和顶部电极金属层之间的阻氧层,所述阻氧层位于所述阻变层之上;位于所述底部电极金属层和顶部电极金属层之间的抓氧层,所述抓氧层的横向宽度小于所述阻变层的横向宽度,所述抓氧层位于所述阻氧层之上。

Description

半导体器件和半导体器件的制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种半导体器件和半导体器件的制造方法。
背景技术
阻变存储器(RRAM,Resistive Random Access Memory)作为一种新型非挥发性存储器,其具有结构简单、工作速度快、功耗低以及信息保持稳定等优点,是下一代非挥发性存储器的有力竞争者之一。
图1是现有的一种阻变存储器的结构示意图,所述阻变存储器包括由下而上依次层叠设置的底部电极金属层101、阻变层108、阻氧层109、抓氧层110、顶部电极金属层103,具有阻变效应的阻变层108在外加电压作用下发生电阻状态(高阻态和低阻态)间的相互转换,形成“0”态和“1”态的二进制信息存储。包括金属氧化物在内的许多材料都有显著的阻变性能,阻变机理以氧空位等缺陷的聚集形成导电细丝为基础,抓氧层抓取金属氧化物阻变材料中的氧原子后,在阻变材料中留下氧空位,氧空位是金属氧化物阻变材料中主要的缺陷。
现有的阻变存储器,其阻变结构是在一次性沉积完后,再经过刻蚀产生的,阻变层中导电细丝形成的区域位置无法预测,如果刻蚀过程中对阻变层的侧壁造成损伤,阻变层中的缺陷将集中在阻变层的侧壁,导致导电细丝可能产生在阻变层的侧壁,从而降低阻变存储器的可靠性,阻碍阻变存储器大规模集成和实际应用。
发明内容
本发明的发明人发现上述现有技术中存在问题,并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明实施例一方面提供了一种半导体器件,包括:
底部电极金属层和顶部电极金属层;
位于所述底部电极金属层和顶部电极金属层之间的阻变层,所述阻变层的横向宽度大于所述底部电极金属层和/或顶部电极金属层的横向宽度,所述阻变层具有可变电阻;
位于所述底部电极金属层和顶部电极金属层之间的阻氧层,所述阻氧层位于所述阻变层之上;
位于所述底部电极金属层和顶部电极金属层之间的抓氧层,所述抓氧层的横向宽度小于所述阻变层的横向宽度,所述抓氧层位于所述阻氧层之上。
其中,所述底部电极金属层、顶部电极金属层和所述抓氧层的侧壁为金属氧化区域。
其中,所述抓氧层的横向宽度小于所述底部电极金属层和/或顶部电极金属层的横向宽度;或者,
所述抓氧层的横向宽度大于所述底部电极金属层和/或顶部电极金属层的横向宽度。
其中,所述半导体器件的外侧覆盖有侧壁隔氧保护层,以隔离所述半导体器件外部的氧原子。
其中,所述阻变层的组成材料为氧化铝铪(HfAlO)、氧化铪(HfOx)、氧化铝(AlOx)和氧化钽(TaOx)中的一种或多种。
其中,所述抓氧层的组成材料包括钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)中的一种或多种。
其中,所述阻氧层和所述侧壁隔氧保护层的组成材料包括三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种。
本发明实施例另一方面提供了一种半导体器件的制造方法,包括:
在半导体衬底上沉积底部电极金属层材料;
在所述底部电极金属层材料之上沉积阻变层材料;
在所述阻变层材料之上沉积阻氧层材料;
在所述阻氧层材料之上沉积抓氧层材料;
在所述抓氧层材料之上沉积顶部电极金属层材料;
图案化所述底部电极金属层材料、阻变层材料、阻氧层材料、抓氧层材料、顶部电极金属层材料,形成底部电极金属层、阻变层、阻氧层、抓氧层、顶部电极金属层;
蚀刻所述底部电极金属层、抓氧层、顶部电极金属层,使得所述底部电极金属层、抓氧层、顶部电极金属层的横向宽度小于所述阻变层。
其中,所述蚀刻所述底部电极金属层、抓氧层、顶部电极金属层包括:
利用湿法刻蚀工艺蚀刻所述底部电极金属层、抓氧层、顶部电极金属层,并且在所述底部电极金属层、抓氧层、顶部电极金属层的侧壁形成金属氧化区域。
其中,在所述半导体器件的外侧沉积侧壁隔氧保护层材料,形成侧壁隔氧保护层。
在上述实施例中,半导体器件的底部电极金属层、抓氧层、顶部电极金属层的横向宽度小于阻变层,在对其施加电压时,减少了在阻变层上的电场作用区域,使得导电细丝更集中地形成在阻变层的中央,避免在阻变层的侧壁区域形成导电细丝。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例,并且连同说明书一起用于解释本发明的原理。
参照附图,根据下面的详细描述,可以更加清楚地理解本发明,其中:
图1示出了现有的一种阻变存储器的结构示意图;
图2示出了根据本发明一个实施例的半导体器件的截面图;
图3示出了根据本发明一个实施例的半导体器件的俯视图;
图4示出了根据本发明另一个实施例的半导体器件的截面图;
图5示出根据本发明一个实施例的半导体器件的制造方法的流程图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
图2示出了根据本发明一个实施例的半导体器件的截面图。
在本发明的一个实施例中,半导体器件为阻变存储器,首先参看图2,半导体器件位于半导体衬底100上,包括:位于半导体衬底100上的底部电极金属层101和顶部电极金属层103;位于底部电极金属层101和顶部电极金属层103之间的阻变层108,阻变层108的横向宽度大于底部电极金属层101和/或顶部电极金属层103的横向宽度,阻变层108具有可变电阻;位于底部电极金属层101和顶部电极金属层103之间的阻氧层109,阻氧层109位于阻变层108之上;位于底部电极金属层101和顶部电极金属层103之间的抓氧层110,抓氧层110的横向宽度小于阻变层108的横向宽度,抓氧层110位于阻氧层109之上。底部电极金属层101和顶部电极金属层103构成半导体器件的导电连接层,作为一个优选的实施例,底部电极金属层101和顶部电极金属层103的组成材料包括钛(Ti)、钽(Ta)、氮化钛(TiN)和氮化钽(TaN)中的一种或多种。半导体衬底110中还形成了底部电极通孔119,作为一个实施例,底部电极通孔119的组成材料为导电金属,用于电连接位于半导体衬底100之上的半导体器件(即阻变存储器)。
回到图2,阻氧层109的横向宽度与阻变层108的横向宽度相同,阻氧层109完全覆盖阻变层108,阻氧层109的组成材料为金属氧化物,作为一个优选的实施例,阻氧层109的组成材料包括三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)中的一种或多种。阻变层108的组成材料为过渡性金属氧化物,作为一个优选的实施例,阻变层108的组成材料包括氧化铝铪(HfAlO)、氧化铪(HfOx)、氧化铝(AlOx)和氧化钽(TaOx)中的一种或多种。阻氧层109的作用为防止阻变层108中的氧原子扩散。
如图2所示,抓氧层110部分覆盖阻氧层109,抓氧层110的作用为抓取阻变层108中的氧原子。随着阻变层108中的氧原子被抓氧层110抓取,其会在阻变层108中留下氧空位,随着氧空位的不断聚集,得以在阻变层108中形成导电细丝,使得半导体器件的阻态发生变化。抓氧层110由金属材料制成,作为一个优选的实施例,抓氧层110的组成材料包括钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)中的一种或多种。
本申请一个实施例中,可以对图1所示的阻变存储器进行加工得到如图2所示的半导体器件:对图1中的阻变存储器的底部电极金属层101、抓氧层110、顶部电极金属层103从侧向向里进行蚀刻,以缩短底部电极金属层101、抓氧层110和顶部电极金属层103的横向宽度。图3示出了根据本发明一个实施例的半导体器件的俯视图。
由于底部电极金属层101、顶部电极金属层103、抓氧层110均由金属材料构成,在制造工艺上,可以采用湿法刻蚀工艺对这三者进行蚀刻,可使用相同的刻蚀液,作为一个优选的实施例,可以采用双氧化二氢(H2O2)混合溶液(例如SC1或SC2)对其进行刻蚀,底部电极金属层101、顶部电极金属层103、抓氧层110经蚀刻后,不仅横向宽度缩短了,且这三层的边缘金属材料可以与双氧化二氢(H2O2)混合溶液氧化反应,从而在底部电极金属层101、顶部电极金属层103、抓氧层110的边缘形成金属氧化区域120。
图2中所示底部电极金属层101、顶部电极金属层103和抓氧层110的横向宽度是相同的。需要说明的是,在本发明的另一个实施例中,底部电极金属层101、顶部电极金属层103和抓氧层110的横向宽度也可以不相同。
底部电极金属层101、顶部电极金属层103中任意一层的横向宽度缩小了,那么电场区域也就随之缩小,即电场区域为底部电极金属层101和顶部电极金属层103重合的部分,因此,若要实现电场作用在阻变层108的中央区域,那么只要保证底部电极金属层101和顶部电极金属层103重合的部分与阻变层108的中央区域重合即可。即底部电极金属层101和顶部电极金属层103中任意一层的横向宽度小于阻变层108的横向宽度即可实现缩小电场区域的目的。
金属氧化区域120的金属特性失效可以进一步促使导电细丝在阻变层108的中央区域形成,这是因为:底部电极金属层101和顶部电极金属层103的侧壁被氧化后,可以使电场更集中在各层的中央区域(纯金属部分),而抓氧层110的侧壁被氧化后,被氧化的区域无法再抓取氧原子,进而抓取氧原子的作用也集中在抓氧层110的中央区域(纯金属部分),如此,电场和氧原子抓取均作用在中央区域,可以促使在阻变层108的中央区域形成导电细丝。
在本发明的另一个实施例中,还可以进一步缩短抓氧层110的横向宽度,使抓氧层的横向宽度小于所述底部电极金属层和/或顶部电极金属层的横向宽度(即抓氧层110的横向宽度小于底部电极金属层101和顶部电极金属层103重合部分的横向宽度),抓氧层110仅覆盖在阻氧层108上表面的中央区域,可以使得半导体器件中导电细丝的形成集中在阻变层108的中央区域(即在缩小电场区域的基础上进一步缩小抓取氧原子的区域,使导电细丝更加集中地形成在阻变层108的中央区域)。
在本发明的再一个实施例中,还可以使抓氧层110的横向宽度大于所述底部电极金属层101和/或顶部电极金属层103的横向宽度,即抓取氧原子区域大于电场区域,导电细丝只会形成在抓取氧原子区域和电场区域的重合区域。
通过上述的实施例可知,若要实现在阻变层108的特定区域形成导电细丝,只要保证电场区域和抓取氧原子区域两者重合的区域对应于阻变层108的特定区域即可。
在本发明的一个实施例中,如图4所示,半导体器件的外侧、即底部电极金属层、阻变层、阻氧层、抓氧层和顶部电极金属层的外侧覆盖有侧壁隔氧保护层130,用于隔离所述半导体器件外部的氧原子,可以防止抓氧层110在从阻变层108抓取氧原子时被外部的氧原子所干扰。
与现有技术相比,本发明实施例通过缩短半导体器件的底部电极金属层、抓氧层、顶部电极金属层的横向宽度,使底部电极金属层、抓氧层、顶部电极金属层仅和阻变层的中央区域重叠,进而在对半导体器件施加电压时,减少了在阻变层上的电场作用区域(阻变层与底部电极金属层、抓氧层、顶部电极金属层未重叠的部分不会产生电场作用),使得导电细丝更集中地形成在阻变层的中央,避免了在阻变层的侧壁区域形成导电细丝。
本发明还提供了一种半导体器件的制造方法,如图5所示,包括:
步骤S11:在半导体衬底上沉积底部电极金属层材料;
步骤S12:在所述底部电极金属层材料之上沉积阻变层材料;
步骤S13:在所述阻变层材料之上沉积阻氧层材料;
步骤S14:在所述阻氧层材料之上沉积抓氧层材料;
步骤S15:在所述抓氧层材料之上沉积顶部电极金属层材料;
步骤S16:图案化所述底部电极金属层材料、阻变层材料、阻氧层材料、抓氧层材料、顶部电极金属层材料,形成底部电极金属层、阻变层、阻氧层、抓氧层、顶部电极金属层;
步骤S17:蚀刻所述底部电极金属层、抓氧层、顶部电极金属层,使得所述底部电极金属层、抓氧层、顶部电极金属层的横向宽度小于所述阻变层;
这里,可利用湿法刻蚀工艺蚀刻所述底部电极金属层、抓氧层、顶部电极金属层,缩短底部电极金属层、抓氧层和顶部电极金属层的横向宽度,并且在所述底部电极金属层、抓氧层、顶部电极金属层的侧壁形成金属氧化区域(图2中的120)。
步骤S18:在半导体器件的外侧沉积侧壁隔氧保护层材料,形成侧壁隔氧保护层。
如图4所示,在底部电极金属层、阻变层、阻氧层、抓氧层和顶部电极金属层的外侧形成侧壁隔氧保护层。
侧壁隔氧保护层可以防止外部的氧原子干扰抓氧层110对于阻变层108中氧原子的抓取。
在一个实施例中,所述阻氧层和所述侧壁隔氧保护层的组成材料包括三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种。
这里需要指出的是:以上对针对半导体器件的制造方法实施例的描述,与前述图2所示的半导体器件实施例的描述是类似的,具有同前述图2所示的半导体器件实施例相似的有益效果,因此不做赘述。
前述描述旨在使得任何本领域的技术人员能够实现和使用本公开内容,并且在特定应用及其要求的上下文中提供。此外,仅出于例证和描述的目的,给出本公开的实施例的前述描述。它们并非旨在为详尽的或将本公开限制于所公开的形式。因此,许多修改和变型对于本领域熟练的从业者将显而易见,并且本文所定义的一般性原理可在不脱离本公开的实质和范围的前提下应用于其他实施例和应用。此外,前述实施例的论述并非旨在限制本公开。因此,本公开并非旨在限于所示出的实施例,而是将被赋予与本文所公开的原理和特征一致的最宽范围。

Claims (10)

1.一种半导体器件的制造方法,其特征在于,包括:
在半导体衬底上沉积底部电极金属层材料;
在所述底部电极金属层材料之上沉积阻变层材料;
在所述阻变层材料之上沉积阻氧层材料;
在所述阻氧层材料之上沉积抓氧层材料;
在所述抓氧层材料之上沉积顶部电极金属层材料;
图案化所述底部电极金属层材料、阻变层材料、阻氧层材料、抓氧层材料、顶部电极金属层材料,形成底部电极金属层、阻变层、阻氧层、抓氧层、顶部电极金属层;
蚀刻所述底部电极金属层、抓氧层、顶部电极金属层,使得所述底部电极金属层、抓氧层、顶部电极金属层的横向宽度小于所述阻变层。
2.根据权利要求1所述的方法,其特征在于,所述蚀刻所述底部电极金属层、抓氧层、顶部电极金属层包括:
利用湿法刻蚀工艺蚀刻所述底部电极金属层、抓氧层、顶部电极金属层,并且在所述底部电极金属层、抓氧层、顶部电极金属层的侧壁形成金属氧化区域。
3.根据权利要求2所述的方法,其特征在于,在所述半导体器件的外侧沉积侧壁隔氧保护层材料,形成侧壁隔氧保护层。
4.一种半导体器件,其特征在于,所述半导体器件采用权利要求1至3任一制造方法制备而成,所述半导体器件包括:
位于半导体衬底上的底部电极金属层和顶部电极金属层;
位于所述底部电极金属层和顶部电极金属层之间的阻变层,所述阻变层的横向宽度大于所述底部电极金属层和顶部电极金属层的横向宽度,所述阻变层具有可变电阻;
位于所述底部电极金属层和顶部电极金属层之间的阻氧层,所述阻氧层位于所述阻变层之上;
位于所述底部电极金属层和顶部电极金属层之间的抓氧层,所述抓氧层的横向宽度小于所述阻变层的横向宽度,所述抓氧层位于所述阻氧层之上。
5.根据权利要求4所述的半导体器件,其特征在于,所述底部电极金属层、顶部电极金属层和所述抓氧层的侧壁为金属氧化区域。
6.根据权利要求4或5所述的半导体器件,其特征在于,
所述抓氧层的横向宽度小于所述底部电极金属层和/或顶部电极金属层的横向宽度;或者,
所述抓氧层的横向宽度大于所述底部电极金属层和/或顶部电极金属层的横向宽度。
7.根据权利要求6所述的半导体器件,其特征在于,所述半导体器件的外侧覆盖有侧壁隔氧保护层,以隔离所述半导体器件外部的氧原子。
8.根据权利要求7所述的半导体器件,其特征在于,所述阻变层的组成材料为氧化铝铪(HfAlO)、氧化铪(HfOx)、氧化铝(AlOx)和氧化钽(TaOx)中的一种或多种。
9.根据权利要求7所述的半导体器件,其特征在于,所述抓氧层的组成材料包括钛(Ti)、锆(Zr)、铪(Hf)、钽(Ta)、铝(Al)中的一种或多种。
10.根据权利要求7所述的半导体器件,其特征在于,所述阻氧层和所述侧壁隔氧保护层的组成材料包括三氧化二铝(Al2O3)、氧化钛(TiOx)、氮氧化钛(TiON)的一种或多种。
CN202010697207.4A 2020-07-20 2020-07-20 半导体器件和半导体器件的制造方法 Active CN112002801B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010697207.4A CN112002801B (zh) 2020-07-20 2020-07-20 半导体器件和半导体器件的制造方法
TW110123655A TWI799905B (zh) 2020-07-20 2021-06-28 半導體元件和半導體元件的製造方法
PCT/CN2021/103130 WO2022017137A1 (zh) 2020-07-20 2021-06-29 半导体器件和半导体器件的制造方法
US18/009,525 US12102021B2 (en) 2020-07-20 2021-06-29 Semiconductor device and manufacturing method of semiconductor device
KR1020227043424A KR20230040949A (ko) 2020-07-20 2021-06-29 반도체 소자 및 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010697207.4A CN112002801B (zh) 2020-07-20 2020-07-20 半导体器件和半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN112002801A CN112002801A (zh) 2020-11-27
CN112002801B true CN112002801B (zh) 2021-09-07

Family

ID=73468238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010697207.4A Active CN112002801B (zh) 2020-07-20 2020-07-20 半导体器件和半导体器件的制造方法

Country Status (5)

Country Link
US (1) US12102021B2 (zh)
KR (1) KR20230040949A (zh)
CN (1) CN112002801B (zh)
TW (1) TWI799905B (zh)
WO (1) WO2022017137A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002801B (zh) 2020-07-20 2021-09-07 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法
CN112687793A (zh) * 2020-12-25 2021-04-20 厦门半导体工业技术研发有限公司 一种半导体器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029363A (zh) * 2019-12-24 2020-04-17 厦门半导体工业技术研发有限公司 一种电阻式存储器及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927120B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Method for forming an asymmetric crystalline structure memory cell
JP5227544B2 (ja) * 2007-07-12 2013-07-03 株式会社日立製作所 半導体装置
JP2009246085A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
CN102301425B (zh) * 2010-02-02 2013-10-30 松下电器产业株式会社 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
JP5648406B2 (ja) * 2010-10-13 2015-01-07 ソニー株式会社 不揮発性メモリ素子及び不揮発性メモリ素子群、並びに、これらの製造方法
CN102610746A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 非挥发性电阻转变存储器
US9680094B2 (en) * 2012-08-30 2017-06-13 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9508924B2 (en) * 2014-07-03 2016-11-29 Samsung Electronics Co., Ltd. Method and system for providing rare earth magnetic junctions usable in spin transfer torque magnetic random access memory applications
US9431603B1 (en) * 2015-05-15 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
CN106299107A (zh) * 2015-05-25 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 低形成电压的阻变存储器及其制备方法
US9853091B2 (en) * 2016-04-26 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Side bottom contact RRAM structure
CN106374040B (zh) * 2016-08-26 2019-06-21 电子科技大学 一种多层阻变存储器单元及其制备方法
US10164169B2 (en) * 2016-09-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device having a single bottom electrode layer
TWI829663B (zh) * 2018-01-19 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置以及其工作方法
KR101912894B1 (ko) * 2018-04-12 2018-10-29 에스알테크노팩 주식회사 고온내수성이 개선된 산소차단 다중코팅필름
US10892011B2 (en) * 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10797225B2 (en) * 2018-09-18 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design
US10636842B1 (en) * 2019-02-21 2020-04-28 Winbond Electronics Corp. Resistive random access memory and method for forming the same
US11621395B2 (en) * 2019-04-26 2023-04-04 Intel Corporation Resistive random-access memory devices and methods of fabrication
US10847578B1 (en) * 2019-07-03 2020-11-24 Windbond Electronics Corp. Three-dimensional resistive memories and methods for forming the same
CN111312895A (zh) * 2020-02-21 2020-06-19 上海华力微电子有限公司 阻变存储器及阻变存储器的制造方法
CN111403599B (zh) * 2020-02-26 2022-11-04 杭州未名信科科技有限公司 一种半导体结构及其制备方法
CN112002801B (zh) * 2020-07-20 2021-09-07 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029363A (zh) * 2019-12-24 2020-04-17 厦门半导体工业技术研发有限公司 一种电阻式存储器及其制备方法

Also Published As

Publication number Publication date
WO2022017137A1 (zh) 2022-01-27
CN112002801A (zh) 2020-11-27
US20230225229A1 (en) 2023-07-13
TW202220244A (zh) 2022-05-16
KR20230040949A (ko) 2023-03-23
TWI799905B (zh) 2023-04-21
US12102021B2 (en) 2024-09-24

Similar Documents

Publication Publication Date Title
US8389972B2 (en) Nonvolatile memory device and method of manufacturing the same
CN106876583B (zh) 电阻式随机存取存储器
CN112002801B (zh) 半导体器件和半导体器件的制造方法
TWI584508B (zh) Rram裝置與其形成方法
WO2012073503A1 (ja) 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP5006481B2 (ja) 不揮発性半導体記憶素子の製造方法
US20130149815A1 (en) Nonvolatile memory element manufacturing method and nonvolatile memory element
CN112018237B (zh) 半导体器件和半导体器件的制造方法
US20220085288A1 (en) Rram bottom electrode
CN112018234B (zh) 半导体器件和半导体器件的制造方法
WO2024130965A1 (zh) 一种半导体器件及其制造方法
US20220005868A1 (en) Resistive random access memory and method of manufacturing the same
CN112687793A (zh) 一种半导体器件及其制备方法
TWI717118B (zh) 電阻式隨機存取記憶體及其製造方法
CN111640862B (zh) 一种集成电路器件和其形成方法及电子设备
CN112018235B (zh) 半导体器件和半导体器件的制造方法
TWI483394B (zh) 電阻式隨機存取記憶體及其製作方法
TWI517467B (zh) 電阻式記憶體的形成方法
US10811603B2 (en) Resistive random access memory
CN111403599B (zh) 一种半导体结构及其制备方法
TWI691023B (zh) 電阻式隨機存取記憶體
CN101840994A (zh) 相变随机存取存储器及制造方法
TW201724491A (zh) 記憶體結構及其製造方法
CN117042468A (zh) 阻变存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant