KR20230040949A - 반도체 소자 및 반도체 소자의 제조 방법 - Google Patents

반도체 소자 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20230040949A
KR20230040949A KR1020227043424A KR20227043424A KR20230040949A KR 20230040949 A KR20230040949 A KR 20230040949A KR 1020227043424 A KR1020227043424 A KR 1020227043424A KR 20227043424 A KR20227043424 A KR 20227043424A KR 20230040949 A KR20230040949 A KR 20230040949A
Authority
KR
South Korea
Prior art keywords
layer
electrode metal
metal layer
oxygen
bottom electrode
Prior art date
Application number
KR1020227043424A
Other languages
English (en)
Inventor
타이웨이 치우
팅잉 션
허 치엔
Original Assignee
샤먼 인더스트리알 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤먼 인더스트리알 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 filed Critical 샤먼 인더스트리알 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드
Publication of KR20230040949A publication Critical patent/KR20230040949A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

본 발명은 반도체 소자 및 반도체 소자의 제조 방법을 제공한다. 상기 반도체 소자는, 반도체 기판; 상기 반도체 기판 상에 위치하는 바닥 전극 금속층 및 탑 전극 금속층; 상기 바닥 전극 금속층과 탑 전극 금속층 사이에 위치하고, 가로 폭이 상기 바닥 전극 금속층 및/또는 탑 전극 금속층의 가로 폭보다 크며, 가변 저항을 갖는 저항 변화층; 상기 바닥 전극 금속층과 탑 전극 금속층 사이에 위치하고 또한 상기 저항 변화층 상에 위치하는 산소 차단층; 및 상기 바닥 전극 금속층과 탑 전극 금속층 사이에 위치하고, 가로 폭이 상기 저항 변화층의 가로 폭보다 작으며, 상기 산소 차단층 상에 위치하는 산소 포획층을 포함한다.

Description

반도체 소자 및 반도체 소자의 제조 방법
관련 출원의 상호 참조
본 발명은 출원번호가 202010697207.4이고, 출원일자가 2020년 7월 20일이며, 명칭이 “반도체 소자 및 반도체 소자의 제조 방법”인 중국특허출원을 기반으로 제출하였고, 상기 중국특허출원의 우선권을 주장하는 바, 이의 모든 내용은 참조로서 본 발명에 인용된다.
본 발명은 반도체 기술분야에 관한 것으로, 구체적으로는 반도체 소자 및 반도체 소자의 제조 방법에 관한 것이다.
저항 변화 메모리(RRAM, Resistive Random Access Memory)는 새로운 유형의 비휘발성 메모리로서 간단한 구조, 빠른 작업 속도, 낮은 전력 소비 및 안정적인 정보 유지와 같은 장점을 가져 차세대 비휘발성 메모리의 강력한 경쟁자 중 하나이다.
도 1은 종래의 저항 변화 메모리의 구조 모식도로서, 상기 저항 변화 메모리는 하부에서 상부로 순차적으로 적층 설치된 바닥 전극 금속층(101), 저항 변화층(108), 산소 차단층(109), 산소 포획층(110), 탑 전극 금속층(103)을 포함하고, 저항 변화 효과를 갖는 저항 변화층(108)은 외부 인가 전압의 작용 하에 저항 상태(고저항 상태 및 저저항 상태) 사이의 상호 변환을 거쳐 "0" 상태와 "1" 상태의 이진 정보 저장을 형성한다. 금속 산화물을 포함한 많은 재료는 모두 현저한 저항 변화 성능을 갖고 있고, 저항 변화 메커니즘은 산소 결손과 같은 결함의 축적으로 형성된 도전성 필라멘트를 기반으로 하며, 산소 포획층이 금속 산화물 저항 변화 재료 내의 산소 원자를 포획한 후, 저항 변화 재료에는 산소 결손이 남게 되는데, 산소 결손은 금속 산화물 저항 변화 재료의 주요한 결함이다.
종래의 저항 변화 메모리의 경우, 이의 저항 변화 구조는 한번에 모든 박막을 증착한 후, 식각을 통해 제조된다. 저항 변화층에서 도전성 필라멘트가 형성되는 영역의 위치를 예측할 수 없는 바, 식각 과정에서 저항 변화층의 측벽이 손상되면, 저항 변화층의 결함이 저항 변화층의 측벽에 집중되어 저항 변화층의 측벽에 도전성 필라멘트가 발생할 수 있으므로, 저항 변화 메모리의 신뢰성을 감소시키고, 저항 변화 메모리의 대규모 집적화 및 실제 응용을 방해한다.
본 발명의 실시예의 목적은 상기 기술적 과제를 적어도 해결하기 위해 반도체 소자 및 반도체 소자의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 실시예는 반도체 소자를 제공한다. 상기 반도체 소자는,
바닥 전극 금속층 및 탑 전극 금속층;
상기 바닥 전극 금속층과 탑 전극 금속층 사이에 위치하고, 가로 폭이 상기 바닥 전극 금속층 및/또는 탑 전극 금속층의 가로 폭보다 크며, 가변 저항을 갖는 저항 변화층;
상기 바닥 전극 금속층과 탑 전극 금속층 사이에 위치하고 또한 상기 저항 변화층 상에 위치하는 산소 차단층; 및
상기 바닥 전극 금속층과 탑 전극 금속층 사이에 위치하고, 가로 폭이 상기 저항 변화층의 가로 폭보다 작으며, 상기 산소 차단층 상에 위치하는 산소 포획층을 포함한다.
여기서, 상기 바닥 전극 금속층, 탑 전극 금속층 및 상기 산소 포획층의 측벽은 금속 산화 영역이다.
여기서, 상기 산소 포획층의 가로 폭은 상기 바닥 전극 금속층 및/또는 탑 전극 금속층의 가로 폭보다 작거나; 또는,
상기 산소 포획층의 가로 폭은 상기 바닥 전극 금속층 및/또는 탑 전극 금속층의 가로 폭보다 크다.
여기서, 상기 반도체 소자의 외측은 상기 반도체 소자 외부의 산소 원자를 격리하기 위해 측벽 산소 격리 보호층으로 커버된다.
여기서, 상기 저항 변화층의 구성 재료는 산화알루미늄하프늄(HfAlO), 산화하프늄(HfOx), 산화알루미늄(AlOx) 및 산화탄탈륨(TaOx) 중 하나 이상이다.
여기서, 상기 산소 포획층의 구성 재료는 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈륨(Ta), 알루미늄(Al) 중 하나 이상을 포함한다.
여기서, 상기 산소 차단층 및 상기 측벽 산소 격리 보호층의 구성 재료는 산화알루미늄(Al2O3), 산화티타늄(TiOx), 질산화티타늄(TiON) 중 하나 이상을 포함한다.
본 발명의 실시예는 또한 반도체 소자의 제조 방법을 제공한다. 상기 제조 방법은,
반도체 기판 상에 바닥 전극 금속층 재료를 증착하는 단계;
상기 바닥 전극 금속층 재료 상에 저항 변화층 재료를 증착하는 단계;
상기 저항 변화층 재료 상에 산소 차단층 재료를 증착하는 단계;
상기 산소 차단층 재료 상에 산소 포획층 재료를 증착하는 단계;
상기 산소 포획층 재료 상에 탑 전극 금속층 재료를 증착하는 단계;
상기 바닥 전극 금속층 재료, 저항 변화층 재료, 산소 차단층 재료, 산소 포획층 재료, 탑 전극 금속층 재료를 패턴화하여 바닥 전극 금속층, 저항 변화층, 산소 차단층, 산소 포획층, 탑 전극 금속층을 형성하는 단계; 및
상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층을 식각하여 상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층의 가로 폭이 상기 저항 변화층보다 작도록 하는 단계를 포함한다.
여기서, 상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층을 식각하는 상기 단계는,
습식 식각 공정을 이용하여 상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층을 식각하여 상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층의 측벽에 금속 산화 영역을 형성하는 단계를 포함한다.
여기서, 상기 반도체 소자의 외측에 측벽 산소 격리 보호층 재료를 증착하여 측벽 산소 격리 보호층을 형성한다.
상기 실시예에서, 반도체 소자의 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층의 가로 폭이 저항 변화층보다 작으므로, 이들에 전압이 인가되면, 저항 변화층 상의 전계 작용 영역이 감소되어 도전성 필라멘트가 저항 변화층의 중앙에 보다 집중적으로 형성되므로, 저항 변화층의 측벽 영역에 도전성 필라멘트가 형성되는 것을 방지한다.
본 발명의 다른 특징 및 이점은 아래 발명을 실시하기 위한 구체적인 내용 부분에서 상세히 설명될 것이다.
도면은 본 발명의 실시예에 대한 추가적인 이해를 제공하기 위한 것으로, 명세서의 일부를 구성하며, 아래 발명을 실시하기 위한 구체적인 내용과 함께 본 발명의 실시예를 해석하는 데 사용되나 본 발명의 실시예를 한정하지 않는다. 도면에서,
도 1은 종래의 저항 변화 메모리의 구조 모식도를 도시한다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 단면도를 도시한다.
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 평면도를 도시한다.
도 4는 본 발명의 다른 실시예에 따른 반도체 소자의 단면도를 도시한다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법의 흐름도를 도시한다.
이제 첨부된 도면을 참조하여 본 발명의 다양한 예시적 실시예를 상세히 설명한다. 이들 실시예에 기재된 부재 및 단계의 상대적인 배치, 숫자 표현식 및 수치는 달리 구체적으로 설명하지 않는 한 본 발명의 범위를 한정하지 않는다는 점에 유의해야 한다.
아울러, 설명의 편의를 위해 첨부된 도면에 도시된 각 부분의 치수는 실제 비례 관계에 따라 도시된 것이 아님을 이해하여야 한다.
적어도 하나의 예시적인 실시예에 대한 아래 설명은 실제로 설명적인 것일 뿐, 본 발명 및 이의 응용 또는 사용을 제한하려는 의도가 결코 아니다.
관련 기술 분야의 통상의 지식을 가진 자에게 알려진 기술, 방법 및 기기는 자세히 논의되지 않을 수 있지만, 적절한 경우 이러한 기술, 방법 및 기기는 승인된 명세서의 일부로 간주되어야 한다.
여기에서 도시되고 논의된 모든 예에서, 임의의 구체적인 값은 단지 예시적인 것으로 해석되어야 하며 제한적인 것으로 해석되어서는 안된다. 따라서, 예시적인 실시예의 다른 예는 다른 값을 가질 수 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 단면도를 도시한다.
본 발명의 일 실시예에서, 반도체 소자는 저항 변화 메모리이다. 먼저 도 2를 참조하면, 반도체 소자는 반도체 기판(100) 상에 위치하고, 반도체 기판(100) 상에 위치하는 바닥 전극 금속층(101) 및 탑 전극 금속층(103); 바닥 전극 금속층(101)과 탑 전극 금속층(103) 사이에 위치하고, 가로 폭이 바닥 전극 금속층(101) 및/또는 탑 전극 금속층(103)의 가로 폭보다 크며, 가변 저항을 갖는 저항 변화층(108); 바닥 전극 금속층(101)과 탑 전극 금속층(103) 사이에 위치하고 또한 저항 변화층(108) 상에 위치하는 산소 차단층(109); 바닥 전극 금속층(101)과 탑 전극 금속층(103) 사이에 위치하고, 가로 폭이 저항 변화층(108)의 가로 폭보다 작으며, 산소 차단층(109) 상에 위치하는 산소 포획층(110)을 포함한다. 바닥 전극 금속층(101) 및 탑 전극 금속층(103)은 반도체 소자의 도전성 연결층을 구성하고, 바람직한 일 실시예로서, 바닥 전극 금속층(101) 및 탑 전극 금속층(103)의 구성 재료는 티타늄(Ti), 탄탈륨(Ta), 티타늄 나이트라이드(TiN) 및 탄탈륨 나이트라이드(TaN) 중 하나 이상을 포함한다. 반도체 기판(100)에는 바닥 전극 관통홀(119)이 더 형성되고, 일 실시예로서, 바닥 전극 관통홀(119)의 구성 재료는 반도체 기판(100) 상에 위치하는 반도체 소자(즉 저항 변화 메모리)를 전기적으로 연결하기 위한 도전성 금속이다.
도 2를 다시 참조하면, 산소 차단층(109)의 가로 폭은 저항 변화층(108)의 가로 폭과 동일하고, 산소 차단층(109)은 저항 변화층(108)을 완전히 커버하며, 산소 차단층(109)의 구성 재료는 금속 산화물이고, 바람직한 일 실시예로서, 산소 차단층(109)의 구성 재료는 산화알루미늄(Al2O3), 산화티타늄(TiOx), 질산화티타늄(TiON) 중 하나 이상을 포함한다. 저항 변화층(108)의 구성 재료는 전이 금속 산화물이고, 바람직한 일 실시예로서, 저항 변화층(108)의 구성 재료는 산화알루미늄하프늄(HfAlO), 산화하프늄(HfOx), 산화알루미늄(AlOx) 및 산화탄탈륨(TaOx) 중 하나 이상을 포함한다. 산소 차단층(109)의 작용은 저항 변화층(108) 내의 산소 원자의 확산을 방지하는 것이다.
도 2에 도시된 바와 같이, 산소 포획층(110)은 산소 차단층(109)을 부분적으로 커버하고, 산소 포획층(110)의 작용은 저항 변화층(108) 내의 산소 원자를 포획하는 것이다. 저항 변화층(108) 내의 산소 원자가 산소 포획층(110)에 의해 포획됨에 따라, 저항 변화층(108)에 산소 결손을 남기게 되고, 산소 결손이 부단히 축적됨에 따라 저항 변화층(108)에 도전성 필라멘트가 형성되어 반도체 소자의 저항 상태가 변화한다. 산소 포획층(110)은 금속 재료로 제조되고, 바람직한 일 실시예로서, 산소 포획층(110)의 구성 재료는 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈륨(Ta), 알루미늄(Al) 중 하나 이상을 포함한다.
본 발명의 일 실시예에서, 도 1에 도시된 저항 변화 메모리를 가공하여 도 2에 도시된 반도체 소자를 얻을 수 있는데, 바닥 전극 금속층(101), 산소 포획층(110) 및 탑 전극 금속층(103)의 가로 폭을 줄이기 위해 도 1의 저항 변화 메모리의 바닥 전극 금속층(101), 산소 포획층(110), 탑 전극 금속층(103)을 측면에서 내부로 식각한다. 도 3은 본 발명의 일 실시예에 따른 반도체 소자의 평면도를 도시한다.
바닥 전극 금속층(101), 탑 전극 금속층(103), 산소 포획층(110)은 모두 금속 재료로 구성되므로, 제조 공정에서 습식 식각 공정을 이용하여 이들 3자를 식각할 수 있고, 동일한 식각액을 사용할 수 있는 바, 바람직한 일 실시예로서, 산화이수소(H2O2) 혼합 용액(예를 들어SC1 또는 SC2)을 이용하여 식각할 수 있으며, 바닥 전극 금속층(101), 탑 전극 금속층(103), 산소 포획층(110)은 식각된 후, 가로 폭이 감소될 뿐만 아니라 이들 세층의 가장자리 금속 재료가 산화이수소(H2O2) 혼합 용액과 산화 반응을 일으켜 바닥 전극 금속층(101), 탑 전극 금속층(103), 산소 포획층(110)의 가장자리에 금속 산화 영역(120)을 형성할 수 있다.
도 2에 도시된 바닥 전극 금속층(101), 탑 전극 금속층(103) 및 산소 포획층(110)의 가로 폭은 동일하다. 설명해야 할 점은, 본 발명의 다른 실시예에서, 바닥 전극 금속층(101), 탑 전극 금속층(103) 및 산소 포획층(110)의 가로 폭은 상이할 수도 있다.
바닥 전극 금속층(101), 탑 전극 금속층(103) 중 임의의 한 층의 가로 폭이 감소되면 전계 영역도 감소하게 되는데, 즉 전계 영역은 바닥 전극 금속층(101)과 탑 전극 금속층(103)의 중첩 부분이므로, 전계가 저항 변화층(108)의 중앙 영역에 작용하도록 하기 위해서는 바닥 전극 금속층(101)과 탑 전극 금속층(103)의 중첩 부분이 저항 변화층(108)의 중앙 영역과 중첩되도록 보장하기만 하면 된다. 즉 바닥 전극 금속층(101) 및 탑 전극 금속층(103) 중 임의의 한 층의 가로 폭이 저항 변화층(108)의 가로 폭보다 작을 때 전계 영역을 감소시키는 목적을 달성할 수 있다.
금속 산화 영역(120)의 금속 특성 실효는 저항 변화층(108)의 중앙 영역에서 도전성 필라멘트의 형성을 더욱 촉진할 수 있는데, 그 이유는 바닥 전극 금속층(101) 및 탑 전극 금속층(103)의 측벽이 산화된 후, 전계가 각 층의 중앙 영역(순금속 부분)에 더 집중될 수 있는 반면, 산소 포획층(110)의 측벽은 산화된 후, 산화된 영역이 더 이상 산소 원자를 포획할 수 없게 되어 산소 원자를 포획하는 작용 역시 산소 포획층(110)의 중앙 영역(순금속 부분)에 집중되기 때문이다. 이로써 전계 및 산소 원자 포획은 모두 중앙 영역에 작용하여 저항 변화층(108)의 중앙 영역에서 도전성 필라멘트의 형성을 촉진할 수 있다.
본 발명의 다른 실시예에서, 산소 포획층(110)의 가로 폭을 더 줄여 산소 포획층의 가로 폭이 상기 바닥 전극 금속층 및/또는 탑 전극 금속층의 가로 폭보다 작고(즉, 산소 포획층(110)의 가로 폭이 바닥 전극 금속층(101)과 탑 전극 금속층(103)의 중첩 부분의 가로 폭보다 작음), 산소 포획층(110)이 산소 차단층(109) 상면의 중앙 영역만 커버하도록 할 수 있으므로, 반도체 소자에서 도전성 필라멘트의 형성이 저항 변화층(108)의 중앙 영역에 집중될 수 있다(즉, 전계 영역의 감소를 기반으로 산소 원자가 포획되는 영역이 더욱 감소되어 도전성 필라멘트가 저항 변화층(108)의 중앙 영역에 보다 집중적으로 형성됨).
본 발명의 또 다른 실시예에서, 산소 포획층(110)의 가로 폭이 상기 바닥 전극 금속층(101) 및/또는 탑 전극 금속층(103)의 가로 폭보다 크도록 할 수도 있는데, 즉 산소 원자 포획 영역이 전계 영역보다 크므로, 도전성 필라멘트는 산소 원자 포획 영역과 전계 영역의 중첩 영역에만 형성된다.
상기 실시예로부터, 저항 변화층(108)의 특정 영역에 도전성 필라멘트를 형성하기 위해서는 전계 영역과 산소 원자 포획 영역의 중첩 영역을 저항 변화층(108)의 특정 영역에 대응시켜 구현할 수 있음을 알 수 있다.
본 발명의 일 실시예에서, 도 4에 도시된 바와 같이, 반도체 소자의 외측, 즉 바닥 전극 금속층, 저항 변화층, 산소 차단층, 산소 포획층 및 탑 전극 금속층의 외측은 상기 반도체 소자 외부의 산소 원자를 격리하기 위해 측벽 산소 격리 보호층(130)으로 커버되므로, 산소 포획층(110)이 저항 변화층(108)에서 산소 원자를 포획할 때 외부 산소 원자의 간섭을 방지할 수 있다.
종래 기술과 비교하여, 본 발명의 실시예는 반도체 소자의 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층의 가로 폭을 감소하여 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층이 저항 변화층의 중앙 영역과만 중첩되도록 함으로써, 반도체 소자에 전압이 인가되면, 저항 변화층 상의 전계 작용 영역을 감소시켜(저항 변화층과 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층이 중첩되지 않는 부분에 전계 작용이 발생하지 않음), 도전성 필라멘트가 저항 변화층의 중앙에 보다 집중적으로 형성되므로, 저항 변화층의 측벽 영역에서 도전성 필라멘트의 형성을 방지한다.
본 발명은 또한 반도체 소자의 제조 방법을 제공한다. 도 5에 도시된 바와 같이, 상기 제조 방법은 하기와 같은 단계를 포함한다.
단계 S11에서, 반도체 기판 상에 바닥 전극 금속층 재료를 증착한다.
단계 S12에서, 상기 바닥 전극 금속층 재료 상에 저항 변화층 재료를 증착한다.
단계 S13에서, 상기 저항 변화층 재료 상에 산소 차단층 재료를 증착한다.
단계 S14에서, 상기 산소 차단층 재료 상에 산소 포획층 재료를 증착한다.
단계 S15에서, 상기 산소 포획층 재료 상에 탑 전극 금속층 재료를 증착한다.
단계 S16에서, 상기 바닥 전극 금속층 재료, 저항 변화층 재료, 산소 차단층 재료, 산소 포획층 재료, 탑 전극 금속층 재료를 패턴화하여 바닥 전극 금속층, 저항 변화층, 산소 차단층, 산소 포획층, 탑 전극 금속층을 형성한다.
단계 S17에서, 상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층을 식각하여 상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층의 가로 폭이 상기 저항 변화층보다 작도록 한다.
여기서, 습식 식각 공정을 이용하여 상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층을 식각하여 바닥 전극 금속층, 산소 포획층 및 탑 전극 금속층의 가로 폭을 줄이고, 상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층의 측벽에 금속 산화 영역을 형성할 수 있다(도 2의 120).
단계 S18에서, 반도체 소자의 외측에 측벽 산소 격리 보호층 재료를 증착하여 측벽 산소 격리 보호층을 형성한다.
도 4에 도시된 바와 같이, 바닥 전극 금속층, 저항 변화층, 산소 차단층, 산소 포획층 및 탑 전극 금속층의 외측에 측벽 산소 격리 보호층을 형성한다.
측벽 산소 격리 보호층은 외부의 산소 원자가 저항 변화층(108) 중의 산소 원자에 대한 산소 포획층(110)의 포획을 간섭하지 못하도록 방지할 수 있다.
일 실시예에서, 상기 산소 차단층 및 상기 측벽 산소 격리 보호층의 구성 재료는 산화알루미늄(Al2O3), 산화티타늄(TiOx), 질산화티타늄(TiON) 중 하나 이상을 포함한다.
여기서 언급해야 할 점은, 반도체 소자의 제조 방법 실시예에 대한 상기 설명은 전술한 도 2에 도시된 반도체 소자 실시예에 대한 설명과 유사하고, 전술한 도 2에 도시된 반도체 소자 실시예와 유사한 유익한 효과를 가지므로 더 이상 설명하지 않는다.
전술한 설명은 임의의 당업자가 본 발명의 내용을 구현 및 사용할 수 있도록 하기 위한 것이며, 특정 응용 및 그 요구사항의 맥락에서 제공된다. 또한, 본 발명의 실시예에 대한 전술한 설명은 단지 예시 및 설명의 목적으로 제시된다. 이들은 완전하거나 공개된 형태에 대한 적용을 제한하기 위한 것이 아니다. 따라서, 많은 수정 및 변형이 당업자에게 명백할 것이고, 여기에 정의된 일반적인 원리는 본 발명의 사상 및 범위를 벗어나지 않고 다른 실시예 및 응용에 적용될 수 있다. 또한, 전술한 실시예의 논의는 본 발명을 제한하도록 의도되지 않는다. 따라서, 본 발명은 도시된 실시예로 한정되는 것으로 의도되지 않고, 본 명세서에 개시된 원리 및 특징과 일치하는 가장 넓은 범위가 부여되어야 한다.

Claims (10)

  1. 반도체 소자로서,
    반도체 기판 상에 위치하는 바닥 전극 금속층 및 탑 전극 금속층;
    상기 바닥 전극 금속층과 탑 전극 금속층 사이에 위치하고, 가로 폭이 상기 바닥 전극 금속층 및/또는 탑 전극 금속층의 가로 폭보다 크며, 가변 저항을 갖는 저항 변화층;
    상기 바닥 전극 금속층과 탑 전극 금속층 사이에 위치하고 또한 상기 저항 변화층 상에 위치하는 산소 차단층; 및
    상기 바닥 전극 금속층과 탑 전극 금속층 사이에 위치하고, 가로 폭이 상기 저항 변화층의 가로 폭보다 작으며, 상기 산소 차단층 상에 위치하는 산소 포획층
    을 포함하는, 반도체 소자.
  2. 제1항에 있어서,
    상기 바닥 전극 금속층, 탑 전극 금속층 및 상기 산소 포획층의 측벽은 금속 산화 영역인, 반도체 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 산소 포획층의 가로 폭은 상기 바닥 전극 금속층 및/또는 탑 전극 금속층의 가로 폭보다 작거나; 또는,
    상기 산소 포획층의 가로 폭은 상기 바닥 전극 금속층 및/또는 탑 전극 금속층의 가로 폭보다 큰, 반도체 소자.
  4. 제3항에 있어서,
    상기 반도체 소자의 외측은 상기 반도체 소자 외부의 산소 원자를 격리하기 위해 측벽 산소 격리 보호층으로 커버된, 반도체 소자.
  5. 제4항에 있어서,
    상기 저항 변화층의 구성 재료는 산화알루미늄하프늄(HfAlO), 산화하프늄(HfOx), 산화알루미늄(AlOx) 및 산화탄탈륨(TaOx) 중 하나 이상인, 반도체 소자.
  6. 제4항에 있어서,
    상기 산소 포획층의 구성 재료는 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈륨(Ta), 알루미늄(Al) 중 하나 이상을 포함하는, 반도체 소자.
  7. 제4항에 있어서,
    상기 산소 차단층 및 상기 측벽 산소 격리 보호층의 구성 재료는 산화알루미늄(Al2O3), 산화티타늄(TiOx), 질산화티타늄(TiON) 중 하나 이상을 포함하는, 반도체 소자.
  8. 반도체 소자의 제조 방법으로서,
    반도체 기판 상에 바닥 전극 금속층 재료를 증착하는 단계;
    상기 바닥 전극 금속층 재료 상에 저항 변화층 재료를 증착하는 단계;
    상기 저항 변화층 재료 상에 산소 차단층 재료를 증착하는 단계;
    상기 산소 차단층 재료 상에 산소 포획층 재료를 증착하는 단계;
    상기 산소 포획층 재료 상에 탑 전극 금속층 재료를 증착하는 단계;
    상기 바닥 전극 금속층 재료, 저항 변화층 재료, 산소 차단층 재료, 산소 포획층 재료, 탑 전극 금속층 재료를 패턴화하여 바닥 전극 금속층, 저항 변화층, 산소 차단층, 산소 포획층, 탑 전극 금속층을 형성하는 단계; 및
    상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층을 식각하여 상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층의 가로 폭이 상기 저항 변화층보다 작도록 하는 단계
    를 포함하는, 반도체 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층을 식각하는 상기 단계는,
    습식 식각 공정을 이용하여 상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층을 식각하여 상기 바닥 전극 금속층, 산소 포획층, 탑 전극 금속층의 측벽에 금속 산화 영역을 형성하는 단계를 포함하는, 반도체 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 반도체 소자의 외측에 측벽 산소 격리 보호층 재료를 증착하여 측벽 산소 격리 보호층을 형성하는, 반도체 소자의 제조 방법.
KR1020227043424A 2020-07-20 2021-06-29 반도체 소자 및 반도체 소자의 제조 방법 KR20230040949A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010697207.4A CN112002801B (zh) 2020-07-20 2020-07-20 半导体器件和半导体器件的制造方法
CN202010697207.4 2020-07-20
PCT/CN2021/103130 WO2022017137A1 (zh) 2020-07-20 2021-06-29 半导体器件和半导体器件的制造方法

Publications (1)

Publication Number Publication Date
KR20230040949A true KR20230040949A (ko) 2023-03-23

Family

ID=73468238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227043424A KR20230040949A (ko) 2020-07-20 2021-06-29 반도체 소자 및 반도체 소자의 제조 방법

Country Status (5)

Country Link
US (1) US20230225229A1 (ko)
KR (1) KR20230040949A (ko)
CN (1) CN112002801B (ko)
TW (1) TWI799905B (ko)
WO (1) WO2022017137A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002801B (zh) * 2020-07-20 2021-09-07 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法
CN112687793A (zh) * 2020-12-25 2021-04-20 厦门半导体工业技术研发有限公司 一种半导体器件及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927120B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Method for forming an asymmetric crystalline structure memory cell
JP5227544B2 (ja) * 2007-07-12 2013-07-03 株式会社日立製作所 半導体装置
JP2009246085A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
JP4778125B1 (ja) * 2010-02-02 2011-09-21 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
JP5648406B2 (ja) * 2010-10-13 2015-01-07 ソニー株式会社 不揮発性メモリ素子及び不揮発性メモリ素子群、並びに、これらの製造方法
CN102610746A (zh) * 2011-01-20 2012-07-25 中国科学院微电子研究所 非挥发性电阻转变存储器
US9680094B2 (en) * 2012-08-30 2017-06-13 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9431603B1 (en) * 2015-05-15 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
CN106299107A (zh) * 2015-05-25 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 低形成电压的阻变存储器及其制备方法
CN106374040B (zh) * 2016-08-26 2019-06-21 电子科技大学 一种多层阻变存储器单元及其制备方法
US10164169B2 (en) * 2016-09-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device having a single bottom electrode layer
CN111029363B (zh) * 2019-12-24 2021-05-11 厦门半导体工业技术研发有限公司 一种电阻式存储器及其制备方法
CN111312895A (zh) * 2020-02-21 2020-06-19 上海华力微电子有限公司 阻变存储器及阻变存储器的制造方法
CN111403599B (zh) * 2020-02-26 2022-11-04 杭州未名信科科技有限公司 一种半导体结构及其制备方法
CN112002801B (zh) * 2020-07-20 2021-09-07 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
TWI799905B (zh) 2023-04-21
CN112002801A (zh) 2020-11-27
US20230225229A1 (en) 2023-07-13
CN112002801B (zh) 2021-09-07
WO2022017137A1 (zh) 2022-01-27
TW202220244A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
TWI581473B (zh) 電阻式隨機存取記憶體
US9806255B1 (en) Resistive random access memory and method of forming the same
TWI584508B (zh) Ｒｒａｍ裝置與其形成方法
TWI728205B (zh) 電阻式隨機存取記憶體裝置、記憶體裝置及其形成方法
US10522755B2 (en) Resistive memory and method of fabricating the same
KR20230040949A (ko) 반도체 소자 및 반도체 소자의 제조 방법
KR102131075B1 (ko) 반도체 소자 및 이의 제조 방법
US20150171324A1 (en) Method of manufacturing variable resistance nonvolatile memory device, and variable resistance nonvolatile memory device
JP4971522B2 (ja) 不揮発性記憶装置及びその製造方法
CN111584711B (zh) 一种rram器件及形成rram器件的方法
KR20230042219A (ko) 반도체 소자 및 반도체 소자의 제조 방법
US11495637B2 (en) Resistive random access memory and method of manufacturing the same
EP3790065B1 (en) Method of forming resistive random access memory cell
CN111640862B (zh) 一种集成电路器件和其形成方法及电子设备
JP5412012B1 (ja) 抵抗変化型不揮発性記憶素子とその製造方法
US10811603B2 (en) Resistive random access memory
TWI717118B (zh) 電阻式隨機存取記憶體及其製造方法
CN108134008B (zh) 电阻转换存储器元件及其制造方法
CN113013327B (zh) 电阻式随机存取存储器及其制造方法
TWI691023B (zh) 電阻式隨機存取記憶體
CN209993622U (zh) 电容器、存储单元及存储器
TWI734516B (zh) 電阻式隨機存取記憶體及其製造方法
TWI542056B (zh) 記憶體元件及其製作方法
CN112018235A (zh) 半导体器件和半导体器件的制造方法
KR20230065471A (ko) 반도체 소자용 커패시터, 반도체 소자용 커패시터의 제조 방법, 및 디램 소자