CN111581142A - 校准电路以及包括其的半导体装置 - Google Patents

校准电路以及包括其的半导体装置 Download PDF

Info

Publication number
CN111581142A
CN111581142A CN201911004741.6A CN201911004741A CN111581142A CN 111581142 A CN111581142 A CN 111581142A CN 201911004741 A CN201911004741 A CN 201911004741A CN 111581142 A CN111581142 A CN 111581142A
Authority
CN
China
Prior art keywords
reference resistor
voltage
calibration
emphasis
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911004741.6A
Other languages
English (en)
Other versions
CN111581142B (zh
Inventor
安正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111581142A publication Critical patent/CN111581142A/zh
Application granted granted Critical
Publication of CN111581142B publication Critical patent/CN111581142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018564—Coupling arrangements; Impedance matching circuits with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请公开了校准电路以及包括其的半导体装置。一种校准电路包括参考电阻器分支、校准码发生电路和加重电路。参考电阻器分支通过参考电阻器节点耦接到外部参考电阻器，并且基于校准码来改变参考电阻器节点的电压电平。加重电路基于校准码来使参考电阻器节点的电压电平改变加速。

Description

校准电路以及包括其的半导体装置
相关申请的交叉引用
本申请要求于2019年2月18日在韩国知识产权局提交的申请号为10-2019-0018480的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各个实施例总体而言涉及集成电路技术，并且更具体地，涉及半导体装置和校准电路。
背景技术
电子设备可以包括大量的电子组件。在电子设备之中，计算机系统可以包括许多由半导体构成的电子组件。构成计算机系统的每个半导体装置可以包括数据传输装置，从而可以传送数据。随着半导体装置的运行速度的提高和半导体装置的功耗的减小，由于在彼此通信的半导体装置之间的外部噪声和阻抗失配的影响，被传送的信号可能会失真。因此，每个半导体装置可以执行使数据传输装置的阻抗或电阻匹配的操作。
因此，通常半导体装置包括片上终结电路，该片上终结电路执行阻抗匹配以进行精确的信号传输。此外，半导体装置需要根据PVT变化来执行终结电阻的校准，从而可以实现精确的阻抗匹配。通常，存储装置与外部参考电阻器耦接，并且通过使用外部参考电阻器执行校准操作来校准终结电阻的阻抗值。这通常被称为ZQ校准操作。
发明内容
在一个实施例中，一种校准电路可以包括参考电阻器分支(reference resistorleg)和加重电路(emphasis circuit)。参考电阻器分支可以通过参考电阻器节点耦接到外部参考电阻器，并且被配置为基于校准码来改变参考电阻器节点的电压电平。加重电路可以被配置为基于校准码来改变参考电阻器节点的电压电平。
在一个实施例中，一种校准电路可以包括参考电阻器分支、加重控制信号发生器和加重驱动器。参考电阻器分支可以通过参考电阻器节点耦接到外部参考电阻器，并且被配置为基于校准码来改变参考电阻器节点的电压电平。加重控制信号发生器可以被配置为基于校准码来产生加重控制信号。加重驱动器可以被配置为基于加重控制信号来改变参考电阻器节点的电压电平。
在一个实施例中，一种半导体装置可以包括多个裸片。多个裸片可以与外部参考电阻器共同耦接，并且被配置为顺序地执行校准操作。多个裸片中的至少一个裸片可以包括校准电路和数据输出电路。校准电路可以通过参考电阻器焊盘与外部参考电阻器耦接，并且被配置为产生第一校准码和第二校准码。数据输出电路可以被配置为通过基于第一校准码和第二校准码来设置阻抗而输出数据。校准电路可以包括参考电阻器分支和加重电路。参考电阻器分支可以耦接到参考电阻器节点，该参考电阻器节点与参考电阻器焊盘耦接，并且该参考电阻器分支被配置为基于第一校准码来改变参考电阻器节点的电压电平。加重电路可以被配置为基于第一校准码来改变参考电阻器节点的电压电平。
附图说明
图1是示出根据一个实施例的半导体装置的配置的示图。
图2是示出根据一个实施例的校准电路的配置的示图。
图3是示出图2中所示的加重控制信号发生器的操作的示图。
图4A和图4B是示出参考电阻器节点的电压电平变化的示图。
图5是示出根据一个实施例的校准电路的操作的示图。
具体实施方式
本文中所公开的具体结构或功能描述仅仅是说明性的，以达到描述根据本公开的概念的实施例的目的。根据本公开的概念的实施例可以以各种形式来实现，并且不能被解释为限于本文中所阐述的实施例。
根据本公开的概念的实施例可以以各种方式来修改并且具有各种形状。因此，在附图中示出了实施例，并且旨在在本文中详细描述实施例。然而，根据本公开的概念的实施例不被解释为限于指定的公开，并且包括不脱离本公开的精神和技术范围的所有改变、等同物或替代。
尽管可以使用诸如“第一”和“第二”之类的术语来描述各种组件，但是这些组件一定不能被理解为限于以上术语。以上术语仅被用于区分一个组件和另一个组件。例如，在不脱离本公开的权利的范围的情况下，第一组件可以被称为第二组件，并且同样第二组件可以被称为第一组件。
将理解的是，当一个元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到其他元件，或者也可以存在居间元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一元件时，不存在居间元件。
将理解的是，当一个元件被称为在两个元件“之间”时，该元件可以是两个元件之间的唯一元件，或者也可以存在一个或多个居间元件。
在本申请中所使用的术语仅仅用于描述特定的实施方式，而不旨在限制本公开。除非上下文另外明确指出，否则本公开中的单数形式也旨在包括复数形式。还将理解的是，诸如“包括”或“具有”等的术语旨在指示说明书中公开的特征、数字、操作、动作、组件、部件或其组合的存在，并且不旨在排除可以存在或添加一个或更多个其他特征、数字、操作、动作、组件、部件或其组合的可能性。
在下文中，下面将参考附图通过实施例的各种示例来描述校准电路和包括该校准电路的半导体装置。
图1是示出根据一个实施例的半导体装置100的配置的示图。参考图1，半导体装置100可以包括多个裸片。半导体装置100可以是层叠型半导体装置，在其中多个裸片层叠在一个基板上并且被封装在单个封装体中。尽管图1示出了半导体装置100包括四个裸片，但是要注意的是，本公开不限于此，并且要层叠的裸片的数量可以小于4或大于4。尽管第一裸片110、第二裸片120、第三裸片130和第四裸片140被示出为水平地层叠在基板上，但是这仅仅是概念性图示，并且第一裸片至第四裸片110、120、130和140的一部分和/或全部可以在各个方向(例如垂直方向)上层叠。第一裸片至第四裸片110、120、130和140可以被设计为具有相同的结构，并且其一部分或整体可以被设计为具有不同的结构和/或功能。在第一裸片至第四裸片110、120、130和140之中的任何一个裸片都可以用作能够优先与半导体装置100外面的外部装置(未示出)通信的主裸片，而其余的裸片可以用作通过主裸片与外部装置通信的从裸片。然而，应注意，本公开不限于此，并且第一裸片至第四裸片110、120、130和140可以彼此独立地与外部装置通信。
半导体装置100可以包括设置在基板上的外部参考电阻器RZQ。第一裸片至第四裸片110、120、130和140可以与外部参考电阻器RZQ共同耦接。第一裸片至第四裸片110、120、130和140中的每个可以通过与外部参考电阻器RZQ耦接来执行校准操作。第一裸片至第四裸片110、120、130和140可以与外部参考电阻器RZQ共同耦接，并且可以顺序地执行校准操作。例如，第一裸片110可以首先执行校准操作。第一裸片110可以通过从外部装置接收指示要执行校准操作的命令信号来执行校准操作。当第一裸片110的校准操作结束时，第二裸片120可以执行校准操作。当第二裸片120的校准操作结束时，第三裸片130可以执行校准操作，并且当第三裸片130的校准操作结束时，第四裸片140可以执行校准操作。当第四裸片140的校准操作结束时，第四裸片140可以传送通知第一裸片110该校准操作已经结束的信号。如果所有裸片110、120、130和140的校准操作被完成，则第一裸片110可以输出通知外部装置该半导体装置100的校准操作已经完成的信号。
第一裸片至第四裸片110、120、130和140可以分别包括参考电阻器焊盘111、121、131和141、校准电路112、122、132和142以及数据输出电路113、123、133和143。在第一裸片110中，校准电路112可以通过参考电阻器焊盘111耦接到外部参考电阻器RZQ，并且可以通过使用外部参考电阻器RZQ来执行校准操作。校准电路112可以通过执行校准操作来产生第一校准码NCAL1和第二校准码PCAL1。第一校准码NCAL1和第二校准码PCAL1可以设置数据输出电路113的阻抗。数据输出电路113可以基于第一裸片110的内部数据来将数据输出到外部装置。数据输出电路113可以被耦接到数据总线，并且可以包括驱动数据总线以传送数据的上拉驱动器和下拉驱动器。上拉驱动器可以包括多个上拉电阻器分支，并且下拉驱动器可以包括多个下拉电阻器分支。数据输出电路113的下拉电阻器分支可以基于第一校准码NCAL1来设置它们的电阻值。数据输出电路113的上拉电阻器分支可以基于第二校准码PCAL1来设置它们的电阻值。
在第二裸片120中，校准电路122可以通过参考电阻器焊盘121耦接到外部参考电阻器RZQ，并且可以通过使用外部参考电阻器RZQ来执行校准操作。校准电路122可以通过执行校准操作来产生第一校准码NCAL2和第二校准码PCAL2。第一校准码NCAL2和第二校准码PCAL2可以设置数据输出电路123的阻抗。数据输出电路123可以基于第二裸片120的内部数据将数据输出到外部装置。数据输出电路123可以被耦接到数据总线并且可以包括驱动数据总线以传送数据的上拉驱动器和下拉驱动器。上拉驱动器可以包括多个上拉电阻器分支，并且下拉驱动器可以包括多个下拉电阻器分支。下拉电阻器分支可以基于第一校准码NCAL2来设置它们的电阻值。上拉电阻器分支可以基于第二校准码PCAL2来设置它们的电阻值。
在第三裸片130中，校准电路132可以通过参考电阻器焊盘131耦接到外部参考电阻器RZQ，并且可以通过使用外部参考电阻器RZQ来执行校准操作。校准电路132可以通过执行校准操作来产生第一校准码NCAL3和第二校准码PCAL3。第一校准码NCAL3和第二校准码PCAL3可以设置数据输出电路133的阻抗。数据输出电路133可以基于第三裸片130的内部数据来将数据输出到外部装置。数据输出电路133可以被耦接到数据总线并且可以包括驱动数据总线以传送数据的上拉驱动器和下拉驱动器。上拉驱动器可以包括多个上拉电阻器分支，并且下拉驱动器可以包括多个下拉电阻器分支。下拉电阻器分支可以基于第一校准码NCAL3来设置它们的电阻值。上拉电阻器分支可以基于第二校准码PCAL3来设置它们的电阻值。
在第四裸片140中，校准电路142可以通过参考电阻器焊盘141耦接到外部参考电阻器RZQ，并且可以通过使用外部参考电阻器RZQ来执行校准操作。校准电路142可以通过执行校准操作来产生第一校准码NCAL4和第二校准码PCAL4。第一校准码NCAL4和第二校准码NCAL4可以设置数据输出电路143的阻抗。数据输出电路143可以基于第四裸片140的内部数据来将数据输出到外部装置。数据输出电路143可以被耦接到数据总线并且可以包括驱动数据总线以传送数据的上拉驱动器和下拉驱动器。上拉驱动器可以包括多个上拉电阻器分支，并且下拉驱动器可以包括多个下拉电阻器分支。下拉电阻器分支可以基于第一校准码NCAL4来设置它们的电阻值。上拉电阻器分支可以基于第二校准码PCAL4来设置它们的电阻值。
外部参考电阻器RZQ可以具有耦接到电压端子的一端以及共同耦接到第一裸片至第四裸片110、120、130和140的参考电阻器焊盘111、121、131和141的另一端。电压端子可以是供应电源电压的电源电压端子。电源电压可以具有高于接地电压的电平，并且可以是从半导体装置100的外部电源施加的半导体装置100的操作电源电压。当外部参考电阻器RZQ与电源电压端子耦接时，第一裸片至第四裸片110、120、130和140的校准电路112、122、132和142可以首先产生第一校准码NCAL1、NCAL2、NCAL3和NCAL4，并且然后可以基于第一校准码NCAL1、NCAL2、NCAL3和NCAL4来产生第二校准码PCAL1、PCAL2、PCAL3和PCAL4。在一个实施例中，电压端子可以被耦接到接地电压端子，所述接地电压端子被耦接到接地电压。当外部参考电阻器RZQ耦接到接地电压端子时，第一裸片至第四裸片110、120、130和140的校准电路112、122、132和142可以首先产生第二校准码PCAL1、PCAL2、PCAL3和PCAL4，并且然后可以基于第二校准码PCAL1、PCAL2、PCAL3和PCAL4来产生第一校准码NCAL1、NCAL2、NCAL3和NCAL4。
图2是示出根据一个实施例的校准电路200的配置的示图。校准电路200可以被应用于图1中所示的校准电路112、122、132和142中的一些或全部。校准电路200可以包括参考电阻器分支210、第一校准码发生电路220和加重电路230。
参考图2，校准电路200可以通过参考电阻器焊盘211耦接到外部参考电阻器RZQ。参考电阻器焊盘211可以被耦接到参考电阻器节点RRN。参考电阻器分支210可以通过参考电阻器节点RRN和参考电阻器焊盘211耦接到外部参考电阻器RZQ。参考电阻器分支210可以接收第一校准码NCAL<1:n>，并且可以被设置为基于第一校准码NCAL<1:n>的电阻值。参考电阻器分支210的电阻值可以基于第一校准码NCAL<1:n>来改变。外部参考电阻器RZQ可以具有耦接到第一电源电压VDDQ的端子的一端以及通过参考电阻器焊盘211耦接到参考电阻器节点RNN的另一端。参考电阻器分支210可以具有耦接到参考电阻器节点RRN的一端以及耦接到接地电压VSS的端子的另一端。依据外部参考电阻器RZQ和参考电阻器分支210的电阻比，可以确定在第一电源电压VDDQ和接地电压VSS之间的参考电阻器节点RRN的电压电平。因此，参考电阻器分支210可以基于第一校准码NCAL<1:n>来改变参考电阻器节点RRN的电压电平。
第一校准码发生电路220可以耦接到参考电阻器节点RRN。第一校准码发生电路220可以将参考电阻器节点RRN的电压电平与参考电压VREF的电压电平进行比较。参考电压VREF可以具有与第一电源电压VDDQ和接地电压VSS的中间相对应的电压电平。第一校准码发生电路220可以通过将参考电阻器节点RRN的电压电平与参考电压VREF进行比较来产生电压检测信号VD和第一校准码NCAL<1:n>。第一校准码发生电路220可以基于将参考电阻器节点RRN的电压电平与参考电压VREF进行比较的结果来产生电压检测信号VD和第一校准码NCAL<1:n>。例如，当参考电阻器节点RRN的电压电平高于参考电压VREF时，第一校准码发生电路220可以将电压检测信号VD的电平转变为逻辑高电平。另一方面，当参考电阻器节点RRN的电压电平低于参考电压VREF时，第一校准码发生电路220可以将电压检测信号VD的电平转变为逻辑低电平。当参考电阻器节点RRN的电压电平高于参考电压VREF时，第一校准码发生电路220可以改变第一校准码NCAL<1:n>的码值，以使得参考电阻器分支210的电阻值可以减小。例如，第一校准码发生电路220可以增大第一校准码NCAL<1:n>的码值。当参考电阻器节点RRN的电压电平低于参考电压VREF时，第一校准码发生电路220可以改变第一校准码NCAL<1:n>的码值，以使得参考电阻器分支210的电阻值可以增大。例如，第一校准码发生电路220可以减小第一校准码NCAL<1:n>的码值。
加重电路230可以基于第一校准码NCAL<1:n>和电压检测信号VD来改变参考电阻器节点RRN的电压电平。依据参考电阻器分支210的电阻值的变化，当参考电阻器节点RRN的电压电平改变时，加重电路230可以另外地改变参考电阻器节点RRN的电压电平。加重电路230可以执行加重操作以提升参考电阻器节点RRN的电压电平的变化。当参考电阻器分支210基于第一校准码NCAL<1:n>来升高参考电阻器节点RRN的电压电平时，加重电路230可以协作地升高参考电阻器节点RNR的电压电平。当参考电阻器分支210基于第一校准码NCAL<1:n>来降低参考电阻器节点RRN的电压电平时，加重电路230可以协作地降低参考电阻器节点RRN的电压电平。加重电路230可以通过检测第一校准码NCAL<1:n>的码值的变化来改变参考电阻器节点RRN的电压电平。加重电路230可以基于第一校准码NCAL<1:n>的至少一部分来改变参考电阻器节点RRN的电压电平。稍后将对此进行详细描述。
第一校准码发生电路220可以包括第一比较器221和第一控制信号发生器222。第一比较器221可以与参考电阻器节点RRN耦接，并且可以接收参考电压VREF。第一比较器221可以将参考电阻器节点RRN的电压电平与参考电压VREF进行比较。例如，当参考电阻器节点RRN的电压电平高于参考电压VREF时，第一比较器221可以输出具有逻辑高电平的信号。另外，当参考电阻器节点RRN的电压电平低于参考电压VREF时，第一比较器221可以输出具有逻辑低电平的信号。第一比较器221还可以接收时钟信号CLK。第一比较器221可以同步于时钟信号CLK来执行电压比较操作。例如，第一比较器221可以同步于时钟信号CLK的边沿来执行将参考电阻器节点RRN的电压电平与参考电压VREF进行比较的操作。第一比较器221可以同步于时钟信号CLK的上升沿来执行电压比较操作。在一个实施例中，第一比较器221可以同步于时钟信号CLK的上升沿和下降沿两者来执行电压比较操作。
第一控制信号发生器222可以接收从第一比较器221输出的信号，从而产生电压检测信号VD和第一校准码NCAL<1:n>。第一控制信号发生器222可以基于第一比较器221的输出来转变电压检测信号VD的逻辑电平，并且增大或减小第一校准码NCAL<1:n>的码值。例如，当从第一比较器221输出具有逻辑高电平的信号时，第一控制信号发生器222可以将电压检测信号VD转变为逻辑高电平，并增大第一校准码NCAL<1:n>的码值。当从第一比较器221输出具有逻辑低电平的信号时，第一控制信号发生器222可以将电压检测信号VD转变为逻辑低电平并减小第一校准码NCAL<1:n>的码值。
加重电路230可以包括加重控制信号发生器231和加重驱动器232。加重控制信号发生器231可以从第一校准码发生电路220的第一控制信号发生器222接收第一校准码NCAL<1:n>。加重控制信号发生器231可以基于第一校准码NCAL<1:n>来产生加重控制信号PS。加重控制信号发生器231可以将互补信号PSB和加重控制信号PS一起产生。加重控制信号发生器231可以基于第一校准码NCAL<1:n>的至少一部分来产生加重控制信号PS。例如，加重控制信号发生器231可以通过检测第一校准码NCAL<1:n>的最低有效位(LSB)的转变来产生加重控制信号PS。每当第一校准码NCAL<1:n>的最低有效位(LSB)的逻辑电平转变时，加重控制信号发生器231可以将加重控制信号PS和互补信号PSB使能。
参考图2，加重驱动器232可以接收电压检测信号VD和加重控制信号PS。加重驱动器232可以基于电压检测信号VD和加重控制信号PS来改变参考电阻器节点RRN的电压电平。当参考电阻器节点RRN的电压电平低于参考电压VREF时，加重驱动器232可以基于电压检测信号VD和加重控制信号PS来升高参考电阻器节点RRN的电压电平。当参考电阻器节点RRN的电压电平高于参考电压VREF时，加重驱动器232可以基于电压检测信号VD和加重控制信号PS来降低参考电阻器节点RRN的电压电平。
加重驱动器232可以包括上拉加重驱动器232-1和下拉加重驱动器232-2。上拉加重驱动器232-1可以接收电压检测信号VD和加重控制信号PS的互补信号PSB。上拉加重驱动器232-1可以基于电压检测信号VD和加重控制信号PS的互补信号PSB来升高参考电阻器节点RRN的电压电平。下拉加重驱动器232-2可以接收电压检测信号VD和加重控制信号PS。下拉加重驱动器232-2可以基于电压检测信号VD和加重控制信号PS来降低参考电阻器节点RRN的电压电平。上拉加重驱动器232-1可以耦接在第二电源电压VDD的端子与参考电阻器节点RRN之间，从而可以上拉驱动参考电阻器节点RRN。下拉加重驱动器232-2可以耦接在参考电阻器节点RRN与接地电压VSS的端子之间，从而可以下拉驱动参考电阻器节点RRN。
在一个实施例中，第二电源电压VDD可以具有与第一电源电压VDDQ相同的电压电平。当第一电源电压VDDQ和第二电源电压VDD具有相同的电压电平时，可以使供应第一电源电压VDDQ的端子和供应第二电源电压VDD的端子彼此电隔离。在一个实施例中，第二电源电压VDD可以具有不同于第一电源电压VDDQ的电压电平，并且可以具有高于第一电源电压VDDQ的电压电平。在一个实施例中，与参考电阻器分支210耦接的接地电压端子可以是第一接地电压VSSQ的端子，并且与下拉加重驱动器232-2耦接的接地电压端子可以是第二接地电压VSS的端子。第一接地电压VSSQ的端子和第二接地电压VSS的端子可以彼此电隔离。
上拉加重驱动器232-1可以包括第一晶体管T1和第二晶体管T2。第一晶体管T1和第二晶体管T2可以是P沟道MOS晶体管。第一晶体管T1可以具有接收电压检测信号VD的栅极和与第二电源电压VDD的端子耦接的源极。第二晶体管T2可以具有接收加重控制信号PS的互补信号PSB的栅极、与第一晶体管T1的漏极耦接的源极以及与参考电阻器节点RRN耦接的漏极。当电压检测信号VD具有逻辑低电平并且加重控制信号PS的互补信号PSB被使能为逻辑低电平时，上拉加重驱动器232-1可以将参考电阻器节点RNR上拉驱动到第二电源电压VDD。
下拉加重驱动器232-2可以包括第三晶体管T3和第四晶体管T4。第三晶体管T3和第四晶体管T4可以是N沟道MOS晶体管。第三晶体管T3可以具有接收电压检测信号VD的栅极和与接地电压VSS的端子耦接的源极。第四晶体管T4可以具有接收加重控制信号PS的栅极、与参考电阻器节点RRN耦接的漏极以及与第三晶体管T3的漏极耦接的源极。当电压检测信号VD具有逻辑高电平并且加重控制信号PS被使能为逻辑高电平时，下拉加重驱动器232-2可以将参考电阻器节点RNR下拉驱动到接地电压VSS。
再次参考图2，校准电路200还可以包括下拉电阻器分支240、上拉电阻器分支250和第二校准码发生电路260。下拉电阻器分支240可以接收第一校准码NCAL<1:n>。可以基于第一校准码NCAL<1:n>来设置下拉电阻器分支240的电阻值。可以基于第一校准码NCAL<1:n>来改变下拉电阻器分支240的电阻值。下拉电阻器分支240可以耦接在节点ND与接地电压VSS的端子之间。可以基于第一校准码NCAL<1:n>来将下拉电阻器分支240设置为与参考电阻器分支210相同的电阻值。上拉电阻器分支250可以接收第二校准码PCAL<1:n>。可以基于第二校准码PCAL<1:n>来设置上拉电阻器分支250的电阻值。可以基于第二校准码PCAL<1:n>来改变上拉电阻器分支250的电阻值。上拉电阻器分支250可以耦接在第一电源电压VDDQ的端子与节点ND之间。
第二校准码发生电路260可以通过检测依据上拉电阻器分支250和下拉电阻器分支240的电阻比而变化的电压电平来产生第二校准码PCAL<1:n>。第二校准码发生电路260可以与节点ND耦接，并且可以通过将节点ND的电压电平与参考电压VREF的电平进行比较来产生第二校准码PCAL<1:n>。当节点ND的电压电平高于参考电压VREF时，第二校准码发生电路260可以改变第二校准码PCAL<1:n>的码值，以使得上拉电阻器分支250的电阻值增大。例如，第二校准码发生电路260可以减小第二校准码PCAL<1:n>的码值。当节点ND的电压电平低于参考电压VREF时，第二校准码发生电路260可以改变第二校准码PCAL<1:n>的码值，以使得上拉电阻器分支250的电阻值减小。例如，第二校准码发生电路260可以增大第二校准码PCAL<1:n>的码值。
第二校准码发生电路260可以包括第二比较器261和第二控制信号发生器262。第二比较器261可以与节点ND耦接，并且可以接收参考电压VREF。第二比较器261可以将节点ND的电压电平与参考电压VREF进行比较。例如，当节点ND的电压电平高于参考电压VREF时，第二比较器261可以输出具有逻辑高电平的信号，而当节点ND的电压电平低于参考电压VREF时，第二比较器261可以输出具有逻辑低电平的信号。第二比较器261还可以接收时钟信号CLK。第二比较器261可以同步于时钟信号CLK来执行电压比较操作。例如，第二比较器261可以同步于时钟信号CLK的上升沿来执行将节点ND的电压电平与参考电压VREF的电平进行比较的操作。
第二控制信号发生器262可以接收从第二比较器261输出的信号，从而产生第二校准码PCAL<1:n>。当从第二比较器261输出具有逻辑高电平的信号时，第二控制信号发生器262可以减小第二校准码PCAL<1:n>的码值。当从第二比较器261输出具有逻辑低电平的信号时，第二控制信号发生器262可以增大第二校准码PCAL<1:n>的码值。
图3是示出图2中所示的加重控制信号发生器231的操作的示图。参考图3，每当第一校准码NCAL<1:n>的最低有效位(LSB)的逻辑电平转变时，加重控制信号发生器231可以将加重控制信号PS使能为逻辑高电平，而将加重控制信号PS的互补信号PSB使能为逻辑低电平。第一校准码NCAL<1:n>的最低有效位(LSB)可以基于第一比较器221的电压比较结果而在第一校准码NCAL<1:n>的比特位之中最频繁地改变其自身的逻辑电平。因此，每当参考电阻器节点RRN的电压电平基于第一校准码NCAL<1:n>而被改变时，加重控制信号发生器231可以通过检测第一校准码NCAL<1:n>的最低有效位(LSB)来产生加重控制信号PS和互补信号PSB。在一个实施例中，加重控制信号发生器231可以通过检测除了最低有效位(LSB)之外的另一个比特位的逻辑电平转变来产生加重控制信号PS和互补信号PSB。
图4A和图4B是示出参考电阻器节点RRN的电压电平变化的示图。图4A是示出参考电阻器分支210的电阻值基于第一校准码NCAL<1:n>而增大，从而升高参考电阻器节点RRN的电压电平的绘图。在如图1中所示的多个裸片与一个外部参考电阻器RZQ共同耦接的情况下，当与一个裸片与外部参考电阻器RZQ耦接的情况相比时，多个裸片中的每个裸片的参考电阻器焊盘的负载和/或电容可能会增大。因此，在不包括图2中所示的加重电路230的情况下，当参考电阻器节点RRN的电压电平随着参考电阻器分支210的电阻值的增大而升高时，电压电平升高斜率可以如虚线所示的曲线A那样减小。在包括加重电路230的情况下，当参考电阻器节点RRN的电压电平升高时，加重电路230可以额外地提升参考电阻器节点RRN的电压电平。因此，电压电平升高斜率可以如实线所示的曲线B那样增大，并且参考电阻器节点RRN的电压电平可以快速地升高并且被快速地稳定到目标电压电平。
图4B是示出参考电阻器分支210的电阻值基于第一校准码NCAL<1:n>而减小，从而降低参考电阻器节点RRN的电压电平的绘图。在不包括图2中所示的加重电路230的情况下，当参考电阻器节点RRN的电压电平随着参考电阻器分支210的电阻值的减小而降低时，电压电平下降斜率可能如虚线所示的曲线C那样减小。在包括加重电路230的情况下，当参考电阻器节点RRN的电压电平降低时，加重电路230可以额外地提升参考电阻器节点RRN的电压电平。因此，电压电平下降斜率可以如实线所示的曲线D那样增大，并且参考电阻器节点RRN的电压电平可以被迅速降低并且被快速地稳定到目标电压电平。
图5是示出根据一个实施例的校准电路200的操作的示图。下面将参考图1、图2和图5来描述根据实施例的校准电路200和半导体装置100的操作。如果产生了时钟信号CLK的上升沿以执行半导体装置100的校准操作，则第一比较器221可以将参考电阻器节点RRN的电压电平与参考电压VREF进行比较。在参考电阻器节点RRN的电压电平低于参考电压VREF的电平的情况下，第一控制信号发生器222可以将电压检测信号VD转变为逻辑低电平，并且可以减小第一校准码NCAL<1:n>的码值以增大参考电阻器分支210的电阻值。如果第一校准码NCAL<1:n>的码值减小，则第一校准码NCAL<1:n>的最低有效位(LSB)的逻辑电平可能会转变。如果最低有效位(LSB)的逻辑电平从低电平转变为高电平，则加重控制信号发生器231可以检测到第一校准码NCAL<1:n>的最低有效位的逻辑电平转变，并且可以将加重控制信号PS使能为逻辑高电平，并将补充信号PSB使能为逻辑低电平。可以根据第一校准码NCAL<1:n>的减小的码值来增大参考电阻器分支210的电阻值，并且可以升高参考电阻器节点RRN的电压电平。由于电压检测信号VD具有逻辑低电平，因此上拉加重驱动器232-1可以上拉驱动参考电阻器节点RRN，从而使参考电阻器节点RRN的电压电平上升加速，并且参考电阻器节点RRN的电压电平可以被快速地稳定到目标电压电平。
如果产生了时钟信号CLK的下一个上升沿，则第一比较器221可以再次将参考电阻器节点RRN的电压电平和参考电压VREF进行比较。在不包括加重电路230的情况下，参考电阻器节点RRN的电压电平可能不会达到目标电压电平，而在包括加重电路230的情况下，参考电阻器节点RRN的电压电平可能达到目标电压电平。因此，在本公开的实施例中，可以通过将已经达到目标电压电平的参考电阻器节点RRN的电压电平与参考电压VREF进行比较来执行校准操作，从而能够执行准确的校准操作。此外，参考电阻器节点RRN的电压电平可以被快速地稳定到目标电压电平，从而可以减小电压比较操作的时段。因此，可以缩短执行校准操作所需的时间。作为第一比较器221的比较结果，在参考电阻器节点RRN的电压电平低于参考电压VREF的情况下，第一控制信号发生器222可以将电压检测信号VD的逻辑电平保持为逻辑低电平，并且可能会减小第一校准码NCAL<1:n>的码值。随着第一校准码NCAL<1:n>的码值减小，最低有效位(LSB)的逻辑电平可以从逻辑高电平转变为逻辑低电平。加重控制信号发生器231可以检测最低有效位(LSB)的转变，从而可以将加重控制信号PS使能为逻辑高电平，并将互补信号PSB使能为逻辑低电平。可以根据第一校准码NCAL<1:n>的减小的码值来增大参考电阻器分支210的电阻值，并且可以升高参考电阻器节点RRN的电压电平。上拉加重驱动器232-1可以上拉驱动参考电阻器节点RRN，从而可以使参考电阻器节点RRN的电压电平上升加速，并促使参考电阻器节点RRN的电压电平被快速地稳定到新目标电压电平。
如果第一校准码NCAL<1:n>的产生完成，则可以基于第一校准码NCAL<1:n>来设置下拉电阻器分支240的电阻值。第二校准码发生电路260可以通过将依据上拉电阻器分支250和下拉电阻器分支240的电阻比而改变的节点ND的电压电平与参考电压VREF进行比较来增大或减小第二校准码PCAL<1:n>的码值。如果第二校准码PCAL<1:n>的产生完成，则校准操作可以结束。
尽管上面已经描述了各种实施例，但是本领域技术人员将理解，所描述的实施例仅是示例。因此，不应该基于所描述的实施例来限制本文中所描述的校准电路和包括该校准电路的半导体装置。

Claims (26)

1.一种校准电路，包括：
参考电阻器分支，其通过参考电阻器节点耦接到外部参考电阻器，并且被配置为基于校准码来改变所述参考电阻器节点的电压电平；
加重电路，其被配置为基于所述校准码来改变所述参考电阻器节点的电压电平。
2.根据权利要求1所述的校准电路，所述校准电路还包括：
校准码发生电路，其被配置为通过将所述参考电阻器节点的电压电平与参考电压进行比较来产生电压检测信号和所述校准码；以及
所述加重电路被配置为：当所述参考电阻器分支改变所述参考电阻器节点的电压电平时，基于所述电压检测信号和所述校准码来改变所述电压电平。
3.根据权利要求2所述的校准电路，其中，所述校准码发生电路基于将所述参考电阻器节点的电压电平与所述参考电压进行比较的结果来转变所述电压检测信号的逻辑电平并且增大或减少所述校准码的码值。
4.根据权利要求2所述的校准电路，其中，所述加重电路包括：
加重控制信号发生器，其被配置为基于所述校准码来产生加重控制信号；以及
加重驱动器，其被配置为基于所述电压检测信号和所述加重控制信号来改变所述参考电阻器节点的电压电平。
5.根据权利要求4所述的校准电路，其中，所述加重控制信号发生器通过检测所述校准码的比特位的转变来将所述加重控制信号使能。
6.根据权利要求4所述的校准电路，其中，当所述参考电阻器节点的电压电平低于所述参考电压时，所述加重驱动器基于所述电压检测信号和所述加重控制信号来升高所述参考电阻器节点的电压电平，而当所述参考电阻器节点的电压电平高于所述参考电压时，所述加重驱动器基于所述电压检测信号和所述加重控制信号来降低所述参考电阻器节点的电压电平。
7.根据权利要求4所述的校准电路，其中，所述加重驱动器包括：
上拉加重驱动器，其被配置为基于所述电压检测信号和所述加重控制信号的互补信号来升高所述参考电阻器节点的电压电平；以及
下拉加重驱动器，其被配置为基于所述电压检测信号和所述加重控制信号来降低所述参考电阻器节点的电压电平。
8.根据权利要求7所述的校准电路，
其中，所述外部参考电阻器耦接在第一电源电压的端子与所述参考电阻器节点之间，并且所述参考电阻器分支耦接在所述参考电阻器节点与接地电压的端子之间，以及
其中，所述上拉加重驱动器耦接在第二电源电压的端子与所述参考电阻器节点之间，并且所述下拉加重驱动器耦接在所述参考电阻器节点与所述接地电压的端子之间。
9.根据权利要求8所述的校准电路，其中，所述第二电源电压具有高于所述第一电源电压的电压电平。
10.一种校准电路，包括：
参考电阻器分支，其通过参考电阻器节点耦接到外部参考电阻器，并且被配置为基于校准码来改变所述参考电阻器节点的电压电平；
加重控制信号发生器，其被配置为基于所述校准码来产生加重控制信号；以及
加重驱动器，其被配置为基于所述加重控制信号来改变所述参考电阻器节点的电压电平。
11.根据权利要求10所述的校准电路，所述校准电路还包括：
校准码发生电路，其被配置为通过同步于时钟信号来将所述参考电阻器节点的电压电平与参考电压进行比较来产生电压检测信号和所述校准码。
12.根据权利要求11所述的校准电路，其中，所述校准码发生电路基于将所述参考电阻器节点的电压电平与所述参考电压进行比较的结果来转变所述电压检测信号的逻辑电平并且增大或减小所述校准码的码值。
13.根据权利要求10所述的校准电路，其中，所述加重控制信号发生器通过检测所述校准码的比特位的转变来将所述加重控制信号使能。
14.根据权利要求11所述的校准电路，其中，当所述参考电阻器节点的电压电平低于所述参考电压时，所述加重驱动器基于所述电压检测信号和所述加重控制信号来升高所述参考电阻器节点的电压电平，而当所述参考电阻器节点的电压电平高于所述参考电压时，所述加重驱动器基于所述电压检测信号和所述加重控制信号来降低所述参考电阻器节点的电压电平。
15.根据权利要求11所述的校准电路，其中，所述加重驱动器包括：
上拉加重驱动器，其被配置为基于所述电压检测信号和所述加重控制信号的互补信号来升高所述参考电阻器节点的电压电平；以及
下拉加重驱动器，其被配置为基于所述电压检测信号和所述加重控制信号来降低所述参考电阻器节点的电压电平。
16.根据权利要求15所述的校准电路，
其中，所述外部参考电阻器耦接在第一电源电压的端子与所述参考电阻器节点之间，并且所述参考电阻器分支耦接在所述参考电阻器节点与接地电压的端子之间，以及
其中，所述上拉加重驱动器耦接在第二电源电压的端子与所述参考电阻器节点之间，并且所述下拉加重驱动器耦接在所述参考电阻器节点与所述接地电压的端子之间。
17.根据权利要求16所述的校准电路，其中，所述第二电源电压具有高于所述第一电源电压的电压电平。
18.一种半导体装置，包括：
多个裸片，其与外部参考电阻器共同耦接，并且被配置为顺序地执行校准操作；
所述多个裸片中的至少一个裸片包括：
校准电路，其通过参考电阻器焊盘耦接到所述外部参考电阻器，并且被配置为产生第一校准码和第二校准码；以及
数据输出电路，其被配置为通过基于所述第一校准码和所述第二校准码来设置阻抗而输出数据，
所述校准电路包括：
参考电阻器分支，其被耦接到参考电阻器节点，所述参考电阻器节点耦接到所述参考电阻器焊盘，并且其被配置为基于所述第一校准码来改变所述参考电阻器节点的电压电平；以及
加重电路，其被配置为基于所述第一校准码来改变所述参考电阻器节点的电压电平。
19.根据权利要求18所述的半导体装置，其中，所述校准电路还包括：
第一校准码发生电路，其被配置为通过将所述参考电阻器节点的电压电平与参考电压进行比较来产生电压检测信号和所述第一校准码；以及
所述加重电路被配置为：当所述参考电阻器分支改变所述参考电阻器节点的电压电平时，基于所述电压检测信号和所述第一校准码来改变所述电压电平。
20.根据权利要求19所述的半导体装置，
其中，当所述参考电阻器分支基于所述第一校准码而升高所述参考电阻器节点的电压电平时，所述加重电路基于所述电压检测信号和所述第一校准码来升高所述参考电阻器节点的电压电平，以及
其中，当所述参考电阻器分支基于所述第一校准码而降低所述参考电阻器节点的电压电平时，所述加重电路基于所述电压检测信号和所述第一校准码来降低所述参考电阻器节点的电压电平。
21.根据权利要求19所述的半导体装置，其中，所述加重电路包括：
加重控制信号发生器，其被配置为基于所述第一校准码来产生加重控制信号；以及
加重驱动器，其被配置为基于所述电压检测信号和所述加重控制信号来改变所述参考电阻器节点的电压电平。
22.根据权利要求21所述的半导体装置，其中，所述加重控制信号发生器通过检测所述第一校准码的比特位的转变来将所述加重控制信号使能。
23.根据权利要求21所述的半导体装置，其中，所述加重驱动器包括：
上拉加重驱动器，其被配置为基于所述电压检测信号和所述加重控制信号的互补信号来升高所述参考电阻器节点的电压电平；以及
下拉加重驱动器，其被配置为基于所述电压检测信号和所述加重控制信号来降低所述参考电阻器节点的电压电平。
24.根据权利要求23所述的半导体装置，
其中，所述外部参考电阻器耦接在第一电源电压的端子与所述参考电阻器节点之间，并且所述参考电阻器分支耦接在所述参考电阻器节点与接地电压的端子之间，以及
其中，所述上拉加重驱动器耦接在第二电源电压的端子与所述参考电阻器节点之间，并且所述下拉加重驱动器耦接在所述参考电阻器节点与所述接地电压的端子之间。
25.根据权利要求24所述的半导体装置，其中，所述第二电源电压具有比所述第一电源电压高的电压电平。
26.根据权利要求19所述的半导体装置，其中，所述校准电路还包括：
下拉电阻器分支，其被配置为基于所述第一校准码来设置电阻值；
上拉电阻器分支，其被配置为基于所述第二校准码来设置电阻值；以及
第二校准码发生电路，其被配置为通过将依据所述上拉电阻器分支和所述下拉电阻器分支的电阻比的电压电平与所述参考电压进行比较来产生所述第二校准码。
CN201911004741.6A 2019-02-18 2019-10-22 校准电路以及包括其的半导体装置 Active CN111581142B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0018480 2019-02-18
KR1020190018480A KR20200100337A (ko) 2019-02-18 2019-02-18 캘리브레이션 회로 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
CN111581142A true CN111581142A (zh) 2020-08-25
CN111581142B CN111581142B (zh) 2023-07-28

Family

ID=72042396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911004741.6A Active CN111581142B (zh) 2019-02-18 2019-10-22 校准电路以及包括其的半导体装置

Country Status (5)

Country Link
US (1) US10777238B2 (zh)
JP (1) JP2020137110A (zh)
KR (1) KR20200100337A (zh)
CN (1) CN111581142B (zh)
TW (1) TWI827704B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082566A1 (zh) * 2022-10-19 2024-04-25 长鑫存储技术有限公司 Zq校准方法以及zq校准电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220070643A (ko) * 2020-11-23 2022-05-31 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
KR20230031590A (ko) * 2021-08-27 2023-03-07 에스케이하이닉스 주식회사 캘리브레이션 회로를 포함하는 반도체 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499798A (zh) * 2002-11-12 2004-05-26 �¿���˹�����ɷ����޹�˾ 阻抗校准电路
US20090015312A1 (en) * 2007-07-10 2009-01-15 Elpida Memory, Inc. Calibration circuit, semiconductor device including the same, and memory module
US20110175656A1 (en) * 2010-01-15 2011-07-21 Integrated Device Technology, Inc. Circuit including current-mode logic driver with multi-rate programmable pre-emphasis delay element
CN106205662A (zh) * 2015-05-26 2016-12-07 爱思开海力士有限公司 半导体存储装置、阻抗校准电路及其方法
CN107453771A (zh) * 2016-05-31 2017-12-08 英特尔Ip公司 数字预加重正交失衡补偿滤波器
US20170366183A1 (en) * 2016-06-20 2017-12-21 Samsung Electronics Co., Ltd. Semiconductor memory device for calibrating a termination resistance and a method of calibrating the termination resistance thereof
CN107786197A (zh) * 2016-08-25 2018-03-09 爱思开海力士有限公司 数据传输器件以及包括其的半导体器件和系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782080B2 (en) * 2008-09-09 2010-08-24 Promos Technologies Pte.Ltd. High capacitive load and noise tolerant system and method for controlling the drive strength of output drivers in integrated circuit devices
TWI500261B (zh) * 2012-03-07 2015-09-11 Realtek Semiconductor Corp 阻抗校正裝置與方法
US20150333753A1 (en) * 2014-05-16 2015-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Io and pvt calibration using bulk input technique
US9767921B1 (en) 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499798A (zh) * 2002-11-12 2004-05-26 �¿���˹�����ɷ����޹�˾ 阻抗校准电路
US20090015312A1 (en) * 2007-07-10 2009-01-15 Elpida Memory, Inc. Calibration circuit, semiconductor device including the same, and memory module
US20110175656A1 (en) * 2010-01-15 2011-07-21 Integrated Device Technology, Inc. Circuit including current-mode logic driver with multi-rate programmable pre-emphasis delay element
CN106205662A (zh) * 2015-05-26 2016-12-07 爱思开海力士有限公司 半导体存储装置、阻抗校准电路及其方法
CN107453771A (zh) * 2016-05-31 2017-12-08 英特尔Ip公司 数字预加重正交失衡补偿滤波器
US20170366183A1 (en) * 2016-06-20 2017-12-21 Samsung Electronics Co., Ltd. Semiconductor memory device for calibrating a termination resistance and a method of calibrating the termination resistance thereof
CN107786197A (zh) * 2016-08-25 2018-03-09 爱思开海力士有限公司 数据传输器件以及包括其的半导体器件和系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082566A1 (zh) * 2022-10-19 2024-04-25 长鑫存储技术有限公司 Zq校准方法以及zq校准电路

Also Published As

Publication number Publication date
KR20200100337A (ko) 2020-08-26
US20200265878A1 (en) 2020-08-20
JP2020137110A (ja) 2020-08-31
CN111581142B (zh) 2023-07-28
TWI827704B (zh) 2024-01-01
US10777238B2 (en) 2020-09-15
TW202032142A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
US7038498B2 (en) Input/output circuit, reference-voltage generating circuit, and semiconductor integrated circuit
US7843211B2 (en) Impedance adjusting circuit and semiconductor memory device having the same
US9077332B2 (en) Impedance control circuit and semiconductor device including the same
US7839159B2 (en) ZQ calibration circuit and a semiconductor device including a ZQ calibration circuit
US7362128B2 (en) Programmable impedance control circuit in semiconductor device and impedance range shifting method thereof
CN107786197B (zh) 数据传输器件以及包括其的半导体器件和系统
CN111581142B (zh) 校准电路以及包括其的半导体装置
US7986161B2 (en) Termination resistance circuit
US7825683B2 (en) On die termination device and semiconductor memory device including the same
CN101779373A (zh) 用于输入/输出缓冲器的动态阻抗控制
US7714763B2 (en) Circuit and method for preventing bang-bang error, calibration circuit including the circuit, and analog-to-digital converter including the circuit
US10580466B2 (en) Transmitting device using calibration circuit, semiconductor apparatus and system including the same
US8476937B2 (en) Input buffer circuit capable of adjusting variation in skew
US7573289B2 (en) Impedance matching circuit and semiconductor memory device with the same
CN107767901B (zh) 半导体装置及操作和控制半导体装置的方法
KR20100077556A (ko) 반도체 메모리 장치
US8749266B2 (en) Data output circuit responsive to calibration code and on die termination code
KR101053531B1 (ko) 반도체 장치 및 이의 캘리브레이션 방법
KR100933670B1 (ko) 캘리브래이션 회로 및 집적회로
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
US10693436B2 (en) Impedance adjusting circuit and integrated circuit including the same
KR20100109143A (ko) 빠른 동작을 하는 캘리브래이션 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant