TW202032142A - 校準電路以及包括其的半導體裝置 - Google Patents

校準電路以及包括其的半導體裝置 Download PDF

Info

Publication number
TW202032142A
TW202032142A TW108137146A TW108137146A TW202032142A TW 202032142 A TW202032142 A TW 202032142A TW 108137146 A TW108137146 A TW 108137146A TW 108137146 A TW108137146 A TW 108137146A TW 202032142 A TW202032142 A TW 202032142A
Authority
TW
Taiwan
Prior art keywords
reference resistor
voltage
calibration
voltage level
emphasis
Prior art date
Application number
TW108137146A
Other languages
English (en)
Other versions
TWI827704B (zh
Inventor
安正一
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW202032142A publication Critical patent/TW202032142A/zh
Application granted granted Critical
Publication of TWI827704B publication Critical patent/TWI827704B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018564—Coupling arrangements; Impedance matching circuits with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

一種校準電路包括參考電阻器接腳、校準碼產生電路和加重電路。參考電阻器接腳透過參考電阻器節點耦接到外部參考電阻器，並且基於校準碼來改變參考電阻器節點的電壓位準。加重電路基於校準碼來使參考電阻器節點的電壓位準改變加速。

Description

校準電路以及包括其的半導體裝置
各個實施例整體而言關於積體電路技術，並且更具體地，關於半導體裝置和校準電路。
電子設備可以包括大量的電子組件。在電子設備之中，電腦系統可以包括許多由半導體構成的電子組件。構成電腦系統的每個半導體裝置可以包括資料傳輸裝置，從而可以傳送資料。隨著半導體裝置的運行速度的提高和半導體裝置的功耗的減小，由於在彼此通訊的半導體裝置之間的外部雜訊和阻抗失配的影響，被傳送的信號可能會失真。因此，每個半導體裝置可以執行使資料傳輸裝置的阻抗或電阻匹配的操作。
因此，通常半導體裝置包括內部終端電路(on-die termination circuit)，該內部終端電路執行阻抗匹配以進行精確的信號傳輸。此外，半導體裝置需要根據PVT變化來執行終端電阻的校準，從而可以實現精確的阻抗匹配。通常，記憶體裝置與外部參考電阻器耦接，並且透過使用外部參考電阻器執行校準操作來校準終端電阻的阻抗值。這通常被稱為ZQ校準操作。
在一個實施例中，一種校準電路可以包括參考電阻器接腳（reference resistor leg）和加重電路（emphasis circuit）。參考電阻器接腳可以透過參考電阻器節點耦接到外部參考電阻器，並且被配置為基於校準碼來改變參考電阻器節點的電壓位準。加重電路可以被配置為基於校準碼來改變參考電阻器節點的電壓位準。
在一個實施例中，一種校準電路可以包括參考電阻器接腳、加重控制信號產生器和加重驅動器。參考電阻器接腳可以透過參考電阻器節點耦接到外部參考電阻器，並且被配置為基於校準碼來改變參考電阻器節點的電壓位準。加重控制信號產生器可以被配置為基於校準碼來產生加重控制信號。加重驅動器可以被配置為基於加重控制信號來改變參考電阻器節點的電壓位準。
在一個實施例中，一種半導體裝置可以包括複數個裸晶。複數個裸晶可以與外部參考電阻器共同耦接，並且被配置為依序地執行校準操作。複數個裸晶中的至少一個裸晶可以包括校準電路和資料輸出電路。校準電路可以透過參考電阻器焊盤與外部參考電阻器耦接，並且被配置為產生第一校準碼和第二校準碼。資料輸出電路可以被配置為透過基於第一校準碼和第二校準碼來設置阻抗而輸出資料。校準電路可以包括參考電阻器接腳和加重電路。參考電阻器接腳可以耦接到參考電阻器節點，該參考電阻器節點與參考電阻器焊盤耦接，並且該參考電阻器接腳被配置為基於第一校準碼來改變參考電阻器節點的電壓位準。加重電路可以被配置為基於第一校準碼來改變參考電阻器節點的電壓位準。
相關申請案的交叉引用： 本申請案請求於2019年2月18日在韓國智慧財產局提交的申請號為10-2019-0018480的韓國專利申請案的優先權，其全部內容透過引用合併於此。
本文中所公開的具體結構或功能描述僅僅是說明性的，以達到描述根據本揭示內容的概念的實施例的目的。根據本揭示內容的概念的實施例可以以各種形式來實現，並且不能被解釋為限於本文中所闡述的實施例。
根據本揭示內容的概念的實施例可以以各種方式來修改並且具有各種形狀。因此，在圖式中示出了實施例，並且旨在在本文中詳細描述實施例。然而，根據本揭示內容的概念的實施例不被解釋為限於指定的揭示內容，並且包括不脫離本揭示內容的精神和技術範圍的所有改變、等同物或替代。
儘管可以使用諸如「第一」和「第二」之類的術語來描述各種組件，但是這些組件一定不能被理解為限於以上術語。以上術語僅被用於區分一個組件和另一個組件。例如，在不脫離本揭示內容的權利的範圍的情況下，第一組件可以被稱為第二組件，並且同樣第二組件可以被稱為第一組件。
將理解的是，當一個元件被稱為「連接」或「耦接」到另一個元件時，它可以直接連接或耦接到其他元件，或者也可以存在居間元件。相反，當一個元件被稱為「直接連接」或「直接耦接」到另一元件時，不存在居間元件。
將理解的是，當一個元件被稱為在兩個元件「之間」時，該元件可以是兩個元件之間的唯一元件，或者也可以存在一個或複數個居間元件。
在本申請中所使用的術語僅僅用於描述特定的實施方式，而不旨在限制本揭示內容。除非上下文另外明確指出，否則本揭示內容中的單數形式也旨在包括複數形式。還將理解的是，諸如「包括」或「具有」等的術語旨在指示說明書中公開的特徵、數字、操作、動作、組件、部件或其組合的存在，並且不旨在排除可以存在或添加一個或更複數個其他特徵、數字、操作、動作、組件、部件或其組合的可能性。
在下文中，下面將參考圖式透過實施例的各種示例來描述校準電路和包括該校準電路的半導體裝置。
圖1是示出根據一個實施例的半導體裝置100的配置的示圖。參考圖1，半導體裝置100可以包括複數個裸晶。半導體裝置100可以是層疊型半導體裝置，在其中複數個裸晶層疊在一個基板上並且被封裝在單個封裝體中。儘管圖1示出了半導體裝置100包括四個裸晶，但是要注意的是，本揭示內容不限於此，並且要層疊的裸晶的數量可以小於4或大於4。儘管第一裸晶110、第二裸晶120、第三裸晶130和第四裸晶140被示出為水平地層疊在基板上，但是這僅僅是概念性圖示，並且第一裸晶110、第二裸晶120、第三裸晶130至第四裸晶140的一部分和/或全部可以在各個方向（例如垂直方向）上層疊。第一裸晶110、第二裸晶120、第三裸晶130至第四裸晶140可以被設計為具有相同的結構，並且其一部分或整體可以被設計為具有不同的結構和/或功能。在第一裸晶110、第二裸晶120、第三裸晶130至第四裸晶140之中的任何一個裸晶都可以作為能夠優先與半導體裝置100外面的外部裝置（未示出）通訊的主裸晶，而其餘的裸晶可以作為透過主裸晶與外部裝置通訊的從裸晶。然而，應注意，本揭示內容不限於此，並且第一裸晶110、第二裸晶120、第三裸晶130至第四裸晶140可以彼此獨立地與外部裝置通訊。
半導體裝置100可以包括設置在基板上的外部參考電阻器RZQ。第一裸晶110、第二裸晶120、第三裸晶130至第四裸晶140可以與外部參考電阻器RZQ共同耦接。第一裸晶110、第二裸晶120、第三裸晶130至第四裸晶140中的每個可以透過與外部參考電阻器RZQ耦接來執行校準操作。第一裸晶110、第二裸晶120、第三裸晶130至第四裸晶140可以與外部參考電阻器RZQ共同耦接，並且可以依序地執行校準操作。例如，第一裸晶110可以首先執行校準操作。第一裸晶110可以透過從外部裝置接收指示要執行校準操作的命令信號來執行校準操作。當第一裸晶110的校準操作結束時，第二裸晶120可以執行校準操作。當第二裸晶120的校準操作結束時，第三裸晶130可以執行校準操作，並且當第三裸晶130的校準操作結束時，第四裸晶140可以執行校準操作。當第四裸晶140的校準操作結束時，第四裸晶140可以傳送通知第一裸晶110該校準操作已經結束的信號。如果所有裸晶，第一裸晶110、第二裸晶120、第三裸晶130和第四裸晶140的校準操作被完成，則第一裸晶110可以輸出通知外部裝置該半導體裝置100的校準操作已經完成的信號。
第一裸晶110、第二裸晶120、第三裸晶130至第四裸晶140可以分別包括參考電阻器焊盤111、參考電阻器焊盤121、參考電阻器焊盤131和參考電阻器焊盤141、校準電路112、校準電路122、校準電路132和校準電路142以及資料輸出電路113、資料輸出電路123、資料輸出電路133和資料輸出電路143。在第一裸晶110中，校準電路112可以透過參考電阻器焊盤111耦接到外部參考電阻器RZQ，並且可以透過使用外部參考電阻器RZQ來執行校準操作。校準電路112可以透過執行校準操作來產生第一校準碼NCAL1和第二校準碼PCAL1。第一校準碼NCAL1和第二校準碼PCAL1可以設置資料輸出電路113的阻抗。資料輸出電路113可以基於第一裸晶110的內部資料來將資料輸出到外部裝置。資料輸出電路113可以被耦接到資料匯流排，並且可以包括驅動資料匯流排以傳送資料的上拉驅動器和下拉驅動器。上拉驅動器可以包括複數個上拉電阻器接腳，並且下拉驅動器可以包括複數個下拉電阻器接腳。資料輸出電路113的下拉電阻器接腳可以基於第一校準碼NCAL1來設置它們的電阻值。資料輸出電路113的上拉電阻器接腳可以基於第二校準碼PCAL1來設置它們的電阻值。
在第二裸晶120中，校準電路122可以透過參考電阻器焊盤121耦接到外部參考電阻器RZQ，並且可以透過使用外部參考電阻器RZQ來執行校準操作。校準電路122可以透過執行校準操作來產生第一校準碼NCAL2和第二校準碼PCAL2。第一校準碼NCAL2和第二校準碼PCAL2可以設置資料輸出電路123的阻抗。資料輸出電路123可以基於第二裸晶120的內部資料將資料輸出到外部裝置。資料輸出電路123可以被耦接到資料匯流排並且可以包括驅動資料匯流排以傳送資料的上拉驅動器和下拉驅動器。上拉驅動器可以包括複數個上拉電阻器接腳，並且下拉驅動器可以包括複數個下拉電阻器接腳。下拉電阻器接腳可以基於第一校準碼NCAL2來設置它們的電阻值。上拉電阻器接腳可以基於第二校準碼PCAL2來設置它們的電阻值。
在第三裸晶130中，校準電路132可以透過參考電阻器焊盤131耦接到外部參考電阻器RZQ，並且可以透過使用外部參考電阻器RZQ來執行校準操作。校準電路132可以透過執行校準操作來產生第一校準碼NCAL3和第二校準碼PCAL3。第一校準碼NCAL3和第二校準碼PCAL3可以設置資料輸出電路133的阻抗。資料輸出電路133可以基於第三裸晶130的內部資料來將資料輸出到外部裝置。資料輸出電路133可以被耦接到資料匯流排並且可以包括驅動資料匯流排以傳送資料的上拉驅動器和下拉驅動器。上拉驅動器可以包括複數個上拉電阻器接腳，並且下拉驅動器可以包括複數個下拉電阻器接腳。下拉電阻器接腳可以基於第一校準碼NCAL3來設置它們的電阻值。上拉電阻器接腳可以基於第二校準碼PCAL3來設置它們的電阻值。
在第四裸晶140中，校準電路142可以透過參考電阻器焊盤141耦接到外部參考電阻器RZQ，並且可以透過使用外部參考電阻器RZQ來執行校準操作。校準電路142可以透過執行校準操作來產生第一校準碼NCAL4和第二校準碼PCAL4。第一校準碼NCAL4和第二校準碼PCAL4可以設置資料輸出電路143的阻抗。資料輸出電路143可以基於第四裸晶140的內部資料來將資料輸出到外部裝置。資料輸出電路143可以被耦接到資料匯流排並且可以包括驅動資料匯流排以傳送資料的上拉驅動器和下拉驅動器。上拉驅動器可以包括複數個上拉電阻器接腳，並且下拉驅動器可以包括複數個下拉電阻器接腳。下拉電阻器接腳可以基於第一校準碼NCAL4來設置它們的電阻值。上拉電阻器接腳可以基於第二校準碼PCAL4來設置它們的電阻值。
外部參考電阻器RZQ可以具有耦接到電壓端子的一端以及共同耦接到第一裸晶110、第二裸晶120、第三裸晶130至第四裸晶140的參考電阻器焊盤111、參考電阻器焊盤121、參考電阻器焊盤131和參考電阻器焊盤141的另一端。電壓端子可以是供應電源電壓的電源電壓端子。電源電壓可以具有高於接地電壓的位準，並且可以是從半導體裝置100的外部電源施加的半導體裝置100的操作電源電壓。當外部參考電阻器RZQ與電源電壓端子耦接時，第一裸晶110、第二裸晶120、第三裸晶130至第四裸晶140的校準電路112、校準電路122、校準電路132和校準電路142可以首先產生第一校準碼NCAL1、第一校準碼NCAL2、第一校準碼NCAL3和第一校準碼NCAL4，並且然後可以基於第一校準碼NCAL1、第一校準碼NCAL2、第一校準碼NCAL3和第一校準碼NCAL4來產生第二校準碼PCAL1、第二校準碼PCAL2、第二校準碼PCAL3和第二校準碼PCAL4。在一個實施例中，電壓端子可以被耦接到接地電壓端子，所述接地電壓端子被耦接到接地電壓。當外部參考電阻器RZQ耦接到接地電壓端子時，第一裸晶110、第二裸晶120、第三裸晶130至第四裸晶140的校準電路112、校準電路122、校準電路132和校準電路142可以首先產生第二校準碼PCAL1、第二校準碼PCAL2、第二校準碼PCAL3和第二校準碼PCAL4，並且然後可以基於第二校準碼PCAL1、第二校準碼PCAL2、第二校準碼PCAL3和第二校準碼PCAL4來產生第一校準碼NCAL1、第一校準碼NCAL2、第一校準碼NCAL3和第一校準碼NCAL4。
圖2是示出根據一個實施例的校準電路200的配置的示圖。校準電路200可以被應用於圖1中所示的校準電路112、校準電路122、校準電路132和校準電路142中的一些或全部。校準電路200可以包括參考電阻器接腳210、第一校準碼產生電路220和加重電路230。
參考圖2，校準電路200可以透過參考電阻器焊盤211耦接到外部參考電阻器RZQ。參考電阻器焊盤211可以被耦接到參考電阻器節點RRN。參考電阻器接腳210可以透過參考電阻器節點RRN和參考電阻器焊盤211耦接到外部參考電阻器RZQ。參考電阻器接腳210可以接收第一校準碼NCAL>1:n>，並且可以被設置為基於第一校準碼NCAL>1:n>的電阻值。參考電阻器接腳210的電阻值可以基於第一校準碼NCAL>1:n>來改變。外部參考電阻器RZQ可以具有耦接到第一電源電壓VDDQ的端子的一端以及透過參考電阻器焊盤211耦接到參考電阻器節點RNN的另一端。參考電阻器接腳210可以具有耦接到參考電阻器節點RRN的一端以及耦接到接地電壓的端子的另一端。依據外部參考電阻器RZQ和參考電阻器接腳210的電阻比，可以確定在第一電源電壓VDDQ和接地電壓之間的參考電阻器節點RRN的電壓位準。因此，參考電阻器接腳210可以基於第一校準碼NCAL>1:n>來改變參考電阻器節點RRN的電壓位準。
第一校準碼產生電路220可以耦接到參考電阻器節點RRN。第一校準碼產生電路220可以將參考電阻器節點RRN的電壓位準與參考電壓VREF的電壓位準進行比較。參考電壓VREF可以具有與第一電源電壓VDDQ和接地電壓的中間值相對應的電壓位準。第一校準碼產生電路220可以透過將參考電阻器節點RRN的電壓位準與參考電壓VREF進行比較來產生電壓檢測信號VD和第一校準碼NCAL>1:n>。第一校準碼產生電路220可以基於將參考電阻器節點RRN的電壓位準與參考電壓VREF進行比較的結果來產生電壓檢測信號VD和第一校準碼NCAL>1:n>。例如，當參考電阻器節點RRN的電壓位準高於參考電壓VREF時，第一校準碼產生電路220可以將電壓檢測信號VD的位準轉變為邏輯高位準。另一方面，當參考電阻器節點RRN的電壓位準低於參考電壓VREF時，第一校準碼產生電路220可以將電壓檢測信號VD的位準轉變為邏輯低位準。當參考電阻器節點RRN的電壓位準高於參考電壓VREF時，第一校準碼產生電路220可以改變第一校準碼NCAL>1:n>的碼值，以使得參考電阻器接腳210的電阻值可以減小。例如，第一校準碼產生電路220可以增大第一校準碼NCAL>1:n>的碼值。當參考電阻器節點RRN的電壓位準低於參考電壓VREF時，第一校準碼產生電路220可以改變第一校準碼NCAL>1:n>的碼值，以使得參考電阻器接腳210的電阻值可以增大。例如，第一校準碼產生電路220可以減小第一校準碼NCAL>1:n>的碼值。
加重電路230可以基於第一校準碼NCAL>1:n>和電壓檢測信號VD來改變參考電阻器節點RRN的電壓位準。依據參考電阻器接腳210的電阻值的變化，當參考電阻器節點RRN的電壓位準改變時，加重電路230可以另外地改變參考電阻器節點RRN的電壓位準。加重電路230可以執行加重操作以提升參考電阻器節點RRN的電壓位準的變化。當參考電阻器接腳210基於第一校準碼NCAL>1:n>來升高參考電阻器節點RRN的電壓位準時，加重電路230可以協作地升高參考電阻器節點RRN的電壓位準。當參考電阻器接腳210基於第一校準碼NCAL>1:n>來降低參考電阻器節點RRN的電壓位準時，加重電路230可以協作地降低參考電阻器節點RRN的電壓位準。加重電路230可以透過檢測第一校準碼NCAL>1:n>的碼值的變化來改變參考電阻器節點RRN的電壓位準。加重電路230可以基於第一校準碼NCAL>1:n>的至少一部分來改變參考電阻器節點RRN的電壓位準。稍後將對此進行詳細描述。
第一校準碼產生電路220可以包括第一比較器221和第一控制信號產生器222。第一比較器221可以與參考電阻器節點RRN耦接，並且可以接收參考電壓VREF。第一比較器221可以將參考電阻器節點RRN的電壓位準與參考電壓VREF進行比較。例如，當參考電阻器節點RRN的電壓位準高於參考電壓VREF時，第一比較器221可以輸出具有邏輯高位準的信號。另外，當參考電阻器節點RRN的電壓位準低於參考電壓VREF時，第一比較器221可以輸出具有邏輯低位準的信號。第一比較器221還可以接收時脈信號CLK。第一比較器221可以同步於時脈信號CLK來執行電壓比較操作。例如，第一比較器221可以同步於時脈信號CLK的邊緣來執行將參考電阻器節點RRN的電壓位準與參考電壓VREF進行比較的操作。第一比較器221可以同步於時脈信號CLK的上升邊緣來執行電壓比較操作。在一個實施例中，第一比較器221可以同步於時脈信號CLK的上升邊緣和下降邊緣兩者來執行電壓比較操作。
第一控制信號產生器222可以接收從第一比較器221輸出的信號，從而產生電壓檢測信號VD和第一校準碼NCAL>1:n>。第一控制信號產生器222可以基於第一比較器221的輸出來轉變電壓檢測信號VD的邏輯位準，並且增大或減小第一校準碼NCAL>1:n>的碼值。例如，當從第一比較器221輸出具有邏輯高位準的信號時，第一控制信號產生器222可以將電壓檢測信號VD轉變為邏輯高位準，並增大第一校準碼NCAL>1:n>的碼值。當從第一比較器221輸出具有邏輯低位準的信號時，第一控制信號產生器222可以將電壓檢測信號VD轉變為邏輯低位準並減小第一校準碼NCAL>1:n>的碼值。
加重電路230可以包括加重控制信號產生器231和加重驅動器232。加重控制信號產生器231可以從第一校準碼產生電路220的第一控制信號產生器222接收第一校準碼NCAL>1:n>。加重控制信號產生器231可以基於第一校準碼NCAL>1:n>來產生加重控制信號PS。加重控制信號產生器231可以將互補信號PSB和加重控制信號PS一起產生。加重控制信號產生器231可以基於第一校準碼NCAL>1:n>的至少一部分來產生加重控制信號PS。例如，加重控制信號產生器231可以透過檢測第一校準碼NCAL>1:n>的最低有效位元（least significant bit, LSB）的轉變來產生加重控制信號PS。每當第一校準碼NCAL>1:n>的最低有效位元（LSB）的邏輯位準轉變時，加重控制信號產生器231可以將加重控制信號PS和互補信號PSB致能。
參考圖2，加重驅動器232可以接收電壓檢測信號VD和加重控制信號PS。加重驅動器232可以基於電壓檢測信號VD和加重控制信號PS來改變參考電阻器節點RRN的電壓位準。當參考電阻器節點RRN的電壓位準低於參考電壓VREF時，加重驅動器232可以基於電壓檢測信號VD和加重控制信號PS來升高參考電阻器節點RRN的電壓位準。當參考電阻器節點RRN的電壓位準高於參考電壓VREF時，加重驅動器232可以基於電壓檢測信號VD和加重控制信號PS來降低參考電阻器節點RRN的電壓位準。
加重驅動器232可以包括上拉加重驅動器232-1和下拉加重驅動器232-2。上拉加重驅動器232-1可以接收電壓檢測信號VD和加重控制信號PS的互補信號PSB。上拉加重驅動器232-1可以基於電壓檢測信號VD和加重控制信號PS的互補信號PSB來升高參考電阻器節點RRN的電壓位準。下拉加重驅動器232-2可以接收電壓檢測信號VD和加重控制信號PS。下拉加重驅動器232-2可以基於電壓檢測信號VD和加重控制信號PS來降低參考電阻器節點RRN的電壓位準。上拉加重驅動器232-1可以耦接在第二電源電壓VDD的端子與參考電阻器節點RRN之間，從而可以上拉驅動參考電阻器節點RRN。下拉加重驅動器232-2可以耦接在參考電阻器節點RRN與接地電壓的端子之間，從而可以下拉驅動參考電阻器節點RRN。
在一個實施例中，第二電源電壓VDD可以具有與第一電源電壓VDDQ相同的電壓位準。當第一電源電壓VDDQ和第二電源電壓VDD具有相同的電壓位準時，可以使供應第一電源電壓VDDQ的端子和供應第二電源電壓VDD的端子彼此電隔離。在一個實施例中，第二電源電壓VDD可以具有不同於第一電源電壓VDDQ的電壓位準，並且可以具有高於第一電源電壓VDDQ的電壓位準。在一個實施例中，與參考電阻器接腳210耦接的接地電壓端子可以是第一接地電壓的端子，並且與下拉加重驅動器232-2耦接的接地電壓端子可以是第二接地電壓的端子。第一接地電壓的端子和第二接地電壓的端子可以彼此電隔離。
上拉加重驅動器232-1可以包括第一電晶體T1和第二電晶體T2。第一電晶體T1和第二電晶體T2可以是P通道MOS電晶體。第一電晶體T1可以具有接收電壓檢測信號VD的閘極和與第二電源電壓VDD的端子耦接的源極。第二電晶體T2可以具有接收加重控制信號PS的互補信號PSB的閘極、與第一電晶體T1的汲極耦接的源極以及與參考電阻器節點RRN耦接的汲極。當電壓檢測信號VD具有邏輯低位準並且加重控制信號PS的互補信號PSB被致能為邏輯低位準時，上拉加重驅動器232-1可以將參考電阻器節點RRN上拉驅動到第二電源電壓VDD。
下拉加重驅動器232-2可以包括第三電晶體T3和第四電晶體T4。第三電晶體T3和第四電晶體T4可以是N通道MOS電晶體。第三電晶體T3可以具有接收電壓檢測信號VD的閘極和與接地電壓的端子耦接的源極。第四電晶體T4可以具有接收加重控制信號PS的閘極、與參考電阻器節點RRN耦接的汲極以及與第三電晶體T3的汲極耦接的源極。當電壓檢測信號VD具有邏輯高位準並且加重控制信號PS被致能為邏輯高位準時，下拉加重驅動器232-2可以將參考電阻器節點RRN下拉驅動到接地電壓。
再次參考圖2，校準電路200還可以包括下拉電阻器接腳240、上拉電阻器接腳250和第二校準碼產生電路260。下拉電阻器接腳240可以接收第一校準碼NCAL>1:n>。可以基於第一校準碼NCAL>1:n>來設置下拉電阻器接腳240的電阻值。可以基於第一校準碼NCAL>1:n>來改變下拉電阻器接腳240的電阻值。下拉電阻器接腳240可以耦接在節點ND與接地電壓的端子之間。可以基於第一校準碼NCAL>1:n>來將下拉電阻器接腳240設置為與參考電阻器接腳210相同的電阻值。上拉電阻器接腳250可以接收第二校準碼PCAL>1:n>。可以基於第二校準碼PCAL>1:n>來設置上拉電阻器接腳250的電阻值。可以基於第二校準碼PCAL>1:n>來改變上拉電阻器接腳250的電阻值。上拉電阻器接腳250可以耦接在第一電源電壓VDDQ的端子與節點ND之間。
第二校準碼產生電路260可以透過檢測依據上拉電阻器接腳250和下拉電阻器接腳240的電阻比而變化的電壓位準來產生第二校準碼PCAL>1:n>。第二校準碼產生電路260可以與節點ND耦接，並且可以透過將節點ND的電壓位準與參考電壓VREF的位準進行比較來產生第二校準碼PCAL>1:n>。當節點ND的電壓位準高於參考電壓VREF時，第二校準碼產生電路260可以改變第二校準碼PCAL>1:n>的碼值，以使得上拉電阻器接腳250的電阻值增大。例如，第二校準碼產生電路260可以減小第二校準碼PCAL>1:n>的碼值。當節點ND的電壓位準低於參考電壓VREF時，第二校準碼產生電路260可以改變第二校準碼PCAL>1:n>的碼值，以使得上拉電阻器接腳250的電阻值減小。例如，第二校準碼產生電路260可以增大第二校準碼PCAL>1:n>的碼值。
第二校準碼產生電路260可以包括第二比較器261和第二控制信號產生器262。第二比較器261可以與節點ND耦接，並且可以接收參考電壓VREF。第二比較器261可以將節點ND的電壓位準與參考電壓VREF進行比較。例如，當節點ND的電壓位準高於參考電壓VREF時，第二比較器261可以輸出具有邏輯高位準的信號，而當節點ND的電壓位準低於參考電壓VREF時，第二比較器261可以輸出具有邏輯低位準的信號。第二比較器261還可以接收時脈信號CLK。第二比較器261可以同步於時脈信號CLK來執行電壓比較操作。例如，第二比較器261可以同步於時脈信號CLK的上升邊緣來執行將節點ND的電壓位準與參考電壓VREF的位準進行比較的操作。
第二控制信號產生器262可以接收從第二比較器261輸出的信號，從而產生第二校準碼PCAL>1:n>。當從第二比較器261輸出具有邏輯高位準的信號時，第二控制信號產生器262可以減小第二校準碼PCAL>1:n>的碼值。當從第二比較器261輸出具有邏輯低位準的信號時，第二控制信號產生器262可以增大第二校準碼PCAL>1:n>的碼值。
圖3是示出圖2中所示的加重控制信號產生器231的操作的示圖。參考圖3，每當第一校準碼NCAL>1:n>的最低有效位元（LSB）的邏輯位準轉變時，加重控制信號產生器231可以將加重控制信號PS致能為邏輯高位準，而將加重控制信號PS的互補信號PSB致能為邏輯低位準。第一校準碼NCAL>1:n>的最低有效位元（LSB）可以基於第一比較器221的電壓比較結果而在第一校準碼NCAL>1:n>的位元之中最頻繁地改變其自身的邏輯位準。因此，每當參考電阻器節點RRN的電壓位準基於第一校準碼NCAL>1:n>而被改變時，加重控制信號產生器231可以透過檢測第一校準碼NCAL>1:n>的最低有效位元（LSB）來產生加重控制信號PS和互補信號PSB。在一個實施例中，加重控制信號產生器231可以透過檢測除了最低有效位元（LSB）之外的另一個位元的邏輯位準轉變來產生加重控制信號PS和互補信號PSB。
圖4A和圖4B是示出參考電阻器節點RRN的電壓位準變化的示圖。圖4A是示出參考電阻器接腳210的電阻值基於第一校準碼NCAL>1:n>而增大，從而升高參考電阻器節點RRN的電壓位準的繪圖。在如圖1中所示的複數個裸晶與一個外部參考電阻器RZQ共同耦接的情況下，當與一個裸晶與外部參考電阻器RZQ耦接的情況相比時，複數個裸晶中的每個裸晶的參考電阻器焊盤的負載和/或電容可能會增大。因此，在不包括圖2中所示的加重電路230的情況下，當參考電阻器節點RRN的電壓位準隨著參考電阻器接腳210的電阻值的增大而升高時，電壓位準升高斜率可以如虛線所示的曲線A那樣減小。在包括加重電路230的情況下，當參考電阻器節點RRN的電壓位準升高時，加重電路230可以額外地提升參考電阻器節點RRN的電壓位準。因此，電壓位準升高斜率可以如實線所示的曲線B那樣增大，並且參考電阻器節點RRN的電壓位準可以快速地升高並且被快速地穩定到目標電壓位準。
圖4B是示出參考電阻器接腳210的電阻值基於第一校準碼NCAL>1:n>而減小，從而降低參考電阻器節點RRN的電壓位準的繪圖。在不包括圖2中所示的加重電路230的情況下，當參考電阻器節點RRN的電壓位準隨著參考電阻器接腳210的電阻值的減小而降低時，電壓位準下降斜率可能如虛線所示的曲線C那樣減小。在包括加重電路230的情況下，當參考電阻器節點RRN的電壓位準降低時，加重電路230可以額外地提升參考電阻器節點RRN的電壓位準。因此，電壓位準下降斜率可以如實線所示的曲線D那樣增大，並且參考電阻器節點RRN的電壓位準可以被迅速降低並且被快速地穩定到目標電壓位準。
圖5是示出根據一個實施例的校準電路200的操作的示圖。下面將參考圖1、圖2和圖5來描述根據實施例的校準電路200和半導體裝置100的操作。如果產生了時脈信號CLK的上升邊緣以執行半導體裝置100的校準操作，則第一比較器221可以將參考電阻器節點RRN的電壓位準與參考電壓VREF進行比較。在參考電阻器節點RRN的電壓位準低於參考電壓VREF的位準的情況下，第一控制信號產生器222可以將電壓檢測信號VD轉變為邏輯低位準，並且可以減小第一校準碼NCAL>1:n>的碼值以增大參考電阻器接腳210的電阻值。如果第一校準碼NCAL>1:n>的碼值減小，則第一校準碼NCAL>1:n>的最低有效位元（LSB）的邏輯位準可能會轉變。如果最低有效位元（LSB）的邏輯位準從低位準轉變為高位準，則加重控制信號產生器231可以檢測到第一校準碼NCAL>1:n>的最低有效位元的邏輯位準轉變，並且可以將加重控制信號PS致能為邏輯高位準，並將補充信號PSB致能為邏輯低位準。可以根據第一校準碼NCAL>1:n>的減小的碼值來增大參考電阻器接腳210的電阻值，並且可以升高參考電阻器節點RRN的電壓位準。由於電壓檢測信號VD具有邏輯低位準，因此上拉加重驅動器232-1可以上拉驅動參考電阻器節點RRN，從而使參考電阻器節點RRN的電壓位準上升加速，並且參考電阻器節點RRN的電壓位準可以被快速地穩定到目標電壓位準。
如果產生了時脈信號CLK的下一個上升邊緣，則第一比較器221可以再次將參考電阻器節點RRN的電壓位準和參考電壓VREF進行比較。在不包括加重電路230的情況下，參考電阻器節點RRN的電壓位準可能不會達到目標電壓位準，而在包括加重電路230的情況下，參考電阻器節點RRN的電壓位準可能達到目標電壓位準。因此，在本揭示內容的實施例中，可以透過將已經達到目標電壓位準的參考電阻器節點RRN的電壓位準與參考電壓VREF進行比較來執行校準操作，從而能夠執行準確的校準操作。此外，參考電阻器節點RRN的電壓位準可以被快速地穩定到目標電壓位準，從而可以減小電壓比較操作的時段。因此，可以縮短執行校準操作所需的時間。作為第一比較器221的比較結果，在參考電阻器節點RRN的電壓位準低於參考電壓VREF的情況下，第一控制信號產生器222可以將電壓檢測信號VD的邏輯位準保持為邏輯低位準，並且可能會減小第一校準碼NCAL>1:n>的碼值。隨著第一校準碼NCAL>1:n>的碼值減小，最低有效位元（LSB）的邏輯位準可以從邏輯高位準轉變為邏輯低位準。加重控制信號產生器231可以檢測最低有效位元（LSB）的轉變，從而可以將加重控制信號PS致能為邏輯高位準，並將互補信號PSB致能為邏輯低位準。可以根據第一校準碼NCAL>1:n>的減小的碼值來增大參考電阻器接腳210的電阻值，並且可以升高參考電阻器節點RRN的電壓位準。上拉加重驅動器232-1可以上拉驅動參考電阻器節點RRN，從而可以使參考電阻器節點RRN的電壓位準上升加速，並促使參考電阻器節點RRN的電壓位準被快速地穩定到新目標電壓位準。
如果第一校準碼NCAL>1:n>的產生完成，則可以基於第一校準碼NCAL>1:n>來設置下拉電阻器接腳240的電阻值。第二校準碼產生電路260可以透過將依據上拉電阻器接腳250和下拉電阻器接腳240的電阻比而改變的節點ND的電壓位準與參考電壓VREF進行比較來增大或減小第二校準碼PCAL>1:n>的碼值。如果第二校準碼PCAL>1:n>的產生完成，則校準操作可以結束。
儘管上面已經描述了各種實施例，但是本領域技術人員將理解，所描述的實施例僅是示例。因此，不應該基於所描述的實施例來限制本文中所描述的校準電路和包括該校準電路的半導體裝置。
100:半導體裝置 110:第一裸晶 111:參考電阻器焊盤 112:校準電路 113:資料輸出電路 120:第二裸晶 121:參考電阻器焊盤 122:校準電路 123:資料輸出電路 130:第三裸晶 131:參考電阻器焊盤 132:校準電路 133:資料輸出電路 140:第四裸晶 141:參考電阻器焊盤 142:校準電路 143:資料輸出電路 200:校準電路 210:參考電阻器接腳 211:參考電阻器焊盤 220:第一校準碼產生電路 221:第一比較器 222:第一控制信號產生器 230:加重電路 231:加重控制信號產生器 232:加重驅動器 232-1:上拉加重驅動器 232-2:下拉加重驅動器 240:下拉電阻器接腳 250:上拉電阻器接腳 260:第二校準碼產生電路 261:第二比較器 262:第二控制信號產生器 CLK:時脈信號 NCAL>1:n>:第一校準碼 NCAL1:第一校準碼 NCAL2:第一校準碼 NCAL3:第一校準碼 NCAL4:第一校準碼 ND:節點 PCAL>1:n>:第二校準碼 PCAL1:第二校準碼 PCAL2:第二校準碼 PCAL3:第二校準碼 PCAL4:第二校準碼 PS:加重控制信號 PSB:互補信號 RRN:參考電阻器節點 RZQ:外部參考電阻器 T1:第一電晶體 T2:第二電晶體 T3:第三電晶體 T4:第四電晶體 VD:電壓檢測信號 VDD:第二電源電壓 VDDQ:第一電源電壓 VREF:參考電壓
圖1是示出根據一個實施例的半導體裝置的配置的示圖。 圖2是示出根據一個實施例的校準電路的配置的示圖。 圖3是示出圖2中所示的加重控制信號產生器的操作的示圖。 圖4A和圖4B是示出參考電阻器節點的電壓位準變化的示圖。 圖5是示出根據一個實施例的校準電路的操作的示圖。
無
200:校準電路
210:參考電阻器接腳
211:參考電阻器焊盤
220:第一校準碼產生電路
221:第一比較器
222:第一控制信號產生器
230:加重電路
231:加重控制信號產生器
232:加重驅動器
232-1:上拉加重驅動器
232-2:下拉加重驅動器
240:下拉電阻器接腳
250:上拉電阻器接腳
260:第二校準碼產生電路
261:第二比較器
262:第二控制信號產生器
CLK:時脈信號
NCAL<1：n>:第一校準碼
ND:節點
PCAL<1：n>:第二校準碼
PS:加重控制信號
PSB:互補信號
RRN:參考電阻器節點
RZQ:外部參考電阻器
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
VD:電壓檢測信號
VDDQ:第一電源電壓
VDD:第二電源電壓
VREF:參考電壓

Claims (26)

  1. 一種校準電路，包括： 參考電阻器接腳，其透過參考電阻器節點耦接到外部參考電阻器，並且被配置為基於校準碼來改變所述參考電阻器節點的電壓位準； 加重電路，其被配置為基於所述校準碼來改變所述參考電阻器節點的電壓位準。
  2. 如請求項1所述的校準電路，所述校準電路還包括： 校準碼產生電路，其被配置為透過將所述參考電阻器節點的電壓位準與參考電壓進行比較來產生電壓檢測信號和所述校準碼；以及 所述加重電路被配置為：當所述參考電阻器接腳改變所述參考電阻器節點的電壓位準時，基於所述電壓檢測信號和所述校準碼來改變所述電壓位準。
  3. 如請求項2所述的校準電路，其中，所述校準碼產生電路基於將所述參考電阻器節點的電壓位準與所述參考電壓進行比較的結果來轉變所述電壓檢測信號的邏輯位準並且增大或減少所述校準碼的碼值。
  4. 如請求項2所述的校準電路，其中，所述加重電路包括： 加重控制信號產生器，其被配置為基於所述校準碼來產生加重控制信號；以及 加重驅動器，其被配置為基於所述電壓檢測信號和所述加重控制信號來改變所述參考電阻器節點的電壓位準。
  5. 如請求項4所述的校準電路，其中，所述加重控制信號產生器透過檢測所述校準碼的位元的轉變來將所述加重控制信號致能。
  6. 如請求項4所述的校準電路，其中，當所述參考電阻器節點的電壓位準低於所述參考電壓時，所述加重驅動器基於所述電壓檢測信號和所述加重控制信號來升高所述參考電阻器節點的電壓位準，而當所述參考電阻器節點的電壓位準高於所述參考電壓時，所述加重驅動器基於所述電壓檢測信號和所述加重控制信號來降低所述參考電阻器節點的電壓位準。
  7. 如請求項4所述的校準電路，其中，所述加重驅動器包括： 上拉加重驅動器，其被配置為基於所述電壓檢測信號和所述加重控制信號的互補信號來升高所述參考電阻器節點的電壓位準；以及 下拉加重驅動器，其被配置為基於所述電壓檢測信號和所述加重控制信號來降低所述參考電阻器節點的電壓位準。
  8. 如請求項7所述的校準電路， 其中，所述外部參考電阻器耦接在第一電源電壓的端子與所述參考電阻器節點之間，並且所述參考電阻器接腳耦接在所述參考電阻器節點與接地電壓的端子之間，以及 其中，所述上拉加重驅動器耦接在第二電源電壓的端子與所述參考電阻器節點之間，並且所述下拉加重驅動器耦接在所述參考電阻器節點與所述接地電壓的端子之間。
  9. 如請求項8所述的校準電路，其中，所述第二電源電壓具有高於所述第一電源電壓的電壓位準。
  10. 一種校準電路，包括： 參考電阻器接腳，其透過參考電阻器節點耦接到外部參考電阻器，並且被配置為基於校準碼來改變所述參考電阻器節點的電壓位準； 加重控制信號產生器，其被配置為基於所述校準碼來產生加重控制信號；以及 加重驅動器，其被配置為基於所述加重控制信號來改變所述參考電阻器節點的電壓位準。
  11. 如請求項10所述的校準電路，所述校準電路還包括： 校準碼產生電路，其被配置為透過同步於時脈信號來將所述參考電阻器節點的電壓位準與參考電壓進行比較來產生電壓檢測信號和所述校準碼。
  12. 如請求項11所述的校準電路，其中，所述校準碼產生電路基於將所述參考電阻器節點的電壓位準與所述參考電壓進行比較的結果來轉變所述電壓檢測信號的邏輯位準並且增大或減小所述校準碼的碼值。
  13. 如請求項10所述的校準電路，其中，所述加重控制信號產生器透過檢測所述校準碼的位元的轉變來將所述加重控制信號致能。
  14. 如請求項11所述的校準電路，其中，當所述參考電阻器節點的電壓位準低於所述參考電壓時，所述加重驅動器基於所述電壓檢測信號和所述加重控制信號來升高所述參考電阻器節點的電壓位準，而當所述參考電阻器節點的電壓位準高於所述參考電壓時，所述加重驅動器基於所述電壓檢測信號和所述加重控制信號來降低所述參考電阻器節點的電壓位準。
  15. 如請求項11所述的校準電路，其中，所述加重驅動器包括： 上拉加重驅動器，其被配置為基於所述電壓檢測信號和所述加重控制信號的互補信號來升高所述參考電阻器節點的電壓位準；以及 下拉加重驅動器，其被配置為基於所述電壓檢測信號和所述加重控制信號來降低所述參考電阻器節點的電壓位準。
  16. 如請求項15所述的校準電路， 其中，所述外部參考電阻器耦接在第一電源電壓的端子與所述參考電阻器節點之間，並且所述參考電阻器接腳耦接在所述參考電阻器節點與接地電壓的端子之間，以及 其中，所述上拉加重驅動器耦接在第二電源電壓的端子與所述參考電阻器節點之間，並且所述下拉加重驅動器耦接在所述參考電阻器節點與所述接地電壓的端子之間。
  17. 如請求項16所述的校準電路，其中，所述第二電源電壓具有高於所述第一電源電壓的電壓位準。
  18. 一種半導體裝置，包括： 複數個裸晶，其與外部參考電阻器共同耦接，並且被配置為依序地執行校準操作； 所述複數個裸晶中的至少一個裸晶包括： 校準電路，其透過參考電阻器焊盤耦接到所述外部參考電阻器，並且被配置為產生第一校準碼和第二校準碼；以及 資料輸出電路，其被配置為透過基於所述第一校準碼和所述第二校準碼來設置阻抗而輸出資料， 所述校準電路包括： 參考電阻器接腳，其被耦接到參考電阻器節點，所述參考電阻器節點耦接到所述參考電阻器焊盤，並且其被配置為基於所述第一校準碼來改變所述參考電阻器節點的電壓位準；以及 加重電路，其被配置為基於所述第一校準碼來改變所述參考電阻器節點的電壓位準。
  19. 如請求項18所述的半導體裝置，其中，所述校準電路還包括： 第一校準碼產生電路，其被配置為透過將所述參考電阻器節點的電壓位準與參考電壓進行比較來產生電壓檢測信號和所述第一校準碼；以及 所述加重電路被配置為：當所述參考電阻器接腳改變所述參考電阻器節點的電壓位準時，基於所述電壓檢測信號和所述第一校準碼來改變所述電壓位準。
  20. 如請求項19所述的半導體裝置， 其中，當所述參考電阻器接腳基於所述第一校準碼而升高所述參考電阻器節點的電壓位準時，所述加重電路基於所述電壓檢測信號和所述第一校準碼來升高所述參考電阻器節點的電壓位準，以及 其中，當所述參考電阻器接腳基於所述第一校準碼而降低所述參考電阻器節點的電壓位準時，所述加重電路基於所述電壓檢測信號和所述第一校準碼來降低所述參考電阻器節點的電壓位準。
  21. 如請求項19所述的半導體裝置，其中，所述加重電路包括： 加重控制信號產生器，其被配置為基於所述第一校準碼來產生加重控制信號；以及 加重驅動器，其被配置為基於所述電壓檢測信號和所述加重控制信號來改變所述參考電阻器節點的電壓位準。
  22. 如請求項21所述的半導體裝置，其中，所述加重控制信號產生器透過檢測所述第一校準碼的位元的轉變來將所述加重控制信號致能。
  23. 如請求項21所述的半導體裝置，其中，所述加重驅動器包括： 上拉加重驅動器，其被配置為基於所述電壓檢測信號和所述加重控制信號的互補信號來升高所述參考電阻器節點的電壓位準；以及 下拉加重驅動器，其被配置為基於所述電壓檢測信號和所述加重控制信號來降低所述參考電阻器節點的電壓位準。
  24. 如請求項23所述的半導體裝置， 其中，所述外部參考電阻器耦接在第一電源電壓的端子與所述參考電阻器節點之間，並且所述參考電阻器接腳耦接在所述參考電阻器節點與接地電壓的端子之間，以及 其中，所述上拉加重驅動器耦接在第二電源電壓的端子與所述參考電阻器節點之間，並且所述下拉加重驅動器耦接在所述參考電阻器節點與所述接地電壓的端子之間。
  25. 如請求項24所述的半導體裝置，其中，所述第二電源電壓具有比所述第一電源電壓高的電壓位準。
  26. 如請求項19所述的半導體裝置，其中，所述校準電路還包括： 下拉電阻器接腳，其被配置為基於所述第一校準碼來設置電阻值； 上拉電阻器接腳，其被配置為基於所述第二校準碼來設置電阻值；以及 第二校準碼產生電路，其被配置為透過將依據所述上拉電阻器接腳和所述下拉電阻器接腳的電阻比的電壓位準與所述參考電壓進行比較來產生所述第二校準碼。
TW108137146A 2019-02-18 2019-10-15 校準電路以及包括其的半導體裝置 TWI827704B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190018480A KR102693786B1 (ko) 2019-02-18 2019-02-18 캘리브레이션 회로 및 이를 포함하는 반도체 장치
KR10-2019-0018480 2019-02-18

Publications (2)

Publication Number Publication Date
TW202032142A true TW202032142A (zh) 2020-09-01
TWI827704B TWI827704B (zh) 2024-01-01

Family

ID=72042396

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137146A TWI827704B (zh) 2019-02-18 2019-10-15 校準電路以及包括其的半導體裝置

Country Status (5)

Country Link
US (1) US10777238B2 (zh)
JP (1) JP2020137110A (zh)
KR (1) KR102693786B1 (zh)
CN (1) CN111581142B (zh)
TW (1) TWI827704B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220070643A (ko) * 2020-11-23 2022-05-31 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
KR20230031590A (ko) 2021-08-27 2023-03-07 에스케이하이닉스 주식회사 캘리브레이션 회로를 포함하는 반도체 장치
CN117949803A (zh) * 2022-10-19 2024-04-30 长鑫存储技术有限公司 Zq校准方法、电路、半导体器件、测试设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734702B1 (en) * 2002-11-12 2004-05-11 Texas Instruments Incorporated Impedance calibration circuit
JP4939327B2 (ja) * 2007-07-10 2012-05-23 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、メモリモジュール
US7782080B2 (en) * 2008-09-09 2010-08-24 Promos Technologies Pte.Ltd. High capacitive load and noise tolerant system and method for controlling the drive strength of output drivers in integrated circuit devices
US8248135B2 (en) * 2010-01-15 2012-08-21 Integrated Device Technology, Inc. Circuit including current-mode logic driver with multi-rate programmable pre-emphasis delay element
KR101854232B1 (ko) * 2010-11-09 2018-05-04 삼성전자주식회사 디-엠퍼시스 기능을 갖는 의사 오픈 드레인 방식의 출력 드라이버, 반도체 메모리 장치 및 그것의 제어 방법
TWI500261B (zh) * 2012-03-07 2015-09-11 Realtek Semiconductor Corp 阻抗校正裝置與方法
US20150333753A1 (en) * 2014-05-16 2015-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Io and pvt calibration using bulk input technique
US9337807B2 (en) * 2014-09-30 2016-05-10 Qualcomm Incorporated Output driver circuit with auto-equalization based on drive strength calibration
KR102260369B1 (ko) * 2014-10-28 2021-06-03 에스케이하이닉스 주식회사 보정 회로 및 이를 포함하는 보정 장치
KR20160138627A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 임피던스 조절 회로 및 방법
KR102529968B1 (ko) * 2016-05-11 2023-05-08 삼성전자주식회사 반도체 메모리 장치의 임피던스 조정 회로, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US11063620B2 (en) * 2016-05-31 2021-07-13 Apple Inc. Digital pre-emphasis quadrature imbalance compensating filter
KR20170143127A (ko) * 2016-06-20 2017-12-29 삼성전자주식회사 터미네이션 저항을 보정하는 반도체 메모리 장치 및 그것의 터미네이션 저항 보정 방법
US10003335B2 (en) * 2016-08-25 2018-06-19 SK Hynix Inc. Data transmission device, and semiconductor device and system including the same
KR101870840B1 (ko) * 2016-11-02 2018-06-26 삼성전자주식회사 출력 버퍼 회로 및 그것을 포함하는 메모리 장치
US9767921B1 (en) 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration

Also Published As

Publication number Publication date
KR20200100337A (ko) 2020-08-26
KR102693786B1 (ko) 2024-08-13
TWI827704B (zh) 2024-01-01
CN111581142A (zh) 2020-08-25
JP2020137110A (ja) 2020-08-31
US10777238B2 (en) 2020-09-15
US20200265878A1 (en) 2020-08-20
CN111581142B (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
KR100879747B1 (ko) 데이터 입출력드라이버의 임피던스를 조정할 수 있는반도체 장치
US8674720B2 (en) Semiconductor device and method of adjusting an impedance of an output buffer
TWI383401B (zh) 阻抗調整電路及具有該電路之半導體記憶體裝置
US9077332B2 (en) Impedance control circuit and semiconductor device including the same
TWI827704B (zh) 校準電路以及包括其的半導體裝置
TWI395225B (zh) 晶片內建終端裝置之校準電路
US7714763B2 (en) Circuit and method for preventing bang-bang error, calibration circuit including the circuit, and analog-to-digital converter including the circuit
US9184749B2 (en) Impedance calibration circuits
CN107786197B (zh) 数据传输器件以及包括其的半导体器件和系统
TWI391942B (zh) 晶片內建終端裝置及包含該晶片內建終端裝置的半導體記憶裝置
JP2007123987A (ja) Ｚｑキャリブレーション回路及びこれを備えた半導体装置
KR101110795B1 (ko) 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치
US20100007375A1 (en) Termination resistance circuit
US8476937B2 (en) Input buffer circuit capable of adjusting variation in skew
KR100610007B1 (ko) 임피던스 랜지 시프팅 기능을 갖는 반도체 장치의프로그래머블 임피던스 콘트롤 회로 및 그에 따른임피던스 랜지 시프팅 방법
KR20100077556A (ko) 반도체 메모리 장치
US10063232B1 (en) Digitally controlled impedance calibration for a driver using an on-die reference resistor
JP2007336119A (ja) 半導体装置、及びインピーダンス制御方法
US7688104B2 (en) On-die termination device to compensate for a change in an external voltage
US12046301B2 (en) Semiconductor integrated circuit
KR101053531B1 (ko) 반도체 장치 및 이의 캘리브레이션 방법
KR20180023344A (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
KR100933670B1 (ko) 캘리브래이션 회로 및 집적회로
US8476923B2 (en) Impedance control circuit and integrated circuit chip including the same
KR20100109143A (ko) 빠른 동작을 하는 캘리브래이션 회로