CN111540751B - 三维存储器件的源极结构及其制作方法 - Google Patents

三维存储器件的源极结构及其制作方法 Download PDF

Info

Publication number
CN111540751B
CN111540751B CN202010394864.1A CN202010394864A CN111540751B CN 111540751 B CN111540751 B CN 111540751B CN 202010394864 A CN202010394864 A CN 202010394864A CN 111540751 B CN111540751 B CN 111540751B
Authority
CN
China
Prior art keywords
layer
substrate
conductor
dielectric
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010394864.1A
Other languages
English (en)
Other versions
CN111540751A (zh
Inventor
胡禺石
吕震宇
陶谦
陈俊
S·S-N·杨
S·W·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010394864.1A priority Critical patent/CN111540751B/zh
Publication of CN111540751A publication Critical patent/CN111540751A/zh
Application granted granted Critical
Publication of CN111540751B publication Critical patent/CN111540751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本文公开了三维(3D)存储器件的源极结构和用于制作3D存储器件的源极结构的方法。在一个示例中，NAND存储器件包括衬底(102)、交替导体/介电质堆叠(142)、NAND串(130)、源极导体层(144)以及源极接触件(132)。交替导体/介电质堆叠(142)包括位于衬底(102)上的多个导体/介电质对。NAND串(130)垂直延伸穿过交替导体/介电质堆叠(142)。源极导体层(144)位于交替导体/介电质堆叠(142)上并接触NAND串(130)的一端。源极接触件(132)包括与源极导体层(144)接触的一端。NAND串(130)经由源极导体层(144)而电连接于源极接触件(132)。源极导体层(144)包括一个或多个导通区，每个导通区包括金属、金属合金及金属硅化物中的一种或多种。

Description

三维存储器件的源极结构及其制作方法
本申请是申请日为2018年3月1日、申请号为201880005362.6、名称为“三维存储器件的源极结构及其制作方法”的发明专利申请的分案申请。
相关申请的交叉引用
本申请主张2017年11月30日所提出的中国专利申请案201711236924.1的优先权，上述所列参考文献全文引用作为本说明书的揭示内容。
背景技术
本公开内容的实施例有关于三维(three-dimensional，3D)存储器件以及其制作方法。
通过改进工艺技术、电路设计、算法和制造工艺，平面存储单元可以缩小到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺及制作技术变得艰难且耗费成本。因此，平面存储单元的储存密度接近上限。
3D存储架构可以解决平面存储单元中的密度限制。3D存储结构包括存储阵列以及用于控制进出存储阵列的信号的外围器件。
发明内容
本文揭示了3D存储架构及其制作方法的实施例。
根据本公开内容的某些实施例，NAND存储器件包括衬底、交替导体/介电质堆叠(alternating conductor/dielectric stack)、NAND串、源极导体层以及源极接触件。该交替导体/介电质堆叠包括位于该衬底上的多个导体/介电质对(conductor/dielectricpair)。该NAND串垂直延伸并穿过该交替导体/介电质堆叠。该源极导体层位于该交替导体/介电质堆叠上并接触该NAND串的第一端。该源极接触件包括接触该源极导体层的第一端。该NAND串经由该源极导体层而电连接该源极接触件。
在某些实施例中，该源极导体层包括一个或多个导通区，各个导通区分别包括金属、金属合金和/或金属硅化物。该金属可包括铜(copper)、钴(cobalt)、镍(nickel)、钛(titanium)和/或钨(tungsten)。该金属合金可包括铜、钴、镍、钛和/或钨其中至少两者的合金。该金属硅化物可包括铜硅化物、钴硅化物、镍硅化物、钛硅化物和/或钨硅化物。
在某些实施例中，该NAND存储器件包括位于该NAND串与该源极导体层之间的外延硅层。该NAND串可以经由该外延硅层而电连接该源极导体层。该源极导体层可包括多个导通区以及一个或多个绝缘区，其电性绝缘该多个导通区。该NAND串可以经由该多个导通区的第一导通区而电连接该源极接触件。
在某些实施例中，该NAND存储器件包括接通阵列接触件(through arraycontact，TAC)垂直延伸并穿过该交替导体/介电质堆叠。该TAC可与该多个导通区的第二导通区相接触。
在某些实施例中，该NAND存储器件包括第一互连层，例如后端工艺(back-end-of-line，BEOL)互连层。该第一互连层可包括第一接触件以及第二接触件。该NAND串可经由该第一导通区而电连接该第一接触件。该TAC可经由该第二导通区而电连接该第二接触件。
在某些实施例中，该NAND存储器件包括位于该衬底以及该NAND串之间的外围器件。该NAND存储器件也可包括第二互连层(例如外围互连层)，位于该外围器件之上并与该外围器件相接触。该第二互连层可包括在一个或多个介电层的一个或多个导体层。该NAND存储器件还可包括第三互连层(例如阵列互连层)，其接触该NAND串的第二端与该源极接触件的第二端。该第三互连层可包括在一个或多个介电层中的一个或多个导体层。
在某些实施例中，该NAND存储器件包括位于该第二互连层以及该第三互连层之间的接合接口。该外围器件可经由该第二互连层以及该第三互连层而电连接该NAND串。
本公开内容的某些实施例揭示了一种制作NAND存储器件的方法。先在第一衬底上形成交替导体/介电质堆叠。形成NAND串与源极接触件，使该NAND串与该源极接触件垂直延伸并穿过该交替导体/介电质堆叠。然后以源极导体层取代该第一衬底，以使该源极导体层接触该NAND串的第一端与该源极接触件的第一端，并且该NAND串会经由该源极导体层而电连接该源极接触件。在某些实施例中，该源极导体层包括一个或多个导通区，各该导通区包括金属、金属合金和/或金属硅化物。
在某些实施例中，以该源极导体层取代该第一衬底的方法包括移除该衬底，以及在该衬底的原始位置形成该源极导体层。移除该第一衬底的方法可以包括薄化该第一衬底，以及将该薄化的第一衬底移除。
在某些实施例中，以该源极导体层取代该第一衬底的方法包括在该衬底上形成金属层，以及以该衬底中的硅与该金属层中的金属之间的反应为基础而形成金属硅化物层。形成该金属层的方法可以包括薄化该第一衬底，以及将该金属层形成在该薄化的第一衬底。形成该金属层的方法可以包括在该第一衬底的第一表面形成绝缘区，其中该第一表面与该交替导体/介电质堆叠接触，以及从该第一衬底的第二表面对该第一衬底薄化，以暴露出该绝缘区。在某些实施例中，在以该源极导体层取代该第一衬底之后，于该源极导体层中形成一个或多个绝缘区。
在某些实施例中，可以在第二衬底上形成外围器件。该NAND串可与该外围器件相连接(join)，使得该NAND串位于该第一衬底以及该外围器件之间。连接该NAND串与该外围器件的方法可包括形成第一互连层，其接触于该NAND串的第二端与该源极接触件的第二端，形成接触该外围器件的第二互连层，以及在该第一互连层以及该第二互连层之间形成接合接口，以使该外围器件可经由该第一互连层以及该第二互连层而电连接该NAND串。该第一互连层可包括在一个或多个介电层中的一个或多个导体层。该第二互连层可包括在一个或多个介电层中的一个或多个导体层。
在某些实施例中，为了在第一互连层以及该第二互连层之间形成接合接口，在第一互连层中的其中一个介电层以及在第二互连层中的其中一个该介电层之间形成化学键结(chemical bonds)，和/或在第一互连层中的其中一个导体层与该第二互连层中的其中一个导体层之间产生物理性相互扩散(inter-diffusion)。
附图说明
附图并入本文并构成说明书的一部分，其描绘了本公开内容的实施例，并且与详细说明一起用于解释本公开内容的原理，以使相关领域技术人员能够制作及使用本公开内容。
图1是根据本公开内容的某些实施例描绘的3D存储器件100的剖面图。
图2A至图2D是根据某些实施例的制作外围器件以及外围互连层的示例性制作工艺图。
图3A至图3D是根据某些实施例的制作阵列组件以及阵列互连层的示例性制作工艺图。
图4是根据某些实施例的用以连接阵列组件以及外围器件的示例性制作工艺图。
图5A至图5B是根据某些实施例形成源极导体层的示例性制作工艺图。
图6A至图6B是根据某些实施例形成源极导体层的另一示例性制作工艺图。
图7是根据某些实施例在源极导体层上形成BEOL互连层的示例性制作工艺图。
图8是根据某些实施例的制作外围器件以及外围互连层的示例性方法的流程图。
图9是根据某些实施例的制作阵列组件以及阵列互连层的示例性方法的流程图。
图10是根据某些实施例制作具有阵列组件以及外围器件的3D存储器件的示例性方法的流程图。
图11是根据某些实施例的一种形成源极导体层的示例性方法的流程图。
图12是根据某些实施例的另一种形成源极导体层的示例性方法的流程图。
下文将配合附图说明本公开内容的实施例。
具体实施方式
尽管本文讨论了具体的结构及配置，但应该理解，这仅仅是为了说明及示例的目的而完成的。相关领域的技术人员应可理解，在不脱离本公开内容的精神及范围的情况下，可以使用其他结构及布置。对于相关领域的技术人员显而易见的是，本公开内容还可以用于各种其他应用中。
值得注意的是，在说明书中对提及“一个实施例”、“一实施例”、“示范性实施例”、“一些实施例”等的引用表示所描述的实施例可以包括特定的特征、结构或特性，但并非每个实施例都一定需要包括此特定的特征、结构或特性，而且这些用语不一定指相同的实施例。此外，当特定特征、结构或特性结合实施例描述时，无论是否于文中明确教示，结合其他实施例来实现这些特征、结构或特性皆属于相关领域的技术人员的知识范围所及。
通常，术语可以至少部分地根据上下文中的用法来理解。例如，如本文所使用的术语“一个或多个”可用于以单数意义描述任何特征、结构或特性，或可用于描述特征、结构或特征的复数组合，至少可部分取决于上下文。类似的，术语诸如“一”、“一个”或“该”也可以被理解为表达单数用法或传达复数用法，至少可部分取决于上下文。此外，术语“基于”可以被理解为不一定旨在传达排他性的一组因素，并且可以相反地允许存在未必明确描述的附加因素，并且至少部分取决于上下文。
应该容易理解的是，本文中的“在…上面”、“在…之上”及“在…上方”的含义应该以最宽泛的方式来解释，使得“在…上面”不仅意味着“直接在某物上”，而且还包括在某物上且两者之间具有中间特征或中间层，并且“在…之上”或“在…上方”不仅意味着在某物之上或在某物上方的含义，而且还可以包括两者之间没有中间特征或中间层(即，直接在某物上)的含义。
此外，为了便于描述，可以在本文使用诸如“在…下面”、“在…之下”、“较低”、“在…之上”、“较高”等空间相对术语来描述一个组件或特征与另一个或多个组件或特征的关系，如图所示。除了图中描绘的方向之外，这些空间相对术语旨在涵盖使用或操作中的器件的不同方位或方向。该器件可以其他方式定向(例如以旋转90度或以其它方向来定向)，并且同样能相应地以本文中所使用的空间相关描述来解释。
如本文所用，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底顶部的材料可以被图案化或可以保持未图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
如本文所使用的，术语“层”是指材料部分，其包括具有厚度的区域。层的范围可以在整个下层或上层结构上延伸，或者其范围可以小于下层或上层结构的范围。此外，层可以为均匀或不均匀连续结构的区域，其厚度可小于该连续结构的厚度。例如，层可以位于该连续结构的顶表面与底表面之间的任何一对水平平面、或者位于该连续结构的顶表面及底表面。层可以水平地、垂直地和/或沿着渐缩表面延伸。衬底可以是层，其可以包括一层或多层，和/或可以在其上面和/或下面具有一层或多层。层可以包含多层。例如，互连层可以包括一个或多个导体以及接触层(其中形成有接触件、互联机和/或通孔)以及一个或多个介电层。
本文所使用的术语“标称/标称地”是指在产品或工艺的设计时间期间设定的组件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的数值范围。数值范围可能由于制造工艺或公差而有轻微变化。如本文所使用的术语“约/大约”表示可能会随着与对象半导体组件相关联的特定技术点而改变的给定量数值。基于特定的技术点，术语“约/大约”可以指示出给定量数值，例如在该数值的10-30％内变化(例如，该数值的±10％、±20％或±30％)。
本文所使用的术语“3D存储器件(3D memory device)”是指在横向衬底上具有垂直方向串行的存储单元晶体管(本文称为“存储串”，例如NAND串(NAND string))，因此存储串相对于衬底是沿着垂直方向延伸。本文所用的术语“垂直/垂直地”是指名义上/大体上垂直于衬底的横向表面。
在某些3D存储器件中，源极选择栅(source selective gate)控制了形成于该3D存储器件的衬底中的掺杂硅通道的开/关状态。该源极选择栅的操作速度根据该硅信道的导通性(conductance)而定，其中可将硅限定视为一种半导体材料。再者，由于整块(block)存储单元可以共享单一源极选择栅，因此将该存储块的阵列共享源极(array commonsource)加载(load)并驱动对于该外围器件会具有挑战性。
本公开内容的多个实施例提供一种3D存储器件，其具有源极导体层，代替了使用于其他3D存储器件的衬底中的硅通道。通过以导电材料(例如金属、金属合金和/或金属硅化物)取代硅并形成本文所揭示的源极导体层，可以缩小该3D存储器件的源极侧(例如共享源极接触件以及NAND串之间)，因此可以增加器件操作速度。在某些实施例中，源极选择栅的抹除(erase)操作的导通机制可以经由栅极引致漏极漏电(gate-induced drainleakage，GIDL)所驱动。
再者，与硅衬底相比，本文所揭示的源极导体层可以更易于在任何适合的布局(例如在不同的绝缘区)中进行图案化，因此能如所要求的驱动单一存储块、多重存储块或存储块的一部分，从而可以增强对应存储阵列之外围器件的驱动能力。由于其导电性质，本文所揭示的源极导体层可以被图案化并使用为互连层(例如，BEOL互连的一部分)。
图1为根据本公开内容某些实施例所绘示的3D存储器件100范例的剖面示意图。3D存储器件100可包括衬底102，其可包括硅(例如单晶硅(single crystalline slicon))、硅化锗(slicon germanium，SiGe)、砷化镓(gallium arsenide，GaAs)、锗(Ge)，绝缘层上覆硅(slicon on insulator，SOI)或其他任何适合的材料。
3D存储器件100可包括位于衬底102上的外围器件。外围器件可以是形成于衬底102“上”，也就是说，全部的或部分的外围器件是在衬底102中形成(例如位于衬底102的顶表面之下)和/或直接位于衬底102上。外围器件可包括形成于衬底102上的多个晶体管106。绝缘区104和掺杂区108(例如晶体管106的源极区或漏极区)可以在衬底102中形成。
在某些实施例中，外围区可包括任何适合的用来促进3D存储器件100操作的数字、模拟和/或混合信号的外围电路。举例来说，外围器件可包括一个或多个页面缓冲、译码器(例如列译码器以及行译码器)、感测放大器(sense amplifier)、驱动器(driver)、充电泵(charge pump)、电流或电压基准(current or voltage reference)或是任何电路中的主动或被动部件(例如晶体管、二极管、电阻或电容)。在某些实施例中，外围器件系使用互补式金氧半导体(complementary metal-oxide-semiconductor,CMOS或称为“CMOS芯片”)技术而形成于衬底102上。
3D存储器件100可包括位于晶体管106上方的外围互连层122以传送往来电晶体106的电信号。外围互连层122可包括一个或多个接触件(例如接触件107以及接触件114)以及一个或多个内联机导体层(例如导体层116以及导体层120)，其各自包括一个或多个互联机(interconnect lines)和/或通孔(vias)。在本文中，术语“接触件”可以广泛地包括任何适合的互连态样，例如中段工艺(middle-end-of-line,MEOL)互连结构以及后段工艺(back-end-of-line,BEOL)互连结构，包括垂直互连接入(vertical interconnectaccesses)(例如穿孔)以及水平线路(例如互联机)。外围互连层122还可包括一个或多个层间介电(interlayer dielectric,ILD)层，例如介电层110、112以及118。也就是说，外围互连层122可包括在介电层112与118中的导体层116与120。外围互连层122中的接触件和导体层可包括导体材料，其包含但不限于钨(W)、钴(Co)、铜、铝、硅化物(silicide)或是上述的任意组合。外围互连层122中的介电层材料可包括介电材料，其包含但不限于氧化硅、氮化硅、氮氧化硅(硅oxynitride)、掺杂氧化硅(doped silicon oxide)或是上述的任意组合。
3D存储器件100可包括位于外围器件上方的存储阵列组件。值得注意的是，图1中加入了x轴和y轴以进一步表示3D存储器件100各部件之间的空间关系。衬底102包括两个水平表面(例如顶表面以及底表面)，在x轴方向(横向方向或是宽度方向)上横向延伸。在本文中，不论半导体器件(如3D存储器件100)的一个部件(如层或组件)在另一个部件(如层或组件)“上(on)”、“上方(above)”或“下(below)”，是指在y方向上相对于半导体器件的衬底而决定，其中半导体器件的衬底(如衬底102)在y方向(垂直方向或厚度方向)上位于半导体器件最低处平面的情况下。描述空间关系的相同概念应用在本公开内容中。
在某些实施例中，3D存储器件100是NAND闪存器件(NAND Flash memory device)，其中的存储单元是以NAND串130阵列的形式在衬底102上方垂直延伸而提供。阵列组件可包括多个NAND串130延伸并穿过多个导体层134与介电层136对(pair)。该多个导体/介电层对在本文也可以称为“交替导体/介电质堆叠”142。交替导体/介电质堆叠142中的导体层134以及介电层136系在垂直方向上交替。换句话说，除了位于顶端或底端的交替导体/介电质堆叠142，各导体层134的两侧邻接于两个介电层136，且各介电层136的两侧邻接于两个导体层134。各导体层134可以具有相同的厚度或不同的厚度。类似的，各介电层136可以具有相同的厚度或不同的厚度。例如，在交替导体/介电质堆叠142的第一多个导体/介电质对中，各导体层134与介电层136的厚度范围可为约5nm至约40nm(例如为5nm至40nm)。在交替导体/介电质堆叠142的第二多个导体/介电质对中，各导体层134与介电层136的厚度范围可为约10nm至约40nm(例如为10nm至40nm)。在交替导体/介电质堆叠142的第三多个导体/介电质对中，各导体层134的厚度范围可为约5nm至约40nm(例如为5nm至40nm)，而各介电层136的厚度范围可为约50nm至约200nm(例如为50nm至200nm)。
在某些实施例中，交替导体/介电质堆叠142相较于导体/介电层对包括更多具有不同材料和/或厚度的导体层或介电层。导体层134可以包括导体材料，其包含但不限于钨、钴、铜、铝、掺杂硅(doped silicon)、硅化物或是上述的任意组合。介电层136可包括介电材料，其例如包含但不限于氧化硅、氮化硅、氮氧化硅或是上述的任意组合，但不以此为限。介电层136可包括介电材料，其包含但不限于氧化硅、氮化硅、氮氧化硅或是上述的任意组合。
如图1所示，各NAND串130可包括半导体通道128以及介电层129(也可称为“存储膜(memory film)”)。在某些实施例中，半导体通道128包括硅，例如非晶硅(amorphoussilicon)、多晶硅(polysilicon)或是单晶硅(single crystalline silicon)。在某些实施例中，介电层129为复合层，包括穿隧层(tunneling layer)、储存层(storage layer)(也可称为“电荷捕获(charge trap)/储存层”)以及阻挡层(blocking layer)。各NAND串130可以具有圆柱体形状(cylinder shape)，例如支柱形状(pillar shape)。在某些实施例中，半导体通道128、穿隧层、储存层以及阻挡层分别沿着该支柱的中心向外表面的方向依序配置。穿隧层可包括氧化硅、氮化硅或是上述的任意组合。穿隧层(例如在各NAND串130的放射方向上)的厚度范围可为约5nm至约15nm(例如为5nm至15nm)。储存层可以包括氮化硅、氮氧化硅、硅或上述的任意组合。储存层(例如在各NAND串130的放射方向上)的厚度范围可为约3nm至约15nm(例如为3nm至15nm)。阻挡层可以包括氧化硅、氮化硅、高介电常数(high-k))的介电物质，或是上述的任意组合。在某些实施中，阻挡层可包含氧化硅/氮化硅/氧化硅(ONO)的复合层，其厚度范围为约4nm至约15nm(例如为4nm至15nm)。在另一示例中，阻挡层可包括高介电常数介电层，例如氧化铝(Al2O3)层，其厚度范围为约1nm至约5nm(例如为1nm至5nm)。
在某些实施例中，NAND串130包括多个对应NAND串130的控制栅(control gate)，分别为字符线的一部分。交替导体/介电质堆叠142中的各导体层134系做为对应NAND串230的各存储单元的控制栅。如图1所示，NAND串130可包括位于NAND串130的上端的选择栅138(例如源极选择栅)。NAND串130可包括位于NAND串130的下端的另一选择栅140(例如漏极选择栅)。在本文中，部件(例如NAND串130)的“上端”是在y轴方向上较远离衬底102的一端，而部件(例如NAND串130)的“下端”是在y轴方向上较靠近衬底102的一端。如图1所示，关于各NAND串130，源极选择栅138可以在漏极选择栅140的上方。在某些实施例中，选择栅138以及选择栅140包括导体材料，例如(但不限于)钨、钴、铜、铝、掺杂硅、硅化物或是上述的任意组合。
在某些实施例中，3D存储器件100包括位于交替导体/介电质堆叠142上的源极导体层144。源极导体层144的底表面可接触于NAND串130的上端。源极导体层144可包括一个或多个导通区(例如导通区158以及160)以及一个或多个绝缘区(例如绝缘区146)，绝缘区会电性绝缘导通区。与半导体层(例如掺杂硅通道)不同的是，导通区158与160的导通性不受源极选择栅138影响，因为导通区158与160包括导电材料。因此，相较于使用半导体通道来电连接NAND串与共享源极接触件的其他3D存储器件，源极导体层144可提供一个或多个NAND串130以及源极接触件132(例如在3D存储器件100的存储块中当作所有NAND串130的共享源极接触件)之间的低电阻电连接。
导通区158与160可包括比半导体材料的导电性高的导电材料，其中半导体材料举例为硅(例如掺杂或非掺杂的非晶硅、单晶硅或多晶硅)。在某些实施例中，各导通区158与160的导电性在约20℃下至少为约1×104S/m，例如在20℃下至少为1×104S/m。在某些实施例中，各导通区158与60的导电性在约20℃下的范围为约1×104S/m至约1×108S/m，例如在20℃下的范围为1×104S/m至1×108S/m(例如在20℃下为1×104S/m、1×105S/m、5×105S/m、1×106S/m、2×106S/m、3×106S/m、4×106S/m、5×106S/m、6×106S/m、7×106S/m、8×106S/m、9×106S/m、1×107S/m、2×107S/m、3×107S/m、4×107S/m、5×107S/m、6×107S/m、7×107S/m、8×107S/m、9×107S/m、1×108S/m、任何以这些数值中的任一个当作范围最低值或是以这些数值的任两个定义出的任意范围)。导通区158与60中的导电材料可包括但不限于金属、金属合金及金属硅化物。在某些实施例中，各导通区158与60包括一种或多种金属，例如铜(Cu)、钴(Co)、镍(Ni)、钛(Ti)及钨(W)。前述金属也可包括任何其他适合的金属，例如银(Ag)、铝(Al)、金(Au)、铂(Pt)等。在某些实施例中，各导通区158与60包括一种或多种金属合金，各分别为Cu、Co、Ni、Ti及W的至少其中两个的合金(例如TiNi合金或TiNi合金与TiW合金的组合)，或者为任何其他适合的金属合金，例如Ag、Al、Au、Pt、铁(Fe)、铬(Cr)等。在某些实施例中，各导通区158与60包括一种或多种金属硅化物，例如铜硅化物、钴硅化物、镍硅化物、钛硅化物及钨硅化物。前述金属硅化物也可包括任何其他适合的金属硅化物，例如银硅化物、铝硅化物、金硅化物、铂硅化物等。
源极导体层144可以被图案化以在不同配置中形成具有不同数量导通区以及绝缘区的任何合适的布局。源极导体层144中导通区以及绝缘区的不同布局可以用来驱动各种结构中的存储阵列，例如在单一存储块、多个存储块或存储块的一部分(例如一个或多个存储指)中的NAND串阵列。在某些实施例中，为了使存储阵列的各种结构被源极导体层144驱动，在俯视图中源极导体层144为沟渠状或板状，使得导通区(例如导通区158)可以接触NAND串130的阵列。在某些实施例中，源极导体层144中的至少一个导通区(例如导通区160)不与NAND串130接触(例如经由绝缘区146而电连接导通区158)。导通区160可以接触阵列组件中任何适合的接触件，以提供该阵列组件和/或外围器件与上层(upper level)互连结构(例如BEOL互连结构)之间的电连接。也就是说，源极导体层144可以被图案化以形成任何适合的布局，以作为BEOL互连结构的一部分。
在某些实施例中，绝缘区146延伸穿过整个厚度的源极导体层144以使导通区158以及导通区160电性绝缘。绝缘区146可包括介电材料，其包含但不限于氧化硅、氮化硅、氮氧化硅、掺杂氧化硅、任何其他适合的介电材料、或以上材料的任意组合。可以使用图案化工艺(例如光刻以及干/湿蚀刻)以图案化源极导体层144中的绝缘区146。然后，可以在图案化区域通过热生长(thermal growth)和/或薄膜沉积介电材料而形成绝缘区146。通过在源极导体层144中形成绝缘区(例如绝缘区146)可以定义出多个导通区(例如导通区158与60)的布局。
在某些实施例中，NAND串130还包括位于NAND串130的半导体通道128的上端的外延层147。外延层147可包括半导体材料，例如硅。外延层147可为从半导体层(例如硅衬底)经外延生长所形成。例如外延层147可为从硅衬底经外延生长所形成的单晶硅层(例如在3D存储器件100中被移除以及被源极导体层144取代之前)。对各NAND串130而言，外延层147于此可视为“外延插塞”。位于NAND串130上端的外延插塞147可同时接触源极导体层144的导通区158与NAND串130的导体通道128，以在NAND串130以及源极导体层144之间提供电连接。外延插塞147可垂直延伸并通过部分或整个厚度的源极选择栅138并且做为能被NAND串130上端的源极选择栅138所控制的通道。源极选择栅138可控制外延插塞147的导通性(coductance)。另一方面，由于位于源极选择栅138上方的源极导体层144的导通区158包括导电材料，所以源极选择栅138不能控制导通区158的导通性。因此，NAND串130的源极侧的控制只能在外延层147上进行。在某些实施例中，各源极选择栅138的厚度以及外延层147的厚度可被调整。例如，源极选择栅138的厚度范围可以为约5nm至约100nm(例如5nm至100nm)，而外延层147的厚度范围可以为约1nm至约100nm(例如1nm至100nm)。
在某些实施例中，阵列组件还包括源极接触件132，其垂直延伸并穿过交替导体/介电质堆叠142。如图1所示，源极接触件132的上端可接触源极导体层144的导通区158并且可经由源极导体层144的导通区158而电连接NAND串130。在某些实施例中，多个NAND串(例如，单一存储块、多个存储块或一个存储块的一部分的NAND串阵列)可经由源极导体层144而电连接源极接触件132。因此，源极接触件132可意指为这些NAND串的“共享(common)源极接触件”。源极接触件132可包括导体材料，其包含但不限于W、Co、Cu、Al、硅化物或上述的任意组合。为了使源极接触件132电性绝缘于周围交替导体/介电质堆叠142中的导体层134，可以在源极接触件132以及交替导体/介电质堆叠142之间设置具有任何合适介电材料的介电层。
在某些实施例中，阵列组件还包括接通阵列接触件(TAC)162，其垂直延伸并穿过交替导体/介电质堆叠142。TAC 162可延伸穿过整个厚度的交替导体/介电质堆叠142(例如在垂直方向上的所有该导体/介电质对)。TAC 162的上端可接触源极导体层144中的导通区160。TAC 162可通过导通区160而从外围器件载送电信号至BEOL接触层166、BEOL导体层168以及衬垫层156。TAC 162可包括贯穿交替导体/介电质堆叠142的开口(例如通过干/湿蚀刻工艺制作)，其被导体材料所填充。在某些实施例中，为了电性绝缘的目的，在TAC 162以及交替导体/介电质堆叠142设有介电层164。TAC 162可包括导体材料，其包含但不限于W、Co、Cu、Al、掺杂硅、硅化物或上述的任意组合。可通过ALD、CVD、PVD、电镀、任何其他适合工艺或上述的任意组合而将导体材料填入TAC 162的开口。
如图1所示，3D存储器件100可包括位于外围互连层122之上的阵列互连层123，其接触于外围互连层122。阵列互连层123可包括位线接触件126、一个或多个导体层(例如导体层124)以及一个或多个介电层(例如介电层121以及125)。各位线接触件126可接触对应的NAND串130下端以个别定位(address)对应的NAND串130。导体层可包括导体材料，其包含但不限于W、Co、Cu、Al、硅化物或上述的任意组合。介电层可包括介电材料，其包含但不限于氧化硅、氮化硅、低介电常数材料或上述的任意组合。
接合接口119可在外围互连层122的介电层118以及阵列互连层123的介电层121之间形成。接合接口119也可在阵列互连层123的导体层124以及外围互连层122的导体层120之间形成。各介电层118以及介电层121可包括氮化硅或氧化硅。
在某些实施例中，第一半导体结构170与第二半导体结构172在接合接口119处接合。第一半导体结构170可包括衬底102、在衬底102上的一个或多个外围器件以及外围互连层122。第二半导体结构172可包括源极导体层144、阵列互连层123、交替导体/介电质堆叠142(具有多个导体/介电层对)以及NAND串130。第一半导体结构170可包括图1所示在接合接口119之下的组件，而第二半导体结构172可包括图1所示在接合接口119之上的组件。外围互连层122可包括导体层120，其在接合接口119与阵列互连层123的导体层124接触。外围互连层122也可包括介电层118，其在接合接口119与阵列互连层123的介电层121接触。
如图1所示，3D存储器件100还可包括位于源极导体层144之上的BEOL互连层153。在某些实施例中，BEOL互连层153包括导体层154与168、接触层148与166、一个或多个介电层(例如介电层152)以及一个或多个衬垫层(例如衬垫层156)。BEOL互连层153可在3D存储器件100以及外部电路之间传送电信号。在BEOL互连层153中的导体层、接触层以及衬垫层(例如包括接合衬垫)可包括导体材料，其包含但不限于W、Co、Cu、Al、硅化物或上述的任意组合。在BEOL互连层153中的介电层可包括介电材料，其包含但不限于氧化硅、氮化硅、低介电常数材料或上述的任意组合。
BEOL互连层153可与外围器件电连接。具体而言，BEOL互连层153的接触层166可在源极导体层144的顶表面处接触源极导体层144的导通区160。TAC 162的上端可在源极导体层144的底表面接触源极导体层144的导通区160。TAC 162的下端可接触阵列互连层123中的接触件。
在某些实施例中，BEOL互连层153也包括源极导体层144。例如，在源极导体层144中并与接触层148连接的导通区158可使阵列组件(例如NAND串130以及源极接触件132)电连接其他电路(例如BEOL导体层154以及衬垫层156)。类似的，在源极导体层144中并与接触层166、TAC 162、阵列互连层123以及外围互连层122连接的导通区160可使外围器件(例如晶体管106)电连接其他电路(例如BEOL导体层168以及衬垫层156)。在某些实施例中，作为BEOL互连层153一部分的源极导体层144可经图案化而形成任何适合的布局，以符合所要求的阵列组件以及外围器件的互连配置中的导通区设计。
图2A至图2D是用以制作外围器件以及外围互连层的范例制作方法的工艺示意图。图8为制作外围器件以及外围互连层的范例方法800的流程图。图2A至图2D以及图8所描绘的外围器件和外围互连层是图1中描绘的外围器件(例如晶体管106)和外围互连层122。应当理解，方法800所示的步骤并非全部，且在所示的步骤之前、之后或之间，也可以执行其他步骤。
请参考图8，方法800首先进行步骤802，其中在第一衬底上形成外围器件。该第一衬底可为硅衬底。如图2A所示，外围器件形成于第一硅衬底202上。该外围器件可包括形成在第一硅衬底202上的多个晶体管204。晶体管204可通过多个工艺步骤所形成，其包含但不限于光刻(photolithography)、干/湿蚀刻(dry/wet etch)、薄膜沉积(thin filmdeposition)、热生长(thermal growth)、注入(implantation)、化学机械研磨(chemicalmechanical polishing，CMP)或上述的任意组合。在某些实施例中，掺杂区208形成在第一硅衬底202内，其中掺杂区208例如可做为晶体管204的源极区和/或漏极区。在某些实施例中，绝缘区206亦形成于第一硅衬底202内。
进行方法800的步骤804，如图8所示，其中在外围器件之上形成一个或多个介电层以及导体层。如图2B所示，第一介电层210可形成在第一硅衬底202上。第一介电层210可包括接触层209，其包括MEOL接触件，以电连接于外围器件(例如晶体管204)。
如图2C所示，第二介电层216形成在第一介电层210上。在某些实施例中，第二介电层216为多层组合并可由多个步骤形成。例如，第二介电层216可包括导体层212与接触层214。导体层(例如导体层212)与接触层(例如接触层209及214)可包括由一道或多道薄膜沉积工艺所形成的导体材料，薄膜沉积工艺包括但不限于化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、电镀(electroplating)、无电电镀(electroless plating)或上述的任意组合。形成导体层与接触层的工艺亦可包括光刻、CMP、干/湿蚀刻或上述的任意组合。介电层(例如第一介电层210以及第二介电层216)可由薄膜沉积工艺形成，其包括但不限于CVD、PVD、ALD或上述的任意组合。
进行方法800的步骤806，如图8所示，形成外围互连层的顶部介电层与顶部导体层。在步骤804与806所形成的介电层与导体层可共同视为“互连层”(例如外围互连层)。介电层与导体层各自可为外围互连层的一部分，可传送电信号至外围器件并自外围器件输出电信号。如图2D所示，在第二介电层216上形成第三介电层(顶部介电层)218，以及在第三介电层218内形成顶部导体层220。于是，形成外围互连层222。导体层(例如导体层220)可包括由一道或多道薄膜沉积工艺所形成的导体材料，薄膜沉积工艺包括但不限于CVD、PVD、ALD、电镀、无电电镀或上述的任意组合。形成导体层以及接触层的工艺步骤亦可包括光刻、CMP、干/湿蚀刻或上述的任意组。介电层(例如介电层218)可包括由一道或多道薄膜沉积工艺沉积的介电层，其工艺包括但不限于CVD、PVD、ALD或上述的任意组合。
图3A至图3D为用以制作阵列组件以及阵列互连层的范例制作方法的工艺示意图。图9为制作阵列组件以及阵列互连层的范例方法900的流程图。图3A-3D以及图9描绘的阵列组件以及阵列互连层为描绘在图1中的阵列组件(例如NAND串130)以及阵列互连层123。应理解的是，方法900所示的步骤并非全部，且在所示的步骤之前、之后或之间，也可以执行其他步骤。
请参考图9，方法900首先进行步骤902，在第二衬底中形成绝缘区。第二衬底可为硅衬底，例如图3A中的第二硅衬底302。阵列组件可形成在第二硅衬底302上。在某些实施例中，绝缘区304形成在第二硅衬底302中。绝缘区304可通过热生长和/或薄膜沉积所形成。可使用图案化工艺(例如光刻以及干/湿蚀刻)来图案化第二硅衬底302中的绝缘区304。
进行方法900的步骤904，如图9所示，在第二衬底上形成多个介电层对(在本文中也可意指为“交替介电质堆叠”)。如图3B所示，多个成对的第介电层308以及第二介电层310形成在第二硅衬底302上。这些介电层对可形成交替介电质堆叠306。交替介电质堆叠306可包括交替堆叠的第一介电层308以及与第一介电层308不同的第二介电层310。在某些实施例中，各介电层对包括一层氮化硅以及一层氧化硅。在某些实施例中，在交替介电质堆叠306中可以比前述介电层对有更多不同材料和/或厚度的膜层。在某些实施例中，第一介电层308可各自具有相同厚度或不同厚度。类似的，第二介电层310可各自具有相同厚度或不同厚度。在示例中，在交替介电质堆叠306的第一多个介电质对中，各第一介电层308以及第二介电层310的厚度范围可为约5nm至约40nm(例如5nm至40nm)。在交替介电质堆叠306的第二多个介电质对中，各第一介电层308以及第二介电层310的厚度范围可为约10nm至约40nm(例如10nm至40nm)。在交替介电质堆叠306的第三多个介电质对中，各第一介电层308的厚度范围可为约5nm至约40nm(例如5nm至40nm)，且各第二介电层310的厚度范围可为约50nm至约200nm(例如50nm至200nm)。交替介电质堆叠306可由一道或多道薄膜沉积工艺所形成，其包括但不限于CVD、PVD、ALD或上述的任意组合。在某些实施例中，交替介电质堆叠306可由多个导体/介电层对所取代，其中的导体/介电层对也就是交替堆叠的导体层(例如多晶硅)以及介电层(例如氧化硅)。
进行方法900的步骤906，如图9所示，在第二衬底上形成阵列组件的多个NAND串。如图3C所示，NAND串318形成在第二硅衬底302。交替介电质堆叠306的各第一介电层308可分别被导体层316所取代，因此形成在交替导体/介电质堆叠314中的多个导体/介电层对。可通过对第二介电层310具有选择性的湿蚀刻去除第一介电层308以及将导体层316填入该结构中而使导体层316取代第一介电层308。各导体层316的厚度范围可为约5nm至约40nm(例如5nm至40nm)。导体层316可包括导体材料，其包含但不限于W、Co、Cu、Al、掺杂硅、多晶硅、硅化物或上述的任意组合。导体层316可利用薄膜沉积工艺来填入，例如CVD、ALD、其他适合的工艺或上述的任意组合。
在某些实施例中，交替导体/介电质堆叠314中的导体层316会使用来形成对应NAND串318的选择栅以及字符线。交替介电质堆叠306中的至少一些导体层316(例如，除了顶部的导体层316与底部的导体层316以外)可各自被用来当作对应NAND串318的字符线。如图3C所示，交替导体/介电质堆叠314中的顶部导体层(最上端的导体层)以及底部导体层(最下端的导体层)可各自被图案化以形成对应NAND串318的漏极选择栅330以及源极选择栅328。在某些实施例中，交替介电质堆叠306上端的一个或多个成对的第一介电层308以及第二介电层310会被图案化，而顶部经图案化的介电层对中的第一介电层308可被对应的导体层316所取代，因此形成漏极选择栅330。在某些实施例中，会在交替导体/介电质堆叠314的顶部上形成额外的导体层，并将其图案化以形成对应NAND串318的漏极选择栅。
在某些实施例中，形成NAND串318的制作方法还包括形成一半导体通道320，垂直延伸并穿过交替导体/介电质堆叠314。在某些实施例中，形成NAND串318的制作方法还包括在交替导体/介电质堆叠314中的半导体通道320以及多个导体/介电层对之间形成介电层322。介电层322可为复合介电层，例如为多个介电层的组合，其包含但不限于穿隧层、储存层以及阻挡层。
穿隧层可包括介电材料，其包含但不限于氧化硅、氮化硅、氮氧化硅或上述的任意组合。来自半导体信道的电子或电洞可穿过穿隧层而穿隧到NAND串318的储存层。穿隧层的厚度(例如在NAND串318的放射方向上)范围可为约5nm至约15nm(例如5nm至15nm)。储存层可包括用来储存电荷的材料，以进行存储操作。储存层材料包括但不限于氮化硅、氮氧化硅、氧化硅以及氮化硅的组合或上述的任意组合。储存层的厚度(例如在NAND串318的放射方向上)范围可为约3nm至约15nm(例如3nm至15nm)。阻挡层可包括介电材料，其包含但不限于氧化硅或氧化硅/氮化硅/氧化硅(ONO)的组合，其具有范围为约4nm至约15nm(例如4nm至15nm)的厚度。阻挡层可还包括低介电常数层，例如厚度范围约1nm至约5nm(例如1nm至5nm)的Al2O3层。介电层322可通过例如ALD、CVD、PVD工艺、任何其他适合工艺或上述的任意组合所形成。
在某些实施例中，形成NAND串318的制作方法还包括在NAND串318的一端形成外延层326。如图3C所示，外延层326可形成于NAND串318的下端，作为外延插塞。外延层326可为硅层，其接触于第二硅衬底302，并可从第二硅衬底302经外延生长而形成，并且可以对其注入到期望的掺杂浓度(level)。
在某些实施例中，步骤906还包括形成一个或多个源极接触件(例如共享源极接触件)。如图3C所示，可在第二硅衬底302上形成源极接触件324，其垂直延伸并穿过交替导体/介电质堆叠314。源极接触件324的一端可接触第二硅衬底302。在某些实施例中，源极接触件324可经由第二硅衬底302而电连接多个NAND串318。选择栅328可形成在NAND串318的下端以作为开关件，开启及关闭外延层326。在某些实施例中，外延层326垂直延伸并穿过部分或整个厚度的选择栅328。源极接触件324可包括导体材料，其包含但不限于W、Co、Cu、Al、掺杂硅、硅化物或上述的任意组合。源极接触件324的方式可包括通过干/湿蚀刻工艺以形成穿过交替导体/介电质堆叠314的垂直开口，然后通过填入工艺而将导体材料以及其他材料(例如介电材料)填入该开口。该开口可通过ALD、CVD、PVD、电镀、任何其他适合工艺或上述的任意组合来充填。
进行方法900的步骤908，如图9所示，在多个NAND串之上形成阵列互连层。阵列互连层可在NAND串以及3D存储器件的其他部分(例如外围器件)之间传送电信号。如图3D所示，阵列互连层338形成在NAND串318之上。在某些实施例中，形成阵列互连层338的制作方法包括先形成介电层334，再于介电层334中形成位线接触件335，其接触于NAND串318。介电层334可包括一层或多层介电材料，例如氧化硅、氮化硅、氮氧化硅或上述的任意组合。可通过在介电层334中形成开口，然后在该开口中填入导体材料以及介电材料以形成位线接触件335。位线接触件335可包括导体材料，其包含但不限于W、Co、Cu、Al、掺杂硅、硅化物或上述的任意组合。可通过ALD、CVD、PVD、任何其他适合的工艺或上述的任意组合而以导体材料以及介电材料填入位线接触件335的开口。
在某些实施例中，形成阵列互连层338的制作方法还包括在介电层334中形成一个或多个导体层(例如导体层340)以及一个或多个接触层(例如接触层344)。导体层340以及接触层344可包括导体材料，其包含但不限于W、Co、Cu、Al、掺杂硅、硅化物或上述的任意组合。导体层340以及导体接触层344可通过适合的已知BEOL方法所形成。
在某些实施例中，形成阵列互连层338的制作方法还包括形成顶部导体层342以及顶部介电层336。顶部导体层342可包括导体材料，其包含但不限于W、Co、Cu、Al、掺杂硅、硅化物或上述的任意组合。介电层336可包括介电材料，其包含但不限于氧化硅、氮化硅、氮氧化硅或上述的任意组合。
图4是用以连接阵列组件以及外围器件的范例制作方法的工艺示意图。图5A至图5B与图6A至图6B是形成源极导体层的多个范例制作方法的工艺示意图。图7是在源极导体层上形成BEOL互连层的范例制作方法的工艺示意图。图10是制作具有阵列组件以及外围器件的3D存储器件的范例方法1000的流程图。图4至图7所绘的3D存储器件以及源极导体层的示例是在图1中描绘的3D存储器件100以及源极导体层144。应当理解的是，方法1000所示的步骤并非全部，且在所示的任意步骤之前、之后或之间，也可以执行其他步骤。
如图10所示，方法1000首先进行步骤步骤1002，将阵列组件(与阵列互连层)放置于第二衬底(例如将第二衬底颠倒翻转)之下，并且将阵列互连层对准外围互连层。如图4所示，阵列互连层338可被设置在第二硅衬底302下方。在某些实施例中，阵列互连层338与外围互连层222的对准是通过使阵列互连层338的导体层342对准外围互连层222的导体层220来进行。从而，当阵列组件连接于外围器件时，导体层342可接触导体层220。
进行方法1000的步骤1004，如图10所示，使阵列互连层连接外围互连层。可对第一衬底与第二衬底进行覆晶接合(flip-chip bonding)来将阵列互连层连接至外围互连层。在某些实施例中，可对第一衬底与第二衬底以面对面的方式进行混合接合(hybridbonding)来将阵列互连层连结至外围互连层，使3D存储器件的最终结构里的阵列互连层位于外围互连层上并与阵列互连层接触。混合接合(如“金属/介电质混合接合”)可为直接接合的技术(如在两表面之间形成键结，而不需利用中间层，如焊料或黏着剂)，其同时形成金属-金属键结及介电质-介电质键结。如图4所示，阵列互连层338可连接于外围互连层222，因此形成接合接口403。
在连结两互连层的工艺进行前或进行当中，可利用处理工艺来提升阵列互连层338与外围互连层222之间的接合强度。在某些实施例中，介电层336与介电层218分别包括氧化硅或氮化硅。在某些实施例中，处理工艺包括对阵列互连层338表面与外围互连层222表面进行处理的等离子处理，使两互连层表面在介电层336与介电层218之间形成化学键。在某些实施例中，处理工艺包括对阵列互连层338表面与外围互连层222表面进行处理的湿式处理，使两互连层表面形成的化学键能增强两介电层336与218之间的键结强度。在某些实施例中，处理工艺包括可在温度从约250℃至约600℃(如从250℃至600℃)进行的热处理(thermal process)。热处理可引起导体层342与导体层220之间的相互扩散(inter-diffusion)。从而，在连结工艺后，导体层342可与导体层220互相混合(inter-mixed)。导体层342与导体层220可各自包括铜。
进行方法1000的步骤1006，如图10所示，在NAND串之上形成源极导体层。该前述连接工艺之后，形成有交替导体/介电质堆叠(其中设有NAND串)于其上的第二衬底可以被移除，并且源极导体层可形成在该交替导体/介电质堆叠(其中设有NAND串)上。也就是说，在连接工艺之后，通过在第二衬底的原始位置(例如在交替导体/介电质堆叠上)形成源极导体层，以取代第二衬底。在某些实施例中，源极导体层可被图案化以形成一个或多个绝缘区。
如图5A所示，在某些实施例中，第二硅衬底302(如图4所示)会被移除，而源极导体层405形成在交替导体/介电质堆叠314上。换句话说，源极导体层405可在第二硅衬底302的原始位置处取代第二硅衬底302。源极导体层405可包括导电材料，以使源极导体层405的导通性不受源极导体层405下方的源极选择栅328所影响。源极导体层405中的导电材料可提供源极接触件324以及NAND串318之间的电连接。源极导体层405中的导电材料可包括但不限于金属、金属合金及金属硅化物。在某些实施例中，源极导体层405包括一种或多种金属，例如Cu、Co、Ni、Ti、W或任何其他适合的金属。在某些实施例中，源极导体层405包括一种或多种金属合金，各自为Cu、Co、Ni、Ti、W其中至少两种的合金(例如TiNi合金或TiNi合金以及TiW合金的组合)，或是任何其他适合的金属合金。在某些实施例中，源极导体层405包括一种或多种金属硅化物，例如铜硅化物、钴硅化物、镍硅化物、钛硅化物、钨硅化物或任何其他适合的金属硅化物。
在某些实施例中，源极导体层405的厚度范围为约20nm至约50μm，例如范围为从20nm至50μm(例如20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm、110nm、120nm、130nm、140nm、150nm、160nm、170nm、180nm、190nm、200nm、500nm、1μm、5μm、10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm、50μm、任何以这些数值中的任一个当作范围最低值或是以这些数值的任两个定义出的任意范围)。在某些实施例中，源极导体层405的厚度范围为约200nm至约5μm，例如范围为从200nm至5μm(例如200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm、1μm、2μm、3μm、4μm、5μm、任何以这些数值中的任一个当作范围最低值或是以这些数值的任两个定义出的任意范围)。源极导体层405可由一或多道薄膜沉积工艺所形成，其包含但不限于CVD、PVD以及ALD工艺。
图11为形成源极导体层的范例方法的流程图。应理解的是，方法1100所示的步骤并非全部，且在所示的任意步骤之前、之后或之间，也可以执行其他步骤。请参考图11，方法1100首先进行步骤1102，将第二衬底薄化。例如，可以薄化第二硅衬底302(在图4中示出)以使其成为薄化的硅衬底。在某些实施例中，可从第二硅衬底302的顶表面(与和交替导体/介电质堆叠314接触的底表面相反)薄化直至绝缘区304被暴露出。也就是说，薄化的第二衬底的厚度可与形成在第二衬底中的绝缘区相同。
进行方法1100的步骤1104，如图11所示，移除薄化的第二衬底。可通过研磨(grinding)、湿/干蚀刻、CMP或上述的任意组合来移除薄化的第二衬底。应理解的是，在某些实施例中可跳过步骤1102，而第二衬底(例如图4中的第二硅衬底302)可在单一工艺中被移除，不需先被薄化。
进行方法1100的步骤1106，如图11所示，在被移除的第二衬底的原始位置处形成源极导体层。如图5A所示，源极导体层405可形成在交替导体/介电质堆叠314上，以使源极导体层405的底表面可接触该交替导体/介电质堆叠314的顶部介电层，并且接触NAND串318的上端(例如外延层326)以及源极接触件324的上端。
进行方法1100的步骤1108，如图11所示，图案化源极导体层。在某些实施例中，使源极导体层图案化以形成一个或多个绝缘区。在源极导体层中留下的导电材料可形成导通区，被绝缘区所电性绝缘。如图5B所示，绝缘区407可形成在源极导体层405中。绝缘区407可包括介电材料，其包含但不限于氧化硅、氮化硅、氮氧化硅，掺杂氧化硅、任何其他适合的介电材料或上述的任意组合。图案化工艺(例如光刻以及干/湿蚀刻)可用来图案化源极导体层405中的绝缘区407。然后，可以在该图案化的区域中通过介电材料的热生长和/或薄膜沉积来形成绝缘区407。可以图案化源极导体层405以在不同配置中形成具有不同数量导通区以及绝缘区的任何合适的布局。源极导体层405中导通区以及绝缘区的不同布局可以用来驱动各种结构中的存储阵列，例如在单一存储块、多个存储块或一个存储块的一部分(例如一个或多个存储指)中的NAND串阵列。在NAND串318以及源极接触件324之间的电连接之外，形成在源极导体层405的导通区可提供额外的电连接，例如提供外围器件以及BEOL互连结构之间的电连接以及阵列组件以及BEOL互连结构之间的电连接。
图12是形成源极导体层的另一范例方法的流程图。应当理解的是，方法1200所示的步骤并非全部，且在所示的任意步骤之前、之后或之间，也可以执行其他步骤。请参考图12，方法1200首先进行步骤1202，将第二衬底薄化。例如，可以薄化第二硅衬底302(示于图4)以使其成为薄化的第二硅衬底417(示于图6A)。在某些实施例中，在某些实施例中，可从第二硅衬底302的上表面(相对形成有NAND串318的底表面)薄化直至绝缘区304被暴露出。也就是说，薄化的第二硅衬底417的厚度可与形成在第二硅衬底302中的绝缘区304相同。然后，第二衬底可经由研磨、湿/干蚀刻、CMP或上述的任意组合而薄化。
进行方法1200的步骤1204，如图12所示，在薄化的第二衬底上形成金属层。如图6A所示，金属层419可形成在薄化的第二硅衬底417的上侧。金属层419可包括Co、Ni、Ti、W、任何其他可形成金属硅化物的适合金属、或上述的任意组合。金属层419可由一道或多道薄膜沉积工艺所形成，其包含但不限于CVD、PVD、ALD或上述的任意组合。在某些实施例中，金属层419的厚度至少为约2nm(例如至少2nm)，例如范围为约2nm至约500nm(例如2nm至500nm)。金属层419的厚度可为适合后续硅化工艺的足够厚度。
进行方法1200的步骤1206，如图12所示，形成金属硅化物层。可以以薄化的第二衬底中的硅以及金属层中的金属之间的反应为基础而形成该金属硅化物层。如图6B所示，源极导体层421可为金属硅化物层，其可以通过以薄化的第二硅衬底417以及金属层419的反应为基础的硅化工艺而形成。金属硅化物层的所形成可通过热处理(thermal treatment，例如退火(annealing)、烧结(sintering)或任何其他适合的工艺)，而产生金属-硅合金(亦即硅化物)。退火工艺可包括例如快速热退火(rapid thermal annealing，RTA)以及雷射退火(laser annealing)。绝缘区304中的介电材料不能与金属层419中的金属。因此，绝缘区304可保留于源极导体层421中。在某些实施例中，在硅化工艺之后，金属层419中未反应的部分可以从源极导体层421移除。此移除金属层419中未反应的部分可通过湿蚀刻、干蚀刻或任何其他适合的工艺所进行。
源极导体层421中的金属硅化物材料可依据金属层419中的该金属材料而定。例如，当金属层419包括Co、Ni、Ti或W时，那么源极导体层421会对应包括钴硅化物、镍硅化物、钛硅化物或钨硅化物。在某些实施例中，源极导体层421中的金属硅化物材料为导电材料，其具有够高的导电性以使源极导体层421的导通不会被源极选择栅328所影响，并且源极导体层421可电连接NAND串318以及源极接触件324。在某些实施例中，源极导体层421中的金属硅化物材料的导电性在约20℃下至少为约1×104S/m(例如在20℃下至少为1×104S/m)，例如在约20℃下之范围为约1×104S/m至约1×107S/m(例如在20℃下的范围为1×104S/m至1×107S/m at 20℃)。
如图6B所示，在形成源极导体层421之前先形成的绝缘区304可保留在源极导体层421中，而被绝缘区304所电性绝缘的导通区包括由硅化工艺所形成的金属硅化物。也就是说，在某些实施例中，在形成金属硅化物层之前可先图案化源极导体层421中的导通区以及绝缘区(例如方法900中的步骤902)。在某些实施例中，是在形成金属硅化物层之后进行额外的图案化工艺(也就是直接图案化源极导体层421)以形成额外的绝缘区(未示于第6B图)。例如，进行方法1200的步骤1208，如图12所示，图案化金属硅化物层以形成绝缘区与被绝缘区电性绝缘的导通区。应理解的是，在某些实施例中，在第二衬底(例如绝缘区304)中的绝缘区并非必须，且源极导体层421中的绝缘区可通过在硅化工艺之后图案化源极导体层421所形成。
在形成金属硅化物层之后，图案化工艺(例如光刻以及干/湿蚀刻)可以用来图案化源极导体层421。然后，可以在图案化区域经由热生长和/或薄膜沉积介电材料而形成绝缘区。绝缘区可包括介电材料，例如氧化硅、氮化硅、氮氧化硅，掺杂氧化硅、任何其他适合的介电材料或上述的任意组合。在源极导体层421中的绝缘区形成后可以定义出多个导通区的布局。源极导体层421中的导通区以及绝缘区的不同布局可用来驱动各种结构中的存储阵列，例如在单一存储块、多个存储块或一个存储块中的一部分(例如一个或多个存储指)的NAND串阵列。除了提供NAND串318以及源极接触件324之间的电连接以外，形成于源极导体层421中的导通区可提供其他额外的电连接，例如在外围器件以及BEOL互连结构之间以及在阵列组件以及BEOL互连结构之间的电连接。
请再参考图10，进行方法1000的步骤1008，在源极导体层之上形成BEOL互连层。如图7所示，在源极导体层405/421之上形成BEOL互连层702。BEOL互连层702可包括介电层409、一个或多个接触层411、一个或多个导体层413以及衬垫层415。介电层409可以是由不同工艺步骤形成的多个介电层的组合。接触层411、导体层413以及衬垫层415可包括导体材料，其包含但不限于W、Co、Cu、Al、掺杂硅、硅化物或上述的任意组合。介电层409可包括介电材料，其包含但不限于氧化硅、氮化硅、氮氧化硅，低介电常数材料或上述的任意组合。在某些实施例中，衬垫层415电连接于外部电路或组件，以在连接的阵列/外围器件以及外部电路或组件之间传送电信号。在某些实施例中，BEOL互连层702(例如接触层411)电连接源极导体层405/421(例如接触源极导体层405/421的导通区的顶表面)。
应理解的是，在某些实施例中，形成阵列组件/阵列互连层以及形成外围器件/外围互连层的顺序可以调整，或者阵列组件/阵列互连层的制作以及该外围器件/外围互连层的制作可以并行。再者，根据某些实施例，在交替导体/介电质堆叠上形成源极导体层以及连接阵列组件与外围器件的顺序可以调整。在某些实施例中，在连接阵列组件以及外围器件之前，先在交替导体/介电质堆叠上形成源极导体层。在一示例中，在第二衬底上形成NAND串之后，可以先成源极导体层以取代第二衬底，然后再形成阵列互连层。在另一示例中，在第二衬底上形成NAND串之后，可先形成阵列互连层，然后可形成源极导体层以取代第二衬底。一般而言，不限制形成源极导体层的时机，其可以在本文揭示的3D存储器件(例如3D存储器件100)制作方法的工艺中任何适合的时机进行。
本公开内容不同实施例提供具有源极导体层的3D存储器件，其取代其他3D存储器件中所使用的该衬底中的硅通道。通过以本文揭示的形成源极导体层的导电材料(例如金属、金属合金和/或金属硅化物)来取代硅，可以降低3D存储器件的源极侧(例如在共享源极接触件以及NAND串之间)的电阻，因此可以增加该组件操作速度。在某些实施例中，源极选择栅的抹除操作的导通机制可以经由GIDL所驱动。
再者，与硅衬底相比，本文所揭示的源极导体层可以更易于在任何适合的布局(例如在不同的绝缘区)中进行图案化，因此能如所要求的驱动单一存储块、多重存储块或一个存储块的一部分，从而可以增强对应存储阵列的外围器件的驱动能力。由于其导电性质，本文所揭示的源极导体层可以被图案化并使用为互连层(例如BEOL互连的一部分)。
在某些实施例中，NAND存储器件包括衬底、交替导体/介电质堆叠、NAND串、源极导体层及源极接触件。交替导体/介电质堆叠包括多个导体/介电质对位于衬底之上。该NAND串垂直延伸并穿过交替导体/介电质堆叠。源极导体层位于交替导体/介电质堆叠之上并接触NAND串的第一端。源极接触件包括接触该源极导体层的第一端。NAND串经由源极导体层而电连接源极接触件。
在某些实施例中，3D存储器件包括衬底、位于衬底上的外围器件、分别垂直延伸在外围器件之上的多个存储串以及在多个存储串之上的源极导体层。多个存储串的上端各自接触源极导体层的第一表面。
某些实施例揭示了形成NAND存储器件的方法。在第一衬底上形成交替导体/介电质堆叠。形成NAND串与源极接触件，此两者垂直延伸并穿过交替导体/介电质堆叠。以源极导体层取代第一衬底，使源极导体层接触NAND串的第一端与源极接触件的第一端，并且NAND串经由源极导体层而电连接源极接触件。
某些实施例揭示了形成3D存储器件的方法。在第一衬底上形成交替导体/介电质堆叠。形成多个存储串，垂直延伸并穿过交替导体/介电质堆叠，使多个存储串的第一端各自接触第一衬底的第一表面。移除第一衬底。形成源极导体层，使多个存储串的各第一端接触源极导体层的第一表面。
某些实施例揭示了形成3D存储器件的方法。在第一衬底上形成交替导体/介电质堆叠。在第一衬底的第一侧上形成多个存储串，垂直延伸并穿过交替导体/介电质堆叠。从第一衬底的第二侧薄化第一衬底。在薄化的第一衬底的第二侧上形成金属层。基于金属层的至少一部分与薄化的第一衬底之间反应，形成源极导体层。
以上对具体实施例的描述将充分揭示本公开内容的一般性质，其他人可以无需过度实验就通过应用相关领域技术范围内的知识，轻易地针对各种应用对特定实施例进行调整和/或修改，而不背离本公开内容的一般概念。因此，基于这里给出的教导及指导，这样的修改及调整仍应属于本公开内容的实施例的均等意涵及范围内。应该理解的是，本文中的措辞或术语是为了描述的目的而非限制的目的，使得本说明书的术语或措辞将由相关领域技术人员根据教导及指导来解释。
以上本公开内容的实施例已借助于功能构建块来描述，该功能构建块示出了特定功能及其关系的实现。为了描述的方便，这些功能构建块的边界/范围在本文中是被任意定义的，在适当地实现所指定的功能及关系时，可以定义出替代边界/范围。
发明内容及摘要部分可以阐述发明人所设想的本公开内容的一个或多个的示范性实施例，但并非全部的示范性实施例，并且因此不旨在以任何方式限制本公开内容及所附权利要求的范围。
本公开内容的广度及范围不应受上述任何示范性实施例所限制，而应仅根据以下权利要求及其均等物来限定。

Claims (25)

1.一种NAND存储器件，包括：
衬底；
交替导体/介电质堆叠，包括位于所述衬底的上方的多个导体/介电质对；
NAND串，垂直延伸穿过所述交替导体/介电质堆叠；
源极导体层，其包括多个导通区并且位于所述交替导体/介电质堆叠的上方，所述多个导通区中的第一导通区与所述NAND串的第一端相接触；
接通阵列接触件，其垂直延伸穿过所述交替导体/介电质堆叠并且与所述多个导通区的第二导通区相接触。
2.如权利要求1所述的NAND存储器件，其中，所述源极导体层的每个导通区包括金属、金属合金以及金属硅化物中的一种或多种。
3.如权利要求2所述的NAND存储器件，其中，所述金属包括铜、钴、镍、钛以及钨中的一种或多种。
4.如权利要求2所述的NAND存储器件，其中，所述金属合金包括铜、钴、镍、钛以及钨中的至少两种的合金。
5.如权利要求2所述的NAND存储器件，其中，所述金属硅化物包括铜硅化物、钴硅化物、镍硅化物、钛硅化物以及钨硅化物中的一种或多种。
6.如权利要求1-5中任一项所述的NAND存储器件，还包括位于所述NAND串与所述源极导体层之间的外延硅层，其中，所述NAND串是通过所述外延硅层而电连接到所述源极导体层的。
7.如权利要求1所述的NAND存储器件，其中：
所述源极导体层包括一个或多个绝缘区，所述一个或多个绝缘区电绝缘所述多个导通区。
8.如权利要求1或7所述的NAND存储器件，还包括第一互连层，所述第一互连层包括第一接触件，其中所述NAND串是通过第一导通区而电连接到所述第一接触件的。
9.如权利要求1所述的NAND存储器件，还包括第一互连层，所述第一互连层包括第二接触件，其中所述接通阵列接触件是通过所述第二导通区而电连接到所述第二接触件的。
10.如权利要求1所述的NAND存储器件，还包括位于所述衬底与所述NAND串之间的外围器件。
11.如权利要求10所述的NAND存储器件，还包括位于所述外围器件的上方并与所述外围器件相接触的第二互连层，其中所述第二互连层包括位于一个或多个介电层中的一个或多个导体层。
12.如权利要求11所述的NAND存储器件，还包括第三互连层，所述第三互连层与所述NAND串的第二端相接触，其中所述第三互连层包括位于一个或多个介电层中的一个或多个导体层。
13.如权利要求12所述的NAND存储器件，还包括位于所述第二互连层与所述第三互连层之间的接合接口，其中所述外围器件是通过所述第二互连层和所述第三互连层而电连接到所述NAND串的。
14.一种用于形成NAND存储器件的方法，包括：
在第一衬底上形成交替导体/介电质堆叠；
形成NAND串和接通阵列接触件，所述NAND串与所述接通阵列接触件都垂直延伸穿过所述交替导体/介电质堆叠；以及
以源极导体层取代所述第一衬底，所述源极导体层包括多个导通区，使得所述源极导体层的第一导通区与所述NAND串的第一端相接触，并且所述源极导体层的第二导通区与所述接通阵列接触件相接触。
15.如权利要求14所述的方法，其中，所述源极导体层的每个导通区包括金属、金属合金以及金属硅化物中的一种或多种。
16.如权利要求14或15所述的方法，其中，以源极导体层取代所述第一衬底的步骤包括：
移除所述第一衬底；以及
在所述第一衬底的原始位置形成所述源极导体层。
17.如权利要求16所述的方法，其中，移除所述第一衬底的步骤包括：
薄化所述第一衬底；以及
移除经薄化的第一衬底。
18.如权利要求14所述的方法，其中，以源极导体层取代所述第一衬底的步骤包括：
在所述第一衬底上形成金属层；以及
基于所述第一衬底中的硅与所述金属层中的金属之间的反应，形成金属硅化物层。
19.如权利要求18所述的方法，其中，形成金属层的步骤包括：
薄化所述第一衬底；以及
在经薄化的第一衬底上形成所述金属层。
20.如权利要求19所述的方法，其中，形成金属层的步骤还包括：
在与所述交替导体/介电质堆叠相接触的所述第一衬底的第一表面处形成绝缘区；以及
从所述第一衬底的第二表面对所述第一衬底进行薄化，以暴露所述绝缘区。
21.如权利要求14所述的方法，还包括在所述源极导体层中形成一个或多个绝缘区。
22.如权利要求14所述的方法，还包括：
在第二衬底上形成外围器件；以及
将所述NAND串与所述外围器件相连接，使得所述NAND串位于所述第一衬底和所述外围器件之间。
23.如权利要求22所述的方法，其中，将所述NAND串与所述外围器件相连接的步骤包括：
形成与所述NAND串的第二端相接触的第一互连层；
形成与所述外围器件相接触的第二互连层；以及
在所述第一互连层和所述第二互连层之间形成接合接口，使得所述外围器件通过所述第一互连层和所述第二互连层电连接到所述NAND串。
24.如权利要求23所述的方法，其中，
形成第一互连层的步骤包括：在一个或多个介电层中形成一个或多个导体层；
形成第二互连层的步骤包括：在一个或多个介电层中形成一个或多个导体层。
25.如权利要求24所述的方法，其中，形成接合接口的步骤包括以下各项中的一项或多项：
（i）在所述第一互连层中的其中一个介电层和所述第二互连层中的其中一个介电层之间形成化学键结，以及
（ii）在所述第一互连层中的其中一个导体层和所述第二互连层中的其中一个导体层之间产生物理性相互扩散。
CN202010394864.1A 2017-11-30 2018-03-01 三维存储器件的源极结构及其制作方法 Active CN111540751B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010394864.1A CN111540751B (zh) 2017-11-30 2018-03-01 三维存储器件的源极结构及其制作方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711236924.1A CN107887395B (zh) 2017-11-30 2017-11-30 Nand存储器及其制备方法
CN202010394864.1A CN111540751B (zh) 2017-11-30 2018-03-01 三维存储器件的源极结构及其制作方法
CN201880005362.6A CN110402495B (zh) 2017-11-30 2018-03-01 三维存储器件的源极结构及其制作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880005362.6A Division CN110402495B (zh) 2017-11-30 2018-03-01 三维存储器件的源极结构及其制作方法

Publications (2)

Publication Number Publication Date
CN111540751A CN111540751A (zh) 2020-08-14
CN111540751B true CN111540751B (zh) 2021-07-02

Family

ID=61776108

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201711236924.1A Active CN107887395B (zh) 2017-11-30 2017-11-30 Nand存储器及其制备方法
CN202010394864.1A Active CN111540751B (zh) 2017-11-30 2018-03-01 三维存储器件的源极结构及其制作方法
CN201880005362.6A Active CN110402495B (zh) 2017-11-30 2018-03-01 三维存储器件的源极结构及其制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201711236924.1A Active CN107887395B (zh) 2017-11-30 2017-11-30 Nand存储器及其制备方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880005362.6A Active CN110402495B (zh) 2017-11-30 2018-03-01 三维存储器件的源极结构及其制作方法

Country Status (7)

Country Link
US (1) US11264397B2 (zh)
EP (2) EP3607584B1 (zh)
JP (1) JP7022194B2 (zh)
KR (1) KR102290198B1 (zh)
CN (3) CN107887395B (zh)
TW (1) TWI657541B (zh)
WO (1) WO2019104896A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7058346B2 (ja) 2018-04-19 2022-04-21 長江存儲科技有限責任公司 メモリデバイスおよびその形成方法
CN108598084B (zh) * 2018-04-27 2019-08-30 长江存储科技有限责任公司 半导体器件及其制造方法
JP7121141B2 (ja) * 2018-05-03 2022-08-17 長江存儲科技有限責任公司 ３次元メモリデバイスのスルーアレイコンタクト（ｔａｃ）
US20190043868A1 (en) * 2018-06-18 2019-02-07 Intel Corporation Three-dimensional (3d) memory with control circuitry and array in separately processed and bonded wafers
US10651153B2 (en) 2018-06-18 2020-05-12 Intel Corporation Three-dimensional (3D) memory with shared control circuitry using wafer-to-wafer bonding
CN109219885A (zh) * 2018-07-20 2019-01-15 长江存储科技有限责任公司 三维存储器件
WO2020014976A1 (en) * 2018-07-20 2020-01-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN109390303B (zh) * 2018-09-28 2022-01-04 长江存储科技有限责任公司 三维存储器结构的制造方法
KR102573353B1 (ko) 2018-10-23 2023-08-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 후면 기판 박형화를 사용하여 형성된 반도체 플러그를 갖는 3차원 메모리 소자
CN109727990B (zh) * 2018-12-29 2020-05-15 长江存储科技有限责任公司 一种三维存储器及其制造方法
CN113707665B (zh) * 2019-01-02 2024-05-07 长江存储科技有限责任公司 存储器及其形成方法
KR102674860B1 (ko) * 2019-01-18 2024-06-12 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치의 소스 컨택 구조 및 그 제조 방법
KR20210083328A (ko) 2019-02-11 2021-07-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 확산 불가능한 전도성 재료로 제조된 본딩 컨택을 갖는 본딩된 반도체 구조 및 이를 형성하기 위한 방법
EP3891784A4 (en) 2019-04-15 2022-08-17 Yangtze Memory Technologies Co., Ltd. INTEGRATION OF NON-AND THREE-DIMENSIONAL MEMORY DEVICES WITH MULTIPLE FUNCTIONAL CHIPS
CN110731012B (zh) * 2019-04-15 2021-01-29 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
KR102668085B1 (ko) 2019-05-07 2024-05-23 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
WO2021007767A1 (en) 2019-07-16 2021-01-21 Yangtze Memory Technologies Co., Ltd. Interconnect structures of three-dimensional memory devices
CN110379811B (zh) * 2019-07-29 2022-02-22 中国科学院微电子研究所 三维存储器及其制作方法
KR20210015445A (ko) 2019-08-02 2021-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
JP2021027290A (ja) * 2019-08-08 2021-02-22 キオクシア株式会社 半導体記憶装置
CN110622309A (zh) * 2019-08-13 2019-12-27 长江存储科技有限责任公司 具有源极结构的三维存储设备和用于形成其的方法
KR102655098B1 (ko) * 2019-08-13 2024-04-04 양쯔 메모리 테크놀로지스 씨오., 엘티디. 소스 구조를 갖는 3차원 메모리 디바이스 및 이를 형성하기 위한 방법들
US11127747B2 (en) 2019-08-23 2021-09-21 Micron Technology, Inc. Transistors including two-dimensional materials
CN110914987B (zh) 2019-10-17 2021-11-09 长江存储科技有限责任公司 具有背面隔离结构的三维存储器件
US11282815B2 (en) 2020-01-14 2022-03-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
JP2021118252A (ja) * 2020-01-24 2021-08-10 キオクシア株式会社 半導体装置およびその製造方法
CN111357110A (zh) * 2020-02-17 2020-06-30 长江存储科技有限责任公司 用于在三维存储器件中形成沟道结构的方法
JP7257545B2 (ja) * 2020-03-20 2023-04-13 長江存儲科技有限責任公司 三次元メモリデバイス及びその動作方法
CN111384062B (zh) * 2020-03-23 2022-12-02 长江存储科技有限责任公司 三维存储器及三维存储器制造方法
TWI727761B (zh) * 2020-04-23 2021-05-11 旺宏電子股份有限公司 記憶元件及其製造方法
US11348941B2 (en) 2020-04-23 2022-05-31 Macronix International Co., Ltd. Memory device and method of fabricating the same
CN111564368A (zh) * 2020-05-20 2020-08-21 长江存储科技有限责任公司 一种半导体器件及其制造方法
EP3942612B1 (en) 2020-05-27 2024-01-03 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN111801799B (zh) 2020-05-27 2021-03-23 长江存储科技有限责任公司 用于形成三维存储器件的方法
WO2021237491A1 (en) 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
CN113192968A (zh) 2020-05-27 2021-07-30 长江存储科技有限责任公司 三维存储器件
KR20220004207A (ko) * 2020-05-29 2022-01-11 양쯔 메모리 테크놀로지스 씨오., 엘티디. 수직 메모리 디바이스들
US11430895B2 (en) 2020-06-03 2022-08-30 Micron Technology, Inc. Transistors including oxide semiconductive materials, and related microelectronic devices, memory devices, electronic systems, and methods
US11563018B2 (en) 2020-06-18 2023-01-24 Micron Technology, Inc. Microelectronic devices, and related methods, memory devices, and electronic systems
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11335602B2 (en) * 2020-06-18 2022-05-17 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
CN111755456B (zh) * 2020-07-09 2021-06-22 长江存储科技有限责任公司 三维存储器的制作方法
US11545456B2 (en) * 2020-08-13 2023-01-03 Micron Technology, Inc. Microelectronic devices, electronic systems having a memory array region and a control logic region, and methods of forming microelectronic devices
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11825658B2 (en) 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
JP2024512525A (ja) * 2021-03-22 2024-03-19 長江存儲科技有限責任公司 ３次元のメモリデバイスおよびそれを形成するための方法
US20220336466A1 (en) * 2021-04-15 2022-10-20 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure and semiconductor structure
US20230354602A1 (en) * 2022-04-28 2023-11-02 Macronix International Co., Ltd. Memory device and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258826A (zh) * 2012-02-20 2013-08-21 爱思开海力士有限公司 非易失性存储器件及其操作方法和制造方法
CN107731828A (zh) * 2017-08-21 2018-02-23 长江存储科技有限责任公司 Nand存储器及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142692B2 (ja) * 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
KR101603731B1 (ko) 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
JP2012146861A (ja) 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
US8637993B2 (en) * 2012-04-23 2014-01-28 GlobalFoundries, Inc. 3D integrated circuit system with connecting via structure and method for forming the same
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same
CN103730470B (zh) * 2012-10-16 2016-02-10 旺宏电子股份有限公司 三维叠层半导体结构及其制造方法
US9698153B2 (en) * 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
KR20140122042A (ko) * 2013-04-09 2014-10-17 에스케이하이닉스 주식회사 접합 트랜지스터를 포함하는 3차원 저항 변화 메모리 장치 및 그 구동방법
KR102128469B1 (ko) 2013-11-08 2020-06-30 삼성전자주식회사 반도체 장치
US9263461B2 (en) 2014-03-07 2016-02-16 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
JP6230512B2 (ja) 2014-09-10 2017-11-15 東芝メモリ株式会社 半導体メモリ
US9362298B2 (en) * 2014-09-11 2016-06-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and manufacturing method thereof
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
CN104269406B (zh) * 2014-09-16 2017-04-19 华中科技大学 一种芯壳型纳米线三维nand闪存器件及其制备方法
US9419135B2 (en) * 2014-11-13 2016-08-16 Sandisk Technologies Llc Three dimensional NAND device having reduced wafer bowing and method of making thereof
US9698152B2 (en) * 2014-11-13 2017-07-04 Sandisk Technologies Llc Three-dimensional memory structure with multi-component contact via structure and method of making thereof
KR102282138B1 (ko) 2014-12-09 2021-07-27 삼성전자주식회사 반도체 소자
US9761604B2 (en) * 2015-03-24 2017-09-12 Sandisk Technologies Llc 3D vertical NAND with III-V channel
KR20160124294A (ko) 2015-04-16 2016-10-27 삼성전자주식회사 주변 영역 상에 적층된 셀 영역을 갖는 반도체 소자 및 그의 제조방법
CN106298487A (zh) * 2015-06-11 2017-01-04 旺宏电子股份有限公司 电路与形成该电路的方法
US20160372481A1 (en) 2015-06-16 2016-12-22 Kabushiki Kaisha Toshiba Non-volatile memory device
JP6400547B2 (ja) 2015-09-14 2018-10-03 東芝メモリ株式会社 メモリデバイス
US9401371B1 (en) 2015-09-24 2016-07-26 Macronix International Co., Ltd. Sacrificial spin-on glass for air gap formation after bl isolation process in single gate vertical channel 3D NAND flash
US9911748B2 (en) * 2015-09-28 2018-03-06 Sandisk Technologies Llc Epitaxial source region for uniform threshold voltage of vertical transistors in 3D memory devices
US9620512B1 (en) * 2015-10-28 2017-04-11 Sandisk Technologies Llc Field effect transistor with a multilevel gate electrode for integration with a multilevel memory device
US10038006B2 (en) * 2015-12-22 2018-07-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
US10103161B2 (en) * 2016-06-28 2018-10-16 Sandisk Technologies Llc Offset backside contact via structures for a three-dimensional memory device
US10147732B1 (en) 2017-11-30 2018-12-04 Yangtze Memory Technologies Co., Ltd. Source structure of three-dimensional memory device and method for forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258826A (zh) * 2012-02-20 2013-08-21 爱思开海力士有限公司 非易失性存储器件及其操作方法和制造方法
CN107731828A (zh) * 2017-08-21 2018-02-23 长江存储科技有限责任公司 Nand存储器及其制备方法

Also Published As

Publication number Publication date
CN107887395B (zh) 2018-12-14
CN110402495B (zh) 2020-05-22
TWI657541B (zh) 2019-04-21
CN110402495A (zh) 2019-11-01
TW201926575A (zh) 2019-07-01
CN107887395A (zh) 2018-04-06
US20210005621A1 (en) 2021-01-07
EP3607584B1 (en) 2023-08-30
CN111540751A (zh) 2020-08-14
US11264397B2 (en) 2022-03-01
JP2020527294A (ja) 2020-09-03
EP3607584A4 (en) 2021-04-07
EP3607584A1 (en) 2020-02-12
JP7022194B2 (ja) 2022-02-17
EP4258843A2 (en) 2023-10-11
KR20200011498A (ko) 2020-02-03
KR102290198B1 (ko) 2021-08-17
WO2019104896A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
CN111540751B (zh) 三维存储器件的源极结构及其制作方法
US10804279B2 (en) Source structure of three-dimensional memory device and method for forming the same
US11699657B2 (en) Three-dimensional memory devices having a plurality of NAND strings located between a substrate and a single crystalline silicon layer
CN111430356B (zh) 具有屏蔽层的三维存储器器件以及用于制造其的方法
EP3583625B1 (en) Three-dimensional memory devices and methods for forming the same
US11805646B2 (en) Three-dimensional memory devices and methods for forming the same
CN112951838B (zh) 三维存储器件
US10763274B2 (en) Three-dimensional memory device having a shielding layer and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant