CN111492494B - 半导体发光元件及其制造方法 - Google Patents

半导体发光元件及其制造方法 Download PDF

Info

Publication number
CN111492494B
CN111492494B CN201880082056.2A CN201880082056A CN111492494B CN 111492494 B CN111492494 B CN 111492494B CN 201880082056 A CN201880082056 A CN 201880082056A CN 111492494 B CN111492494 B CN 111492494B
Authority
CN
China
Prior art keywords
layer
type
semiconductor
metal
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880082056.2A
Other languages
English (en)
Other versions
CN111492494A (zh
Inventor
山本淳平
生田哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN111492494A publication Critical patent/CN111492494A/zh
Application granted granted Critical
Publication of CN111492494B publication Critical patent/CN111492494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种接合型半导体发光元件，该半导体发光元件的发光功率以及正向电压的经时变化少，可靠性优异，并且中心发射波长为1000～2200nm。根据本发明的半导体发光元件(100)具有：导电性支承基板(80)；金属层(60)，其设于导电性支承基板(10)上且包含反射金属；半导体层叠体(30)，其设于金属反射层(60)上，是将至少含有In和P的InGaAsP系III‑V族化合物半导体层多层层叠而成的；n型InGaAs接触层(20A)，其设于半导体层叠体(30)上；以及n侧电极(93)，其设于n型InGaAs接触层(20A)上，其中，从半导体层叠体(30)发射的光的中心发射波长为1000～2200nm。

Description

半导体发光元件及其制造方法
技术领域
本发明涉及一种半导体光发光元件及其制造方法，尤其涉及一种中心发射波长为1000～2200nm的接合型半导体发光元件及其制造方法。
背景技术
在现有技术中，已知一种以波长750nm以上的红外区域为发射波长的红外发光的半导体发光元件，并且广泛用于传感器、气体分析、监视摄像机等用途。
在将这种半导体发光元件的中心发射波长设为1000nm～2200nm的近红外区域的情况下，通常使用含有In和P的InGaAsP系III-V族半导体作为发光层。在现有技术中，在使InP层等InGaAsP系III-V族半导体层外延生长的情况下，为了使生长用基板与含有In和P的InGaAsP系III-V族半导体层晶格匹配，InP基板被用作生长用基板。
例如，专利文献1公开了一种InGaAsP-InP系半导体发光元件，其在n型InP基板上依次设有活性层、p型包层、p型InGaAs层、p型InGaAsP欧姆接触层。
现有技术文献
专利文献
专利文献1：日本特开平6-112531号公报
发明内容
发明要解决的问题
以专利文献1所记载的技术为代表，在将半导体发光元件的中心发射波长设为1000nm～2200nm的近红外区域的情况下，作为生长用基板的InP基板被直接用作半导体发光元件的支承基板。这是因为InP基板对于近红外区域的光是透明的，因此在透过红外光这一点上没有任何障碍。
但是近年，伴随可穿戴式设备的需求，对于将红外区域作为发射波长的半导体发光元件要求小型化，尤其要求减小半导体发光元件的厚度(即整体厚度)。
对于2英寸的基板，市售的InP基板的厚度一般为350μm以上。而在半导体发光元件中除了InP基板以外设置的InGaAsP系III-V族半导体层和电极等的厚度最多为几μm左右。因此，半导体光器件的厚度由基板的厚度决定。但是，本发明人等考虑了为了减小元件的厚度而减小基板的厚度，却发现将InP基板过度磨削至例如150μm以下时会发生损坏。
因此，本发明人等尝试制作接合型半导体发光元件，其在n型InP生长用基板上形成包括n型半导体层、活性层以及p型半导体层的半导体层叠体后，将该半导体层叠体夹着金属层与导电性支承基板接合，然后去除生长用基板。如果是接合型半导体发光元件，由于能够使用导电性支承基板来代替InP基板，因此能够使导电性支承基板变薄，能够降低半导体发光元件整体厚度。
在如上所述制作的接合型半导体发光元件中，需要使n型半导体层与在其上下设置的n型InP生长用基板和活性层晶格匹配地进行晶体生长。因此，n型InP层等至少含有In和P的InGaAsP系III-V族化合物半导体层被用作n型半导体层。然后，该n型半导体层(例如成为n型包层的n型InP层)与n侧电极形成欧姆接触。
需要说明的是，在如专利文献1那样将n型InP基板直接用作支承基板的现有型半导体发光元件中，n侧电极设置在与n型InP基板的生长面相反的表面上，通常是在n型InP基板与n侧电极之间形成欧姆接触。
本发明人等制作了接合型半导体发光元件来代替将n型InP基板用作支承基板的现有型半导体发光元件，并且进行了发光特性评价。结果证实了在接合型半导体发光元件中发光功率以及正向电压均会发生经时劣化。尤其正向电压的经时劣化是出乎意料的结果。因此，本发明人等认识到了需要在发光功率以及正向电压的经时变化方面提高可靠性这一新的技术问题。
因此，本发明的目的在于：提供发光功率以及正向电压的经时变化少、可靠性优异、并且中心发射波长设为1000～2200nm的接合型半导体发光元件及其制造方法。
用于解决问题的方案
本发明人针对用于解决上述问题的方案进行了深入研究，并且着眼于与n侧电极形成欧姆接触的n型半导体层。然后，本发明人等进行了构思，即另外设置n型InGaAs接触层(InGaAs不含有P)来代替至少含有In和P的InGaAsP系III-V族化合物半导体层。本发明人等认识到了通过使用n型InGaAs接触层，能够改善半导体发光元件的发光功率以及正向电压的经时变化，并完成了本发明。即，本发明的主要技术特征如下。
(1)一种半导体发光元件，其特征在于，具有：
导电性支承基板；
金属层，其设于该导电性支承基板上且包含反射金属；
半导体层叠体，其设于该金属层上，是将至少含有In和P的InGaAsP系III-V族化合物半导体层多层层叠而成的；
n型InGaAs接触层，其设于所述半导体层叠体上；以及，
n侧电极，其设于该n型InGaAs接触层上，
其中，从所述半导体层叠体发射的光的中心发射波长为1000～2200nm。
(2)根据上述(1)所述的半导体发光元件，其中，所述n型InGaAs接触层的In组成比为0.47以上且0.60以下。
(3)根据上述(1)或(2)所述的半导体发光元件，其中，所述n侧电极含有Au以及Ge，或者含有Ti、Pt以及Au。
(4)根据上述(1)～(3)中任一项所述的半导体发光元件，其中，所述半导体层叠体从所述金属层侧起依次包含p型包层、活性层以及n型包层。
(5)一种半导体发光元件的制造方法，其特征在于，包括：
第1工序，在n型InP生长用基板上形成具备n侧电极形成区域的n型InGaAs接触层；
第2工序，在所述n型InGaAs接触层上形成将至少含有In和P的InGaAsP系III-V族化合物半导体层多层层叠而成的半导体层叠体；
第3工序，在所述半导体层叠体上形成金属反射层；
第4工序，将表面设置有金属接合层的导电性支承基板夹着该金属接合层接合到所述金属反射层；
第5工序，去除所述n型InP生长用基板；以及，
第6工序，在所述n型InGaAs接触层的所述n侧电极形成区域上形成n侧电极，并且部分去除所述n型InGaAs接触层，在所述半导体层叠体上设置露出面，
其中，从所述半导体层叠体发射的光的中心发射波长为1000～2200nm。
(6)根据上述(5)所述的半导体发光元件的制造方法，其中，在所述第1工序中形成的所述n型InGaAs接触层的In组成比为0.47以上且0.60以下。
(7)根据上述(5)或(6)所述的半导体发光元件的制造方法，其中，所述n侧电极含有Au以及Ge，或者含有Ti、Pt以及Au。
(8)根据上述(5)～(7)中任一项所述的半导体发光元件的制造方法，其中，所述半导体层叠体从所述n型InGaAs接触层侧起依次包含n型包层、活性层以及p型包层。
发明的效果
根据本发明，能够提供发光功率以及正向电压的经时变化少、可靠性优异、并且中心发射波长设为1000～2200nm的接合型半导体发光元件及其制造方法。
附图说明
图1是针对根据本发明的一实施方式的半导体发光元件的制造工序的一部分进行说明的示意截面图。
图2是接着图1的针对根据本发明的一实施方式的半导体发光元件的制造工序的一部分进行说明的示意截面图。
图3是接着图2的针对根据本发明的一实施方式的半导体发光元件的制造工序的一部分进行说明的示意截面图。
图4是接着图3的针对根据本发明的一实施方式的半导体发光元件的制造工序的一部分进行说明的示意截面图。
图5是根据本发明的一实施方式的半导体发光元件的示意截面图。
图6是针对根据本发明的优选实施方式的半导体发光元件的电介质层以及p型接触部周边的优选形态进行说明的示意截面图。
图7是针对根据本发明的半导体发光元件的制造方法中的优选实施方式进行说明的示意截面图。
图8是图7的步骤72以及步骤74的俯视图的示意图。
图9是接着图7的针对根据本发明的半导体发光元件的制造方法中的优选实施方式进行说明的示意截面图。
图10A是表示实施例中的欧姆电极部的图案的示意俯视图。
图10B是表示实施例中的n侧电极的图案的示意俯视图。
具体实施方式
在对根据本发明的实施方式进行说明之前，预先对以下几点进行说明。首先，在本说明书中，在没有明确指出组成比而仅表示为“InGaAsP”的情况下，是指III族元素(In、Ga的总和)与V族元素(As、P)的化学组成比为1：1且作为III族元素的In与Ga的比率以及作为V族元素的As与P的比率分别未定的任意的化合物。在该情况下，包括III族元素中不含有In和Ga的任一者的情况，并且包括V族元素中不含有As和P的任一者的情况。不过，在明确记载为“至少含有In和P”的InGaAsP的情况下，其为III族元素中含有大于0％且为100％以下的In，并且V族元素中含有大于0％且为100％以下的P。另外，在表示为“InGaP”的情况下，是指除了在制造上不可避免地混入As以外，不包含在上述“InGaAsP”中，在表示为“InGaAs”情况下，是指除了在制造上不可避免地混入P以外，不包含在上述“InGaAsP”中。同样地，在表示为“InAsP”的情况下，是指除了在制造上不可避免地混入Ga以外，不包含在上述“InGaAsP”中，在表示为“GaAsP”的情况下，是指除了在制造上不可避免地混入In以外，不包含在上述“InGaAsP”中。那么，在表示为“InP”的情况下，是指除了在制造上不可避免地混入Ga和As以外，不包含在上述“InGaAsP”中。需要说明的是，InGaAsP和InGaAs等各成分组成比能够通过光致发光测定以及X线衍射测定进行测定。另外，这里所谓的“制造上不可避免地混入”是指使用原料气体的制造装置上不可避免的混入以及晶体生长时、伴随其后的热处理的各层界面处的原子的扩散现象等。
另外，在本说明书中，将在电性上作为p型发挥作用的层称为p型层，将在电性上作为n型发挥作用的层称为n型层。另一方面，在不特意添加Zn、S、Sn等特定杂质并且电性上不作为p型或n型发挥作用的情况下，称为“i型”或“非掺杂”。非掺杂的InGaAsP层中可能有制造过程中的不可避免的杂质的混入，具体而言，在载流子密度小(例如小于4×1016/cm3)的情况下，本说明书中作为“非掺杂”来对待。另外，Zn和Sn等杂质的浓度值是利用SIMS分析得出的值。
另外，形成的各层的整体厚度能够使用光学干涉式膜厚测量器进行测定。此外，各层的各自厚度能够通过利用光学干涉式膜厚测量器和透射型电子显微镜观察生长层的截面计算得出。另外，在如超晶格结构那样各层的厚度小的情况下可以使用TEM-EDS测定厚度。需要说明的是，在截面图中，在规定的层具有倾斜面的情况下，作为该层的厚度使用距该层正下方的层的平坦面的最大高度。
以下，参照附图对本发明的实施方式进行说明。为了便于说明，首先针对根据本发明的一实施方式的半导体发光元件100的制造方法的实施方式进行说明，然后对半导体发光元件100进行详细说明。半导体发光元件100能够根据参照图1至图4进行说明的半导体发光元件100的制造方法的实施方式来制作，并且能够经过至少第1工序至第6工序来获得。为了简化附图，将图1至图4所示步骤0至步骤80分别包含一个或多个工序进行图示。因此，图中的各步骤与根据本实施方式的各工序不一定是一一对应的。需要说明的是，相同的构成要素原则上附以相同的参照编号，并且省略重复的说明。在各图中，为了便于说明，基于实际比率夸张表示了基板和各层的纵横比。
(半导体发光元件的制造方法)
根据本发明的一实施方式的半导体发光元件100的制造方法至少包括第1工序、第2工序、第3工序、第4工序、第5工序以及第6工序，以下将进行详细描述。根据期望，可以进一步具有其它的工序。虽然后面将详情描述，但是包括步骤30至步骤36(参见图1、图2)的中间层形成工序以及包括步骤71至步骤76(参见图7至图9)的n型包层31表面的粗糙化处理工序是根据本发明的制造方法所包括的优选工序的具体例。
在第1工序中，在n型InP生长用基板10上形成n型InGaAs接触层20(图1步骤0、步骤10)。在第2工序中，在n型InGaAs接触层20上形成半导体层叠体30(图1步骤20)。在第3工序中，在半导体层叠体30上形成金属反射层60A(图3步骤40)。在第4工序中，将表面设置有金属接合层60B的导电性支承基板80夹着金属接合层60B接合到金属反射层60A(图3步骤50)。在第5工序中，去除n型InP生长用基板10(图4步骤60)。在第6工序中，在n型InGaAs接触层20的n侧电极形成区域20A上形成n侧电极93，并且部分去除n型InGaAs接触层20，在半导体层叠体30上设置露出面(图4步骤70A或步骤70B以及步骤80)。在此，从第2工序中形成的半导体层叠体30发射的光的中心发射波长为1000～2200nm。如此制造根据本发明的一实施方式的半导体发光元件100。以下，依次对各工序进行详细说明。
＜第1工序＞
如上所述，第1工序是在n型InP生长用基板10上形成n型InGaAs接触层20。首先，如图1步骤0所示，准备n型InP生长用基板10。作为本实施方式中使用的n型InP生长用基板10能够使用市售的基板，所谓的2英寸基板、3英寸基板、4英寸基板、6英寸基板等基板的尺寸及其厚度没有限制。
然后，在第1工序中，在n型InP生长用基板10形成n型InGaAs接触层20(图1步骤10)。在此，关于n型InGaAs接触层20的In组成比，只要在InP生长用基板10和n型InGaAs接触层20的正上方形成的半导体层(本实施方式中为n型包层31)与n型InGaAs接触层20晶格匹配到能够进行晶体生长的程度，n型InGaAs接触层20的In组成比就没有限制。不过，将In组成比设为z，将n型InGaAs接触层20的组成式表示为InzGa(1-z)As时，将In组成比z设为0.47以上且0.60以下能够可靠地进行晶体生长，更优选将In组成比z设为0.50以上且0.57以下。需要说明的是，InGaAs与InP完全晶格匹配是In组成比z为0.532时。为了对半导体层叠体30施加压缩变形，优选z＞0.532，更优选z≥0.54。
需要说明的是，n型InGaAs接触层20不限于组成固定的单层，也可以由In组成比z不同的多层形成。此外，也可以使n型InGaAs接触层20的In组成比z在厚度方向逐渐增加或逐渐减少等，使组成倾斜。另外，关于n型InGaAs接触层20内的掺杂剂量，也可以在层内变化。
＜第2工序＞
第1工序之后，在第2工序中，在n型InGaAs接触层20上形成将至少含有In和P的InGaAsP系III-V族化合物半导体层多层层叠而成的半导体层叠体30(图1步骤20)。半导体层叠体30能够依次包含n型包层31、活性层35、及p型包层37，这些各层设为由至少含有In和P的InGaAsP系III-V族化合物半导体组成的层。
只要将从半导体层叠体30的活性层发射的光的中心发射波长设为1000～2200nm，半导体层叠体30的各层的组成就没有特别的限制。半导体层叠体30可以设置成双异质(DH)结构，其中活性层35被夹在n型包层31和p型包层37之间。另外，也能够将活性层35设置成多量子阱(MQW)结构。为了通过抑制晶体缺陷来提高光输出，半导体层叠体30更优选为具有多量子阱结构。多量子阱结构能够通过阱层35W和势垒层35B交替重复的结构形成。另外，还优选将活性层35的厚度方向的两端侧(即最初和最后)设置成势垒层，阱层35W和势垒层35B的重复次数设为n时，在该情况下表示为“n.5组”的多量子阱结构。另外，阱层35W能够由InGaAsP形成，势垒层35B优选由具有比阱层35W更大的带隙的InGaAsP形成。通过这种半导体层叠体30，能够使半导体发光元件100的发射波长为期望的近红外区域的波长。例如，通过改变InGaAsP系III-V族化合物的组成能够使发光峰值波长为1000～1650nm。另外，如果是MQW结构，在改变InGaAsP系III-V族化合物的组成的基础上，通过调整阱层与势垒层的组成差来对阱层施加应变，能够使发光峰值波长为1000～1900nm。需要说明的是，n型包层31优选使用n型的InP包层，p型包层37优选使用p型的InP包层。另外，将阱层35W的成分组成表示为InxwGa1-xwAsywP1-yw时，0.5≤xw≤1且0.5≤yw≤1，优选为0.6≤xw≤0.8且0.3≤yw≤1。另外，将势垒层35B的成分组成表示为InxbGa1-xbAsybP1-yb时，0.5≤xb≤1且0≤yb≤0.5，优选为0.8≤xb≤1且0≤yb≤0.2。
另外，半导体层叠体30的整体厚度也没有限制，例如能够设为2μm～8μm。另外，n型包层31的厚度也没有限制，例如能够设为1μm～5μm。此外，活性层35的厚度也没有限制，例如能够设为100nm～1000nm。另外，p型包层37的厚度也没有限制，例如能够设为0.8μm～3μm。在活性层35具有量子阱结构的情况下，阱层35W的厚度能够设为3nm～15nm，势垒层35B的厚度能够设为5～15nm，两者的组数能够设为3～50。
另外，半导体层叠体30还优选在p型包层37上具有由至少含有In和P的InGaAsP形成的p型盖层39。通过设置p型盖层39能够缓解晶格失配。p型盖层39的厚度没有限制，例如能够设为50～200nm。在以下的实施方式中，为了便于说明，以半导体层叠体30的最外层为p型盖层39进行说明，但是由于p型盖层39为任意结构，例如也可以使半导体层叠体30的最外层为p型包层37。
需要说明的是，虽然没有图示，但是半导体层叠体30还优选在n型包层31与活性层35之间、活性层35与p型包层37之间分别具有i型InP隔离层。通过设置i型InP隔离层，能够防止掺杂剂的扩散。需要说明的是，i型InP隔离层的厚度没有限制，例如能够设为50～400nm。
第1工序中形成的n型InGaAs接触层20和第2工序中形成的半导体层叠体30的各层能够通过外延生长形成，例如能够通过有机金属气相生长(MOCVD：Metal OrganicChemical Vapor Deposition)法、分子束外延(MBE：Molecular Beam Epitaxy)法、溅射法等公知的薄膜生长方法形成。例如，通过以规定的混合比使用三甲基铟(TMIn)作为In源，三甲基镓(TMGa)作为Ga源，砷化氢(AsH3)作为As源，磷化氢(PH3)作为P源，并且使用载气使这些原料气体气相生长，能够根据生长时间以期望的厚度形成由InGaAsP构成的层。需要说明的是，关于外延生长的其它InGaAsP层，能够通过相同的方法形成。在将各层掺杂为p型或n型的情况下，根据期望进一步使用掺杂剂源的气体即可。
＜第3工序＞
在第2工序后的第3工序中，在半导体层叠体30上形成金属反射层60A(图3步骤40)。需要说明的是，还优选在第3工序之前进行后面详细描述的中间层形成工序来形成中间层40，然后在中间层40上形成金属反射层60A。金属反射层60A优选Au为主成分，具体而言，优选在金属反射层60A的组成中Au占大于50质量％，更优选为Au为80质量％以上。虽然金属反射层60A能够包括多个金属层，但是在包括由Au构成的金属层(以下称为“Au金属层”)的情况下，优选金属反射层60A的总厚度中的Au金属层的厚度设为大于50％。构成金属反射层60A的金属(即，反射金属)，除了Au，还能够使用Al、Pt、Ti、Ag等。构成金属反射层60A的反射金属是通过本发明的制造方法的实施方式获得的半导体发光元件100的金属层60中所含的反射金属的起源。例如，金属反射层60A可以是仅由Au构成的单一层，也可以包括2层以上的Au金属层。为了与后续第4工序中的金属接合层60B可靠地进行接合，金属反射层60A的最外层(与半导体层叠体30相反的面)优选设为Au金属层。例如，能够在半导体层叠体30上(根据期望也可以夹着中间层40)按照Al、Au、Pt、Au的顺序将金属层成膜，制成金属反射层60A。金属反射层60A中的Au金属层的1层的厚度例如能够设为400nm～2000nm，由Au以外的金属构成的金属层的厚度例如能够设为5nm～200nm。金属反射层60A能够通过蒸镀法等常规方法成膜形成在半导体层叠体30上或中间层40上。
＜第4工序＞
在第3工序后的第4工序中，将表面设置有金属接合层60B的导电性支承基板80夹着该金属接合层60B接合到金属反射层60A(图3步骤50)。通过溅射法和蒸镀法等预先在导电性支承基板80的表面形成金属接合层60B即可。通过将该金属接合层60B与金属反射层60A相对配置粘贴，在250℃～500℃左右的温度下进行加热压缩接合，能够使两者接合。通过金属反射层60A和金属接合层60B二者的接合，可得到包含反射金属的金属层60。
与金属反射层60A接合的金属接合层60B能够使用Ti、Pt、Au等金属或与金形成共晶合金的金属(Sn等)，优选将它们层叠而成的层。例如，能够将从导电性支承基板80的表面起依次层叠厚度为400nm～800nm的Ti、厚度为5nm～20nm的Pt、厚度为700～1200nm的Au而成的层作为金属接合层70。需要说明的是，为了使金属反射层60A与金属接合层60B容易接合，优选使金属接合层60B侧的最外层为Au金属层，使金属反射层60A的金属接合层60B侧的金属层也为Au，通过Au-Au扩散进行Au之间的接合。
导电性支承基板80优选使用具有导电性的Si基板。Si基板的硬度比InP基板高，因此难以损坏，在能够使厚度变薄方面有利。除此之外，导电性支承基板80还能够使用具有导电性的GaAs基板或Ge基板。
＜第5工序＞
在第4工序后的第5工序中，去除n型InP生长用基板10(图4中步骤60)。n型InP生长用基板10例如能够使用盐酸稀释液通过湿式蚀刻去除，能够将n型InGaAs层20作为蚀刻停止层利用。
＜第6工序＞
第6工序是在n型InGaAs接触层20的n侧电极形成区域20A上形成n侧电极93，并且部分去除n型InGaAs接触层20，在半导体层叠体30上设置露出面(图4中步骤70A或70B以及步骤80)。可以在n侧电极形成区域20A上设置n侧电极93之后部分去除n型接触层20(图4步骤70A)，也可以预先去除n侧电极形成区域20A以外的n型接触层20，然后形成n侧电极93(图4步骤70B)。n型InGaAs接触层20能够通过硫酸-过氧化氢系的湿式蚀刻去除。
在n型InGaAs接触层20的n侧电极形成区域20A上形成n侧电极93(图4中步骤80)时，n侧电极93可以包括布线部93a和垫部93b。另外，n侧电极93中，尤其布线部93a优选含有Au以及Ge，或者优选含有Ti、Pt以及Au。如果n侧电极93含有这些金属元素，那么能够可靠地与n型InGaAs接触层20A形成欧姆接触。另外，优选在形成布线部93a之后进行用于在接触层与电极之间形成欧姆的热处理。垫部93b优选在该热处理之后形成。
需要说明的是，在根据本实施方式的制造方法中，可以在导电性支承基板80的背面形成背面电极91(参见图5)。背面电极91以及n侧电极93能够使用例如溅射法、电子束蒸镀法、或阻力加热法等公知方法形成。另外，在形成背面电极91之前，可以进行将导电性支承基板80磨削的磨削工序。导电性支承基板80的磨削能够通过常规机械磨削进行，也可以同时使用蚀刻。这样得到的半导体发光元件100用图5表示。
如图5所示，能够通过以上第1工序至第6工序制作根据本实施方式的半导体发光元件100。接下来，针对根据本实施方式的半导体发光元件100的制造方法中优选进一步进行的中间层形成工序以及粗糙化处理工序进行说明。
＜中间层工序＞
在第2工序之后第3工序之前，优选进行下面详述的形成中间层40的中间层形成工序。在该工序中首先在半导体层叠体30上形成由III-V族化合物半导体构成的p型接触层41(图1步骤30)。例如，在图1步骤30的优选形态中在p型盖层39上形成p型接触层41。p型接触层41是与形成于其上的欧姆金属部43接触且夹在欧姆金属部43与半导体层叠体30之间的层。p型接触层41只要是与半导体层叠体30相比与欧姆金属部43之间的接触阻力变小的组成即可，例如能够使用p型的InGaAs。接触层41的厚度没有限制，例如能够设为50nm～200nm。
接下来，在p型接触层41上的一部分形成欧姆金属部43，并且在p型接触层41的表面留出露出区域E1(图2步骤34)。欧姆金属部43能够以规定的图案分散成岛状而形成。在使用p型的InGaAs作为p型接触层41的情况下，能够例如使用Au、AuZn、AuBe、AuTi等作为欧姆金属部43，还优选使用它们的层叠结构。例如能够使Au/AuZn/Au为欧姆金属部43。欧姆金属部43的厚度(或总厚度)没有限制，例如能够设为300～1300nm，更优选设为350nm～800nm。
例如，如果在p型接触层41的表面形成抗蚀剂图案，蒸镀欧姆金属部43，剥离形成抗蚀剂图案，则能够形成以规定的图案分散成岛状的欧姆金属部43。另外，也可以通过在接触层41的整面形成规定的金属层，在该金属层上形成掩模，然后蚀刻等，形成欧姆金属部43。无论哪种情况，如图2步骤32所示，在p型接触层41上的一部分形成欧姆金属部43，在p型接触层41的表面形成欧姆金属部43不接触的表面，即露出区域E1。
需要说明的是，欧姆金属部43的形状如图2步骤32所示，在截面图中成为梯形状，但是这只不过是示意性的例示。欧姆金属部43的形状在截面图中可以形成为矩形状，也可以在角部具有圆角。
在步骤32之后，去除露出区域E1中的p型接触层41直到露出半导体层叠体30的表面，形成由欧姆金属部43和接触层41a构成的p型接触部45，并且形成半导体层叠体30的露出面E2(图2步骤34)。即，蚀刻在之前的步骤32中形成的欧姆金属部43之外的其他位置中的p型接触层41直到露出作为半导体层叠体30的最外层的p型盖层39的表面，使其作为蚀刻后的p型接触层41a。例如，在欧姆金属部43及其附近(2～5μm左右)形成抗蚀剂掩模，通过酒石酸-过氧化氢系等对p型接触层41的露出区域E1进行湿式蚀刻即可。除此之外通过无机酸-过氧化氢系以及有机酸-过氧化氢系等也能够进行湿式蚀刻。另外，在步骤32中金属层上形成掩模，通过蚀刻形成欧姆金属部43的情况下，作为步骤34的p型接触层41的蚀刻可以继续进行。
需要说明的是，p型接触部45的厚度相当于p型接触层41(蚀刻后的p型接触层41a)和欧姆金属部43的总厚度，能够设为350nm～1500nm，更优选设为400～1000nm。
然后在半导体层叠体30的露出面E2上的至少一部分形成电介质层47(图2步骤36)。这种电介质层47例如能够如下形成。
首先，以覆盖半导体层叠体30和p型接触部45的方式在半导体层叠体30上的整面成膜电介质层。作为成膜法能够适用等离子体CVD法和溅射法等公知方法。然后，在成膜后p型接触部45的上方形成电介质的情况下，根据期望形成掩模，通过蚀刻等去除该接触部上的电介质即可。例如，能够使用缓冲氢氟酸(BHF)等对接触部上的电介质进行湿式蚀刻。如此经过步骤30至步骤36能够形成中间层40。
此时，参见图2步骤34，如图6所示，还优选在半导体层叠体30的露出面E2上的一部分形成电介质层47的同时，使p型接触部45的周围作为露出部E3，在电介质层47与p型接触部45之间设置间隙。这样的电介质层47和露出部E3例如能够如下形成。首先，在半导体层叠体30上的整面成膜电介质层，在成膜后的电介质层表面的p型接触部45的上方用抗蚀剂形成完全包围接触部的窗图案。如果使用如此形成的抗蚀剂图案蚀刻去除接触部周边的电介质，则p型接触部45的周围成为露出部E3。在该情况下，能够将露出部E3的宽度W设为0.5μm以上且5μm以下。
需要说明的是，通过电介质层形成工序形成的电介质层47的厚度H1与p型接触部45的厚度H2的关系没有特别限制，如图6所示，在电介质层47的厚度表示为H1，接触部的厚度表示为H2的情况下，能够设为H1≥H2，还优选设为H1＞H2。通过如此设置，能够更可靠地进行金属反射层60A和金属接合层60B的接合。需要说明的是，在如图6所示那样设置露出部E3，并且设为H1＞H2的情况下，以填充其间隙的方式形成金属反射层60A时，能够在金属接合层60B与金属反射层60A之间的一部分(与p型接触部45和上述间隙对应的区域)产生空隙。
另外，作为电介质层47能够使用SiO2、SiN、ITO以及AlN等，尤其优选电介质层47由SiO2构成。SiO2容易利用BHF等进行蚀刻加工。另外，作为电介质层47优选使用对于从半导体层叠体30发射的光是透明的材料。
＜粗糙化处理工序＞
蚀刻去除n型InGaAs接触层20的一部分时，还优选进一步进行粗糙化处理工序，对半导体层叠体30的n型InP生长用基板侧的表面(在图4步骤80中为n型包层31的表面)进行粗糙化处理。利用图7至图9对该粗糙化处理工序的优选形态进行说明。需要说明的是，虽然在图7至图9中n侧电极93没有图示，但是即使形成n侧电极93也能够同样地进行粗糙化处理工序。
如图7的步骤71至步骤74所示，在粗糙化处理工序中首先进行粗糙化第1工序，在该粗糙化第1工序中蚀刻n型InGaAs接触层20的一部分而图案化化的掩模部20B。图7表示步骤72和步骤74中的俯视图。此外，在粗糙化第1工序之后，如图9的步骤74至步骤76所示，进行粗糙化第2工序，在该粗糙化第2工序中使用图案化的掩模部20B作为掩模，对n型包层31的表面进行蚀刻。以下，对粗糙化处理工序依次进行详细说明。
＜＜粗糙化第1工序＞＞
图7步骤71相当于图示第5工序之后、即去除n型InP生长用基板10之后的状态。在粗糙化第1工序中首先在n型InGaAs接触层20上形成具有期望的图案的光致抗蚀剂PR(图7步骤72)。在图案化时，涂布光致抗蚀剂进行曝光即可。步骤72中的图案化后的示意俯视图的一个例子用图8表示。通过使光致抗蚀剂PR作为掩模，对n型InGaAs层20进行湿式蚀刻，能够将光致抗蚀剂PR的图案形状转印到n型InGaAs层20(图7步骤73)。之后，根据期望清洗去除光致抗蚀剂PR(图7步骤74)。步骤74中的示意俯视图用图8表示。需要说明的是，通过光致抗蚀剂PR形成的图案是任意的，在图8中作为掩模部20B示出了在n侧电极形成区域20A以外的部分将图案的各凹部的中心点二维地排列成正方形格子状的一个例子，但是不仅限于此。需要说明的是，这样的二维排列图案优选相对于＜011＞方向是对称的。
＜＜粗糙化第2工序＞＞
粗糙化第1工序之后，在粗糙化第2工序中，使用通过粗糙化第1工序图案化的n型InGaAs层20的掩模部20B作为掩模，对n型InP包层31的表面进行蚀刻。在蚀刻n型包层31时，优选使用盐酸-乙酸系的蚀刻液等。需要说明的是，作为掩模使用的n型InGaAs层20的掩模部20B能够通过使用硫酸-过氧化氢系的蚀刻液进行湿式蚀刻而去除(图9步骤76)。
在此，上述的粗糙化处理工序尤其适用于n型包层由n型InP构成的情况。这是因为InP的各向异性强，根据晶面不同蚀刻速率有很大不同。因此，如图9的各步骤中的I-I截面以及II-II截面(参见图7)所示，蚀刻的进行程度不同。在I-I截面中以V字形形成凹部31C，而在II-II截面中由于蚀刻速率的不同，以进入掩模下的方式进行蚀刻。在n型包层31为n型InP的情况下，预先使n型InP露出，在其表面将通常的抗蚀剂作为掩模的情况下，抗蚀剂的密合性不足，在蚀刻中掩模浮起，可能难以通过湿式蚀刻进行粗糙化，但是通过上述的粗糙化处理工序能够可靠地进行n型包层31的粗糙化。
(半导体发光元件)
接下来，针对上述经过至少第1至第7工序得到的半导体发光元件100进行说明。该半导体发光元件100如图5所示具有：导电性支承基板80；金属层60，其设于导电性支承基板80上且包含反射金属；半导体层叠体30，其设于金属反射层60上，是将至少含有In和P的InGaAsP系III-V族化合物半导体层多层层叠而成的；n型InGaAs接触层20A，其设于半导体层叠体30上；n侧电极93，其设于n型InGaAs接触层20A上，其中，从半导体层叠体30发射的光的中心发射波长为1000～2200nm。
针对在半导体发光元件100中使用n型InGaAs接触层20A作为n型的接触层的技术意义进行说明。在使用n型InP生长用基板制作接合型半导体发光元件的情况下，由于半导体层叠体的n型半导体层能够作为n型接触层利用，因此能够在n侧电极与n型半导体层之间形成欧姆接触。参见图5的附图标记可知，即使不夹杂n型InGaAs接触层而在n型包层31的正上方设置n侧电极93，也能够在两者之间形成欧姆接触。但是，通过本发明人等的实验确认到：如此制作的接合型半导体发光元件的发光功率以及正向电压均发生经时劣化。对此，通过实验可知，根据本实施方式，通过设置n型InGaAs接触层20，能够抑制上述发光功率以及正向电压的经时劣化。可以推断能够抑制这样的经时劣化，是因为与至少含有In和P的InGaAsP系III-V族化合物半导体层相比，n型的InGaAs抑制n侧电极的金属向半导体层扩散。
在此，如上所述，优选n型InGaAs接触层20的In组成比z为0.47以上且0.60以下。另外，如上所述，优选n侧电极93包含Au以及Ge，或者Ti、Pt以及Au。
此外，半导体层叠体30优选从金属层60侧起依次包含p型包层37、活性层35、n型包层31。另外，n型包层31的光提取区域还优选被粗糙化。如制造方法的实施方式中所述，半导体发光元件100可以进一步具有任意的结构。例如，如图5所示，可以在半导体发光元件100中设置背面电极91，半导体发光元件100具有中间层40也是优选的形态。中间层40如制造方法的实施方式中所述的那样得到，并且在金属层60和半导体层叠体30之间具有并列设置的接触部45和电介质层47。通过在半导体发光元件100中设置中间层40，活性层35的表面内的电流扩散变得容易，并且也能够向金属反射层60A透射光。
实施例
(发明例1)
以下，使用实施例对本发明进行更详细的说明，但是本发明不限于以下的实施例。关于附图标记参见图1～图5。如下制作发明例1所涉及的半导体发光元件。
首先，通过MOCVD法在n型InP生长用基板10的(100)表面上依次形成n型In0.57Ga0.43As接触层20、n型InP包层31(厚度：2μm)、i型InP隔离层(厚度：300nm)、发射波长为1300nm的量子阱结构的活性层35(总和138nm)、i型InP隔离层(厚度：300nm)、p型InP包层37(厚度：1.2μm)、p型In0.8Ga0.20As0.5P0.5盖层39(厚度：50nm)、p型In0.57Ga0.43As接触层41(厚度：130nm)。需要说明的是，形成量子阱结构的活性层35时，首先形成1层InP势垒层(厚度：8nm)，接下来将各10层的In0.73Ga0.27As0.5P0.5阱层(厚度：5nm)和InP势垒层(厚度：8nm)交替地层叠，形成10.5组的多量子阱结构。
如图10A所示，在p型In0.57Ga0.43As接触层41上形成分散成岛状的p型欧姆电极部43(Au/AuZn/Au、总厚度：530nm)。图10A的III-III截面图相当于图2步骤32的示意截面图(不过，i型InP隔离层没有被图示)。形成该图案时，形成抗蚀剂图案，然后蒸镀欧姆电极，通过剥离抗蚀剂图案而形成。在该状态下使用光学显微镜从上方观察晶圆的半导体层，发现p型欧姆电极部43的与半导体层的接触面积率为4.5％。需要说明的是，图10A的外形尺寸为380μm见方。
接下来，在p型欧姆电极部43及其周边形成抗蚀剂掩模，通过酒石酸-过氧化氢系的湿式蚀刻去除形成欧姆电极部的位置以外的p型In0.57Ga0.43As接触层41，得到p型In0.57Ga0.43As接触层41a。之后，通过等离子体CVD法在p型In0.80Ga0.20As0.50P0.50盖层39上的整面形成由SiO2构成的电介质层47(厚度：700nm)。然后，利用抗蚀剂在p型欧姆电极部43的上方区域形成在宽度方向和长度方向上附加了宽度3μm的形状的窗图案，通过利用BHF的湿式蚀刻去除p型欧姆电极部43及其周边的电介质层47，使p型In0.80Ga0.20As0.50P0.50盖层39露出。此时，p型In0.80Ga0.20As0.50P0.50盖层39上的电介质层47的高度(700nm)比由p型接触层41a(厚度：130nm)和p型欧姆电极部43(厚度：530)构成的p型接触部45的高度(660nm)高40nm。需要说明的是，在该状态下使用光学显微镜从上方观察晶圆的半导体层，发现电介质层47(SiO2)的接触面积率为90％。
接下来，通过蒸镀在p型In0.80Ga0.20As0.50P0.50盖层39上的整面的区域形成金属反射层(Al/Au/Pt/Au)。金属反射层60A的各金属层的厚度从Al起依次为10nm、650nm、100nm、900nm。
另一方面，在成为支承基板的导电性Si基板80(厚度：300μm)上形成金属接合层60B(Ti/Pt/Au)。金属接合层60B的各金属层的厚度从Ti开始依次为650nm、10nm、900nm。
将这些金属反射层60A和金属接合层60B相对配置，在300℃下进行加热压缩接合，使Au-Au彼此接合。然后，利用盐酸稀释液对n型InP生长用基板10进行湿式蚀刻并将其去除，使n型InGaAs接触层20的整面露出。
接下来，如图10B所示，通过抗蚀剂图案化、n侧电极的蒸镀、抗蚀剂图案的剥离在n型InGaAs接触层20上形成n侧电极(Au(厚度：10nm)/Ge(厚度：33nm)/Au(厚度：57nm)/Ni(厚度：34nm)/Au(厚度：800nm))作为n侧电极的布线部93a。之后，通过热处理形成n型InGaAs接触层20与n侧电极的布线部93a之间的欧姆接触(同时也形成p型InGaAs接触层41a与p型欧姆电极部43之间的欧姆接触)。此外，在n侧电极的中心部形成垫部93b(Ti(厚度：150nm)/Pt(厚度：100nm)/Au(厚度：2500nm))，n侧电极的图案如图10B所示。
接下来，通过台面蚀刻去除各元件间(宽度60μm)的半导体层形成切割线。
之后，使用硫酸-过氧化氢系对n型In0.57Ga0.43As接触层20中的n侧电极形成区域20A以外的区域进行湿式蚀刻而将其去除，在n侧电极形成区域20A以外的区域使n型InP包层31露出。图10B中的IV-IV截面图相当于图4步骤80。与图10A一样，图10B的外形尺寸为380μm见方。
然后，磨削Si基板薄化至厚度87μm后，形成朝向Si基板的背面侧的背面电极(Ti(厚度：10nm)/Pt(厚度：50nm)/Au(厚度200nm))，通过切割进行芯片单片化。需要说明的是，芯片尺寸为350μm×350μm。
(发明例2)
除了将n侧电极93的布线部93a设为Ti(30nm)/Pt(50nm)/Au(450nm)以外，与发明例1同样地制作发明例2所涉及的半导体发光元件。
(比较例1)
直到接合金属反射层60A和金属接合层60B，利用盐酸稀释液对n型InP生长用基板10进行湿式蚀刻并将其去除的步骤与发明例1设为一样。之后，使用硫酸-过氧化氢系对n型In0.57Ga0.43As接触层进行湿式蚀刻，并且将其完全去除使n型InP包层31露出。之后，与发明例1同样地在n型InP包层31上形成n侧电极93，台面蚀刻、Si基板的磨削、朝向Si基板的背面侧的背面电极、以及芯片单片化与发明例1同样地进行，从而制作比较例1所涉及的半导体发光元件。最终得到的比较例1所涉及的半导体发光元件与实施例1的不同仅在于是否存在n型InGaAs接触层20A。
＜评价1：发光特性评价＞
测量用恒定电流电压电源向发明例1、2以及比较例1所涉及的半导体发光元件通20mA的电流时的正向电压Vf以及积分球的发光功率Po，求出各10个试样的测量结果的平均值。结果用表1表示。需要说明的是，利用光纤分光器测量发明例1以及现有例1的发光峰值波长，发现均在1290nm～1310nm的范围内。
＜评价2：发光特性的经时变化的评价＞
通电条件与评价1设为相同，对发明例1、2以及比较例1所涉及的半导体发光元件通电1000小时并使其发光，测量经过1000小时后的正向电压Vf以及发光功率Po。需要说明的是，测量时，与评价1一样，对发明例1、2以及比较例1的各10个试样进行测量，求出平均值。结果用表1表示。
[表1]
从以上的结果可以确认，在比较例1中，由于将n型InP包层31设为与n侧电极93接触的层，因此发光功率Po的维持率低，此外，通过长时间通电正向电压Vf大幅上升。与此相对，在发明例1中，由于将n型InGaAs接触层20设为与n侧电极93接触的层，因此能够抑制通电1000小时后的发光功率Po的维持率的下降，进而能够抑制Vf上升。另外，发明例2与发明例1的不同仅在于n侧电极的电极材料，但是能够与发明例1同样地抑制发光功率Po的维持率的下降，进而能够抑制Vf上升。需要说明的是，n型InGaAs接触层20虽然吸收半导体发光元件100的发射波长，但是由于作为接触层仅设置于n侧电极正下方，因此对发光功率没有影响。
产业上的可利用性
根据本发明，能够提供发光功率以及正向电压的经时变化少、可靠性优异、并且中心发射波长设为1000～2200nm的接合型半导体发光元件及其制造方法。
附图标记说明
10 n型InP生长用基板
20 n型InGaAs接触层
30 半导体层叠体
31 n型包层
35 活性层
35W 阱层
35B 势垒层
37 p型包层
39 p型盖层
40 中间层
41(41a) p型接触层
43 欧姆金属部
45 p型接触部
47 电介质层
60 金属层
60A 金属反射层
60B 金属接合层
80 导电性支承基板
100 半导体发光元件
91 背面电极
93 n侧电极
E1 露出区域
E2 露出面
E3 露出部

Claims (6)

1.一种半导体发光元件，其特征在于，具有：
导电性支承基板；
金属层，其设于该导电性支承基板上且包含反射金属；
半导体层叠体，其设于该金属层上，是将至少含有In和P的InGaAsP系III-V族化合物半导体层多层层叠而成的；
n型InGaAs接触层，其设于所述半导体层叠体上；以及，
n侧电极，其设于该n型InGaAs接触层上，
其中，从所述半导体层叠体发射的光的中心发射波长为1000～2200nm，
所述半导体层叠体的整体的厚度为2μm～8μm，
所述n型InGaAs接触层的In组成比为0.47以上且0.60以下。
2.根据权利要求1所述的半导体发光元件，其中，所述n侧电极含有Au以及Ge，或者含有Ti、Pt以及Au。
3.根据权利要求1或2所述的半导体发光元件，其中，所述半导体层叠体从所述金属层侧起依次包含p型包层、活性层以及n型包层。
4.一种半导体发光元件的制造方法，其特征在于，包括：
第1工序，在n型InP生长用基板上形成具备n侧电极形成区域的n型InGaAs接触层；
第2工序，在所述n型InGaAs接触层上形成将至少含有In和P的InGaAsP系III-V族化合物半导体层多层层叠而成的半导体层叠体；
第3工序，在所述半导体层叠体上形成金属反射层；
第4工序，将表面设置有金属接合层的导电性支承基板夹着该金属接合层接合到所述金属反射层；
第5工序，去除所述n型InP生长用基板；以及，
第6工序，在所述n型InGaAs接触层的所述n侧电极形成区域上形成n侧电极，并且部分去除所述n型InGaAs接触层，在所述半导体层叠体上设置露出面，
其中，从所述半导体层叠体发射的光的中心发射波长为1000～2200nm，
所述半导体层叠体的整体的厚度为2μm～8μm，
在所述第1工序中形成的所述n型InGaAs接触层的In组成比为0.47以上且0.60以下。
5.根据权利要求4所述的半导体发光元件的制造方法，其中，所述n侧电极含有Au以及Ge，或者含有Ti、Pt以及Au。
6.根据权利要求4或5所述的半导体发光元件的制造方法，其中，所述半导体层叠体从所述n型InGaAs接触层侧起依次包含n型包层、活性层以及p型包层。
CN201880082056.2A 2017-12-22 2018-12-20 半导体发光元件及其制造方法 Active CN111492494B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017246594A JP2019114650A (ja) 2017-12-22 2017-12-22 半導体発光素子およびその製造方法
JP2017-246594 2017-12-22
PCT/JP2018/047001 WO2019124497A1 (ja) 2017-12-22 2018-12-20 半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN111492494A CN111492494A (zh) 2020-08-04
CN111492494B true CN111492494B (zh) 2023-08-01

Family

ID=66992640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880082056.2A Active CN111492494B (zh) 2017-12-22 2018-12-20 半导体发光元件及其制造方法

Country Status (7)

Country Link
US (2) US11508875B2 (zh)
JP (2) JP2019114650A (zh)
KR (1) KR102441461B1 (zh)
CN (1) CN111492494B (zh)
DE (1) DE112018006528T5 (zh)
TW (1) TWI713235B (zh)
WO (1) WO2019124497A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6785331B2 (ja) * 2018-03-30 2020-11-18 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法及び半導体光デバイスの中間体
WO2019203329A1 (ja) 2018-04-19 2019-10-24 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
CN111971805A (zh) * 2018-04-19 2020-11-20 同和电子科技有限公司 半导体发光元件及其制造方法
JP2021090004A (ja) * 2019-12-05 2021-06-10 ウシオ電機株式会社 赤外ｌｅｄ素子
JP2022049430A (ja) * 2020-09-16 2022-03-29 ウシオ電機株式会社 赤外ｌｅｄ素子
JPWO2023037629A1 (zh) * 2021-09-13 2023-03-16

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249384A (ja) * 1991-02-05 1992-09-04 Nec Corp 半導体発光素子の製造方法
JPH09181398A (ja) * 1995-12-25 1997-07-11 Sony Corp 半導体発光素子
JP2000068597A (ja) * 1998-08-20 2000-03-03 Hitachi Ltd 半導体装置
JP2008103626A (ja) * 2006-10-20 2008-05-01 Hitachi Cable Ltd 半導体発光素子
CN101971368A (zh) * 2008-03-13 2011-02-09 昭和电工株式会社 半导体发光元件及其制造方法
JP2011165800A (ja) * 2010-02-08 2011-08-25 Showa Denko Kk 発光ダイオード及びその製造方法、並びに発光ダイオードランプ

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3318519A (en) 1967-05-09 Apparatus for transferring values between the
JPS5871669A (ja) 1981-10-23 1983-04-28 Nec Corp 面発光型発光ダイオ−ド
JPS6386581A (ja) * 1986-09-30 1988-04-16 Shimadzu Corp 発光ダイオ−ド
JPH023293A (ja) 1988-06-20 1990-01-08 Toshiba Corp 半導体素子の製造方法
JPH05190970A (ja) * 1992-01-09 1993-07-30 Toshiba Corp 半導体レーザの製造方法
JPH0685239A (ja) * 1992-09-01 1994-03-25 Fujitsu Ltd 半導体装置の製造方法
JP3107660B2 (ja) 1992-09-29 2000-11-13 株式会社東芝 半導体発光素子
JPH07111339A (ja) * 1993-10-12 1995-04-25 Sumitomo Electric Ind Ltd 面発光型半導体発光装置
WO1997045881A1 (fr) 1996-05-30 1997-12-04 Rohm Co., Ltd. Dispositif luminescent a semi-conducteur et procede de fabrication de ce dispositif
JP3898786B2 (ja) 1996-10-11 2007-03-28 三菱電機株式会社 半導体デバイス
JP4249384B2 (ja) 2000-01-11 2009-04-02 Ｋｂセーレン株式会社 制電性複合フィラメント
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US6878562B2 (en) * 2000-10-20 2005-04-12 Phosistor Technologies, Incorporated Method for shifting the bandgap energy of a quantum well layer
JP2004200375A (ja) 2002-12-18 2004-07-15 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびその製造方法
US8318519B2 (en) * 2005-01-11 2012-11-27 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
US8871547B2 (en) * 2005-01-11 2014-10-28 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating vertical light emitting diode (VLED) structure using a laser pulse to remove a carrier substrate
US7335924B2 (en) 2005-07-12 2008-02-26 Visual Photonics Epitaxy Co., Ltd. High-brightness light emitting diode having reflective layer
TWI288979B (en) * 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
JP5090144B2 (ja) 2006-12-11 2012-12-05 ルネサスエレクトロニクス株式会社 埋込型半導体レーザおよびその製造方法
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
JP2008283096A (ja) 2007-05-14 2008-11-20 Hitachi Cable Ltd 半導体発光素子
JP5211887B2 (ja) 2007-07-03 2013-06-12 日亜化学工業株式会社 半導体発光素子およびその製造方法
US8409888B2 (en) * 2009-06-30 2013-04-02 Joseph John Rumpler Highly integrable edge emitting active optical device and a process for manufacture of the same
TW201234660A (en) 2011-02-10 2012-08-16 Dongguan Lei Chau Electronics Co Ltd Light emitting diode structure and luminosity controlling method thereof
JP6080092B2 (ja) 2012-05-30 2017-02-15 住友電気工業株式会社 受光素子、半導体エピタキシャルウエハ、検出装置および受光素子の製造方法
GB2504977B (en) * 2012-08-16 2017-10-04 Airbus Defence & Space Gmbh Laser power converter
KR102098937B1 (ko) * 2014-01-27 2020-04-08 엘지이노텍 주식회사 발광소자
JP6452651B2 (ja) * 2016-06-30 2019-01-16 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
JP6608352B2 (ja) * 2016-12-20 2019-11-20 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
US10840408B1 (en) * 2019-05-28 2020-11-17 Vuereal Inc. Enhanced efficiency of LED structure with n-doped quantum barriers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249384A (ja) * 1991-02-05 1992-09-04 Nec Corp 半導体発光素子の製造方法
JPH09181398A (ja) * 1995-12-25 1997-07-11 Sony Corp 半導体発光素子
JP2000068597A (ja) * 1998-08-20 2000-03-03 Hitachi Ltd 半導体装置
JP2008103626A (ja) * 2006-10-20 2008-05-01 Hitachi Cable Ltd 半導体発光素子
CN101971368A (zh) * 2008-03-13 2011-02-09 昭和电工株式会社 半导体发光元件及其制造方法
JP2011165800A (ja) * 2010-02-08 2011-08-25 Showa Denko Kk 発光ダイオード及びその製造方法、並びに発光ダイオードランプ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周广宽、葛国库、赵亚辉编.应变量子肼激光器.《激光器件》.2011, *

Also Published As

Publication number Publication date
KR20200070381A (ko) 2020-06-17
US20200381589A1 (en) 2020-12-03
US11508875B2 (en) 2022-11-22
US20230079138A1 (en) 2023-03-16
JP7402962B2 (ja) 2023-12-21
TWI713235B (zh) 2020-12-11
JP2019114650A (ja) 2019-07-11
JP2023014201A (ja) 2023-01-26
DE112018006528T5 (de) 2020-09-03
KR102441461B1 (ko) 2022-09-07
CN111492494A (zh) 2020-08-04
US11996496B2 (en) 2024-05-28
TW201929263A (zh) 2019-07-16
WO2019124497A1 (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
CN111492494B (zh) 半导体发光元件及其制造方法
CN110088921B (zh) 半导体发光元件及其制造方法
US11417793B2 (en) Method of manufacturing semiconductor optical device and semiconductor optical device
KR102426467B1 (ko) 반도체 광 디바이스의 제조방법 및 반도체 광 디바이스의 중간체
TWI755761B (zh) 半導體光元件的製造方法
TWI743463B (zh) 半導體光元件的製造方法以及半導體光元件的中間體
WO2019216308A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
CN114616684A (zh) 发光元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant