CN111312140A - 扫描驱动器和具有该扫描驱动器的显示装置 - Google Patents

Abstract

公开了一种扫描驱动器和具有该扫描驱动器的显示装置。扫描驱动器的级包括：第一驱动控制器，用于控制第一节点的电压和第二节点的电压；第二驱动控制器，用于基于感测开启信号、后续的进位信号、第一控制时钟信号、第二控制时钟信号、第一节点的电压和采样节点的电压来控制第一驱动节点的电压，并基于采样节点的电压和第一驱动节点的电压控制第二驱动节点的电压；输出缓冲器，用于输出进位信号、第一扫描信号和第二扫描信号；以及结合控制器。第二驱动控制器响应于第二驱动节点的电压和第三控制时钟信号，将第一驱动节点的电压保持为栅极截止电压。

Description

扫描驱动器和具有该扫描驱动器的显示装置

本申请要求于2019年2月15日提交的第10-2019-0018064号韩国专利申请、于2018年12月10日提交的第10-2018-0158527号韩国专利申请和于2018年12月28日提交的第10-2018-0172335号韩国专利申请的优先权和权益，所述韩国专利申请出于所有目的通过引用包含于此，如同在这里充分阐述的一样。

技术领域

发明的示例性实施例总体上涉及一种显示装置，更具体地，涉及一种扫描驱动器和具有该扫描驱动器的显示装置。

背景技术

显示装置包括显示面板、扫描驱动器、数据驱动器和时序控制器等。扫描驱动器通过扫描线向显示面板提供扫描信号。为此，扫描驱动器包括顺序地结合的用于输出扫描信号的级电路，级电路中的每个被构造有待操作的多个氧化物薄膜晶体管。

最近，显示装置已经执行了驱动，以通过感测包括在像素电路中的驱动晶体管的阈值电压或迁移率来补偿在像素电路的外部的驱动晶体管的劣化或特性变化。用于显示操作、迁移率感测操作和阈值电压感测操作的扫描方法彼此不同。已经进行了对扫描驱动器和扫描驱动器的级电路的研究，扫描驱动器用于使用这样的各种方法稳定地执行操作。

在本背景技术部分中公开的以上信息仅用于理解发明构思的背景技术，因此，它可以包含不构成现有技术的信息。

发明内容

根据发明的示例性实施例构造的装置能够提供通过控制第一驱动节点和第二驱动节点的电压来输出各自具有稳定脉冲的扫描信号和感测信号的扫描驱动器以及具有该扫描驱动器的显示装置。

发明构思的附加特征将在下面的描述中进行阐述，并且部分地将通过该描述而明显，或者可以通过发明构思的实践而获知。

根据发明的一个或更多个示例性实施例，扫描驱动器包括：多个级，所述多个级中的每个级被构造为输出第一扫描信号和第二扫描信号，所述多个级中的每个级包括：第一驱动控制器，被构造为响应于先前的进位信号控制第一节点的电压和第二节点的电压；第二驱动控制器，被构造为基于感测开启信号、后续的进位信号、第一控制时钟信号、第二控制时钟信号、第一节点的电压和采样节点的电压来控制第一驱动节点的电压，并基于采样节点的电压和第一驱动节点的电压控制第二驱动节点的电压；输出缓冲器，被构造为响应于第一节点的电压和第二节点的电压而输出进位信号，并响应于第一驱动节点的电压和第二驱动节点的电压而输出第一扫描信号和第二扫描信号；以及结合控制器，被构造为响应于显示开启信号，将第一节点和第一驱动节点彼此电结合，并且将第二节点和第二驱动节点彼此电结合，其中，第二驱动控制器被构造为响应于第二驱动节点的电压和第三控制时钟信号而将第一驱动节点的电压保持为栅极截止电压，其中，先前的进位信号指来自先前级的进位信号，并且其中，后续的进位信号指来自后续级的进位信号。

第二驱动控制器可以包括：第十四晶体管和第十五晶体管，串联结合在输出进位信号的进位输出端子与第一驱动节点之间。第十四晶体管的栅电极可以接收第三控制时钟信号，并且第十五晶体管的栅电极可以结合到第二驱动节点。

扫描驱动器可以被构造为在垂直消隐时段中接收栅极导通电压作为第三控制时钟信号，并且保持直到紧接垂直消隐时段的显示时段的部分时段为止。

第二驱动控制器可以被构造为响应于第十四晶体管和第十五晶体管导通而使第一驱动节点保持栅极截止电压。

第二驱动控制器可以包括：第八晶体管，结合在向其施加后续的进位信号的输入端子与采样节点之间，第八晶体管包括接收感测开启信号的栅电极；第九晶体管和第十晶体管，串联结合在向其施加第一控制时钟信号的第一控制时钟端子与第一驱动节点之间；以及第十一晶体管，结合在输出进位信号的进位输出端子与在第九晶体管和第十晶体管之间的第三节点之间，第十一晶体管包括结合到进位输出端子的栅电极。

第九晶体管的栅电极可以结合到采样节点，并且第十晶体管的栅电极可以结合到向其施加第二控制时钟信号的第二控制时钟端子。

第二控制时钟信号可以在垂直消隐时段的至少一部分中具有栅极导通电压，并且在显示时段期间保持栅极截止电压。

第二控制时钟信号的整个栅极导通电压时段可以与第一控制时钟信号的栅极导通电压时段的至少一部分重叠。

第九晶体管的栅电极和第十晶体管的栅电极可以共同结合到采样节点。

第八晶体管可以包括：多个第八晶体管，串联结合在输入端子和采样节点之间。所述多个第八晶体管中的每个第八晶体管的栅电极可以共同接收感测开启信号。

第二驱动控制器还可以包括：第二十七晶体管，结合在向其供应第一电源的第一电力端子与在所述多个第八晶体管之间的公共节点之间，第二十七晶体管包括结合到采样节点的栅电极。

第二驱动控制器还可以包括：电容器，结合在向其施加第二电源的第二电力端子与采样节点之间；第十二晶体管和第十三晶体管，串联结合在向其施加第三电源的第三电力端子与第二驱动节点之间；以及第二十五晶体管，结合在向其供应第一电源的第一电力端子与在第十二晶体管和第十三晶体管之间的中间节点之间，第二十五晶体管包括结合到第二驱动节点的栅电极。第十二晶体管可以包括结合到采样节点的栅电极，并且第十三晶体管可以包括结合到第一驱动节点的栅电极。

第一驱动控制器可以包括：第一晶体管，结合在向其施加第一电源的第一电力端子与第一节点之间，第一晶体管包括接收先前的进位信号或扫描起始信号的栅电极；第二晶体管和第三晶体管，串联结合在第一节点与输出进位信号的进位输出端子之间；第四晶体管，结合在第一节点与进位输出端子之间，第四晶体管包括接收后续的进位信号的栅电极；第五晶体管，结合在向其施加第一时钟信号的第一时钟端子与第二节点之间，第五晶体管包括结合到第一节点的栅电极；第六晶体管，结合在第一电力端子与第二节点之间，第六晶体管包括结合到第一时钟端子的栅电极；以及第七晶体管，结合在第一电力端子和第二节点之间。

第七晶体管可以包括接收第一控制时钟信号的栅电极。

第五晶体管可以包括串联结合在第一时钟端子和第二节点之间的多个第五晶体管。所述多个第五晶体管的栅极可以共同结合到第一节点。

第一驱动控制器还可以包括：第二十四晶体管，结合在第一电力端子与在所述多个第五晶体管之间的公共节点之间，第二十四晶体管包括结合到第二节点的栅电极。

输出缓冲器可以包括：第十六晶体管，结合在向其供应时钟信号的第二时钟端子与输出进位信号的进位输出端子之间，第十六晶体管包括结合到第一节点的栅电极；第十七晶体管，结合在向其施加第二电源的第二电力端子与进位输出端子之间，第十七晶体管包括结合到第二节点的栅电极；第十八晶体管，结合在第二时钟端子与输出第一扫描信号的第一输出端子之间，第十八晶体管包括结合到第一驱动节点的栅电极；第十九晶体管，结合在向其供应第三电源的第三电力端子与第一输出端子之间，第十九晶体管包括结合到第二驱动节点的栅电极；第二十晶体管，结合在向其施加感测时钟信号的感测时钟端子与输出第二扫描信号的第二输出端子之间，第二十晶体管包括结合到第一驱动节点的栅电极；以及第二十一晶体管，结合在第三电力端子与第二输出端子之间，第二十一晶体管包括结合到第二驱动节点的栅电极。

结合控制器可以包括：第二十二晶体管，结合在第一节点和第一驱动节点之间，第二十二晶体管包括接收显示开启信号的栅电极；以及第二十三晶体管，结合在第二节点和第二驱动节点之间，第二十三晶体管包括接收显示开启信号的栅电极。

根据本公开的另一方面，提供一种显示装置，显示装置包括：多个像素，分别结合到第一扫描线、第二扫描线、感测线和数据线；扫描驱动器，包括多个级，分别向第一扫描线和第二扫描线供应第一扫描信号和第二扫描信号；数据驱动器，被构造为向数据线供应数据信号；以及补偿器，被构造为基于从感测线提供的感测值来生成用于补偿像素的劣化的补偿值，其中，所述多个级中的每个级包括：第一驱动控制器，被构造为响应于先前的进位信号来控制第一节点的电压和第二节点的电压；第二驱动控制器，被构造为基于感测开启信号、后续的进位信号、第一控制时钟信号、第二控制时钟信号、第一节点的电压和采样节点的电压来控制第一驱动节点的电压，并基于采样节点的电压和第一驱动节点的电压控制第二驱动节点的电压；输出缓冲器，被构造为响应于第一节点的电压和第二节点的电压而输出进位信号，并响应于第一驱动节点的电压和第二驱动节点的电压而输出第一扫描信号和第二扫描信号；以及结合控制器，被构造为响应于显示开启信号，将第一节点和第一驱动节点彼此电结合，并且将第二节点和第二驱动节点彼此电结合，其中，第二驱动控制器被构造为响应于第二驱动节点的电压和第三控制时钟信号而将第一驱动节点的电压保持为栅极截止电压，其中，先前的进位信号指来自先前级的进位信号，并且其中，后续的进位信号指来自后续级的进位信号。

第二驱动控制器可以包括：第十四晶体管和第十五晶体管，串联结合在输出进位信号的进位输出端子与第一驱动节点之间。第十四晶体管的栅电极可以接收第三控制时钟信号，并且第十五晶体管的栅电极可以结合到第二驱动节点。显示装置可以被构造为在垂直消隐时段中将第三控制时钟信号改变为栅极导通电压，并且保持栅极导通电压直到紧接垂直消隐时段的显示时段的部分时段为止。

根据发明的一方面，提供了用于显示装置的扫描驱动器，扫描驱动器包括：多个级，输出扫描信号和感测信号，其中，所述多个级中的至少一个包括：第一控制器，响应于先前的进位信号或扫描起始信号控制第一节点的电压和第二节点的电压；第二控制器，基于感测开启信号、后续的进位信号、第一电源的电压、第一节点的电压和采样节点的电压来控制第一驱动节点的电压，并基于采样节点的电压和控制时钟信号控制第二驱动节点的电压；输出缓冲器，响应于第一节点的电压和第二节点的电压而输出进位信号，并响应于第一驱动节点的电压和第二驱动节点的电压而输出扫描信号和感测信号；以及第三控制器，响应于显示开启信号，将第一节点和第一驱动节点彼此电结合，并且将第二节点和第二驱动节点彼此电结合。

输出缓冲器可以包括：第一输出缓冲器，被构造为响应于第一节点的电压和第二节点的电压而输出时钟信号作为进位信号；第二输出缓冲器，被构造为响应于第一驱动节点的电压和第二驱动节点的电压而输出扫描时钟信号作为扫描信号；第三输出缓冲器，被构造为响应于第一驱动节点的电压和第二驱动节点的电压而输出感测时钟信号作为感测信号。

扫描时钟信号和感测时钟信号可以具有与时钟信号同步的相同波形。

一个帧时段可以包括显示时段和垂直消隐时段。在显示时段期间，感测开启信号可以被供应到所述多个级之中的至少k个级，其中，k可以是自然数。

在显示时段之后的垂直消隐时段期间，至少k个级可以被构造为响应于扫描时钟信号而输出扫描信号，并且响应于感测时钟信号而输出感测信号。

至少k个级可以被构造为在垂直消隐时段期间输出扫描信号至少两次。

至少k个级可以被构造为在垂直消隐时段期间输出感测信号至少一次。

扫描信号的输出可以与感测信号的输出重叠。

第二控制器可以包括：第八晶体管，结合在向其施加后续的进位信号的第一输入端子与采样节点之间，该第八晶体管包括接收感测开启信号的栅电极；第九晶体管和第十晶体管，串联结合在向其施加控制时钟信号的控制时钟端子与第一驱动节点之间，第九晶体管和第十晶体管包括共同结合到采样节点的栅电极；第十一晶体管，结合在进位信号的进位输出端子与在第九晶体管和第十晶体管之间的第三节点之间，第十一晶体管包括结合到第一驱动节点的栅电极。

第十一晶体管可以被构造为响应于第一驱动节点的电压，向所述第三节点供应所述进位信号。

第二控制器还可以包括：电容器，结合在向其施加第二电源的第二电力端子与采样节点之间；第十二晶体管和第十三晶体管，串联结合在向其施加第三电源的第三电力端子与第二驱动节点之间。第十二晶体管可以包括接收控制时钟信号的栅电极，并且第十三晶体管可以包括结合到采样节点的栅电极。

第一输出缓冲器可以包括：第十六晶体管，结合在向其施加时钟信号的第二时钟端子与进位输出端子之间，第十六晶体管包括结合到第一节点的栅电极；第十七晶体管，结合在进位输出端子和向其施加第二电源的第二电力端子之间，第十七晶体管包括结合到第二节点的栅电极。

第二输出缓冲器可以包括：第十八晶体管，结合在向其施加扫描时钟信号的扫描时钟端子与第一输出端子之间，第十八晶体管包括结合到第一驱动节点的栅电极；第十九晶体管，结合在向其施加第三电源的第三电力端子与第一输出端子之间，第十九晶体管包括结合到第二驱动节点的栅电极。

第三输出缓冲器还可以包括：第二十晶体管，结合在向其施加感测时钟信号的感测时钟端子与第二输出端子之间，第二十晶体管包括结合到第一驱动节点的栅电极；第二十一晶体管，结合在向其施加第三电源的第三电力端子与第二输出端子之间，第二十一晶体管包括结合到第二驱动节点的栅电极。

第三控制器可以包括：第二十二晶体管，结合在第一节点和第一驱动节点之间，第二十二晶体管包括接收显示开启信号的栅电极；以及第二十三晶体管，结合在第二节点和第二驱动节点之间，第二十三晶体管包括接收显示开启信号的栅电极。

根据发明的一个或更多个实施例，显示装置包括：多个像素，分别结合到扫描线、读出线和数据线；扫描驱动器，包括：多个级，被构造为分别向扫描线和读出线供应扫描信号和感测信号，所述多个级包括第n级，第n级包括：第一节点；第二节点；第一驱动节点；第二驱动节点；采样节点；第一驱动控制器，被构造为响应于来自第n级之前的级的先前的进位信号来控制第一节点的电压和第二节点的电压；第二驱动控制器，被构造为基于感测开启信号、后续的进位信号、第一电源的电压、第一节点的电压和采样节点的电压，来控制结合到第一节点的第一驱动节点的电压，并且基于采样节点的电压和控制时钟信号，来控制第二驱动节点的电压；输出缓冲器，包括：第一输出缓冲器，被构造为响应于第一节点的电压和第二节点的电压而输出第n时钟信号作为进位信号；第二输出缓冲器，被构造为响应于第一驱动节点的电压和第二驱动节点的电压而输出第n扫描时钟信号作为扫描信号；第三输出缓冲器，被构造为响应于第一驱动节点的电压和第二驱动节点的电压，输出第n感测时钟信号作为感测信号；连接控制器，被构造为将第一节点和第一驱动节点彼此电结合，并且将第二节点和第二驱动节点彼此电结合，其中，n为自然数。

第二驱动控制器可以包括：第八晶体管，结合在向其施加后续的个进位信号的输入端子与采样节点之间，第八晶体管包括接收感测开启信号的栅电极；第九晶体管，结合在第九晶体管和第十晶体管之间的第三节点和第一驱动节点之间，第九晶体管包括结合到向其施加第一控制时钟信号的第一控制时钟端子的栅电极；第十晶体管，结合在向其施加第二控制时钟信号的第二控制时钟端子与第三节点之间，第十晶体管包括结合到采样节点的栅电极；第十一晶体管，结合在向其施加第一电源的第一电力端子与第三节点之间，第十一晶体管包括结合到第一驱动节点的栅电极；第三电容器，结合在向其施加第二电源的第二电力端子与采样节点之间。

第九晶体管可以是能操作为当第一控制时钟信号被供应时将第一电源的电压供应到第一驱动节点，第一电源的电压通过第十一晶体管施加。

第二驱动控制器还可以包括：第十二晶体管和第十三晶体管，串联结合在向其施加第三电源的第三电力端子与第二驱动节点之间。第十二晶体管可以包括接收第二控制时钟信号的栅电极，第十三晶体管可以包括结合到采样节点的栅电极。

第二驱动控制器还可以包括：第五电容器，结合在第八晶体管的栅电极与采样节点之间。

第二驱动控制器还可以包括：第二十七晶体管，二极管结合在向其施加第一电源的第一电力端子与采样节点之间。

第二驱动控制器可以包括：第八晶体管，结合在向其施加后续的进位信号的输入端子与采样节点之间，第八晶体管包括接收感测开启信号的栅电极；第九晶体管和第十晶体管，串联结合在向其施加控制时钟信号的控制时钟端子与第一驱动节点之间，第九晶体管和第十晶体管包括共同结合到采样节点的栅电极；第十一晶体管，结合在向其施加第一电源的第一电力端子与在第九晶体管和第十晶体管之间的第三节点之间，第十一晶体管包括结合到第一驱动节点的栅电极。

第二驱动控制器可以包括：第八晶体管，结合在向其施加后续的进位信号的输入端子与采样节点之间，第八晶体管包括接收感测开启信号的栅电极；第九晶体管和第十晶体管，串联结合在向其施加控制时钟信号的控制时钟端子与第一驱动节点之间，第九晶体管和第十晶体管包括共同结合到采样节点的栅电极；第十一晶体管，二极管结合在输出进位信号的进位输出端子与在第九晶体管与第十晶体管之间的第三节点之间，或者二极管结合在第三节点与输出扫描信号的输出端子之间。

第一驱动控制器可以包括：第一晶体管，结合在向其施加第一电源的第一电力端子与第一节点之间，第一晶体管包括接收先前的进位信号或扫描起始信号的栅电极；第二晶体管和第三晶体管，串联结合在第一节点与输出进位信号的进位输出端子之间；第四晶体管，结合在第一节点和进位输出端子之间，第四晶体管包括接收后续的进位信号的栅电极；第五晶体管，结合在向其施加时钟信号的第一时钟端子与第二节点之间，第五晶体管包括结合到第一节点的栅电极；第六晶体管，结合在向其施加第一电源的第一电力端子与第二节点之间，第六晶体管包括结合到第一时钟端子的栅电极；第七晶体管，二极管结合在第一电力端子和第二节点之间。

第一驱动控制器还可以包括结合在第五晶体管的栅电极与第一节点之间的第二十六晶体管，第二十六晶体管包括结合到第一电力端子的栅电极。

根据本公开的扫描驱动器和具有该扫描驱动器的显示装置可以包括使第一节点、第二节点、第一驱动节点、第二驱动节点以及采样节点中的至少一个的电压的变化(波动)稳定以及使包括在级中的晶体管的劣化最小化的构造。因此，即使在长时间使用中，也能够在显示时段和感测时段中稳定地输出第一扫描信号和第二扫描信号，并且能够改善显示装置的可靠性。

应当理解，前面的总体描述和下面的详细描述都是示例性和说明性的，并且旨在提供对所要求保护的发明的进一步说明。

附图说明

附图被包括以提供对发明的进一步理解并且附图并入本说明书中并构成本说明书的一部分，附图示出了发明的示例性实施例，并且与描述一起用于解释发明构思。

图1是示出根据本公开的示例性实施例的显示装置的框图。

图2是示出包括在图1中所示的显示装置中的像素的示例的示意性电路图。

图3是示出根据示例性实施例的扫描驱动器的图。

图4是示出包括在图3中所示的扫描驱动器中的级的示例的示意性电路图。

图5是示出图4中所示的级的操作的示例的时序图。

图6是示出包括在图4中所示的级中的第一驱动控制器的一部分的示例的示意性电路图。

图7是示出包括在图4中所示的级中的第二驱动控制器的一部分的示例的示意性电路图。

图8是示出包括在图4中所示的级中的第二驱动控制器的一部分的示例的示意性电路图。

图9是示出包括在图4中所示的级中的第二驱动控制器的一部分的示例的示意性电路图。

图10是示出包括在图4中所示的级中的结合控制器的一部分的示例的示意性电路图。

图11是示出包括在图3中所示的扫描驱动器中的级的示例的示意性电路图。

图12是示出根据示例性实施例的扫描驱动器的图。

图13是示出包括在图12中所示的扫描驱动器中的级的示例的电路图。

图14是示出图13中所示的级的操作的示例的时序图。

图15是示出包括在图12中所示的扫描驱动器中的级的示例的电路图。

图16是示出根据示例性实施例的扫描驱动器的图。

图17是包括在图16中所示的扫描驱动器中的级的第一示例性实施例的电路图。

图18是示出图17中所示的级的操作的示例的时序图。

图19是包括在图16中所示的扫描驱动器中的级的第二示例性实施例的电路图。

图20是包括在图16中所示的扫描驱动器中的级的第三示例性实施例的电路图。

图21是包括在图16中所示的扫描驱动器中的级的第四示例性实施例的电路图。

图22是包括在图16中所示的扫描驱动器中的级的第五示例性实施例的电路图。

图23是包括在图16中所示的扫描驱动器中的级的第六示例性实施例的电路图。

图24是示出图23中所示的级的操作的示例的时序图。

图25是包括在图16中所示的扫描驱动器中的级的第七示例性实施例的电路图。

图26是包括在图16中所示的扫描驱动器中的级的第八示例性实施例的电路图。

具体实施方式

在下面的描述中，出于解释的目的，阐述了许多具体的细节以提供对发明的各种示例性实施例或实施方式的彻底的理解。如在这里使用的“实施例”和“实施方式”是作为采用这里公开的一个或更多个发明构思的装置或方法的非限制示例的可互换词语。然而，明显的是，可以在没有这些具体细节或者在具有一个或更多个等同布置的情况下实施各种示例性实施例。在其它情况下，以框图形式示出了公知的结构和装置，以免不必要地模糊各种示例性实施例。此外，各种示例性实施例可以不同，但不必是排它的。例如，在不脱离发明构思的情况下，示例性实施例的具体形状、构造和特性可以在另一示例性实施例中使用或实现。

除非另有说明，否则示出的示例性实施例将被理解为提供实际上可以以其实现发明构思的一些方式的变化的细节的示例性特征。因此，除非另有说明，否则在不脱离发明构思的情况下，可以对各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独地或共同地称为“元件”)进行另外组合、分离、互换和/或重新布置。

在附图中，为了清楚和/或描述性的目的，可以夸大元件的尺寸和相对尺寸。当示例性实施例可以被不同地实施时，可以不同于所描述的顺序来执行具体的处理顺序。例如，可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的处理。此外，同样的附图标记表示同样的元件。

当诸如层的元件被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或中间层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或中间层。为此，术语“连接”可以指在具有或不具有中间元件的情况下的物理连接、电连接和/或流体连接。为了本公开的目的，“X、Y和Z中的至少一个(种/者)”和“从由X、Y和Z组成的组中选择的至少一个(种/者)”可以理解为仅X、仅Y、仅Z或者X、Y和Z中的两个(种/者)或更多个(种/者)的任何组合，诸如以XYZ、XYY、YZ和ZZ为例。如在这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和全部组合。

虽然这里可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应被这些术语限制。这些术语用来将一个元件与另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。

为了描述性目的，可以在这里使用诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高的”、“侧”(例如，如在“侧壁”中)等的空间相对术语，来描述如附图中示出的一个元件与另一(其它)元件的关系。空间相对术语意图包括除了附图中描绘的方位之外设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例性术语“在……下方”可以包括上方和下方两种方位。此外，设备可以以其他方式(例如，旋转90度或者在其它方位处)定位，如此，相应地解释在这里使用的空间相对描述语。

这里使用的术语是出于描述特定实施例的目的，而不意图进行限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。此外，当术语“包含”和/或“包括”以及它们的变型在本说明书中使用时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还要注意的是，如这里所使用的，术语“基本”、“大约”和其它相似的术语被用作近似的术语而不用作程度的术语，如此，它们被用来解释由本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。

如本领域中惯常的，用功能块、单元和/或模块，一些示例性实施例被描述并在附图中示出。本领域技术人员将理解的是，这些块、单元和/或模块通过可以利用基于半导体的制造技术或其它制造技术来形成的诸如逻辑电路的电子(或光学)电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等物理地实现。在通过微处理器或其它相似的硬件来实现块、单元和/或模块的情况下，可以利用软件(例如，微代码)对它们进行编程和控制，以执行这里所讨论的各种功能，并且可以可选地通过固件和/或软件来驱动它们。还预期的是，每个块、单元和/或模块可以通过专用硬件实现，或者作为执行某些功能的专用硬件和执行其它功能的处理器(例如，一个或更多个编程的微处理器和相关电路)的组合来实现。此外，在不脱离发明构思的范围的情况下，一些示例性实施例的每个块、单元和/或模块可以物理地分离成两个或更多个交互的且分立的块、单元和/或模块。此外，在不脱离发明构思的范围的情况下，一些示例性实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。

除非另外定义，否则这里所使用的所有术语(包括技术术语和科学术语)具有与本公开是其一部分的领域的普通技术人员所通常理解的意思相同的意思。除非这里明确这样定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关领域的上下文中的它们的含义一致的含义，而不应以理想的或过于形式化的含义来进行解释。

图1是示出根据本公开的示例性实施例的显示装置的框图。

参照图1，显示装置1000可以包括扫描驱动器100、显示面板200、数据驱动器300、补偿器400和时序控制器500。

显示装置1000可以用自发光显示装置、液晶显示装置或量子点显示装置等来实现。显示装置1000可以是平板显示装置、柔性显示装置、弯曲显示装置、可折叠显示装置或可弯曲显示装置。此外，显示装置100可以应用于透明显示装置、头戴式显示装置和可穿戴式显示装置等。

时序控制器500可以生成与从外部供应的同步信号对应的数据驱动控制信号DCS和扫描驱动控制信号SCS。由时序控制器500生成的数据驱动控制信号DCS可以供应到数据驱动器300，由时序控制器500生成的扫描驱动控制信号SCS可以供应到扫描驱动器100。在示例性实施例中，时序控制器500可以基于从外部图形源等接收到的图像信息来生成图像数据RGB，并将图像数据RGB供应到数据驱动器300。

数据驱动控制信号DCS可以包括源起始脉冲和多个时钟信号。源起始脉冲控制数据的采样起始时间。时钟信号可以用于控制采样操作。

扫描驱动控制信号SCS可以包括扫描起始信号和多个时钟信号。扫描起始信号控制扫描信号的第一时序。时钟信号可以用于使扫描起始信号移位。

扫描驱动器100可以被供应有来自时序控制器500的扫描驱动控制信号SCS。被供应有扫描驱动控制信号SCS的扫描驱动器100向第一扫描线SC1至SCn(n是大于0的自然数)供应扫描信号。在示例中，扫描驱动器100可以向第一扫描线SC1至SCn顺序地供应扫描信号。当向第一扫描线SC1至SCn顺序地供应扫描信号时，可以以水平线为单位选择像素PX。为此，扫描信号可以被设定为栅极导通电压(例如，逻辑高电平)，使得包括在像素PX中的晶体管可以导通。

扫描驱动器100可以基于扫描驱动控制信号SCS向第二扫描线SS1至SSn供应感测信号。当向第二扫描线SS1至SSn供应感测信号时，可以以水平线为单位选择像素PX。感测信号可以被设定为栅极导通电压(例如，逻辑高电平)，使得包括在像素PX中的晶体管可以导通。

栅极导通电压并不是指一个固定的电压值，而是可以指使被供应有栅极导通电压的晶体管导通的电压。因此，预定输入信号所具有的栅极导通电压的值和在预定节点中充入的栅极导通电压的值可以彼此相等或不同。

数据驱动器300可以被供应有来自时序控制器500的数据驱动控制信号DCS和图像数据RGB。数据驱动器300可以将图像数据RGB转换为模拟数据信号，并向数据线D1至Dm(m是大于0的自然数)供应数据信号。供应到数据线D1至Dm的数据信号可以被供应到由扫描信号选择的像素PX。为此，数据驱动器300可以向数据线D1至Dm供应数据信号以与扫描信号同步。

补偿器400可以通过感测线SL1至SLm向像素PX供应预定电压，并且可以根据从像素PX提取的电流或电压来检测像素PX的特性。所提取的电流或电压可以对应于感测值，补偿器400可以基于感测值的变化、感测值与预定参考之间的差等来检测驱动晶体管和/或发光器件的特性的变化。

补偿器400可以基于检测到的感测值来计算用于补偿图像数据RGB或与图像数据RGB对应的数据信号的补偿值。因此，可以补偿像素PX的劣化。可以将补偿值提供给时序控制器500或数据驱动器300。

在显示时段期间，补偿器400可以通过感测线SL1至SLm向显示面板200供应用于图像显示的预定参考电压。此外，在感测时段期间，补偿器400可以通过感测线SL1至SLm向显示面板200供应用于感测的预定参考电压或初始化电压。

尽管在图1中示出了补偿器400是独立组件的情况，但是补偿器400的至少一些组件可以包括在数据驱动器300或时序控制器500中。

显示面板200包括结合到第一扫描线SC1至SCn、第二扫描线SS1至SSn、感测线SL1至SLm以及数据线D1至Dm的像素PX。在示例性实施例中，可以从显示面板200中排除感测线SL1至SLm，并且可以通过数据线D1至Dm执行数据信号的供应和感测值的提取。

显示面板200可以从外部被供应有第一驱动电源ELVDD和第二驱动电源ELVSS。例如，第一驱动电源ELVDD的电压可以大于第二驱动电源ELVSS的电压。

在一些情况下，除了第一扫描线SC1至SCn、第二扫描线SS1至SSn以及数据线D1至Dm之外，像素PX还可以结合到发射控制线。还可以在显示装置1000中设置用于输出发射控制信号的发射驱动器。

图2是示出包括在图1中所示的显示装置中的像素的示例的示意性电路图。

为了便于描述，在图2中示出了结合到第i第一扫描线SCi、第i第二扫描线SSi、第j数据线Dj和第j感测线SLj的像素PXij。

像素PXij可以包括驱动晶体管M1、开关晶体管M2、感测晶体管M3、存储电容器Cst和发光器件LED。

开关晶体管M2可以包括结合到第j数据线Dj的第一电极、结合到第i第一扫描线SCi的栅电极以及结合到第一节点Na的第二电极。

开关晶体管M2可以在从第i第一扫描线SCi供应扫描信号时导通，以将从第j数据线Dj接收的数据信号供应到存储电容器Cst(或控制第一节点Na的电位)。结合在第一节点Na与第二节点Nb之间的存储电容器Cst可以充入与数据信号对应的电压。

驱动晶体管M1可以包括结合到第一驱动电源ELVDD的第一电极、结合到发光元件(也可被称为发光器件)LED的第二电极以及结合到第一节点Na的栅电极。驱动晶体管M1可以控制与栅极-源极电压对应的流过发光元件LED的电流量。

感测晶体管M3可以包括结合到第j感测线SLj的第一电极、结合到第二节点Nb的第二电极以及结合到第i第二扫描线SSi的栅电极。感测晶体管M3可以在感测信号被供应到第i第二扫描线SSi时导通，以控制第二节点Nb的电位。可选地，感测晶体管M3可以在感测信号被供应到第i第二扫描线SSi时导通，以提取流过发光元件LED或驱动晶体管M1的电流。

发光元件LED可以包括结合到驱动晶体管M1的第二电极的第一电极(阳电极)和结合到第二驱动电源ELVSS的第二电极(阴电极)。发光元件LED可以产生与从驱动晶体管M1供应的电流量对应的光。

发光元件LED可以是有机发光二极管或无机发光二极管。

在图2中，晶体管M1、M2和M3中的每个的第一电极可以被设定为源电极和漏电极中的任何一个，并且晶体管M1、M2和M3中的每个的第二电极可以被设定为与第一电极不同的电极。例如，当第一电极被设定为源电极时，第二电极可以被设定为漏电极。

尽管晶体管M1、M2和M3可以用如图2中所示的NMOS晶体管实现，但是本公开不限于此，并且晶体管M1、M2和M3可以用PMOS晶体管实现。

图3是示出根据本公开的示例性实施例的扫描驱动器的示意性电路图。

参照图3，扫描驱动器100可以包括多个级ST1、ST2、ST3、ST4、……、STn。

级ST1、ST2、ST3、ST4、……、STn可以响应于扫描起始信号SSP，分别向第一扫描线SC1、SC2、SC3、SC4、……、SCn供应第一扫描信号SC(1)、SC(2)、SC(3)、SC(4)、……、SC(n)，并分别向第二扫描线SS1、SS2、SS3、SS4、……、SSn供应第二扫描信号SS(1)、SS(2)、SS(3)、SS(4)、……、SS(n)。例如，第k级可以将第k扫描信号输出到第k第一扫描线。在示例性实施例中，可以将用于控制第一扫描信号的时序的扫描起始信号SSP供应到第一级ST1和第二级ST2。可以以相同的时序或不同的时序将扫描起始信号SSP供应到第一级ST1和第二级ST2。

级ST1、ST2、ST3、ST4、……、STn中的每个可以包括第一输入端子IN1、第二输入端子IN2、第三输入端子IN3、第四输入端子IN4、第一时钟端子CK1、第二时钟端子CK2、感测时钟端子SSCK、第一控制时钟端子S_CK1、第二控制时钟端子S_CK2、第三控制时钟端子S_CK3、第一电力端子V1、第二电力端子V2、第三电力端子V3、进位输出端子CR、第一输出端子OUT1和第二输出端子OUT2。

第一输入端子IN1可以接收扫描起始信号SSP或先前的进位信号。在示例性实施例中，可以将扫描起始信号SSP供应到第一级ST1和第二级ST2中的每个的第一输入端子IN1，可以将先前级的进位信号施加到除了第一级ST1和第二级ST2之外的每个级的第一输入端子IN1。在示例性实施例中，可以将第k-2(k为3或更大的自然数)进位信号施加到第k级的第一输入端子IN1。

第二输入端子IN2可以接收感测开启信号SEN_ON。感测开启信号SEN_ON是用于在感测时段中输出扫描信号和/或感测信号的控制信号，在所述感测时段中可以感测包括在像素中的驱动晶体管的迁移率、阈值电压和包括在像素中的发光元件LED的电流特性。例如，可以通过感测开启信号SEN_ON将栅极导通电压存储在级中所包括的采样节点中。在示例性实施例中，感测时段可以包括在一帧期间的垂直消隐时段中。

第三输入端子IN3可以接收显示开启信号DIS_ON。显示开启信号DIS_ON可以在一帧期间的显示时段中具有栅极导通电压，并且可以在所述一帧期间的感测时段中具有栅极截止电压。

第四输入端子IN4可以接收后续的进位信号。后续的进位信号可以是从当前级的进位信号被输出时起在预定时间消逝之后供应的进位信号中的一个。在示例性实施例中，可以将第k+2进位信号或第k+3进位信号施加到第k级STk的第四输入端子IN4(k为n-3或更小的自然数)。在示例性实施例中，时序控制器500还可以将虚设进位信号供应到第n-2级ST(n-2)、第n-1级ST(n-1)和第n级STn中的每个的第四输入端子IN4。例如，供应到第n-2级ST(n-2)的第四输入端子IN4的虚设进位信号可以是从第n进位信号移位(或延迟)的进位信号。供应到第n级STn的第四输入端子IN4的虚设进位信号可以是从供应到第n-1级ST(n-1)的第四输入端子IN4的虚设进位信号移位(或延迟)的进位信号。

第一时钟信号至第四时钟信号CLK1、CLK2、CLK3和CLK4之中的两个不同的时钟信号可以施加到第一时钟端子CK1和第二时钟端子CK2。在示例性实施例中，当第一时钟信号CLK1和第三时钟信号CLK3分别输入到第k级STk的第一时钟端子CK1和第二时钟端子CK2时，第二时钟信号CLK2和第四时钟信号CLK4可分别输入到第k+1级ST(k+1)的第一时钟端子CK1和第二时钟端子CK2，第三时钟信号CLK3和第一时钟信号CLK1可以分别输入到第k+2级ST(k+2)的第一时钟端子CK1和第二时钟端子CK2，第四时钟信号CLK4和第一时钟信号CLK1可以分别输入到第k+3级ST(k+3)的第一时钟端子CK1和第二时钟端子CK2。

第一时钟信号至第四时钟信号CLK1、CLK2、CLK3和CLK4可以用于控制第一扫描信号SC(1)、SC(2)、SC(3)、SC(4)、……、SC(n)的输出。在示例性实施例中，第一时钟信号CLK1和第三时钟信号CLK3可以是具有半个水平时段1/2H的差的信号，第二时钟信号CLK2和第四时钟信号CLK4可以是具有半个水平时段1/2H的差的信号。

在示例性实施例中，时钟信号CLK1、CLK2、CLK3和CLK4中的每个的栅极导通电压时段可以对应于水平时段1H。另外，第一时钟信号CLK1的栅极导通电压时段和第二时钟信号CLK2的栅极导通电压时段可以在1/4水平时段1/4H期间彼此重叠。然而，这仅是说明性的，并且时钟信号CLK1、CLK2、CLK3和CLK4的波形关系不限于此。另外，供应到一个级的时钟信号的数量不限于此。

第一时钟信号至第四时钟信号CLK1、CLK2、CLK3和CLK4中的每个可以被设定为其中逻辑高电平和逻辑低电平交替地重复的方波信号。逻辑高电平可以对应于栅极导通电压，逻辑低电平可以对应于栅极截止电压。例如，逻辑高电平可以是大约10V至大约30V的电压值，逻辑低电平可以是大约-16V至大约-3V的电压值。

感测时钟端子SSCK可以接收第一感测时钟信号至第四感测时钟信号CLK1_SS至CLK4_SS中的任何一个。例如，在显示时段期间，感测时钟端子SSCK可以接收与输入到第二时钟端子CK2的时钟信号同步的感测时钟信号。在示例中，在显示时段期间，第一时钟信号至第四时钟信号CLK1、CLK2、CLK3和CLK4可以分别具有与第一感测时钟信号CLK1_SS至第四感测时钟信号CLK4_SS相同的波形。

第一感测时钟信号CLK1_SS至第四感测时钟信号CLK4_SS可以用于控制第二扫描信号SS(1)、SS(2)、SS(3)、SS(4)、……、SS(n)的输出。第一感测时钟信号CLK1_SS至第四感测时钟信号CLK4_SS可以在感测时段中具有栅极导通电压。第一感测时钟信号CLK1_SS至第四感测时钟信号CLK4_SS可以具有分别与第二扫描信号SS(1)、SS(2)、SS(3)、SS(4)、……、SS(n)的输出同步的栅极导通电压。在示例性实施例中，在显示时段期间，第一感测时钟信号CLK1_SS至第四感测时钟信号CLK4_SS可以被构造为具有1/4水平时段1/4H的差或更大的差。在本公开的各种实施例中，感测时钟信号CLK1_SS至CLK4_SS可以被设定为分别与时钟信号CLK1、CLK2、CLK3和CLK4同步。

在示例性实施例中，感测时钟信号CLK1_SS至CLK4_SS中的每个的栅极导通电压时段可以对应于两个水平时段2H。另外，第一感测时钟信号CLK1_SS的栅极导通电压时段和第二感测时钟信号CLK2_SS的栅极导通电压时段可以在1/4水平时段1/4H期间彼此重叠。然而，这仅是说明性的，并且感测时钟信号CLK1_SS至CLK4_SS的波形关系不限于此。

第一控制时钟端子S_CK1、第二控制时钟端子S_CK2和第三控制时钟端子S_CK3可以分别接收第一控制时钟信号S_CLK1、第二控制时钟信号S_CLK2和第三控制时钟信号S_CLK3。第一控制时钟信号S_CLK1至第三控制时钟信号S_CLK3可以用于控制第一驱动节点的电压。例如，第一控制时钟信号S_CLK1至第三控制时钟信号S_CLK3可以在用于像素感测的垂直消隐时段的至少一部分时段期间具有栅极导通电压。

第一电力端子V1可以接收第一电源VGH的电压，第二电力端子V2可以接收第二电源VGL1的电压，第三电力端子V3可以接收第三电源VGL2的电压。第一电源VGH可以被设定为栅极导通电压。第二电源VGL1和第三电源VGL2可以被设定为栅极截止电压。

在示例性实施例中，第二电源VGL1和第三电源VGL2可以相同。在示例性实施例中，第二电源VGL1的电压电平可以小于第三电源VGL2的电压电平。例如，第二电源VGL1可以被设定为大约-9V，第三电源VGL2可以被设定为大约-6V。

进位输出端子CR可以输出进位信号。第一输出端子OUT1可以输出第一扫描信号SC(1)、SC(2)、SC(3)、SC(4)、……、SC(n)中的一个。第二输出端子OUT2可以输出第二扫描信号SS(1)、SS(2)、SS(3)、SS(4)、……、SS(n)中的一个。

图4是示出包括在图3中所示的扫描驱动器中的级的示例的示意性电路图。

参照图1、图2、图3和图4，第k级STk(k为大于0的自然数)可以包括第一驱动控制器110、第二驱动控制器120、输出缓冲器130A、130B和130C以及结合控制器140。

在示例性实施例中，包括在第k级STk中的晶体管可以是氧化物半导体晶体管。也就是说，晶体管的半导体层(有源图案)可以由氧化物半导体形成。

第一驱动控制器110可以响应于先前的进位信号CR(k-2)来控制第一节点N1的电压和第二节点N2的电压。在示例性实施例中，先前的进位信号CR(k-2)可以是第k-2进位信号CR(k-2)。然而，这仅是说明性的，先前的进位信号不限于第k-2进位信号CR(k-2)。例如，先前的进位信号可以是第k-1进位信号CR(k-1)。

可以基于第一节点N1的电压和第二节点N2的电压来控制第k进位信号CR(k)的输出。例如，第一节点N1的电压是用于控制第k进位信号CR(k)的输出的电压。

此外，在示例性实施例中，在显示时段中，可以通过第一节点N1的电压来确定第一驱动节点QN1的电压，并且可以通过第二节点N2的电压来确定第二驱动节点QN2的电压。因此，在显示时段中，可以通过第一节点N1的电压和第二节点N2的电压来控制第k第一扫描信号SC(k)的输出。

换句话说，第一驱动控制器110可以基于显示时段中的多个输入信号执行控制进位信号CR(k)的输出和第一扫描信号SC(k)的输出的操作。

在示例性实施例中，第一驱动控制器110可以包括用于控制第一节点N1的电压的第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4以及用于控制第二节点N2的电压的第五晶体管T5、第六晶体管T6和第七晶体管T7。

第一晶体管T1可以结合在向其施加第一电源VGH的第一电力端子V1与第一节点N1之间。第一晶体管T1可以包括接收第k-2进位信号CR(k-2)或扫描起始信号SSP的栅电极。第一晶体管T1可以响应于第k-2进位信号CR(k-2)将第一节点N1的电压预充电到第一电源VGH的电压。

第二晶体管T2和第三晶体管T3可以结合在第一节点N1与进位输出端子CR之间。第二晶体管T2可以包括接收第三时钟信号CLK3的栅电极。第三晶体管T3可以包括结合到第二节点N2的栅电极。第二晶体管T2和第三晶体管T3可以保持第一节点N1的电压。

第四晶体管T4可以结合在第一节点N1与进位输出端子CR之间。第四晶体管T4可以包括接收第k+2进位信号CR(k+2)的栅电极。第四晶体管T4可以对在第一节点N1充入的电压进行放电。例如，可以与第四晶体管T4的导通时间(即，第k+2进位信号CR(k+2)的上升时间)同步地对第一节点N1的电压进行放电。

第五晶体管T5可以结合在向其施加第一时钟信号CLK1的第一时钟端子CK1与第二节点N2之间。第五晶体管T5可以包括结合到第一节点N1的栅电极。第六晶体管T6可以结合在第二节点N2与向其供应第一电源VGH的第一电力端子V1之间。第六晶体管T6可以包括接收第一时钟信号CLK1的栅电极。第七晶体管T7可以二极管结合在第一电力端子V1与第二节点N2之间。

第五晶体管T5至第七晶体管T7可以基于第一时钟信号CLK1来控制第二节点N2的电压。

第二驱动控制器120可以基于感测开启信号SEN_ON、后续的进位信号CR(k+2)、第一控制时钟信号S_CLK1、第二控制时钟信号S_CLK2、第一节点N1的电压和采样节点SN的电压来控制结合到第一节点N1的第一驱动节点QN1的电压。第二驱动控制器120还可以基于采样节点SN的电压和第一驱动节点QN1的电压来控制第二驱动节点QN2的电压。

第二驱动控制器120可以在感测时段期间控制第一驱动节点QN1的电压和第二驱动节点QN2的电压。在感测时段中，可以通过第一驱动节点QN1的电压和第二驱动节点QN2的电压来控制第一扫描信号SC(k)和第二扫描信号(在下文中也可被称为感测信号)SS(k)的输出。在示例性实施例中，感测时段可以是其中感测包括在像素中的驱动晶体管的迁移率的迁移率感测时段。

在示例性实施例中，第二驱动控制器120可以包括用于控制第一驱动节点QN1的电压的第八晶体管T8、第九晶体管T9、第十晶体管T10和第十一晶体管T11以及用于控制第二驱动节点QN2的电压的第十二晶体管T12和第十三晶体管T13。第二驱动控制器120还可以包括用于在预定时段内将第一驱动节点QN1的电压稳定地保持为栅极截止电压的第十四晶体管T14和第十五晶体管T15。

第八晶体管T8可以结合在向其施加后续的进位信号的第四输入端子IN4与采样节点SN之间。第八晶体管T8可以包括接收感测开启信号SEN_ON的栅电极。在示例性实施例中，后续的进位信号可以是第k+2进位信号CR(k+2)。响应于感测开启信号SEN_ON，第八晶体管T8可以将第k+2进位信号CR(k+2)的栅极导通电压充入采样节点SN中。感测开启信号SEN_ON可以具有与第k+2进位信号CR(k+2)同步的栅极导通电压。可选地，其中感测开启信号SEN_ON具有栅极导通电压的时段可以包括在其中第k+2进位信号CR(k+2)具有栅极导通电压的时段中。

第二驱动控制器120还可以包括第三电容器C3。第三电容器C3可以结合在接收第二电源VGL1的第二电力端子V2与采样节点SN之间。在显示时段期间，可以响应于感测开启信号SEN_ON，通过第三电容器C3来保持采样节点SN中充入的栅极导通电压。

第九晶体管T9和第十晶体管T10可以串联结合在向其施加第一控制时钟信号S_CLK1的第一控制时钟端子S_CK1与第一驱动节点QN1之间。第九晶体管T9与第十晶体管T10之间的节点可以被定义为第三节点N3。

第九晶体管T9可以结合在第三节点N3与第一驱动节点QN1之间。第九晶体管T9可以包括结合到采样节点SN的栅电极。

第十晶体管T10可以结合在第三节点N3与第一控制时钟端子S_CK1之间。第十晶体管T10可以包括结合到向其施加第二控制时钟信号S_CLK2的第二控制时钟端子S_CK2的栅电极。在示例性实施例中，第二控制时钟信号S_CLK2的栅极截止电压可以小于第一时钟信号S_CLK1的栅极截止电压以及供应到采样节点SN的低电压。

在示例性实施例中，第十晶体管T10的栅电极可以共同地结合到第九晶体管T9的栅电极和采样节点SN。

第九晶体管T9和第十晶体管T10可以响应于采样节点SN的电压和第二时钟信号S_CLK2来控制第一驱动节点QN1的电压。能够通过第九晶体管T9和第十晶体管T10的导通，防止或抑制第一驱动节点QN1的电压在垂直消隐时段(例如，感测时段)中过度升高(或放大)。因此，能够使结合在第一节点N1和第一驱动节点QN1之间的第二十二晶体管T22等的劣化最小化。

第十一晶体管T11可以二极管结合在第三节点N3和输出进位信号CR(k)的进位输出端子CR之间。第十一晶体管T11响应于进位信号CR(k)而保持第三节点N3的电压，使得能够防止或抑制第九晶体管T9的漏极-源极电压的不必要的增大。因此，能够防止或抑制第一控制时钟端子S_CK1和第一驱动节点QN1之间的电流泄漏以及输出缓冲器130B中的电流泄漏。

第十二晶体管T12和第十三晶体管T13可以串联结合在向其施加第三电源VGL2的第三电力端子V3与第二驱动节点QN2之间。第十二晶体管T12可以包括结合到采样节点SN的栅电极，第十三晶体管T13可以包括结合到第一驱动节点QN1的栅电极。

在感测时段中，第十二晶体管T12和第十三晶体管T13可以导通，第三电源VGL2的电压可以施加到第二驱动节点QN2。因此，在感测时段中，第二驱动节点QN2的电压可以保持为栅极截止电压(逻辑低电平)。

第十四晶体管T14和第十五晶体管T15可以串联结合在第一驱动节点QN1与进位输出端子CR之间。第十四晶体管T14可以包括接收第三控制时钟信号S_CLK3的栅电极，第十五晶体管T15可以包括结合到第二驱动节点QN2的栅电极。

在其中第十四晶体管T14和第十五晶体管T15被导通以执行感测的垂直消隐时段之后，第十四晶体管T14和第十五晶体管T15可以将第一驱动节点QN1的电压保持为栅极截止电压。也就是说，第十四晶体管T14和第十五晶体管T15是用于在像素感测之后将第一驱动节点QN1的电压保持为逻辑低电平的组件。因此，能够防止或抑制第一驱动节点QN1处的电压波动(电压起伏)，该电压波动可能在垂直消隐时段之后紧接的显示时段中由第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2等产生。

输出缓冲器130A、130B和130C可以响应于第一节点N1的电压和第二节点N2的电压输出进位信号CR(k)，并响应于第一驱动节点QN1的电压和第二驱动节点QN2的电压输出第一扫描信号SC(k)和/或第二扫描信号SS(k)。

输出缓冲器130A、130B和130C可以包括第十六晶体管T16、第十七晶体管T17、第十八晶体管T18、第十九晶体管T19、第二十晶体管T20和第二十一晶体管T21。输出缓冲器130A、130B和130C还可以包括第一电容器C1、第二电容器C2和第四电容器C4。

第十六晶体管T16可以结合在向其施加第三时钟信号CLK3的第二时钟端子CK2与进位输出端子CR之间。第十六晶体管T16可以包括结合到第一节点N1的栅电极。第十六晶体管T16可以响应于第一节点N1的电压而向进位输出端子CR供应栅极导通电压。例如，第十六晶体管T16可以用作上拉缓冲器。

第十七晶体管T17可以结合在进位输出端子CR与向其施加第二电源VGL1的第二电力端子V2之间。第十七晶体管T17可以包括结合到第二节点N2的栅电极。第十七晶体管T17可以响应于第二节点N2的电压，向进位输出端子CR供应栅极截止电压。例如，第十七晶体管T17可以将进位输出端子CR的电压保持为栅极截止电压电平(即，逻辑低电平)。

第一电容器C1可以结合在第一节点N1和进位输出端子CR之间。第一电容器C1可以用作升压电容器。因此，第十六晶体管T16可以在预定时段期间稳定地保持导通状态。第二电容器C2可以结合在第二节点N2和第二电力端子V2之间。

第十八晶体管T18可以结合在第二时钟端子CK2与第一输出端子OUT1之间。第十八晶体管T18可以包括结合到第一驱动节点QN1的栅电极。第十八晶体管T18可以响应于第一驱动节点QN1的电压，向第一输出端子OUT1供应栅极导通电压。

第十九晶体管T19可以结合在第一输出端子OUT1与向其施加第三电源VGL2的第三电力端子V3之间。第十九晶体管T19可以包括结合到第二驱动节点QN2的栅电极。第十九晶体管T19可以响应于第二驱动节点QN2的电压向第一输出端子OUT1供应栅极截止电压。

第二十晶体管T20可以结合在向其施加第三感测时钟信号CLK3_SS的感测时钟端子SSCK与输出第二扫描信号SS(k)的第二输出端子OUT2之间。第二十晶体管T20的栅电极可以结合到第一驱动节点QN1。第二十晶体管T20可以响应于第一驱动节点QN1的电压向第二输出端子OUT2供应栅极导通电压。例如，第二十晶体管T20可以用作上拉缓冲器。

第二十一晶体管T21可以结合在第二输出端子OUT2与向其施加第三电源VGL2的第三电力端子V3之间。第二十一晶体管T21的栅电极可以结合到第二驱动节点QN2。第二十一晶体管T21可以响应于第二驱动节点QN2的电压向第二输出端子OUT2供应栅极截止电压。

第四电容器C4可以结合在第一驱动节点QN1与第二输出端子OUT2之间。第四电容器C4可以用作升压电容器。因此，第二十晶体管T20能够在预定时段期间稳定地保持导通状态。

结合控制器140可以响应于显示开启信号DIS_ON，使第一节点N1和第一驱动节点QN1彼此电结合，并且使第二节点N2和第二驱动节点QN2彼此电结合。显示开启信号DIS_ON可以在显示时段中具有栅极导通电压，并且可以在感测时段中具有栅极截止电压。

在示例性实施例中，在显示时段中，输出缓冲器130A、130B和130C可以根据第一驱动控制器110的操作通过结合控制器140输出进位信号CR(k)、第一扫描信号SC(k)和第二扫描信号SS(k)。也就是说，在显示时段中，第二驱动控制器120对输出缓冲器130A、130B和130C的输出没有影响。类似地，在感测时段中，输出缓冲器130A、130B和130C可以根据第二驱动控制器120的操作通过结合控制器140输出进位信号CR(k)、第一扫描信号SC(k)和第二扫描信号SS(k)。也就是说，在感测时段中，第一驱动控制器110对输出缓冲器130A、130B和130C的输出没有影响。

在示例性实施例中，结合控制器140可以包括第二十二晶体管T22和第二十三晶体管T23。

第二十二晶体管T22可以结合在第一节点N1和第一驱动节点QN1之间。第二十二晶体管T22的栅电极可以结合到向其施加显示开启信号DIS_ON的第三输入端子IN3。

第二十三晶体管T23可以结合在第二节点N2和第二驱动节点QN2之间。第二十三晶体管T23的栅电极可以结合到向其施加显示开启信号DIS_ON的第三输入端子IN3。

如上所述，根据本公开的示例性实施例的扫描驱动器100的级STk包括第九晶体管至第十一晶体管T9、T10和T11。因此，能够防止或抑制第一驱动节点QN1的电压的过度升高(或放大)，并且能够防止或抑制输出缓冲器130B的电流泄漏。此外，级STk包括第十四晶体管T14和第十五晶体管T15，使得能够防止或抑制第一驱动节点QN1处的电压波动(电压起伏)，该电压波动可能在垂直消隐时段之后紧接的显示时段中由第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2等产生。

因此，能够使级STk中包括的晶体管的劣化最小化，并且能够使在显示时段和感测时段(例如，垂直消隐时段)中第一扫描信号SC(k)的输出和第二扫描信号SS(k)的输出稳定。

图5是示出图4中所示的级的操作的示例的时序图。

在图5中，将主要描述第k级STk的操作。另外，图5中所示的波形的位置、宽度、高度等仅是说明性的，本公开不限于此。

参照图1、图2、图3、图4和图5，一个帧时段可以包括显示时段DP和垂直消隐时段VBP。

在显示时段DP期间，可以向像素行顺序地提供第一扫描信号SC(k)。另外，在显示时段DP期间，可以向像素行顺序地提供第二扫描信号SS(k)。

在显示时段DP中，可以向从多个级之中选择的一个级(例如，第k级STk)供应感测开启信号SEN_ON。仅接收感测开启信号SEN_ON的级可以在紧接显示时段DP的感测时段SP中输出扫描信号。

也就是说，在感测时段SP中所有级之中的仅一个级可以输出扫描信号。可以在感测时段SP期间执行对接收输出的扫描信号的像素的迁移率感测。

然而，这仅是说明性的。可以向多个级供应感测开启信号SEN_ON，并且可以在垂直消隐时段VBP期间执行对多条像素行的迁移率感测。

显示开启信号DIS_ON可以在显示时段DP中具有栅极导通电压，并且可以在垂直消隐时段VBP中具有栅极截止电压。

第一控制时钟信号至第三控制时钟信号S_CLK1、S_CLK2和S_CLK3可以在垂直消隐时段VBP中大致具有栅极导通电压。

在显示时段DP期间，当第k-2进位信号CR(k-2)与施加到第一时钟端子CK1的第一时钟信号CLK1同步地施加到第一驱动控制器110时，第一节点N1的电压和第一驱动节点QN1的电压可以被预充电。也就是说，可以在输出第一扫描信号SC(k)和第二扫描信号SS(k)之前，对第一节点N1的电压和第一驱动节点QN1的电压进行预充电。

随后，当第三时钟信号CLK3具有栅极导通电压时，第一节点N1的电压和第一驱动节点QN1的电压可以通过第一电容器C1升高。此外，可以与第三时钟信号CLK3同步地输出进位信号CR(k)和第一扫描信号SC(k)。另外，也可以与第三感测时钟信号CLK3_SS同步地输出第二扫描信号SS(k)。

随后，可以施加第k+2进位信号CR(k+2)和感测开启信号SEN_ON，并且第k+2进位信号CR(k+2)和感测开启信号SEN_ON彼此重叠。接收感测开启信号SEN_ON的级(在本实施例中，第k级STk)可以在随后的垂直消隐时段VBP中输出用于像素感测的第一扫描信号SC(k)和第二扫描信号SS(k)。第一节点N1的电压和第一驱动节点QN1的电压响应于第k+2进位信号CR(k+2)而被放电，栅极导通电压可以响应于感测开启信号SEN_ON而被充入采样节点SN并保持在采样节点SN中。

在示例性实施例中，感测开启信号SEN_ON的宽度可以小于第k+2进位信号CR(k+2)的宽度。例如，感测开启信号SEN_ON可以比第k+2进位信号CR(k+2)早地改变为栅极截止电压。这是因为，当感测开启信号SEN_ON可能比第k+2进位信号CR(k+2)晚地改变为栅极截止电压时，不希望的栅极截止电压(或低电压)可能提供到采样节点SN。因此，感测开启信号SEN_ON和第k+2进位信号CR(k+2)可以同时升高，并且感测开启信号SEN_ON可以比第k+2进位信号CR(k+2)下降得早。

随后，在感测时段SP开始之前，第一控制时钟信号S_CLK1可以改变为栅极导通电压，显示开启信号DIS_ON可以改变为栅极截止电压。尽管在图5中示出了显示开启信号DIS_ON在第一控制时钟信号S_CLK1改变之后改变的情况，但是第一控制时钟信号S_CLK1和显示开启信号DIS_ON的改变关系不限于此。例如，第一控制时钟信号S_CLK1和显示开启信号DIS_ON可以各自同时上升和下降。

垂直消隐时段VBP可以包括感测时段SP。在示例性实施例中，垂直消隐时段VBP还可以包括在感测时段SP之后的重置时段RP。然而，这仅是说明性的，重置时段RP可以包括在显示时段DP中。

在示例性实施例中，感测时段SP可以包括其中感测驱动晶体管的迁移率和/或阈值电压的第一感测时段SP1和其中感测发光二极管(LED)的电流特性的第二感测时段SP2。此外，感测时段SP可以包括像素重置时段PRP。

当第k级STk在感测时段SP期间输出第一扫描信号SC(k)和第二扫描信号SS(k)时，第三时钟信号CLK3可以在第一感测时段SP1和第二感测时段SP2中具有栅极导通电压，第三感测时钟信号CLK3_SS可以在感测时段SP期间具有栅极导通电压。

在感测时段SP中，第k级STk可以与第三时钟信号CLK3同步地输出第一扫描信号SC(k)。在示例性实施例中，第一扫描信号SC(k)可以在垂直消隐时段VBP期间输出至少两次。可以在第一感测时段SP1中输出第一第一扫描信号SC(k)，并且可以在输出第一第一扫描信号SC(k)时向像素供应用于感测图2中所示的驱动晶体管M1的迁移率和/或阈值电压的电压。可以在像素重置时段PRP中输出第二第一扫描信号SC(k)，并且可以在输出第二第一扫描信号SC(k)时再次施加在先前的显示时段DP中施加到对应像素的数据电压。

另外，在感测时段SP期间，可以与第三感测时钟信号CLK3_SS同步地输出第二扫描信号SS(k)。

在感测时段SP中，显示开启信号DIS_ON可以具有栅极截止电压，并且第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2可以具有栅极导通电压。另外，采样节点SN可以在感测时段SP期间具有栅极导通电压。因此，在感测时段SP期间，第二十二晶体管T22和第二十三晶体管T23保持截止状态，第九晶体管T9和第十晶体管T10保持导通状态。

在示例性实施例中，在第一时间t1处，第二控制时钟信号S_CLK2可以具有与第三时钟信号CLK3和第三感测时钟信号CLK3_SS同步的栅极导通电压。因此，第十晶体管T10导通，第一控制时钟信号S_CLK1的栅极导通电压经由第十晶体管T10和第九晶体管T9提供到第一驱动节点QN1。

第三节点N3的电压通过二极管结合的第十一晶体管T11保持为相对高的电压，使得能够防止或抑制第一驱动节点QN1的过度的电压放大。例如，感测时段SP期间的第一驱动节点QN1的电压可以小于在显示时段DP中升高的第一驱动节点QN1的电压。然而，在感测时段SP期间的第一驱动节点QN1的电压是大于第一扫描信号SC(k)和第二扫描信号SS(k)的栅极导通电压的电压，因此第一扫描信号SC(k)和第二扫描信号SS(k)能够在感测时段SP期间稳定地输出。

随后，在第二时间t2处，第三控制时钟信号S_CLK3可具有栅极导通电压。例如，第三控制时钟信号S_CLK3可以与第三时钟信号CLK3的下降时间同步地改变。然而，这仅是说明性的，第三控制时钟信号S_CLK3的上升时间不限于此。例如，第三控制时钟信号S_CLK3的上升时间可以是任何时间，只要它在显示开启信号DIS_ON的上升时间之前即可。

随后，可以在第二感测时段SP2和像素重置时段PRP之后输出第一扫描信号SC(k)和第二扫描信号SS(k)。

由于采样节点SN的电压和第一驱动节点QN1的电压中的每个在感测时段SP期间具有栅极导通电压，因此第十二晶体管T12和第十三晶体管T13可以保持导通状态。因此，第二驱动节点QN2可以在感测时段SP期间具有栅极截止电压。

在感测时段SP之后的第三时间t3处，第二控制时钟信号S_CLK2可以改变为栅极截止电压。然后，第十晶体管T10可以截止，并且第一驱动节点QN1的电压可以减小到栅极截止电压。

在感测时段SP之后的第四时间t4处，第一控制时钟信号S_CLK1可以改变为栅极截止电压。在示例性实施例中，第三时间t3和第四时间t4可以包括在垂直消隐时段VBP中。尽管在图5中示出了第四时间t4在第三时间t3之后的情况，但是本公开不限于此。例如，第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2可以同时改变为栅极截止电压。

在示例性实施例中，第二控制时钟信号S_CLK2的整个栅极导通电压时段可以与第一控制时钟信号S_CLK1的栅极导通电压时段的至少一部分重叠。

随后，显示开启信号DIS_ON可以具有栅极导通电压，并且显示时段可以开始。

第三控制时钟信号S_CLK3可以保持栅极导通电压直到第五时间t5。当显示时段DP重新开始时，第二驱动节点QN2的电压可以通过第一时钟信号CLK1增大。因此，第十四晶体管T14和第十五晶体管T15可以保持导通状态，并且第一驱动节点QN1的电压可以通过进位信号CR(k)的栅极截止电压保持为预定的低电平(栅极截止电压)。

因此，能够防止或抑制第一驱动节点QN1的电压在垂直消隐时段VBP之后的不期望的增大，并且能够在显示时段DP中稳定地输出第一扫描信号SC(k)和第二扫描信号SS(k)。

在示例性实施例中，第三控制时钟信号S_CLK3改变为栅极截止电压的第五时间t5可以在显示时段DP开始之后的重置时段RP之前。

在示例性实施例中，感测开启信号SEN_ON可以在重置时段RP中具有栅极导通电压。重置时段RP可以设定为第五时间t5之后的时段。第k+2进位信号CR(k+2)具有栅极截止电压，因此，采样节点SN的电压可以重置为栅极截止电压。

如上所述，在根据本公开的示例性实施例的扫描驱动器100中，能够防止或抑制结合到第一驱动节点QN1的晶体管的漏极-源极电压的过度增大，并且能够防止或抑制电流泄漏到第一驱动节点QN1。因此，即使在长时间使用中，也能够稳定地输出第一扫描信号SC(k)和第二扫描信号SS(k)。另外，能够防止或抑制在感测时段SP结束之后第一驱动节点QN1处的电压因第十四晶体管T14和第十五晶体管T15而不期望的增大。因此，能够稳定地输出第一扫描信号SC(k)和第二扫描信号SS(k)。

图6是示出包括在图4中所示的级中的第一驱动控制器的一部分的示例的示意性电路图。

在图6中，用同样的附图标记表示与参照图3和图4描述的组件相同的组件，并且将省略它们的重复描述。

在示例性实施例中，除了第一驱动控制器110A的构造以外，图6中所示的级可以具有与图4中所示的级STk的构造基本相同或相似的构造。

参照图3、图4、图5和图6，第一驱动控制器110A可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、多个第五晶体管T5-1和T5-2、第六晶体管T6、第七晶体管T7a和第二十四晶体管T24。

第一晶体管T1至第四晶体管T4和第六晶体管T6被构造为与图4中所示的第一驱动控制器110中包括的晶体管相同，因此，将省略它们的重复描述。

第一驱动控制器110A可以包括串联结合的多个第五晶体管T5-1和T5-2。第五晶体管T5-1和T5-2可以结合在向其施加第一时钟信号CLK1的第一时钟端子CK1与第二节点N2之间。第五晶体管T5-1和T5-2的栅电极可以共同地结合到第一节点N1。

通过串联结合的第五晶体管T5-1和T5-2能够使不期望的电压降最小化。

第二十四晶体管T24可以结合在向其供应第一电源VGH的第一电力端子V1与第五晶体管T5-1和T5-2之间的中间节点N4之间。第二十四晶体管T24可以包括结合到第二节点N2的栅电极。

第二十四晶体管T24响应于第二节点N2的电压而将中间节点N4的电压保持为第一电源VGH的电压，从而能够防止或抑制第五晶体管T5-1和T5-2的漏极-源极电压的不必要增大。因此，能够防止或抑制电流泄漏到第二节点N2。

第七晶体管T7a可以结合在第一电力端子V1和第二节点N2之间。第七晶体管T7a可以包括结合到向其施加第一控制时钟信号S_CLK1的第一控制时钟端子S_CK1的栅电极。

第七晶体管T7a可以响应于第一控制时钟信号S_CLK1而在垂直消隐时段VBP(即，感测时段SP)期间保持导通状态。因此，在感测时段SP期间，第二节点N2的电压可以稳定地保持为栅极截止电压。

在示例性实施例中，第七晶体管T7a的栅电极可以结合到第二节点N2。

如上所述，能够通过包括在第一驱动控制器110A中的第五晶体管T5-1和T5-2、第七晶体管T7a和第二十四晶体管T24，使泄漏到第二节点N2的电流和不期望的电压起伏最小化。

图7是示出包括在图4中所示的级中的第二驱动控制器的一部分的示例的示意性电路图。

在图7中，用同样的附图标记表示与参照图3和图4描述的组件相同的组件，并且将省略它们的重复描述。

在示例性实施例中，除了第二驱动控制器120A的构造之外，图7中所示的级可以具有与图4中所示的级STk基本相同或相似的构造。

参照图3、图4、图5和图7，第二驱动控制器120A可以包括第八晶体管T8至第十五晶体管T15和第二十五晶体管T25。

第八晶体管T8至第十五晶体管T15被构造为与包括在图4中所示的第二驱动控制器120中的晶体管相同，因此，将省略它们的重复描述。

第二驱动控制器120A还可以包括第二十五晶体管T25。第二十五晶体管T25可以结合在向其供应第一电源VGH的第一电力端子V1与在第十二晶体管T12和第十三晶体管T13之间的中间节点N5之间。第二十五晶体管T25可以包括结合到第二驱动节点QN2的栅电极。

第二十五晶体管T25响应于第二驱动节点QN2的电压而将中间节点N5的电压保持为第一电源VGH的电压，从而能够防止或抑制第十二晶体管T12和第十三晶体管T13的漏极-源极电压的不必要增大。因此，能够防止或抑制电流泄漏到第二驱动节点QN2。

图8是示出包括在图4中所示的级中的第二驱动控制器的一部分的示例的示意性电路图。

除了第九晶体管T9a和第十晶体管T10a的构造之外，图8中所示的级可以具有与图4中所示的级STk基本相同或相似的构造。

参照图3、图4、图5、图7和图8，第二驱动控制器120B可以包括第八晶体管T8、第九晶体管T9a、第十晶体管T10a、第十一晶体管T11a、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14和第十五晶体管T15。

在示例性实施例中，第二驱动控制器120B还可以包括图7中所示的第二十五晶体管T25。

第八晶体管T8和第十二晶体管T12至第十五晶体管T15被构造为与包括在图4中所示的第二驱动控制器120中的晶体管相同，因此，将省略它们的重复描述。

第九晶体管T9a和第十晶体管T10a可以串联结合在向其施加第一控制时钟信号S_CLK1的第一控制时钟端子S_CK1与第一驱动节点QN1之间。第九晶体管T9a和第十晶体管T10a的栅电极可以共同地结合到采样节点SN。

第十一晶体管T11a可以二极管结合在第三节点N3与输出进位信号CR(k)的进位输出端子CR之间。

第九晶体管至第十一晶体管T9a、T10a和T11a的操作与图4中所示的第九晶体管至第十一晶体管T9、T10和T11的操作相似，因此，将省略它们的重复描述。

在根据本实施例的级中，可以省略第二控制时钟信号S_CLK2和接收第二控制时钟信号S_CLK2的第二控制时钟端子S_CK2，因此，能够简化扫描驱动器和具有扫描驱动器的显示装置的构造。

图9是示出包括在图4中所示的级中的第二驱动控制器的一部分的示例的示意性电路图。

除了第十一晶体管T11b的构造之外，图9中所示的级可以具有与图4中所示的级STk基本相同或相似的构造。

参照图3、图4、图5、图7和图9，第二驱动控制器120C可以包括第八晶体管T8至第十五晶体管T15。在示例性实施例中，第二驱动控制器120C还可以包括图7中所示的第二十五晶体管T25。

第九晶体管T9b和第十晶体管T10b可以分别与图4中所示的第九晶体管T9和第十晶体管T10基本相同。

在示例性实施例中，第十一晶体管T11b可以结合在第三节点N3和向其供应第一电源VGH的第一电力端子V1之间。第十一晶体管T11b可以包括结合到第一驱动节点QN1的栅电极。

第十一晶体管T11b可以响应于第一驱动节点QN1的电压而将第一电源VGH的电压提供到第三节点N3。因此，能够防止或抑制第九晶体管T9b和第十晶体管T10b的漏极-源极电压的不必要增大，并且能够防止或抑制电流泄漏到第一驱动节点QN1。

在示例性实施例中，第十一晶体管T11b的一个端子可以结合到输出第一扫描信号SC(k)的第一输出端子OUT1或输出第二扫描信号SS(k)的第二输出端子OUT2，而不是第一电力端子V1。

第九晶体管T9b至第十一晶体管T11b的操作类似于图4中所示的第九晶体管T9至第十一晶体管T11的操作，因此，将省略它们的重复描述。

图10是示出包括在图4中所示的级中的结合控制器的一部分的示例的示意性电路图。

除了多个第二十二晶体管T22-1和T22-2以及第二十六晶体管T26之外，图10中所示的结合控制器具有与图4中所示的结合控制器基本相同或相似的构造，因此，将省略重复的描述。

参照图3、图4、图5和图10，结合控制器140A可以包括多个第二十二晶体管T22-1和T22-2、第二十三晶体管T23和第二十六晶体管T26。

多个第二十二晶体管T22-1和T22-2可以串联结合在第一节点N1和第一驱动节点QN1之间。多个第二十二晶体管T22-1和T22-2的栅电极可以共同地结合到向其施加显示开启信号DIS_ON的第三输入端子IN3。

第二十六晶体管T26可以结合在向其供应第一电源VGH的第一电力端子V1与在多个第二十二晶体管T22-1和T22-2之间的中间节点N6之间。第二十六晶体管T26可以包括结合到第一驱动节点QN1的栅电极。

第二十六晶体管T26响应于第一驱动节点QN1的电压而将第一电源VGH的电压供应到中间节点N6，从而能够防止或抑制多个第二十二晶体管T22-1和T22-2的漏极-源极电压的不必要增大。因此，能够使包括在级中的晶体管的劣化最小化。

图11是示出包括在图3中所示的扫描驱动器中的级的示例的示意性电路图。

除了第一驱动控制器和第二驱动控制器的某些组件之外，图11中所示的级STk_A可以具有与图4中所示的级STk基本相同或相似的构造。将省略与图3、图4、图6和图7中所示的组件重复的组件的描述。

参照图3、图4、图5、图6、图7和图11，级STk_A可以包括第一驱动控制器110A、第二驱动控制器120D、输出缓冲器130A、130B和130C以及结合控制器140。

在示例性实施例中，如图11中所示，图6中所示的第一驱动控制器110A的一部分可以应用于图4中所示的第一驱动控制器110，图7中所示的第二驱动控制器120A的一部分可以应用于图4中所示的第二驱动控制器120。

在示例性实施例中，第二驱动控制器120D可以包括多个第八晶体管T8-1和T8-2以及第二十七晶体管T27。

多个第八晶体管T8-1和T8-2可以串联结合在向其供应后续的进位信号CR(k+2)的第四输入端子IN4和采样节点SN之间。多个第八晶体管T8-1和T8-2的栅电极可以共同地结合到向其施加感测开启信号SEN_ON的第二输入端子IN2。

第二十七晶体管T27可以结合在向其供应第一电源VGH的第一电力端子V1与在多个第八晶体管T8-1和T8-2之间的中间节点之间。第二十七晶体管T27可以包括结合到采样节点SN的栅电极。

第二十七晶体管T27响应于采样节点SN的电压而向中间节点供应第一电源VGH的电压，从而能够防止或抑制多个第八晶体管T8-1和T8-2的漏极-源极电压的不必要增大。因此，能够使包括在级中的晶体管的劣化最小化。

在一些实施例中，图8、图9和图10中所示的晶体管构造之中的至少一个构造可以应用于图4中所示的级STk和图11中所示的级STk_A。

如上所述，根据本公开的示例性实施例的扫描驱动器和具有该扫描驱动器的显示装置可以包括稳定第一节点N1、第二节点N2、第一驱动节点QN1、第二驱动节点QN2和采样节点SN中的至少一个的电压变化的构造，并且使包括在级中的晶体管的劣化最小化。因此，即使在长时间使用中，也能够在显示时段和感测时段中稳定地输出第一扫描信号SC(k)和第二扫描信号SS(k)，并且能够改善显示装置的可靠性。

图12是示出根据示例性实施例的扫描驱动器的图。

在图12中，用同样的附图标记表示与参照图3描述的组件相似或相同的组件，并且将省略它们的重复描述。

参照图12，扫描驱动器100可以包括多个级ST1、ST2、ST3、ST4、……、STn。

在一些实施例中，级ST1、ST2、ST3、ST4、……、STn中的每个级可以包括第一输入端子IN1、第二输入端子IN2、第三输入端子IN3、第四输入端子IN4、第一时钟端子CK1、第二时钟端子CK2、控制时钟端子S_CK、感测时钟端子SSCK、扫描时钟端子SCCK、第一电力端子V1、第二电力端子V2、第三电力端子V3、进位输出端子CR、第一输出端子OUT1和第二输出端子OUT2。

第一输入端子IN1可以从先前的级接收扫描起始信号SSP或进位信号。第二输入端子IN2可以接收感测开启信号SEN_ON。第三输入端子IN3可以接收显示开启信号DIS_ON。第四输入端子IN4可以接收后续的进位信号。后续的进位信号可以是从输出当前级的进位信号起在预定时间消逝之后供应的进位信号中的一个。

具有半个水平时段1/2H的差的时钟信号(例如，第一时钟信号CLK1和第三时钟信号CLK3)可以施加到第n级的第一时钟端子CK1和第二时钟端子CK2。第二时钟信号CLK2和第四时钟信号CLK4可以施加到第n+1级的第一时钟端子CK1和第二时钟端子CK2。

控制时钟端子S_CK可以接收控制时钟信号S_CLK。控制时钟信号S_CLK可以在感测时段中具有栅极导通电压，并且将栅极导通电压充入第一驱动节点QN1中。

感测时钟端子SSCK可以接收感测时钟信号CLK1_SS至CLK4_SS中的一个。例如，感测时钟端子SSCK可以在显示时段DP期间接收具有与输入到第二时钟端子CK2的时钟信号相同的波形的感测时钟信号。

感测时钟信号CLK1_SS至CLK4_SS可以在感测时段中具有栅极导通电压，在感测时段中感测包括在像素中的驱动晶体管的迁移率和阈值电压以及包括在像素中的有机发光二极管(OLED)的电流特性。感测时钟信号CLK1_SS至CLK4_SS可以具有与感测信号SS(k)的输出同步的栅极导通电压。在示例性实施例中，感测时钟信号CLK1_SS至CLK4_SS可以被构造为具有半个水平时段1/2H或更大的差。在各个示例性实施例中，感测时钟信号CLK1_SS至CLK4_SS可以在显示时段DP期间被设定为具有分别与时钟信号CLK1至CLK4同步的相同波形。

在示例性实施例中，在显示时段DP期间，可以向第n级的感测时钟端子SSCK施加具有与第一时钟信号CLK1同步的相同波形的第一感测时钟信号CLK1_SS，并且可以向第n+1级的感测时钟端子SSCK施加具有与第二时钟信号CLK2同步的相同波形的第二感测时钟信号CLK2_SS。另外，在显示时段DP期间，可以向第n+2级的感测时钟端子SSCK施加具有与第三时钟信号CLK3同步的相同波形的第三感测时钟信号CLK3_SS，并且可以向第n+3级的感测时钟端子SSCK施加具有与第四时钟信号CLK4同步的相同波形的第四感测时钟信号CLK4_SS。

在示例性实施例中，第一感测时钟信号CLK1_SS至第四感测时钟信号CLK4_SS中的每个的栅极导通电压时段可以对应于两个水平时段2H。另外，在一个水平时段1H期间，第一感测时钟信号CLK1_SS的栅极导通电压时段和第二感测时钟信号CLK2_SS的栅极导通电压时段可以彼此重叠。然而，这仅是说明性的，感测时钟信号CLK1_SS至CLK4_SS之间的波形关系不限于此。

扫描时钟端子SCCK可以接收扫描时钟信号CLK1_SC至CLK4_SC中的一个。例如，扫描时钟端子SSCK可以在显示时段DP期间接收具有与输入到第二时钟端子CK2的时钟信号相同的波形的扫描时钟信号。

扫描时钟信号CLK1_SC至CLK4_SC可以在感测时段中具有栅极导通电压，在感测时段中感测像素的驱动晶体管的迁移率和阈值电压。

扫描时钟信号CLK1_SC至CLK4_SC可以具有与扫描信号SC(k)的输出同步的栅极导通电压。在示例性实施例中，扫描时钟信号CLK1_SC至CLK4_SC可以被构造为具有半个水平时段1/2H或更大的差。在各个示例性实施例中，可以在显示时段DP期间将扫描时钟信号CLK1_SC至CLK4_SC设定为具有分别与时钟信号CLK1至CLK4同步的相同波形。

在示例性实施例中，在显示时段DP期间，可以向第4a+1级的扫描时钟端子SCCK施加具有与第一时钟信号CLK1同步的相同波形的第一扫描时钟信号CLK1_SC，可以向第4a+2级的扫描时钟端子SCCK施加具有与第二时钟信号CLK2同步的相同波形的第二扫描时钟信号CLK2_SC。另外，在显示时段DP期间，可以向第4a+3级的扫描时钟端子SCCK施加具有与第三时钟信号CLK3同步的相同波形的第三扫描时钟信号CLK3_SC，并且可以向第4a+4级的扫描时钟端子SCCK施加具有与第四时钟信号CLK4同步的相同波形的第四扫描时钟信号CLK4_SC。这里，a可以是0或正整数，其中，4a+4等于或小于n。

在示例性实施例中，第一扫描时钟信号CLK1_SC至第四扫描时钟信号CLK4_SC中的每个的栅极导通电压时段可以对应于两个水平时段2H。另外，在一个水平时段1H期间，第一扫描时钟信号CLK1_SC的栅极导通电压时段和第二扫描时钟信号CLK2_SC的栅极导通电压时段可以彼此重叠。然而，这仅是说明性的，扫描时钟信号CLK1_SC至CLK4_SC之间的波形关系不限于此。

图13是示出包括在图12中所示的扫描驱动器中的级的示例的电路图。

在图13中，用同样的附图标记表示与参照图4描述的组件相同的组件，并且将省略它们的重复描述。

在示例性实施例中，除了第二驱动控制器121和输出缓冲器131B的构造之外，图13中所示的级STk可以具有与图4中所示的级STk基本相同或相似的构造。

参照图1、图12和图13，第k级STk可以包括第一驱动控制器110、第二驱动控制器121、输出缓冲器130A、131B和130C以及结合控制器140。

第二驱动控制器121可以在感测时段期间控制第一驱动节点QN1的电压和第二驱动节点QN2的电压。在感测时段中，可以通过第一驱动节点QN1的电压和第二驱动节点QN2的电压来控制扫描信号SC(k)的输出。

在示例性实施例中，第二驱动控制器121可以包括用于控制第一驱动节点QN1的电压的第八晶体管T8至第十一晶体管T11以及用于控制第二驱动节点QN2的电压的第十二晶体管T12和第十三晶体管T13。第二驱动控制器121还可以包括第三电容器C3。

第九晶体管T9和第十晶体管T10可以串联结合在向其施加控制时钟信号S_CLK的控制时钟端子S_CK与第一驱动节点QN1之间。第九晶体管T9和第十晶体管T10之间的节点可以被定义为第三节点N3。

第九晶体管T9和第十晶体管T10可以包括共同结合到采样节点SN的栅电极。第九晶体管T9和第十晶体管T10可以基于采样节点SN的电压将控制时钟信号S_CLK传输到第一驱动节点QN1。在示例性实施例中，控制时钟信号S_CLK可以在感测时段中具有栅极导通电压。

第十一晶体管T11可以结合在第三节点N3和从其输出第k进位信号CR(k)的进位输出端子CR之间。第十一晶体管T11可以包括结合到第一驱动节点QN1的栅电极。

第十一晶体管T11响应于第一驱动节点QN1的电压而将第三节点N3的电压保持为进位信号CR(k)的电压，使得能够防止或减少第九晶体管T9的不必要的漏极-源极电压增大。因此，能够确保扫描信号SC(k)的稳定输出，并且能够改善显示装置的可靠性。

第十二晶体管T12和第十三晶体管T13可以串联结合在向其施加第三电源VGL2的第三电力端子V3与第二驱动节点QN2之间。第十二晶体管T12可以包括接收控制时钟信号S_CLK的栅电极，第十三晶体管T13可以包括结合到采样节点SN的栅电极。在感测时段中，第十二晶体管T12和第十三晶体管T13可以导通，第三电源VGL2的电压可以施加到第二驱动节点QN2。

第十八晶体管T18可以结合在向其施加第三扫描时钟信号CLK3_SC的扫描时钟端子SCCK与第一输出端子OUT1之间。第十八晶体管T18可以包括结合到第一驱动节点QN1的栅电极。第十八晶体管T18可以响应于第一驱动节点QN1的电压而向第一输出端子OUT1供应栅极导通电压。

第十九晶体管T19可以结合在第一输出端子OUT1与向其施加第三电源VGL2的第三电力端子V3之间。第十九晶体管T19可以包括结合到第二驱动节点QN2的栅电极。第十九晶体管T19可以响应于第二驱动节点QN2的电压向第一输出端子OUT1供应栅极截止电压。

因此，具有图13的级STk的扫描驱动器100被供应有用于输出进位信号CR(k)的时钟信号(在上面中，第三时钟信号CLK3)、用于输出扫描信号SC(k)的扫描时钟信号CLK_SC(在上面中，第三扫描时钟信号CLK3_SC)以及用于输出感测信号SS(k)的感测时钟信号CLK_SS(在上面中，第三感测时钟信号CLK3_SS)中的每个。因此，根据示例性实施例的扫描驱动器100独立地控制扫描信号SC(k)和感测信号SS(k)的输出，并且在感测时段期间不仅能够感测包括在像素中的驱动晶体管的迁移率和阈值电压，而且还感测有机发光二极管(OLED)的电流特性。此外，根据示例性实施例的扫描驱动器100能够使用多个扫描时钟信号CLK_SC和多个感测时钟信号CLK_SS，在一个感测时段中输出多个扫描信号和多个感测信号。因此，能够在一个感测时段中感测多个像素行。

图14是示出图13中所示的级的操作的示例的时序图。

在图14中，用同样的附图标记表示与参照图5描述的组件相同的组件，并且将省略它们的重复描述。在图14中，将主要描述第k级STk至第k+3级ST(k+3)的操作。另外，图14中所示的波形的位置、宽度、高度等仅是说明性的，示例性实施例不限于此。

参照图1、图12、图13和图14，包括第k级STk至第k+3级ST(k+3)的扫描驱动器100可以顺序地输出扫描信号。

在本实施例中，扫描驱动器100被供应有四个时钟信号CLK、四个扫描时钟信号CLK_SC和四个感测时钟信号CLK_SS，因此，示出了其中感测开启信号SEN_ON在显示时段DP期间被供应到四个级的示例。但是，示例性实施例不限于此。

在一些实施例中，当第k-2进位信号CR(k-2)与施加到第一时钟端子CK1的第一时钟信号CLK1同步地施加时，第一节点N1的电压可以被预充电。然而，这仅是说明性的，并且可以施加第k-1进位信号CR(k-1)而不是第k-2进位信号CR(k-2)。也就是说，可以在输出第k扫描信号SC(k)之前对第一节点N1的电压和第一驱动节点QN1的电压进行预充电。

随后，当第三时钟信号CLK3和第三扫描时钟信号CLK3_SC具有栅极导通电压时，第一节点N1的电压和第一驱动节点QN1的电压可以通过第一电容器C1而升高。另外，可以与第三时钟信号CLK3同步地输出第k进位信号CR(k)，并且可以与第三扫描时钟信号CLK3_SC同步地输出第k进位信号CR(k)和第k扫描信号SC(k)。

随后，可以同时施加第k+2进位信号CR(k+2)和感测开启信号SEN_ON。接收感测开启信号SEN_ON的至少一个级可以在随后的垂直消隐时段VBP中输出扫描信号SC(k)。响应于第k+2进位信号CR(k+2)，第一节点N1的电压和第一驱动节点QN1的电压可以被放电，并且栅极导通电压可以响应于感测开启信号SEN_ON而被充入采样节点SN并保留在采样节点SN中。

当控制时钟信号S_CLK具有栅极导通电压并且显示开启信号DIS_ON具有栅极截止电压时，第一驱动节点QN1的电压可以通过控制时钟信号S_CLK被充电。

随后，第k级STk可以与施加到扫描时钟端子SCCK的第三扫描时钟信号CLK3_SC同步地输出扫描信号SC(k)。在示例性实施例中，扫描信号SC(k)可以在垂直消隐时段VBP期间被输出至少两次。

此外，第k级STk可以与施加到感测时钟端子SSCK的第三感测时钟信号CLK3_SS同步地输出感测信号SS(k)。在示例性实施例中，可以在第一感测时段SP1、第二感测时段SP2和像素重置时段PRP中输出感测信号SS(k)。可以在第一感测时段SP1中基于通过第一扫描信号SC(k)供应到像素的电压和通过感测信号SS(k)供应到像素的感测电流，来感测驱动晶体管的迁移率和阈值电压。另外，可以在第二感测时段SP2中基于通过感测信号SS(k)供应到像素的感测电流来感测有机发光二极管(OLED)的电流特性。

在显示时段DP期间接收感测开启信号SEN_ON的至少一个级在感测时段SP中顺序地执行上述操作。也就是说，在垂直消隐时段VBP期间，如图14中所示地顺序输出第一扫描时钟信号CLK1_SC至第四扫描时钟信号CLK4_SC和第一感测时钟信号CLK1_SS至第四感测时钟信号CLK4_SS，使得扫描信号和感测信号顺序地供应到第k级STk、第k+1级ST(k+1)、第k+2级ST(k+2)和第k+3级ST(k+3)，从而对像素执行感测。

随后，在重置时段RP中，感测开启信号SEN_ON可以具有栅极导通电压。由于第k+2进位信号CR(k+2)具有栅极截止电压，因此可以重置采样节点SN的电压。

图15是示出包括在图12中所示的扫描驱动器中的级的示例的电路图。

参照图15，与图13中所示的实施例相比，第k级STk还可以包括第四电容器C4、第五电容器C5和第六电容器C6。

具体地，第二驱动控制器122还可以包括第四电容器C4。第四电容器C4可以结合在第八晶体管T8的栅电极与采样节点SN之间。

另外，输出缓冲器132B还可以包括第五电容器C5。第五电容器C5可以结合在第一驱动节点QN1与第一输出端子OUT1之间。

输出缓冲器132C还可以包括第六电容器C6。第六电容器C6可以结合在第一驱动节点QN1和第二输出端子OUT2之间。

进一步设置第四电容器C4、第五电容器C5和第六电容器C6，使得级STk能够更强地抵抗负阈值电压条件。

图12、图13、图14和图15的扫描驱动器使用用于分别产生扫描信号、感测信号和进位信号的时钟信号来输出扫描信号和感测信号，使得能够在垂直消隐期间感测多个像素行。

此外，显示装置1000包括扫描驱动器，使得能够改善显示装置的可靠性。另外，可以防止或减少用于高分辨率显示装置的数据电压充电率降低(诸如4k UHD图像质量)的问题。

图16是示出根据示例性实施例的扫描驱动器的图。

在图16中，用同样的附图标记表示与参照图3和/或图12描述的组件相似或相同的组件，并且将省略它们的重复描述。

参照图16，扫描驱动器100可以包括多个级ST1、ST2、ST3、ST4、……、直至STn。

级ST1、ST2、ST3、ST4、……、STn中的每个可以包括第一输入端子IN1、第二输入端子IN2、第三输入端子IN3、第四输入端子IN4、时钟端子CK、第一控制时钟端子S_CK1、第二控制时钟端子S_CK2、感测时钟端子SSCK、扫描时钟端子SCCK、第一电力端子V1、第二电力端子V2、第三电力端子V3、进位输出端子CR、第一输出端子OUT1和第二输出端子OUT2。

第一控制时钟端子S_CK1和第二控制时钟端子S_CK2可以分别接收第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2。第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2可以在感测时段中具有栅极导通电压，并将栅极导通电压充入第一驱动节点中。在示例性实施例中，第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2可以具有设定为低于其它信号的栅极截止电压的栅极截止电压。例如，第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2的栅极截止电压可以被设定为约-15V。

在示例性实施例中，第一控制时钟信号S_CLK1可以在垂直消隐时段中具有与第二控制时钟信号S_CLK2相同的波形，并且在显示时段中具有与预定的进位信号相同的波形。

在其它示例性实施例中，可以省略第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2中的任何一个。

感测时钟端子SSCK可以接收感测时钟信号CLK1_SS至CLK4_SS中的任何一个。例如，感测时钟端子SSCK可以接收与输入到时钟端子CK的时钟信号同步的感测时钟信号。

扫描时钟端子SCCK可以接收扫描时钟信号CLK1_SC至CLK4_SC中的任何一个。例如，扫描时钟端子SCCK可以接收与输入到时钟端子CK的时钟信号同步的扫描时钟信号。

图17是包括在图16中所示的扫描驱动器中的级的第一示例性实施例的电路图。

在图17中，用同样的附图标记表示与参照图4描述的组件相同的组件，并且将省略它们的重复描述。

在示例性实施例中，除了第一驱动控制器113和第二驱动控制器123的构造之外，图17中所示的级STk可以具有与图4中所示的级STk基本相同或相似的构造。

参照图1、图16和图17，第k级STk可以包括第一驱动控制器113、第二驱动控制器123、输出缓冲器130A、130B和130C以及结合控制器140。

在一些实施例中，第一驱动控制器113中的第四晶体管T4可以包括结合到第四输入端子IN4的栅电极，第k+3进位信号CR(k+3)供应到第四输入端子IN4。第四晶体管T4可以对被充入第一节点N1中的电压进行放电。例如，可以与第四晶体管T4的导通时间(即，第k+3进位信号CR(k+3)的上升时间)同步地对第一节点N1的电压进行放电。

在示例性实施例中，第二驱动控制器123可以包括控制第一驱动节点QN1的电压的第八晶体管T8至第十一晶体管T11以及控制第二驱动节点QN2的电压的第十二晶体管T12和第十三晶体管T13。第二驱动控制器123还可以包括第三电容器C3。

第八晶体管T8可以结合在向其施加后续的进位信号的第四输入端子IN4与采样节点SN之间。第八晶体管T8的栅电极可以结合到向其施加感测开启信号SEN_ON的第二输入端子IN2。在示例性实施例中，后续的进位信号可以是第k+3进位信号CR(k+3)或第k+2进位信号CR(k+2)。第八晶体管T8可以响应于感测开启信号SEN_ON而将后续的进位信号的栅极导通电压充入采样节点SN中。感测开启信号SEN_ON可以具有与后续的进位信号同步的栅极导通电压。

第九晶体管T9和第十晶体管T10可以串联结合在向其施加第二控制时钟信号S_CLK2的第二感测时钟端子S_CK2与第一驱动节点QN1之间。第九晶体管T9和第十晶体管T10之间的公共节点可以被定义为第三节点N3。

第九晶体管T9的栅电极可以结合到向其施加第一控制时钟信号S_CLK1的第一控制时钟端子S_CK1。第十晶体管T10的栅电极可以结合到采样节点SN。

第十一晶体管T11可以结合在第三节点N3和向其施加第一电源VGH的第一电力端子V1之间。第十一晶体管T11的栅电极可以结合到第一驱动节点QN1。

第十一晶体管T11响应于第一驱动节点QN1的电压而将第三节点N3的电压保持为第一电源VGH的电压，使得能够防止第九晶体管T9的不必要的漏极-源极电压增大。因此，能够稳定地确保扫描信号SC(k)的输出，并且能够改善显示装置的可靠性。

在发明的各种示例性实施例中，在感测时段期间，第二驱动控制器123可以不仅使用采样节点SN的电压，而且使用第二控制时钟信号S_CLK2，将稳定的栅极导通电压充入第一驱动节点QN1中。例如，还可以在迁移率感测时段期间形成经过第十晶体管T10和第九晶体管T9的导电路径，并且还可以对第一驱动节点QN1的电压进行充电。

另外，第九晶体管T9与第一控制时钟信号S_CLK1同步地导通，使得第一电源VGH的电压能够通过第九晶体管T9施加到第一驱动节点QN1。也就是说，在显示时段期间，第二驱动控制器123可以不仅使用第一节点N1的电压而且使用第一电源VGH，将稳定的栅极导通电压充入到第一驱动节点QN1。例如，还可以在显示时段期间形成经过第十一晶体管T11和第九晶体管T9的导电路径，并且第二驱动控制器123可以辅助(补充)第一驱动节点QN1处的电压充电。

在示例性实施例中，可以根据环境温度来改变第一控制时钟信号S_CLK1在显示时段中的操作。当显示装置在高温下操作时，不需要第二驱动控制器123辅助第一驱动节点QN1处的电压充电。因此，在预设阈值温度或更高时，第一控制时钟信号S_CLK1可以在显示时段期间保持栅极截止电压。仅当显示装置在低于阈值温度的温度下操作时，第一控制时钟信号S_CLK1才可以具有与扫描起始信号SSP或第k-2进位信号CR(k-2)同步的栅极导通电压。

第一控制时钟信号S_CLK1可以是全局信号。因此，为了在与多个像素行对应的级中辅助第一驱动节点QN1处的电压充电，第一控制时钟信号S_CLK1可以在显示时段期间多次具有栅极导通电压。

如上所述，根据示例性实施例的扫描驱动器将第三节点N3的电压保持为预定电压，使得能够防止第九晶体管T9的不必要的漏极-源极电压增大。另外，栅极导通电压能够在显示时段和感测时段期间稳定地充入第一驱动节点QN1中。因此，能够进一步改善扫描信号SC(k)的输出的可靠性。

第十二晶体管T12和第十三晶体管T13可以串联结合在第二驱动节点QN2与向其施加第三电源VGL2的第三电力端子V3之间。第十二晶体管T12的栅电极可以结合到向其施加第二控制时钟信号S_CLK2的第二控制时钟端子S_CK2。第十三晶体管T13的栅电极可以结合到采样节点SN。在感测时段中，第十二晶体管T12和第十三晶体管T13可以导通，并且第三电源VGL2的电压可以施加到第二驱动节点QN2。

图18是示出图17中所示的级的操作的示例的时序图。

在图18中，用同样的附图标记表示与参照图5描述的组件相同的组件(component)，并且将省略它们的重复描述。在图18中，将主要描述第k级STk的操作。另外，图18中所示的波形的位置、宽度、高度等仅是说明性的，示例性实施例不限于此。

参照图1、图16、图17和图18，一个帧时段可以包括显示时段DP和垂直消隐时段VBP。

在显示时段DP中，显示开启信号DIS_ON可以具有栅极导通电压，第二控制时钟信号S_CLK2可以具有栅极截止电压。因此，在显示时段DP期间，第二十二晶体管T22和第二十三晶体管T23保持导通状态，第十二晶体管T12保持截止状态。

在第一时段t1中，与施加到时钟端子CK的第一时钟信号CLK1同步地施加扫描起始信号SSP或第k-2进位信号CR(k-2)。然后，第一晶体管T1导通，第一电力端子V1和第一节点N1彼此电连接。因此，第一节点N1的电压和第一驱动节点QN1的电压可以被预充电。

当第一节点N1的电压、第二节点N2的电压、第一驱动节点QN1的电压和第二驱动节点QN2的电压增大时，第十八晶体管T18、第十九晶体管T19、第十六晶体管T16、第十七晶体管T17、第二十晶体管T20和第二十一晶体管T21导通。然而，第三扫描时钟信号CLK3_SC和第三感测时钟信号CLK3_SS具有栅极截止电压，因此，第k进位信号CR(k)、第k扫描信号SC(k)和第k感测信号SS(k)不输出。

在各个示例性实施例中，还可以在第一时段t1中供应第一控制时钟信号S_CLK1。当第一控制时钟信号S_CLK1具有栅极导通电压时，第九晶体管T9导通。另外，由于第一驱动节点QN1被预充电，因此第十一晶体管T11保持导通状态。然后，第一电源VGH的电压供应到第一驱动节点QN1，以辅助(补充)第一驱动节点QN1处的电压充电。

在示例性实施例中，当在显示时段中第一控制时钟信号S_CLK1与第二控制时钟信号S_CLK2一样具有栅极截止电压时，第九晶体管T9截止。例如，当显示装置在高温下操作时，在显示时段DP期间可以不供应第一控制时钟信号S_CLK1。也就是说，在预设阈值温度或更高的温度下，第一控制时钟信号S_CLK1可以在显示时段DP期间保持栅极截止电压。仅当显示装置在低于阈值温度的温度下操作时，第一控制时钟信号S_CLK1才可以与扫描起始信号SSP或第k-2进位信号CR(k-2)同步地具有栅极导通电压。

在第二时段t2中，第三扫描时钟信号CLK3_SC具有栅极导通电压。然后，可以通过第一电容器C1来升高第一节点N1的电压和第一驱动节点QN1的电压。

另外，第一时钟信号CLK1的栅极截止电压经由处于导通状态的第五晶体管T5供应到第二节点N2和第二驱动节点QN2。因此，第十九晶体管T19、第十七晶体管T17和第二十一晶体管T21截止。然后，可以与第三扫描时钟信号CLK3_SC同步地输出第k进位信号CR(k)，可以输出第k扫描信号SC(k)，并且可以与第三感测时钟信号CLK3_SS同步地输出第k感测信号SS(k)。

在第二时段t2期间，第一电源VGH的电压通过保持导通状态的第十一晶体管T11供应到第三节点N3。然后，第三节点N3的电压保持为预定电压，防止了第九晶体管T9的不必要的漏极-源极电压增大，并且栅极导通电压能够稳定地充入第一驱动节点QN1中。在下文中，可以在下面其中不供应第一控制时钟信号S_CLK1的时段中同样地应用这样的驱动特性。

在第三时段t3中，可以同时施加第k+3进位信号CR(k+3)和感测开启信号SEN_ON。然后，第八晶体管T8导通以将第k+3进位信号CR(k+3)的栅极导通电压供应到采样节点SN。因此，可以用栅极导通电压对采样节点SN进行充电。当第四晶体管T4响应于第k+3进位信号CR(k+3)而导通时，第一节点N1的电压和第一驱动节点QN1的电压可以被放电，栅极导通电压可以响应于感测开启信号SEN_ON被充入采样节点SN并保持在采样节点SN中。

接收到感测开启信号SEN_ON的级STk可以在随后的垂直消隐时段VBP中输出扫描信号SC(k)和感测信号SS(k)。也就是说，当在垂直消隐时段VBP期间第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2具有栅极导通电压并且显示开启信号DIS_ON具有栅极截止电压时，第一驱动节点QN1的电压可以根据充入采样节点SN的电压通过第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2被充电。

当第一节点N1和第一驱动节点QN1被设定为栅极截止电压时，第一晶体管T1、第二十二晶体管T22和第二十晶体管T20截止。在第三时段t3期间，第一时钟信号CLK1具有栅极导通电压，并且第二节点N2和第二驱动节点QN2通过第六晶体管T6和第七晶体管T7被设定为栅极导通电压。然后，第十九晶体管T19、第十七晶体管T17和第二十一晶体管T21导通。因此，第二电源VGL1的电压输出到进位输出端子CR，第三电源VGL2的电压输出到第一输出端子OUT1和第二输出端子OUT2。因此，进位信号CR(k)、扫描信号SC(k)和感测信号SS(k)被去激活。

垂直消隐时段VBP可以包括感测时段SP和重置时段RP。然而，这仅是说明性的，重置时段RP可以包括在显示时段DP中。在示例性实施例中，感测时段SP可以包括其中感测驱动晶体管的迁移率和阈值电压的第一感测时段SP1和其中感测发光器件LED的电流特性的第二感测时段SP2。此外，感测时段SP可以包括像素重置时段PRP。

在感测时段SP中，第k级STk可以与施加到扫描时钟端子SCCK的第三扫描时钟信号CLK3_SC同步地输出扫描信号SC(k)。在示例性实施例中，扫描信号SC(k)可以在垂直消隐时段VBP期间被输出至少两次。

此外，在感测时段SP中，第k级STk可以与施加到感测时钟端子SSCK的第三感测控制时钟信号CLK3_SS同步地输出感测信号SS(k)。在示例性实施例中，可以在第一感测时段SP1、第二感测时段SP2和像素重置时段PRP中输出感测信号SS(k)。

在第四时段t4期间，第一控制时钟信号S_CLK1和第二控制时钟信号S_CLK2被一起供应。当第一控制时钟信号S_CLK1具有栅极导通电压时，第九晶体管T9导通。在显示时段DP期间，对应的选择的级STk的采样节点SN被充入有栅极导通电压，因此，第十晶体管T10保持导通状态。因此，第二控制时钟信号S_CLK2的栅极导通电压可以经由第九晶体管T9和第十晶体管T10传输到第一驱动节点QN1。当第一驱动节点QN1被设定为栅极导通电压时，第十八晶体管T18和第二十晶体管T20导通。

在第五时段t5期间，当供应第三扫描时钟信号CLK3_SC时，第三扫描时钟信号CLK3_SC的栅极导通电压经由导通的第十八晶体管T18供应到第一输出端子OUT1。

另外，当供应第三感测时钟信号CLK3_SS时，第三感测时钟信号CLK3_SS的栅极导通电压经由导通的第二十晶体管T20供应到第二输出端子OUT2。因此，感测信号SS(k)被激活。

在第六时段t6中，当停止第三扫描时钟信号CLK3_SC的供应时，第三扫描时钟信号CLK3_SC的栅极截止电压供应到第一输出端子OUT1。因此，扫描信号SC(k)被去激活。

在第七时段t7中，当第二控制时钟信号S_CLK2的供应停止时，第二控制时钟信号S_CLK2的栅极截止电压可以经由第九晶体管T9和第十晶体管T10传输到第一驱动节点QN1。因此，第一驱动节点QN1被初始化为栅极截止电压。

在第八时段t8(即，重置时段RP)中，感测开启信号SEN_ON可以具有栅极导通电压。第k+3进位信号CR(k+3)具有栅极截止电压，因此，采样节点SN的电压可以被重置为栅极截止电压。

图19是包括在图16中所示的扫描驱动器中的级的第二示例性实施例的电路图。

在图19中，用同样的附图标记表示与参照图17描述的组件相同的组件，并且将省略重复的描述以避免冗余。另外，除了输出缓冲器132C的构造之外，图19中所示的第k级STk可以具有与图17中所示的级STk的构造基本相同或相似的构造。

参照图16和图19，第k级STk可以包括第一驱动控制器113、第二驱动控制器123、输出缓冲器130A、130B和132C以及结合控制器140。

在示例性实施例中，输出缓冲器132C还可以包括第四电容器C4。第四电容器C4可以结合在第一驱动节点QN1和输出感测信号SS(k)的第二输出端子OUT2之间。设置第四电容器C4，使得级STk可以更强地抵抗负阈值电压条件。此外，设置第四电容器C4，使得可以在显示时段DP期间升高第一驱动节点QN1的电压。

图19中所示的级STk的示例性驱动方法与图18中所示的示例性驱动方法基本相同，因此，将省略重复的描述以避免冗余。

图20是包括在图16中所示的扫描驱动器中的级的第三示例性实施例的电路图。

在图20中，用同样的附图标记表示与参照图17描述的组件相同的组件，并且将省略重复的描述以避免冗余。另外，除了第一驱动控制器113A的构造之外，图20中所示的第k级STk可以具有与图19中所示的级STk的构造基本相同或相似的构造。

参照图16和图20，第k级STk可以包括第一驱动控制器113A、第二驱动控制器123、输出缓冲器130A、130B和132C以及结合控制器140。

在示例性实施例中，第一驱动控制器113A还可以包括第二十六晶体管T26。第二十六晶体管T26可以结合在第五晶体管T5的栅电极与第一节点N1之间。第二十六晶体管T26的栅电极可以结合到接收第一电源VGH的第一电力端子V1。由于第一电源VGH的电压，第二十六晶体管T26可以总是保持导通状态。因此，第二十六晶体管T26对第一节点N1的操作和/或第一驱动节点QN1的操作没有大的影响。

第二十六晶体管T26可以稳定第五晶体管T5的栅极电压。例如，当第一节点N1的电压通过第一电容器C1升高时，第五晶体管T5的栅极电压由于第二十六晶体管T26而不受升高的电压的影响。因此，当第五晶体管T5导通时，能够防止第五晶体管T5的栅极-源极电压(Vgs)不期望地增大，并且第五晶体管T5能够稳定地进行操作。因此，能够改善扫描驱动器100的可靠性。

图20中所示的级STk的示例性驱动方法与图18中所示的示例性驱动方法基本相同，因此将省略重复的描述以避免冗余。

图21是包括在图16中所示的扫描驱动器中的级的第四示例性实施例的电路图。

在图21中，用同样的附图标记表示与参照图17描述的组件相同的组件，并且将省略重复的描述以避免冗余。另外，除了第二驱动控制器123A的构造之外，图21中所示的第k级STk可以具有与图17中所示的级STk的构造基本相同或相似的构造。

参照图16和图21，第k级STk可以包括第一驱动控制器113、第二驱动控制器123A、输出缓冲器130A、130B和130C以及结合控制器140。

在示例性实施例中，第二驱动控制器123A还可以包括第五电容器C5。第五电容器C5可以结合在第八晶体管T8的栅电极和采样节点SN之间。

在示例性实施例中，设置了第五电容器C5，使得能够防止由于感测开启信号SEN_ON的供应而产生的泄漏电流。

图21中所示的级STk的示例性驱动方法与图18中所示的驱动方法基本相同，因此，将省略重复的描述以避免冗余。

图22是包括在图16中所示的扫描驱动器中的级的第五示例性实施例的电路图。

在图22中，用同样的附图标记表示与参照图17描述的组件相同的组件，并且将省略重复的描述以避免冗余。另外，除了第二驱动控制器123B的构造之外，图22中所示的第k级STk可以具有与图17中所示的级STk的构造基本相同或相似的构造。

参照图16和图22，第k级STk可以包括第一驱动控制器113、第二驱动控制器123B、输出缓冲器130A、130B和130C以及结合控制器140。

在示例性实施例中，第二驱动控制器123B还可以包括第二十七晶体管T27。

第二十七晶体管T27可以二极管结合在接收第一电源VGH的第一电力端子V1与采样节点SN之间。第二十七晶体管T27可以根据采样节点SN的电压而导通，以将第一电源VGH的电压供应到采样节点SN。

如上所述，第二十七晶体管T27可以在栅极导通电压被充入采样节点SN中之后，将采样节点SN的电压稳定地保持为栅极导通电压。

图22中所示的级STk的示例性驱动方法与图18中所示的示例性驱动方法相同，因此，将省略重复的描述以避免冗余。

可以组合图19至图22中示出的上述实施例中的一个或至少两个。也就是说，在各种示例性实施例中，图17中所示的示例性实施例的级STk可以额外地包括根据图19至图22中所示的示例性实施例添加的一个或者两个或更多个组件。

图23是包括在图16中所示的扫描驱动器中的级的第六示例性实施例的电路图。

在图23中，用同样的附图标记表示与参照图17描述的组件相同的组件，并且将省略重复的描述以避免冗余。另外，除了第二驱动控制器123C的构造之外，图23中所示的第k级STk可以具有与图17中所示的级STk的构造基本相同或相似的构造。

参照图16和图23，第k级STk可以包括第一驱动控制器113、第二驱动控制器123C、输出缓冲器130A、130B和130C以及结合控制器140。

在示例性实施例中，与图17中所示的示例性实施例相比，第二驱动控制器123C包括第十晶体管T10而不包括第九晶体管T9至第十一晶体管T11。第十晶体管T10结合在向其施加第二控制时钟信号S_CLK2的第二控制时钟端子S_CK2与第一驱动节点QN1之间。第十晶体管T10的栅电极结合到采样节点SN。

图24是示出图23中所示的级的操作的示例的时序图。

参照图16、图23和图24，一个帧时段可以包括显示时段DP和垂直消隐时段VBP。

在显示时段DP中，可以向像素行顺序地提供扫描信号SC(k)。此外，在显示时段DP期间，可以向像素行提供感测信号SS(k)。

在显示时段DP中，可以在多个级之中的至少一个选择的级(在示出的实施例中，第k级STk)处供应感测开启信号SEN_ON。仅接收感测开启信号SEN_ON的级可以在紧接显示时段DP的感测时段SP中输出扫描信号SC(k)和感测信号SS(k)。在感测时段SP期间，可以对接收从所述至少一个选择的级输出的扫描信号SC(k)和感测信号SS(k)的像素执行感测。

在显示时段DP中的示例性驱动方法与参照图18描述的示例性驱动方法相同，因此，将省略重复的描述以避免冗余。

在感测时段SP中，第k级STk可以与施加到扫描时钟端子SCCK的第三扫描时钟信号CLK3_SC同步地输出扫描信号SC(k)。在示例性实施例中，扫描信号SC(k)可以在垂直消隐时段VBP期间被输出至少两次。

此外，在感测时段SP中，第k级STk可以与施加到感测时钟端子SSCK的第三感测时钟信号CLK3_SS同步地输出感测信号SS(k)。在示例性实施例中，可以在第一感测时段SP1、第二感测时段SP2和像素重置时段PRP中输出感测信号SS(k)。当在第一感测时段SP1中输出感测信号SS(k)的同时，可以向像素施加用于感测设置在像素中的驱动晶体管的迁移率和阈值电压的感测电流。当在第二感测时段SP2中输出感测信号SS(k)的同时，可以向像素施加用于感测设置在像素中的发光器件LED的电流特性的感测电流。

在感测时段SP中，显示开启信号DIS_ON可以具有栅极截止电压，第二控制时钟信号S_CLK2可以具有栅极导通电压。因此，在感测时段SP期间，第二十二晶体管T22和第二十三晶体管T23可以保持截止状态，第十二晶体管T12可以根据第二控制时钟信号S_CLK2而导通。

将主要描述感测时段SP中的与图18中描述的操作不同的操作的部分。

在示例性实施例中，首先在第一时段t1中供应第三扫描时钟信号CLK3_SC和第三感测时钟信号CLK3_SS，然后在第二时段t2中供应第二控制时钟信号S_CLK2。与图18中在感测时段SP中首先供应第二控制时钟信号S_CLK2然后供应第三扫描时钟信号CLK3_SC和第三感测时钟信号CLK3_SS的情况相比，防止了第一驱动节点QN1的电压升高。因此，在其中扫描信号SC(k)和感测信号SS(k)一起输出的第二时段t2期间，第一驱动节点QN1的电压低于图18中的第五时段t5期间的第一驱动节点QN1的电压。

如上所述，防止了第一驱动节点QN1的升高，能够防止第十晶体管T10的漏极-源极电压(Vds)和栅极-源极电压(Vgs)瞬时增大。此外，减小了施加到第十晶体管T10的应力，从而能够防止损坏。

图25是包括在图16中所示的扫描驱动器中的级的第七示例性实施例的电路图。

在图25中，用同样的附图标记表示与参照图23描述的组件相同的组件，并且将省略重复的描述以避免冗余。另外，除了第二驱动控制器124的构造之外，图25中所示的第k级STk可以具有与图23中所示的级STk的构造基本相同或相似的构造。第二驱动控制器124可以具有与图8中所示的第二驱动控制器120B的构造相似的构造。

参照图16和图25，第k级STk可以包括第一驱动控制器113、第二驱动控制器124、输出缓冲器130A、130B和130C以及结合控制器140。

在示例性实施例中，第二驱动控制器124可以包括第九晶体管T9a、第十晶体管T10a和第十一晶体管T11a。

第九晶体管T9a和第十晶体管T10a可以结合在向其施加第二控制时钟信号S_CLK2的第二控制时钟端子S_CK2与第一驱动节点QN1之间。第九晶体管T9a和第十晶体管T10a的栅电极可以共同地结合到采样节点SN。第九晶体管T9a和第十晶体管T10a可以基于采样节点SN的电压将第二控制时钟信号S_CLK2传输到第一驱动节点QN1。在示例性实施例中，第二控制时钟信号S_CLK2可以在感测时段(例如，迁移率感测时段)中具有栅极导通电压。

第十一晶体管T11a可以结合在第三节点N3与向其施加第一电源VGH的第一电力端子V1之间。第十一晶体管T11a可以包括结合到第一驱动节点QN1的栅电极。

第十一晶体管T11a响应于第一驱动节点QN1的电压而将第三节点N3的电压保持为第一电源VGH的电压，使得能够防止第九晶体管T9a的漏极-源极电压不必要的增大。因此，能够稳定地确保扫描信号SC(k)的输出，并且能够改善显示装置的可靠性。

图25中所示的级STk的示例性驱动方法与图24中所示的示例性驱动方法相同，因此，将省略重复的描述以避免冗余。

图26是包括在图16中所示的扫描驱动器中的级的第八示例性实施例的电路图。

在图26中，用同样的附图标记表示与参照图23描述的组件相同的组件，并且将省略重复的描述以避免冗余。另外，除了第二驱动控制器125的构造之外，图26中所示的第k级STk可以具有与图23中所示的级STk的构造基本相同或相似的构造。第二驱动控制器125可以具有与图8中所示的第二驱动控制器120B的构造相似的构造。

参照图16和图26，第k级STk可以包括第一驱动控制器113、第二驱动控制器125、输出缓冲器130A、130B和130C以及结合控制器140。

在示例性实施例中，第二驱动控制器125可以包括第九晶体管T9a、第十晶体管T10a和第十一晶体管T11a。

第十一晶体管T11a可以二极管结合在第三节点N3与输出进位信号CR(k)的进位输出端子CR之间，或者结合在第三节点N3与输出扫描信号SC(k)的第一输出端子OUT1之间。因此，第十一晶体管T11a可以响应于进位信号CR(k)或扫描信号SC(k)将进位信号CR(k)或扫描信号SC(k)传输到第三节点N3。也就是说，第九晶体管T9a、第十晶体管T10a和第十一晶体管T11a响应于进位信号CR(k)或扫描信号SC(k)将第三节点N3的电压保持为预定电压，使得能够防止第九晶体管T9a的漏极-源极电压不必要的增大。因此，能够稳定地确保扫描信号SC(k)的输出，并且能够改善显示装置的可靠性。

图26中所示的级STk的示例性驱动方法与图24中所示的示例性驱动方法相同，因此，将省略重复的描述以避免冗余。

根据示例性实施例的扫描驱动器防止结合到第一驱动节点的晶体管的漏极-源极电压的瞬时增大，稳定第一驱动节点的电压和第一节点的电压，并且防止第一节点在高温下的泄漏电流，使得即使在长时间使用中也能够稳定地输出扫描信号。

此外，根据示例性实施例的显示装置包括扫描驱动器，使得能够改善显示装置的可靠性。另外，能够防止4k UHD图像质量或更高的高分辨率显示装置的数据电压充电率降低的问题。

如上所述，根据本公开的示例性实施例的扫描驱动器和具有该扫描驱动器的显示装置可以包括如下构造：使第一节点、第二节点、第一驱动节点、第二驱动节点和采样节点中的至少一个的电压变化稳定，使包括在级中的晶体管的劣化最小化，并且防止第一节点在高温下的泄漏电流。因此，即使在长时间使用中，也能够在显示时段和感测时段中稳定地输出第一扫描信号SC(k)和第二扫描信号SS(k)，并且能够改善显示装置的可靠性。

尽管这里已经描述了某些示例性实施例和实施方式，但是根据本描述，其它实施例和修改将是明显的。因此，发明构思不限于这样的实施例，而是限于所附权利要求以及如对本领域普通技术人员而言明显的各种明显的修改和等同布置的较宽范围。

Claims (34)

1.一种扫描驱动器，所述扫描驱动器包括：

多个级，所述多个级中的每个级被构造为输出第一扫描信号和第二扫描信号，

所述多个级中的每个级包括：

第一驱动控制器，被构造为响应于先前的进位信号控制第一节点的电压和第二节点的电压；

第二驱动控制器，被构造为基于感测开启信号、后续的进位信号、第一控制时钟信号、第二控制时钟信号、所述第一节点的所述电压和采样节点的电压来控制第一驱动节点的电压，并基于所述采样节点的所述电压和所述第一驱动节点的所述电压控制第二驱动节点的电压；

输出缓冲器，被构造为响应于所述第一节点的所述电压和所述第二节点的所述电压而输出进位信号，并响应于所述第一驱动节点的所述电压和所述第二驱动节点的所述电压而输出所述第一扫描信号和所述第二扫描信号；以及

结合控制器，被构造为响应于显示开启信号，将所述第一节点和所述第一驱动节点彼此电结合，并且将所述第二节点和所述第二驱动节点彼此电结合，

其中，所述第二驱动控制器被构造为响应于所述第二驱动节点的所述电压和第三控制时钟信号而将所述第一驱动节点的所述电压保持为栅极截止电压，

其中，所述先前的进位信号指来自先前级的进位信号，并且

其中，所述后续的进位信号指来自后续级的进位信号。

2.根据权利要求1所述的扫描驱动器，其中，所述第二驱动控制器包括：

第十四晶体管和第十五晶体管，串联结合在输出所述进位信号的进位输出端子与所述第一驱动节点之间，

其中，所述第十四晶体管的栅电极接收所述第三控制时钟信号，并且

所述第十五晶体管的栅电极结合到所述第二驱动节点。

3.根据权利要求2所述的扫描驱动器，所述扫描驱动器被构造为在垂直消隐时段中接收栅极导通电压作为所述第三控制时钟信号，并且保持直到紧接所述垂直消隐时段的显示时段的部分时段为止。

4.根据权利要求2所述的扫描驱动器，其中，所述第二驱动控制器被构造为响应于所述第十四晶体管和所述第十五晶体管导通而使所述第一驱动节点保持栅极截止电压。

5.根据权利要求2所述的扫描驱动器，其中，所述第二驱动控制器包括：

第八晶体管，结合在向其施加所述后续的进位信号的输入端子与所述采样节点之间，所述第八晶体管包括接收所述感测开启信号的栅电极；

第九晶体管和第十晶体管，串联结合在向其施加所述第一控制时钟信号的第一控制时钟端子与所述第一驱动节点之间；以及

第十一晶体管，结合在输出所述进位信号的进位输出端子与在所述第九晶体管和所述第十晶体管之间的第三节点之间，所述第十一晶体管包括结合到所述进位输出端子的栅电极。

6.根据权利要求5所述的扫描驱动器，其中，所述第九晶体管的栅电极结合到所述采样节点，并且

所述第十晶体管的栅电极结合到向其施加所述第二控制时钟信号的第二控制时钟端子。

7.根据权利要求6所述的扫描驱动器，其中，第二控制时钟信号在垂直消隐时段的至少一部分中具有栅极导通电压，并且在显示时段期间保持栅极截止电压。

8.根据权利要求7所述的扫描驱动器，其中，所述第二控制时钟信号的整个所述栅极导通电压时段与所述第一控制时钟信号的栅极导通电压时段的至少一部分重叠。

9.根据权利要求5所述的扫描驱动器，其中，所述第九晶体管的栅电极和所述第十晶体管的栅电极共同地结合到所述采样节点。

10.根据权利要求5所述的扫描驱动器，其中，所述第八晶体管包括：多个第八晶体管，串联结合在所述输入端子和所述采样节点之间，

其中，所述多个第八晶体管中的每个第八晶体管的栅电极共同接收所述感测开启信号。

11.根据权利要求10所述的扫描驱动器，其中，所述第二驱动控制器还包括：第二十七晶体管，结合在向其供应第一电源的第一电力端子与在所述多个第八晶体管之间的公共节点之间，所述第二十七晶体管包括结合到所述采样节点的栅电极。

12.根据权利要求2所述的扫描驱动器，其中，所述第二驱动控制器还包括：

电容器，结合在向其施加第二电源的第二电力端子与所述采样节点之间；

第十二晶体管和第十三晶体管，串联结合在向其施加第三电源的第三电力端子与所述第二驱动节点之间；以及

第二十五晶体管，结合在向其供应第一电源的第一电力端子与在所述第十二晶体管和所述第十三晶体管之间的中间节点之间，所述第二十五晶体管包括结合到所述第二驱动节点的栅电极，

其中，所述第十二晶体管包括结合到所述采样节点的栅电极，并且

所述第十三晶体管包括结合到所述第一驱动节点的栅电极。

13.根据权利要求1所述的扫描驱动器，其中，所述第一驱动控制器包括：

第一晶体管，结合在向其施加第一电源的第一电力端子与所述第一节点之间，所述第一晶体管包括接收所述先前的进位信号或扫描起始信号的栅电极；

第二晶体管和第三晶体管，串联结合在所述第一节点与输出所述进位信号的进位输出端子之间；

第四晶体管，结合在所述第一节点与所述进位输出端子之间，所述第四晶体管包括接收所述后续的进位信号的栅电极；

第五晶体管，结合在向其施加第一时钟信号的第一时钟端子与所述第二节点之间，所述第五晶体管包括结合到所述第一节点的栅电极；

第六晶体管，结合在所述第一电力端子与所述第二节点之间，所述第六晶体管包括结合到所述第一时钟端子的栅电极；以及

第七晶体管，结合在所述第一电力端子和所述第二节点之间。

14.根据权利要求13所述的扫描驱动器，其中，所述第七晶体管包括接收所述第一控制时钟信号的栅电极。

15.根据权利要求13所述的扫描驱动器，其中，所述第五晶体管包括串联结合在所述第一时钟端子和所述第二节点之间的多个第五晶体管，

其中，所述多个第五晶体管的栅电极共同结合到所述第一节点，

其中，所述第一驱动控制器还包括：

第二十四晶体管，结合在所述第一电力端子与在所述多个第五晶体管之间的公共节点之间，所述第二十四晶体管包括结合到所述第二节点的栅电极。

16.根据权利要求1所述的扫描驱动器，其中，所述输出缓冲器包括：

第十六晶体管，结合在向其供应时钟信号的第二时钟端子与输出所述进位信号的进位输出端子之间，所述第十六晶体管包括结合到所述第一节点的栅电极；

第十七晶体管，结合在向其施加第二电源的第二电力端子与所述进位输出端子之间，所述第十七晶体管包括结合到所述第二节点的栅电极；

第十八晶体管，结合在所述第二时钟端子与输出所述第一扫描信号的第一输出端子之间，所述第十八晶体管包括结合到所述第一驱动节点的栅电极；

第十九晶体管，结合在向其供应第三电源的第三电力端子与所述第一输出端子之间，所述第十九晶体管包括结合到所述第二驱动节点的栅电极；

第二十晶体管，结合在向其施加感测时钟信号的感测时钟端子与输出所述第二扫描信号的第二输出端子之间，所述第二十晶体管包括结合到所述第一驱动节点的栅电极；以及

第二十一晶体管，结合在所述第三电力端子与所述第二输出端子之间，所述第二十一晶体管包括结合到所述第二驱动节点的栅电极。

17.根据权利要求1所述的扫描驱动器，其中，所述结合控制器包括：

第二十二晶体管，结合在所述第一节点和所述第一驱动节点之间，所述第二十二晶体管包括接收所述显示开启信号的栅电极；以及

第二十三晶体管，结合在所述第二节点和所述第二驱动节点之间，所述第二十三晶体管包括接收所述显示开启信号的栅电极。

18.一种显示装置，所述显示装置包括：

多个像素，分别结合到第一扫描线、第二扫描线、感测线和数据线；

扫描驱动器，包括多个级，分别向所述第一扫描线和所述第二扫描线供应第一扫描信号和第二扫描信号；

数据驱动器，被构造为向所述数据线供应数据信号；以及

补偿器，被构造为基于从所述感测线提供的感测值来生成用于补偿所述多个像素的劣化的补偿值，

其中，所述多个级中的每个级包括：

第一驱动控制器，被构造为响应于先前的进位信号来控制第一节点的电压和第二节点的电压；

第二驱动控制器，被构造为基于感测开启信号、后续的进位信号、第一控制时钟信号、第二控制时钟信号、所述第一节点的所述电压和采样节点的电压来控制第一驱动节点的电压，并基于所述采样节点的所述电压和所述第一驱动节点的所述电压控制第二驱动节点的电压；

输出缓冲器，被构造为响应于所述第一节点的所述电压和所述第二节点的所述电压而输出进位信号，并响应于所述第一驱动节点的所述电压和所述第二驱动节点的所述电压而输出所述第一扫描信号和所述第二扫描信号；以及

结合控制器，被构造为响应于显示开启信号，将所述第一节点和所述第一驱动节点彼此电结合，并且将所述第二节点和所述第二驱动节点彼此电结合，

其中，所述第二驱动控制器被构造为响应于所述第二驱动节点的所述电压和第三控制时钟信号而将所述第一驱动节点的所述电压保持为栅极截止电压，

其中，所述先前的进位信号指来自先前级的进位信号，并且

其中，所述后续的进位信号指来自后续级的进位信号。

19.根据权利要求18所述的显示装置，其中，所述第二驱动控制器包括：第十四晶体管和第十五晶体管，串联结合在输出所述进位信号的进位输出端子与所述第一驱动节点之间，

其中，所述第十四晶体管的栅电极接收所述第三控制时钟信号，并且

所述第十五晶体管的栅电极结合到所述第二驱动节点，

其中，所述显示装置被构造为在垂直消隐时段中将所述第三控制时钟信号改变为栅极导通电压，并且保持所述栅极导通电压直到紧接所述垂直消隐时段的显示时段的部分时段为止。

20.一种用于显示装置的扫描驱动器，所述扫描驱动器包括：

多个级，输出扫描信号和感测信号，

其中，所述多个级中的至少一个包括：

第一驱动控制器，响应于先前的进位信号或扫描起始信号控制第一节点的电压和第二节点的电压；

第二驱动控制器，基于感测开启信号、后续的进位信号、第一电源的电压、所述第一节点的所述电压和采样节点的电压来控制第一驱动节点的电压，并基于所述采样节点的所述电压和控制时钟信号控制第二驱动节点的电压；

输出缓冲器，响应于所述第一节点的所述电压和所述第二节点的所述电压而输出进位信号，并响应于所述第一驱动节点的所述电压和所述第二驱动节点的所述电压而输出所述扫描信号和所述感测信号；以及

结合控制器，响应于显示开启信号，将所述第一节点和所述第一驱动节点彼此电结合，并且将所述第二节点和所述第二驱动节点彼此电结合。

21.根据权利要求20所述的扫描驱动器，其中，所述第二驱动控制器包括：

第八晶体管，结合在向其施加所述后续的进位信号的第一输入端子与所述采样节点之间，所述第八晶体管包括接收所述感测开启信号的栅电极；

第九晶体管和第十晶体管，串联结合在向其施加所述控制时钟信号的控制时钟端子与所述第一驱动节点之间，所述第九晶体管和所述第十晶体管包括共同结合到所述采样节点的栅电极；以及

第十一晶体管，结合在所述进位信号的进位输出端子与在所述第九晶体管和所述第十晶体管之间的第三节点之间，所述第十一晶体管包括结合到所述第一驱动节点的栅电极，并且

其中，所述第十一晶体管被构造为响应于所述第一驱动节点的所述电压，向所述第三节点供应所述进位信号。

22.根据权利要求21所述的扫描驱动器，其中，所述第二驱动控制器还包括：

电容器，结合在向其施加第二电源的第二电力端子与所述采样节点之间；以及

第十二晶体管和第十三晶体管，串联结合在向其施加第三电源的第三电力端子与所述第二驱动节点之间；

其中，所述第十二晶体管包括接收所述控制时钟信号的栅电极，并且

所述第十三晶体管包括结合到所述采样节点的栅电极。

23.根据权利要求21所述的扫描驱动器，其中，所述输出缓冲器包括：

第十六晶体管，结合在向其供应时钟信号的第二时钟端子与所述进位输出端子之间，所述第十六晶体管包括结合到所述第一节点的栅电极；

第十七晶体管，结合在向其施加第二电源的第二电力端子与所述进位输出端子之间，所述第十七晶体管包括结合到所述第二节点的栅电极；

第十八晶体管，结合在向其施加扫描时钟信号的扫描时钟端子与第一输出端子之间，所述第十八晶体管包括结合到所述第一驱动节点的栅电极；

第十九晶体管，结合在向其施加第三电源的第三电力端子与所述第一输出端子之间，所述第十九晶体管包括结合到所述第二驱动节点的栅电极；

第二十晶体管，结合在向其施加感测时钟信号的感测时钟端子与第二输出端子之间，所述第二十晶体管包括结合到所述第一驱动节点的栅电极；以及

第二十一晶体管，结合在向其施加所述第三电源的所述第三电力端子与所述第二输出端子之间，所述第二十一晶体管包括结合到所述第二驱动节点的栅电极。

24.根据权利要求23所述的扫描驱动器，其中，所述扫描时钟信号和所述感测时钟信号具有与所述时钟信号同步的相同波形。

25.根据权利要求20所述的扫描驱动器，其中，所述第二驱动控制器包括：

第八晶体管，结合在向其施加所述后续的进位信号的输入端子与所述采样节点之间，所述第八晶体管包括接收所述感测开启信号的栅电极；

第九晶体管，串联结合在所述第九晶体管和第十晶体管之间的第三节点与所述第一驱动节点之间，所述第九晶体管包括结合到向其施加第一控制时钟信号的第一控制时钟端子的栅电极；

所述第十晶体管，结合在向其施加第二控制时钟信号的第二控制时钟端子与所述第三节点之间，所述第十晶体管包括结合到所述采样节点的栅电极；

第十一晶体管，结合在向其施加所述第一电源的第一电力端子与所述第三节点之间，所述第十一晶体管包括结合到所述第一驱动节点的栅电极；以及

第三电容器，结合在向其施加第二电源的第二电力端子和所述采样节点之间。

26.根据权利要求25所述的扫描驱动器，其中，所述第九晶体管能操作为在所述第一控制时钟信号被供应时向所述第一驱动节点供应所述第一电源的所述电压，所述第一电源的所述电压通过所述第十一晶体管被施加。

27.根据权利要求25所述的扫描驱动器，其中，所述第二驱动控制器还包括：

第十二晶体管和第十三晶体管，串联结合在向其施加第三电源的第三电力端子与所述第二驱动节点之间，

其中，所述第十二晶体管包括接收所述第二控制时钟信号的栅电极，并且

所述第十三晶体管包括结合到所述采样节点的栅电极。

28.根据权利要求25所述的扫描驱动器，其中，所述第二驱动控制器还包括：第五电容器，结合在所述第八晶体管的所述栅电极与所述采样节点之间。

29.根据权利要求25所述的扫描驱动器，其中，所述第二驱动控制器还包括：第二十七晶体管，二极管结合在向其施加所述第一电源的所述第一电力端子和所述采样节点之间。

30.根据权利要求20所述的扫描驱动器，其中，所述第二驱动控制器包括：

第八晶体管，结合在向其施加所述后续的进位信号的输入端子和所述采样节点之间，所述第八晶体管包括接收所述感测开启信号的栅电极；

第九晶体管和第十晶体管，串联结合在向其施加所述控制时钟信号的控制时钟端子与所述第一驱动节点之间，所述第九晶体管和所述第十晶体管包括共同结合到所述采样节点的栅电极；以及

第十一晶体管，结合在向其施加所述第一电源的第一电力端子与在所述第九晶体管与所述第十晶体管之间的第三节点之间，所述第十一晶体管包括结合到所述第一驱动节点的栅电极。

31.根据权利要求20所述的扫描驱动器，其中，所述第二驱动控制器包括：

第八晶体管，结合在向其施加所述后续的进位信号的输入端子和所述采样节点之间，所述第八晶体管包括接收所述感测开启信号的栅电极；

第九晶体管和第十晶体管，串联结合在向其施加所述控制时钟信号的控制时钟端子与所述第一驱动节点之间，所述第九晶体管和所述第十晶体管包括共同结合到所述采样节点的栅电极；以及

第十一晶体管，二极管结合在输出所述进位信号的进位输出端子与在所述第九晶体管和所述第十晶体管之间的第三节点之间，或者二极管结合在所述第三节点与输出所述扫描信号的输出端子之间。

32.根据权利要求20所述的扫描驱动器，其中，所述第一驱动控制器包括：

第一晶体管，结合在向其施加所述第一电源的第一电力端子与所述第一节点之间，所述第一晶体管包括接收所述先前的进位信号或所述扫描起始信号的栅电极；

第二晶体管和第三晶体管，串联结合在所述第一节点和输出所述进位信号的进位输出端子之间；

第四晶体管，结合在所述第一节点和所述进位输出端子之间，所述第四晶体管包括接收所述后续的进位信号的栅电极；

第五晶体管，结合在向其施加时钟信号的第一时钟端子与所述第二节点之间，所述第五晶体管包括结合到所述第一节点的栅电极；

第六晶体管，结合在向其施加所述第一电源的所述第一电力端子与所述第二节点之间，所述第六晶体管包括结合到所述第一时钟端子的栅电极；以及

第七晶体管，二极管结合在所述第一电力端子与所述第二节点之间。

33.根据权利要求32所述的扫描驱动器，其中，所述第一驱动控制器还包括：第二十六晶体管，结合在所述第五晶体管的所述栅电极与所述第一节点之间，所述第二十六晶体管包括结合到所述第一电力端子的栅电极。

34.根据权利要求20所述的扫描驱动器，其中，所述结合控制器包括：

第二十二晶体管，结合在所述第一节点和所述第一驱动节点之间，所述第二十二晶体管包括接收所述显示开启信号的栅电极；以及

第二十三晶体管，结合在所述第二节点和所述第二驱动节点之间，所述第二十三晶体管包括接收所述显示开启信号的栅电极。

Images