KR20200137072A - 스캔 구동부 및 이를 포함하는 표시 장치 - Google Patents

스캔 구동부 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20200137072A
KR20200137072A KR1020190062602A KR20190062602A KR20200137072A KR 20200137072 A KR20200137072 A KR 20200137072A KR 1020190062602 A KR1020190062602 A KR 1020190062602A KR 20190062602 A KR20190062602 A KR 20190062602A KR 20200137072 A KR20200137072 A KR 20200137072A
Authority
KR
South Korea
Prior art keywords
node
signal
sensing
carry
driving
Prior art date
Application number
KR1020190062602A
Other languages
English (en)
Inventor
박준현
김동우
이안수
조강문
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190062602A priority Critical patent/KR20200137072A/ko
Priority to US16/746,401 priority patent/US10878745B2/en
Priority to EP20171291.6A priority patent/EP3745388A1/en
Priority to CN202010425254.3A priority patent/CN112017572A/zh
Publication of KR20200137072A publication Critical patent/KR20200137072A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 스캔 신호 및 센싱 신호를 출력하는 복수의 스테이지들을 포함하되, i(여기서 i는 홀수)번째 스테이지는, 이전 캐리 신호, 제1 캐리 제어 클럭 신호 및 제2 캐리 제어 클럭 신호에 응답하여 제1 노드 및 제2 노드의 전압을 제어하고, 센싱 온 신호 및 이후 캐리 신호에 응답하여 샘플링 노드의 전압을 제어하며, 상기 제1 노드, 상기 제2 노드, 상기 샘플링 노드의 전압 및 센싱 클럭 신호에 기초하여 제1 구동 노드 및 제2 구동 노드의 전압을 제어하는 공통 회로부, 상기 제1 구동 노드 및 상기 제2 구동 노드의 전압에 응답하여 i번째 화소행으로 상기 스캔 신호 및 상기 센싱 신호를 출력하는 제1 출력 버퍼부 및 상기 제1 구동 노드 및 상기 제2 구동 노드의 전압에 응답하여 i+1번째 화소행으로 상기 스캔 신호 및 상기 센싱 신호를 출력하는 제2 출력 버퍼부를 포함하는 스캔 구동부 및 이를 포함하는 표시 장치에 관한 것이다.

Description

스캔 구동부 및 이를 포함하는 표시 장치{SCAN DRIVER AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 스캔 구동부 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 표시 패널, 스캔 구동부, 데이터 구동부, 타이밍 제어부 등을 포함한다. 스캔 구동부는 표시 패널에 스캔 라인들을 통해 스캔 신호를 제공한다. 이를 위해, 스캔 구동부는 순차적으로 연결된 스캔 신호 출력을 위한 스테이지 회로들을 포함하고, 스테이지 회로들 각각은 다수의 산화물 박막 트랜지스터들로 구성되어 동작한다.
최근, 표시 장치는 화소 회로에 포함된 구동 트랜지스터의 문턱 전압이나 이동도를 센싱함으로써, 화소 회로 외부에서 구동 트랜지스터의 열화나 특성 변화를 보상하는 구동을 수행한다. 이때, 표시 동작, 이동도 센싱 동작 및 문턱 전압 센싱 동작을 위한 스캔 방식은 각각 상이하다. 이러한 다양한 방식의 동작을 안정적으로 수행하면서 회로의 복잡도를 최소화하기 위한 스캔 구동부 및 이의 스테이지 회로에 대한 연구가 진행 중이다.
본 발명의 일 목적은 복수 개의 출력 버퍼부가 하나의 구동 제어부를 공유하도록 구성되는 스캔 구동부 및 이를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명에 따른 스캔 구동부는, 스캔 신호 및 센싱 신호를 출력하는 복수의 스테이지들을 포함하되, i(여기서 i는 홀수)번째 스테이지는, 이전 캐리 신호, 제1 캐리 제어 클럭 신호 및 제2 캐리 제어 클럭 신호에 응답하여 제1 노드 및 제2 노드의 전압을 제어하고, 센싱 온 신호 및 이후 캐리 신호에 응답하여 샘플링 노드의 전압을 제어하며, 상기 제1 노드, 상기 제2 노드, 상기 샘플링 노드의 전압 및 센싱 클럭 신호에 기초하여 제1 구동 노드 및 제2 구동 노드의 전압을 제어하는 공통 회로부, 상기 제1 구동 노드 및 상기 제2 구동 노드의 전압에 응답하여 i번째 화소행으로 상기 스캔 신호 및 상기 센싱 신호를 출력하는 제1 출력 버퍼부 및 상기 제1 구동 노드 및 상기 제2 구동 노드의 전압에 응답하여 i+1번째 화소행으로 상기 스캔 신호 및 상기 센싱 신호를 출력하는 제2 출력 버퍼부를 포함할 수 있다.
또한, 상기 공통 회로부는, 상기 이전 캐리 신호, 상기 제1 캐리 제어 클럭 신호 및 상기 제2 캐리 제어 클럭 신호에 응답하여 상기 제1 노드의 및 상기 제2 노드의 전압을 제어하는 제1 구동 제어부, 상기 센싱 온 신호 및 상기 이후 캐리 신호에 응답하여 상기 샘플링 노드의 전압을 제어하고, 상기 제1 노드, 상기 제2 노드, 상기 샘플링 노드의 전압 및 센싱 클럭 신호에 응답하여 상기 제1 구동 노드 및 상기 제2 구동 노드의 전압을 제어하는 제2 구동 제어부, 상기 제1 노드의 전압 및 상기 제2 노드의 전압에 응답하여 캐리 신호를 출력하는 제3 구동 제어부 및 표시 온 신호에 응답하여, 상기 제1 노드와 상기 제1 구동 노드 및 상기 제2 노드와 상기 제2 구동 노드를 각각 전기적으로 연결하는 제4 구동 제어부를 포함할 수 있다.
또한, 상기 제1 캐리 제어 클럭 신호와 상기 제2 캐리 제어 클럭 신호의 게이트 온 전압 기간은 중첩되지 않고, 상기 센싱 온 신호의 게이트 온 전압 기간은 상기 제2 캐리 제어 클럭 신호의 상기 게이트 온 전압 기간의 일부와 중첩될 수 있다.
또한, 상기 제1 캐리 제어 클럭 신호는 상기 제2 캐리 제어 클럭 신호보다 먼저 인가될 수 있다.
또한, 상기 센싱 온 신호는, 표시 기간에 상기 스테이지들 중 적어도 하나의 선택된 스테이지에 공급되고, 상기 적어도 하나의 선택된 스테이지는, 상기 표시 기간 이후의 수직 블랭크 기간에 스캔 제어 클럭 신호 및 센싱 제어 클럭 신호에 응답하여 상기 스캔 신호 및 상기 센싱 신호를 출력할 수 있다.
또한, 상기 센싱 스캔 제어 클럭 신호 및 상기 센싱 제어 클럭 신호는, 상기 수직 블랭크 기간에 상기 제1 출력 버퍼부 및 상기 제2 출력 버퍼부 중 적어도 하나에 공급될 수 있다.
또한, 상기 제1 구동 제어부는, 제1 전원이 인가되는 제1 전원 단자와 상기 제1 노드 사이에 접속되고, 게이트 전극이 상기 이전 캐리 신호 또는 스캔 시작 신호를 수신하는 제4 트랜지스터, 상기 제1 노드와 상기 캐리 신호를 출력하는 캐리 출력 단자 사이에 직렬로 접속되고, 게이트 전극이 상기 제2 캐리 제어 클럭 신호가 인가되는 제2 캐리 제어 클럭 단자 및 상기 제2 노드에 각각 접속되는 제5 및 제6 트랜지스터들, 상기 제1 노드와 상기 캐리 출력 단자 사이에 접속되고, 게이트 전극이 상기 이후 캐리 신호를 수신하는 제9 트랜지스터, 상기 제1 캐리 제어 클럭 신호가 인가되는 제1 캐리 제어 클럭 단자와 상기 제2 노드 사이에 접속되고, 게이트 전극이 상기 제1 노드에 접속되는 제3 트랜지스터, 상기 제1 전원 단자와 상기 제2 노드 사이에 접속되고, 게이트 전극이 상기 제1 캐리 제어 클럭 단자에 접속되는 제7 트랜지스터를 포함할 수 있다.
또한, 상기 제3 트랜지스터는, 상기 제1 캐리 제어 클럭 단자와 상기 제2 노드 사이에 직렬로 연결되고 게이트 전극이 상기 제1 노드에 접속되는 제1 및 제2 서브 트랜지스터들을 포함하고, 상기 제1 구동 제어부는, 상기 제1 및 제2 서브 트랜지스터들의 공통 노드와 상기 제1 전원 단자 사이에 접속되고, 게이트 전극이 상기 제2 노드에 접속되는 제23 트랜지스터를 더 포함할 수 있다.
또한, 상기 제2 구동 제어부는, 상기 이후 캐리 신호가 인가되는 입력 단자와 상기 샘플링 노드 사이에 접속되고, 게이트 전극이 상기 센싱 온 신호를 수신하는 제16 트랜지스터, 제3 노드와 상기 제1 구동 노드 사이에 접속되고, 게이트 전극이 상기 센싱 노드에 접속되는 제17 트랜지스터, 제1 센싱 클럭 신호가 인가되는 제1 센싱 클럭 단자와 상기 제3 노드 사이에 접속되고, 게이트 전극이 제2 센싱 클럭 신호를 수신하는 제18 트랜지스터 및 상기 캐리 신호가 출력되는 캐리 출력 단자와 상기 제3 노드 사이에 다이오드 연결되는 제19 트랜지스터를 포함할 수 있다.
또한, 상기 제16 트랜지스터는, 상기 이후 캐리 신호가 인가되는 상기 입력 단자와 상기 샘플링 노드 사이에 직렬로 연결되고 게이트 전극이 상기 센싱 온 신호를 수신하는 제1 및 제2 서브 트랜지스터들을 포함하고, 상기 제2 구동 제어부는, 상기 제1 및 제2 서브 트랜지스터들의 공통 노드와 상기 제1 전원 단자 사이에 접속되고, 게이트 전극이 상기 샘플링 노드에 접속되는 제22 트랜지스터를 더 포함할 수 있다.
또한, 상기 제2 구동 제어부는, 제3 전원이 인가되는 제3 전원 단자와 상기 제2 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 샘플링 노드와 상기 제1 구동 노드에 각각 접속되는 제14 및 제15 트랜지스터들 및 상기 제14 및 제15 트랜지스터들의 공통 노드와 제1 전원이 인가되는 제1 전원 단자 사이에 접속되고, 게이트 전극이 상기 제2 구동 노드에 접속되는 제24 트랜지스터를 더 포함할 수 있다.
또한, 상기 제2 구동 제어부는, 상기 캐리 출력 단자와 상기 제1 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 제3 센싱 클럭 신호가 인가되는 제3 센싱 클럭 단자와 상기 제2 구동 노드에 각각 접속되는 제25 및 제26 트랜지스터들을 더 포함할 수 있다.
또한, 상기 제3 구동 제어부는, 상기 제1 캐리 제어 클럭 신호가 인가되는 제2 캐리 제어 클럭 단자 및 상기 캐리 신호가 출력되는 캐리 출력 단자 사이에 접속되고, 게이트 전극이 상기 제1 노드에 접속되는 제10 트랜지스터 및 상기 캐리 출력 단자 및 제2 전원이 인가되는 제2 전원 단자 사이에 접속되고, 게이트 전극이 상기 제2 노드에 접속되는 제11 트랜지스터를 포함할 수 있다.
또한, 상기 제4 구동 제어부는, 상기 제1 노드 및 상기 제1 구동 노드 사이에 접속되고, 게이트 전극이 상기 표시 온 신호를 수신하는 제12 트랜지스터 및 상기 제2 노드 및 상기 제2 구동 노드 사이에 접속되고, 게이트 전극이 상기 표시 온 신호를 수신하는 제13 트랜지스터를 포함할 수 있다.
또한, 상기 제1 출력 버퍼부는, 제1 스캔 제어 클럭 신호가 인가되는 제1 스캔 제어 클럭 단자와 상기 스캔 신호를 출력하는 제1 출력 단자 사이에 접속되고, 게이트 전극이 상기 제1 구동 노드에 접속되는 제1 트랜지스터, 제3 전원이 인가되는 제3 전원 단자와 상기 제1 출력 단자 사이에 접속되고, 게이트 전극이 상기 제2 구동 노드에 접속되는 제2 트랜지스터, 제1 센싱 제어 클럭 신호가 인가되는 제1 센싱 제어 클럭 단자와 상기 센싱 신호를 출력하는 제2 출력 단자 사이에 접속되고, 게이트 전극이 상기 제1 구동 노드에 접속되는 제20 트랜지스터 및 상기 제3 전원 단자와 상기 제2 출력 단자 사이에 접속되고, 게이트 전극이 상기 제2 구동 노드에 접속되는 제21 트랜지스터를 포함할 수 있다.
또한, 상기 제2 출력 버퍼부는, 제2 스캔 제어 클럭 신호가 인가되는 제2 스캔 제어 클럭 단자와 상기 스캔 신호를 출력하는 제3 출력 단자 사이에 접속되고, 게이트 전극이 상기 제1 구동 노드에 접속되는 제27 트랜지스터, 제3 전원이 인가되는 제3 전원 단자와 상기 제3 출력 단자 사이에 접속되고, 게이트 전극이 상기 제2 구동 노드에 접속되는 제28 트랜지스터, 제2 센싱 제어 클럭 신호가 인가되는 제2 센싱 제어 클럭 단자와 상기 센싱 신호를 출력하는 제4 출력 단자 사이에 접속되고, 게이트 전극이 상기 제1 구동 노드에 접속되는 제29 트랜지스터 및 상기 제3 전원 단자와 상기 제4 출력 단자 사이에 접속되고, 게이트 전극이 상기 제2 구동 노드에 접속되는 제30 트랜지스터를 포함할 수 있다.
또한, 상기 제1 구동 제어부는, 제1 전원이 인가되는 제1 전원 단자와 상기 제1 노드 사이에 접속되고, 게이트 전극이 상기 이전 캐리 신호 또는 스캔 시작 신호를 수신하는 제4 트랜지스터, 상기 제1 노드와 상기 캐리 신호를 출력하는 캐리 출력 단자 사이에 직렬로 접속되고, 게이트 전극이 제1 스캔 제어 클럭 신호가 인가되는 제1 스캔 제어 클럭 단자 및 상기 제2 노드에 각각 접속되는 제5 및 제6 트랜지스터들, 상기 제1 노드와 상기 제5 및 제6 트랜지스터들의 공통 노드 사이에 접속되고, 게이트 전극이 제2 스캔 제어 클럭 신호가 인가되는 제2 스캔 제어 클럭 단자에 접속되는 제31 트랜지스터, 상기 제1 노드와 상기 캐리 출력 단자 사이에 접속되고, 게이트 전극이 상기 이후 캐리 신호를 수신하는 제9 트랜지스터, 상기 제1 캐리 제어 클럭 신호가 인가되는 제1 캐리 제어 클럭 단자와 상기 제2 노드 사이에 접속되고, 게이트 전극이 상기 제1 노드에 접속되는 제3 트랜지스터, 상기 제1 전원 단자와 상기 제2 노드 사이에 접속되고, 게이트 전극이 상기 제1 캐리 제어 클럭 단자에 접속되는 제7 트랜지스터를 포함할 수 있다.
또한, 본 발명의 일 실시 예에 따른 표시 장치는, 제1 및 제2 스캔 라인들 및 데이터 라인들에 각각 연결되는 복수의 화소들, 상기 제1 및 제2 스캔 라인들에 각각 스캔 신호 및 센싱 신호를 공급하기 위해 복수의 스테이지들을 포함하는 스캔 구동부 및 상기 데이터 라인들에 데이터 신호를 공급하는 데이터 구동부를 포함하되, i(여기서 i는 홀수)번째 스테이지는, 이전 캐리 신호, 제1 캐리 제어 클럭 신호 및 제2 캐리 제어 클럭 신호에 응답하여 제1 노드 및 제2 노드의 전압을 제어하고, 센싱 온 신호 및 이후 캐리 신호에 응답하여 샘플링 노드의 전압을 제어하며, 상기 제1 노드, 상기 제2 노드, 상기 샘플링 노드의 전압 및 센싱 클럭 신호에 기초하여 제1 구동 노드 및 제2 구동 노드의 전압을 제어하는 공통 회로부, 상기 제1 구동 노드 및 상기 제2 구동 노드의 전압에 응답하여 i번째 화소행으로 상기 스캔 신호 및 상기 센싱 신호를 출력하는 제1 출력 버퍼부 및 상기 제1 구동 노드 및 상기 제2 구동 노드의 전압에 응답하여 i+1번째 화소행으로 상기 스캔 신호 및 상기 센싱 신호를 출력하는 제2 출력 버퍼부를 포함할 수 있다.
또한, 상기 공통 회로부는, 상기 이전 캐리 신호, 상기 제1 캐리 제어 클럭 신호 및 상기 제2 캐리 제어 클럭 신호에 응답하여 상기 제1 노드의 및 상기 제2 노드의 전압을 제어하는 제1 구동 제어부, 상기 센싱 온 신호 및 상기 이후 캐리 신호에 응답하여 상기 샘플링 노드의 전압을 제어하고, 상기 제1 노드, 상기 제2 노드, 상기 샘플링 노드의 전압 및 센싱 클럭 신호에 응답하여 상기 제1 구동 노드 및 상기 제2 구동 노드의 전압을 제어하는 제2 구동 제어부, 상기 제1 노드의 전압 및 상기 제2 노드의 전압에 응답하여 캐리 신호를 출력하는 제3 구동 제어부 및 표시 온 신호에 응답하여, 상기 제1 노드와 상기 제1 구동 노드 및 상기 제2 노드와 상기 제2 구동 노드를 각각 전기적으로 연결하는 제4 구동 제어부를 포함할 수 있다.
또한, 상기 제1 캐리 제어 클럭 신호와 상기 제2 캐리 제어 클럭 신호의 게이트 온 전압 기간은 중첩되지 않고, 상기 센싱 온 신호의 게이트 온 전압 기간은 상기 제2 캐리 제어 클럭 신호의 상기 게이트 온 전압 기간의 일부와 중첩될 수 있다.
본 발명의 실시 예들에 따른 스캔 구동부 및 표시 장치는 8k 화질 이상의 고해상도 표시 장치에서 구동 제어부에 의한 데드 스페이스를 최소화할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 구성을 나타낸 도면이다.
도 2는 도 1에 도시된 화소의 구조를 나타낸 도면이다.
도 3은 본 발명의 일 실시 예에 따른 스캔 구동부의 구성을 나타내는 도면이다.
도 4는 도 3의 스캔 구동부에 포함되는 스테이지의 제1 실시 예를 나타내는 회로도이다.
도 5는 도 4의 스테이지의 동작의 일 예를 나타내는 타이밍도이다.
도 6은 도 3의 스캔 구동부에 포함되는 스테이지의 제2 실시 예를 나타내는 회로도이다.
도 7은 도 3의 스캔 구동부에 포함되는 스테이지의 제3 실시 예를 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시 예에 따른 표시 장치의 구성을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 표시 장치는, 복수의 화소(PX)들을 포함하는 표시부(100), 스캔 구동부(210), 데이터 구동부(220), 센싱부(230) 및 타이밍 제어부(240)을 포함할 수 있다.
타이밍 제어부(240)는 외부로부터 입력된 신호들에 기초하여 스캔 구동제어신호, 데이터 구동제어신호를 생성할 수 있다. 타이밍 제어부(240)에서 생성된 스캔 구동제어신호는 스캔 구동부(210)로 공급되고, 데이터 구동제어신호는 데이터 구동부(220)로 공급될 수 있다.
스캔 구동제어신호는 복수의 클럭 신호(CLK1_CR~CLK3_CR, CLK1_SC~CLK4_SC, CLK1_SS~CLK4_SS)와 스캔 개시 신호(SSP)를 포함할 수 있다. 스캔 개시 신호(SSP)는 첫 번째 스캔 신호의 출력 타이밍을 제어할 수 있다.
스캔 구동부(210)에 공급되는 복수의 클럭 신호(CLK1_CR~CLK3_CR, CLK1_SC~CLK4_SC, CLK1_SS~CLK4_SS)는 제1 내지 제3 캐리 제어 클럭 신호(CLK1_CR~CLK3_CR), 제1 내지 제4 스캔 제어 클럭 신호(CLK1_SC~CLK4_SC), 제1 내지 제4 센싱 제어 클럭 신호(CLK1_SS~CLK4_SS)를 포함할 수 있다. 제1 내지 제3 캐리 제어 클럭 신호(CLK1_CR~CLK3_CR)는 스캔 개시 신호(SSP)를 쉬프트시키기 위하여 사용될 수 있다. 제1 내지 제4 스캔 제어 클럭 신호(CLK1_SC~CLK4_SC)는 스캔 개시 신호(SSP)와 제1 내지 제3 캐리 제어 클럭 신호(CLK1_CR~CLK3_CR) 중 적어도 하나에 대응하여 스캔 신호를 출력하기 위하여 사용될 수 있다. 제1 내지 제4 센싱 제어 클럭 신호(CLK1_SS~CLK4_SS)는 스캔 개시 신호(SSP)와 제1 내지 제3 캐리 제어 클럭 신호(CLK1_CR~CLK3_CR) 중 적어도 하나에 대응하여 센싱 신호를 출력하기 위하여 사용될 수 있다. 또한, 스캔 구동부(210)는 상술한 클럭 신호들(CLK1_CR~CLK3_CR, CLK1_SC~CLK4_SC, CLK1_SS~CLK4_SS) 외에 다른 클럭 신호를 더 제공받을 수도 있다.
데이터 구동제어신호에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어하며, 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용될 수 있다.
스캔 구동부(210)는 스캔 구동제어신호에 대응하여 스캔 신호들을 출력할 수 있다. 스캔 구동부(210)는 제1 스캔 라인들(SC1~SCn)로 스캔 신호를 순차적으로 공급할 수 있다. 여기서 스캔 신호는 화소(PX)들에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 하이 레벨의 전압)으로 설정될 수 있다.
스캔 구동부(210)는 스캔 구동제어신호에 대응하여 센싱 신호들을 출력할 수 있다. 스캔 구동부(210)는 제2 스캔 라인들(SS1~SS2) 중 적어도 어느 하나의 제2 스캔 라인으로 제2 스캔 신호를 공급할 수 있다. 여기서 제2 스캔 신호는 화소(PX)들에 포함된 트랜지스터가 턴-온될 수 있도록 게이트 온 전압(예를 들면, 하이 레벨의 전압)으로 설정될 수 있다. 이하의 실시 예들에서, 제2 스캔 신호는 스캔 구동부(210)에서 출력하는 센싱 신호로 명명될 수 있다.
데이터 구동부(220)는 데이터 구동제어신호에 대응하여 데이터 라인(D1~Dm)들로 데이터 신호를 공급할 수 있다. 데이터 라인(D1~Dm)들로 공급된 데이터 신호는 스캔 신호가 공급된 화소(PX)들로 공급될 수 있다. 이를 위하여, 데이터 구동부(220)는 스캔 신호와 동기되도록 데이터 라인(D1~Dm)들로 데이터 신호를 공급할 수 있다.
센싱부(230)는 센싱 라인들(SL1~SLm)로 센싱 신호가 공급된 화소들로 초기화 전원을 공급하고 화소들의 열화 정보를 측정할 수 있다. 도 1에서는 센싱부(230)가 별개의 구성인 것으로 도시되었으나, 센싱부(230)는 데이터 구동부(220)에 포함될 수도 있다.
표시부(100)는 데이터 라인들(D1~Dm), 제1 스캔 라인들(SC1~SCn), 제2 스캔 라인들(SS1~SSn) 및 센싱 라인들(SL1~SLm)과 접속되는 복수의 화소(PX)들을 포함할 수 있다.
화소(PX)들은 외부로부터 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 공급받을 수 있다. 화소(PX)들 각각은 자신과 접속된 제1 스캔 라인(SC1~SCn)으로 스캔 신호가 공급될 때 데이터 라인(D1~Dm)으로부터 데이터 신호를 공급받을 수 있다. 데이터 신호를 공급받은 화소(PX)는 데이터 신호에 대응하여 제1 전원(ELVDD)으로부터 발광 소자(미도시)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어할 수 있다. 이때, 발광 소자는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다. 추가적으로, 제1 전원(ELVDD)은 제2 전원(ELVSS)보다 높은 전압으로 설정될 수 있다.
경우에 따라 화소(PX)는 제1 스캔 라인(SC1~SCn), 제2 스캔 라인(SS1~SSn) 및 데이터 라인(D1~Dm) 외에 발광 제어선에 접속될 수도 있으며, 이 경우, 발광 제어 신호를 출력하기 위한 발광 구동부가 더 구비될 수 있다.
도 2는 도 1에 도시된 화소의 구조를 나타낸 도면이다. 도 2에서는 설명의 편의를 위하여, i번째 제1 스캔 라인(SCi), i번째 제2 스캔 라인(SSi), j번째 센싱 라인(SLj) 및 j번째 데이터 라인(Dj)에 연결된 화소(PX)를 도시하였다.
화소(PX)는 구동 트랜지스터(M1), 스위칭 트랜지스터(M2), 센싱 트랜지스터(M3), 스토리지 커패시터(Cst) 및 발광 소자(LED)를 포함할 수 있다.
스위칭 트랜지스터(M2)는, 데이터 라인(Dj)에 연결된 제1 전극, 제1 스캔 라인(SCi)에 연결된 게이트 전극, 및 제1 노드(Na)에 연결된 제2 전극을 포함할 수 있다. 스위칭 트랜지스터(M2)는 제1 스캔 라인(SCi)으로부터 스캔 신호가 공급될 때 턴-온되어, 데이터 라인(Dj)으로부터 받은 데이터 신호를 스토리지 커패시터(Cst)로 공급할 수 있다. 또는, 제1 노드(Na)의 전위 제어할 수 있다. 이때, 제1 노드(Na)에 연결된 제1 전극과 제2 노드(Nb)에 연결된 제2 전극을 포함하는 스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전압을 충전할 수 있다.
구동 트랜지스터(M1)는 제1 전원(ELVDD)에 연결된 제1 전극, 발광 소자(LED)에 연결된 제2 전극 및 제1 노드(Na)에 연결된 게이트 전극을 포함할 수 있다. 구동 트랜지스터(M1)는 게이트-소스 간 전압 값에 대응하여 발광 소자(LED)에 흐르는 전류의 양을 제어할 수 있다.
센싱 트랜지스터(M3)는 센싱 라인(SLj)에 연결된 제1 전극, 제2 노드(Nb)에 연결된 제2 전극 및 제2 스캔 라인(SSi)에 연결된 게이트 전극을 포함할 수 있다. 센싱 트랜지스터(M3)는 제2 스캔 라인(SSi)으로 센싱 신호가 공급되면 턴 온되어 제2 노드(Nb)의 전위를 제어할 수 있다. 또는, 제2 스캔 라인(SSi)으로 센싱 신호가 공급되면 센싱 트랜지스터(M3)가 턴 온되어 발광 소자(LED)에 흐르는 전류가 측정될 수 있다.
발광 소자(LED)는 구동 트랜지스터(M1)의 제2 전극에 연결되는 제1 전극(애노드 전극)과, 제2 전원(ELVSS)에 연결되는 제2 전극(캐소드 전극)을 포함할 수 있다. 발광 소자(LED)는 구동 트랜지스터(M1)로부터 공급되는 전류의 양에 대응되는 빛을 생성할 수 있다.
도 2에서, 트랜지스터들(M1~M3)의 제1 전극은 소스 전극 및 드레인 전극 중 어느 하나로 설정되고, 트랜지스터들(M1~M3)의 제2 전극은 제1 전극과 다른 전극으로 설정될 수 있다. 예를 들어, 제1 전극이 소스 전극으로 설정되면 제2 전극은 드레인 전극으로 설정될 수 있다.
또한, 트랜지스터들(M1~M3)은 도 2에 도시된 바와 같이 NMOS 트랜지스터일 수 있으나, 이로써 한정되지 않으며, 변형된 실시 예에서 트랜지스터들(M1~M3)은 PMOS 트랜지스터일 수 있다.
일 실시 예에서, 구동 트랜지스터(M1)의 이동도를 센싱하는 동안에는 제1 스캔 라인(SCi)으로 활성화된 스캔 신호가 공급되고 제2 스캔 라인(SSi)으로 활성화된 센싱 신호가 공급된다. 또한, 발광 소자(LED)에 흐르는 전류를 센싱하는 동안에는 제1 스캔 라인(SCi)으로 비활성화된 스캔 신호가 인가되고 제2 스캔 라인(SSi)으로 활성화된 스캔 신호가 인가될 수 있다. 상기와 같이 화소(PX)에 대한 다양한 정보를 센싱하기 위하여 제1 스캔 라인(SCi)으로 공급되는 스캔 신호와 제2 스캔 라인(SSi)으로 공급되는 센싱 신호가 분리되어 공급될 필요가 있다.
도 3은 본 발명의 일 실시 예에 따른 스캔 구동부의 구성을 나타내는 도면이다.
도 3을 참조하면, 스캔 구동부(210)는 복수의 스테이지들(ST1, ST3, ...)을 포함할 수 있다.
스테이지들(ST1, ST3, ...) 각각은 스캔 개시 신호(SSP)에 응답하여 제1 스캔 라인들(SC1, SC2, SC3, SC4, ...)로 스캔 신호들(SC(1), SC(2), SC(3), SC(4), ...)을 공급하고, 제2 스캔 라인들(SS1, SS2, SS3, SS4, ...)로 센싱 신호들(SS(1), SS(2), SS(3), SS(4), ...)을 공급할 수 있다. 예를 들어, 제i 스테이지는 i번째 제1 스캔 라인 및 i+1번째 제1 스캔 라인으로 제i 스캔 신호 및 제i+1 스캔 신호를 각각 출력하고, i번째 제2 스캔 라인 및 i+1번째 제2 스캔 라인으로 제i 센싱 신호 및 제i+1 센싱 신호를 각각 출력할 수 있다. 여기서 i은 1 이상의 홀수일 수 있다. 첫 번째 스캔 신호의 타이밍을 제어하는 스캔 개시 신호(SSP)는 제1 스테이지(ST1)에 공급될 수 있다.
스테이지들(ST1, ST3, ...) 각각은 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3), 제4 입력 단자(IN4), 제1 센싱 클럭 단자(S_CK1), 제2 센싱 클럭 단자(S_CK2), 제3 센싱 클럭 단자(S_CK3), 제1 캐리 제어 클럭 단자(CRCK1), 제2 캐리 제어 클럭 단자(CRCK2), 제1 센싱 제어 클럭 단자(SSCK1), 제2 센싱 제어 클럭 단자(SSCK2), 제1 스캔 제어 클럭 단자(SCCK1), 제2 스캔 제어 클럭 단자(SCCK2), 제1 전원 단자(V1), 제2 전원 단자(V2), 제3 전원 단자(V3), 캐리 출력 단자(CR), 제1 내지 제4 출력 단자(OUT1~OUT4)를 포함할 수 있다.
제1 입력 단자(IN1)는 스캔 개시 신호(SSP) 또는 이전 캐리 신호를 수신할 수 있다. 일 실시 예에서, 제1 스테이지(ST1)의 제1 입력 단자(IN1)로 스캔 개시 신호(SSP) 가 공급되고, 제1 스테이지(ST1) 이외의 스테이지들에는 각각 제1 입력 단자(IN1)로 이전 스테이지의 캐리 신호가 인가될 수 있다. 일 실시 예에서, 제j 스테이지의 제1 입력 단자(IN1)에는 제j-2 캐리 신호(j는 3 이상의 홀수)가 인가될 수도 있다.
제2 입력 단자(IN2)는 센싱 온 신호(SEN_ON) 신호를 수신할 수 있다. 센싱 온 신호(SEN_ON)는 화소에 포함되는 구동 트랜지스터(M1)의 이동도, 문턱 전압 및 발광 소자(LED)의 전류 특성을 센싱할 수 있는 센싱 기간에 스캔 신호 출력을 위한 제어 신호이다. 예를 들어, 센싱 온 신호(SEN_ON)에 의해 스테이지에 포함되는 샘플링 노드에 게이트 온 전압이 저장될 수 있다. 일 실시 예에서, 센싱 기간은 한 프레임 내의 수직 블랭크 기간 내에 포함될 수 있다. 본 발명의 다양한 실시 예에서, 센싱 온 신호(SEN_ON)의 게이트 온 전압 기간은 1 수평 기간(1H) 보다 길고 2 수평 기간(2H) 보다 짧을 수 있다.
제3 입력 단자(IN3)는 표시 온 신호(DIS_ON)를 수신할 수 있다. 표시 온 신호(DIS_ON)는 한 프레임 내의 표시 기간에 게이트 온 전압을 갖고 센싱 기간에 게이트 오프 전압을 가질 수 있다.
제4 입력 단자(IN4)는 이후 캐리 신호를 수신할 수 있다. 이후 캐리 신호는 현재 스테이지의 캐리 신호의 출력 후 소정 시간 이후에 공급되는 캐리 신호들 중 하나일 수 있다. 일 실시 예에서, 제i 스테이지의 제4 입력 단자(IN4)에는 제i+2 캐리 신호가 인가될 수 있다.
제1 센싱 클럭 단자(S_CK1), 제2 센싱 클럭 단자(S_CK2) 및 제3 센싱 클럭 단자(S_CK3)는 각각 제1 센싱 클럭 신호(S_CLK1), 제2 센싱 클럭 신호(S_CLK2) 및 제3 센싱 클럭 신호(S_CLK3)를 수신할 수 있다. 제1 센싱 클럭 신호(S_CLK1), 제2 센싱 클럭 신호(S_CLK2) 및 제3 센싱 클럭 신호(S_CLK3)는 센싱 기간에 게이트 온 전압을 가지며, 제1 구동 노드에 게이트 온 전압을 충전할 수 있다. 일 실시 예에서, 제1 센싱 클럭 신호(S_CLK1), 제2 센싱 클럭 신호(S_CLK2) 및 제3 센싱 클럭 신호(S_CLK3)의 게이트 오프 전압은, 다른 신호들의 게이트 오프 전압보다 낮게 설정될 수 있다. 예를 들어, 제1 센싱 클럭 신호(S_CLK1), 제2 센싱 클럭 신호(S_CLK2) 및 제3 센싱 클럭 신호(S_CLK3)의 게이트 오프 전압은 약 -15V로 설정될 수 있다.
제i 스테이지의 제1 및 제2 캐리 제어 클럭 단자(CRCK1, CRCK2)에는 제1 내지 제3 캐리 제어 클럭 신호들(CLK1_CR~CLK3_CR) 중 어느 하나의 캐리 제어 클럭 신호가 인가될 수 있다. 일 실시 예에서, 제i 스테이지의 제1 캐리 제어 클럭 단자(CRCK1)로 제3 캐리 제어 클럭 신호(CLK3_CR)가 입력되고, 제2 캐리 제어 클럭 단자(CRCK2)로 제1 캐리 제어 클럭 신호(CLK1_CR)가 입력되면, 제i+2 스테이지의 제1 캐리 제어 클럭 단자(CRCK1)로 제2 캐리 제어 클럭 신호(CLK2_CR)가 입력되고, 제2 캐리 제어 클럭 단자(CRCK2)로 제1 캐리 제어 클럭 신호(CLK1_CR)가 입력될 수 있다. 이러한 실시 예에서, 제1 캐리 제어 클럭 신호(CLK1_CR)와 제3 클럭 신호(CLK3)는 1/3주기 차이의 신호들이고, 제3 캐리 제어 클럭 신호(CLK3_CR)와 제2 캐리 제어 클럭 신호(CLK2_CR)는 1/3주기 차이의 신호들일 수 있다.
일 실시 예에서, 캐리 제어 클럭 신호들(CLK1_CR 내지 CLK3_CR)의 게이트 온 전압 기간은 2 수평 기간(2H)이고, 캐리 제어 클럭 신호들(CLK1_CR 내지 CLK3_CR)의 게이트 오프 전압 기간은 6 수평 기간(6H)일 수 있다. 또한, 제1 캐리 제어 클럭 신호(CLK1_CR)의 게이트 온 전압 기간과 제3 캐리 제어 클럭 신호(CLK3_CR)의 게이트 온 전압 기간은 서로 중첩되지 않을 수 있다. 또한, 제3 캐리 제어 클럭 신호(CLK3_CR)의 게이트 온 전압 기간과 제2 캐리 제어 클럭 신호(CLK2_CR)의 게이트 온 전압 기간은 서로 중첩되지 않을 수 있다. 마찬가지로, 제2 캐리 제어 클럭 신호(CLK2_CR)의 게이트 온 전압 기간과 제1 캐리 제어 클럭 신호(CLK1_CR)의 게이트 온 전압 기간은 서로 중첩되지 않을 수 있다.
본 발명의 다양한 실시 예에서, 제1 캐리 제어 클럭 단자(CRCK1)로 입력되는 캐리 제어 클럭 신호의 게이트 온 전압 기간의 적어도 일부는 센싱 온 신호(SEN_ON)의 게이트 온 전압 기간과 중첩될 수 있다.
제1 내지 제3 캐리 제어 클럭 신호들(CLK1_CR 내지 CLK3_CR)은 논리 하이 레벨과 논리 로우 레벨을 반복하는 구형파 신호로 설정될 수 있다. 일 실시 예에서, 제1 내지 제3 캐리 제어 클럭 신호들(CLK1_CR 내지 CLK3_CR)은 듀티비가 33%인 구형파 신호일 수 있다. 여기서, 논리 하이 레벨은 게이트 온 전압에 대응하고, 논리 로우 레벨은 게이트 오프 전압에 대응할 수 있다.
제1 및 제2 센싱 제어 클럭 단자(SSCK1, SSCK2)는 센싱 제어 클럭 신호들(CLK1_SS~CLK4_SS) 중 어느 하나를 수신할 수 있다. 예를 들어, 제1 센싱 제어 클럭 단자(SSCK1)가 제1 센싱 제어 클럭 신호(CLK1_SS)를 수신하면, 제2 센싱 제어 클럭 단자(SSCK2)는 제2 센싱 제어 클럭 신호(CLK2_SS)를 수신하고, 제1 센싱 제어 클럭 단자(SSCK1)가 제3 센싱 제어 클럭 신호(CLK3_SS)를 수신하면, 제2 센싱 제어 클럭 단자(SSCK2)는 제4 센싱 제어 클럭 신호(CLK4_SS)를 수신할 수 있다. 센싱 제어 클럭 신호들(CLK1_SS~CLK4_SS)은 센싱 기간에 게이트 온 전압을 가질 수 있다. 센싱 제어 클럭 신호들(CLK1_SS~CLK4_SS)은 센싱 신호(SS(1), SS(2), SS(3), SS(4), ...)의 출력에 동기하는 게이트 온 전압을 가질 수 있다. 일 실시 예에서, 센싱 제어 클럭 신호들(CLK1_SS~CLK4_SS)은 1/4 주기 이상의 차이를 갖도록 구성될 수 있다.
일 실시 예에서, 센싱 제어 클럭 신호들(CLK1_SS~CLK4_SS)의 게이트 온 전압 기간은 2 수평 기간(2H)일 수 있다. 또한, 제1 센싱 제어 클럭 신호(CLK1_SS)의 게이트 온 전압 기간과 제2 센싱 제어 클럭 신호(CLK2_SS)의 게이트 온 전압 기간은 1/4 수평 기간(1/4H) 동안 중첩될 수 있다. 다만, 이는 예시적인 것으로서, 센싱 제어 클럭 신호들(CLK1_SS~CLK4_SS)의 파형 관계가 이에 한정되는 것은 아니다.
제1 및 제2 스캔 제어 클럭 단자(SCCK1, SCCK2)는 스캔 제어 클럭 신호들(CLK1_SC~CLK4_SC) 중 어느 하나를 수신할 수 있다. 예를 들어, 제1 스캔 제어 클럭 단자(SCCK1)가 제1 스캔 제어 클럭 신호(CLK1_CK)를 수신하면, 제2 스캔 제어 클럭 단자(SCCK2)는 제2 스캔 제어 클럭 신호(CLK2_CK)를 수신하고, 제1 스캔 제어 클럭 단자(SCCK1)가 제3 스캔 제어 클럭 신호(CLK3_CK)를 수신하면, 제2 스캔 제어 클럭 단자(SCCK2)는 제4 스캔 제어 클럭 신호(CLK4_CK)를 수신할 수 있다.
스캔 제어 클럭 신호(CLK1_SC~CLK4_SC)는 센싱 기간에 게이트 온 전압을 가질 수 있다. 스캔 제어 클럭 신호들(CLK1_SC~CLK4_SC)은 스캔 신호(SC(1), SC(2), SC(3), SC(4), ...)의 출력에 동기하는 게이트 온 전압을 가질 수 있다. 일 실시 예에서, 스캔 제어 클럭 신호들(CLK1_SC~CLK4_SC)은 반주기 이상의 차이를 갖도록 구성될 수 있다.
일 실시 예에서, 제1 내지 제4 스캔 제어 클럭 신호들(CLK1_SC~CLK4_SC)의 게이트 온 전압 기간은 2 수평 기간(2H)일 수 있다. 또한, 제1 스캔 제어 클럭 신호(CLK1_SC)의 게이트 온 전압 기간과 과 제2 스캔 제어 클럭 신호(CLK2_SC)의 게이트 온 전압 기간은 1/4 수평 기간(1/4H) 동안 중첩될 수 있다. 다만, 이는 예시적인 것으로서, 스캔 제어 클럭 신호들(CLK1_SC~CLK4_SC)의 파형 관계가 이에 한정되는 것은 아니다.
제1 전원 단자(V1)는 제1 전원(VGH)의 전압을 수신하고, 제2 전원 단자(V2)는 제2 전원(VGL1)의 전압을 수신하며, 제3 전원 단자(V3)는 제3 전원(VGL2)의 전압을 수신할 수 있다. 일 실시 예에서, 제2 및 제3 전원들(VGL1, VGL2)은 동일할 수 있다. 또한, 일 실시 예에서, 제2 전원(VGL1)의 전압 레벨이 제3 전원(VGL2)의 전압 레벨보다 작을 수 있다. 예를 들어, 제2 전원(VGL1)은 약 -9V로 설정되고, 제3 전원(VGL2)은 약 -6V로 설정될 수 있다.
캐리 출력 단자(CR)는 캐리 신호를 출력할 수 있다. 제1 출력 단자(OUT1)는 i번째 제1 스캔 라인(SC1, SC3, ...)으로 스캔 신호(SC(1), SC(3), ...)를 출력할 수 있다. 제2 출력 단자(OUT2)는 i번째 제2 스캔 라인(SS1, SS3, ...)으로 센싱 신호(SS(1),, SS(3), ...)를 출력할 수 있다. 제3 출력 단자(OUT3)는 i+1번째 제1 스캔 라인(SC2, SC4, ...)으로 스캔 신호(SC(2), SC(4), ...)를 출력할 수 있다. 제4 출력 단자(OUT4)는 i+1번째 제2 스캔 라인(SS2, SS4, ...)으로 센싱 신호(SS(2), SS(4), ...)를 출력할 수 있다.
도 4는 도 3의 스캔 구동부에 포함되는 스테이지의 제1 실시 예를 나타내는 회로도이다.
도 1 내지 도 4를 참조하면, 제i 스테이지(STi, 단, i는 1 이상의 홀수)는 제1 구동 제어부(110), 제2 구동 제어부(120), 제3 구동 제어부(130), 제4 구동 제어부(140) 및 출력 버퍼부(150A, 150B)를 포함할 수 있다.
일 실시 예에서, 제i 스테이지(STi)에 포함되는 트랜지스터들은 산화물 반도체 트랜지스터들일 수 있다. 즉, 트랜지스터들의 반도체층(액티브 패턴)은 산화물 반도체로 형성될 수 있다.
제1 구동 제어부(110)는 스캔 개시 신호(SSP)에 응답하여 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압을 제어할 수 있다. 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압에 기초하여 제i 캐리 신호(CR(i)) 출력이 제어될 수 있다. 예를 들어, 제1 노드(N1)의 전압은 제i 캐리 신호(CR(i))의 출력을 제어하기 위한 전압이다.
한편, 일 실시 예에서, 표시 기간에는 제1 노드(N1)의 전압에 의해 제1 구동 노드(QN1)의 전압이 결정되고, 제2 노드(N2)의 전압에 의해 제2 구동 노드(QN2)의 전압이 결정될 수 있다. 따라서, 표시 기간에는 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압에 의해 제i 스캔 신호(SC(i)), 제i+1 스캔 신호(SC(i+1)), 제i 센싱 신호(SS(i)) 및 제i+1 센싱 신호(SS(i+1))의 출력이 제어될 수 있다. 다시 말하면, 제1 구동 제어부(110)는 표시 기간에서의 복수의 입력 신호들에 기초하여 캐리 신호(CR(i)), 스캔 신호(SC(i), SC(i+1)) 및 센싱 신호(SS(i), SS(i+1))의 출력 제어를 위한 동작을 수행할 수 있다.
일 실시 예에서, 제1 구동 제어부(110)는 제1 노드(N1)의 전압을 제어하는 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제9 트랜지스터(T9) 및 제2 노드(N2)의 전압을 제어하는 제3 트랜지스터들(T3-1, T3-2), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제23 트랜지스터(T23)를 포함할 수 있다.
제4 트랜지스터(T4)는 제1 전원(VGH)이 인가되는 제1 전원 단자(V1)와 제1 노드(N1) 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 스캔 개시 신호(SSP)가 인가되는 제1 입력 단자(IN1)에 접속될 수 있다. 제4 트랜지스터(T4)는 스캔 개시 신호(SSP)에 응답하여 제1 노드(N1)의 전압을 제1 전원(VGH)의 전압으로 프리차징(precharging)할 수 있다.
제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 제1 노드(N1)와 캐리 출력 단자(CR) 사이에 직렬로 접속될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 제1 캐리 제어 클럭 신호(CLK1_CR)가 인가되는 제2 캐리 제어 클럭 단자(CRCK2)에 접속될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 제2 노드(N2)에 접속될 수 있다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제1 노드(N1)의 전압을 홀드(hold)할 수 있다.
제9 트랜지스터(T9)는 제1 노드(N1)와 캐리 출력 단자(CR) 사이에 접속될 수 있다. 제9 트랜지스터(T9)의 게이트 전극은 제i+2 캐리 신호(CR(i+2))를 공급받는 제4 입력 단자(IN4)에 접속될 수 있다. 제9 트랜지스터(T9)는 제1 노드(N1)에 충전된 전압을 방전시킬 수 있다. 예를 들어, 제9 트랜지스터(T9)의 턴-온 시점, 즉 제i+2 캐리 신호(CR(i+2))의 라이징 시점에 동기하여 제1 노드(N1)의 전압이 방전될 수 있다.
제3 트랜지스터들(T3-1, T3-2)은 제3 캐리 제어 클럭 신호(CLK3_CR)가 인가되는 제1 캐리 제어 클럭 단자(CRCK1)와 제2 노드(N2) 사이에 직렬로 접속될 수 있다. 본 발명의 다양한 실시 예에서, 제3 트랜지스터들(T3-1, T3-2)의 게이트 전극들은 제1 노드(N1)에 접속될 수 있다.
제7 트랜지스터(T7)는 제2 노드(N2)와 제1 전원 단자(V1) 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 제3 캐리 제어 클럭 신호(CLK3_CR)가 인가되는 제1 캐리 제어 클럭 단자(CRCK1)에 접속될 수 있다.
제8 트랜지스터(T8)는 제2 노드(N2)와 제1 전원 단자(V1) 사이에 연결될 수 있다. 제8 트랜지스터(T8)의 게이트 전극은 제3 센싱 클럭 신호(S_CLK3)가 인가되는 제3 센싱 클럭 단자(S_CK3)에 접속될 수 있다.
제23 트랜지스터(T23)는 제3 트랜지스터들(T3-1, T3-2) 사이의 공통 노드와 제1 전원 단자(V1) 사이에 연결될 수 있다. 제23 트랜지스터(T23)의 게이트 전극은 제2 노드(N2)에 연결될 수 있다.
제3 트랜지스터(T3), 제7 트랜지스터(T7), 제8 트랜지스터(T8) 및 제23 트랜지스터(T23)는 제1 캐리 클럭 신호(CLK1_CR)에 대응하여 제2 노드(N2)의 전압을 제어할 수 있다.
제2 구동 제어부(120)는 센싱 온 신호(SEN_ON), 캐리 신호(CR(i)), 제1 전원(VGH)의 전압, 제1 노드(N1)의 전압, 및 샘플링 노드(SN)의 전압에 기초하여 제1 노드(N1)에 접속되는 제1 구동 노드(QN1)의 전압을 제어하고, 샘플링 노드(SN)의 전압과 센싱 클럭 신호(S_CLK, S_CLK2, S_CLK3)에 기초하여 제2 구동 노드(QN2)의 전압을 제어할 수 있다.
제2 구동 제어부(120)는 센싱 기간 동안 제1 구동 노드(QN1)의 전압 및 제2 구동 노드(QN2)의 전압을 제어할 수 있다. 센싱 기간에서는 제1 구동 노드(QN1)의 전압 및 제2 구동 노드(QN2)의 전압에 의해 스캔 신호(SC(i), SC(i+1)) 및 센싱 신호(SS(i), SS(i+1))의 출력이 제어될 수 있다.
일 실시 예에서, 제2 구동 제어부(120)는 제1 구동 노드(QN1)의 전압을 제어하는 제16 내지 제19 트랜지스터들(T16-1, T16-2~T19)과 제22 트랜지스터들(T22) 및 제2 구동 노드(QN2)의 전압을 제어하는 제14 트랜지스터(T14), 제15 트랜지스터(T15)와 제24 트랜지스터(T24)를 포함할 수 있다. 또한, 제2 구동 제어부(120)는 제1 구동 노드(QN1)와 제2 구동 노드(QN2) 사이의 전압을 제어하는 제25 트랜지스터(T25) 및 제26 트랜지스터(T26)를 포함할 수 있다. 제2 구동 제어부(120)는 제3 커패시터(C3)를 더 포함할 수 있다.
제16 트랜지스터들(T16-1, T16-2)은 이후 캐리 신호(CR(i+2))가 인가되는 제4 입력 단자(IN4)와 샘플링 노드(SN) 사이에 직렬로 접속될 수 있다. 제16 트랜지스터들(T16-1, T16-2)의 게이트 전극은 센싱 온 신호(SEN_ON)가 인가되는 제2 입력 단자(IN2)에 접속될 수 있다. 일 실시 예에서, 이후 캐리 신호는 제i+2 캐리 신호(CR(i+2))일 수 있다. 제16 트랜지스터들(T16-1, T16-2)은 센싱 온 신호(SEN_ON)에 응답하여 이후 캐리 신호(CR(i+2))의 게이트 온 전압을 샘플링 노드(SN)에 충전할 수 있다. 센싱 온 신호(SEN_ON)는 이후 캐리 신호(CR(i+2))에 동기하여 게이트 온 전압을 가질 수 있다.
제22 트랜지스터(T22)는 제1 전원 단자(V1)와 제16 트랜지스터들(T16-1, T16-2) 사이의 공통 노드 사이에 연결될 수 있다. 제22 트랜지스터(T22)의 게이트 전극은 샘플링 노드(SN)에 연결될 수 있다. 제22 트랜지스터(T22)는 샘플링 노드(SN)가 충전되었을 때, 제1 전원(VGH)을 제16 트랜지스터들(T16-1, T16-2) 사이의 공통 노드로 공급하고, 그에 따라 샘플링 노드(SN)에 충전된 게이트 온 전압이 안정적으로 유지될 수 있게 한다.
제3 커패시터(C3)는 제2 전원(VGL1)이 인가되는 제2 전원 단자(V2)와 샘플링 노드(SN) 사이에 접속될 수 있다. 표시 기간 중 센싱 온 신호(SEN_ON)에 응답하여 샘플링 노드(SN)에 충전된 게이트 온 전압이 제3 커패시터(C3)에 의해 유지될 수 있다.
제17 트랜지스터(T17) 및 제18 트랜지스터(T18)는 제1 센싱 클럭 신호(S_CLK1)가 인가되는 제1 센싱 클럭 단자(S_CK1)와 제1 구동 노드(QN1) 사이에 직렬로 접속될 수 있다. 제17 트랜지스터(T17)와 제18 트랜지스터(T18) 사이의 공통 노드는 제3 노드(N3)로 정의될 수 있다.
제17 트랜지스터(T17)의 게이트 전극은 샘플링 노드(SN)에 접속될 수 있다. 제18 트랜지스터(T18)의 게이트 전극은 제2 센싱 클럭 신호(S_CLK2)가 인가되는 제2 센싱 클럭 단자(S_CK2)에 접속될 수 있다.
제19 트랜지스터(T19)는 제3 노드(N3)와 캐리 출력 단자(CR) 사이에 다이오드 접속될 수 있다. 즉, 제19 트랜지스터(T19)의 게이트 전극은 캐리 출력 단자(CR)에 접속될 수 있다. 제19 트랜지스터(T19)는 캐리 출력 단자(CR)에서 제3 노드(N3)로 전류가 흐를 수 있도록 다이오드 형태로 접속된다.
제17 내지 제19 트랜지스터들(T17~T19)은 제1 구동 노드(QN1)의 전압에 응답하여 제3 노드(N3)의 전압을 제1 전원(VGH)의 전압으로 홀드해 줌으로써 제17 트랜지스터(T17)의 불필요한 드레인-소스 전압 상승을 방지할 수 있다. 따라서, 안정적인 스캔 신호(SC(i), SC(i+1))의 출력이 보장되며, 표시 장치의 신뢰성이 향상될 수 있다.
또한, 본 발명의 다양한 실시 예에서, 제2 구동 제어부(120)는 센싱 기간 동안 샘플링 노드(SN)의 전압뿐만 아니라 제1 센싱 클럭 신호(S_CLK1)를 이용하여 제1 구동 노드(QN1)에 안정적인 게이트 온 전압을 충전할 수 있다. 예를 들어, 센싱 기간 동안 제2 센싱 클럭 신호(S_CLK2)에 동기하여 제18 트랜지스터(T18)가 턴-온되고, 제18 트랜지스터(T18) 및 제17 트랜지스터(T17)를 통하는 도전 경로가 더 형성되어, 제1 구동 노드(QN1)의 전압을 더 충전할 수 있다.
일 실시 예에서, 제2 센싱 클럭 신호(S_CLK2)는 주변 온도에 따라 표시 기간에서의 동작이 달라질 수 있다. 표시 장치가 고온에서 동작하는 경우, 표시 기간에서 제2 구동 제어부(120)가 제1 구동 노드(QN1)의 충전을 도와줄 필요가 없다. 따라서, 기설정된 임계 온도 이상에서는, 표시 기간 동안 제2 센싱 클럭 신호(S_CLK2)가 게이트 오프 전압을 유지할 수 있다. 표시 장치가 임계 온도보다 낮은 경우에만, 제2 센싱 클럭 신호(S_CLK2)가 스캔 개시 신호(SSP)에 동기하여 게이트 온 전압을 가질 수 있다.
한편, 제2 센싱 클럭 신호(S_CLK2)는 글로벌 신호일 수 있다. 따라서, 복수의 화소행들에 대응하는 스테이지들에서의 제1 구동 노드(QN1)의 전압 충전을 보조하기 위해, 제2 센싱 클럭 신호(S_CLK2)는 표시 기간 동안 복수 회 게이트 온 전압을 가질 수도 있다.
상술한 바와 같이, 본 발명의 실시 예들에 따른 스캔 구동부는 제3 노드(N3)의 전압을 소정의 전압으로 홀드해 줌으로써 제17 트랜지스터(T17)의 불필요한 드레인-소스 전압 상승이 방지되고, 표시 기간 및 센싱 기간 동안 제1 구동 노드(QN1)에 게이트 온 전압이 안정적으로 충전될 수 있다. 따라서, 스캔 신호(SC(i)) 출력의 신뢰도가 한층 개선될 수 있다.
제14 트랜지스터(T14) 및 제15 트랜지스터(T15)는 제2 구동 노드(QN2)와 제3 전원(VGL2)이 인가되는 제3 전원 단자(V3) 사이에 직렬로 연결될 수 있다. 제14 트랜지스터(T14)의 게이트 전극은 샘플링 노드(SN)에 접속될 수 있다. 제15 트랜지스터(T15)의 게이트 전극은 제1 구동 노드(QN1)에 접속될 수 있다. 센싱 구간에 제14 트랜지스터(T14) 및 제15 트랜지스터(T15)가 턴-온되고, 제2 구동 노드(QN2)에 제3 전원(VGL2)의 전압이 인가될 수 있다.
제24 트랜지스터(T24)는 제14 트랜지스터(T14)와 제15 트랜지스터(T15) 사이의 공통 노드 및 제1 전 단자(V1) 사이에 접속될 수 있다. 제24 트랜지스터(T24)의 게이트 전극은 제2 구동 노드(QN2)에 접속될 수 있다.
제25 트랜지스터(T25) 및 제26 트랜지스터(T26)는 제1 구동 노드(QN1)와 캐리 출력 단자(CR) 사이에 직렬로 연결될 수 있다. 제25 트랜지스터(T25)의 게이트 전극은 제3 센싱 클럭 신호(S_CLK3)가 인가되는 제3 센싱 클럭 단자(S_CK3)에 접속되고, 제26 트랜지스터(T26)의 게이트 전극은 제2 구동 노드(QN2)에 접속될 수 있다.
제3 구동 제어부(130)는 제1 구동 노드(QN1)의 전압 및 제2 구동 노드(QN2)의 전압에 응답하여 캐리 신호(CR(i))를 출력할 수 있다. 다양한 실시 예에서, 제3 구동 제어부(130)는 캐리 신호(CR(i)) 출력을 위한 출력 버퍼부로 명명될 수 있다.
제3 구동 제어부(130)는 제10 트랜지스터(T10) 및 제11 트랜지스터(T11)를 포함할 수 있다. 제3 구동 제어부(130)는 제1 커패시터(C1) 및 제2 커패시터(C2)를 더 포함할 수 있다.
제10 트랜지스터(T10)는 제1 캐리 제어 클럭 신호(CLK1_CR)가 인가되는 제2 캐리 제어 클럭 단자(CRCK2)와 캐리 출력 단자(CR) 사이에 접속될 수 있다. 제10 트랜지스터(T10)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 제10 트랜지스터(T10)는 제1 노드(N1)의 전압에 응답하여 캐리 출력 단자(CR)에 게이트 온 전압을 공급할 수 있다. 예를 들어, 제10 트랜지스터(T10)는 풀-업 버퍼의 기능을 할 수 있다.
제11 트랜지스터(T11)는 캐리 출력 단자(CR)와 제2 전원(VGL1)이 인가되는 제2 전원 단자(V2) 사이에 접속될 수 있다. 제11 트랜지스터(T11)의 게이트 전극은 제2 노드(N2)에 접속될 수 있다. 제11 트랜지스터(T11)는 제2 노드(N2)의 전압에 응답하여 캐리 출력 단자(CR)에 게이트 오프 전압을 공급할 수 있다. 예를 들어, 제11 트랜지스터(T11)는 캐리 출력 단자(CR)의 전압을 게이트 오프 전압 레벨(즉, 논리 로우 레벨)로 유지시킬 수 있다.
제1 커패시터(C1)는 제1 노드(N1)와 캐리 출력 단자(CR) 사이에 접속될 수 있다. 제1 커패시터(C1)는 부스팅 커패시터의 기능을 할 수 있다. 이에 따라, 제10 트랜지스터(T10)가 소정의 기간 동안 안정적으로 턴-온 상태를 유지할 수 있다. 제2 커패시터(C2)는 제2 노드(N2)와 캐리 출력 단자(CR) 사이에 접속될 수 있다.
일 실시 예에서, 제i 캐리 신호(CR(i))는 다른 스테이지의 입력 신호로 사용되므로, 안정적인 스캔 신호 출력을 위해 캐리 신호의 게이트 오프 전압으로 이용되는 제2 전원(VGL1)의 전압이 제3 전원(VGL2)의 전압보다 낮을 수 있다.
제4 구동 제어부(140)는 표시 온 신호(DIS_ON)에 응답하여, 제1 노드(N1)와 제1 구동 노드(QN1) 및 제2 노드(N2)와 제2 구동 노드(QN2)를 각각 전기적으로 연결할 수 있다. 표시 온 신호(DIS_ON)는 표시 기간에 게이트 온 전압을 가지며, 센싱 기간(예를 들어, 이동도 센싱 기간)에 게이트 오프 전압을 가질 수 있다.
일 실시 예에서, 제4 구동 제어부(140)에 의해, 표시 기간에는 제1 구동 제어부(110)의 동작에 따라 출력 버퍼부(150A, 150B)가 스캔 신호(SC(i), SC(i+1)) 및 센싱 신호(SS(i), SS(i+1))를 출력할 수 있다. 즉, 표시 기간에는 제2 구동 제어부(120)가 출력 버퍼부(150A, 150B)의 출력에 영향을 주지 않는다. 마찬가지로, 제4 구동 제어부(140)에 의해, 센싱 기간에는 제2 구동 제어부(120)의 동작에 따라 출력 버퍼부(150A, 150B)가 스캔 신호(SC(i), SC(i+1)) 및 센싱 신호(SS(i), SS(i+1))를 출력할 수 있다. 즉, 센싱 기간에는 제1 구동 제어부(110)가 출력 버퍼부(150A, 150B)의 출력에 영향을 주지 않는다.
일 실시 예에서, 제4 구동 제어부(140)는 제12 트랜지스터(T12) 및 제13 트랜지스터(T13)를 포함할 수 있다.
제12 트랜지스터(T12)는 제1 노드(N1)와 제1 구동 노드(QN1) 사이에 접속될 수 있다. 제12 트랜지스터(T12)의 게이트 전극은 표시 온 신호(DIS_ON)가 인가되는 제3 입력 단자(IN3)에 접속될 수 있다.
제13 트랜지스터(T13)는 제2 노드(N2)와 제2 구동 노드(QN2) 사이에 접속될 수 있다. 제13 트랜지스터(T13)의 게이트 전극은 표시 온 신호(DIS_ON)가 인가되는 제3 입력 단자(IN3)에 접속될 수 있다.
출력 버퍼부(150A, 150B)는 제1 구동 노드(QN1)의 전압 및 제2 구동 노드(QN2)의 전압에 응답하여 스캔 신호(SC(i), SC(i+1)) 및 센싱 신호(SS(i), SS(i+1))를 출력할 수 있다.
제1 출력 버퍼부(150A)는 제i 스캔 신호(SC(i)) 및 제i 센싱 신호(SS(i))를 출력할 수 있다. 제1 출력 버퍼부(150A)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제20 트랜지스터(T20) 및 제21 트랜지스터(T21)를 포함할 수 있다. 제2 출력 버퍼부(150A)는 제4 커패시터(C4) 및 제5 커패시터(C5)를 더 포함할 수 있다.
제1 트랜지스터(T1)는 제3 스캔 제어 클럭 신호(CLK3_SC)가 인가되는 제1 스캔 제어 클럭 단자(SCCK1)와 제i 스캔 신호(SC(i))를 출력하는 제1 출력 단자(OUT1) 사이에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 구동 노드(QN1)에 접속될 수 있다. 제1 트랜지스터(T1)는 제1 구동 노드(QN1)의 전압에 응답하여 제1 출력 단자(OUT1)에 게이트 온 전압을 공급할 수 있다.
제2 트랜지스터(T2)는 제1 출력 단자(OUT1)와 제3 전원(VGL2)이 인가되는 제3 전원 단자(V3) 사이에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제2 구동 노드(QN2)에 접속될 수 있다. 제2 트랜지스터(T2)는 제2 구동 노드(QN2)의 전압에 응답하여 제1 출력 단자(OUT1)에 게이트 오프 전압을 공급할 수 있다.
제20 트랜지스터(T20)는 제3 센싱 제어 클럭 신호(CLK3_SS)가 인가되는 제1 센싱 제어 클럭 단자(SSCK1)와 제i 센싱 신호(SS(i))를 출력하는 제2 출력 단자(OUT2) 사이에 접속될 수 있다. 제20 트랜지스터(T20)의 게이트 전극은 제1 구동 노드(QN1)에 접속될 수 있다. 제20 트랜지스터(T20)는 제1 구동 노드(QN1)의 전압에 응답하여 제2 출력 단자(OUT2)에 게이트 온 전압을 공급할 수 있다. 예를 들어, 제20 트랜지스터(T20)는 풀-업 버퍼의 기능을 할 수 있다.
제21 트랜지스터(T21)는 제2 출력 단자(OUT2)와 제3 전원(VGL2)이 인가되는 제3 전원 단자(V3) 사이에 접속될 수 있다. 제21 트랜지스터(T21)의 게이트 전극은 제2 구동 노드(QN2)에 접속될 수 있다. 제21 트랜지스터(T21)는 제2 구동 노드(QN2)의 전압에 응답하여 제2 출력 단자(OUT2)로 게이트 오프 전압을 공급할 수 있다.
제4 커패시터(C4)는 제1 구동 노드(QN1)와 제2 출력 단자(OUT2) 사이에 접속되고, 제5 커패시터(C5)는 제1 구동 노드(QN1)와 제1 출력 단자(OUT1) 사이에 접속된다. 제4 커패시터(C4) 및 제5 커패시터(C5)를 구비함에 따라, 스테이지(STi)는 문턱 전압 네거티브 조건에 보다 강건해질 수 있다.
제2 출력 버퍼부(150B)는 제i+1 스캔 신호(SC(i+1)) 및 제i+1 센싱 신호(SS(i+1))를 출력할 수 있다. 제2 출력 버퍼부(150B)는 제27 내지 제30 트랜지스터(T27~T30)를 포함할 수 있다. 제2 출력 버퍼부(150B)는 제6 커패시터(C6) 및 제7 커패시터(C7)를 더 포함할 수 있다.
제27 트랜지스터(T27)는 제4 스캔 제어 클럭 신호(CLK4_SC)가 인가되는 제2 스캔 제어 클럭 단자(SCCK2)와 제i+1 스캔 신호(SC(i+1))를 출력하는 제3 출력 단자(OUT3) 사이에 접속될 수 있다. 제27 트랜지스터(T27)의 게이트 전극은 제1 구동 노드(QN1)에 접속될 수 있다. 제27 트랜지스터(T27)는 제1 구동 노드(QN1)의 전압에 응답하여 제3 출력 단자(OUT3)에 게이트 온 전압을 공급할 수 있다.
제28 트랜지스터(T28)는 제3 출력 단자(OUT3)와 제3 전원(VGL2)이 인가되는 제3 전원 단자(V3) 사이에 접속될 수 있다. 제28 트랜지스터(T28)의 게이트 전극은 제2 구동 노드(QN2)에 접속될 수 있다. 제28 트랜지스터(T28)는 제2 구동 노드(QN2)의 전압에 응답하여 제3 출력 단자(OUT3)에 게이트 오프 전압을 공급할 수 있다.
제29 트랜지스터(T29)는 제4 센싱 제어 클럭 신호(CLK4_SS)가 인가되는 제2 센싱 제어 클럭 단자(SSCK2)와 제i+1 센싱 신호(SS(i+1))를 출력하는 제4 출력 단자(OUT4) 사이에 접속될 수 있다. 제29 트랜지스터(T29)의 게이트 전극은 제1 구동 노드(QN1)에 접속될 수 있다. 제29 트랜지스터(T29)는 제1 구동 노드(QN1)의 전압에 응답하여 제4 출력 단자(OUT4)에 게이트 온 전압을 공급할 수 있다. 예를 들어, 제29 트랜지스터(T29)는 풀-업 버퍼의 기능을 할 수 있다.
제30 트랜지스터(T30)는 제4 출력 단자(OUT4)와 제3 전원(VGL2)이 인가되는 제3 전원 단자(V3) 사이에 접속될 수 있다. 제30 트랜지스터(T30)의 게이트 전극은 제2 구동 노드(QN2)에 접속될 수 있다. 제30 트랜지스터(T30)는 제2 구동 노드(QN2)의 전압에 응답하여 제4 출력 단자(OUT4)로 게이트 오프 전압을 공급할 수 있다.
제6 커패시터(C6)는 제1 구동 노드(QN1)와 제4 출력 단자(OUT4) 사이에 접속되고, 제7 커패시터(C7)는 제1 구동 노드(QN1)와 제3 출력 단자(OUT3) 사이에 접속된다. 제6 커패시터(C6) 및 제7 커패시터(C)를 구비함에 따라, 스테이지(STi)는 문턱 전압 네거티브 조건에 보다 강건해질 수 있다.
본 발명의 다양한 실시 예에서, 제1 내지 제4 구동 제어부(110~140)는 i번째 제1 스캔 라인 및 제2 스캔 라인, 그리고 i+1번째 제1 스캔 라인 및 제2 스캔 라인에 대하여 공유된다. 즉, 제1 내지 제4 구동 제어부(110~140)는 복수 개의 제1 스캔 라인들 및 복수 개의 제2 스캔 라인들에 대한 공통 회로로써 마련된다. 복수 개의 제1 스캔 라인들 및 복수 개의 제2 스캔 라인들이 하나의 구동 제어부들(110~140)을 공유함으로써 구동 제어부(110~140)에 의한 데드 스페이스가 최소화될 수 있다.
한편, 도 4에는 각각의 출력 버퍼부들(150A, 150B)이 커패시터들(C4~C6)을 포함하는 실시 예가 도시되었으나, 본 발명의 기술적 사상은 이로써 한정되지 않는다. 즉, 본 발명의 다양한 실시 예에서, 각각의 출력 버퍼부들(150A, 150B)의 커패시터들(C4~C6)은 생략될 수 있다.
도 5는 도 4의 스테이지의 동작의 일 예를 나타내는 타이밍도이다. 도 5에서는 제i 스테이지(STi)의 동작을 중심으로 설명하기로 한다. 또한, 도 5에 도시된 파형의 위치, 폭, 높이 등은 예시적인 것일 뿐, 본 발명은 이로써 한정되지 않는다.
도 1 내지 도 5를 참조하면, 하나의 프레임 기간은 표시 기간(DP) 및 수직 블랭크 기간(VBP)을 포함할 수 있다.
표시 기간(DP)에는 스캔 신호(SC(i), SC(i+1))가 화소 라인들에 순차적으로 제공될 수 있다. 또한, 표시 기간(DP) 동안 센싱 신호(SS(i), SS(i+1))가 화소 라인들에 제공될 수 있다.
표시 기간(DP)에 센싱 온 신호(SEN_ON)가 복수의 스테이지들 중 선택된 적어도 하나의 스테이지(본 실시 예에서는, 제i 스테이지(STi))에 공급될 수 있다. 센싱 온 신호(SEN_ON)를 수신한 스테이지만이 이어지는 센싱 기간(SP)에 캐리 제어 클럭 신호(CLK3_SC, CLK4_SC) 및 센싱 제어 클럭 신호(CLK3_SS, CLK4_SS)에 응답하여 스캔 신호(SC(i), SC(i+1)) 및 센싱 신호(SS(i), SS(i+1))를 출력할 수 있다. 센싱 기간(SP) 동안, 선택된 적어도 하나의 스테이지로부터 출력되는 스캔 신호(SC(i), SC(i+1)) 및 센싱 신호(SS(i), SS(i+1))를 수신하는 화소들에 대한 센싱이 수행될 수 있다.
표시 기간(DP)에는 표시 온 신호(DIS_ON)가 게이트 온 전압을 갖고 제2 센싱 클럭 신호(S_CLK2) 및 제3 센싱 클럭 신호(S_CLK3)가 게이트 오프 신호를 가질 수 있다. 그에 따라, 표시 기간(DP) 동안 제12 트랜지스터(T12)와 제13 트랜지스터(T13)는 턴-온 상태를 유지하고, 제8 트랜지스터(T8), 제18 트랜지스터(T18) 및 제25 트랜지스터(T25)는 턴-오프 상태를 유지한다.
제1 기간(t1)에는 제1 입력 단자(IN1)로 스캔 개시 신호(SSP) 또는 이전 캐리 신호가 인가된다. 그러면, 제4 트랜지스터(T4)가 턴-온되고 제1 전원 단자(V1)와 제1 노드(N1)가 전기적으로 접속된다. 그에 따라, 제1 노드(N1)의 전압 및 제1 구동 노드(QN1)의 전압이 프리차징될 수 있다.
한편, 제1 노드(N1), 및 제1 구동 노드(QN1)의 전압이 상승함에 따라, 제3 트랜지스터들(T3-1, T3-2), 제10 트랜지스터(T10), 제1 트랜지스터(T1), 제20 트랜지스터(T20), 제27 트랜지스터(T27), 제29 트랜지스터(T29) 및 제15 트랜지스터(T15)가 턴-온된다.
제3 트랜지스터들(T3-1, T3-2)이 턴-온되면, 제1 캐리 제어 클럭 단자(CRCK1)와 제2 노드(N2)가 전기적으로 접속되어, 제3 캐리 제어 클럭 신호(CLK3_CR)가 제2 노드(N2)로 공급된다. 제1 기간(t1) 동안 제3 캐리 제어 클럭 신호(CLK3_CR)는 로우 레벨을 유지하므로, 제2 노드(N2) 및 제2 구동 노드(QN2)의 전압은 로우 레벨로 설정되고, 제2 노드(N2) 및 제2 구동 노드(QN2)에 게이트 노드가 연결된 트랜지스터들은 턴-오프 상태로 설정된다.
제10 트랜지스터(T10)가 턴-온되면, 제2 캐리 제어 클럭 단자(CRCK2)와 캐리 출력 단자(CR)가 전기적으로 접속되어, 제1 캐리 제어 클럭 신호(CLK1_CR)가 캐리 출력 단자(CR)로 연결된다. 제1 기간(t1) 동안 제1 캐리 제어 클럭 신호(CLK1_CR)는 로우 레벨을 유지하므로, 캐리 출력 단자(CR)로 로우 레벨의 클럭 신호(CR(i))가 출력된다.
한편, 제1 기간(t1) 동안 제1 트랜지스터(T1), 제20 트랜지스터(T20), 제27 트랜지스터(T27) 및 제29 트랜지스터(T29)가 턴-온되지만, 제3 스캔 제어 클럭 신호(CLK3_SC), 제3 센싱 제어 클럭 신호(CLK3_SS), 제4 스캔 제어 클럭 신호(CLK4_SC) 및 제4 센싱 제어 클럭 신호(CLK4_SS)가 게이트 오프 전압을 갖기 때문에, 스캔 신호(SC(i), SC(i+1)) 및 센싱 신호(SS(i), SS(i+2))는 로우 레벨을 갖는다.
또한, 제1 기간(t1) 동안 제15 트랜지스터(T15)가 턴-온되지만, 제14 트랜지스터(T14)와 제24 트랜지스터(T24)가 턴-오프 상태이므로 제2 구동 노드(QN2)의 전압에 영향을 미치지 않는다.
제2 기간(t2)에는 제3 스캔 제어 클럭 신호(CLK3_SC)와 제3 센싱 제어 클럭 신호(CLK3_SS)가 더 공급된다. 그에 따라, 하이 레벨의 제i 스캔 신호(SC(i))와 제i 센싱 신호(SS(i))가 출력된다.
제3 기간(t3)에는 스캔 개시 신호(SSP) 또는 이전 캐리 신호의 공급이 중단된다. 또한, 제3 기간(t3)에는 제1 캐리 제어 클럭 신호(CLK1_CR), 제4 스캔 제어 클럭 신호(CLK4_SC) 및 제4 센싱 제어 클럭 신호(CLK4_SS)가 더 공급된다. 제1 캐리 제어 클럭 신호(CLK1_CR)가 게이트 온 전압을 가지면, 제1 커패시터(C1)에 의해 제1 노드(N1) 및 제1 구동 노드(QN1)의 전압이 부스팅될 수 있다.
제3 기간(t3) 동안, 제4 트랜지스터(T4)는 턴-오프되고, 제5 트랜지스터(T5)가 턴-온된다. 제6 트랜지스터(T6)는 턴-오프 상태를 유지하므로, 제5 트랜지스터(T5)가 턴-온되더라도, 제1 노드(N1)의 전압에 영향을 미치지 않는다.
한편, 제3 기간(t3) 동안 턴-온 상태의 제10 트랜지스터(T10)를 통해 하이 레벨의 제1 캐리 제어 클럭 신호(CLK1_CR)가 캐리 신호(CR(i))로 출력된다. 하이 레벨의 캐리 신호(CR(i))가 출력되면, 제19 트랜지스터(T19)가 다이오드 접속되어 제3 노드(N3)의 전압이 소정의 전압으로 홀드되고 제17 트랜지스터(T17)의 불필요한 드레인-소스 전압 상승이 방지되며, 제1 구동 노드(QN1)에 게이트 온 전압이 안정적으로 충전될 수 있다. 또한, 제3 기간(t3) 동안 제4 스캔 제어 클럭 신호(CLK4_SC) 및 제4 센싱 제어 클럭 신호(CLK4_SS)에 응답하여 하이 레벨의 제i+1 스캔 신호(SC(i+1))와 제i+1 센싱 신호(SS(i+1))가 더 출력된다.
제4 기간(t4)에는 제3 스캔 제어 클럭 신호(CLK3_SC)와 제3 센싱 제어 클럭 신호(CLK3_SS)의 공급이 중단되고, 그에 따라 로우 레벨의 제i 스캔 신호(SC(i))와 제i 센싱 신호(SS(i))가 출력된다.
제5 기간(t5)에는 제1 캐리 제어 클럭 신호(CLK1_CR), 제4 스캔 제어 클럭 신호(CLK4_SC) 및 제4 센싱 제어 클럭 신호(CLK4_SS)의 공급이 중단되고, 제3 캐리 제어 클럭 신호(CLK3_CR) 및 이후 캐리 신호(CR(i+2))가 공급된다. 그에 따라, 제5 트랜지스터(T5)는 턴-오프되고, 제7 트랜지스터(T7)와 제9 트랜지스터(T9)가 턴-온된다.
제5 트랜지스터(T5)가 턴-오프되고 제9 트랜지스터(T9)가 턴-온되면, 제1 노드(N1) 및 제1 구동 노드(QN1)의 전압이 방전된다. 그러면, 제1 노드(N1) 및 제1 구동 노드(QN1)에 게이트 전극이 연결된 제3 트랜지스터들(T3-1, T3-2), 제10 트랜지스터(T10), 제1 트랜지스터(T1), 제20 트랜지스터(T20), 제27 트랜지스터(T27), 제29 트랜지스터(T29) 및 제15 트랜지스터(T15)가 턴-오프된다.
제7 트랜지스터(T7)가 턴-온되면 제1 전원(VGH)이 제2 노드(N2)로 공급되어, 제2 노드(N2) 및 제2 구동 노드(QN2)의 전압이 프리차징될 수 있다. 그러면 제2 노드(N2) 및 제2 구동 노드(QN2)에 게이트 전극이 연결된 제11 트랜지스터(T11), 제2 트랜지스터(T2), 제21 트랜지스터(T21), 제28 트랜지스터(T28), 제30 트랜지스터(T30), 제23 트랜지스터(T23) 및 제24 트랜지스터(T24)가 턴-온된다.
제11 트랜지스터(T11), 제2 트랜지스터(T2), 제21 트랜지스터(T21), 제28 트랜지스터(T28) 및 제30 트랜지스터(T30)가 턴-온되면, 제2 전원(VGL1) 및 제2 전원(VGL2)이 캐리 신호(CR(i)), 스캔 신호(SC(i), SC(i+1)) 및 센싱 신호(SS(i), SS(i+1))로 출력되어, 캐리 신호(CR(i)), 스캔 신호(SC(i), SC(i+1)) 및 센싱 신호(SS(i), SS(i+1))는 로우 레벨로 설정된다. 캐리 신호(CR(i))가 로우 레벨로 설정되면, 제19 트랜지스터(T19)가 턴-오프로 설정된다.
제6 기간(t6)에는 센싱 온 신호(SEN_ON)가 더 공급된다. 그러면 제16 트랜지스터들(T16-1, T16-2)이 턴-온되어 이후 캐리 신호(CR(i+2))의 게이트 온 전압이 샘플링 노드(SN)로 공급된다. 그에 따라, 샘플링 노드(SN)가 게이트 온 전압으로 충전될 수 있다.
센싱 온 신호(SEN_ON)를 수신한 스테이지(STi)는 이후 수직 블랭크 기간(VBP)에 스캔 신호(SC(i) 및/또는 SC(i+1)) 및 센싱 신호(SS(i) 및/또는 SS(i+1))를 출력할 수 있다. 즉, 수직 블랭크 기간(VBP) 동안 센싱 클럭 신호(S_CLK1, S_CLK2, S_CLK3)가 게이트 온 전압을 가지고, 표시 온 신호(DIS_ON)가 게이트 오프 전압을 가지면, 센싱 노드(SN)의 충전 전압에 대응하여 제1 구동 노드(QN1)의 전압이 충전될 수 있다.
한편, 제6 기간(t6) 동안 제3 스캔 제어 클럭 신호(SC3_CLK)와 제3 센싱 제어 클럭 신호(SS3_CLK)가 공급되기는 하지만, 제1 노드(N1) 및 제1 구동 노드(QN1)의 전압이 로우 레벨로 유지되고, 제1 구동 노드(QN1)에 게이트 전극이 연결된 트랜지스터들이 턴-오프 상태를 유지하므로, 스캔 신호(SC(i))와 센싱 신호(SS(i)는 로우 레벨로 유지된다.
제7 기간(t7)에는 제2 센싱 클럭 신호(S_CLK2)가 공급된다. 그러면 제18 트랜지스터(T18)가 턴-온된다. 본 발명에는 센싱 기간(SP) 이전에 제1 센싱 클럭 신호(S_CLK1)를 먼저 공급하여 제18 트랜지스터(T18)를 턴-온시킴으로써, 센싱 기간(SP)에서 제1 구동 노드(QN1)의 충전이 지연되는 것을 방지할 수 있다.
수직 블랭크 기간(VBP)은 센싱 기간(SP)을 포함할 수 있다. 다만, 이는 예시적인 것으로서, 리셋 기간(RP)은 표시 기간(DP)에 포함될 수도 있다. 일 실시 예에서 센싱 기간(SP)은 구동 트랜지스터(M1)의 이동도 및 문턱 전압이 센싱되는 제1 센싱 기간, 발광 소자(LED)의 전류 특성이 센싱되는 제2 센싱 기간을 포함할 수 있다. 또한, 수직 블랭크 기간(VBP)은 리셋 기간(RP)을 더 포함할 수도 있다.
센싱 기간(SP)에 제i 스테이지(STi)는 스캔 제어 클럭 단자(SCCK1 및/또는 SCCK2)에 인가되는 스캔 제어 클럭 신호(CLK3_SC 및/또는 CLK4_SC)에 동기하여 스캔 신호(SC(i) 및/또는 SC(i+1))를 출력할 수 있다. 또한, 센싱 기간(SP)에 제i 스테이지(STi)는 센싱 제어 클럭 단자(SSCK1 및/또는 SSCK2)에 인가되는 센싱 제어 클럭 신호(CLK3_SS 및/또는 CLK4_SS)에 동기하여 센싱 신호(SS(i) 및/또는 SS(i+1))를 출력할 수 있다. 도 5에서는 센싱 기간(SP) 동안 제2 스캔 제어 클럭 단자(SCCK2)로 제4 스캔 제어 클럭 신호(CLK4_SC)가 공급되고 제2 센싱 제어 클럭 단자(SSCK2)로 제4 센싱 제어 클럭 신호(CLK4_SS)가 공급되는 실시 예가 도시된다.
센싱 기간(SP)에는 표시 온 신호(DIS_ON)가 게이트 오프 전압을 갖고 제1 내지 제3 센싱 클럭 신호(S_CLK1, S_CLK2, S_CLK3)가 게이트 온 신호를 가질 수 있다. 그에 따라, 센싱 기간(SP) 동안 제12 트랜지스터(T12)와 제13 트랜지스터(T13)는 턴-오프 상태를 유지하고, 제8 트랜지스터(T8), 제18 트랜지스터(T18)와 제25 트랜지스터(T25)는 턴-온 상태를 유지할 수 있다.
제8 기간(t8)에 제2 스캔 제어 클럭 단자(SCCK2)로 제4 스캔 제어 클럭 신호(CLK4_SC)가 공급되고 제2 센싱 제어 클럭 단자(SSCK2)로 제4 센싱 제어 클럭 신호(CLK4_SS)가 공급된다. 본 발명에서는, 제2 센싱 클럭 신호(S_CLK2) 및 제3 센싱 클럭 신호(S_CLK3)가 공급되기 이전에 제4 스캔 제어 클럭 신호(CLK4_SC)와 제4 센싱 제어 클럭 신호(CLK4_SS)를 먼저 공급함으로써, 스캔 신호(SC(i+1))와 센싱 신호(SS(i+1))의 출력 지연을 방지할 수 있다.
제9 기간(t9)에 제1 센싱 클럭 신호(S_CLK1)가 공급된다. 표시 기간(DP) 동안 선택된 해당 스테이지(STi)의 센싱 노드(SN)는 게이트 온 전압으로 충전되어 있으므로, 제17 트랜지스터(T17)는 턴-온 상태를 유지한다. 그에 따라 제17 트랜지스터(T17)와 제18 트랜지스터(T18)를 경유하여 제2 센싱 클럭 신호(S_CLK2)의 게이트 온 전압이 제1 구동 노드(QN1)로 전달될 수 있다.
제1 구동 노드(QN1)가 게이트 온 전압으로 설정되면, 제1 트랜지스터(T1), 제20 트랜지스터(T20), 제27 트랜지스터(T27) 및 제29 트랜지스터(T29)가 턴-온된다. 그러면 턴-온된 제27 트랜지스터(T27)를 경유하여 제4 스캔 제어 클럭 신호(CLK4_SC)의 게이트 온 전압이 제i+1 스캔 신호(SC(i+1))로 출력된다. 또한, 턴-온된 제29 트랜지스터(T29)를 경유하여 제4 센싱 제어 클럭 신호(CLK4_SS)의 게이트 온 전압이 제i+1 센싱 신호(SS(i+1))로 출력된다. 제i+1 스캔 신호(SC(i+1)) 및 제i+1 센싱 신호(SS(i+1))는 제4 스캔 제어 클럭 신호(CLK4_SC)와 제4 센싱 제어 클럭 신호(CLK4_SS)가 게이트 온 전압을 갖는 동안 하이 레벨로 유지된다.
제10 기간(t10)에는 제3 센싱 클럭 신호(S_CLK3)가 더 공급된다. 그러면 제8 트랜지스터(T8)와 제25 트랜지스터(T25)가 턴-온될 수 있다.
한편, 센싱 기간(SP) 동안 샘플링 노드(SN)가 게이트 온 전압으로 충전되어 있으므로, 제14 트랜지스터(T14)가 턴-온 상태를 유지하고, 제1 구동 노드(QN1)가 게이트 온 전압으로 충전되므로, 제15 트랜지스터(T15)가 턴-온 상태를 유지한다. 그러면, 제15 트랜지스터(T15)와 제14 트랜지스터(T14)를 경유하여 제3 전원(VGL2)이 제2 구동 노드(QB2)로 전달되고, 제2 구동 노드(QB2)는 센싱 기간(SP2) 동안 안정적으로 로우 레벨을 유지할 수 있다.
제11 기간(t11)에는 제1 센싱 클럭 신호(S_CLK1)의 공급이 중단된다. 그러면 제17 트랜지스터(T17)와 제18 트랜지스터(T18)를 경유하여 제2 센싱 클럭 신호(S_CLK2)의 게이트 오프 전압이 제1 구동 노드(QN1)로 전달될 수 있다. 그에 따라, 제1 구동 노드(QN1)는 게이트 오프 전압으로 초기화된다.
제12 기간(t12), 즉 리셋 기간(RP)에는 센싱 온 신호(SEN_ON)가 게이트 온 전압을 가질 수 있다. 이때, 이후 캐리 신호(CR(i+2))는 게이트 오프 전압을 가지므로, 턴-온된 제16 트랜지스터들(T16-1, T16-2)을 통해 샘플링 노드(SN)의 전압이 게이트 오프 전압으로 리셋될 수 있다.
도 6은 도 3의 스캔 구동부에 포함되는 스테이지의 제2 실시 예를 나타내는 회로도이다.
도 6에서는 도 4를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 6의 스테이지(STia)는 제1 구동 제어부(110) 및 제2 구동 제어부(120)를 제외하면, 도 4의 스테이지(STi)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 3, 도 4 및 도 6을 참조하면, 제i 스테이지(STia)는 제1 구동 제어부(110a), 제2 구동 제어부(120a), 제3 구동 제어부(130), 제4 구동 제어부(140) 및 출력 버퍼부(150A, 150B)를 포함할 수 있다.
본 발명의 제2 실시 예에서, 제1 구동 제어부(110a)는 하나의 제3 트랜지스터(T3)를 포함하며, 제1 실시 예와 비교하여 제23 트랜지스터(T23)가 생략된다. 유사하게, 제2 구동 제어부(120a)는 하나의 제16 트랜지스터(T16)를 포함하며, 제1 실시 예와 비교하여 제22 트랜지스터(T22)가 생략된다.
도 6에 도시된 스테이지(STia)의 구동 방법은 도 5에 도시된 것과 동일하므로 중복되는 그 구체적인 설명은 생략한다.
도 7은 도 3의 스캔 구동부에 포함되는 스테이지의 제3 실시 예를 나타내는 회로도이다.
도 7에서는 도 4를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 7의 스테이지(STib)는 제1 구동 제어부(110b)의 구성을 제외하면, 도 4의 스테이지(STi)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 따라서,
도 3, 도 4 및 도 7을 참조하면, 제i 스테이지(STib)는 제1 구동 제어부(110b), 제2 구동 제어부(120), 제3 구동 제어부(130), 제4 구동 제어부(140) 및 출력 버퍼부(150A, 150B)를 포함할 수 있다.
본 발명의 제3 실시 예에서, 제1 구동 제어부(110b)는 제31 트랜지스터(T31)를 더 포함할 수 있다. 제31 트랜지스터(T31)는 제5 트랜지스터(N5) 및 제6 트랜지스터(N6) 사이의 공통 노드와 제1 노드(N1) 사이에 접속될 수 있다. 제31 트랜지스터(T31)의 게이트 전극은 제4 스캔 제어 클럭 신호(CLK4_SC)를 수신하는 제2 스캔 제어 클럭 단자(SCCK2)에 접속될 수 있다.
한편, 제5 트랜지스터(T5)는 제1 실시 예와 비교하여, 게이트 전극이 제3 스캔 제어 클럭 신호(CLK3_SC)를 수신하는 제1 스캔 제어 클럭 단자(SCCK1)에 접속될 수 있다.
제5 트랜지스터(T5)와 제31 트랜지스터(T31)는 센싱 기간(SP) 동안 제3 스캔 제어 클럭 신호(CLK3_SC) 또는 제4 스캔 제어 클럭 신호(CLK4_SC)가 공급될 때, 턴-온될 수 있다. 센싱 기간(SP) 동안 제6 트랜지스터(T6)는 턴-온 상태를 유지하므로, 제5 트랜지스터(T5) 또는 제31 트랜지스터(T31)가 턴-온될 때, 제1 노드(N1)는 안정적으로 로우 레벨을 유지할 수 있다.
도 7에 도시된 스테이지(STib)의 구동 방법은 도 5에 도시된 것과 동일하므로 중복되는 그 구체적인 설명은 생략한다.
이상에서는 본 발명의 실시 예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
PX: 화소
100: 표시부
210: 스캔 구동부
220: 데이터 구동부
230: 센싱부
240 타이밍 제어부

Claims (20)

  1. 스캔 신호 및 센싱 신호를 출력하는 복수의 스테이지들을 포함하되,
    i(여기서 i는 홀수)번째 스테이지는,
    이전 캐리 신호, 제1 캐리 제어 클럭 신호 및 제2 캐리 제어 클럭 신호에 응답하여 제1 노드 및 제2 노드의 전압을 제어하고, 센싱 온 신호 및 이후 캐리 신호에 응답하여 샘플링 노드의 전압을 제어하며, 상기 제1 노드, 상기 제2 노드, 상기 샘플링 노드의 전압 및 센싱 클럭 신호에 기초하여 제1 구동 노드 및 제2 구동 노드의 전압을 제어하는 공통 회로부;
    상기 제1 구동 노드 및 상기 제2 구동 노드의 전압에 응답하여 i번째 화소행으로 상기 스캔 신호 및 상기 센싱 신호를 출력하는 제1 출력 버퍼부; 및
    상기 제1 구동 노드 및 상기 제2 구동 노드의 전압에 응답하여 i+1번째 화소행으로 상기 스캔 신호 및 상기 센싱 신호를 출력하는 제2 출력 버퍼부를 포함하는, 스캔 구동부.
  2. 제1항에 있어서, 상기 공통 회로부는,
    상기 이전 캐리 신호, 상기 제1 캐리 제어 클럭 신호 및 상기 제2 캐리 제어 클럭 신호에 응답하여 상기 제1 노드의 및 상기 제2 노드의 전압을 제어하는 제1 구동 제어부;
    상기 센싱 온 신호 및 상기 이후 캐리 신호에 응답하여 상기 샘플링 노드의 전압을 제어하고, 상기 제1 노드, 상기 제2 노드, 상기 샘플링 노드의 전압 및 센싱 클럭 신호에 응답하여 상기 제1 구동 노드 및 상기 제2 구동 노드의 전압을 제어하는 제2 구동 제어부;
    상기 제1 노드의 전압 및 상기 제2 노드의 전압에 응답하여 캐리 신호를 출력하는 제3 구동 제어부; 및
    표시 온 신호에 응답하여, 상기 제1 노드와 상기 제1 구동 노드 및 상기 제2 노드와 상기 제2 구동 노드를 각각 전기적으로 연결하는 제4 구동 제어부를 포함하는, 스캔 구동부.
  3. 제2항에 있어서,
    상기 제1 캐리 제어 클럭 신호와 상기 제2 캐리 제어 클럭 신호의 게이트 온 전압 기간은 중첩되지 않고,
    상기 센싱 온 신호의 게이트 온 전압 기간은 상기 제2 캐리 제어 클럭 신호의 상기 게이트 온 전압 기간의 일부와 중첩되는, 스캔 구동부.
  4. 제3항에 있어서,
    상기 제1 캐리 제어 클럭 신호는 상기 제2 캐리 제어 클럭 신호보다 먼저 인가되는, 스캔 구동부.
  5. 제2항에 있어서, 상기 센싱 온 신호는,
    표시 기간에 상기 스테이지들 중 적어도 하나의 선택된 스테이지에 공급되고,
    상기 적어도 하나의 선택된 스테이지는,
    상기 표시 기간 이후의 수직 블랭크 기간에 스캔 제어 클럭 신호 및 센싱 제어 클럭 신호에 응답하여 상기 스캔 신호 및 상기 센싱 신호를 출력하는, 스캔 구동부.
  6. 제5항에 있어서, 상기 센싱 스캔 제어 클럭 신호 및 상기 센싱 제어 클럭 신호는,
    상기 수직 블랭크 기간에 상기 제1 출력 버퍼부 및 상기 제2 출력 버퍼부 중 적어도 하나에 공급되는, 스캔 구동부.
  7. 제2항에 있어서, 상기 제1 구동 제어부는,
    제1 전원이 인가되는 제1 전원 단자와 상기 제1 노드 사이에 접속되고, 게이트 전극이 상기 이전 캐리 신호 또는 스캔 시작 신호를 수신하는 제4 트랜지스터;
    상기 제1 노드와 상기 캐리 신호를 출력하는 캐리 출력 단자 사이에 직렬로 접속되고, 게이트 전극이 상기 제2 캐리 제어 클럭 신호가 인가되는 제2 캐리 제어 클럭 단자 및 상기 제2 노드에 각각 접속되는 제5 및 제6 트랜지스터들;
    상기 제1 노드와 상기 캐리 출력 단자 사이에 접속되고, 게이트 전극이 상기 이후 캐리 신호를 수신하는 제9 트랜지스터;
    상기 제1 캐리 제어 클럭 신호가 인가되는 제1 캐리 제어 클럭 단자와 상기 제2 노드 사이에 접속되고, 게이트 전극이 상기 제1 노드에 접속되는 제3 트랜지스터;
    상기 제1 전원 단자와 상기 제2 노드 사이에 접속되고, 게이트 전극이 상기 제1 캐리 제어 클럭 단자에 접속되는 제7 트랜지스터를 포함하는, 스캔 구동부.
  8. 제7항에 있어서, 상기 제3 트랜지스터는,
    상기 제1 캐리 제어 클럭 단자와 상기 제2 노드 사이에 직렬로 연결되고 게이트 전극이 상기 제1 노드에 접속되는 제1 및 제2 서브 트랜지스터들을 포함하고,
    상기 제1 구동 제어부는,
    상기 제1 및 제2 서브 트랜지스터들의 공통 노드와 상기 제1 전원 단자 사이에 접속되고, 게이트 전극이 상기 제2 노드에 접속되는 제23 트랜지스터를 더 포함하는, 스캔 구동부.
  9. 제2항에 있어서, 상기 제2 구동 제어부는,
    상기 이후 캐리 신호가 인가되는 입력 단자와 상기 샘플링 노드 사이에 접속되고, 게이트 전극이 상기 센싱 온 신호를 수신하는 제16 트랜지스터;
    제3 노드와 상기 제1 구동 노드 사이에 접속되고, 게이트 전극이 상기 센싱 노드에 접속되는 제17 트랜지스터;
    제1 센싱 클럭 신호가 인가되는 제1 센싱 클럭 단자와 상기 제3 노드 사이에 접속되고, 게이트 전극이 제2 센싱 클럭 신호를 수신하는 제18 트랜지스터; 및
    상기 캐리 신호가 출력되는 캐리 출력 단자와 상기 제3 노드 사이에 다이오드 연결되는 제19 트랜지스터를 포함하는, 스캔 구동부.
  10. 제9항에 있어서, 상기 제16 트랜지스터는,
    상기 이후 캐리 신호가 인가되는 상기 입력 단자와 상기 샘플링 노드 사이에 직렬로 연결되고 게이트 전극이 상기 센싱 온 신호를 수신하는 제1 및 제2 서브 트랜지스터들을 포함하고,
    상기 제2 구동 제어부는,
    상기 제1 및 제2 서브 트랜지스터들의 공통 노드와 상기 제1 전원 단자 사이에 접속되고, 게이트 전극이 상기 샘플링 노드에 접속되는 제22 트랜지스터를 더 포함하는, 스캔 구동부.
  11. 제9항에 있어서, 상기 제2 구동 제어부는,
    제3 전원이 인가되는 제3 전원 단자와 상기 제2 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 상기 샘플링 노드와 상기 제1 구동 노드에 각각 접속되는 제14 및 제15 트랜지스터들; 및
    상기 제14 및 제15 트랜지스터들의 공통 노드와 제1 전원이 인가되는 제1 전원 단자 사이에 접속되고, 게이트 전극이 상기 제2 구동 노드에 접속되는 제24 트랜지스터를 더 포함하는, 스캔 구동부.
  12. 제10항에 있어서, 상기 제2 구동 제어부는,
    상기 캐리 출력 단자와 상기 제1 구동 노드 사이에 직렬로 연결되고, 게이트 전극이 제3 센싱 클럭 신호가 인가되는 제3 센싱 클럭 단자와 상기 제2 구동 노드에 각각 접속되는 제25 및 제26 트랜지스터들을 더 포함하는, 스캔 구동부.
  13. 제2항에 있어서, 상기 제3 구동 제어부는,
    상기 제1 캐리 제어 클럭 신호가 인가되는 제2 캐리 제어 클럭 단자 및 상기 캐리 신호가 출력되는 캐리 출력 단자 사이에 접속되고, 게이트 전극이 상기 제1 노드에 접속되는 제10 트랜지스터; 및
    상기 캐리 출력 단자 및 제2 전원이 인가되는 제2 전원 단자 사이에 접속되고, 게이트 전극이 상기 제2 노드에 접속되는 제11 트랜지스터를 포함하는, 스캔 구동부.
  14. 제2항에 있어서, 상기 제4 구동 제어부는,
    상기 제1 노드 및 상기 제1 구동 노드 사이에 접속되고, 게이트 전극이 상기 표시 온 신호를 수신하는 제12 트랜지스터; 및
    상기 제2 노드 및 상기 제2 구동 노드 사이에 접속되고, 게이트 전극이 상기 표시 온 신호를 수신하는 제13 트랜지스터를 포함하는, 스캔 구동부.
  15. 제2항에 있어서, 상기 제1 출력 버퍼부는,
    제1 스캔 제어 클럭 신호가 인가되는 제1 스캔 제어 클럭 단자와 상기 스캔 신호를 출력하는 제1 출력 단자 사이에 접속되고, 게이트 전극이 상기 제1 구동 노드에 접속되는 제1 트랜지스터;
    제3 전원이 인가되는 제3 전원 단자와 상기 제1 출력 단자 사이에 접속되고, 게이트 전극이 상기 제2 구동 노드에 접속되는 제2 트랜지스터;
    제1 센싱 제어 클럭 신호가 인가되는 제1 센싱 제어 클럭 단자와 상기 센싱 신호를 출력하는 제2 출력 단자 사이에 접속되고, 게이트 전극이 상기 제1 구동 노드에 접속되는 제20 트랜지스터; 및
    상기 제3 전원 단자와 상기 제2 출력 단자 사이에 접속되고, 게이트 전극이 상기 제2 구동 노드에 접속되는 제21 트랜지스터를 포함하는, 스캔 구동부.
  16. 제2항에 있어서, 상기 제2 출력 버퍼부는,
    제2 스캔 제어 클럭 신호가 인가되는 제2 스캔 제어 클럭 단자와 상기 스캔 신호를 출력하는 제3 출력 단자 사이에 접속되고, 게이트 전극이 상기 제1 구동 노드에 접속되는 제27 트랜지스터;
    제3 전원이 인가되는 제3 전원 단자와 상기 제3 출력 단자 사이에 접속되고, 게이트 전극이 상기 제2 구동 노드에 접속되는 제28 트랜지스터;
    제2 센싱 제어 클럭 신호가 인가되는 제2 센싱 제어 클럭 단자와 상기 센싱 신호를 출력하는 제4 출력 단자 사이에 접속되고, 게이트 전극이 상기 제1 구동 노드에 접속되는 제29 트랜지스터; 및
    상기 제3 전원 단자와 상기 제4 출력 단자 사이에 접속되고, 게이트 전극이 상기 제2 구동 노드에 접속되는 제30 트랜지스터를 포함하는, 스캔 구동부.
  17. 제2항에 있어서, 상기 제1 구동 제어부는,
    제1 전원이 인가되는 제1 전원 단자와 상기 제1 노드 사이에 접속되고, 게이트 전극이 상기 이전 캐리 신호 또는 스캔 시작 신호를 수신하는 제4 트랜지스터;
    상기 제1 노드와 상기 캐리 신호를 출력하는 캐리 출력 단자 사이에 직렬로 접속되고, 게이트 전극이 제1 스캔 제어 클럭 신호가 인가되는 제1 스캔 제어 클럭 단자 및 상기 제2 노드에 각각 접속되는 제5 및 제6 트랜지스터들;
    상기 제1 노드와 상기 제5 및 제6 트랜지스터들의 공통 노드 사이에 접속되고, 게이트 전극이 제2 스캔 제어 클럭 신호가 인가되는 제2 스캔 제어 클럭 단자에 접속되는 제31 트랜지스터;
    상기 제1 노드와 상기 캐리 출력 단자 사이에 접속되고, 게이트 전극이 상기 이후 캐리 신호를 수신하는 제9 트랜지스터;
    상기 제1 캐리 제어 클럭 신호가 인가되는 제1 캐리 제어 클럭 단자와 상기 제2 노드 사이에 접속되고, 게이트 전극이 상기 제1 노드에 접속되는 제3 트랜지스터;
    상기 제1 전원 단자와 상기 제2 노드 사이에 접속되고, 게이트 전극이 상기 제1 캐리 제어 클럭 단자에 접속되는 제7 트랜지스터를 포함하는, 스캔 구동부.
  18. 제1 및 제2 스캔 라인들 및 데이터 라인들에 각각 연결되는 복수의 화소들;
    상기 제1 및 제2 스캔 라인들에 각각 스캔 신호 및 센싱 신호를 공급하기 위해 복수의 스테이지들을 포함하는 스캔 구동부; 및
    상기 데이터 라인들에 데이터 신호를 공급하는 데이터 구동부를 포함하되,
    i(여기서 i는 홀수)번째 스테이지는,
    이전 캐리 신호, 제1 캐리 제어 클럭 신호 및 제2 캐리 제어 클럭 신호에 응답하여 제1 노드 및 제2 노드의 전압을 제어하고, 센싱 온 신호 및 이후 캐리 신호에 응답하여 샘플링 노드의 전압을 제어하며, 상기 제1 노드, 상기 제2 노드, 상기 샘플링 노드의 전압 및 센싱 클럭 신호에 기초하여 제1 구동 노드 및 제2 구동 노드의 전압을 제어하는 공통 회로부;
    상기 제1 구동 노드 및 상기 제2 구동 노드의 전압에 응답하여 i번째 화소행으로 상기 스캔 신호 및 상기 센싱 신호를 출력하는 제1 출력 버퍼부; 및
    상기 제1 구동 노드 및 상기 제2 구동 노드의 전압에 응답하여 i+1번째 화소행으로 상기 스캔 신호 및 상기 센싱 신호를 출력하는 제2 출력 버퍼부를 포함하는, 표시 장치.
  19. 제18항에 있어서, 상기 공통 회로부는,
    상기 이전 캐리 신호, 상기 제1 캐리 제어 클럭 신호 및 상기 제2 캐리 제어 클럭 신호에 응답하여 상기 제1 노드의 및 상기 제2 노드의 전압을 제어하는 제1 구동 제어부;
    상기 센싱 온 신호 및 상기 이후 캐리 신호에 응답하여 상기 샘플링 노드의 전압을 제어하고, 상기 제1 노드, 상기 제2 노드, 상기 샘플링 노드의 전압 및 센싱 클럭 신호에 응답하여 상기 제1 구동 노드 및 상기 제2 구동 노드의 전압을 제어하는 제2 구동 제어부;
    상기 제1 노드의 전압 및 상기 제2 노드의 전압에 응답하여 캐리 신호를 출력하는 제3 구동 제어부; 및
    표시 온 신호에 응답하여, 상기 제1 노드와 상기 제1 구동 노드 및 상기 제2 노드와 상기 제2 구동 노드를 각각 전기적으로 연결하는 제4 구동 제어부를 포함하는, 표시 장치.
  20. 제19항에 있어서, 상기 제1 캐리 제어 클럭 신호와 상기 제2 캐리 제어 클럭 신호의 게이트 온 전압 기간은 중첩되지 않고,
    상기 센싱 온 신호의 게이트 온 전압 기간은 상기 제2 캐리 제어 클럭 신호의 상기 게이트 온 전압 기간의 일부와 중첩되는, 표시 장치.
KR1020190062602A 2019-05-28 2019-05-28 스캔 구동부 및 이를 포함하는 표시 장치 KR20200137072A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190062602A KR20200137072A (ko) 2019-05-28 2019-05-28 스캔 구동부 및 이를 포함하는 표시 장치
US16/746,401 US10878745B2 (en) 2019-05-28 2020-01-17 Scan driver and display device including the same
EP20171291.6A EP3745388A1 (en) 2019-05-28 2020-04-24 Scan driver and display device including the same
CN202010425254.3A CN112017572A (zh) 2019-05-28 2020-05-19 扫描驱动器和包括扫描驱动器的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190062602A KR20200137072A (ko) 2019-05-28 2019-05-28 스캔 구동부 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20200137072A true KR20200137072A (ko) 2020-12-09

Family

ID=70464852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190062602A KR20200137072A (ko) 2019-05-28 2019-05-28 스캔 구동부 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US10878745B2 (ko)
EP (1) EP3745388A1 (ko)
KR (1) KR20200137072A (ko)
CN (1) CN112017572A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183124B2 (en) 2019-10-08 2021-11-23 Samsung Display Co., Ltd. Scan driver and display device including ihe same
US11823615B2 (en) 2021-05-12 2023-11-21 Samsung Display Co., Ltd. Scan driver

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348530B2 (en) * 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same
KR20210028774A (ko) 2019-09-04 2021-03-15 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치
KR20220097053A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광표시장치
KR20220125871A (ko) * 2021-03-04 2022-09-15 삼성디스플레이 주식회사 픽셀 및 이를 포함하는 표시 장치
KR20220138507A (ko) * 2021-04-02 2022-10-13 삼성디스플레이 주식회사 표시 장치
KR20230065069A (ko) 2021-11-04 2023-05-11 엘지디스플레이 주식회사 게이트 구동 회로 및 표시 장치
KR20230089630A (ko) * 2021-12-13 2023-06-21 삼성디스플레이 주식회사 표시 장치
KR20230103639A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 스캔신호 발생회로 및 이를 포함하는 표시장치
KR20240034299A (ko) * 2022-09-06 2024-03-14 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20240091380A (ko) * 2022-12-13 2024-06-21 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치
KR20240133916A (ko) * 2023-02-28 2024-09-05 엘지디스플레이 주식회사 게이트 구동 패널 회로 및 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
KR101759985B1 (ko) * 2010-10-20 2017-07-21 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
KR102015396B1 (ko) * 2012-11-27 2019-08-28 엘지디스플레이 주식회사 쉬프트 레지스터와 이의 구동방법
KR102523280B1 (ko) 2014-12-16 2023-04-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 구동방법
KR102321802B1 (ko) 2015-01-09 2021-11-04 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR20160103616A (ko) 2015-02-24 2016-09-02 삼성디스플레이 주식회사 주사 구동부
KR102557894B1 (ko) 2016-09-20 2023-07-21 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
KR102460539B1 (ko) 2016-09-30 2022-10-31 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치, 소스 드라이버 집적회로, 소스 드라이버 집적회로 동작방법, 및 유기발광표시장치 구동방법
KR102338948B1 (ko) * 2017-05-22 2021-12-14 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
KR102522535B1 (ko) * 2017-12-11 2023-04-17 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치
CN108648716B (zh) 2018-07-25 2020-06-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US11348530B2 (en) 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same
KR102712133B1 (ko) 2018-12-10 2024-10-04 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
KR102706759B1 (ko) 2018-12-12 2024-09-20 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183124B2 (en) 2019-10-08 2021-11-23 Samsung Display Co., Ltd. Scan driver and display device including ihe same
US11823615B2 (en) 2021-05-12 2023-11-21 Samsung Display Co., Ltd. Scan driver

Also Published As

Publication number Publication date
EP3745388A1 (en) 2020-12-02
US10878745B2 (en) 2020-12-29
CN112017572A (zh) 2020-12-01
US20200380911A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
KR20200137072A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
CN111312140B (zh) 扫描驱动器和具有该扫描驱动器的显示装置
KR102706759B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR102712133B1 (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR102390093B1 (ko) 게이트 구동 회로 및 표시 장치
KR102218479B1 (ko) 센싱 구동 회로 및 이를 포함하는 표시 장치
KR102617381B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR102676647B1 (ko) 스테이지 및 이를 포함하는 주사 구동부
KR20200135633A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR102688468B1 (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR102611474B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR102592015B1 (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR20150141285A (ko) 게이트 구동 회로 및 이를 포함하는 유기 발광 표시 장치
KR102712575B1 (ko) 표시 장치
KR20170005299A (ko) 발광제어 구동부 및 이를 포함하는 표시장치
KR20210002282A (ko) 스테이지 및 이를 포함하는 주사 구동부
KR102277128B1 (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
JP7523468B2 (ja) 表示基板、表示装置及び表示駆動方法
KR102676667B1 (ko) 주사 구동부 및 이를 포함하는 표시 장치
KR20200128278A (ko) 스테이지 및 이를 포함하는 주사 구동부
KR20140115454A (ko) Oled 표시 장치 및 그의 구동 방법
KR20220096088A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR102718859B1 (ko) 주사 구동부
TWI852971B (zh) 掃描驅動器及包含其之顯示裝置
KR20200085976A (ko) 주사 구동부

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal