CN111226303B - 掩模图案形成方法、存储介质和基片处理装置 - Google Patents

掩模图案形成方法、存储介质和基片处理装置 Download PDF

Info

Publication number
CN111226303B
CN111226303B CN201880067475.9A CN201880067475A CN111226303B CN 111226303 B CN111226303 B CN 111226303B CN 201880067475 A CN201880067475 A CN 201880067475A CN 111226303 B CN111226303 B CN 111226303B
Authority
CN
China
Prior art keywords
film
resist
substrate
sacrificial film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880067475.9A
Other languages
English (en)
Other versions
CN111226303A (zh
Inventor
山内刚
川上真一路
榎本正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111226303A publication Critical patent/CN111226303A/zh
Application granted granted Critical
Publication of CN111226303B publication Critical patent/CN111226303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Materials For Photolithography (AREA)

Abstract

本发明提供一种在使用含金属抗蚀剂膜来形成掩模图案时，抑制金属成分在图案底部残留的技术。预先在抗蚀剂膜(104)的下层形成可显影的防反射膜(103)。进而，在对晶片(W)进行了曝光、显影处理之后，对晶片(W)供给TMAH，去除与抗蚀剂膜(104)的凹部图案(110)的底部相对的防反射膜(103)的表面。因此，能够抑制金属成分(105)残留在凹部图案(110)的底部。因此，在接着使用抗蚀剂膜(104)的图案来对SiO2膜(102)进行蚀刻时，蚀刻不会被阻碍，所以能够抑制电桥等缺陷。

Description

掩模图案形成方法、存储介质和基片处理装置
技术领域
本发明涉及一种在基片表面形成掩模图案的技术。
背景技术
在半导体器件的制造工序中，近年来要求电路图案的微细化，而采用EUV(远紫外线)光刻技术。EUV光刻技术利用例如紫外线、X射线等波长短的能量射线，在抗蚀剂膜上形成线宽较细的图案，但为了在摄像时进行对比度更高的图案形成，采用了专利文献1那样含金属抗蚀剂膜。但是，含金属抗蚀剂膜在显影之后抗蚀剂被去除了的图案部分中，含金属抗蚀剂膜所含的金属成分有时例如以离子等形式残留。
这种金属成分有时会与例如抗蚀剂膜中的有机物反应而形成化合物。然后，例如在对下层的有机膜进行蚀刻时附着于图案底部的来源于金属成分的化合物会作为掩模起作用，阻碍薄膜的蚀刻，使形成于薄膜的电路图案产生电桥等缺陷。
这种附着于图案底部的金属成分，与图案的面的结合较强而难以去除。而且，因为可能会对图案造成破坏，所以难以用强酸等的酸来溶解去除。因此，需要采取措施来抑制金属成分的附着或去除残留的金属成分。
现有技术文献
专利文献
专利文献1：日本特开2016-29498号公报。
发明内容
发明要解决的技术问题
本发明就是在这种情况下提出的，目的在于提供一种在使用含金属抗蚀剂膜形成掩模图案时，抑制金属成分在图案底部残留的技术。
用于解决问题的技术手段
本发明的掩模图案形成方法，是使用含金属的抗蚀剂在基片的表面形成掩模图案的掩模图案形成方法，其特征在于，包括：在基片的表面形成牺牲膜的步骤；在所述牺牲膜的表面涂敷所述抗蚀剂来形成抗蚀剂膜的步骤；接下来对基片进行曝光的步骤；接着对所述基片供给显影液来形成抗蚀剂图案的步骤；之后，去除与所述抗蚀剂图案的底部相对的牺牲膜的至少表层部，来去除残留的金属成分的去除步骤，所述牺牲膜相对于所述显影液具有不溶性。
本发明的掩模图案形成方法，是使用含金属的抗蚀剂在基片的表面形成掩模图案的掩模图案形成方法，其特征在于，包括：在基片的表面涂敷所述抗蚀剂来形成抗蚀剂膜的步骤；接下来对基片进行曝光的步骤；接着对所述基片供给显影液来形成抗蚀剂图案的步骤；之后，对所述基片的表面照射紫外线，使所述抗蚀剂膜交联的步骤；之后，通过加热基片，去除与抗蚀剂图案的底部相对的牺牲膜的至少表层，从而去除残留的金属成分的去除步骤，所述牺牲膜相对于所述显影液具有不溶性。
本发明的存储介质是存储有基片处理装置中使用的计算机程序的存储介质，所述基片处理装置使用含金属的抗蚀剂在基片的表面形成掩模图案，所述存储介质的特征在于：所述计算机程序包括用于执行上述掩模图案形成方法的步骤组。
本发明的基片处理装置，其特征在于，包括：在基片上形成作为牺牲膜的涂敷膜的牺牲膜涂敷组件；在形成了所述牺牲膜的基片上涂敷含金属的抗蚀剂来形成抗蚀剂膜的抗蚀剂涂敷组件；形成所述抗蚀剂膜，并利用显影液使曝光后的抗蚀剂膜显影来形成抗蚀剂图案的显影组件；和去除与所述抗蚀剂图案的底部相对的牺牲膜的至少表层部，来去除残留的金属成分的牺牲膜去除组件。
本发明的基片处理装置，其特征在于，包括：在基片上涂敷含金属的抗蚀剂来形成抗蚀剂膜的抗蚀剂涂敷组件；形成所述抗蚀剂膜，并利用显影液使曝光后的抗蚀剂膜显影来形成抗蚀剂图案的显影组件；接着对显影后的基片的表面照射紫外线的紫外线照射组件；和对紫外线照射后的基片进行加热的加热组件。
发明的效果
本发明在对含金属的抗蚀剂膜进行曝光、显影来形成掩模图案时，预先在抗蚀剂膜的下层形成牺牲膜，进而在对基片进行了曝光、显影处理之后，去除与图案的底部相对的牺牲膜的至少表层部。因此，能够抑制金属成分残留在图案的底部。
另外在另一发明中，在对含金属的抗蚀剂膜进行曝光、显影之后，通过对基片照射紫外线，刮去牺牲膜的至少表层，金属成分浮起，进而对基板进行加热来去除金属成分。因此，同样能够抑制金属成分残留在图案的底部。
附图说明
图1是表示掩模图案形成前的晶片的截面图。
图2是说明掩模图案形成处理的说明图。
图3是说明掩模图案形成处理的说明图。
图4是说明掩模图案形成处理的说明图。
图5是说明掩模图案形成处理的说明图。
图6是说明掩模图案形成处理的说明图。
图7是说明掩模图案形成处理的说明图。
图8是说明掩模图案形成处理的说明图。
图9是表示第1实施方式的基片处理装置的立体图。
图10是表示第1实施方式的基片处理装置的纵截侧视图。
图11是表示第1实施方式的基片处理装置的俯视图。
图12是表示显影组件的纵截侧视图。
图13是表示UV照射组件的纵截侧视图。
图14是说明第1实施方式的另一例的掩模图案形成处理的说明图。
图15是说明第1实施方式的另一例的掩模图案形成处理的说明图。
图16是说明第2实施方式的掩模图案形成处理的说明图。
图17是说明第2实施方式的掩模图案形成处理的说明图。
图18是说明第2实施方式的掩模图案形成处理的另一例的说明图。
图19是说明第3实施方式的掩模图案形成处理的说明图。
图20是说明第3实施方式的掩模图案形成处理的说明图。
图21是说明第3实施方式的掩模图案形成处理的说明图。
图22是说明第3实施方式的掩模图案形成处理的说明图。
图23是表示实施例的金属成分的残留数的特性图。
具体实施方式
[第1实施方式]
对第1实施方式进行说明。抗蚀剂膜的涂敷前的作为半导体基片的半导体晶片(以下称为“晶片”)W，如图1所示按照例如抗蚀剂的掩模图案，在硅衬底101上形成例如氧化硅(SiO2)膜102，其用于形成了电路图案。接着，如图2所示在晶片W上形成牺牲膜。例如，作为牺牲膜能够使用防反射膜103，其例如相对于显影抗蚀剂膜的显影液具有不溶性，且可溶解于TMAH(氢氧化四甲铵)中，被曝光了的部位相对于TMAH具有不溶性。之后，如图3所示，在晶片W的防反射膜103的上层形成含金属的、本例中为负型的抗蚀剂膜(含金属抗蚀剂膜)104。接着，晶片W被输送到使用了EUV的曝光装置中，曝光图案。
此时，在抗蚀剂膜104中，被曝光了的区域相对于显影液例如2-庚酮具有不溶性。另外，被曝光了的区域的下层的防反射膜103也被曝光，且相对于TMAH具有不溶性。
进而，当晶片W被输送到显影组件时，对表面供给显影液例如2-庚酮，进行负型显影。由此，如图4所示，抗蚀剂膜104的没有曝光的区域溶解于显影液而被去除，抗蚀剂膜104的下层的防反射膜103面向通过显影形成的凹部图案110的底部。此时，在被去除了的抗蚀剂膜104中所包含的金属成分105有时会附着并残留在凹部图案110的底部的防反射膜103的表面上。
接着，如图5所示，对晶片W供给例如TMAH120。此时，被供给的TMAH120进入凹部图案110中，与在凹部图案110的底部露出的防反射膜103接触。与凹部图案110的底部相对的防反射膜103的表面由于没有曝光，因此相对于TMAH120具有可溶性，所以溶解而被去除，留下被曝光了的区域。
由此，如图6所示，附着有金属成分105的防反射膜103被溶解去除，防反射膜103的下层的SiO2膜102露出于凹部图案110的底部。这样，包含在抗蚀剂膜104中的金属成分105与防反射膜103一起被去除，凹部图案110成为附着于其底部的金属成分105被去除了的状态。在本例中，利用TMAH120使防反射膜103的下层的SiO2膜102露出，但只要仅表面的附着有金属成分的层溶解即可。
之后，将晶片W例如输送到使用等离子体等的干法蚀刻装置中，如图7所示，利用抗蚀剂膜104的掩模图案对SiO2薄膜102进行蚀刻。之后，如图8所示，通过使用例如等离子体蚀刻装置进行的灰化，抗蚀剂膜104的掩模图案被去除，接着通过干法蚀刻去除防反射膜103。
如背景技术中所述，如果在用于形成电路图案的基底膜表面上残留有金属成分105，则金属成分105有时会与抗蚀剂膜104中的有机成分结合而形成化合物。此时，生成的化合物会作为蚀刻掩模起作用，在进行蚀刻时该化合物的残留部分不被蚀刻，有时会产生例如电桥等缺陷。因此，通过将残留的金属成分105与防反射膜103一起去除，能够成为在与凹部图案110的底部相对的SiO2膜102的表面上不残留金属成分105的状态，所以能够抑制蚀刻缺陷。
接着，参照图9～图11对作为执行掩模图案形成方法的掩模图案形成装置的基片处理装置进行说明。该基片处理装置将运载件区块B1、处理区块B2、接口区块B3直线状连接而构成。此外，在接口区块B3还连接有曝光站B4。
运载件区块B1中，将作为产品用的基片的例如直径300mm的晶片W从可收纳多片的输送容器即运载件C(例如，FOUP)被送入到装置内或从装置内送出。运载件区块B1包括：运载件C的载置站91、盖部92、和用于将晶片W经由盖部92从运载件C输送出的输送臂93。
处理区块B2由用于对晶片W进行液体处理的第1～第6单位区块D1～D6从下到上依次层叠而构成，各单位区块D1～D6大致为相同结构。在图9中，附在各单位区块D1～D6上的字母字符表示处理种类，BCT表示可显影的防反射膜形成处理，COT表示对晶片W供给抗蚀剂来形成抗蚀剂膜的抗蚀剂膜形成处理，DEV表示显影处理。
在图11中，代表性地表示了单位区块D5的结构，单位区块D5具有从运载件区块B1侧向接口区块B5的直线状的输送区域R5，并且包括移动输送区域R5的主臂A5。进一步地，在从运载件区块B1侧看的输送区域R5的右侧设置有作为液体处理组件的显影组件5。另外，在输送区域R5的左侧设置有层叠了加热及冷却组件7的搁架单元U1～U6，该加热及冷却组件7包括作为用于加热晶片W的载置部的加热板和用于冷却晶片W的冷却板。
在输送区域R5的运载件区块B1侧设置有由彼此层叠的多个组件构成的搁架单元U7。输送臂93与主臂A3之间的晶片W的交接，通过搁架单元U7的交接组件TRS和输送臂94来进行。交接组件TRS包括作为用于交接晶片W的载置部的交接站。
接口区块B3用于在处理区块B2与曝光站B4之间进行晶片W的交接，包括彼此层叠了多个处理组件的搁架单元U8、U9、U10。另外，图中95和96分别是用于在搁架单元U8、U9之间和搁架单元U9、U10之间进行晶片W的交接的输送臂。另外，图中97是用于在搁架单元U10与曝光站B4之间进行晶片W的交接的输送臂97。主臂A1～A6、输送臂93～97相当于基片输送机构。
举出设置于搁架单元U7、U8、U9、U10的组件的具体例，包括在与单位区块D1～D6之间交接晶片W时使用的上述的交接组件TRS等。
接着，对显影组件5进行说明。如图12所示，显影组件5包括：杯体6、显影液喷嘴43、和供给用于去除防反射膜的药液的药液喷嘴51。在显影组件5中，杯体6按照例如设置显影装置的工厂的要求，构成为使得水性的废液和显影液等的有机溶剂的废液以彼此不混合的方式被排出到杯体6外。
另外，显影组件5经由旋转轴131与旋转机构13连接，包括绕铅垂轴可旋转的旋转吸盘12。另外，图12中14是晶片W升降，用于在与外部的主臂A5之间进行交接的升降销，图12中的15是升降机构。
在杯体6上设有用于形成两个独立的排液通路的可动杯60。该可动杯60设置成包围载置于旋转吸盘12的晶片W、圆形板22和山型引导部23的周围。可动杯60由从杯体6的中心侧向周缘倾斜的圆形的连接板60A、60B上下空开间隔重叠而构成。下方侧的连接板60B在向下方去的中途弯折，其下端部成为以在垂直方向延伸的方式形成的圆筒部60C。另外，在圆筒部60C的内表面的靠下方的位置，遍及整周设置有向内侧突出的突起60D。另外，图12中的7是使可动杯60在上升位置与下降位置之间升降的升降机构。
杯体6以包围可动杯60的更靠外侧的方式具有圆筒状的外侧杯63。外侧杯63的上端向中心侧水平弯折，外侧杯63的下端形成截面为凹部型的环状的液体接收部62。在液体接收部62分别立起的分隔壁61A、61B，向外侧杯63的周缘依次设置成俯视同心圆状。而且，通过分隔壁61A、61B和外侧杯63的侧壁，3个圆环状的凹部62A、62B、62C向外侧杯63的周缘依次形成为同心圆状。而且，在凹部62A、62B、62C的底面分别开口有排气口64、排液口65、排液口66。而且，排液口65与排出有机类的处理液的排液管67连接，排液口66与排出例如纯水等不含有机溶剂的液体的排液管68连接。其中图12中的69是排气管。
在从晶片W甩出有机类的处理液例如作为显影液的2-庚酮时，使可动杯60上升到上升位置。由此，从晶片W被甩出的处理液被可动杯60接住，流入到凹部62B，从排液口65被排出。然后，从晶片W甩出不包含有机类的处理液例如作为药液的TMAH时，使可动杯60下降到下降位置。由此，从晶片W被甩出的处理液越过可动杯60的上方被外侧杯63接住，流入到凹部62C，从排液口66被排出。
图中43是显影液喷嘴，从形成为狭缝状的排出口44将显影液排出到铅垂下方。图中45是显影液供给源，将贮存的显影液供给到显影液喷嘴43。图中46是在前端部支承显影液喷嘴43的臂，构成为能够利用未图示的驱动机构在杯体6的内侧与外侧之间移动。
图中51是供给用于去除防反射膜的药液即TMAH的药液喷嘴。图中53是TMAH的供给源，将贮存的TMAH经由药液供给路52供给到药液喷嘴51。另外，图中54是在前端部支承药液喷嘴51的臂，构成为能够利用未图示的驱动机构在杯体6的内侧与外侧之间移动。在本例中，显影组件5兼用作牺牲膜去除组件。另外，本发明的显影液可以为喷雾。
其他的单位区块D1～D4除了液体处理组件不同以外，与单位区块D5大致相同。在单位区块D1、D2替代显影组件5设置有在晶片W上涂敷可显影的防反射膜103的防反射膜涂敷组件，在单位区块D3、D4中替代显影组件5设置有在晶片W上涂敷抗蚀剂膜104的抗蚀剂涂敷组件。
防反射膜涂敷组件能够使用例如公知的涂敷处理装置。防反射膜涂敷组件包括杯体，该杯体除了以包围使晶片绕铅垂轴旋转的旋转吸盘的周围的方式没有可动杯60，排液口仅为排出涂敷液的排液口以外，与显影组件大致结构相同。另外，防反射膜涂敷组件替代显影液喷嘴和药液喷嘴包括供给可显影的防反射膜的材料的防反射膜喷嘴。而且，构成为保持于旋转吸盘，能够向绕铅垂轴旋转的晶片W供给成为防反射膜的涂敷液。
另外，抗蚀剂涂敷组件除了供给到晶片W的涂敷液为含金属抗蚀剂液以外与防反射膜涂敷组件大致结构相同。构成为保持于旋转吸盘，能够向绕铅垂轴旋转的晶片W供给含金属抗蚀剂液。
另外，作为加热及冷却组件7，可以构成为利用埋设于载置台的加热器来加热载置在载置台上的晶片W，并且在加热及冷却组件7中，在将晶片W输送到载置台的输送臂设置有冷却晶片W的冷却机构。
另外，在基片处理装置设置有由例如计算机构成的控制部90。控制部90具有程序保存部。在程序保存部中保存有程序，该程序由步骤组组成以执行基片处理装置内的晶片W的输送、或各组件中的晶片W的处理的步骤，实施上述的掩模图案的形成方法。该程序存储在例如软盘、光盘、硬盘、MO(光磁盘)、存储卡等存储介质中，安装在控制部90上。
在该基片处理装置中，收纳了图1所示的晶片W的运载件C载置于载置站91时，利用输送臂93取出晶片W，输送到单位区块D1或D2。接着，在单位区块D1或D2中，在晶片W形成可显影的防反射膜103，接着晶片W被输送到单位区块D3或D4而形成抗蚀剂膜104。之后，晶片W被输送到曝光站，进行了EUV的曝光处理之后被输送到单位区块D5或D6。然后，在单位区块D5或D6中，被送入到显影组件5，进行抗蚀剂膜104的显影和防反射膜103的去除，返回运载件C。
返回运载件C的晶片W，被依次输送到例如外部的干法蚀刻装置和等离子体蚀刻装置，如上所述进行SiO2膜102的蚀刻和含金属抗蚀剂膜104、防反射膜103的去除。
根据上述的实施方式，在进行曝光、显影而形成掩模图案时，预先在抗蚀剂膜104的下层形成可显影的防反射膜103。进而，在对晶片W进行了曝光、显影处理之后，对晶片W供给TMAH，去除与抗蚀剂膜104的凹部图案110的底部相对的防反射膜103的表面。因此，能够抑制金属成分105残留在凹部图案110的底部。因此，在接着使用抗蚀剂膜104的图案对SiO2膜102进行蚀刻时，蚀刻不会被来源于金属成分105的化合物阻碍，所以能够抑制电桥等缺陷。
在上述实施方式中，表示了抗蚀剂膜104为负型显影式的抗蚀剂膜的例子，但抗蚀剂膜104也可以为正型显影式的抗蚀剂膜。在这种情况下，只要可显影的防反射膜103也是被曝光了的区域能够被药液例如TMAH去除的膜即可。在这种情况下，也能够通过去除表面的附着有金属成分105的层来获得效果。
接着，对第1实施方式的掩模图案的形成方法的另一例进行说明。在本例中，在显影抗蚀剂膜104之后，通过紫外线的照射使氧活性化，利用活性化的氧刮去牺牲膜，去除残留在牺牲膜的表面的金属成分105。在这样的例子中，作为形成于抗蚀剂膜104的下层的牺牲膜，能够使用由以碳为主成分的例如碳的含有比例为80～90％的有机膜构成的SOC(SpinOn Carbon)膜。作为SOC膜的原料，使用包含与通过在含氧气氛下照射紫外线而产生的活性氧、臭氧反应而分解的碳化合物的有机膜原料、例如具有聚乙烯结构((-CH2-)n)的骨架的聚合物原料溶解于溶剂中而得的涂敷液。其中，SOC膜不溶解于显影抗蚀剂膜的显影液。
作为执行这种掩模图案的形成方法的基片处理装置，例如在图9～11所示的基片处理装置中，替代防反射膜涂敷组件设置SOC膜涂敷组件。SOC膜涂敷组件除了例如供给到晶片W的涂敷液为包含上述的聚合物原料等SOC膜的前体的涂敷液以外，与防反射膜涂敷组件大致相同结构。
另外，例如基片处理装置中的加热及冷却组件7之一构成为UV(紫外线)照射组件。图13表示UV照射组件9的一例。UV照射组件9如图13所示包括扁平且在前后方向细长的长方体形状的壳体70，在壳体70的前方侧的侧壁面设置有用于送入晶片W的送入送出口71和开闭该送入送出口71的开闭件72。在壳体70的内部的、从送入送出口71看的跟前侧的分隔板73的上方侧的空间，设置有输送晶片W并且作为冷却处理后的晶片W的冷却臂构成的输送臂74。在输送臂74设置有用于在跟前侧的位置与进深侧的位置之间在前后方向移动的未图示的移动机构，其中该跟前侧的位置是与外部的输送臂、例如主臂A5之间进行晶片W的交接的位置，该进深侧的位置是在与后述的载置台81之间进行晶片W的交接的位置。
在与外部的输送臂之间进行晶片W的交接的跟前侧的位置，设置有在进行主臂A5与输送臂74之间的晶片W的交接时暂时支承该晶片W的升降销75。升降销75与配置在分隔板73的下方侧的空间的升降机构76连接，能够在输送臂74的比晶片W的载置面靠下方侧的位置和比该载置面靠上方侧且与外部的输送臂之间进行晶片W的交接的位置之间升降。
在输送臂74与外部的主臂A5之间进行晶片W交接的位置的后方侧配置有晶片W的载置台81。在载置台81的内部埋入有加热器82，也具有作为加热晶片W的加热部的功能。在载置台81的下方侧设置有在进行与输送臂74之间的晶片W交接时暂时支承该晶片W的升降销83。
升降销83与升降机构85连接，在移动至载置台81的上方侧的输送臂74的晶片W的载置面的下方侧位置与该载置面的上方侧位置之间升降。由此，在升降销83与输送臂74之间进行晶片W的交接。
在载置台81的上方侧设置有收纳作为光源部的UV灯78的灯室77，该UV灯78用于对载置于载置台81的晶片W照射UV光。在灯室77的下表面设置有UV透过部79，其为使从UV灯78照射的UV光向晶片W透过的光透过窗。UV透过部79由例如透过UV光的石英板等构成。UV灯78能够使用照射例如峰值波长为172nm的UV的灯。
另外，在灯室77的下方的侧壁以彼此相对的方式设置有用于对壳体70供给清洁空气的气体供给部86和用于对壳体70内的气氛进行排气的排气口87。在排气口87经由排气管88连接有排气机构89。图13中的86a为清洁气体供给源。
在本例中，例如在图1所示的晶片W的表面形成SOC膜106，接着，在SOC膜106的表面形成抗蚀剂膜104。之后，与第1实施方式的掩模图案的形成方法同样，进行抗蚀剂膜104的曝光和显影处理。由此，除了牺牲膜为SOC膜106以外，与图4同样成为SOC膜106面向形成于抗蚀剂膜104的凹部图案110的底部的状态。此时，成为包含在抗蚀剂膜104中金属成分105附着于与该凹部图案110的底部相对的SOC膜106的表面的状态。
再接着，将晶片W输送到UV照射组件9。在UV照射组件9中，在载置台81载置晶片W，从气体供给部86a供给清洁空气并且从排气口87开始排气。之后，如图14所示，将晶片W加热到例如250℃，点亮UV灯78照射UV光。利用照射的UV光，从晶片W的上方的清洁空气(含氧气氛)中的氧产生活性氧、臭氧。利用这些活性氧和臭氧分解SOC膜106的表面(SOC膜的一部分)。另外，抗蚀剂膜104通过照射UV而交联，成为强度提高了的抗蚀剂膜104A。此时附着于SOC膜106的表面的金属成分，与SOC膜106一起被剥离，被在例如晶片W的上方流动的清洁空气捕捉而从排气口87排气。由此，如图15所示，凹部图案110的底部上的SOC膜106被去除，成为残留的金属成分105被去除的状态。由此，与第1实施方式同样，在接着进行蚀刻时能够抑制电桥等缺陷。其中，因为只要利用UV灯78的光生成能够刮去SOC膜106的表面的程度的活性氧即可，所以照射UV光时的晶片W的加热并不是必须的，但通过加热晶片能够可靠地刮去SOC膜106的表面。
在第1实施方式中，去除牺牲膜来使下层侧的SiO2膜102露出，但也可以为仅牺牲膜的表面的附着有金属成分105的部位去除的结构。之后，只要构成为用掩模图案进行蚀刻时能够去除残留于凹部图案110的底部的牺牲膜即可。
[第2实施方式]
对第2实施方式的掩模图案的形成方法进行说明。将例如进行了图4所示的抗蚀剂膜104的显影处理的晶片W输送到UV照射组件9，如图16所示向晶片W照射UV。另外在本例中，在抗蚀剂膜104的下层为了使抗蚀剂膜104的图案的形成精度变得良好而形成了防反射膜103，但除了防反射膜103也可以在SiO2膜102的上层形成抗蚀剂膜104。
像这样通过对进行了抗蚀剂膜104的显影处理的晶片W照射UV，抗蚀剂膜104交联而成为强度高的抗蚀剂膜104A。此时通过照射UV，残留于凹部图案110的底部的金属成分105与下层侧的膜的结合中断，成为浮起的状态。
之后将晶片W输送到加热及冷却组件7，如图17所示例如在180℃加热180秒以上、例如100分钟。由此，浮起在凹部图案110的底部上的金属成分105升华而被去除。其结果是，能够成为在抗蚀剂膜104的图案的底部没有附着金属成分105的状态，所以能够获得同样的效果。
此时，使金属成分105升华时的晶片W的加热温度为150℃以上，优选加热180秒以上。
另外，在第2实施方式中，如图16所示对抗蚀剂膜104照射UV使之交联之后，可以对晶片W供给盐酸等能够溶解金属成分的药液例如酸。例如第2实施方式中所示的基片处理装置的液体处理装置可以为对一个基片供给的处理液为盐酸的液体处理装置。然后照射图16所示的UV将抗蚀剂膜104交联后的晶片W输送到液体处理装置，如图18所示向晶片W供给盐酸130即可。其中，图18中的131是盐酸供给喷嘴131。此时，抗蚀剂膜104的图案被交联而强度提高，所以不溶解于盐酸130而能够维持图案。进而，残留于凹部图案110的底部的金属成分105，能够被盐酸130溶解去除。因此，在凹部图案110的底部不会残留金属成分105，而且也能够抑制抗蚀剂膜104的图案的损伤。
另外，可以在显影组件5中显影去除抗蚀剂膜104之后，通过对晶片W供给气体和清洗液来进行清洗的双流体冲洗，来去除金属成分105。或者，可以在显影组件5中显影去除抗蚀剂膜104之后，控制晶片W的表面的气流。进而，可以使晶片W的表面的低湿度化并且以扫描晶片W的表面的方式利用清洗液进行冲洗，来去除金属成分105。
进而，可以在晶片W上形成抗蚀剂膜104之后，在输送到曝光站B4之前，将晶片W在例如300℃加热。通过这样构成，能够使抗蚀剂膜104中的金属成分105偏移到抗蚀剂膜104的上方，或者从抗蚀剂膜104中挥发来去除。因此，能够抑制接下来进行曝光处理和含金属抗蚀剂膜的显影处理时金属成分残留在凹部图案110的底部。
[第3实施方式]
接着对第3实施方式的掩模图案的形成方法进行说明。例如与第1实施方式同样对抗蚀剂膜104进行了图案的曝光和显影处理之后，如图19所示，之后以填埋抗蚀剂膜104的图案的方式涂敷例如SiN等反转剂107。由此，残留于抗蚀剂膜104的凹部图案110的底部的金属成分105被埋入到反转剂107中。接着如图20所示利用例如CMP(Chemical MechanicalPolishing，化学机械研磨)来研磨表面，使抗蚀剂膜104露出。CMP能够使用例如公知的研磨装置，在图9～11所示的基片处理装置中，可以令加热及冷却组件7之一为研磨装置。其中在本例中，在抗蚀剂膜104的下层形成下层膜例如防反射膜103，但除了防反射膜103以外也可以在SiO2膜的表面形成抗蚀剂膜104。
进而将晶片W输送到蚀刻装置、例如使用等离子体的干法蚀刻装置，如图21所示通过蚀刻去除抗蚀剂膜104。由此，在刚刚进行抗蚀剂膜104的显影之后附着于凹部图案110的底部的金属成分105成为埋入到反转剂107的层而没有在表面露出的状态。另外此时通过蚀刻去除抗蚀剂膜104，由此能够在防反射膜103的表面去除而不残留金属成分。
之后只要将反转剂107的部位作为掩模图案，如图22所示进行下层的蚀刻即可。此时在由反转剂107形成的图案的底部没有残留金属成分105，所以不会阻碍蚀刻，能够抑制缺陷的产生。
[实施例]
为了检验本发明的实施方式的效果，使用第2实施方式所示的基片处理装置，通过第2实施方式的掩模图案的形成方法形成了掩模图案。即，对进行了抗蚀剂膜104的显影处理的晶片W照射UV，使抗蚀剂膜104交联之后，将晶片W在180℃加热了100分钟。反复进行2次该试验，在从晶片W的加热开始经过1分钟后、100分钟后，调查了各个凹部图案110的底部上附着的金属成分105的残留数(原子数/cm2)。
图23表示其结果，是表示在从晶片W的加热开始经过1分钟后、100分钟后，各个凹部图案110的底部上附着的金属成分105的残留数(原子数/cm2)的特性图。
如图23所示，在从加热开始经过1分钟后的时刻，确认了1.0E+11(原子数/cm2)程度的金属成分，而通过进行100分钟加热，金属成分减少至1.0E+10(原子数/cm2)以下。根据该结果，在对形成于晶片W的抗蚀剂膜104进行显影，照射UV之后，通过加热晶片W，能够使残留于凹部图案110的底部的金属成分105减少。因此根据本发明，可以说能够使金属成分105的残留数减少，能够抑制电路图案的缺陷。

Claims (8)

1.一种使用含金属的抗蚀剂在基片的表面形成掩模图案的掩模图案形成方法，其特征在于，包括：
在基片的表面形成牺牲膜的步骤；
在所述牺牲膜的表面涂敷所述抗蚀剂来形成抗蚀剂膜的步骤；
接下来对基片进行曝光的步骤；
接着对所述基片供给显影液来形成抗蚀剂图案的步骤；和
之后，通过对所述基片供给对于所述抗蚀剂膜没有溶解作用而对于所述牺牲膜具有溶解作用的药液，去除与所述抗蚀剂图案的底部相对的牺牲膜的至少表层部，来去除残留的金属成分的去除步骤，
所述抗蚀剂膜的曝光区域相对于显影液具有不溶性，
所述牺牲膜是相对于所述显影液具有不溶性，且曝光区域相对于所述药液具有不溶性的防反射膜。
2.一种使用含金属的抗蚀剂在基片的表面形成掩模图案的掩模图案形成方法，其特征在于，包括：
在基片的表面形成牺牲膜的步骤；
在所述牺牲膜的表面涂敷所述抗蚀剂来形成抗蚀剂膜的步骤；
接下来对基片进行曝光的步骤；
接着对所述基片供给显影液来形成抗蚀剂图案的步骤；和
之后，通过对所述基片供给对于所述抗蚀剂膜没有溶解作用而对于所述牺牲膜具有溶解作用的药液，去除与所述抗蚀剂图案的底部相对的牺牲膜的至少表层部，来去除残留的金属成分的去除步骤，
所述抗蚀剂膜的曝光区域相对于显影液具有可溶性，
所述牺牲膜是相对于所述显影液具有不溶性，且相对于所述药液具有不溶性但曝光区域相对于所述药液具有可溶性的防反射膜。
3.一种使用含金属的抗蚀剂在基片的表面形成掩模图案的掩模图案形成方法，其特征在于，包括：
在基片的表面形成牺牲膜的步骤，其中，所述牺牲膜具有能够被通过照射紫外线而产生的活性氧分解的特性；
在所述牺牲膜的表面涂敷所述抗蚀剂来形成抗蚀剂膜的步骤；
接下来对基片进行曝光的步骤；
接着对所述基片供给显影液来形成抗蚀剂图案的步骤；和
之后，通过在含氧气氛下对所述基片照射紫外线，利用通过照射紫外线而产生的活性氧，去除与所述抗蚀剂图案的底部相对的牺牲膜的至少表层部，从而去除残留的金属成分的去除步骤，
所述牺牲膜相对于所述显影液具有不溶性。
4.如权利要求3所述的掩模图案形成方法，其特征在于：
所述牺牲膜是含碳的有机膜。
5.一种存储有基片处理装置中使用的计算机程序的存储介质，所述基片处理装置使用含金属的抗蚀剂在基片的表面形成掩模图案，所述存储介质的特征在于：
所述计算机程序包括用于执行权利要求1～3中任一项所述的掩模图案形成方法的步骤组。
6.一种基片处理装置，其特征在于，包括：
在基片上形成作为牺牲膜的涂敷膜的牺牲膜涂敷组件，其中，所述牺牲膜具有能够被通过照射紫外线而产生的活性氧分解的特性；
在形成了所述牺牲膜的基片上涂敷含金属的抗蚀剂来形成抗蚀剂膜的抗蚀剂涂敷组件；
利用显影液使曝光后的抗蚀剂膜显影来形成抗蚀剂图案的显影组件；和
通过在含氧气氛下对所述基片照射紫外线，利用通过照射紫外线而产生的活性氧，去除与所述抗蚀剂图案的底部相对的牺牲膜的至少表层部，来去除残留的金属成分的牺牲膜去除组件，
所述牺牲膜相对于所述显影液具有不溶性。
7.一种基片处理装置，其特征在于，包括：
在基片上形成作为牺牲膜的涂敷膜的牺牲膜涂敷组件；
在形成了所述牺牲膜的基片上涂敷含金属且曝光区域相对于显影液具有不溶性的抗蚀剂，来形成抗蚀剂膜的抗蚀剂涂敷组件；
利用显影液使曝光后的抗蚀剂膜显影来形成抗蚀剂图案的显影组件；和
对所述基片供给对于所述抗蚀剂膜没有溶解作用而对于所述牺牲膜具有溶解作用的药液，去除与所述抗蚀剂图案的底部相对的牺牲膜的至少表层部，来去除残留的金属成分的牺牲膜去除组件，
所述牺牲膜是相对于所述显影液具有不溶性，且曝光区域相对于所述药液具有不溶性的防反射膜。
8.一种基片处理装置，其特征在于，包括：
在基片上形成作为牺牲膜的涂敷膜的牺牲膜涂敷组件；
在形成了所述牺牲膜的基片上涂敷含金属且曝光区域相对于显影液具有可溶性的抗蚀剂，来形成抗蚀剂膜的抗蚀剂涂敷组件；
利用显影液使曝光后的抗蚀剂膜显影来形成抗蚀剂图案的显影组件；和
对所述基片供给对于所述抗蚀剂膜没有溶解作用而对于所述牺牲膜具有溶解作用的药液，去除与所述抗蚀剂图案的底部相对的牺牲膜的至少表层部，来去除残留的金属成分的牺牲膜去除组件，
所述牺牲膜是相对于所述显影液具有不溶性，且相对于所述药液具有不溶性但曝光区域相对于所述药液具有可溶性的防反射膜。
CN201880067475.9A 2017-10-27 2018-10-22 掩模图案形成方法、存储介质和基片处理装置 Active CN111226303B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017208558 2017-10-27
JP2017-208558 2017-10-27
PCT/JP2018/039225 WO2019082851A1 (ja) 2017-10-27 2018-10-22 マスクパターン形成方法、記憶媒体及び基板処理装置

Publications (2)

Publication Number Publication Date
CN111226303A CN111226303A (zh) 2020-06-02
CN111226303B true CN111226303B (zh) 2023-12-01

Family

ID=66246532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880067475.9A Active CN111226303B (zh) 2017-10-27 2018-10-22 掩模图案形成方法、存储介质和基片处理装置

Country Status (5)

Country Link
US (1) US11508580B2 (zh)
JP (1) JP7010299B2 (zh)
CN (1) CN111226303B (zh)
TW (2) TWI788434B (zh)
WO (1) WO2019082851A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071742A (zh) * 2020-09-18 2020-12-11 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
US11961738B2 (en) 2021-02-12 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309202A (ja) * 2005-03-29 2006-11-09 Toray Ind Inc 感光性樹脂組成物およびそれを用いた半導体装置
CN101013268A (zh) * 2006-02-03 2007-08-08 东京毅力科创株式会社 涂敷、显影方法、涂敷、显影装置以及存储介质
JP2009182175A (ja) * 2008-01-31 2009-08-13 Tokyo Electron Ltd レジストパターンの形成方法および記録媒体
CN101840152A (zh) * 2009-03-12 2010-09-22 株式会社瑞萨科技 抗蚀剂图案的形成方法
JP2014119658A (ja) * 2012-12-18 2014-06-30 Shin Etsu Chem Co Ltd ネガ型レジスト材料及びこれを用いたパターン形成方法
JP2017147328A (ja) * 2016-02-17 2017-08-24 株式会社Ｓｃｒｅｅｎホールディングス 現像ユニット、基板処理装置、現像方法および基板処理方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190445A (ja) * 1995-06-19 2002-07-05 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
TW200725174A (en) 2005-09-16 2007-07-01 Fujifilm Corp Photosensitive composition, transfer material, light shielding film and production method thereof, color filter for display device, substrate for display device, and display device
US7741015B2 (en) 2007-02-16 2010-06-22 Shin-Etsu Chemical Co., Ltd. Patterning process and resist composition
JP4638550B2 (ja) * 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
US9176377B2 (en) 2010-06-01 2015-11-03 Inpria Corporation Patterned inorganic layers, radiation based patterning compositions and corresponding methods
EP3889159B1 (en) * 2014-10-23 2024-06-05 Inpria Corporation Organometallic solution based high resolution patterning compositions

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006309202A (ja) * 2005-03-29 2006-11-09 Toray Ind Inc 感光性樹脂組成物およびそれを用いた半導体装置
CN101013268A (zh) * 2006-02-03 2007-08-08 东京毅力科创株式会社 涂敷、显影方法、涂敷、显影装置以及存储介质
JP2009182175A (ja) * 2008-01-31 2009-08-13 Tokyo Electron Ltd レジストパターンの形成方法および記録媒体
CN101840152A (zh) * 2009-03-12 2010-09-22 株式会社瑞萨科技 抗蚀剂图案的形成方法
CN104698746A (zh) * 2009-03-12 2015-06-10 瑞萨电子株式会社 抗蚀剂图案的形成方法
JP2014119658A (ja) * 2012-12-18 2014-06-30 Shin Etsu Chem Co Ltd ネガ型レジスト材料及びこれを用いたパターン形成方法
JP2017147328A (ja) * 2016-02-17 2017-08-24 株式会社Ｓｃｒｅｅｎホールディングス 現像ユニット、基板処理装置、現像方法および基板処理方法

Also Published As

Publication number Publication date
TW202314385A (zh) 2023-04-01
JPWO2019082851A1 (ja) 2020-11-19
CN111226303A (zh) 2020-06-02
WO2019082851A1 (ja) 2019-05-02
US20200279736A1 (en) 2020-09-03
US20230042982A1 (en) 2023-02-09
JP7010299B2 (ja) 2022-01-26
TW201928517A (zh) 2019-07-16
KR20200066711A (ko) 2020-06-10
TWI788434B (zh) 2023-01-01
US11508580B2 (en) 2022-11-22
TWI826164B (zh) 2023-12-11

Similar Documents

Publication Publication Date Title
KR101940603B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
TWI600056B (zh) Substrate cleaning device and substrate cleaning method
TWI552220B (zh) Substrate cleaning system, substrate cleaning method and memory media
JP5988438B2 (ja) 塗布処理方法及び塗布処理装置
JP6000822B2 (ja) 基板洗浄方法および基板洗浄システム
TWI452623B (zh) 基板處理裝置及基板處理方法
CN116540505A (zh) 显影方法和显影装置
WO2017141736A1 (ja) 基板処理装置および基板処理方法
CN111226303B (zh) 掩模图案形成方法、存储介质和基片处理装置
JP2009182222A (ja) 基板洗浄装置、基板洗浄方法、プログラム及びコンピュータ記憶媒体
JP2016197762A (ja) 基板洗浄方法および基板洗浄システム
JP4912180B2 (ja) 露光・現像処理方法
JP2016051727A (ja) 基板処理方法、基板処理装置及び記録媒体
JP2011104910A (ja) テンプレート処理方法、プログラム、コンピュータ記憶媒体、テンプレート処理装置及びインプリントシステム
WO2016208103A1 (ja) 基板処理装置および基板処理方法
JP5346049B2 (ja) テンプレート処理方法、プログラム、コンピュータ記憶媒体、テンプレート処理装置及びインプリントシステム
US11256180B2 (en) Processing apparatus and method thereof
US12002676B2 (en) Method for forming mask pattern, storage medium, and apparatus for processing substrate
KR102667768B1 (ko) 마스크 패턴 형성 방법, 기억 매체 및 기판 처리 장치
JP5231366B2 (ja) テンプレート処理方法、プログラム、コンピュータ記憶媒、テンプレート処理装置及びインプリントシステム
JP6831889B2 (ja) 基板処理装置および基板処理方法
TW201308475A (zh) 基板處理方法、程式、電腦記憶媒體、基板處理裝置及壓印系統
JP2008091653A (ja) 塗布・現像処理方法
CN109923643B (zh) 显影装置、衬底处理装置、显影方法及衬底处理方法
JP4286545B2 (ja) 基板処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant